JP2006255856A - 電気機械素子の製造方法 - Google Patents

電気機械素子の製造方法 Download PDF

Info

Publication number
JP2006255856A
JP2006255856A JP2005079311A JP2005079311A JP2006255856A JP 2006255856 A JP2006255856 A JP 2006255856A JP 2005079311 A JP2005079311 A JP 2005079311A JP 2005079311 A JP2005079311 A JP 2005079311A JP 2006255856 A JP2006255856 A JP 2006255856A
Authority
JP
Japan
Prior art keywords
layer
electrode
forming
sacrificial
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005079311A
Other languages
English (en)
Inventor
Zachary James Davis
ジェームス デイビス ザハリー
Esteve Tinto Jaume
エステベ ティント ジャォメ
Montserrat Marti Josep
モンセラート マルティ ジョセップ
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP2005079311A priority Critical patent/JP2006255856A/ja
Publication of JP2006255856A publication Critical patent/JP2006255856A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 狭ギャップ構造を備えた電気機械素子の素子構造や素材選択の自由度を高める
ことのできる製造方法を提供する。
【解決手段】 本発明の電気機械素子の製造方法は、基板11上に犠牲層12を形成する
犠牲層形成工程と、犠牲層12上に開口部13aを備えた電極層13を形成する電極層形
成工程と、開口部13a内に一部が配置されたアンカー層15を形成するアンカー層形成
工程と、犠牲層12の少なくとも一部を除去して電極層13を11基板から離間させ、ア
ンカー層15により支持された状態とする電極リリース工程と、を具備することを特徴と
する。
【選択図】図6

Description

本発明は電気機械素子の製造方法に係り、特に、MEMS構造体として構成される微小
な電気機械素子を製造する場合に好適な製造技術に関する。
一般に、半導体製造技術を利用した微細加工技術で作成された電気機械システムをME
MS(微小電気機械システム;Micro Electro Mechanical System)やNEMS(ナノ電
気機械システム;Nano Electro Mechanical System)などと呼び、物理センサ、生化学セ
ンサ、バラクタダイオードや共振子といったRF分野の電子素子などの広い分野で使用さ
れている。
MEMSの最も典型的な構造の一つは、固定電極と、これと分離された機械的可動部分
とを有し、これらの間の容量変化により機械的可動部分の動作を測定するタイプの横方向
動作の容量素子として知られているものである。この素子における変換機能の感度を増加
させるために、或いは、駆動電圧を低減するために、容量ギャップ(固定電極と機械的可
動部分との間の間隙)を低減することはきわめて重要である。このため、ナノリソグラフ
ィプロセスを用いることにより、100nm程度の狭ギャップ構造を形成する幾つかの方
法が提案されている。
狭ギャップ構造を製造するための他の方法としては、犠牲層上に形成した機械的可動部
分の側面上に絶縁材でスペーサ層を形成し、その後、機械的可動部分以外の部分にシード
層を形成してから、このシード層上に金属電極を形成し、最後に、上記犠牲層とともにス
ペーサ層を除去する方法があり、この方法でも100nm以下の狭ギャップ構造の製造が
可能となっている(例えば、以下の非特許文献1参照)。
また、基板上に開口を備えた犠牲層を形成し、この犠牲層上に機械的可動部分を構成す
る導電層を成膜することによって犠牲層の開口に整合した支持部を同時に形成してパター
ニングし、その後、上記犠牲層を除去することによって上記支持部に支持された機械的可
動部分を形成する方法が知られている(例えば、以下の非特許文献2参照)。
ダブル・ティー・スー、ジェイ・アール・クラーク、及び、シー・ティー・シー・ノイエン 「多層金属電極横電気機械共振子のサブミクロン容量ギャッププロセス」 テクニカルダイジェスト IEEE国際マイクロエレクトロメカニカルシステムズコンファレンス インターラーケン スイス 2001年1月21〜25日 349〜352頁(W.-T. Hsu, J. R. Clark, and C. T.-C. Nguyen, "A sub-micron capacitive gap process for multiple-metal-electrode lateral micromechanical resonators,", Technical Digest, IEEE Int. Micro Electro Mechanical Systems Conf., Interlaken, Switzerland, Jan. 21-25, 2001, pp. 349-352.) ジェイ・ワング、ゼット・レン、及び、シー・ティー・シー・ノイエン 「自己整合型1.14GHz振動半径モードディスク共振子」 技術論文のダイジェスト 第12回ソリッドステイトセンサーズアンドアクチュエータズ国際会議(トランスデューサーズ03) ボストン マサチューセッツ 2003年6月8〜12日 947〜950頁(J. Wang, Z. Ren, and C. T.-C. Nguyen, "Self-aligned 1.14-GHz vibrating radial-mode disk resonators," Dig. of Tech. Papers, the 12th Int. Conf. on Solid-State Sensors & Actuators (Transducers'03), Boston, Massachussets, June 8-12, 2003, pp. 947-950.)
しかしながら、前述のナノリソグラフィプロセスを用いた方法では、ナノリソグラフィ
プロセスのコストが高く、バッチ処理が困難であるなど、製造コストの低減が難しいとい
う問題点がある。
一方、上記のスペーサ層を用いた方法では、ナノリソグラフィプロセスは用いないもの
の、製造工程数が多く、複雑なプロセスフローを有するため、上記と同様に製造コストの
低減が困難であるという問題点がある。また、この方法では、シード層の形成やパターニ
ング、シード層上の金属層の析出プロセスが必要であるなど特殊な処理工程を用いるため
、通常の半導体製造プロセス(例えば、CMOSプロセス)に適合させることができず、
MEMS構造体と集積回路のモノリシックな一体化を実現することが難しいという問題点
もある。
また、上記の開口を備えた犠牲層を用いて機械的可動部分を支持部とともに形成する方
法では、同一の導電層を典型的なフォトリソグラフィ技術によってパターニングすること
により、機械的可動部分及びその支持部と、固定電極とを分離しているため、機械的可動
部分と固定電極との間に上記の狭ギャップを形成することが難しく、仮に形成しても機械
的可動部分と固定電極との間に短絡が発生したり、狭ギャップのばらつきが大きくなった
り、パターニング誤差によるギャップ量の偏芯が生ずるなどといった問題点がある。
そこで、本発明は上記問題点を解決するものであり、その課題は、電極構造を備えた電
気機械素子の素子構造、素材選択、形成方向の選択等の構造上又は製造上の設計自由度を
高めることのできる製造方法を提供することにある。また、他の目的は、支持構造を有す
る電極層を高精度に形成することのできる製造方法を提供することにある。
斯かる実情に鑑み、本発明の電気機械素子の製造方法は、基板上に犠牲層を形成する犠
牲層形成工程と、前記犠牲層上に開口部を備えた電極層を形成する電極層形成工程と、前
記開口部内に一部が配置されたアンカー層を形成するアンカー層形成工程と、前記犠牲層
の少なくとも一部を除去して前記電極層を前記基板から離間させ、前記アンカー層により
前記電極層が支持された状態とする電極リリース工程と、を具備することを特徴とする。
この発明によれば、電極層に設けた開口部内にアンカー層の一部を形成することにより
、電極層とアンカー層とを一体化することができるので、電極リリース完了後には電極層
がアンカー層で支持された構造を形成できる。この場合、電極層と支持構造とを別の工程
で形成するので、それぞれの機能に対応する素材を選択したり、それぞれに適合した形成
方法を選択したりすることができるため、構造上又は製造上の設計自由度を高めることが
できる。また、アンカー層で構成される支持構造を電極層の開口部形状に整合した形状に
形成することができるので、電極層と支持構造との間のパターニング誤差に起因する位置
関係のばらつきを低減できる。
本発明において、前記アンカー層形成工程の前に前記犠牲層に前記電極層の前記開口部
と連通して前記基板に達する開口部が形成され、前記アンカー層形成工程では、前記アン
カー層が前記電極層及び前記犠牲層の前記開口部内に形成されて前記基板に接続されるこ
とが好ましい。これによれば、アンカー層が電極層の開口部に連通する犠牲層の開口部を
通って基板に達することにより、電極層がその下方において基板に接続されたアンカー層
で支持された状態となるため、垂直方向の支持構造を形成することができる。この場合の
上記電極層及び犠牲層の開口部は、共に電極層、犠牲層をそれぞれ厚さ方向に貫通するよ
うに設けられる。
なお、本発明は、上記のような垂直方向の支持構造を設ける場合に限らず、例えば、電
極層の外周部に開口部を設け、アンカー層をこの開口部から電極層の外側に伸びる支持梁
状に形成することにより、水平方向に伸びる支持梁を備えた支持構造を形成することも可
能である。この場合、電極層に設ける開口部は、厚さ方向に貫通した開口部に限られるも
のではなく、少なくとも電極層の表面に開口が存在する構造であればよく、例えば、溝状
、凹部状に構成されたものであってもよい。
本発明において、前記電極層形成工程の後に、前記電極層をマスクとして前記電極層の
前記開口部下に前記犠牲層の開口部が形成されることが好ましい。これによれば、電極層
をマスクの一部として利用することにより、電極層の開口部に整合した開口部を犠牲層に
形成することができる。
本発明において、前記電極層及び前記犠牲層の前記開口部は、前記電極層の中心部に形
成されることが好ましい。これによれば、アンカー層で構成される支持構造を電極層の中
心に形成できるので、電極層を安定的に支持することができることから、動作時において
変形態様や振動態様を安定化させることができる。
本発明において、前記電極層の表面にスペーサ層を形成するスペーサ層形成工程と、前
記電極層に対向し、前記スペーサ層に接する第2電極層を形成する第2電極層形成工程と
をさらに具備し、前記第2電極層形成工程の後に前記スペーサ層が除去されることが好ま
しい。これによれば、電極層の表面にスペーサ層を形成し、その後、電極層に対向しスペ
ーサ層に接する第2導電層を形成してから、スペーサ層を除去することにより、スペーサ
層の厚さに対応する電極ギャップを構成することができるため、ナノリソグラフィなどの
高コストのパターニング方法を用いる必要がなく、しかも、狭ギャップを高精度に形成す
ることができる。したがって、高性能な電気機械素子を低コストで製造できる。特に、C
MOSプロセスなどの半導体製造プロセスで用いる工程以外に特殊な工程を設ける必要が
ないので、汎用設備で製造することができるため、製造設備を新設する必要がない。また
、半導体製造プロセスを利用することにより電気機械素子と半導体集積回路との一体化も
容易である。
本発明において、前記第2電極層形成工程では、前記第2電極層が前記電極層の側面上
の前記スペーサ層に接するように形成されることが好ましい。これによれば、電極層と第
2電極層とが水平方向に対向する横型の電気機械素子を形成できる。
本発明において、前記スペーサ層は、前記電極リリース工程において除去されることが
好ましい。これによれば、スペーサ層の除去工程を別途設けることによる工程数の増加を
回避できる。
次に、本発明の具体的な電気機械素子の製造方法は、基板上に犠牲層を形成する犠牲層
形成工程と、前記犠牲層上に開口部を備えた電極層を形成する電極層形成工程と、前記電
極層の表面にスペーサ層を形成するスペーサ層形成工程と、前記犠牲層及び前記スペーサ
層に前記電極層の前記開口部に連通する開口部を形成する開口形成工程と、前記犠牲層、
前記電極層及び前記スペーサ層の前記開口部内にアンカー層を形成するアンカー層形成工
程と、前記電極層と対向し、前記スペーサ層に接する第2電極層を形成する第2電極層形
成工程と、前記犠牲層及び前記スペーサ層のそれぞれ少なくとも一部を除去して前記電極
層を前記基板及び前記第2電極層から離間させる電極リリース工程と、を有することを特
徴とする。
本発明において、前記第2電極層形成工程の前に、前記電極層の表面の一部に第2犠牲
層を形成する第2犠牲層形成工程をさらに有し、前記第2電極層形成工程では、前記第2
犠牲層上にも前記第2電極層が形成され、前記第2電極層形成工程の後に第2犠牲層が除
去されることが好ましい。これによれば、第2犠牲層を設けることによって電極層と第2
電極層との対向部分の一部において電極対向距離を増大させることができるため、スペー
サ層のみを介して電極層と第2電極層とが狭ギャップで対向する部分を限定することがで
き、これによって狭ギャップ構造により規定される素子特性を向上させることができる。
本発明において、前記第2犠牲層は前記スペーサ層より厚く形成されることが好ましい
。これによれば、第2犠牲層をスペーサ層より厚くすることにより、電極層と第2電極層
の対向部分の一部における電極対向距離がスペーサ層の厚さよりも大きくなるので、当該
対向部分の一部による素子特性への影響をさらに低減することができることから、素子特
性をさらに向上させることができる。なお、電極の表面の一部に第2犠牲層とスペーサ層
とが積層された状態で形成される場合には、上記対向部分の一部の電極対向距離をさらに
大きくすることができる。
本発明において、前記第2犠牲層は前記電極層形成工程において前記電極層のパターニ
ングに用いられることが好ましい。パターニング前の電極層上に第2犠牲層を形成し、こ
の第2犠牲層をマスクとして用いて電極層をパターニングすることにより、電極層のパタ
ーニング処理のための別途の工程(例えば、レジスト等で構成されるパターニングマスク
を形成する工程)を設ける必要がなくなるので、工程数を削減し、製造コストを低減する
ことができる。
本発明において、前記第2犠牲層は前記電極リリース工程において除去されることが好
ましい。これによれば、第2犠牲層の除去工程を別途設けることによる工程数の増加を回
避できる。
[第1実施形態]
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図1乃至図7は
、本実施形態の電気機械素子の製造方法の各工程を説明するための模式的な概略断面図(
a)及び模式的な概略斜視図(b)である。
本実施形態では、図1に示すように、単結晶シリコン基板等の半導体基板などで構成さ
れる基板11を用意する。この基板11は通常、厚さ10〜1000μm程度である。次
に、この基板11の表層部の一部にイオン注入法や拡散法などによってリン等の不純物濃
度を高めた不純物領域11Aを形成する。この不純物領域11Aのドーピングレベルは、
金属との接触部がオーミック性を呈するレベルであればよい。不純物領域11Aの厚さは
通常0.001〜100μm程度が好ましい。
次に、図2に示すように、基板11上に犠牲層12を形成する(犠牲層形成工程)。こ
の犠牲層12は誘電体(絶縁体)であるが、通常、酸化シリコン(SiO)で構成され
る。この場合、犠牲層12は熱酸化法によって成長されたものでもよく、或いは、CVD
法などによって成膜されたものであってもよい。犠牲層12の厚さは通常0.1〜100
μm程度とする。
次に、上記犠牲層12上に1層目の第1導体層を形成する(第1導電層形成工程)。こ
の第1導体層の厚さは通常0.001〜100μm程度である。この第1導体層は後述す
る可動電極となるので、良好な機械的特性及び電気的特性を必要とし、例えば、ドーピン
グされた多結晶シリコン、シリコンカーバイド、ドーピングされた多結晶ダイヤモンドな
どを用いることができる。特に、製造プロセス上は第1導体層が多結晶シリコン層である
ことが好ましく、CVD法やスパッタリング法などにより成膜することで容易に形成でき
る。
その後、この第1導体層に通常のフォトリソグラフィプロセス等によるパターニング処
理を施し、図2に示す可動電極(上記の電極層に相当する。)13を形成する(第1パタ
ーニング工程)。図示例の場合、可動電極13は円盤状に構成され、その中央に上下に貫
通する開口部13aが形成されている。
上記の可動電極13のパターニングは、適合可能なあらゆるパターニング方法、例えば
、紫外線露光法、電子線露光法、NIL(ナノ・インプリント・リソグラフィ)法などを
用いた各種のリソグラフィプロセスを用いることができる。特に、可動電極13の外周部
の側面は、素子の横方向の機械的特性を良好にするために極力垂直に形成する必要がある
。また、可動電極13の開口部13aの内面もまた、後述するアンカー層の形成上垂直で
あることが好ましい。このためには、異方性ドライエッチング技術を用いることが好まし
い。この異方性ドライエッチングは、特に多結晶シリコンや面方位(100)の単結晶シ
リコンに対して効果的である。また、面方位(110)の単結晶シリコンであれば、KO
H(水酸化カリウム)やTMAH(テトラメチルアンモニウム)の水溶液などをエッチン
グ液として用いた化学的ウエットエッチングを用いることもできる。
なお、上記のパターニングプロセスでは、レジストや金属で構成されたマスクを用いる
ことができる。これらのマスクはパターニング完了後に除去される。また、上記の第1電
極層形成工程と第1パターニング工程は上記の電極層形成工程を構成する。
次に、図3に示すように、上記の可動電極13の表面に誘電体のスペーサ層14を形成
する(スペーサ層形成工程)。このスペーサ層14は、通常、酸化シリコンで形成される
が、これに限られるものではなく、可動電極13を残して選択的に除去できる素材で構成
されていればよい。ただし、スペーサ層14を上記犠牲層12と同じ材料、若しくは同時
に除去可能な材料で構成すれば、後述する犠牲層除去工程においてスペーサ層14と犠牲
層12を同時に除去することが可能になる。なお、図示例ではスペーサ層14は可動電極
13上だけでなく、犠牲層12上にも形成されているが、可動電極13の表面(上面及び
側面)のみに形成してもよい。
ここで、スペーサ層14が酸化シリコンで形成される場合、熱酸化法やCVD法など一
般的なCMOSプロセスで形成できる。このスペーサ層14の形成において重要な点は、
上記の可動電極13に対して良好なステップカバレッジ(段差被覆性)を有していること
である。ただし、この段差被覆性は、平坦部と段差部の膜厚の差が小さいことを言うので
はなく、段差部である可動電極13の側面上に均一な厚さで形成できること、及び、その
厚さの再現性が高いことを言う。スペーサ層14の厚さは特に限定されないが、本実施形
態の効果を有効に発揮するには、厚さが1μm未満であることが好ましく、特に、100
nm以下であることが望ましい。
次に、可動電極13の開口部13aに露出した犠牲層12並びに開口部13aの内部及
びその周囲のスペーサ層14を通常のフォトリソグラフィ技術(紫外線リソグラフィ)等
によって除去する。これによって図4に示す開口部12a,14aが形成される。スペー
サ層14の除去方法は、図示しないパターニングマスクに対する選択性を有する方法であ
れば、ドライエッチング法でもウエットエッチング法でもよい。ただし、可動電極13に
対する選択性を有する方法を用いる場合には、可動電極13をマスクとして用いて、犠牲
層12の開口部12aを開口部13aに整合した位置及び形状に形成することができる。
このようにして、図4に示すように、上記基板11の表面、すなわち不純物領域11Aの
一部が開口部12a,13a,14aを通して露出した状態となる(開口形成工程)。
次に、上記構造の上に、第2層目の第2導体層を形成する(第2導電層形成工程)。こ
の第2導体層もまた、上記の第1層目の第1導体層と同様に、ドーピングされた多結晶シ
リコンで形成できる。また、アモルファスシリコンや、Al,Au,Ti,Cuなどの金
属を用いることも可能である。ただし、この第2導体層の材質は、上記犠牲層12やスペ
ーサ層14の除去工程において除去されない材質(選択性を有する材質)である必要があ
る。この導体層の厚さは通常0.001〜100μm程度である。第2導体層は、CVD
法、スパッタリング法、蒸着法などを用いて成膜することができる。
上記第2導体層は、犠牲層12上、或いは、スペーサ層14上に直接形成されることが
好ましい。図示例の場合にはスペーサ層14が可動電極13上のみならず、犠牲層12上
にも形成されているので、スペーサ層14上に第2導電層が形成される。ただし、スペー
サ層14が形成されていない領域では第2導電層は犠牲層12上に直接形成されていても
よい。
また、第2導体層は通常のフォトリソグラフィ法等によってパターニングされ、図5に
示す固定電極17,18(上記の第2電極層に相当する。)が形成される(第2パターニ
ング工程)。これらの固定電極17,18は、可動電極13の側面上に形成されたスペー
サ層14に接した部分を残すパターンにて形成される。図示例の場合には、パターニング
誤差を勘案して、固定電極17,18の内縁の一部が可動電極13上のスペーサ層14に
も接するように形成されている。以下の説明では、上記内縁の一部である、固定電極17
,18における可動電極13の上面に張り出してなる部分を電極張出部17x、18xと
呼ぶこととする。なお、上記第2導電層形成工程と第2パターニング工程は、上記の第2
電極層形成工程を構成する。
次に、図6に示すように、上記構造上に、適宜の成膜プロセス及びパターニングプロセ
スを用いることによりアンカー層15を形成する。このアンカー層15は、本実施形態の
場合、導電材料であれば如何なる材料で構成されていてもよいため、上記の可動電極13
、或いは、上記の固定電極17,18と同じ材料で構成することもできるが、可動電極1
3や固定電極17,18とは別の工程で形成されるため、アンカー層15を可動電極13
や固定電極17,18とは異なる材料で形成することも可能である。これにより、構造、
材料、形成方法等の選択範囲が広がるため、構造上又は製造上の自由度が拡大する。
なお、アンカー層15を通して可動電極13を電気的に接続する必要がない場合、或い
は、アンカー層以外の経路で可動電極13を電気的に接続する場合には、アンカー層15
を絶縁材料で構成しても構わない。
アンカー層15は、上記開口部12a,13aの内部に配置されて可動電極13と一体
化されるとともに、基板11に接続され、しかも、上記不純物領域11Aに導電接続され
る。このアンカー層15が機械的に見て主に効果を有するのは上記開口部12a,13a
内に配置され、基板11上に接触した支柱部15Bであり、頭部15Aは可動電極13の
平面形状に比べて小さければ可動電極13の機械的特性にはほとんど影響しない。
ここで、アンカー層15の支柱部15Bは可動電極13の開口部13aに整合した状態
で形成されるので、アンカー層15のパターニング誤差に起因する可動電極13の機械的
特性への影響はほとんど発生しない。すなわち、可動電極13の開口部13aの開口形状
は可動電極13の外周形状と同時にパターニングされるので、可動電極13の平面形状と
開口部13の平面位置及び平面形状との対応関係がパターニング誤差によって崩れること
はなく、また、この開口部13aに整合する態様でアンカー層15の支柱部15Bが形成
されることから、可動電極13とアンカー層15の支持部15Bとの対応関係はセルフア
ライメントにより高精度に設定される。したがって、パターニング誤差による可動電極1
3に対する支持構造のミスアライメントが防止され、可動電極13の機械特性をばらつき
なく安定したものとすることができる。
なお、アンカー層15の厚さは、開口部12a,13a内に充填されて可動電極13の
支持機能を確保するに充分な値とする必要があり、犠牲層12や可動電極13の厚さにも
依存するが、通常、0.001〜200μm程度とする。
また、可動電極13とアンカー層15は上述のように同一材料で形成されてもよいが、
相互に異なる材料で構成することも可能であるので、機械的特性に関する素子設計の自由
度をさらに拡大できる。特に、可動電極13については、素子機能に関連して、変形や振
動に対する機械的特性を勘案して材料を選択することが好ましく、また、アンカー層15
については、可動電極13の支持に必要な機械的特性を勘案して材料を選択することが好
ましく、両者に要求される機械的特性は一般に異なるので、異なる特性要求に合わせて素
材を選定できるという利点がある。
最後に、上記犠牲層12及びスペーサ層14を除去し、これによって、図7に示すよう
に、可動電極13を基板11の表面及び固定電極17,18から離間させる(リリース工
程)。ここで、犠牲層12は、上記可動電極13を基板11の表面から離間させることの
できる範囲で除去されればよい。また、スペーサ層14は、可動電極13と固定電極17
,18とが相互に狭ギャップを介して離間する範囲で除去されればよい。例えば、図示例
の場合には、固定電極17,18がパターニングマスクとして用いられ、フッ化水素酸を
ベースとするエッチング液などでウエットエッチングを行うことによって、可動電極13
の下方の犠牲層12及び可動電極13の周囲のスペーサ層14が除去された様子を示して
ある。この場合、固定電極17,18の下層に配置された犠牲層12(及びスペーサ層1
4)の部分は残存している。
なお、犠牲層12及びスペーサ層14を除去するために必要な開口部を備えたパターニ
ングマスク(レジスト)を形成し、当該開口部を通してウエットエッチングを行うことに
より、犠牲層12及びスペーサ層14の上記範囲を選択的に除去するようにしてもよい。
この方法では、可動電極13の下方にある犠牲層12の部分及び可動電極13の周囲にあ
るスペーサ層14の部分を確実に除去すると同時に、当該部分以外の犠牲層12及びスペ
ーサ層14の部分を確実に残存させることができる。
その後、純粋等で洗浄を行い、乾燥させる。このとき、上記可動電極13が基板11上
に付着してしまうといった不具合を防止するために、上記のウエットエッチングの代わり
にガスエッチングを用いてもよく、或いは、上記付着を防止するために基板11の表面に
樹脂膜等の表面コーティングを施すようにしてもよい。
本実施形態の製造方法の重要な観点の一つは、可動電極13と固定電極17,18との
間のギャップがスペーサ層14によって形成されることである。ここで、そのギャップは
、一般的な熱酸化法やCVD法などの成膜プロセスなどで極めて正確に制御することがで
きるため、100nm以下の狭ギャップを容易かつ高精度に実現できる。
[第2実施形態]
次に、図8乃至図14を参照して、本発明に係る第2実施形態の製造方法について説明
する。この製造方法において、基本的に上記第1実施形態と同一部分若しくは対応する部
分には同一符号を付し、言及する内容以外は第1実施形態と同様であるものとして、説明
を省略する。
最初に、図8に示すように、第1実施形態と同様の基板11を用い、その表層部の一部
に同様の方法で不純物領域11Aを形成する。次に、図9に示すように、第1実施形態と
同様の犠牲層12を形成し、さらに、その上に第1実施形態と同様の第1導電層を形成す
る。
次に、上記第1導電層上に酸化シリコンなどで構成される材料を成膜し、後に形成され
る可動電極13の平面パターンと同じパターンとなるようにパターニングを施して、第2
犠牲層16を形成する。この第2犠牲層16は、その後に形成されるスペーサ層14の厚
さよりも厚くなるように構成される。第2犠牲層16の厚さは、スペーサ層14の厚さの
2倍以上であることが好ましく、5倍以上であることがさらに望ましい。
次に、上記第2犠牲層16をパターニングマスクとして用いて、第1導電層をパターニ
ングして可動電極13を形成する。これによって、可動電極13の表面の一部である上面
に第2犠牲層16が形成された状態となる。ここで、第2犠牲層16は上述のようにスペ
ーサ層14よりも充分に厚く形成されるので、第1導電層のパターニングマスクとして用
いる場合でも、ドライエッチングなどのように高負荷がかかるエッチング方法でも支障な
くマスクとして機能する。この方法を用いると、可動電極13を形成するためのパターニ
ングマスクを別途形成する工程を省略できる。
なお、上記方法とは異なり、第1導電層をパターニングして可動電極13を形成し、そ
の後、上記第2犠牲層16を形成してもよい。ただし、この場合にはマスク形成を2回実
施する必要がある。
次に、図10に示すように、第1実施形態と同様にスペーサ層14を形成し(スペーサ
層形成工程)、その後、図11に示すように、第1実施形態と同様に犠牲層12及びスペ
ーサ層14を開口部13aの内部及びその周囲にて除去する(開口形成工程)。このとき
、本実施形態では、可動電極13の上面には第2犠牲層16が形成されているため、スペ
ーサ層14は第2犠牲層16上と、可動電極13の側面上とにそれぞれ形成される。
本実施形態では、開口部13aの周囲上面上に第2犠牲層16が形成されているので、
上記の開口形成工程で開口部13aの開口縁上に形成された第2犠牲層16の部分を除去
するようにしてもよい。その後、図12に示すように、第1実施形態と同様の方法で固定
電極17,18を形成する。ここで、第1実施形態と同様に、固定電極17,18には、
パターニング誤差を勘案して可動電極13上に張り出す電極張出部17x、18xが設け
られる。そして、図13に示すように、第1実施形態と同様のアンカー層15を形成する
次に、図14に示すように、第1実施形態と同様の方法で、可動電極13の下方の犠牲
層12及び周囲のスペーサ層14を除去するが、このとき、可動電極13上に残っていた
第2犠牲層16も同時に除去される。
本実施形態の場合、第2犠牲層16の厚さは、スペーサ層14の厚さよりも厚く形成さ
れているので、図14(b)に示すように、可動電極13と固定電極17,18の水平方
向の電極間隔、すなわち、可動電極13の外周面と固定電極17,18の内縁との間の電
極間隔Gaは小さく、可動電極13と固定電極17,18の垂直方向の電極間隔、すなわ
ち、可動電極13の上面と固定電極17,18の電極張出部17x,18xの下面との間
の垂直方向のギャップGbは大きく構成されている。これによって、可動電極13と固定
電極17,18との間に所定の電圧を印加したとき、電極張出部17x、18xと可動電
極13との間に生ずる垂直方向の静電力を低減することができる。したがって、例えば、
固定電極17,18との間の静電力により可動電極13を振動させるとき、可動電極13
に垂直方向の振動モードが発生して、正規の振動モード(水平方向の振動モード)を阻害
したり、振動エネルギーの損失をもたらしたりする虞をなくすことができる。
尚、本発明の電気機械素子の製造方法は、上述の図示例にのみ限定されるものではなく
、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、上記実施形態では、最初に形成した第1導電層で可動電極部13を形成し、こ
の可動電極部13を基板11から離間させているが、上記実施形態の最終のリリース工程
において、最初に形成した第1導電層の部分下の犠牲層12を残して第1導電層を固定電
極とし、2番目の第2導電層の部分下の犠牲層12を除去して第2導電層を可動電極とし
ても構わない。
また、上記実施形態では、可動電極13に対して垂直方向に伸びる支持部をアンカー層
15で構成しているが、水平方向に伸びる支持部(支持梁部)を形成することも可能であ
る。この場合、アンカー層を可動電極13の外周部から外側へ向けて水平方向に伸びるよ
うにパターニングし、その後、アンカー層の端部を除く部分の下方にある犠牲層を除去す
るようにすればよい。このとき、可動電極13に溝や凹部を形成し、この溝や凹部にアン
カー層の一部が積層されるように構成することで、可動電極13とアンカー層とを整合さ
れた位置関係で確実に一体化することができる。
第1実施形態の製造方法の第1の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第1実施形態の製造方法の第2の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第1実施形態の製造方法の第3の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第1実施形態の製造方法の第4の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第1実施形態の製造方法の第5の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第1実施形態の製造方法の第6の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第1実施形態の製造方法の第7の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第2実施形態の製造方法の第1の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第2実施形態の製造方法の第2の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第2実施形態の製造方法の第3の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第2実施形態の製造方法の第4の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第2実施形態の製造方法の第5の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第2実施形態の製造方法の第6の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。 第2実施形態の製造方法の第7の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。
符号の説明
11…基板、12…犠牲層、13…可動電極、14…スペーサ層、15…アンカー層、1
6…第2犠牲層、17,18…固定電極、Ga…水平方向の電極間隔、Gb…垂直方向の
電極間隔

Claims (12)

  1. 基板上に犠牲層を形成する犠牲層形成工程と、
    前記犠牲層上に開口部を備えた電極層を形成する電極層形成工程と、
    前記開口部内に一部が配置されたアンカー層を形成するアンカー層形成工程と、
    前記犠牲層の少なくとも一部を除去して前記電極層を前記基板から離間させ、前記アン
    カー層により前記電極層が支持された状態とする電極リリース工程と、
    を具備することを特徴とする電気機械素子の製造方法。
  2. 前記アンカー層形成工程の前に前記犠牲層に前記電極層の前記開口部と連通して前記基
    板に達する開口部が形成され、
    前記アンカー層形成工程では、前記アンカー層が前記電極層及び前記犠牲層の前記開口
    部内に形成されて前記基板に接続されることを特徴とする請求項1に記載の電気機械素子
    の製造方法。
  3. 前記電極層形成工程の後に、前記電極層をマスクとして前記電極層の前記開口部下に前
    記犠牲層の開口部が形成されることを特徴とする請求項2に記載の電気機械素子の製造方
    法。
  4. 前記電極層及び前記犠牲層の前記開口部は、前記電極層の中心部に形成されることを特
    徴とする請求項2又は3に記載の電気機械素子の製造方法。
  5. 前記電極層の表面にスペーサ層を形成するスペーサ層形成工程と、前記電極層に対向し
    、前記スペーサ層に接する第2電極層を形成する第2電極層形成工程とをさらに具備し、
    前記第2電極層形成工程の後に前記スペーサ層が除去されることを特徴とする請求項1
    乃至4のいずれか一項に記載の電気機械素子の製造方法。
  6. 前記第2電極層形成工程では、前記第2電極層が前記電極層の側面上の前記スペーサ層
    に接するように形成されることを特徴とする請求項5に記載の電気機械素子の製造方法。
  7. 前記スペーサ層は、前記電極リリース工程において除去されることを特徴とする請求項
    5又は6に記載の電気機械素子の製造方法。
  8. 基板上に犠牲層を形成する犠牲層形成工程と、
    前記犠牲層上に開口部を備えた電極層を形成する電極層形成工程と、
    前記電極層の表面にスペーサ層を形成するスペーサ層形成工程と、
    前記犠牲層及び前記スペーサ層に前記電極層の前記開口部に連通する開口部を形成する
    開口形成工程と、
    前記犠牲層、前記電極層及び前記スペーサ層の前記開口部内にアンカー層を形成するア
    ンカー層形成工程と、
    前記電極層と対向し、前記スペーサ層に接する第2電極層を形成する第2電極層形成工
    程と、
    前記犠牲層及び前記スペーサ層のそれぞれ少なくとも一部を除去して前記電極層を前記
    基板及び前記第2電極層から離間させる電極リリース工程と、
    を有することを特徴とする電気機械素子の製造方法。
  9. 前記第2電極層形成工程の前に、前記電極層の表面の一部に第2犠牲層を形成する第2
    犠牲層形成工程をさらに有し、
    前記第2電極層形成工程では、前記第2犠牲層上にも前記第2電極層が形成され、
    前記第2電極層形成工程の後に第2犠牲層が除去されることを特徴とする請求項5乃至
    8のいずれか一項に記載の電気機械素子の製造方法。
  10. 前記第2犠牲層は前記スペーサ層より厚く形成されることを特徴とする請求項9に記載
    の電気機械素子の製造方法。
  11. 前記第2犠牲層は前記電極層形成工程において前記電極層のパターニングに用いられる
    ことを特徴とする請求項9又は10に記載の電気機械素子の製造方法。
  12. 前記第2犠牲層は前記電極リリース工程において除去されることを特徴とする請求項9
    乃至11のいずれか一項に記載の電気機械素子の製造方法。
JP2005079311A 2005-03-18 2005-03-18 電気機械素子の製造方法 Withdrawn JP2006255856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005079311A JP2006255856A (ja) 2005-03-18 2005-03-18 電気機械素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079311A JP2006255856A (ja) 2005-03-18 2005-03-18 電気機械素子の製造方法

Publications (1)

Publication Number Publication Date
JP2006255856A true JP2006255856A (ja) 2006-09-28

Family

ID=37095612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079311A Withdrawn JP2006255856A (ja) 2005-03-18 2005-03-18 電気機械素子の製造方法

Country Status (1)

Country Link
JP (1) JP2006255856A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008105157A (ja) * 2006-10-27 2008-05-08 Seiko Epson Corp Mems・半導体複合回路の製造方法
JP2011183469A (ja) * 2010-03-04 2011-09-22 Fujitsu Ltd Memsデバイスの製造方法およびmemsデバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008105157A (ja) * 2006-10-27 2008-05-08 Seiko Epson Corp Mems・半導体複合回路の製造方法
JP2011183469A (ja) * 2010-03-04 2011-09-22 Fujitsu Ltd Memsデバイスの製造方法およびmemsデバイス

Similar Documents

Publication Publication Date Title
US7343655B2 (en) Manufacturing methods of micro electromechanical switch
US6074890A (en) Method of fabricating suspended single crystal silicon micro electro mechanical system (MEMS) devices
JP5091156B2 (ja) マイクロメカニカル素子及びマイクロメカニカル素子の製造方法
JP2009521175A (ja) Mems共振器、その製造方法及びmems発振器
JP2007160495A (ja) Mems振動子及びその製造方法
US20160340173A1 (en) System and method for a mems transducer
US9266719B2 (en) Methods of manufacture MEMS devices
WO2008052762A2 (de) Halbleiteranordnung und verfahren zur herstellung einer halbleiteranordnung
US8822254B2 (en) MEMS device and manufacturing method
JP2000024964A (ja) 半導体材料集積形マイクロアクチュエ―タを製造する方法、および半導体材料集積形マイクロアクチュエ―タ
JP2010135634A (ja) 半導体装置の製造方法及び半導体装置
JP4857744B2 (ja) Mems振動子の製造方法
JP5202236B2 (ja) 微小電気機械スイッチ及びその作製方法
JP3859614B2 (ja) Spmセンサーとその製造法
JP2006255856A (ja) 電気機械素子の製造方法
JP2008072209A (ja) 振動子、これをもちいた電気機械共振器及びその製造方法
JP6207680B2 (ja) 実質的に垂直な側面を有するAlN層を得る方法
JP5973792B2 (ja) Mems素子の製造方法
JP2012085085A (ja) Mems振動子、発振器、およびmems振動子の製造方法
JP2006255855A (ja) 電気機械素子の製造方法
US20070284680A1 (en) Method for manufacturing semiconductor device and semiconductor device using the same
JP2005537948A (ja) 絶縁構造を製造する方法
JP4994096B2 (ja) 半導体装置の製造方法およびこれを用いた半導体装置
JPH0653206A (ja) 半導体装置の製造方法
US8766381B2 (en) Integrated circuit comprising a device with a vertical mobile element integrated in a support substrate and method for producing the device with a mobile element

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603