JP2006095632A - Mems素子の製造方法およびmems素子 - Google Patents
Mems素子の製造方法およびmems素子 Download PDFInfo
- Publication number
- JP2006095632A JP2006095632A JP2004283632A JP2004283632A JP2006095632A JP 2006095632 A JP2006095632 A JP 2006095632A JP 2004283632 A JP2004283632 A JP 2004283632A JP 2004283632 A JP2004283632 A JP 2004283632A JP 2006095632 A JP2006095632 A JP 2006095632A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- type region
- forming
- mems element
- movable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
- Weting (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】 複雑な工程管理を必要とせず、容易に固着防止の突起を可動部に形成できるMEMS素子の製造方法を提供する。
【解決手段】 半導体基板1にn型領域3を形成する工程と、半導体基板1にn型領域3に隣接してp型領域5を形成する工程と、n型領域3およびp型領域5上に熱酸化によりSiO2からなる犠牲層6を形成する工程と、犠牲層6の上に薄膜よりなる可動部形成膜8を形成する工程と、可動部形成膜8の下の犠牲層6の一部を除去して支持部9および可動部10をリリースする工程を備える。
【選択図】 図1
【解決手段】 半導体基板1にn型領域3を形成する工程と、半導体基板1にn型領域3に隣接してp型領域5を形成する工程と、n型領域3およびp型領域5上に熱酸化によりSiO2からなる犠牲層6を形成する工程と、犠牲層6の上に薄膜よりなる可動部形成膜8を形成する工程と、可動部形成膜8の下の犠牲層6の一部を除去して支持部9および可動部10をリリースする工程を備える。
【選択図】 図1
Description
本発明は、梁構造を備えたMEMS素子の製造方法および、MEMS素子に関する。
近年、MEMS(Micro Electro Mechanical System)技術を利用し、MEMS素子を備えたセンサや共振器、通信用デバイスなどが注目されている。MEMS素子は、半導体基板等の基板上に半導体製造技術を用いて作製された、微小な構造体からなる機能素子である。この構造体は、電気的な力、または加速度などの外力で変形する片持ち梁や両持ち梁構造の可動部を備えている。
この、半導体基板上に梁構造を形成する場合、可動部が対向する半導体基板に吸着され固着するという問題がある。通常、製造工程の可動部のリリースにおいて、ウェットプロセスを用いて犠牲層を除去するが、犠牲層の除去後の乾燥工程で、液体の表面張力により可動部が半導体基板側に引張られ、吸着される。
このため、例えば特許文献1に示すように、可動部に突起を設け、半導体基板との接触面積を低減することで、可動部の半導体基板への固着を防止している。また、この突起は外力による可動部の可動範囲を制限し、大きな外力が加わった時、可動部の半導体基板への固着を防止する役目も果たしている。
この、半導体基板上に梁構造を形成する場合、可動部が対向する半導体基板に吸着され固着するという問題がある。通常、製造工程の可動部のリリースにおいて、ウェットプロセスを用いて犠牲層を除去するが、犠牲層の除去後の乾燥工程で、液体の表面張力により可動部が半導体基板側に引張られ、吸着される。
このため、例えば特許文献1に示すように、可動部に突起を設け、半導体基板との接触面積を低減することで、可動部の半導体基板への固着を防止している。また、この突起は外力による可動部の可動範囲を制限し、大きな外力が加わった時、可動部の半導体基板への固着を防止する役目も果たしている。
このような、従来の可動部に突起を形成するには、図3(a)〜(d)に示す工程にて製作されている。
図3において、シリコンからなる半導体基板51上に、SiO2からなる犠牲層51を形成し、犠牲層51上にフォトレジスト膜52を形成する。次に、突起を形成する部分のフォトレジスト膜52を除去して、フォトレジスト膜52をマスクとして犠牲層51のエッチングが行われる。ここで、エッチング深さを管理して犠牲層51のエッチングが行われ、開孔53を形成する。その後、フォトレジスト52を剥離し、犠牲層51上にポリシリコンからなる可動部形成膜54を成膜する。そして、犠牲層51をエッチングして、支持部55と可動部56をリリースする。このようにして、半導体基板50上の支持部55に支持した可動部56を形成し、可動部56に突起57を形成している。
図3において、シリコンからなる半導体基板51上に、SiO2からなる犠牲層51を形成し、犠牲層51上にフォトレジスト膜52を形成する。次に、突起を形成する部分のフォトレジスト膜52を除去して、フォトレジスト膜52をマスクとして犠牲層51のエッチングが行われる。ここで、エッチング深さを管理して犠牲層51のエッチングが行われ、開孔53を形成する。その後、フォトレジスト52を剥離し、犠牲層51上にポリシリコンからなる可動部形成膜54を成膜する。そして、犠牲層51をエッチングして、支持部55と可動部56をリリースする。このようにして、半導体基板50上の支持部55に支持した可動部56を形成し、可動部56に突起57を形成している。
しかしながら、従来の可動部に突起を形成する工程において、突起を形成するための犠牲層のエッチングは、深さ方向のエッチング量の制御が難しく、工程管理が困難であった。
本発明の目的は、可動部に突起を形成するための複雑な工程管理を必要とせず、容易に突起を形成できるMEMS素子の製造方法および、当該製造方法で製造されたMEMS素子を提供することにある。
本発明の目的は、可動部に突起を形成するための複雑な工程管理を必要とせず、容易に突起を形成できるMEMS素子の製造方法および、当該製造方法で製造されたMEMS素子を提供することにある。
上記課題を解決するために、本発明のMEMS素子の製造方法は、半導体基板と、前記半導体基板上に形成した支持部と、前記支持部に支持し前記半導体基板に対向し隙間を隔てて配置した可動部と、を備え、さらに前記可動部の前記半導体基板に対向する面に突起を有するMEMS素子の製造方法であって、前記半導体基板にn型領域を形成する工程と、前記半導体基板に前記n型領域に隣接してp型領域を形成する工程と、前記n型領域およびp型領域上に熱酸化によりSiO2からなる犠牲層を形成する工程と、前記犠牲層の上に薄膜よりなる可動部形成膜を形成する工程と、前記可動部形成膜の下の前記犠牲層の一部を除去して前記支持部および前記可動部をリリースする工程と、を有することを特徴とする。
このMEMS素子の製造方法によれば、半導体基板のn型領域およびp型領域上に熱酸化でSiO2からなる犠牲層を形成すると、p型領域上はn型領域上に比べて酸化膜の生成速度が遅いために、n型領域とp型領域の境界で段差が形成される。この段差を利用して、犠牲層の上に可動部形成膜を成膜し、その後、犠牲層を除去すると可動部に突起を形成することができる。このように、可動部の突起を形成するためのエッチングを必要とせず、容易に可動部の突起を形成することができる。
また、本発明のMEMS素子は、半導体基板と、前記半導体基板上に形成した支持部と、前記支持部に支持され前記半導体基板に対向し隙間を隔てて配置した可動部と、を備え、さらに前記可動部の前記半導体基板に対向する面に突起を有するMEMS素子であって、前記可動部に形成した突起に対向する部分の前記半導体基板はp型領域であることを特徴とする。
このように、可動部に形成した突起に対向する部分の半導体基板をp型領域とすれば、容易に可動部の固着防止の突起を形成でき、生産性に優れたMEMS素子を提供できる。
以下、本発明の実施形態について図面に従って説明する。
(第1の実施形態)
(第1の実施形態)
図1は、本実施形態に係るMEMS素子の製造方法の工程図であり、(a)〜(g)の順に工程が進行している。
MEMS素子の製造方法の説明に先立って、本実施形態のMEMS素子の構成について、図1(g)を参照して説明をする。
シリコンからなる半導体基板1の表面には、n型領域3とp型領域5が隣接して形成されている。そして、n型領域5上からは、SiO2からなる支持部9が立ち上がり、ポリシリコンの薄膜からなる可動部10を支持している。可動部10は半導体基板1のn型領域3とp型領域5と隙間を隔てて対向するように配置されている。そして、可動部10の半導体基板1に形成されたp型領域5に対向する部分に突起11が形成されている。このように、MEMS素子12は片持ち梁構造を備え、可動部10が半導体基板1の厚み方向に変形可能に構成されている。
MEMS素子の製造方法の説明に先立って、本実施形態のMEMS素子の構成について、図1(g)を参照して説明をする。
シリコンからなる半導体基板1の表面には、n型領域3とp型領域5が隣接して形成されている。そして、n型領域5上からは、SiO2からなる支持部9が立ち上がり、ポリシリコンの薄膜からなる可動部10を支持している。可動部10は半導体基板1のn型領域3とp型領域5と隙間を隔てて対向するように配置されている。そして、可動部10の半導体基板1に形成されたp型領域5に対向する部分に突起11が形成されている。このように、MEMS素子12は片持ち梁構造を備え、可動部10が半導体基板1の厚み方向に変形可能に構成されている。
以下、MEMS素子12の製造工程について説明をする。
[図1(a)〜(d)の工程]
シリコンからなる半導体基板1を用意し、半導体基板1の表面にフォトレジスト膜2を形成し、次にn型領域3を形成する部分のフォトレジスト膜2を剥離する。残されたフォトレジスト膜2をマスクとして、それ以外の部分にリン(P)イオンを半導体基板1に注入し、n型領域3を形成する。
次いで、フォトレジスト膜2を剥離し、新たにフォトレジスト膜4を形成する。そして、p型領域を形成する部分のフォトレジスト膜4を除去する。フォトレジスト膜4をマスクとして、ホウ素(B)イオンを半導体基板1に注入し、p型領域5を形成する。その後、フォトレジスト膜4を剥離する。
[図1(a)〜(d)の工程]
シリコンからなる半導体基板1を用意し、半導体基板1の表面にフォトレジスト膜2を形成し、次にn型領域3を形成する部分のフォトレジスト膜2を剥離する。残されたフォトレジスト膜2をマスクとして、それ以外の部分にリン(P)イオンを半導体基板1に注入し、n型領域3を形成する。
次いで、フォトレジスト膜2を剥離し、新たにフォトレジスト膜4を形成する。そして、p型領域を形成する部分のフォトレジスト膜4を除去する。フォトレジスト膜4をマスクとして、ホウ素(B)イオンを半導体基板1に注入し、p型領域5を形成する。その後、フォトレジスト膜4を剥離する。
なお、n型領域およびp型領域の不純物層形成は、CMOSプロセスのウエル不純物注入をはじめ、フィールド不純物注入、ソースドレイン不純物注入などを利用できる。
また、不純物注入は不純物濃度が1×1019N/cm3以上となるように管理されている。
また、不純物注入は不純物濃度が1×1019N/cm3以上となるように管理されている。
[図1(e)の工程]
半導体基板1の表面にn型領域3とp型領域5が隣接した不純物層の上に、熱酸化により、SiO2よりなる犠牲層6を形成する。ここでは、およそ1μm程度の犠牲層6を形成する。また、n型領域3上とp型領域5上では増速酸化の速度が異なり、p型領域5上では、n型領域3上に比べて増速酸化が遅い。このため、SiO2の膜厚は、p型領域5上では、n型領域3上に比べて薄い膜厚となり、犠牲層6の表面では、p型領域の直上に段差部7ができる。
半導体基板1の表面にn型領域3とp型領域5が隣接した不純物層の上に、熱酸化により、SiO2よりなる犠牲層6を形成する。ここでは、およそ1μm程度の犠牲層6を形成する。また、n型領域3上とp型領域5上では増速酸化の速度が異なり、p型領域5上では、n型領域3上に比べて増速酸化が遅い。このため、SiO2の膜厚は、p型領域5上では、n型領域3上に比べて薄い膜厚となり、犠牲層6の表面では、p型領域の直上に段差部7ができる。
[図1(f)、(g)の工程]
次に、犠牲層6上にポリシリコンの可動部形成膜8を成膜する。ここで、ポリシリコンの成膜では、犠牲層6にできた段差部7にもポリシリコンが埋め込まれるように成膜される。
そして、ウエットエッチングにより犠牲層6の一部をエッチングして、可動部10と支持部9をリリースする。このように、MEMS素子12は犠牲層6に形成された段差部7を利用して、可動部9に突起11を形成することができる。ここで、犠牲層6のエッチングはフッ酸などを用い、支持部9が残るようにエッチング時間管理を行う。
次に、犠牲層6上にポリシリコンの可動部形成膜8を成膜する。ここで、ポリシリコンの成膜では、犠牲層6にできた段差部7にもポリシリコンが埋め込まれるように成膜される。
そして、ウエットエッチングにより犠牲層6の一部をエッチングして、可動部10と支持部9をリリースする。このように、MEMS素子12は犠牲層6に形成された段差部7を利用して、可動部9に突起11を形成することができる。ここで、犠牲層6のエッチングはフッ酸などを用い、支持部9が残るようにエッチング時間管理を行う。
以上のMEMS素子12の製造方法によれば、半導体基板1のn型領域3およびp型領域5上に熱酸化でSiO2からなる犠牲層6を形成すると、p型領域5上はn型領域3上に比べて酸化膜の生成速度が遅いために、n型領域3とp型領域5の境界で段差部7が形成される。この段差を利用して、犠牲層6の上に可動部形成膜8を成膜し、その後、犠牲層6を除去すると可動部10に突起11を形成することができる。このように、可動部10の突起11を形成するためのエッチングを必要とせず、容易に可動部10の突起11を形成することができる。
(変形例)
(変形例)
図2は、他の実施形態を示す構成図である。この変形例では、MEMS素子の可動部に突起を複数設けた実施形態である。
シリコンからなる半導体基板21の表面には、複数のn型領域22とp型領域23が隣接して形成されている。そして、n型領域22上からは、SiO2からなる支持部24が立ち上がり、ポリシリコンの薄膜からなる可動部25を支持している。可動部25は半導体基板21のn型領域22とp型領域23と隙間を隔てて対向するように配置されている。そして、可動部25の半導体基板21に形成されたp型領域23に対向する部分に複数の突起26,27が形成されている。このように、MEMS素子20は片持ち梁構造を備え、可動部25が半導体基板21の厚み方向に変形可能に構成されている。
シリコンからなる半導体基板21の表面には、複数のn型領域22とp型領域23が隣接して形成されている。そして、n型領域22上からは、SiO2からなる支持部24が立ち上がり、ポリシリコンの薄膜からなる可動部25を支持している。可動部25は半導体基板21のn型領域22とp型領域23と隙間を隔てて対向するように配置されている。そして、可動部25の半導体基板21に形成されたp型領域23に対向する部分に複数の突起26,27が形成されている。このように、MEMS素子20は片持ち梁構造を備え、可動部25が半導体基板21の厚み方向に変形可能に構成されている。
このような、MEMS素子20の製造方法は、前述の製造方法と同様であり、また同様な効果を享受できる。
可動部25の突起26,27を形成する部分に対向する半導体基板21にp型領域を形成し、その後、熱酸化によりSiO2よりなる犠牲層をその上に形成する。このとき、SiO2の膜厚は、p型領域23上では、n型領域22上に比べて薄い膜厚となり、犠牲層の表面は、p型領域の直上に段差部ができる。次に、犠牲層上にポリシリコンの可動部形成膜を成膜し、犠牲層の一部をエッチングして、可動部25と支持部24をリリースする。このようにして、可動部25に突起26,27が形成される。
可動部25の突起26,27を形成する部分に対向する半導体基板21にp型領域を形成し、その後、熱酸化によりSiO2よりなる犠牲層をその上に形成する。このとき、SiO2の膜厚は、p型領域23上では、n型領域22上に比べて薄い膜厚となり、犠牲層の表面は、p型領域の直上に段差部ができる。次に、犠牲層上にポリシリコンの可動部形成膜を成膜し、犠牲層の一部をエッチングして、可動部25と支持部24をリリースする。このようにして、可動部25に突起26,27が形成される。
なお、本実施形態では片持ち梁構造のMEMS素子12,20について説明をしたが、両持ち梁構造であっても実施可能である。また、本実施形態のMEMS素子の製造方法は加速度センサ、圧力センサ、角速度センサ、共振子、各種アクチュエータなどの梁構造を備えたMEMS素子の製造方法として具体化してもよい。
さらに、以上の製造方法で製造されたMEMS素子12,20は、可動部10,25に形成した突起11,26,27に対向する部分の半導体基板1,21をp型領域5,23とすれば、可動部10,25の突起11,26,27を形成するためのエッチングを必要とせず、容易に可動部10,25の固着防止の突起11,26,27を形成でき、生産性に優れたMEMS素子12,20を提供できる。
1…半導体基板、2…フォトレジスト膜、3…n型領域、4…フォトレジスト膜、5…p型領域、6…犠牲層、7…凹部、8…可動部形成膜、9…支持部、10…可動部、11…突起、12,20…MEMS素子、21…半導体基板、22…n型領域、23…p型領域、24…支持部、25…可動部、26,27…突起。
Claims (2)
- 半導体基板と、前記半導体基板上に形成した支持部と、前記支持部に支持し前記半導体基板に対向し隙間を隔てて配置した可動部と、を備え、さらに前記可動部の前記半導体基板に対向する面に突起を有するMEMS素子の製造方法であって、
前記半導体基板にn型領域を形成する工程と、
前記半導体基板に前記n型領域に隣接してp型領域を形成する工程と、
前記n型領域およびp型領域上に熱酸化によりSiO2からなる犠牲層を形成する工程と、
前記犠牲層の上に薄膜よりなる可動部形成膜を形成する工程と、
前記可動部形成膜の下の前記犠牲層の一部を除去して前記支持部および前記可動部をリリースする工程と、を有することを特徴とするMEMS素子の製造方法。 - 半導体基板と、前記半導体基板上に形成した支持部と、前記支持部に支持され前記半導体基板に対向し隙間を隔てて配置した可動部と、を備え、さらに前記可動部の前記半導体基板に対向する面に突起を有するMEMS素子であって、
前記可動部に形成した突起に対向する部分の前記半導体基板はp型領域であることを特徴とするMEMS素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283632A JP2006095632A (ja) | 2004-09-29 | 2004-09-29 | Mems素子の製造方法およびmems素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283632A JP2006095632A (ja) | 2004-09-29 | 2004-09-29 | Mems素子の製造方法およびmems素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006095632A true JP2006095632A (ja) | 2006-04-13 |
Family
ID=36235935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004283632A Withdrawn JP2006095632A (ja) | 2004-09-29 | 2004-09-29 | Mems素子の製造方法およびmems素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006095632A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008200757A (ja) * | 2007-02-16 | 2008-09-04 | Seiko Epson Corp | Mems素子およびその製造方法 |
JP2009537337A (ja) * | 2006-05-17 | 2009-10-29 | ミクロガン ゲーエムベーハー | 第iii族窒化物半導体を含むマイクロメカニカル・アクチュエータ |
CN105629076A (zh) * | 2015-12-24 | 2016-06-01 | 河海大学 | 一种基于mems硅-玻璃工艺的七电极电导率传感器的制造方法 |
CN112117986A (zh) * | 2020-09-27 | 2020-12-22 | 苏州汉天下电子有限公司 | 谐振器制造方法 |
-
2004
- 2004-09-29 JP JP2004283632A patent/JP2006095632A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009537337A (ja) * | 2006-05-17 | 2009-10-29 | ミクロガン ゲーエムベーハー | 第iii族窒化物半導体を含むマイクロメカニカル・アクチュエータ |
JP2008200757A (ja) * | 2007-02-16 | 2008-09-04 | Seiko Epson Corp | Mems素子およびその製造方法 |
CN105629076A (zh) * | 2015-12-24 | 2016-06-01 | 河海大学 | 一种基于mems硅-玻璃工艺的七电极电导率传感器的制造方法 |
CN105629076B (zh) * | 2015-12-24 | 2018-03-06 | 河海大学 | 一种基于mems硅‑玻璃工艺的七电极电导率传感器的制造方法 |
CN112117986A (zh) * | 2020-09-27 | 2020-12-22 | 苏州汉天下电子有限公司 | 谐振器制造方法 |
CN112117986B (zh) * | 2020-09-27 | 2024-03-12 | 苏州汉天下电子有限公司 | 谐振器制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230224657A1 (en) | Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof | |
KR101710826B1 (ko) | 반도체 디바이스의 형성 방법 | |
KR100421217B1 (ko) | 점착 방지 미세 구조물 제조 방법 | |
US7919346B2 (en) | Micromechanical component and manufacturing method | |
JP4431502B2 (ja) | エピタキシによって半導体デバイスを形成する方法 | |
US7276277B2 (en) | Micromechanical component, in particular a sensor element, having a stabilized membrane and a method of producing such a component | |
JP6108793B2 (ja) | 少なくとも1つの複数の厚さを有する活性部を備える構造を形成するための方法 | |
US20060278942A1 (en) | Antistiction MEMS substrate and method of manufacture | |
JP2010017843A (ja) | 部分的な単結晶アンカーを含むmems/nems構造体及びその製造方法 | |
EP2019081B1 (en) | Boron doped shell for MEMS device | |
KR101167195B1 (ko) | 반도체 소자의 딥 트렌치 형성 방법 | |
JP4146850B2 (ja) | 垂直段差構造物の製作方法 | |
JP2006095632A (ja) | Mems素子の製造方法およびmems素子 | |
JP2006224219A (ja) | Mems素子の製造方法 | |
JP4994096B2 (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
JP2007111831A (ja) | Mems素子の製造方法およびmems素子 | |
JP2007111832A (ja) | Mems素子の製造方法およびmems素子 | |
JP2008200757A (ja) | Mems素子およびその製造方法 | |
JP2008221394A (ja) | Mems構造体の製造方法及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |