JP2008221394A - Mems構造体の製造方法及び半導体装置の製造方法 - Google Patents
Mems構造体の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008221394A JP2008221394A JP2007062979A JP2007062979A JP2008221394A JP 2008221394 A JP2008221394 A JP 2008221394A JP 2007062979 A JP2007062979 A JP 2007062979A JP 2007062979 A JP2007062979 A JP 2007062979A JP 2008221394 A JP2008221394 A JP 2008221394A
- Authority
- JP
- Japan
- Prior art keywords
- mems
- insulating film
- sidewall
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
【課題】MEMS構造体を効率的に製造することができる製造技術を実現する。
【解決手段】本発明のMEMS構造体は、基板10上に絶縁膜11を形成する工程と、該絶縁膜上にMEMS機能構造部12,14,15A,15B,16A,16Bを形成する工程と、該MEMS機能構造部の縁部側面にサイドウォール18Sを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜11を除去する工程と、前記サイドウォール18Sを除去するサイドウォール除去工程と、を具備することを特徴とする。
【選択図】図10
【解決手段】本発明のMEMS構造体は、基板10上に絶縁膜11を形成する工程と、該絶縁膜上にMEMS機能構造部12,14,15A,15B,16A,16Bを形成する工程と、該MEMS機能構造部の縁部側面にサイドウォール18Sを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜11を除去する工程と、前記サイドウォール18Sを除去するサイドウォール除去工程と、を具備することを特徴とする。
【選択図】図10
Description
本発明はMEMS構造体の製造方法及び半導体装置の製造方法に係り、特に、微細なMEMS素子を有する各種装置に好適な構造に関する。
近年、加速度センサや映像デバイス等で活用されている素子構造を有するMEMSは、Micro Electro Mechanical Systemの略称であり、その包含する概念範囲には種々の解釈があって、マイクロマシン、MST(Micro System Technology)と呼ばれる場合もあるが、通常、「半導体製造技術を用いて作製された微小な機能素子」を意味するものとされる。それらは従来の半導体で培われた微細加工技術をベースとして製造されている。ただし、現在では、MEMS単体を製造する専用のプロセス、或いは、ICの製造後に後からIC内にMEMSを作り込むプロセスなどが主流となっている。
上記のMEMSよりなる素子(以下、単に「MEMS素子」という。)には、電子回路等に用いるフィルタや発振回路などを構成するMEMS振動子、加速度センサなどの各種のMEMSセンサ、微細な動きを実現するMEMSアクチュエータ、電気的スイッチングを実現するMEMSスイッチなどの各種の応用が考えられる(たとえば、以下の特許文献1参照)。
上記のような各種の素子を構成するMEMS構造体としては、MEMS構造体の機能部分を支持するためのアンカーとしての絶縁膜を介して基板上に機能構造部を形成した構成が一般的である。ここで、上記の絶縁膜としては、機能構造体を形成する際に必要とされる犠牲層(通常はSiO2、PSG(リンドープガラス)等で構成される。)を除去するリリース工程において用いられるエッチャントに対する耐性が高いことから、窒化シリコン(SiN)膜が用いられる場合が多い。
たとえば、機能構造部が下部構造部と上部構造部の2層構造を有する場合には、パターニングすることで機能構造部が形成される領域に対応した範囲に限定された上記絶縁膜上に、下部構造部、犠牲層、上部構造部の順に成膜及びパターニング処理を繰り返し行って積層する必要がある。そして、最終段階において犠牲層をウエットエッチング等によって除去することによってMEMS構造体を完成させる。
特開2006−255879号公報
ところで、前述のMEMS構造体は半導体製造技術を用いることに特徴を有するにも拘らず通常の半導体製造工程とは異なる製造要素(たとえば、リリース工程など)を含むとともに、半導体装置を製造する場合には必要であってもMEMS構造体を製造する場合には不要なプロセスが多々あることから、従来では半導体装置とは別々に製造されていたり、或いは、MEMS構造体を一体に含む半導体装置を製造する場合でもMEMS構造体の製造プロセスと半導体回路の製造プロセスとを相前後して行うようにしていた。したがって、MEMS構造体を含む半導体装置の製造効率を高めることが難しいという問題点があった。
そこで、本発明は上記問題点を解決するものであり、その課題は、MEMS構造体を効率的に製造することができる製造技術を実現することにある。また、半導体装置の製造プロセスとのインテグレーションを図ることにより、MEMS構造体を含む半導体装置を効率的に製造することができる製造技術を実現することにある。
斯かる実情に鑑み、本発明のMEMS構造体の製造方法は、基板上に絶縁膜を形成する工程と、該絶縁膜上にMEMS機能構造部を形成する工程と、該MEMS機能構造部の縁部側面にサイドウォールを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程と、前記サイドウォールを除去するサイドウォール除去工程と、を具備することを特徴とする。
この発明によれば、MEMS機能構造部の縁部側面にサイドウォールを形成し、また、MEMS機能構造部及びサイドウォールで被覆された部分を残して絶縁膜を除去することにより、絶縁膜を予めパターニングにより所定範囲に限定して形成し、その後、その上にMEMS機能構造部を形成する従来方法よりも、パターニングのためのマスク形成工程などが不要になるなど、容易にMEMS構造体を製造することができる。また、MEMS機能構造部の縁部側面に形成されたサイドウォールの分だけ周囲に絶縁膜が残存することで、一般的には、MEMS機能構造部の周囲に隣接した絶縁膜にMEMS機能構造部の隣接する部分の高さと正の相関を有する幅の張り出し領域を絶縁膜が備えることとなるので、基板上のスペース効率を高めつつ、MEMS機能構造部の高さに応じた充分なアンカー効果を得ることができる。ただし、本発明の製造方法は、サイドウォールの形成条件にも依存することから、結果的に製造されたMEMS構造体の絶縁膜の張り出し領域がMEMS機能構造部の隣接部分の高さと正の相関を有する幅を備えている場合に限定されるものではない。
本発明において、前記MEMS機能構造部を形成する工程では、前記MEMS機能構造部が犠牲層を含む構造として形成され、前記サイドウォールを除去する工程では、前記サイドウォールと同時に前記犠牲層が除去されることが好ましい。これによれば、MEMS機能構造部が犠牲層を含む構造として形成された後に、サイドウォールと同時に犠牲層を除去することにより、サイドウォールを除去する工程を別途設ける必要がなくなるので、製造工数をさらに低減できる。
本発明において、前記サイドウォールを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記サイドウォールの構成素材からなる層が成膜され、当該層が除去されて前記サイドウォールが残存する過程で前記絶縁膜が同時に除去されることが好ましい。本発明においては、サイドウォールを形成する工程と、上記絶縁膜を除去する工程とを別工程で行っても構わないが、上記のようにサイドウォールを形成する過程で同時に上記絶縁膜が除去されることで、さらに製造工程数を低減することができる。
次に、本発明の半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、該絶縁膜上にMEMS機能構造部を形成し、また、半導体回路の一部を構成する半導体構造部を形成する工程と、前記MEMS機能構造部及び前記半導体構造部の縁部側面にサイドウォールを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して絶縁膜を除去する工程と、前記サイドウォールを除去する工程と、を具備することを特徴とする。
この発明によれば、上記効果に加えて、MEMS機能構造部の縁部側面にサイドウォールを形成すると同時に半導体構造部の縁部側面にサイドウォールを形成することで、MEMS機能構造部と半導体回路を製造するプロセスを共通化することができるため、効率的に半導体装置を製造できる。たとえば、半導体回路を形成するプロセスでは半導体構造部及びサイドウォールをマスクとして不純物が導入される不純物導入工程を設けることで、不純物領域を半導体構造部から離間した範囲に限定的に設けたり、或いは、LDD構造を形成する場合などにおいて半導体構造部と隣接する範囲と半導体構造部から離間した範囲の不純物濃度を異なる濃度としたりすることができる。
本発明において、前記MEMS構造部及び前記半導体構造部を形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記MEMS機能構造部が犠牲層を含む構造として形成され、前記サイドウォールを除去する工程では、前記サイドウォールと同時に前記犠牲層が除去されることが好ましい。
本発明において、前記サイドウォールを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して絶縁膜を除去する工程では、前記サイドウォールの構成素材からなる層が成膜され、当該層が除去されて前記サイドウォールが残存する過程で前記絶縁膜が同時に除去されることが好ましい。
なお、本発明のMEMS構造体は、基板と、該基板上に形成された絶縁膜と、該絶縁膜上に形成されたMEMS機能構造部と、を含み、前記絶縁膜は、前記MEMS機能構造部の周囲に張り出した張り出し領域を有することを特徴とする。特に、前記MEMS機能構造部の隣接部分の高さと正の相関を有する幅を備えた張り出し領域を備えていることが好ましい。
この発明によれば、MEMS機能構造部の周囲において絶縁膜に張り出し領域を備えることにより、MEMS機能構造部の高さに応じた充分なアンカー効果を得ることができる。また、上記のような態様の絶縁膜は、MEMS機能構造部の縁部側面にサイドウォールを形成し、また、MEMS機能構造部及びサイドウォールで被覆された部分を残して絶縁膜を除去することで容易に形成できる。
また、本発明の半導体装置は、上記のいずれかに記載のMEMS構造体を含むとともに、前記基板の表層部若しくは前記基板上に形成された半導体回路をさらに含むことを特徴とする。
なお、上記の各発明において、前記絶縁膜は窒化シリコン膜であることが好ましい。絶縁膜を窒化シリコン膜とすることで、シリコン半導体を用いた半導体プロセスに適合したものとなるとともに、絶縁膜や犠牲層として一般的な酸化シリコン等のエッチングプロセスに対する耐性を備えることで容易にプロセスを実現できる。
また、前記MEMS機能構造部は、前記絶縁膜上に形成された固定電極と、該固定電極上に対向して配置され、前記固定電極との間の間隙を介して生ずる静電力により動作する可動電極と、を含む場合がある。
[第1実施形態]
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図1は、本発明に係る第1実施形態のMEMS構造体の構造を示す概略平面図、図2は図1のA−A線に沿った断面を示す概略縦断面図、図3は図1のB−B線に沿った断面を示す概略縦断面図である。
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図1は、本発明に係る第1実施形態のMEMS構造体の構造を示す概略平面図、図2は図1のA−A線に沿った断面を示す概略縦断面図、図3は図1のB−B線に沿った断面を示す概略縦断面図である。
本実施形態のMEMS構造体は、図1乃至図3に示すように、基板10と、この表面上に設けられたMEMS機能構造部とによって構成される。
基板10は特に限定されるものではないが、単結晶半導体基板、例えば、シリコン(Si)、ガリウム砒素(GaAs)などの基板を用いることができる。特に、単結晶シリコン基板であることが望ましい。基板10の表面上には、導電性を有する多結晶シリコン等で構成された固定電極12及び可動電極14が形成されている。基板10の厚みは典型的には100〜500μm程度とされる。
基板10上には絶縁膜11が形成される。この絶縁膜11は窒化シリコン等で構成できる。絶縁膜11上には固定電極12が導電性ポリシリコン等によって形成されている。この固定電極12は典型的には100〜800nm程度、好ましくは300〜500nm程度の厚みとされる。
上記固定電極12上には、間隙17を介して導電性ポリシリコン等よりなる可動電極14が配置されている。この可動電極14は、全体として薄板状に構成され、固定電極12の直上に配置されている。可動電極14は、基板10上に絶縁膜11を介して配置された被固定部15A,15Bに対して支持梁16A,16Bを介して水平姿勢となるように、いわゆる両持ち梁式に支持されている。また、可動電極14、被固定部15A,15B、並びに、支持梁16A,16Bは一体に構成されている。なお、可動電極14は、上記図示例とは異なり、1つの支持梁により片持ち梁式で、或いは、3箇所以上の支持梁で支持されていてもよい。
可動電極14は10〜400nm程度、好ましくは50〜100nm程度の間隙17を介して固定電極12に対向して配置されている。可動電極14は、少なくとも固定電極12に対して平面的に重なる動作領域Dにおいて実質的に均一な厚みを有するものとなっている。当該厚みは典型的には100〜800nm程度、好ましくは300〜500nm程度とされる。図示例では、固定電極12と可動電極14は共に帯状に構成され、固定電極12と可動電極14が中央部において平面的に交差する範囲が静電力を生ずる動作領域Dとなっている。
上記固定電極12、被固定部15A,15B、支持梁16A,16B、及び、可動電極14は上記のMEMS機能構造部を構成し、このMEMS機能構造部は、上記絶縁膜11上に形成されている。絶縁膜11はMEMS機能構造部の外縁より周囲にはみ出した張り出し領域11Pを有し、この張り出し領域11Pは、MEMS機能構造部の隣接部分の高さに応じた幅WPを有するように構成されている。
すなわち、上記張り出し領域11Pでは、MEMS機能構造部の隣接部分が固定電極12のみを有して高さが低くなっている張り出し範囲11p1では狭い幅Wp1となり、上記隣接部分が可動電極14を有して高くなっている張り出し範囲11p2では広い幅Wp2となっている。一般的に言えば、隣接部分の高さと張り出し領域11Pの幅WPとは正の相関を有する関係となっている。
上記の絶縁膜11は、MEMS機能構造部を支持固定するためのアンカー作用を奏するための支持構造となっている。ここで、上記のように張り出し領域11Pを設けることで、絶縁膜11のアンカー効果を高めることができるため、可動電極14をより安定した状態で動作させることが可能になる。また、張り出し領域11PがMEMS機能構造部の隣接部分が高い場所では幅広に形成され、MEMS機能構造部の隣接部分が低い場所では幅狭に形成されることで、基板10上のスペース効率を高めつつ、充分なアンカー効果を確保することができる。
ここで、固定電極12と可動電極14の間に所定の電位差が付与されると、両電極間には静電力(静電引力と静電斥力の少なくとも一方)が生じ、これによって上記間隙17が増減する態様で可動電極14が振動する。このとき、支持梁16が主として撓み変形するが、可動電極14(特に上記動作領域D内に配置される部分)が支持梁16よりも撓み変形しにくいように構成することが好ましい。このように構成する方法としては、図示例とは異なり、上述のように支持梁16を可動電極14より狭幅の帯状若しくは棒状に構成することで、可動電極14に付与された静電力を細い支持梁16に集中させることが挙げられる。
本実施形態のMEMS構造体は振動子を構成し、固定電極12と可動電極14との間に周期的な変動電圧を印加することにより固定電極12と可動電極14との間に静電引力又は静電斥力が周期的に発生し、これによって可動電極14が振動する。この場合、公知のように、可動電極14に交流電圧を印加して、直流的に接地された固定電極12との間に周期的な電圧変動を発生させてもよく、或いは、固定電極12と可動電極14との間にDCバイアスを印加した状態で交流電圧を供給するようにしてもよい。例えば、固定電極12と可動電極14との間に所定のDCバイアス電圧を設定して、可動電極14に入力信号(交流電圧)を供給するように構成することができる。
なお、本実施形態において、基板10に半導体基板を用いる場合、上記可動電極を駆動するための駆動回路、出力信号を得るための出力回路、入力信号を導入するための入力回路、上記振動子構造体を組み込んだ発振回路などの種々の回路を半導体基板の表層部、若しくは、半導体基板上に形成することによって、MEMS構造体を回路構造と一体化することができる。このような半導体装置の構成は、上記振動子構造体に相当する別の振動子素子を用いる場合や振動子構造体と回路構造とを別体に構成する場合に比べて、大幅なコンパクト化を可能にする。また、各回路間の配線における冗長性も排除できるため、特性の向上も期待できる。
次に、本発明に係る第1実施形態のMEMS構造体(MEMS振動子)の製造方法について図面を参照して説明する。図4乃至図8は第1実施形態のMEMS構造体の製造工程を示す概略平面図及び概略縦断面図(A−A線に沿った概略断面図)、図9は同概略平面図、図10は図9のA−A線に沿った概略断面図、図11は図9のB−B線に沿った概略断面図である。なお、これらの各図では図示の都合上、図1及び図2に示す構造を簡略化して示してある。
本実施形態の製造方法では、先ず、図4に示すようにシリコン基板等の基板10を用意し、この基板10の表面上にはスパッタリング法や熱酸化法などによって酸化シリコン(SiO2)などで構成される絶縁膜(図示せず)を形成する。この絶縁膜は基板表面に自然に形成される自然酸化膜で構成してもよい。さらに、上記絶縁膜上にスパッタリング法やCVD(化学的気相成長)法などにより窒化シリコン(Si3N4)などで構成される絶縁膜11を形成する。この絶縁膜11は、上記のアンカー効果を得るためだけに設けられるものではなく、主として製造上の観点からも設けられる。たとえば、後述する犠牲膜のエッチングを行う際のエッチングストップ層としても機能する。
次に、図5に示すように、基板10上に絶縁膜11を介して固定電極12を形成する。固定電極12は、例えば、基板10上に導電性ポリシリコン等の導体膜を成膜し、これをエッチング等によってパターニングすることで形成される。
次に、図6に示すように、絶縁膜11及び固定電極12上に犠牲層13を形成する。犠牲層13は酸化シリコン(SiO2)、PSG(リンドープガラス)等の絶縁膜で構成される。犠牲層13の厚さは、上記間隙17に対応する厚みとなるように形成される。たとえば、10〜400nm程度、好ましくは50〜100nm程度の厚みである。
次に、図7に示すように、犠牲層13上に導電性ポリシリコン等よりなる導体層を成膜しパターニングすることで、可動電極14、被固定部15A,15B及び支持梁16A,16Bを一体に形成する。可動電極14は、固定電極12との間に上記犠牲層13を介在させた状態で形成される。可動電極14は、CVD法、スパッタリング法などの成膜手段で成膜されることで、上記動作領域D内では実質的に均一な厚みを有する平坦な構造とされる。
次に、図8に示すように、絶縁膜11、固定電極12、犠牲層13及び可動電極14上に絶縁膜18を形成する。絶縁膜21の材料は、例えば、SiO2、PSG、TEOS(テトラ・エチル・オルソ・シリケート)、BPSG(ボロンリンシリケートガラス)などである。絶縁膜18の厚さは、例えば、500nm〜2μm程度である。
その後、絶縁膜18をドライエッチング法等によってエッチングすることで概略除去することにより、図9に示すように、MEMS機能構造部の側面上にサイドウォール18Sが残存した状態とする。このサイドウォール18Sは隣接するMEMS機能構造部の側面の高さに応じた張り出し幅を有する態様で形成される。一般的には、上記側面の高さが高くなるほどサイドウォール18Sの張り出し幅は大きくなる。通常、サイドウォール18Sの張り出し幅は隣接する側面の高さの0.5倍〜1.0倍程度である。実際には側面の高さとサイドウォール18Sの張り出し幅とは比例するわけではなく、側面の高さが高くなるほど張り出し幅18Sの張り出し幅18Sの増加率は低下するが、少なくとも側面の高さと張り出し幅18Sとが正の相関を有する態様となるようにサイドウォール18Sが形成される。なお、図示例では説明の都合上、MEMS機能構造部の縁部側面上に形成されるサイドウォール18Sのみを示すが、図示点線で示すように、その他の側面部位(たとえば、支持梁16A,16Bの表面など)に他のサイドウォールが形成されていても構わない。
上記のサイドウォール18Sが形成される工程では、上記絶縁膜18とともに上記絶縁膜11が除去される。絶縁膜11は、MEMS機能構造部の周囲に上記サイドウォール18Sで覆われた部分が残存し、周囲に張り出す態様でパターニングされる。なお、一般的には、絶縁膜18を概略除去して上記サイドウォール18Sを形成した後に、別のエッチング工程でMEMS機能構造部及びサイドウォール18Sをマスクとして絶縁膜11をエッチングしてもよく、或いは、絶縁膜11と18を同時に除去できる方法(ドライエッチングなど)でサイドウォール18Sの形成と、絶縁膜11のパターニングとを同時に行ってもよい。
なお、図9乃至図11に示す工程が終了した後に、MEMS機能構造部上に層間絶縁膜及び配線層などを順次に形成して積層していくことで、MEMS機能構造部の上記固定電極12及び可動電極14に導電接続された配線パターンなどを形成し、さらにはこれらの表面上に保護膜を形成してもよい。この場合には、以下に説明するリリース工程前に上層に形成された層間絶縁膜及び保護膜をドライエッチング等で開口し、開口凹部を設ける開口工程を別途設ける。
次に、図9乃至図11に示すMEMS機能構造部において上記犠牲層13を除去することで、可動電極14及び支持梁16を動作可能な状態とする(リリース工程)。このリリース工程は、緩衝沸酸等のフッ化水素酸系のエッチング液を用いたウエットエッチング法によって行うことができる。また、このリリース工程では同時に上記サイドウォール18Sも除去される。
本実施形態では、絶縁膜11を上記のサイドウォール18Sを形成する工程で同時にパターニングするようにしたことで、従来行われていた絶縁膜11のパターニング工程(この工程には、絶縁膜11の一部をレジスト等のマスクで覆う段階と、当該マスクを用いて絶縁膜11をエッチング除去する段階とが含まれる。)の少なくとも一部(たとえば、マスク形成段階)を省略することができる。また、上記のようにサイドウォール18Sによって絶縁膜11の周囲の張り出し領域11Pの幅が自動的に得られるので、絶縁膜11によるMEMS機能構造部のアンカー効果を確保することができる。さらに、上記張り出し領域11PがMEMS機能構造部の隣接部分の高さに応じた幅を有するように設けられる場合には、MEMS機能構造部の基板10上のスペース効率を低下させることなく、絶縁膜11によるMEMS機能構造部のアンカー効果をより確実かつ十分に得ることができる。なお、上記犠牲層13が側面に存在する部分にもサイドウォールが形成されるので、犠牲層13の形状パターン等によって意図的にサイドウォールの幅を設定することも可能である。
[第2実施形態]
次に、図12乃至図19を参照して、本発明に係る第2実施形態のMEMS構造体(MEMS振動子)の製造方法について説明する。なお、本実施形態において、MEMS構造体自体の構造は上記第1実施形態と同様とし、同一部分には同一符号を付し、それらの説明は省略する。図12乃至図19は本実施形態の製造工程を示す概略断面図である。
次に、図12乃至図19を参照して、本発明に係る第2実施形態のMEMS構造体(MEMS振動子)の製造方法について説明する。なお、本実施形態において、MEMS構造体自体の構造は上記第1実施形態と同様とし、同一部分には同一符号を付し、それらの説明は省略する。図12乃至図19は本実施形態の製造工程を示す概略断面図である。
本実施形態のMEMS構造体の製造方法では、まず、図12に示すように、基板30上のMEMS形成範囲XにCVD法やスパッタリング法などで窒化シリコン等よりなる絶縁膜11を形成するとともに、上記の絶縁膜11上に固定電極12をCVD法などにより導電性ポリシリコン等で形成する。固定電極12は、導電性を付与するためにn型のP、p型のBなどのドーパントが多結晶シリコン中に導入されたものであり、たとえば、CVD法であればPOCl3、BBr3等のガスを添加してドーピングされた多結晶シリコンを成膜することで形成することができる。
一方、基板30の素子形成範囲Yの表層部には不純物領域であるウェル20A及び20Bが形成され、また、これらの表面上には酸化シリコン等よりなるフィールド絶縁膜21が形成される。さらに、素子形成範囲Yにおいて基板10の表面上にシリコン層などの半導体層22を形成する。この半導体層22は本実施形態で形成されるべきMOS素子のチャネル領域の品位を高めるために形成されるものであるが、特に形成しなくても構わない。
次に、図13に示すように、上記第1実施形態と同様にしてMEMS形成範囲Xにおいて犠牲層13を形成するとともに、素子形成範囲Yにおいて上記半導体層22上にSiO2等よりなるゲート絶縁膜23を形成する。ここで、本実施形態では素子形成範囲Yにおいて半導体素子を形成する製造プロセスと、MEMS形成範囲XにおいてMEMS機能構造部を形成する製造プロセスとを極力共通化し、製造コストを低減する観点から犠牲層13とゲート絶縁膜23は同時に同方法で形成するが、本発明としてはこのような製造方法に何ら限定されるものではない。たとえば、犠牲層13とゲート絶縁膜23とで厚み、材質等に大きな相違がある場合には別工程でそれぞれを形成しても構わない。
次に、図14に示すように、MEMS形成範囲Xでは上記犠牲層13上に導電性ポリシリコン等により可動電極14、被固定部15A,15B、及び、支持梁16A,16Bを一体に形成する。この工程における導電性ポリシリコンの成膜方法は上記固定電極12の場合と同様である。また、本工程では、可動電極14と同時に同方法でゲート電極24が形成される。このように可動電極14とゲート電極24とを同時に形成する方法は、図13に示す工程と同様に製造プロセスの共通化を目的としてなされるが、本発明としてはこのような製造方法に何ら限定されるものではない。たとえば、可動電極14とゲート電極24とで厚み、材質等が相違する場合には別工程でそれぞれを形成しても構わない。
なお、素子形成範囲Yにおいては、上記のように形成されたゲート絶縁膜23及びゲート電極24をマスクとしてセルフアライメントにより半導体層22にイオン注入法等で不純物を導入し、ソース領域22A及びドレイン領域22Bを形成する。
次に、図15に示すように、CVD法などによりMEMS形成範囲X及び素子形成範囲YにSiO2等よりなる絶縁膜18を形成し、その後、当該絶縁膜18をドライエッチング法等によって概略除去することで、図16に示すようにサイドウォール18S、28Sを形成する。ここで、図示例の場合には、上記半導体構造部はゲート絶縁膜23及びゲート電極24の積層構造部に相当している。
上記のようにしてMEMS形成範囲Xでサイドウォール18Sが形成され、このサイドウォール18Sで被覆された部分を残して絶縁膜11が除去されることにより、絶縁膜11は上記のようにサイドウォール18Sに対応する張り出し領域11Pを周囲に有する島状に構成される。
また、素子形成範囲Yでは、ゲート絶縁膜23及びゲート電極24の側面に形成されたサイドウォール28Sをマスクとしてさらに上記と同様の方法で不純物を導入することで、図16に示すように上記ソース領域22A及び上記ドレイン領域22B内にさらに不純物濃度の高い高濃度領域22S及び22Tが形成される。このようにして、ソース領域22A及びドレイン領域22Bのうちチャネル領域(ゲート絶縁膜23及びゲート電極24の直下領域)に隣接する部分が低濃度不純物領域に、当該部分よりチャネル領域から離間した部分が高濃度不純物領域として構成されたLDD(Lightly Doped Drain)構造が形成される。
その後、図17に示すように、MEMS形成範囲X及び素子形成範囲Yにおいて層間絶縁膜25を形成し、さらに、層間絶縁膜25に設けたコンタクトホールを介して上記ソース領域22A及びドレイン領域22Bに導電接続された配線層26A,26Bを形成する。また、配線層26A,26B上にはさらに別の層間絶縁膜27を形成し、以後、必要に応じて種々の配線構造を設ける。いずれにしても、最上層には酸化シリコンと窒化シリコンの積層構造等よりなる保護膜29を形成する。
その後、図18に示すように、MEMS形成範囲Xにおいて、上記保護膜29及び層間絶縁膜27、25を部分的に除去してドライエッチング等により開口凹部30を形成する。この開口凹部30はドライエッチング等による可動電極14の損傷を防止するために、図示のように可動電極14上に層間絶縁膜25の一部が残存するように形成することが望ましい。
最後に、図19に示すように、上記第1実施形態と同様にウエットエッチング法などによって開口凹部30の内部の層間絶縁膜25及び犠牲層13をエッチングし、開口空間31を形成して、可動電極14が動作可能な状態とする(リリース工程)。また、必要に応じて上記開口空間31を図示しない樹脂等によって閉鎖することで、開口空間31内に塵埃等が進入することを防止できる。
本実施形態は、基板10上にMEMS機能構造部とともに半導体回路(図示例ではMOSトランジスタを含む回路(たとえばC−MOS回路)を想定している。)を含む半導体装置を製造する方法である。当該方法では、MEMS形成範囲XにおいてMEMS機能構造部にサイドウォール18Sを形成する工程と、素子形成範囲Yにおいて半導体素子を形成するためのサイドウォール28Sを形成する工程とを同時に行うことで、工程数の増加を抑制し、製造コストを低減することができる。
尚、本発明の振動子構造体及びその製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。たとえば、本発明は、上述の各実施形態のようにMEMS振動子及びその製造方法に限定されず、静電アクチュエータや加速度センサなどといった各種のMEMS構造体の構成及び製造プロセスとして用いることができる。
10…基板、11…絶縁膜、12…固定電極、13…犠牲層、14…可動電極、15A,15B…被固定部、16A,16B…支持梁、17…間隙、18S、28S…サイドウォール、D…動作領域、X…MEMS形成範囲、Y…素子形成範囲、21…フィールド絶縁膜、22…半導体層、23…ゲート絶縁膜、24…ゲート電極、25、27…層間絶縁膜、29…保護膜
Claims (6)
- 基板上に絶縁膜を形成する工程と、
該絶縁膜上にMEMS機能構造部を形成する工程と、
該MEMS機能構造部の縁部側面にサイドウォールを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程と、
前記サイドウォールを除去する工程と、
を具備することを特徴とするMEMS構造体の製造方法。 - 前記MEMS機能構造部を形成する工程では、前記MEMS機能構造部が犠牲層を含む構造として形成され、
前記サイドウォールを除去する工程では、前記サイドウォールと同時に前記犠牲層が除去されることを特徴とする請求項1に記載のMEMS構造体の製造方法。 - 前記サイドウォールを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記サイドウォールの構成素材からなる層が成膜され、当該層が除去されて前記サイドウォールが残存する過程で前記絶縁膜が同時に除去されることを特徴とする請求項1又は2に記載のMEMS構造体の製造方法。
- 基板上に絶縁膜を形成する工程と、
該絶縁膜上にMEMS機能構造部を形成し、また、半導体回路の一部を構成する半導体構造部を形成する工程と、
前記MEMS機能構造部及び前記半導体構造部の縁部側面にサイドウォールを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程と、
前記サイドウォールを除去する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記MEMS構造部及び前記半導体構造部を形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記MEMS機能構造部が犠牲層を含む構造として形成され、
前記サイドウォールを除去する工程では、前記サイドウォールと同時に前記犠牲層が除去されることを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記サイドウォールを形成し、また、前記MEMS機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記サイドウォールの構成素材からなる層が成膜され、当該層が除去されて前記サイドウォールが残存する過程で前記絶縁膜が同時に除去されることを特徴とする請求項4又は5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007062979A JP2008221394A (ja) | 2007-03-13 | 2007-03-13 | Mems構造体の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007062979A JP2008221394A (ja) | 2007-03-13 | 2007-03-13 | Mems構造体の製造方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008221394A true JP2008221394A (ja) | 2008-09-25 |
Family
ID=39840580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007062979A Withdrawn JP2008221394A (ja) | 2007-03-13 | 2007-03-13 | Mems構造体の製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008221394A (ja) |
-
2007
- 2007-03-13 JP JP2007062979A patent/JP2008221394A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9458009B2 (en) | Semiconductor devices and methods of forming thereof | |
CN106829846B (zh) | 半导体器件及其制造方法 | |
JP4438786B2 (ja) | Mems振動子及びその製造方法 | |
US20080233708A1 (en) | Method for manufacturing semiconductor device | |
JP4670524B2 (ja) | 半導体装置の製造方法 | |
JP4544140B2 (ja) | Mems素子 | |
JP5202236B2 (ja) | 微小電気機械スイッチ及びその作製方法 | |
JP2008221394A (ja) | Mems構造体の製造方法及び半導体装置の製造方法 | |
JP2006224219A (ja) | Mems素子の製造方法 | |
JP5167652B2 (ja) | Mems素子 | |
JP2008010961A (ja) | 音響感応装置 | |
JP2008028359A (ja) | 半導体装置の製造方法 | |
JP2007111832A (ja) | Mems素子の製造方法およびmems素子 | |
US20090072307A1 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
JP4867396B2 (ja) | 半導体装置及びその製造方法 | |
JP5573738B2 (ja) | Memsスイッチの製造方法 | |
US20120018818A1 (en) | Mems apparatus | |
JP2007212818A (ja) | Memsデバイス、memsデバイスの製造方法 | |
US8163583B2 (en) | Manufacturing method of micro electronic mechanical system structure | |
US7488666B2 (en) | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device | |
JP2005276914A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007111831A (ja) | Mems素子の製造方法およびmems素子 | |
JP2006095607A (ja) | Mems素子の製造方法及びmems素子 | |
JP2009006479A (ja) | Mems素子およびその製造方法 | |
JP2007250828A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |