JP2009006479A - Mems素子およびその製造方法 - Google Patents
Mems素子およびその製造方法 Download PDFInfo
- Publication number
- JP2009006479A JP2009006479A JP2008253521A JP2008253521A JP2009006479A JP 2009006479 A JP2009006479 A JP 2009006479A JP 2008253521 A JP2008253521 A JP 2008253521A JP 2008253521 A JP2008253521 A JP 2008253521A JP 2009006479 A JP2009006479 A JP 2009006479A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- mems
- movable
- mems element
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
可能なMEMS素子およびその製造方法を提供すること。
【解決手段】フローティングゲート2の他に、可動電極でもある可動部13を駆動する駆
動電極16を備えているので、フローティングゲート2に電荷を注入し可動部13との間
に静電気力を生じさせた状態で可動部13を可動できる。したがって、MEMS素子10
は力が加わった状態で可動状態に応じた特性値を有する。フローティングゲート2に注入
する電荷量は調整できるので、注入した電荷量に応じて可動部13に加わる力も可変でき
、MEMS素子10の特性値も可変できる。フローティングゲート2に注入した電荷量が
変化しない限り、MEMS素子10の特性値を維持できる。
【選択図】図5
Description
に関する。
ス等に利用され、その需要も伸びている。
静電駆動タイプのMEMS素子では、MEMS構造体の構造と寸法によって、駆動に必
要な印加電圧、バイアス値、共振特性等の諸特性が決まる。例えば、可変容量素子は、駆
動電極と可動電極とで静電容量を形成するが、駆動電極と可動電極とのギャップ距離、駆
動電極と可動電極が重なる部分の面積等によって、静電容量と印加電圧との関係が決まる
(特許文献1参照)。
て、MEMS構造体の設計を個々に行う必要がある。言い換えれば、1つの設計によって
特性値が固定され、一品一様の設計が必要である。
本発明の目的は、1つの設計によるMEMS素子で、特性値を可変可能で、可変後の特
性値を維持可能なMEMS素子およびその製造方法を提供することにある。
極と、前記可動電極との間で容量を形成するフローティングゲートとを備えていることを
特徴とする。
の間に静電気力が生じる。フローティングゲートでは電荷が閉じ込められているので、可
動電極には力が加わり続ける。したがって、可動電極は力が加わった状態で、固定または
可動し、MEMS素子は力が加わった状態に応じた特性値を有する。フローティングゲー
トに注入する電荷量は調整できるので、注入した電荷量に応じて可動電極に加わる力も可
変し、MEMS素子の特性値も可変する。フローティングゲートに注入した電荷量が変化
しない限り、MEMS素子の特性値は維持される。
ているのが好ましい。
この発明では、フローティングゲートと可動電極とによる静電気力が、可動電極の可動
しやすい可動端で働くので、より少ない注入電荷で可動電極に力を加えることができる。
。
この発明では、フローティングゲートの他に、可動電極を駆動する駆動電極を備えてい
るので、フローティングゲートに電荷を注入し、フローティングゲートと可動電極との間
に静電気力を生じさせた状態で可動電極が可動する。したがって、MEMS素子は力が加
わった状態で可動状態に応じた特性値を有する。フローティングゲートに注入する電荷量
は調整できるので、注入した電荷量に応じて可動電極に加わる力も可変し、MEMS素子
の特性値も可変する。フローティングゲートに注入した電荷量が変化しない限り、MEM
S素子の特性値は維持される。
ティングゲートは、前記可動端と前記可動電極の固定端との間の前記可動電極に対向して
配置されているのが好ましい。
この発明では、駆動電極による可動電極の駆動を可動の容易な可動端で行い、フローテ
ィングゲートによる可動電極への静電気力は可動端と比較して可動の少ない固定端側で行
っているので、駆動電極による可動電極の動きをできるだけ妨げることなく、フローティ
ングゲートによって可動電極に加わる力を調整することができる。
トは、前記半導体基板に形成されたゲート配線とトンネル酸化膜を介して接続されている
のが好ましい。
この発明では、トンネル酸化膜を介して電荷が注入されるので、フローティングゲート
からの電荷の漏れを少なくでき、MEMS素子の特性を維持できる。
って接続されているゲート領域と、前記可動電極が形成される前記半導体基板上の領域と
が異なるのが好ましい。
この発明では、可動電極とゲート領域の位置が異なるので、可動電極の動きによるトン
ネル酸化膜への影響が少ない。また、ゲート領域形成への影響を考慮せずに可動電極の形
成ができる。
たMEMS素子の製造方法であって、半導体基板にN型不純物を導入し、ゲート配線およ
びゲート領域にN+拡散層を形成するN+拡散層形成工程と、前記N+拡散層が形成された
前記半導体基板の面にシリコン酸化膜を形成する絶縁膜形成工程と、前記シリコン酸化膜
の表面の前記ゲート領域をマスクして、シリコン窒化膜を形成するエッチングストッパ膜
形成工程と、前記ゲート領域の前記シリコン酸化膜をエッチングし、前記N+拡散層を露
出させるエッチング工程と、露出した前記N+拡散層にトンネル酸化膜を形成するトンネ
ル酸化膜形成工程と、前記MEMS構造体の下部構造体と前記フローティングゲートとを
形成するフローティングゲート等形成工程と、前記下部構造体および前記フローティング
ゲート上に犠牲層を形成する犠牲層形成工程と、前記MEMS構造体の上部構造体を形成
する上部構造体形成工程と、前記犠牲層をエッチングして除去する犠牲層除去工程とを含
むことを特徴とする。
の効果を有するMEMS素子が得られる。
なお、各実施形態および変形例の図面において、同じ構成要素には同じ符号を付して説
明する。
図1は、本発明にかかるMEMS素子10の実施形態を示す概略構成図である。図1(
a)はMEMS素子10の概略部分平面図、図1(b)は同図(a)のA−A断線に沿う
概略部分断面図である。
ィングゲート2とゲート領域3とゲート配線9とを備えている。MEMS素子10は、半
導体基板4上に形成されている。
半導体基板4の表面には、絶縁膜であるシリコン酸化膜5が形成され、さらにその表面
にシリコン窒化膜6が形成されている。
上部構造体11は可動部13とアンカー部14とを備え、下部構造体12は基部15と
駆動電極16とを備えている。
MEMS構造体1は、不純物を含むポリシリコンから形成され、導電性を有している。
あり、対向する端面は可動端18となっている。固定端17はアンカー部14を介して基
部15に固定され、可動部13とアンカー部14とで片持ち梁構造が構成されている。
MEMS構造体1が導電性を有しているため、可動部13は可動電極として機能し、可
動部13と基部15とは電気的に接続されている。基部15は図示しない配線によって他
の素子、信号線等に接続されている。
可動部13の寸法は、例えば、長さが数十μm、幅数μm、厚み0.数μm程度である
。これらの値は、MEMS素子10に必要とされる特性値に応じて、設計により自由に選
択できる。
なお、可動部13の平面形状については、種々の形状を採用できる。例えば、円盤状、
舌状、矢印状等が挙げられる。
可動端18側に設けられている。駆動電極16は、MEMS素子10から延長して形成さ
れ、他の素子、信号線等に接続される。図1(a)においては、図の紙面に向かって上方
向に延長されている。
ている。本実施形態では、フローティングゲート2を平面視した形状は正方形となってい
る。フローティングゲート2の位置、大きさ、形状等は、設計によって決めることができ
る。
ート領域3は、N+拡散層7とトンネル酸化膜8とを備えている。
N+拡散層7は、ゲート領域3のみならず延長して形成され、ゲート配線9を形成して
いる。図1(a)において、ゲート配線9は、図の紙面に向かって上方向に延長され、他
の素子、信号線等に接続されている。
シリコン酸化膜5およびシリコン窒化膜6は、N+拡散層7上を除いた半導体基板4上
に順次積層されている。
N+拡散層7の表面にはトンネル酸化膜8が形成され、トンネル酸化膜8の表面にはフ
ローティングゲート2が形成されている。シリコン酸化膜5およびシリコン窒化膜6の厚
みは数百nmである。
図2には、MEMS素子10の製造方法のフローチャート図が示されている。また、図
3および図4には、各工程における概略断面図が示されている。
形成工程(S2)、エッチングストッパ膜形成工程(S3)、エッチング工程(S4)、
トンネル酸化膜形成工程(S5)、フローティングゲート等形成工程(S6)、犠牲層形
成工程(S7)、犠牲層エッチング工程(S8)、上部構造体形成工程(S9)、犠牲層
除去工程(S10)を含んでいる。
図3(a)は、N+拡散層形成工程(S1)を示している。
N+拡散層形成工程(S1)では、イオン打ち込み、熱拡散によって不純物であるリン
を半導体基板4に導入し、ゲート領域3にN+拡散層7を形成する。図1に示したゲート
配線9もN+拡散層7と同様に不純物であるリンを導入することによって形成する。した
がって、ゲート配線9とN+拡散層7とは、同時に形成することができる。注入濃度は、
導電性を有する濃度であり、1×1020cm-3程度が好ましい。
絶縁膜形成工程(S2)では、半導体基板4のN+拡散層7が形成された面にシリコン
酸化膜5を形成する。シリコン酸化膜5は、熱酸化法、減圧CVD(Chemical Vapor Dep
osition)法等を用いて形成する。厚みは100nm程度が好ましい。
エッチングストッパ膜形成工程(S3)では、シリコン酸化膜5の表面にシリコン窒化
膜6を形成する。シリコン窒化膜6は減圧CVD法等を用いて形成する。このとき、シリ
コン窒化膜6を全面形成した後、ゲート領域3に相当する部分をドライエッチングして除
去する。
エッチング工程(S4)では、ゲート領域3のシリコン酸化膜5を除去し、N+拡散層
7を露出させる。エッチングには、ドライエッチング法またはウェットエッチング法を用
いることができる。
トンネル酸化膜形成工程(S5)では、露出したN+拡散層7表面に、トンネル酸化膜
8を形成する。トンネル酸化膜8は、熱酸化法、ラジカル酸化法等を用いて形成すること
ができる。トンネル酸化膜8の厚みは、5nm〜10nmが好ましい。
フローティングゲート等形成工程(S6)では、半導体基板4上にフローティングゲー
ト2、下部構造体12である基部15および駆動電極16を形成する。
フローティングゲート2は、ゲート領域3に形成する。基部15および駆動電極16は
、図1に示した基部15および駆動電極16の位置、形状に形成する。
フローティングゲート2、基部15および駆動電極16は、減圧CVD法によりポリシ
リコン膜を形成することによって得られる。このとき、導電性を得るためにリンを導入す
る。ポリシリコン膜の膜厚は、100nm〜500nmが好ましい。
フローティングゲート等形成工程(S6)は、よく知られたフォトリソ工程によって行
うことができる。
犠牲層形成工程(S7)では、フローティングゲート2、基部15および駆動電極16
上に犠牲層20を形成する。犠牲層20は、減圧CVD法またはプラズマCVD法を用い
て、シリコン酸化膜等を形成することによって得られる。犠牲層20の膜厚は、図1に示
した可動部13と半導体基板4との間に必要な間隔によって決めることができる。例えば
、100nm〜200nmが好ましい。
また、形成された犠牲層20の表面が平らになるように形成するのが好ましい。犠牲層
20の表面を平らにするには、PSG(Phospho Silicate Glass)を減圧CVD法により
形成し、その後1000℃で高温熱処理を行うと、膜の流動化が起こり膜表面が平坦化す
る。このとき、フローティングゲート等形成工程(S6)で形成したポリシリコン膜にリ
ンを拡散し、フローティングゲート2、基部15および駆動電極16を形成することも可
能である。
その他、CMP(Chemical Mechanical Polishing)法、エッチバック法によって、犠
牲層20の表面を平らにすることも可能である。
犠牲層エッチング工程(S8)では、図1に示したアンカー部14に相当する部分をエ
ッチングして穴21を形成し、基部15を露出させる工程である。エッチングは、ウェッ
トエッチング法またはドライエッチング法によって行うことができる。または、RIE(
Reactive Ion Etching)法によって行ってもよい。
上部構造体形成工程(S9)では、犠牲層20上に上部構造体11である可動部13お
よびアンカー部14を形成する。上部構造体11は、減圧CVD法によりポリシリコン膜
を形成することによって得られる。このとき、導電性を得るためにリンを導入する。
上部構造体形成工程(S9)は、よく知られたフォトリソ工程によって行い、上部構造
体11の形状を形成する。
犠牲層除去工程(S10)では、ウェットエッチング等により犠牲層20をエッチング
し除去する。
以上の製造工程を含む製造方法によって、MEMS素子10が得られる。
図5は、本実施形態でのMEMS素子10の作動状態を示した図である。図5(a)は
、フローティングゲート2に電荷(電子)が注入されていない時の状態を示す図、図5(
b)は、フローティングゲート2に電荷(電子)が注入された時の状態を示す図である。
電荷は模式的に点で示してある。
ローティングゲート2と可動部13との間では、静電気力は働いていない。したがって、
可動電極でもある可動部13と駆動電極16との間の印加電圧のみによって、図中矢印で
示した静電気力が働き、可動部13が駆動する。
ローティングゲート2と可動部13との間では、図中点線矢印で示したような静電気力も
働く。したがって、可動電極でもある可動部13と駆動電極16との間の印加電圧と静電
気力とのバランスで可動部13が駆動する。
(1)フローティングゲート2の他に、可動部13を駆動する駆動電極16を備えてい
るので、フローティングゲート2に電荷を注入し、フローティングゲート2と可動部13
との間に静電気力を生じさせた状態で可動部13を可動できる。したがって、MEMS素
子10は力が加わった状態で可動状態に応じた特性値、例えば、駆動に必要な電圧や共振
周波数を有する。フローティングゲート2に注入する電荷量は調整できるので、注入した
電荷量に応じて可動部13に加わる力も可変し、MEMS素子10の特性値を可変できる
。例えば、MEMS素子10をスイッチング素子として利用する場合、径時変化によって
可動部13の弾性係数等が変化することが考えられる。弾性係数等が変化すると、スイッ
チングに必要な印加電圧も変える必要があるが、フローティングゲート2に注入された電
荷による静電気力によって、変化させる印加電圧分を補うことができ、印加電圧を変える
必要がなくなる。
ここで、フローティングゲート2に注入した電荷量が変化しない限り、MEMS素子1
0の特性値を維持できる。
ティングゲート2による可動部13への静電気力は可動端18と比較して可動の少ない固
定端17側で行っているので、駆動電極16による可動部13の動きをできるだけ妨げる
ことなく、フローティングゲート2によって可動部13に加わる力を調整することができ
る。
の電荷の漏れを少なくでき、MEMS素子10の特性を維持できる。
えた前述の効果を有するMEMS素子10が得られる。
ストッパとして利用することができ、シリコン酸化膜5を保護できる。
図6は、本発明にかかるMEMS素子30の実施形態を示す概略構成図である。図6(
a)は、MEMS素子30の概略部分平面図、図6(b)は同図(a)のB−B断線に沿
う概略部分断面図である。
第1実施形態と本実施形態との異なる点は、本実施形態では、駆動電極16を備えてお
らず、駆動電極16の位置に、ゲート領域3、ゲート配線9およびフローティングゲート
2を設けた点である。その他の構成は、第1実施形態と同様である。
(6)フローティングゲート2と可動部13とによる静電気力が、可動部13の可動し
やすい可動端で働くので、より少ない注入電荷で可動部13に力を加えることができる。
図7は、本発明にかかるMEMS素子40の変形例を示す概略部分平面図である。
変形例では、ゲート領域3とゲート配線9とを可動部13と半導体基板4との間ではな
く、外れた位置に形成した。フローティングゲート2は、可動部13と半導体基板4との
間に形成されている。
このように、MEMS構造体の一部である可動部13とゲート領域3とは、平面視した
場合の異なる領域に形成してもよい。
(7)可動部13とゲート領域3の位置が異なるので、可動部13の動きによるトンネ
ル酸化膜8への影響を少なくできる。また、ゲート領域3形成への影響を考慮せずに可動
電極の形成ができる。
本発明では、変形例で示した例ならず、色々なレイアウトをとることができる。
を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、基板として絶縁体基板に半導体層を形成し、半導体層にN+拡散層7を形成し
てMEMS素子を形成してもよい。
5…シリコン酸化膜、6…シリコン窒化膜、7…N+拡散層、8…トンネル酸化膜、9…
ゲート配線、10,30,40…MEMS素子、11…上部構造体、12…下部構造体、
13…可動電極(可動部)、16…駆動電極、17…固定端、18…可動端、20…犠牲
層。
Claims (7)
- MEMS構造体と、
前記MEMS構造体に設けられた可動電極と、
前記可動電極との間で容量を形成するフローティングゲートとを備えている
ことを特徴とするMEMS素子。 - 請求項1に記載のMEMS素子において、
前記フローティングゲートは、
前記可動電極の可動端に対向して配置されている
ことを特徴とするMEMS素子。 - 請求項1に記載のMEMS素子において、
前記可動電極との間で容量を形成する駆動電極を備えている
ことを特徴とするMEMS素子。 - 請求項3に記載のMEMS素子において、
前記駆動電極は、前記可動電極の可動端に対向して配置され、
前記フローティングゲートは、前記可動端と前記可動電極の固定端との間の前記可動電
極に対向して配置されている
ことを特徴とするMEMS素子。 - 請求項1〜請求項4のいずれか一項に記載のMEMS素子において、
前記MEMS素子は、半導体基板上に設けられ、
前記フローティングゲートは、前記半導体基板に形成されたゲート配線とトンネル酸化
膜を介して接続されている
ことを特徴とするMEMS素子。 - 請求項5に記載のMEMS素子において、
前記フローティングゲートと前記ゲート配線とが前記トンネル酸化膜によって接続され
ているゲート領域と、前記可動電極が形成される前記半導体基板上の領域とが異なる
ことを特徴とするMEMS素子。 - MEMS構造体とフローティングゲートとを備えたMEMS素子の製造方法であって、
半導体基板にN型不純物を導入し、ゲート配線およびゲート領域にN+拡散層を形成す
るN+拡散層形成工程と、
前記N+拡散層が形成された前記半導体基板の面にシリコン酸化膜を形成する絶縁膜形
成工程と、
前記シリコン酸化膜の表面の前記ゲート領域をマスクして、シリコン窒化膜を形成する
エッチングストッパ膜形成工程と、
前記ゲート領域の前記シリコン酸化膜をエッチングし、前記N+拡散層を露出させるエ
ッチング工程と、
露出した前記N+拡散層にトンネル酸化膜を形成するトンネル酸化膜形成工程と、
前記MEMS構造体の下部構造体と前記フローティングゲートとを形成するフローティ
ングゲート等形成工程と、
前記下部構造体および前記フローティングゲート上に犠牲層を形成する犠牲層形成工程
と、
前記MEMS構造体の上部構造体を形成する上部構造体形成工程と、
前記犠牲層をエッチングして除去する犠牲層除去工程とを含む
ことを特徴とするMEMS素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008253521A JP2009006479A (ja) | 2008-09-30 | 2008-09-30 | Mems素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008253521A JP2009006479A (ja) | 2008-09-30 | 2008-09-30 | Mems素子およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007035826A Division JP5167652B2 (ja) | 2007-02-16 | 2007-02-16 | Mems素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009006479A true JP2009006479A (ja) | 2009-01-15 |
JP2009006479A5 JP2009006479A5 (ja) | 2010-04-02 |
Family
ID=40322093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008253521A Withdrawn JP2009006479A (ja) | 2008-09-30 | 2008-09-30 | Mems素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009006479A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10115527A (ja) * | 1997-11-14 | 1998-05-06 | Murata Mfg Co Ltd | 共振子 |
JP2004243462A (ja) * | 2003-02-13 | 2004-09-02 | Sony Corp | Mems素子 |
JP2006238265A (ja) * | 2005-02-28 | 2006-09-07 | Seiko Epson Corp | 振動子構造体及びその製造方法 |
JP2006252956A (ja) * | 2005-03-10 | 2006-09-21 | Toshiba Corp | マイクロマシンスイッチ及び電子機器 |
JP2006318670A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Corp | スイッチング素子 |
-
2008
- 2008-09-30 JP JP2008253521A patent/JP2009006479A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10115527A (ja) * | 1997-11-14 | 1998-05-06 | Murata Mfg Co Ltd | 共振子 |
JP2004243462A (ja) * | 2003-02-13 | 2004-09-02 | Sony Corp | Mems素子 |
JP2006238265A (ja) * | 2005-02-28 | 2006-09-07 | Seiko Epson Corp | 振動子構造体及びその製造方法 |
JP2006252956A (ja) * | 2005-03-10 | 2006-09-21 | Toshiba Corp | マイクロマシンスイッチ及び電子機器 |
JP2006318670A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Corp | スイッチング素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230224657A1 (en) | Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof | |
JP5316479B2 (ja) | 半導体力学量センサの製造方法及び半導体力学量センサ | |
CN103922271B (zh) | 梳状mems器件和制作梳状mems器件的方法 | |
CN103369441A (zh) | 半导体装置、mems结构和制作mems装置的电极的方法 | |
KR101928371B1 (ko) | 나노공진기 및 그의 제조 방법 | |
CN104671186A (zh) | Mems器件 | |
KR20170002947A (ko) | 압력 센서 소자 및 그 제조 방법 | |
JP5167652B2 (ja) | Mems素子 | |
KR20140091574A (ko) | 희생 실리콘 슬랩을 이용한 와이드 트렌치 형성 방법 | |
JP2008175825A (ja) | 半導体力学量センサ | |
JP2009006479A (ja) | Mems素子およびその製造方法 | |
JP5601463B2 (ja) | Mems振動子、発振器、およびmems振動子の製造方法 | |
US11634320B2 (en) | Micro-electromechanical system device including a precision proof mass element and methods for forming the same | |
JP5812558B2 (ja) | モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法 | |
JP2007144611A (ja) | 半導体装置、及び半導体装置の作製方法 | |
CN218841706U (zh) | 自对准多晶硅单晶硅混合mems垂直梳齿电极 | |
TWI525777B (zh) | MEMS components | |
JP3725059B2 (ja) | 半導体力学量センサ | |
JP2024011774A (ja) | Mems装置およびmems装置の製造方法 | |
JP2007111831A (ja) | Mems素子の製造方法およびmems素子 | |
JP4530050B2 (ja) | 半導体力学量センサ | |
JP3725078B2 (ja) | 半導体力学量センサの製造方法 | |
JP4752078B2 (ja) | 半導体力学量センサ | |
JPH04302175A (ja) | 半導体加速度センサの製造方法 | |
JP4632029B2 (ja) | Memsレゾネ−タ、memsレゾネ−タの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20100212 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Effective date: 20120608 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120807 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121002 |