TWI525777B - MEMS components - Google Patents
MEMS components Download PDFInfo
- Publication number
- TWI525777B TWI525777B TW102108624A TW102108624A TWI525777B TW I525777 B TWI525777 B TW I525777B TW 102108624 A TW102108624 A TW 102108624A TW 102108624 A TW102108624 A TW 102108624A TW I525777 B TWI525777 B TW I525777B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- slit
- opening
- upper electrode
- lower electrode
- Prior art date
Links
- 239000000463 material Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 19
- 239000010410 layer Substances 0.000 description 102
- 230000004048 modification Effects 0.000 description 55
- 238000012986 modification Methods 0.000 description 55
- 230000003071 parasitic effect Effects 0.000 description 27
- 239000011241 protective layer Substances 0.000 description 26
- 238000005530 etching Methods 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000306 component Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
- B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
- H01G5/18—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes due to change in inclination, e.g. by flexing, by spiral wrapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0221—Variable capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
本申請案係根據2012年4月27日提出申請之日本專利申請案(申請案號：2012-103994)主張優先權，並併入該案所有內容。
本發明係關於MEMS元件。
具有機械可動部的MEMS(微機電系統；Micro Electro Mechanical Systems)元件被提出。此MEMS元件，具有被固定的下部電極與在上下方向可動的上部電極。藉由使這些下部電極與上部電極之間的電容改變，而可以應用於例如壓力感測器、可變電容、微泵等裝置。
然而，於MEMS元件，會有發生寄生電容的問題。此寄生電容，主要產生於下部電極與半導體基板之間，比例於下部電極的面積而變大。亦即，為了減低寄生電容，有必要縮小下部電極的面積。
(1)一實施形態之MEMS元件，為包含：被固定於基板上的第1電極，以及對向配置於前述第1電極的上方，於上下方向可動之第2電極；前述第2電極，具有由其上面貫通至下面的第2開口部；前述第1電極，在對應於前述第2開口部之至少一部份的位置，具有由其上面貫通至下面的第1開口部。
(2)一實施形態之MEMS元件之製造方法，為包含：於基板上形成被固定的第1電極的步驟；於前述第1電極，形成由其上面貫通至下面的第1開口部的步驟；於前述第1電極上，形成犧牲層的步驟；於前述犧牲層上，在對應於前述第1開口部之至少一部份的位置，形成具有由其上面貫通至下面的第2開口部的第2電極的步驟；以及透過前述第2開口部除去前述犧牲層的步驟。
10‧‧‧半導體基板
11‧‧‧層間絕緣層
12‧‧‧下部電極
12a‧‧‧金屬層
13‧‧‧孔
14‧‧‧下部電極保護層
15‧‧‧犧牲層
16‧‧‧上部電極
17‧‧‧孔
21‧‧‧第2彈簧部
22‧‧‧虛設電極
23‧‧‧第2錨部
24‧‧‧第1彈簧部
25‧‧‧第1錨部
26‧‧‧配線
33‧‧‧狹縫
37‧‧‧狹縫
41‧‧‧虛設電極
圖1係顯示相關於第1實施形態的MEMS元件的構造之平面圖，主要顯示上部電極的構造。
圖2係顯示相關於第1實施形態的MEMS元件的構造之平面圖，主要顯示下部電極的構造。
圖3係顯示相關於第1實施型態的MEMS元件的構造之剖面圖。
圖4~圖7係顯示相關於第1實施型態的MEMS元件的製造步驟之剖面圖。
圖8係顯示比較例1之MEMS元件的構造之剖面圖。
圖9係顯示比較例1之寄生電容與第1實施形態之寄生電容之圖。
圖10係顯示相關於第1實施形態的MEMS元件的構造的變形例1之平面圖，主要顯示上部電極的構造。
圖11係顯示相關於第1實施形態的MEMS元件的構造的變形例1之平面圖，主要顯示下部電極的構造。
圖12係顯示相關於第1實施型態的MEMS元件的構造的變形例1之剖面圖。
圖13係顯示相關於第1實施形態的MEMS元件的構造的變形例2之平面圖，主要顯示上部電極的構造。
圖14係顯示相關於第1實施形態的MEMS元件的構造的變形例2之平面圖，主要顯示下部電極的構造。
圖15係顯示相關於第1實施型態的MEMS元件的構造的變形例2之剖面圖。
圖16係顯示相關於第1實施形態的MEMS元件的構造的變形例3之平面圖，主要顯示上部電極的構造。
圖17係顯示相關於第1實施形態的MEMS元件的構造的變形例3之平面圖，主要顯示下部電極的構造。
圖18係顯示相關於第1實施形態的MEMS元件的構造的變形例4之平面圖，主要顯示上部電極的構造。
圖19係顯示相關於第1實施形態的MEMS元件的構造的變形例5之平面圖，主要顯示上部電極的構造。
圖20係顯示相關於第2實施形態的MEMS元件的構
造之平面圖，主要顯示上部電極的構造。
圖21係顯示相關於第2實施形態的MEMS元件的構造之平面圖，主要顯示下部電極的構造。
圖22係顯示相關於第2實施型態的MEMS元件的構造之剖面圖。
圖23~圖24係顯示相關於第2實施型態的MEMS元件的製造步驟之剖面圖。
圖25係顯示比較例2之MEMS元件的製造步驟之剖面圖。
一般而言，根據一實施形態，一種MEMS裝置，包含：被固定於基板上的第1電極，以及對向配置於前述第1電極的上方，於上下方向可動之第2電極。前述第2電極，具有由其上面貫通至下面的第2開口部。前述第1電極，在對應於前述第2開口部之至少一部份的位置，具有由其上面貫通至下面的第1開口部。
以下參照圖式說明本實施型態。於圖式，同一部分賦與同一參照符號。此外，重複的說明則是因應需要而進行。
使用圖1至圖13，說明相關於第1實施形態之MEMS元件。在第1實施形態，上部電極16具有供除去
犧牲層15之用的第2開口部(孔17、狹縫37)，下部電極12在對應於第2開口部的位置具有第1開口部(孔13，狹縫33)。藉此，可以縮小下部電極12的面積，謀求寄生電容的減低。以下，詳細說明第1實施形態。
首先，使用圖1至圖3，說明相關於第1實施形態之MEMS元件之構造。
圖1係顯示相關於第1實施形態的MEMS元件的構造之平面圖，主要顯示上部電極16的構造。圖2係顯示相關於第1實施形態的MEMS元件的構造之平面圖，主要顯示下部電極12的構造。圖3係顯示相關於第1實施型態的MEMS元件的構造之剖面圖，係沿著圖1及圖2之A-A線的剖面圖。
如圖1至圖3所示，相關於第1實施形態的MEMS元件，具備設於半導體基板10上的層間絕緣層11上的下部電極12及上部電極16。
半導體基板10，例如為矽基板。層間絕緣層11，例如以SiH4或TEOS(Tetra Ethyl Ortho Silicate)為原料之氧化矽(SiOX)來構成。於以下的說明，亦有把半導體基板10及層間絕緣層11稱為基板的場合。
於半導體基板10的表面，設有場效應電晶體等元件亦可。這些元件，構成邏輯電路或記憶電路。層間絕緣層11，以覆蓋這些電路的方式，設於半導體基板10上。而
且，MEMS元件，設於半導體基板10上的電路的上方。
又，例如，振盪器(oscillator)之類的成為雜訊發生源的電路，以不配置於MEMS元件的下方為佳。此外，亦可於半導體基板10與層間絕緣層11之間設遮蔽金屬，抑制來自下層的電路的雜訊傳播到MEMS元件。
下部電極12，被形成、固定於基板上。下部電極12，例如為平行於基板的表面的平板形狀。下部電極12，例如以鋁(Al)、以Al為主成分的合金、銅(Cu)、金(Au)、或者鉑(Pt)來構成。下部電極12，被連接於以與下部電極12相同的材料構成的配線27，中介其而被連接於種種電路。於下部電極12的表面，例如被形成以SiOX、氮化矽(SiN)、或者比SiOX或SiN具有高介電率的高k值材料構成的下部電極保護層14。
上部電極16，被形成於下部電極12的上方，被支撐為中空狀態，可動於上下方向(對基板垂直的方向)。上部電極16，為平行於基板10的表面之平板形狀，對向於下部電極12而配置。亦即，上部電極16，在擴展於第1方向(圖1及圖2之左右方向(長邊方向))以及正交於第1方向的第2方向(圖1及圖2之上下方向(短邊方向))的平面(平行於基板10的表面之平面，以下，簡稱為平面)重疊於下部電極12。上部電極16，例如以Al、以Al為主成分的合金、Cu、Au、或Pt構成。亦即，上部電極15，以延性材料構成。所謂延性材料，是指在
對由該材料所構成的構件施以應力而破壞的場合，其構件會產生大的塑性變化(延展)之後才被破壞的材料。但是，不以此為限，上部電極15以鎢(W)等脆性材料構成亦可。
又，於圖式，下部電極12及上部電極16之平面的形狀，為長方形，但是不以此為限，亦可為正方形、圓形或橢圓形。
於被支撐為中空的可動的上部電極16，被連接第1彈簧部24及複數第2彈簧部21。這些第1彈簧部24及第2彈簧部21，以不同的材料構成。
第1彈簧部24的一端，被連接於上部電極16的第1方向之一端(端部)。第1彈簧部24，例如與上部電極16形成為一體。亦即，上部電極16與第1彈簧部24，係連接為1個的單層構造，被形成於相同高度。第1彈簧部24，例如具有蜿蜒(meander)狀的平面形狀。換句話說，第1彈簧部24，於平面被形成為細且長，具有彎曲的形狀。
第1彈簧部24，例如由具有導電性的延性材料構成，以與上部電極16相同的材料構成。亦即，第1彈簧部24，例如以Al、以Al為主成分的合金、Cu、Au或Pt等金屬材料構成。
於第1彈簧部24的另一端，被連接於第1錨部25。藉由此第1錨部25，支撐上部電極16。第1錨部25，例如與第1彈簧部24形成為一體。因此，第1錨部25，例
如由具有導電性的延性材料構成，以與上部電極16以及第1彈簧部24相同的材料構成。第1錨部25，例如以Al、以Al為主成分的合金、Cu、Au或Pt等金屬材料構成。又，第1錨部25，亦可以與上部電極16及第1彈簧部24不同的材料構成。
第1錨部25，設於配線26上。配線26設於層間絕緣層11上，以與下部電極12相同的材料構成。配線26表面，藉由未圖示的絕緣層覆蓋。絕緣層，例如與下部電極保護層14形成為一體。於此絕緣層設有開口部，第1錨部25經由此開口部直接接觸於配線26。亦即，上部電極16，中介第1彈簧部24及第1錨部25被導電連接於配線26，被連接於種種電路。藉此，於上部電極16，中介著配線26、第1錨部25、及第1彈簧部24被供給電位(電壓)。
此外，於長方形狀的上部電極16的四角落(第1方向及第2方向之各端部)，1個個第2彈簧部21被連接。又，在本例，第2彈簧部21設有4個，此個數未被限制。
第2彈簧部21的一端，設於上部電極16上。因此，第2彈簧部21與上部電極16之接合部，為層積構造。第2彈簧部21的另一端，設於第2錨部23上。因此，第2彈簧部21與第2錨部23之接合部，為層積構造。藉由此第2錨部23，支撐上部電極16。此外，第2彈簧部21，於上部電極16與第2錨部23之間，為中空狀態，被形成
為與上部電極16相同高度。此外，第2彈簧部21，於上部電極16與第2錨部23之間，例如具有蜿蜒(meander)狀的平面形狀。
第2錨部23，設於虛設電極22上。虛設電極22設於層間絕緣層11上，以與下部電極12相同的材料構成。此虛設電極22，與電路等絕緣分離，為浮動狀態。虛設電極22表面，例如藉由與下部電極保護層14形成為一體的絕緣層來覆蓋。於此絕緣層設有開口部，第2錨部23經由此開口部直接接觸於虛設電極22。又，第2錨部23，未直接接觸於虛設電極22亦可。
第2彈簧部21，例如以脆性材料構成。所謂脆性材料，是指在對由該材料所構成的構件施以應力而破壞的場合，其構件幾乎不會產生塑性變化(形狀變化)而破壞的材料。
藉由作為第2彈簧部21使用脆性材料，可以抑制在使用延性材料的場合發生的在彈簧部之潛變現象。又，材料的潛變現象，是指在經年變化，或者對某個構件施加應力時，構件的應變(形狀的變化)會增大的現象。
又，第2彈簧部21以延性材料構成亦可，第2彈簧部21為導電性材料的場合，第1彈簧部24不形成亦可。
於第1實施形態，上部電極16，具有由其上面貫通至下面的孔17。此孔17，於後述之製造步驟，係供除去被形成於下部電極12與上部電極16之間的犧牲層15之用者。亦即，藉由透過此孔17之向同性的蝕刻，可以除
去犧牲層15。
又，於圖式，上部電極16具有4個孔17，但不以此為限，亦可為1~3個或5個以上。此外，把上部電極16分割為複數區域的場合，複數之孔17於各區域被均等配置為較佳。藉此，可以使犧牲層15的蝕刻速率增大。此外，上部電極16的平面形狀，係正方形，但不以此為限，亦可為長方形、圓形或橢圓形。
另一方面，下部電極12，具有由其上面貫通至下面的孔13。此孔13，於平面被形成於對應孔17的位置。亦即，孔13與孔17於平面為重疊。換句話說，孔13以外的下部電極12與孔17以外的上部電極16，為重疊。此外，孔13的面積，最好是與孔17的面積同等或者比孔17的面積更大，但不限於此，孔13的面積，亦可比孔17的面積更小。此時，於平面俯視，面積大的孔(例如孔13)，係以把面積小的孔(例如孔17)包含於其區域內的方式形成。此外，下部電極12的平面形狀，與上部電極16同樣為正方形，但不以此為限，亦可為長方形、圓形或橢圓形。
MEMS元件的實質電容，比例於上部電極16與下部電極12重疊的面積，MEMS元件的寄生電容比例於下部電極12的面積。亦即，為了增大MEMS元件的實質電容必須要增大重疊面積，另一方面，要減少寄生電容必須要縮小下部電極12的面積。
在第1實施形態，藉由於下部電極12在對應於上部
電極16的孔17的位置設置孔13，可以不減低MEMS元件的實質電容，而減低寄生電容。MEMS元件之實質電容與寄生電容的詳細內容將於稍後說明。
其次，使用圖4至圖7，說明相關於第1實施形態之MEMS元件之製造方法。此處，主要針對設於下部電極12的孔13以及設於上部電極16的孔17的形成方法進行說明。
圖4至圖7係顯示相關於第1實施型態的MEMS元件的製造步驟之剖面圖，係沿著圖1及圖2之A-A線的剖面圖。
首先，如圖4所示，例如藉由P-CVD(Plasma Enhanced Chemical Vapor Deposition)法於半導體基板10上形成層間絕緣層11。層間絕緣層11，例如採用以SiH4或TEOS為原料的SiOX來構成。其後，例如藉由濺鍍法，於層間絕緣層11上一樣地形成金屬層12a。金屬層12a，例如以Al、以Al為主成分的合金、Cu、Au、或Pt構成。
其次，如圖5所示，例如藉由蝕刻術及RIE(Reactive Ion Etching)，金屬層12a被圖案化。藉此，於層間絕緣層11上形成下部電極12。此外，同時於層間絕緣層11上，被形成虛設電極22、配線26、27。
此時，於下部電極12，被形成由其上面貫通至下面
的孔13。孔13，設於對應於被形成在後述的上部電極16的孔17的位置。孔13的平面形狀，係正方形，但不以此為限，亦可為長方形、圓形或橢圓形。
其次，如圖6所示，例如藉由P-CVD法，於全面形成下部電極保護層14。藉此，下部電極12、虛設電極22及配線26、27的表面，藉由下部電極保護層14覆蓋。下部電極保護層14，例如以SiOX、SiN、或者高k值材料構成。其後，藉由例如蝕刻術及RIE，蝕刻下部電極保護層14。藉此，於位在配線26及虛設電極22的上部的下部電極保護層14被形成開口部，露出配線26及虛設電極22。又，此時，虛設電極22不露出亦可。
其次，於下部電極保護層14上，被塗布犧牲層15。犧牲層15，例如以聚醯亞胺等有機材料構成。其後，例如藉由蝕刻術及RIE，圖案化犧牲層15。藉此，下部電極保護層14的開口部上的犧牲層15被蝕刻，配線26及虛設電極22露出。換句話說，於犧牲層15，被形成連接於下部電極保護層14的開口部的開口部。
其次，如圖7所示，例如藉由濺鍍法，於全面形成金屬層。更具體地說，金屬層，被形成於開口部外的犧牲層15的上面上，及開口部內的犧牲層15(及下部電極保護層14)的側面上。藉此，金屬層，於開口部的底面，接於配線26及虛設電極22而形成。金屬層，例如以Al、以Al為主成分的合金、Cu、Au、或Pt構成。
其次，例如藉由蝕刻術及濕式蝕刻，圖案化金屬層。
藉此，於犧牲層15上被形成對向於下部電極12的上部電極16。此外，於開口部的虛設電極22上，被形成第2錨部23。此外，於開口部的配線26上被形成第1錨部25，於犧牲層15上被形成與上部電極16與第1錨部25連接的第1彈簧部24。
此時，於上部電極16，被形成由其上面貫通至下面的孔17。孔17，設於對應於被形成在下部電極12的孔13的位置。孔17的平面形狀，係正方形，但不以此為限，亦可為長方形、圓形或橢圓形。
又，構成上部電極16等的金屬層的圖案化，最好是以犧牲層15不被蝕刻的方式藉由濕式蝕刻來進行，但是不以此為限。此外，一般而言RIE比濕式蝕刻的蝕刻精度更高。因此，藉由RIE圖案化下部電極12，藉由濕式蝕刻圖案化上部電極16的場合，以下部電極12比上部電極16更小的方式形成為較佳。換句話說，以設於下部電極12的孔13比設於上部電極16的孔17更大的方式形成為較佳。亦即，藉由使根據濕式蝕刻的上部電極16的蝕刻量，比根據RIE的下部電極12的蝕刻量更小，可以減低製程的差異。
其次，例如藉由P-CVD法於全面形成以脆性材料構成的層之後，藉由蝕刻術及RIE蝕刻以脆性材料構成的層。藉此，形成被連接於上部電極16與第2錨部23的第2彈簧部23。更具體地說，第2彈簧部23，以連接於上部電極16上、犧牲層15上，及第2錨部23上的方式被
形成。
其次，如圖3所示，藉由向同性乾蝕刻，例如O2系及Ar系的灰化處理，透過端部側及孔17除去犧牲層15。此時，把上部電極16分割為複數區域的場合，藉由複數之孔17於各區域被均等配置，可以增大犧牲層15的蝕刻速率。藉此，使第1彈簧部24、第2彈簧部23、及上部電極16為中空狀態。換句話說，在下部電極12與上部電極16之間(上部電極16下)，被形成上部電極16之可動區域。
又，實際上於上部電極16也有必要形成可動區域。關於上部電極16上的可動區域的形成方法，藉由習知的種種方法來形成，省略詳細說明。
例如，使用脆性材料之第2彈簧部23之形成後，於上部電極16、第1彈簧部24、及第2彈簧部23上，被形成未圖示的犧牲層，於犧牲層上被形成未圖示的絕緣層。其後，藉由圖案化加工於絕緣層形成貫通孔，使犧牲層15及未圖示的犧牲層，藉由向同性的乾蝕刻，例如藉由O2系及Ar系的灰化處理統括除去。藉此，不僅上部電極16下，連上部電極16上，也被形成上部電極16的可動區域。
如此進行，形成相關於第1實施形態之MEMS元件。
根據前述第1實施形態的話，上部電極16具有供除去犧牲層15之用的孔17，下部電極12於對應於孔17的位置具有孔13。藉此，可以得到以下之效果。
圖8係顯示比較例1之MEMS元件的構造之剖面圖。
如圖8所示，於比較例1之MEMS元件，與第1實施形態不同之點，係在基板上，下部電極12a及下部電極保護層14a黏接地(一面地)被形成於上部電極16的下方這一點。
此處，如圖8所示，比較例1之MEMS元件的電容Ca，使用MEMS元件的實質電容CaMEMS(下部電極12a及上部電極16間的電容)、MEMS元件的寄生電容CaPARA(下部電極12a及半導體基板10間的電容)，用以下之(1)式來表示。
此處，g0為下部電極保護層14a的上面與上部電極16的下面之距離，tdie1為下部電極保護層14a的膜厚，tdie2為層間絶緣層11的膜厚(下部電極12a的下面與半導體基板10的上面之距離)，Sa1為下部電極12a與上部電極16重疊的面積(上部電極16的面積)，Sa2為下部電極12a的面積，ε0為真空的介電率，εdie1為下部電極保
護層14a的比介電率，εdie2為層間絕緣層11的比介電率。
對此，如圖3所示，第1實施形態之MEMS元件的電容C，使用MEMS元件的實質電容CMEMS(下部電極12及上部電極16間的電容)、MEMS元件的寄生電容CPARA(下部電極12及半導體基板10間的電容)，用以下之(2)式來表示。
此處，S1為下部電極12與上部電極16重疊的面積，S2為下部電極12的面積。
於MEMS元件，藉由移動上部電極16使g0改變，而使電容C為可變。亦即，藉由使實質電容CMEMS為可變而使MEMS元件動作。另一方面，寄生電容CPARA為不變。因此，於MEMS元件的動作，對電容C，有必要使可變的實質電容CMEMS的貢獻增大，不變的寄生電容CPARA的貢獻減少。
如(2)式所示，MEMS元件的寄生電容CPARA比例於下部電極12的面積S2。亦即，要使寄生電容CPARA的貢獻減少，必須要縮小面積S2。在第1實施形態之MEMS元件，下部電極12有孔13。因此，第1實施形態之下部電極12的面積S2，與未被形成圖案的以黏接狀態被形成
的比較例1之下部電極12a的面積Sa2更少了孔13的面積部分。藉此，對於比較例1之寄生電容CaPARA，可以使第1實施形態之寄生電容CPARA減少。
更具體地說，如圖9所示，對於比較例1之寄生電容CaPARA，可以使第1實施形態之寄生電容CPARA減低30%程度。這是因為對於比較例1之下部電極12a的面積Sa2，使第1實施形態之下部電極12的面積S2減少30%程度。
此外，如(2)式所示，MEMS元件的實質電容CMEMS比例於下部電極12與上部電極16重疊的面積S1。亦即，要使實質電容CMEMS的貢獻增大，必須要不縮小面積S1。在第1實施形態之MEMS元件，下部電極12的孔13，被設於對應於上部電極16的孔17的位置。上部電極16的孔17部分，原本為對實質電容CMEMS沒有貢獻的部分。亦即，即使把下部電極12的孔13設於對應上部電極16的孔17的位置，第1實施形態之重疊面積S1也不會變小，可以使與比較例1之重疊面積Sa1同程度。
亦即，在第1實施形態，藉由於下部電極12在對應於上部電極16的孔17的位置具有孔13，可以不減低實質電容CMEMs，而減低寄生電容CPARA。藉此，可以增大實質電容CMEMS的貢獻，減少寄生電容CPARA的貢獻。
又，下部電極12的面積與上部電極16的面積為同程度亦可，下部電極12的面積比上部電極16的面積更小亦可，下部電極12的面積比上部電極16的面積更大亦可。
換句話說，孔13的面積與孔17的面積為同程度亦可，孔13的面積比孔17的面積更大亦可，孔13的面積比孔17的面積更小亦可。
更具體地說，考慮使實質電容CMEMS的貢獻增大，使寄生電容CPARA的貢獻減少，使下部電極12的面積與上部電極16的面積為同程度為較佳。此外，考慮到減少寄生電容CPARA的貢獻，使下部電極12的面積比上部電極16的面積更小為較佳。但是，不以此為限，下部電極12的面積及上部電極16的面積(孔13的面積與孔17的面積)，可以適當設定。
此外，第1實施形態，可以適用於在上部電極16具有犧牲層15除去用的孔17之MEMS元件。作為這樣的MEMS元件，例如可以舉出具有比較大面積的上部電極16之可變電容等。
其次，使用圖10至圖12，說明相關於第1實施形態之MEMS元件之構造的變形例1。
圖10係顯示相關於第1實施形態的MEMS元件的構造的變形例1之平面圖，主要顯示上部電極16的構造。圖11係顯示相關於第1實施形態的MEMS元件的構造的變形例1之平面圖，主要顯示下部電極12的構造。圖12係顯示相關於第1實施型態的MEMS元件的構造的變形例1之剖面圖，係沿著圖10及圖11之B-B線的剖面圖。
如圖10至圖12所示，於變形例1，上部電極16，具有由其上面貫通至下面的狹縫37。此狹縫37，於製造步驟，係供除去被形成於下部電極12與上部電極16之間的犧牲層15之用者。亦即，藉由透過此狹縫37之向同性的蝕刻，可以除去犧牲層15。
狹縫37，於平面俯視係以延伸於上部電極16的長邊方向的方式形成。此外，狹縫37，於平面俯視被形成於上部電極16的短邊方向之中央部。又，此處，所謂狹縫，是指比前述孔具有更大面積者，其平面形狀為長方形或橢圓形者。
另一方面，下部電極12，具有由其上面貫通至下面的狹縫33。此狹縫33，於平面被形成於對應狹縫37的位置。亦即，狹縫33與狹縫37於平面為重疊。換句話說，狹縫33以外的下部電極12與狹縫37以外的上部電極16，為重疊。此外，狹縫33的面積，最好是與狹縫37的面積同等或者比狹縫37的面積更大，但不限於此，狹縫33的面積，亦可比狹縫37的面積更小。此時，於平面俯視，面積大的狹縫(例如狹縫33)，係以把面積小的狹縫(例如狹縫37)包含於其區域內的方式形成。
根據變形例1，可以得到以下之效果。
上部電極16具有狹縫37的場合，比不具有狹縫37的場合更容易於短邊方向撓曲。亦即，具有狹縫37的上部電極，在移動於上下方向時，於短邊方向容易彎曲。
更具體地說，把上部電極16往下部電極12吸引時，
對下部電極12施加驅動電壓。藉此，於上部電極16與下部電極12之間發生靜電力，上部電極16被吸引至下部電極12。此時，首先，被設置狹縫37的部分，亦即上部電極16的短邊方向之中央部撓曲。接著，上部電極16之中央部與下部電極12之間隙50的尺寸變小。此處，靜電引力，反比於被形成在上部電極16的主面與下部電極12的主面之間的間隙50的尺寸的平方。因此，間隙50的尺寸變得更小的話，發生更大的靜電引力。藉此，上部電極16更容易被下部電極12吸引。接著，在被設置狹縫37的部分被牽引，使上部電極16以彎曲的方式撓曲。接著，間隙50的尺寸變得更小的部分，亦即發生更大靜電引力的部分逐漸擴大至短邊方向的周緣部。藉此，容易使上部電極16吸引至下部電極12，可以成為down-state的狀態。亦即，可以謀求驅動電壓的降低。
其次，使上部電極16與下部電極12隔離時，停止往下部電極12之驅動電壓的施加。藉此，解除上部電極16與下部電極12之間的靜電引力。接著，藉由使根據驅動電壓之靜電電壓減少，上部電極16離開下部電極12。此時，首先，上部電極16的周緣部，藉由的2彈簧部21的彈性力由下部電極12離開。接著，上部電極16之周緣部與下部電極12之間隙50的尺寸變大。因此，上部電極16由下部電極12隔離開的部分(周緣部)之靜電引力變小，上部電極16容易由下部電極12離開。接著，受到上部電極16由下部電極12離開的部分所牽引，上部電極
16以彎曲的方式撓曲。接著，間隙50的尺寸變得更大的部分，亦即靜電引力變得更小的部分逐漸往短邊方向的中央部擴大。藉此，可以容易使上部電極16由下部電極12離開，成為up-state的狀態。
又，下部電極12的面積與上部電極16的面積為同程度亦可，下部電極12的面積比上部電極16的面積更小亦可，下部電極12的面積比上部電極16的面積更大亦可。換句話說，狹縫33的面積與狹縫37的面積為同程度亦可，狹縫33的面積比狹縫37的面積更大亦可，狹縫33的面積比狹縫37的面積更小亦可。
更具體地說，考慮使實質電容CMEMS的貢獻增大，使寄生電容CPARA的貢獻減少，使下部電極12的面積與上部電極16的面積為同程度為較佳。此外，考慮到減少寄生電容CPARA的貢獻，使下部電極12的面積比上部電極16的面積更小為較佳。但是，不以此為限，下部電極12的面積及上部電極16的面積(狹縫33的面積與狹縫37的面積)，可以適當設定。
其次，使用圖13至圖15，說明相關於第1實施形態之MEMS元件之構造的變形例2。
圖13係顯示相關於第1實施形態的MEMS元件的構造的變形例2之平面圖，主要顯示上部電極16的構造。圖14係顯示相關於第1實施形態的MEMS元件的構造的
變形例2之平面圖，主要顯示下部電極12的構造。圖15係顯示相關於第1實施型態的MEMS元件的構造的變形例2之剖面圖，係沿著圖13及圖14之C-C線的剖面圖。
如圖13至圖15所示，於變形例2，上部電極16，具有由其上面貫通至下面的孔17及狹縫37。這些孔17及狹縫37，於製造步驟，係供除去被形成於下部電極12與上部電極16之間的犧牲層15之用者。亦即，藉由透過這些孔17及狹縫37之向同性的蝕刻，可以除去犧牲層15。
狹縫37，於平面俯視係以延伸於上部電極16的長邊方向的方式形成。此外，狹縫37，於平面俯視被形成於上部電極16的短邊方向之中央部。孔17，於平面俯視被形成於上部電極16的周緣部。亦即，孔17，設於狹縫37的周邊。此外，孔17的面積，比狹縫37的面積更小。
另一方面，下部電極12，具有由其上面貫通至下面的狹縫33。此狹縫33，於平面被形成於對應狹縫37的位置。亦即，狹縫33與狹縫37於平面為重疊。換句話說，狹縫33以外的下部電極12與狹縫37及孔17以外的上部電極16，為重疊。此外，狹縫33的面積，最好是與狹縫37的面積同等或者比狹縫37的面積更大，但不限於此，狹縫33的面積，亦可比狹縫37的面積更小。此時，於平面俯視，面積大的狹縫(例如狹縫33)，係以把面積小的狹縫(例如狹縫37)包含於其區域內的方式形成。
根據變形例2，可以得到與變形例1同樣的效果。
進而，於變形例2，下部電極12，於對應於上部電極16的孔17的位置沒有孔13。換句話說，下部電極12，在上部電極16的孔17以及狹縫37之中，僅具有對應於狹縫37的狹縫33而已。這是因為狹縫37比孔17具有更大的面積的緣故。亦即，在變形例2，由製程的容易性的觀點來看，為了減低MEMS元件之寄生電容，藉由下部電極12僅優先形成對應於具有大的面積之狹縫37之狹縫33。又，由製程的容易性的觀點，以儘量在對應於上部電極16的孔17的位置也形成孔13為較佳。
其次，使用圖16至圖17，說明相關於第1實施形態之MEMS元件之構造的變形例3。
圖16係顯示相關於第1實施形態的MEMS元件的構造的變形例3之平面圖，主要顯示上部電極16的構造。圖17係顯示相關於第1實施形態的MEMS元件的構造的變形例3之平面圖，主要顯示下部電極12的構造。
如圖16至圖17所示，於變形例3，上部電極16，具有由其上面貫通至下面的狹縫37。此狹縫37，於製造步驟，係供除去被形成於下部電極12與上部電極16之間的犧牲層15之用者。亦即，藉由透過此狹縫37之向同性的蝕刻，可以除去犧牲層15。狹縫37，於平面俯視係以延伸於上部電極16的長邊方向的方式形成。此外，狹縫37，於平面俯視被形成於上部電極16的短邊方向之中央
部。進而，狹縫37，於平面俯視開口上部電極16的長邊方向之一端。換句話說，上部電極12，在長邊方向之一端側藉由狹縫37而在短邊方向分離。
另一方面，下部電極12，具有由其上面貫通至下面的狹縫33。此狹縫33，於平面被形成於對應狹縫37的位置。亦即，狹縫33與狹縫37於平面為重疊。換句話說，狹縫33以外的下部電極12與狹縫37以外的上部電極16，為重疊。此外，狹縫33的面積，最好是與狹縫37的面積同等或者比狹縫37的面積更大，但不限於此，狹縫33的面積，亦可比狹縫37的面積更小。此時，於平面俯視，面積大的狹縫(例如狹縫33)，係以把面積小的狹縫(例如狹縫37)包含於其區域內的方式形成。
又，在此，所謂狹縫37的面積，如圖16所示，係表示於上部電極16的長邊方向之一端，以連接端部的虛線所區劃的區域。此外，所謂狹縫33的面積，如圖17所示，係表示於下部電極12的長邊方向之一端，以連接端部的虛線所區劃的區域。
根據變形例3，可以得到與變形例1同樣的效果。
其次，使用圖18，說明相關於第1實施形態之MEMS元件之構造的變形例4。
圖18係顯示相關於第1實施形態的MEMS元件的構造的變形例4之平面圖，主要顯示上部電極16的構造。
如圖18所示，於變形例4，上部電極16，具有由其上面貫通至下面的孔17及狹縫37。這些孔17及狹縫37，於製造步驟，係供除去被形成於下部電極12與上部電極16之間的犧牲層15之用者。亦即，藉由透過這些孔17及狹縫37之向同性的蝕刻，可以除去犧牲層15。
狹縫37，於平面俯視係以延伸於上部電極16的長邊方向的方式形成。此外，狹縫37，於平面俯視被形成於上部電極16的短邊方向之中央部。進而，狹縫37，於平面俯視開口上部電極16的長邊方向之一端。換句話說，上部電極12，在長邊方向之一端側藉由狹縫37而在短邊方向分離。
孔17，於平面俯視被形成於上部電極16的周緣部。亦即，孔17，設於狹縫37的周邊。此外，孔17的面積，比狹縫37的面積更小。此外，複數之孔17之中，亦可為開口上部電極16的端部之孔17。此開口上部電極16的端部的孔17，例如，開口上部電極16的長邊方向之另一端。換句話說，上部電極12，在長邊方向之另一端側藉由孔17而在短邊方向分離。又，此處，所謂開口上部電極16的端部的孔17的面積，如圖18所示，係於上部電極16的長邊方向之另一端以連接端部的虛線所區劃的區域。
另一方面，變形例4之下部電極12，具有與變形例3之圖17相同的構造。亦即，下部電極12，具有由其上面貫通至下面的狹縫33。此狹縫33，於平面被形成於對應
狹縫37的位置。
根據變形例4，可以得到與變形例2同樣的效果。
其次，使用圖19，說明相關於第1實施形態之MEMS元件之構造的變形例5。
圖19係顯示相關於第1實施形態的MEMS元件的構造的變形例5之平面圖，主要顯示上部電極16的構造。
如圖19所示，於變形例5，上部電極16，具有由其上面貫通至下面的狹縫37及狹縫47。此狹縫37及狹縫47，於製造步驟，係供除去被形成於下部電極12與上部電極16之間的犧牲層15之用者。亦即，藉由透過此狹縫37及狹縫47之向同性的蝕刻，可以除去犧牲層15。
狹縫37，於平面俯視係以延伸於上部電極16的長邊方向的方式形成。此外，狹縫37，於平面俯視被形成於上部電極16的短邊方向之中央部。
狹縫47，於平面俯視以延伸於上部電極16的短邊方向的方式形成，與狹縫37交叉。此外，狹縫47例如形成3個。3個狹縫47，分別例如以平面俯視交叉於狹縫37的長邊方向之一端部、中央部、以及另一端部的方式形成。
另一方面，變形例5之下部電極12，具有與變形例2之圖14相同的構造。亦即，下部電極12，具有由其上面貫通至下面的狹縫33。此狹縫33，於平面被形成於對應
狹縫37的位置。
根據變形例5，具有與變形例2同樣的效果。
進而，根據變形例5，上部電極16具有狹縫47。此狹縫47，於長邊方向，具有與狹縫37的短邊方向的效果同樣的效果。亦即，與變形例2相比，更容易把上部電極16往下部電極12吸引，可以使成為down-state的狀態，可以謀求驅動電壓之更為減低。此外，可更容易使上部電極16由下部電極12離開，成為up-state的狀態。
使用圖20至圖24，說明相關於第2實施形態之MEMS元件。在第2實施形態，於下部電極12之孔13的中央部設虛設電極41。藉此，提高犧牲層15的平坦性，可以把上部電極16形成為所要的形狀。以下，詳細說明第2實施形態。又，於第2實施形態，對於與前述第1實施形態相同之點省略其說明，主要針對不同點進行說明。
首先，使用圖20至圖22，說明相關於第2實施形態之MEMS元件之構造。
圖20係顯示相關於第2實施形態的MEMS元件的構造之平面圖，主要顯示上部電極16的構造。圖21係顯示相關於第2實施形態的MEMS元件的構造之平面圖，主要顯示下部電極12的構造。圖22係顯示相關於第2實施
型態的MEMS元件的構造之剖面圖，係沿著圖20及圖21之D-D線的剖面圖。
如圖20至圖22所示，於第2實施形態，與前述的1實施形態不同點在於下部電極12之孔13的中央部設有虛設電極41這點。
更具體地說，虛設電極41，被形成於層間絕緣層11上之孔13的中央部。此虛設電極41，與下部電極12同時形成。因此，虛設電極41，以與下部電極12相同高度形成，以與下部電極12相同材料構成。此外，虛設電極41，與下部電極12絕緣分離，為浮動狀態。換句話說，虛設電極41與下部電極12之間被形成溝42，藉由在溝42內被形成下部電極保護層14，使虛設電極41與下部電極12分離。
其次，使用圖23至圖24，說明相關於第2實施形態之MEMS元件之製造方法。此處，主要針對設於下部電極12的孔13(溝42)以及設於上部電極16的孔17的形成方法進行說明。
圖23至圖24係顯示相關於第2實施型態的MEMS元件的製造步驟之剖面圖，係沿著圖20及圖21之D-D線的剖面圖。
首先，進行第1實施形態之圖4的步驟。亦即，於半導體基板10上，依序被形成層間絕緣層11及金屬層
12a。
其次，如圖23所示，例如藉由蝕刻術及RIE，金屬層12a被圖案化。藉此，於層間絕緣層11上形成下部電極12。此外，同時於層間絕緣層11上，被形成虛設電極22、配線26、27。
此時，於下部電極12，被形成由其上面貫通至下面的孔13，於孔13的中央部被形成虛設電極41。換句話說，以下部電極12與虛設電極41分離的方式，於其間形成溝42。
孔17內的虛設電極41，係考慮到其後形成的犧牲層15的平坦性、及與下部電極12的耦合電容而形成的。亦即，以使其平面尺寸變大的方式形成虛設電極41，至虛設電極41與下部電極12之耦合電容成為可忽視的程度。換句話說，以使其平面尺寸(寬幅)變小的方式形成溝42，至虛設電極41與下部電極12之耦合電容成為可忽視的程度。
其次，如圖24所示，例如藉由P-CVD法，於全面形成下部電極保護層14。藉此，下部電極12、虛設電極22、41及配線26、27的表面，藉由下部電極保護層14覆蓋。其後，藉由例如蝕刻術及RIE，蝕刻下部電極保護層14。藉此，於位在配線26及虛設電極22的上部的下部電極保護層14被形成開口部，露出配線26及虛設電極22。又，此時，虛設電極22不露出亦可。
其次，於下部電極保護層14上，被塗布犧牲層15。
犧牲層15，例如以聚醯亞胺等有機材料構成。此時，於下部電極12的孔13內形成虛設電極41。因此，犧牲層15於孔13的上方不形成凹部，被形成為平坦。
其後，例如藉由蝕刻術及RIE，圖案化犧牲層15。藉此，下部電極保護層14的開口部上的犧牲層15被蝕刻，配線26及虛設電極22露出。換句話說，於犧牲層15，被形成連接於下部電極保護層14的開口部的開口部。
其次，例如藉由濺鍍法，於全面形成金屬層。更具體地說，金屬層，被形成於開口部外的犧牲層15的上面上，及開口部內的犧牲層15(及下部電極保護層14)的側面上。
其次，例如藉由蝕刻術及濕式蝕刻，圖案化金屬層。藉此，於犧牲層15上被形成對向於下部電極12的上部電極16。此外，於開口部的虛設電極22上，被形成第2錨部23。此外，於開口部的配線26上被形成第1錨部25，於犧牲層15上被形成與上部電極16與第1錨部25連接的第1彈簧部24。
此時，於上部電極16，被形成由其上面貫通至下面的孔17。孔17，設於對應於被形成在下部電極12的孔13的位置。
其次，例如藉由P-CVD法於全面形成以脆性材料構成的層之後，藉由蝕刻術及RIE蝕刻以脆性材料構成的層。藉此，形成被連接於上部電極16與第2錨部23的第2彈簧部23。
其次，如圖22所示，藉由向同性乾蝕刻，例如O2系及Ar系的灰化處理，透過端部側及孔17除去犧牲層15。藉此，使第1彈簧部24、第2彈簧部23、及上部電極16為中空狀態。
如此進行，形成相關於第2實施形態之MEMS元件。
根據前述第2實施形態，可以得到與第1實施形態同樣的效果。
進而，在第2實施形態，於下部電極12之孔13的中央部設虛設電極41。藉此，可以得到以下之效果。
圖25係顯示比較例2之MEMS元件的製造步驟之剖面圖。
如圖25所示，於比較例2之MEMS元件之製造步驟，形成具有孔13的下部電極12之後形成犧牲層15b的場合，於孔13之上方會在犧牲層15b形成凹部。亦即，犧牲層15b的平坦化會劣化。於具有此凹部的犧牲層15b上，形成具有孔17b的上部電極16b的場合，無法形成所要的形狀之上部電極16b。結果，MEMS元件之上部電極16b成為down-state的場合，上部電極16b與下部電極保護層14不密接，產生間隙而無法得到所要的特性。
對此，在第2實施形態，於下部電極12之孔13內設虛設電極41。藉此，不會於形成於其上方的犧牲層15形
成凹部，可以提高其平坦性。
又，亦可以將第2實施形態適用於第1實施形態之變形例1乃至變形例5。
以上所示之特定實施型態僅為例示，並不用於限制本發明之範疇，實際上此處所描述之新穎方法及系統可以有種種變形，此外，各種省略，替換與變化，只要方法和系統不偏離本發明之精神均屬於本文所述的發明。隨附的請求項與其均等的手段意圖涵蓋本發明的範圍與精神。
10‧‧‧半導體基板
11‧‧‧層間絕緣層
12‧‧‧下部電極
13‧‧‧孔
14‧‧‧下部電極保護層
16‧‧‧上部電極
17‧‧‧孔
Claims (15)
- 一種MEMS元件，其特徵為包含：被固定於基板上的第1電極，以及對向配置於前述第1電極的上方，於上下方向可動之第2電極；前述第2電極，具有由其上面貫通至下面的第2開口部；前述第1電極，在對應於前述第2開口部之至少一部份的位置，具有由其上面的內側部份貫通至下面的內側部分的第1開口部，且前述第1開口部被前述第1電極完全包圍。
- 如申請專利範圍第1項之MEMS元件，其中前述第1開口部的面積，與前述第2開口部的面積同等，或者比前述第2開口部的面積更大。
- 如申請專利範圍第2項之MEMS元件，其中前述第1開口部，於平面之其區域內包含前述第2開口部。
- 如申請專利範圍第1項之MEMS元件，其中進而具有被配置於前述第1開口部的中央部，與前述第1電極分離的虛設電極。
- 如申請專利範圍第4項之MEMS元件，其中前述虛設電極，被形成與前述第1電極相同高度，以與前述第1電極相同的材料構成。
- 如申請專利範圍第1項之MEMS元件，其中 前述第2開口部包含複數之第2孔，前述第1開口部包含被形成於對應於前述複數第2孔之至少一部份的位置之第1孔。
- 如申請專利範圍第1項之MEMS元件，其中前述第2開口部包含第2狹縫，前述第1開口部包含被形成於對應於前述第2狹縫之至少一部份的位置之第1狹縫。
- 如申請專利範圍第7項之MEMS元件，其中前述第2狹縫，延伸於前述第2電極的長邊方向。
- 如申請專利範圍第7項之MEMS元件，其中前述第2狹縫，被形成於前述第2電極的短邊方向之中央部。
- 如申請專利範圍第7項之MEMS元件，其中前述第2狹縫，開口前述第2電極的端部。
- 如申請專利範圍第1項之MEMS元件，其中前述第2開口部包含第2狹縫及複數之第2孔，前述第1開口部包含被形成於對應於前述第2狹縫之至少一部份的位置之第1狹縫。
- 一種MEMS元件，其特徵為包含：被固定於基板上的第1電極，以及對向配置於前述第1電極的上方，於上下方向可動之第2電極；前述第2電極，具有由其上面貫通至下面的第2開口部； 前述第1電極，在對應於前述第2開口部之至少一部份的位置，具有由其上面貫通至下面的第1開口部；前述第2開口部包含第2狹縫及交叉於前述第2狹縫的第3狹縫，前述第1開口部包含被形成於對應於前述第2狹縫之至少一部份的位置之第1狹縫。
- 如申請專利範圍第12項之MEMS元件，其中前述第2狹縫，延伸於前述第2電極的長邊方向，前述第3狹縫延伸於短邊方向。
- 一種MEMS元件之製造方法，其特徵為包含：於基板上形成被固定的第1電極的步驟；於前述第1電極，形成由其上面的內側部份貫通至下面的內側部分，且被前述第1電極完全包圍的第1開口部的步驟；於前述第1電極上，形成犧牲層的步驟；於前述犧牲層上，在對應於前述第1開口部之至少一部份的位置，形成具有由其上面貫通至下面的第2開口部的第2電極的步驟；以及透過前述第2開口部除去前述犧牲層的步驟。
- 如申請專利範圍第14項之MEMS元件之製造方法，其中形成前述第1開口部時，形成被配置於前述第1開口部的中央部，與前述第1電極分離之虛設電極。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012103994A JP2013230523A (ja) | 2012-04-27 | 2012-04-27 | Ｍｅｍｓ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201409645A TW201409645A (zh) | 2014-03-01 |
| TWI525777B true TWI525777B (zh) | 2016-03-11 |
Family
ID=49476548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102108624A TWI525777B (zh) | 2012-04-27 | 2013-03-12 | MEMS components |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9045330B2 (zh) |
| JP (1) | JP2013230523A (zh) |
| TW (1) | TWI525777B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002250665A (ja) * | 2001-02-23 | 2002-09-06 | Omron Corp | 静電容量式センサ及びその製造方法 |
| JP2006088281A (ja) * | 2004-09-24 | 2006-04-06 | Fuji Xerox Co Ltd | 微小構造体の製造方法、および基板 |
| US20070222334A1 (en) * | 2006-03-24 | 2007-09-27 | Chang-Feng Wan | Microelectromechanical step actuator capable of both analog and digital movements |
| JP2008132583A (ja) | 2006-10-24 | 2008-06-12 | Seiko Epson Corp | Ｍｅｍｓデバイス |
| US7999335B2 (en) | 2007-12-05 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Micromachine and method for manufacturing the same |
| JP2009017578A (ja) * | 2008-08-21 | 2009-01-22 | Yamaha Corp | コンデンサマイクロホン |
| JP2011044556A (ja) * | 2009-08-20 | 2011-03-03 | Toshiba Corp | プログラマブルアクチュエータ及びそのプログラミング方法 |
| JP4871389B2 (ja) | 2009-11-27 | 2012-02-08 | 株式会社東芝 | 静電アクチュエータ |
| JP5951344B2 (ja) * | 2012-04-27 | 2016-07-13 | 株式会社東芝 | Ｍｅｍｓデバイスおよびその製造方法 |
-
2012
- 2012-04-27 JP JP2012103994A patent/JP2013230523A/ja active Pending
-
2013
- 2013-03-12 TW TW102108624A patent/TWI525777B/zh not_active IP Right Cessation
- 2013-03-13 US US13/802,520 patent/US9045330B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW201409645A (zh) | 2014-03-01 |
| JP2013230523A (ja) | 2013-11-14 |
| US20130285163A1 (en) | 2013-10-31 |
| US9045330B2 (en) | 2015-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5951344B2 (ja) | Ｍｅｍｓデバイスおよびその製造方法 | |
| JP5494861B2 (ja) | 半導体力学量センサの製造方法及び半導体力学量センサ | |
| JP5198322B2 (ja) | Ｍｅｍｓ素子及びｍｅｍｓ素子の製造方法 | |
| TW202015432A (zh) | 具有薄膜的微機電系統麥克風 | |
| JP2010135634A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5305735B2 (ja) | 微小電気機械システム装置およびその製造方法 | |
| US10771891B2 (en) | Method for manufacturing air pulse generating element | |
| US9287050B2 (en) | MEMS and method of manufacturing the same | |
| JP2013145802A (ja) | Ｍｅｍｓデバイスおよびその製造方法 | |
| TWI496176B (zh) | 微機電系統裝置和製造微機電系統裝置的方法 | |
| CN111170268A (zh) | Mems器件及其制造方法 | |
| TWI525777B (zh) | MEMS components | |
| JP2009277617A (ja) | 微細電子機械スイッチおよびその製造方法 | |
| JP2014184536A (ja) | 電気部品およびその製造方法 | |
| JP5167652B2 (ja) | Ｍｅｍｓ素子 | |
| US20230232159A1 (en) | Top notch slit profile for mems device | |
| TWI516436B (zh) | 微機電系統（ｍｅｍｓ）裝置及其製造方法 | |
| US8502328B2 (en) | Micro electronic mechanical system structure | |
| JP2012024861A (ja) | Ｍｅｍｓ装置 | |
| WO2012102292A1 (ja) | 静電容量式デバイスの製造方法 | |
| TWI571978B (zh) | A method of manufacturing a microelement with a support structure | |
| JP2007216358A (ja) | Ｍｅｍｓデバイスおよびその製造方法 | |
| JP2008221394A (ja) | Ｍｅｍｓ構造体の製造方法及び半導体装置の製造方法 | |
| JP2013211650A (ja) | Ｍｅｍｓ振動子およびｍｅｍｓ振動子の製造方法 | |
| JP2009006479A (ja) | Ｍｅｍｓ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |