JP5167652B2 - Ｍｅｍｓ素子 - Google Patents

Description

本発明は、ＭＥＭＳ構造体を備えた静電駆動タイプのＭＥＭＳ素子およびその製造方法に関する。

ＭＥＭＳ（Micro Electro Mechanical System）素子は、加速度センサー、映像デバイス等に利用され、その需要も伸びている。
静電駆動タイプのＭＥＭＳ素子では、ＭＥＭＳ構造体の構造と寸法によって、駆動に必要な印加電圧、バイアス値、共振特性等の諸特性が決まる。例えば、可変容量素子は、駆動電極と可動電極とで静電容量を形成するが、駆動電極と可動電極とのギャップ距離、駆動電極と可動電極が重なる部分の面積等によって、静電容量と印加電圧との関係が決まる（特許文献１参照）。

特開２００６−１４７９９５号公報（１１頁、段落番号［００３２］）

したがって、ＭＥＭＳ素子の駆動電圧、バイアス値、共振特性等の得たい特性値に応じて、ＭＥＭＳ構造体の設計を個々に行う必要がある。言い換えれば、１つの設計によって特性値が固定され、一品一様の設計が必要である。
本発明の目的は、１つの設計によるＭＥＭＳ素子で、特性値を可変可能で、可変後の特性値を維持可能なＭＥＭＳ素子およびその製造方法を提供することにある。

本発明のＭＥＭＳ素子は、ＭＥＭＳ構造体と、前記ＭＥＭＳ構造体に設けられた可動電極と、前記可動電極との間で容量を形成するフローティングゲートと、前記可動電極との間で容量を形成する駆動電極と、半導体基板と、を備えており、前記フローティングゲートと前記半導体基板との間にゲート領域が設けられ、前記可動電極の一端がアンカー部を介して基部に固定されており、前記基部と前記アンカー部とは幅が異なることを特徴とする。

この発明によれば、フローティングゲートに電荷を注入することによって、可動電極との間に静電気力が生じる。フローティングゲートでは電荷が閉じ込められているので、可動電極には力が加わり続ける。したがって、可動電極は力が加わった状態で、固定または可動し、ＭＥＭＳ素子は力が加わった状態に応じた特性値を有する。フローティングゲートに注入する電荷量は調整できるので、注入した電荷量に応じて可動電極に加わる力も可変し、ＭＥＭＳ素子の特性値も可変する。フローティングゲートに注入した電荷量が変化しない限り、ＭＥＭＳ素子の特性値は維持される。

本発明では、前記フローティングゲートは、前記可動電極の可動端に対向して配置されているのが好ましい。
この発明では、フローティングゲートと可動電極とによる静電気力が、可動電極の可動しやすい可動端で働くので、より少ない注入電荷で可動電極に力を加えることができる。

本発明では、前記可動電極との間で容量を形成する駆動電極を備えているのが好ましい。
この発明では、フローティングゲートの他に、可動電極を駆動する駆動電極を備えているので、フローティングゲートに電荷を注入し、フローティングゲートと可動電極との間に静電気力を生じさせた状態で可動電極が可動する。したがって、ＭＥＭＳ素子は力が加わった状態で可動状態に応じた特性値を有する。フローティングゲートに注入する電荷量は調整できるので、注入した電荷量に応じて可動電極に加わる力も可変し、ＭＥＭＳ素子の特性値も可変する。フローティングゲートに注入した電荷量が変化しない限り、ＭＥＭＳ素子の特性値は維持される。

本発明では、前記駆動電極は、前記可動電極の可動端に対向して配置され、前記フローティングゲートは、前記可動端と前記可動電極の固定端との間の前記可動電極に対向して配置されているのが好ましい。
この発明では、駆動電極による可動電極の駆動を可動の容易な可動端で行い、フローティングゲートによる可動電極への静電気力は可動端と比較して可動の少ない固定端側で行っているので、駆動電極による可動電極の動きをできるだけ妨げることなく、フローティングゲートによって可動電極に加わる力を調整することができる。

本発明では、前記ＭＥＭＳ素子は、半導体基板上に設けられ、前記フローティングゲートは、前記半導体基板に形成されたゲート配線とトンネル酸化膜を介して接続されているのが好ましい。
この発明では、トンネル酸化膜を介して電荷が注入されるので、フローティングゲートからの電荷の漏れを少なくでき、ＭＥＭＳ素子の特性を維持できる。

本発明では、前記フローティングゲートと前記ゲート配線とが前記トンネル酸化膜によって接続されているゲート領域と、前記可動電極が形成される前記半導体基板上の領域とが異なるのが好ましい。
この発明では、可動電極とゲート領域の位置が異なるので、可動電極の動きによるトンネル酸化膜への影響が少ない。また、ゲート領域形成への影響を考慮せずに可動電極の形成ができる。

本発明のＭＥＭＳ素子の製造方法は、ＭＥＭＳ構造体とフローティングゲートとを備えたＭＥＭＳ素子の製造方法であって、半導体基板にＮ型不純物を導入し、ゲート配線およびゲート領域にＮ⁺拡散層を形成するＮ⁺拡散層形成工程と、前記Ｎ⁺拡散層が形成された前記半導体基板の面にシリコン酸化膜を形成する絶縁膜形成工程と、前記シリコン酸化膜の表面の前記ゲート領域をマスクして、シリコン窒化膜を形成するエッチングストッパ膜形成工程と、前記ゲート領域の前記シリコン酸化膜をエッチングし、前記Ｎ⁺拡散層を露出させるエッチング工程と、露出した前記Ｎ⁺拡散層にトンネル酸化膜を形成するトンネル酸化膜形成工程と、前記ＭＥＭＳ構造体の下部構造体と前記フローティングゲートとを形成するフローティングゲート等形成工程と、前記下部構造体および前記フローティングゲート上に犠牲層を形成する犠牲層形成工程と、前記ＭＥＭＳ構造体の上部構造体を形成する上部構造体形成工程と、前記犠牲層をエッチングして除去する犠牲層除去工程とを含むことを特徴とする。

この発明によれば、ＭＥＭＳ構造体と可動電極とフローティングゲートとを備えた前述の効果を有するＭＥＭＳ素子が得られる。

以下、本発明を具体化した実施形態および変形例について、図面に基づいて説明する。
なお、各実施形態および変形例の図面において、同じ構成要素には同じ符号を付して説明する。

（第１実施形態）
図１は、本発明にかかるＭＥＭＳ素子１０の実施形態を示す概略構成図である。図１（ａ）はＭＥＭＳ素子１０の概略部分平面図、図１（ｂ）は同図（ａ）のＡ−Ａ断線に沿う概略部分断面図である。

図１（ａ）および（ｂ）において、ＭＥＭＳ素子１０は、ＭＥＭＳ構造体１とフローティングゲート２とゲート領域３とゲート配線９とを備えている。ＭＥＭＳ素子１０は、半導体基板４上に形成されている。
半導体基板４の表面には、絶縁膜であるシリコン酸化膜５が形成され、さらにその表面にシリコン窒化膜６が形成されている。

ＭＥＭＳ構造体１は、上部構造体１１と下部構造体１２とを備えている。
上部構造体１１は可動部１３とアンカー部１４とを備え、下部構造体１２は基部１５と駆動電極１６とを備えている。
ＭＥＭＳ構造体１は、不純物を含むポリシリコンから形成され、導電性を有している。

可動部１３は板状の直方体に形成されている。可動部１３の端面の１つは固定端１７であり、対向する端面は可動端１８となっている。固定端１７はアンカー部１４を介して基部１５に固定され、可動部１３とアンカー部１４とで片持ち梁構造が構成されている。
ＭＥＭＳ構造体１が導電性を有しているため、可動部１３は可動電極として機能し、可動部１３と基部１５とは電気的に接続されている。基部１５は図示しない配線によって他の素子、信号線等に接続されている。
可動部１３の寸法は、例えば、長さが数十μｍ、幅数μｍ、厚み０．数μｍ程度である。これらの値は、ＭＥＭＳ素子１０に必要とされる特性値に応じて、設計により自由に選択できる。
なお、可動部１３の平面形状については、種々の形状を採用できる。例えば、円盤状、舌状、矢印状等が挙げられる。

基部１５および駆動電極１６はシリコン窒化膜６上に設けられている。駆動電極１６は可動端１８側に設けられている。駆動電極１６は、ＭＥＭＳ素子１０から延長して形成され、他の素子、信号線等に接続される。図１（ａ）においては、図の紙面に向かって上方向に延長されている。

フローティングゲート２は、可動部１３の略中央に対向する半導体基板４上に設けられている。本実施形態では、フローティングゲート２を平面視した形状は正方形となっている。フローティングゲート２の位置、大きさ、形状等は、設計によって決めることができる。

ゲート領域３は、フローティングゲート２と半導体基板４との間に形成されている。ゲート領域３は、Ｎ⁺拡散層７とトンネル酸化膜８とを備えている。
Ｎ⁺拡散層７は、ゲート領域３のみならず延長して形成され、ゲート配線９を形成している。図１（ａ）において、ゲート配線９は、図の紙面に向かって上方向に延長され、他の素子、信号線等に接続されている。

以下に、ゲート領域３の構造を詳しく説明する。
シリコン酸化膜５およびシリコン窒化膜６は、Ｎ⁺拡散層７上を除いた半導体基板４上に順次積層されている。
Ｎ⁺拡散層７の表面にはトンネル酸化膜８が形成され、トンネル酸化膜８の表面にはフローティングゲート２が形成されている。シリコン酸化膜５およびシリコン窒化膜６の厚みは数百ｎｍである。

以下に、本実施形態にかかるＭＥＭＳ素子１０の製造方法を図面に基づいて説明する。
図２には、ＭＥＭＳ素子１０の製造方法のフローチャート図が示されている。また、図３および図４には、各工程における概略断面図が示されている。

図２において、ＭＥＭＳ素子１０の製造方法は、Ｎ⁺拡散層形成工程（Ｓ１）、絶縁膜形成工程（Ｓ２）、エッチングストッパ膜形成工程（Ｓ３）、エッチング工程（Ｓ４）、トンネル酸化膜形成工程（Ｓ５）、フローティングゲート等形成工程（Ｓ６）、犠牲層形成工程（Ｓ７）、犠牲層エッチング工程（Ｓ８）、上部構造体形成工程（Ｓ９）、犠牲層除去工程（Ｓ１０）を含んでいる。

以下、図３および図４に基づいてＭＥＭＳ素子１０の製造方法を詳しく説明する。
図３（ａ）は、Ｎ⁺拡散層形成工程（Ｓ１）を示している。
Ｎ⁺拡散層形成工程（Ｓ１）では、イオン打ち込み、熱拡散によって不純物であるリンを半導体基板４に導入し、ゲート領域３にＮ⁺拡散層７を形成する。図１に示したゲート配線９もＮ⁺拡散層７と同様に不純物であるリンを導入することによって形成する。したがって、ゲート配線９とＮ⁺拡散層７とは、同時に形成することができる。注入濃度は、導電性を有する濃度であり、１×１０²⁰ｃｍ^-3程度が好ましい。

図３（ｂ）は、絶縁膜形成工程（Ｓ２）を示している。
絶縁膜形成工程（Ｓ２）では、半導体基板４のＮ⁺拡散層７が形成された面にシリコン酸化膜５を形成する。シリコン酸化膜５は、熱酸化法、減圧ＣＶＤ（Chemical Vapor Deposition）法等を用いて形成する。厚みは１００ｎｍ程度が好ましい。

図３（ｃ）は、エッチングストッパ膜形成工程（Ｓ３）を示している。
エッチングストッパ膜形成工程（Ｓ３）では、シリコン酸化膜５の表面にシリコン窒化膜６を形成する。シリコン窒化膜６は減圧ＣＶＤ法等を用いて形成する。このとき、シリコン窒化膜６を全面形成した後、ゲート領域３に相当する部分をドライエッチングして除去する。

図３（ｄ）は、エッチング工程（Ｓ４）を示している。
エッチング工程（Ｓ４）では、ゲート領域３のシリコン酸化膜５を除去し、Ｎ⁺拡散層７を露出させる。エッチングには、ドライエッチング法またはウェットエッチング法を用いることができる。

図３（ｅ）は、トンネル酸化膜形成工程（Ｓ５）を示している。
トンネル酸化膜形成工程（Ｓ５）では、露出したＮ⁺拡散層７表面に、トンネル酸化膜８を形成する。トンネル酸化膜８は、熱酸化法、ラジカル酸化法等を用いて形成することができる。トンネル酸化膜８の厚みは、５ｎｍ〜１０ｎｍが好ましい。

図４（ｆ）は、フローティングゲート等形成工程（Ｓ６）を示している。
フローティングゲート等形成工程（Ｓ６）では、半導体基板４上にフローティングゲート２、下部構造体１２である基部１５および駆動電極１６を形成する。
フローティングゲート２は、ゲート領域３に形成する。基部１５および駆動電極１６は、図１に示した基部１５および駆動電極１６の位置、形状に形成する。
フローティングゲート２、基部１５および駆動電極１６は、減圧ＣＶＤ法によりポリシリコン膜を形成することによって得られる。このとき、導電性を得るためにリンを導入する。ポリシリコン膜の膜厚は、１００ｎｍ〜５００ｎｍが好ましい。
フローティングゲート等形成工程（Ｓ６）は、よく知られたフォトリソ工程によって行うことができる。

図４（ｇ）は、犠牲層形成工程（Ｓ７）を示している。
犠牲層形成工程（Ｓ７）では、フローティングゲート２、基部１５および駆動電極１６上に犠牲層２０を形成する。犠牲層２０は、減圧ＣＶＤ法またはプラズマＣＶＤ法を用いて、シリコン酸化膜等を形成することによって得られる。犠牲層２０の膜厚は、図１に示した可動部１３と半導体基板４との間に必要な間隔によって決めることができる。例えば、１００ｎｍ〜２００ｎｍが好ましい。
また、形成された犠牲層２０の表面が平らになるように形成するのが好ましい。犠牲層２０の表面を平らにするには、ＰＳＧ（Phospho−Silicate−Glass）を減圧ＣＶＤ法により形成し、その後１０００℃で高温熱処理を行うと、膜の流動化が起こり膜表面が平坦化する。このとき、フローティングゲート等形成工程（Ｓ６）で形成したポリシリコン膜にリンを拡散し、フローティングゲート２、基部１５および駆動電極１６を形成することも可能である。
その他、ＣＭＰ（Chemical Mechanical Polishing）法、エッチバック法によって、犠牲層２０の表面を平らにすることも可能である。

図４（ｈ）は、犠牲層エッチング工程（Ｓ８）を示している。
犠牲層エッチング工程（Ｓ８）では、図１に示したアンカー部１４に相当する部分をエッチングして穴２１を形成し、基部１５を露出させる工程である。エッチングは、ウェットエッチング法またはドライエッチング法によって行うことができる。または、ＲＩＥ（Reactive Ion Etching）法によって行ってもよい。

図４（ｉ）は、上部構造体形成工程（Ｓ９）を示している。
上部構造体形成工程（Ｓ９）では、犠牲層２０上に上部構造体１１である可動部１３およびアンカー部１４を形成する。上部構造体１１は、減圧ＣＶＤ法によりポリシリコン膜を形成することによって得られる。このとき、導電性を得るためにリンを導入する。
上部構造体形成工程（Ｓ９）は、よく知られたフォトリソ工程によって行い、上部構造体１１の形状を形成する。

図４（ｊ）は、犠牲層除去工程（Ｓ１０）を示している。
犠牲層除去工程（Ｓ１０）では、ウェットエッチング等により犠牲層２０をエッチングし除去する。
以上の製造工程を含む製造方法によって、ＭＥＭＳ素子１０が得られる。

ＭＥＭＳ素子１０は以下のように作動する。
図５は、本実施形態でのＭＥＭＳ素子１０の作動状態を示した図である。図５（ａ）は、フローティングゲート２に電荷（電子）が注入されていない時の状態を示す図、図５（ｂ）は、フローティングゲート２に電荷（電子）が注入された時の状態を示す図である。電荷は模式的に点で示してある。

図５（ａ）において、フローティングゲート２に電荷が注入されていない状態では、フローティングゲート２と可動部１３との間では、静電気力は働いていない。したがって、可動電極でもある可動部１３と駆動電極１６との間の印加電圧のみによって、図中矢印で示した静電気力が働き、可動部１３が駆動する。

一方、図５（ｂ）において、フローティングゲート２に電荷が注入された状態では、フローティングゲート２と可動部１３との間では、図中点線矢印で示したような静電気力も働く。したがって、可動電極でもある可動部１３と駆動電極１６との間の印加電圧と静電気力とのバランスで可動部１３が駆動する。

以下、本実施形態の効果を記載する。
（１）フローティングゲート２の他に、可動部１３を駆動する駆動電極１６を備えているので、フローティングゲート２に電荷を注入し、フローティングゲート２と可動部１３との間に静電気力を生じさせた状態で可動部１３を可動できる。したがって、ＭＥＭＳ素子１０は力が加わった状態で可動状態に応じた特性値、例えば、駆動に必要な電圧や共振周波数を有する。フローティングゲート２に注入する電荷量は調整できるので、注入した電荷量に応じて可動部１３に加わる力も可変し、ＭＥＭＳ素子１０の特性値を可変できる。例えば、ＭＥＭＳ素子１０をスイッチング素子として利用する場合、径時変化によって可動部１３の弾性係数等が変化することが考えられる。弾性係数等が変化すると、スイッチングに必要な印加電圧も変える必要があるが、フローティングゲート２に注入された電荷による静電気力によって、変化させる印加電圧分を補うことができ、印加電圧を変える必要がなくなる。
ここで、フローティングゲート２に注入した電荷量が変化しない限り、ＭＥＭＳ素子１０の特性値を維持できる。

（２）駆動電極１６による可動部１３の駆動を可動の容易な可動端１８で行い、フローティングゲート２による可動部１３への静電気力は可動端１８と比較して可動の少ない固定端１７側で行っているので、駆動電極１６による可動部１３の動きをできるだけ妨げることなく、フローティングゲート２によって可動部１３に加わる力を調整することができる。

（３）トンネル酸化膜８を介して電荷が注入されるので、フローティングゲート２からの電荷の漏れを少なくでき、ＭＥＭＳ素子１０の特性を維持できる。

（４）ＭＥＭＳ構造体１と可動電極である可動部１３とフローティングゲート２とを備えた前述の効果を有するＭＥＭＳ素子１０が得られる。

（５）犠牲層２０をエッチングによって除去する際に、シリコン窒化膜６をエッチングストッパとして利用することができ、シリコン酸化膜５を保護できる。

（第２実施形態）
図６は、本発明にかかるＭＥＭＳ素子３０の実施形態を示す概略構成図である。図６（ａ）は、ＭＥＭＳ素子３０の概略部分平面図、図６（ｂ）は同図（ａ）のＢ−Ｂ断線に沿う概略部分断面図である。
第１実施形態と本実施形態との異なる点は、本実施形態では、駆動電極１６を備えておらず、駆動電極１６の位置に、ゲート領域３、ゲート配線９およびフローティングゲート２を設けた点である。その他の構成は、第１実施形態と同様である。

以下に、本実施形態の効果を記載する。
（６）フローティングゲート２と可動部１３とによる静電気力が、可動部１３の可動しやすい可動端で働くので、より少ない注入電荷で可動部１３に力を加えることができる。

（変形例）
図７は、本発明にかかるＭＥＭＳ素子４０の変形例を示す概略部分平面図である。
変形例では、ゲート領域３とゲート配線９とを可動部１３と半導体基板４との間ではなく、外れた位置に形成した。フローティングゲート２は、可動部１３と半導体基板４との間に形成されている。
このように、ＭＥＭＳ構造体の一部である可動部１３とゲート領域３とは、平面視した場合の異なる領域に形成してもよい。

以下に、変形例の効果を記載する。
（７）可動部１３とゲート領域３の位置が異なるので、可動部１３の動きによるトンネル酸化膜８への影響を少なくできる。また、ゲート領域３形成への影響を考慮せずに可動電極の形成ができる。
本発明では、変形例で示した例ならず、色々なレイアウトをとることができる。

なお、本発明は前述の実施形態および変形例に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、基板として絶縁体基板に半導体層を形成し、半導体層にＮ⁺拡散層７を形成してＭＥＭＳ素子を形成してもよい。

（ａ）は、本発明の第１実施形態にかかるＭＥＭＳ素子の概略部分平面図、（ｂ）は同図（ａ）のＡ−Ａ断線に沿う概略部分断面図。 本発明の第１実施形態にかかるＭＥＭＳ素子の製造方法を示すフローチャート図。 本発明の第１実施形態にかかるＭＥＭＳ素子の製造方法の各工程における概略断面図。 本発明の第１実施形態にかかるＭＥＭＳ素子の製造方法の各工程における概略断面図。 本発明の第１実施形態にかかるＭＥＭＳ素子の作動状態を示す概略断面図。 （ａ）は、本発明の第２実施形態にかかるＭＥＭＳ素子の概略部分平面図、（ｂ）は同図（ａ）のＢ−Ｂ断線に沿う概略部分断面図。 本発明の変形例の概略部分平面図。

符号の説明

１…ＭＥＭＳ構造体、２…フローティングゲート、３…ゲート領域、４…半導体基板、５…シリコン酸化膜、６…シリコン窒化膜、７…Ｎ⁺拡散層、８…トンネル酸化膜、９…ゲート配線、１０，３０，４０…ＭＥＭＳ素子、１１…上部構造体、１２…下部構造体、１３…可動電極（可動部）、１６…駆動電極、１７…固定端、１８…可動端、２０…犠牲層。

Claims (5)

1. ＭＥＭＳ構造体と、
   前記ＭＥＭＳ構造体に設けられた可動電極と、
   前記可動電極との間で容量を形成するフローティングゲートと、
   前記可動電極との間で容量を形成する駆動電極と、
   半導体基板と、
   を備えており、
   前記フローティングゲートと前記半導体基板との間にゲート領域が設けられ、前記可動電極の一端がアンカー部を介して基部に固定されており、前記基部と前記アンカー部とは幅が異なることを特徴とするＭＥＭＳ素子。
2. 請求項１に記載のＭＥＭＳ素子において、
   前記駆動電極は、前記可動電極の他端に対向して配置され、
   前記フローティングゲートは、前記可動電極の一端と前記可動電極の他端との間の前記可動電極に対向して配置されていることを特徴とするＭＥＭＳ素子。
3. 請求項１に記載のＭＥＭＳ素子において、
   前記フローティングゲートは、前記可動電極の他端に対向して配置されていることを特徴とするＭＥＭＳ素子。
4. 請求項２または請求項３に記載のＭＥＭＳ素子において、
   前記フローティングゲートは、前記半導体基板に形成されたゲート配線とトンネル酸化膜とを介して接続されていることを特徴とするＭＥＭＳ素子。
5. 請求項４に記載のＭＥＭＳ素子において、
   前記フローティングゲートと前記ゲート配線とが前記トンネル酸化膜によって接続されているゲート領域と、前記可動電極が形成される前記半導体基板上の領域とが平面視で異なることを特徴とするＭＥＭＳ素子。

Images