TWI809380B - 微機電系統元件、微機電系統加速度計及其形成方法 - Google Patents

微機電系統元件、微機電系統加速度計及其形成方法 Download PDF

Info

Publication number
TWI809380B
TWI809380B TW110114157A TW110114157A TWI809380B TW I809380 B TWI809380 B TW I809380B TW 110114157 A TW110114157 A TW 110114157A TW 110114157 A TW110114157 A TW 110114157A TW I809380 B TWI809380 B TW I809380B
Authority
TW
Taiwan
Prior art keywords
comb
semiconductor
movable
layer
structures
Prior art date
Application number
TW110114157A
Other languages
English (en)
Other versions
TW202233511A (zh
Inventor
陳亭蓉
林詩瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202233511A publication Critical patent/TW202233511A/zh
Application granted granted Critical
Publication of TWI809380B publication Critical patent/TWI809380B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00198—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising elements which are movable in relation to each other, e.g. comprising slidable or rotatable elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0136—Comb structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0178—Oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Catalysts (AREA)

Abstract

在半導體基質材料層中的凹陷表面上形成半導體氧化物板。在半導體基質材料層中形成多個梳結構。所述多個梳結構包括通過第一半導體部分而間隔開的一對內梳結構。使用等向性蝕刻製程相對於所述多個梳結構選擇性地移除在側向上環繞第一半導體部分的第二半導體部分。半導體氧化物板、所述一對內梳結構及覆蓋所述多個梳結構的圖案化蝕刻罩幕層保護第一半導體部分免受等向性蝕刻製程的蝕刻劑影響。形成用於微機電系統元件的可移動結構，所述可移動結構包括半導體基質材料層的第一部分與所述一對內梳結構的組合。

Description

微機電系統元件、微機電系統加速度計及其形 成方法
本揭露實施例是有關於微機電系統器件及其形成方法。
微機電系統(micro-electro mechanical system，MEMS)元件包括使用半導體技術而製作的元件以形成機械特徵及電特徵。MEMS元件可包括具有微米級或亞微米級尺寸的移動部件及用於將移動部件電耦合到電訊號的機構。所述電訊號可為引發移動部件的移動的輸入訊號或因移動部件的移動而產生的輸出訊號。MEMS元件是可與其他元件(例如半導體元件)整合以充當感測器或致動器的有用元件。
本揭露實施例提出一種微機電系統元件，包括：可移動結構，位於側向限制空間中，其中所述可移動結構包括中心質量 部分及第一可移動梳結構，所述第一可移動梳結構包括貼合到所述中心質量部分的第一側壁的內梳軸部分及在側向上從所述內梳軸部分突出的多個第一可移動梳指狀件，其中：所述中心質量部分包括第一半導體材料的一部分；半導體氧化物板，包含所述第一半導體材料的氧化物，覆蓋所述中心質量部分的整個底表面；以及所述第一可移動梳結構包括介電襯墊及導電填充材料部分，所述介電襯墊在實體上暴露於基質內的空腔，所述導電填充材料部分位於所述內梳軸部分內且連續地延伸到所述多個第一可移動梳指狀件中的每一者中並在側向上被所述介電襯墊包圍。
本揭露實施例提出一種微機電系統加速度計，包括：可移動結構，位於側向限制空間中，其中所述可移動結構包括中心質量部分、第一可移動梳結構及第二可移動梳結構，所述中心質量部分包括第一半導體材料的一部分，所述第一可移動梳結構固定於所述中心質量部分的第一側上，所述第二可移動梳結構固定於所述中心質量部分的第二側上，其中所述第一可移動梳結構及所述第二可移動梳結構中的每一者包括各自的梳軸部分及在側向上從所述各自的梳軸部分突出的各組的多個可移動梳指狀件；第一固定梳結構，固定於所述側向限制空間的第一側壁上，且包括多個第一固定梳指狀件，所述多個第一固定梳指狀件與所述第一可移動梳結構的所述各組的多個可移動梳指狀件交錯；第二固定梳結構，固定於所述側向限制空間的第二側壁上，且包括多個第二固定梳指狀件，所述多個第二固定梳指狀件與所述多個第二可 移動梳指狀件交錯；以及半導體氧化物板，包含所述第一半導體材料的氧化物且覆蓋所述中心質量部分的整個底表面。
本揭露實施例提出一種形成微機電系統元件的方法，包括：通過使半導體基質材料層的第一水平表面的區域凹陷而形成凹陷表面；在所述凹陷表面上形成半導體氧化物板；形成從所述半導體基質材料層的第二水平表面朝所述第一水平表面延伸的多個梳結構，其中所述多個梳結構包括一對內梳結構及一對外梳結構，所述一對內梳結構通過所述半導體基質材料層的第一部分而在側向上間隔開，所述一對外梳結構與所述一對內梳結構交錯；以及使用等向性蝕刻製程相對於所述多個梳結構選擇性地移除所述半導體基質材料層的在側向上環繞所述半導體基質材料層的所述第一部分的第二部分，其中所述半導體氧化物板、所述一對內梳結構及圖案化蝕刻罩幕層保護所述半導體基質材料層的所述第一部分免受所述等向性蝕刻製程的蝕刻劑影響，所述圖案化蝕刻罩幕層位於所述第二水平表面上且覆蓋所述多個梳結構。
10:半導體基質材料層/第一半導體材料
10A:中心質量部分/可移動結構/第一部分
10F:半導體框架
10M:半導體基質層
11:擴散阻障間隙壁/阻擋間隙壁
12A:板/半導體氧化物板/第一半導體氧化物板
12B:板/半導體氧化物板/第二半導體氧化物板
13:凹陷空腔
13R:凹陷底表面
13S:側壁
20:操作基板
30:梳結構/內梳結構/可移動結構/可移動梳結構
31:梳溝槽/內梳溝槽
32:介電襯墊/內介電襯墊
34:導電填充材料部分/內導電填充材料部分
37:光阻層
40:梳結構/外梳結構/固定梳結構
41:梳溝槽/外梳溝槽
42:介電襯墊/外介電襯墊
43:梳溝槽延伸部分
44:導電填充材料部分/外導電填充材料部分
46:梳結構延伸部分
50:阻障結構/可移動結構
51:梳溝槽/檢測質量阻障溝槽
52:介電襯墊/阻障介電襯墊
54:導電填充材料部分/阻障導電填充材料部分
61:空腔
67:蝕刻罩幕材料層
70:半導體晶粒
72:半導體基板
74:半導體元件
76:介電材料層
80:近端壁結構/內壁結構
81:壕溝槽/近端壕溝槽
82:介電襯墊/壕溝槽介電襯墊/內介電襯墊
84:導電填充材料部分/壕溝槽填充材料部分/近端填充材料部分
85:懸掛壁結構/彈簧壁結構
86:壕溝槽/懸掛彈簧壕溝槽
87:介電襯墊/壕溝槽介電襯墊/懸掛彈簧介電襯墊
89:導電填充材料部分/壕溝槽填充材料部分/懸掛彈簧填充材料部分
90:中間壁結構
91:壕溝槽/中間壕溝槽
92:介電襯墊/壕溝槽介電襯墊/中間介電襯墊
94:導電填充材料部分/壕溝槽填充材料部分/中間填充材料部分
95:遠端壁結構
96:壕溝槽/遠端壕溝槽
97:介電襯墊/壕溝槽介電襯墊/外介電襯墊
99:導電填充材料部分/壕溝槽填充材料部分/遠端填充材料部分
100:加速度計
101:第一水平表面
102:第二水平表面
110:金屬材料部分/可移動金屬板
120:金屬材料部分/固定金屬板/包圍材料層
130:金屬材料部分/彈簧結構
301:第一內梳結構/梳結構/內梳結構/第一可移動梳結構
302:第二內梳結構/梳結構/內梳結構/第二可移動梳結構
401:第一外梳結構/梳結構/外梳結構/第一固定梳結構
402:第二外梳結構/梳結構/外梳結構/第二固定梳結構
311:第一內梳溝槽/內梳溝槽
312:第二內梳溝槽/內梳溝槽
411:第一外梳溝槽/外梳溝槽
412:第二外梳溝槽/外梳溝槽
1300:流程圖
1310、1320、1330、1340、1350:步驟
A-A’:鉸鏈式垂直面
A_PM:區域
B-B’:水平面/面
CPI1:內梳圖案/梳圖案/第一內梳圖案
CPI2:內梳圖案/梳圖案/第二內梳圖案
CPO1:外梳圖案/梳圖案/第一外梳圖案
CPO2:外梳圖案/梳圖案/第二外梳圖案
CSEP:梳軸延伸圖案
hd1:第一水平方向
hd2:第二水平方向
MSP:鏡像對稱面
PMBP:檢測質量阻障圖案
t:厚度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A是根據本公開實施例的在形成凹陷空腔之後包括半導體基質材料層的示例性結構的垂直剖視圖。
圖1B是沿著圖1A所示水平面B-B’的示例性結構的水平剖視圖。
圖2是根據本公開實施例的在凹陷空腔的週邊處形成擴散阻障間隙壁(diffusion barrier spacer)之後的示例性結構的垂直剖視圖。
圖3是根據本公開實施例的在形成半導體氧化物板之後的示例性結構的垂直剖視圖。
圖4是根據本公開實施例的在移除擴散阻障間隙壁之後的示例性結構的垂直剖視圖。
圖5A是根據本公開實施例的在將半導體基質材料層接合到操作基板之後的示例性結構的垂直剖視圖。
圖5B是沿著圖5A所示面B-B’的示例性結構的水平剖視圖。鉸鏈式垂直面A-A’是圖5A所示垂直剖視圖的面。
圖6A是根據本公開實施例的在形成梳溝槽及壕溝槽(moat trench)之後的示例性結構的垂直剖視圖。
圖6B是沿著圖6A所示面B-B’的示例性結構的水平剖視圖。鉸鏈式垂直面A-A’是圖6A所示垂直剖視圖的面。
圖7A是根據本公開實施例的在形成梳結構及壁結構之後的示例性結構的垂直剖視圖。
圖7B是沿著圖7A所示面B-B’的示例性結構的水平剖視 圖。鉸鏈式垂直面A-A’是圖7A所示垂直剖視圖的面。
圖8A是根據本公開實施例的在形成金屬材料部分之後的示例性結構的垂直剖視圖。
圖8B是沿著圖11A所示面B-B’的示例性結構的俯視圖。鉸鏈式垂直面A-A’是圖11A所示垂直剖視圖的面。
圖9A是根據本公開實施例的在形成圖案化蝕刻罩幕層之後的示例性結構的垂直剖視圖。
圖9B是圖9A所示示例性結構的局部透視俯視圖。鉸鏈式垂直面A-A’是圖9A所示垂直剖視圖的面。
圖10A是根據本公開實施例的在相對於圖案化蝕刻罩幕層、梳結構、壕溝槽填充結構及半導體氧化物板選擇性地對半導體基質材料層的未被遮蔽部分進行等向性蝕刻之後的示例性結構的垂直剖視圖。
圖10B是沿著圖9A所示面B-B’的示例性結構的水平剖視圖。鉸鏈式垂直面A-A’是圖9A所示垂直剖視圖的面。
圖11A是根據本公開實施例的在移除圖案化蝕刻罩幕層之後的示例性結構的垂直剖視圖。
圖11B是沿著圖11A所示面B-B’的示例性結構的俯視圖。鉸鏈式垂直面A-A’是圖11A所示垂直剖視圖的面。
圖12是根據本公開實施例的加速度計的垂直剖視圖，所述加速度計通過將操作基板剝離並將示例性結構單體化成多個加速度計而形成。
圖13是示出根據本公開實施例的可被執行以形成MEMS元件的一組處理步驟的流程圖。
以下公開提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
許多MEMS元件利用精確檢測質量來精確地測量物理參 數。舉例來說，加速度計通過例如測量可移動元件的位移引發的電容變化來將可移動元件的位移轉換成加速度。可移動組件的位移與被施加到可移動組件的力成比例，所述力與可移動元件內的檢測質量元件的質量成比例。等向性蝕刻製程的製程變化可能會導致檢測質量元件的質量的變化。質量元件的檢測質量的變化可能會導致加速度測量的變化(即，不精確性)。因此，具有減小的質量變化的精密檢測質量元件可增強一些MEMS元件中的精密測量，所述質量變化可能由製造製程引起。
一般來說，本公開的實施例涉及包括微機電系統(MEMS)元件的微結構。MEMS元件包含用於測量MEMS元件所貼合到的物體的移動的檢測質量。舉例來說，MEMS元件可包括加速度計。本公開的實施例可用於形成MEMS元件的高精密檢測質量。
具體來說，可提供半導體基質材料層，所述半導體基質材料層包含半導體材料及半導體基質層，所述半導體材料隨後將被圖案化成包括檢測質量的可移動結構，所述半導體基質層包含空腔，所述可移動結構可被限制在所述空腔內。可使半導體基質層的表面部分在垂直方向上從第一水平表面凹陷以形成凹陷空腔。可在凹陷空腔的側壁上形成擴散阻障間隙壁(例如氮化矽間隙壁)。可執行氧化製程，以在凹陷空腔的凹陷水平表面上形成第一半導體氧化物板，且在半導體基質材料層的第一水平表面的未凹陷部分上形成第二半導體氧化物板。可使用等向性選擇性蝕刻製程相對於半導體氧化物板選擇性地移除擴散阻障間隙壁。可將第二半導體氧化物板接合到操作基板。
可從半導體基質材料層的第二水平表面朝半導體基質材 料層的第一水平表面形成梳溝槽。梳溝槽可包括兩對交錯的相應內梳溝槽與相應外梳溝槽。半導體基質材料層的隨後將被圖案化成檢測質量(即，中心質量部分)的第一部分可位於所述兩個內梳溝槽之間。外梳溝槽可由梳軸延伸溝槽連接。外梳溝槽與梳軸延伸溝槽共同包圍所有內梳溝槽，且為隨後將形成的空腔界定側向邊界。共用梳軸空腔部分可界定空腔的邊界，隨後將形成的可移動組件在側向上限制在所述空腔中。可在梳溝槽中沉積介電襯墊層及導電填充材料，且可通過平坦化製程移除介電襯墊層及導電填充材料的位於包括半導體基質材料層的頂表面的水平面上方的多餘部分。每一梳溝槽中的介電襯墊層的剩餘部分及導電填充材料的剩餘部分包括梳結構。梳結構包括形成在內梳溝槽中的內梳結構及形成在外梳溝槽中的外梳結構。
可在半導體基質材料層的第二水平表面之上形成蝕刻罩幕層(例如光阻層)，且可將所述蝕刻罩幕層圖案化以在被外梳結構的共用梳軸部分包圍的區域內提供開口。所述開口可形成在不上覆在梳結構上的區域中，使得每一梳結構被圖案化蝕刻罩幕層覆蓋。可使用等向性蝕刻製程來對半導體基質材料層的位於梳結構的外部以及被外梳結構的共用梳軸部分包圍的區域內的第二部分進行蝕刻。在等向性蝕刻製程期間，第一半導體氧化物板、內梳結構及圖案化蝕刻罩幕層保護半導體基質材料層的第一部分。具體來說，第一半導體氧化物板從下面保護半導體基質材料層的成為檢測質量結構的第一部分，且因此所述第一部分穿過其主要部分而具有均勻的厚度。
可將包括中心質量部分、內梳結構及外梳結構的可移動 結構從第二半導體氧化物板剝離。半導體材料層的材料可被蝕刻的體積形成在側向上由外梳結構的共用梳軸部分限制的空腔。可將包括用於梳結構的合適的電接觸結構的半導體晶粒貼合到半導體基質層，所述半導體基質層是半導體基質材料層的位於空腔的外部的其餘部分。半導體晶粒可包括合適的接觸結構，所述接觸結構可在提供電容器結構的配置中使梳結構的各個部分電偏置。電容器結構可被配置成當可移動結構相對於包括外梳結構的固定結構移動時會產生電容的變化的任何配置。微結構可包括加速度計，所述加速度計可測量微結構所貼合到的系統的加速度。以下進一步詳細闡述本公開的實施例的各個方面。
參照圖1A及圖1B，示出半導體基質材料層10，半導體基質材料層10可被提供為平面結構，所述平面結構包括位於第一側上的第一水平表面101及位於第二側上的後側表面(即，第二水平表面)，遍及所述平面結構具有均勻的厚度，但未必受此限制。半導體基質材料層10包含第一半導體材料，所述第一半導體材料可為單晶半導體材料或多晶半導體材料。在一個實施例中，半導體基質材料層10可包括單晶半導體層，例如單晶矽層。半導體基質材料層10的均勻厚度可介於從30微米到1毫米(mm)的範圍內，例如從100微米到600微米。儘管在圖1A及圖1B中示出用於形成單個加速度計的區，然而應理解，可在單個晶片上形成加速度計的二維陣列。因此，圖1A及圖1B中所示的圖案可在半導體基質材料層10之上以二維陣列的圖案進行重複。
可在半導體基質材料層10的第一水平表面101之上施加光阻層(未示出)且可將所述光阻層微影圖案化以形成開口，所 述開口具有隨後將形成的檢測質量(也被稱為中心質量部分)的大致形狀。在一個實施例中，光阻層中的開口的週邊可在側向上從隨後將形成的檢測質量的週邊向外偏移側向偏移距離，所述側向偏移距離可例如介於從0.5微米到30微米的範圍內。因此，光阻層中的開口的區域可具有比隨後將形成的檢測質量的區域(A_PM)大的面積。在非限制性例示性實例中，光阻層中的開口可具有細長的修圓矩形形狀，其中縱向尺寸介於從300微米到6mm的範圍內，且橫向尺寸介於從30微米到600微米的範圍內，但也可使用更小的尺寸及更大的尺寸。
可通過蝕刻製程將光阻層中的開口的圖案轉移到半導體基質材料層10的上部部分中，所述蝕刻製程可包括非等向性蝕刻製程或等向性蝕刻製程。可形成在垂直方向上從半導體基質材料層10的第一水平表面101凹陷的凹陷空腔13。可在凹陷空腔13的底部處設置凹陷水平表面。凹陷空腔13的凹陷深度可介於從0.3微米到10微米的範圍內，例如從0.6微米到5微米，但也可使用更小的凹陷深度及更大的凹陷深度。凹陷空腔13具有側壁13S，側壁13S將凹陷空腔13的凹陷底表面13R連接到半導體基質材料層10的第一水平表面101的未凹陷部分。隨後可例如通過灰化來移除光阻層。
參照圖2，可在凹陷空腔13的週邊處形成包含擴散阻障材料的擴散阻障間隙壁11(也被稱為阻擋間隙壁)。擴散阻障間隙壁11包含阻擋氧穿過擴散阻障間隙壁11擴散的材料。舉例來說，擴散阻障間隙壁11可包含氮化矽和/或可基本上由氮化矽組成。其他合適的材料也處於本公開的預期範圍內。在一些實施例中，阻 擋間隙壁11可為任何材料且被配置成保護凹陷空腔13的側壁13S免受隨後形成的半導體氧化物板(圖3中的板12A及12B)影響。例如可通過在凹陷空腔13的凹陷底表面13R及側壁13S上以及半導體基質材料層10的第一水平表面101的未凹陷部分上共形地沉積擴散阻障材料層(例如氮化矽層或包含金屬氮化物材料(TaN、TiN或WN)的金屬氮化物層)來形成擴散阻障間隙壁11。在其他實施例中，可通過使半導體基質材料層10的一些部分變性來形成擴散阻障間隙壁11。擴散阻障材料層的厚度可介於從30nm到200nm的範圍內，但也可使用更小的厚度及更大的厚度。可執行非等向性蝕刻製程來移除擴散阻障材料層的沉積在凹陷空腔的凹陷底表面上以及半導體基質材料層10的第一水平表面101的未凹陷部分上的水平部分。擴散阻障材料層的剩餘垂直部分構成擴散阻障間隙壁11。在一個實施例中，凹陷空腔13的每一側壁13S可接觸擴散阻障間隙壁11的相應外側壁。擴散阻障間隙壁11可具有大致管狀形狀，且因此可在拓撲上與圓環體同胚，即可在不產生新的孔或破壞預先存在的孔的情況下連續地變形成圓環體。
參照圖3，可執行氧化製程，以將半導體基質材料層10的位於凹陷空腔13的底部處以及半導體基質材料層10的未凹陷部分上的在實體上暴露出的表面部分轉換成半導體氧化物板(12A、12B)。舉例來說，可執行熱氧化製程以將半導體基質材料層10的在實體上暴露出的表面部分轉換成半導體氧化物材料部分。擴散阻障間隙壁11防止氧原子穿過擴散阻障間隙壁11擴散到半導體基質材料層10，從而在氧化製程期間形成凹陷空腔13的側壁。熱氧化製程可採用乾式氧化製程、濕式氧化製程或快速 熱氧化製程。舉例來說，乾式氧化是採用O2作為氧化劑的熱氧化製程。濕式氧化是採用H2O作為氧化劑的熱氧化。快速熱氧化是採用單個晶片處理腔室且在高溫下提供熱氧化的熱氧化製程。
可通過將半導體基質材料層10的下伏表面部分轉換成介電半導體氧化物材料部分而在凹陷空腔13的底部處形成第一半導體氧化物板12A。可通過將半導體基質材料層10的下伏表面部分轉換成附加介電半導體氧化物材料部分而在半導體基質材料層10的未凹陷部分的第一水平表面101上形成第二半導體氧化物板12B。第一半導體氧化物板及第二半導體氧化物板(12A、12B)的厚度可介於從50nm到500nm的範圍內，但也可使用更小的厚度及更大的厚度。在一個實施例中，假如半導體基質材料層10包含除矽之外的任何材料(例如矽-鍺合金或第III-V族化合物半導體材料)，則第一半導體氧化物板及第二半導體氧化物板(12A、12B)可包含氧化矽或半導體基質材料層10的半導體材料的氧化物和/或可基本上由氧化矽或半導體基質材料層10的半導體材料的氧化物組成。
參照圖4，可相對於第一半導體氧化物板及第二半導體氧化物板(12A、12B)的材料及半導體基質材料層10的材料選擇性地移除擴散阻障間隙壁11。舉例來說，如果擴散阻障間隙壁11包含氮化矽，則可執行使用熱磷酸的濕式蝕刻製程，以相對於第一半導體氧化物板及第二半導體氧化物板(12A、12B)的材料及半導體基質材料層10的材料選擇性地移除擴散阻障間隙壁11。半導體基質材料層10的半導體表面可在凹陷空腔13的側壁處在實體上暴露出。
參照圖5A及圖5B，半導體基質材料層10可通過第二半導體氧化物板12B接合到操作基板20。操作基板20可包括半導體基板、導電基板、介電基板或其組合。操作基板20可具有足以在半導體基質材料層10的後續薄化期間提供結構支撐的厚度。舉例來說，操作基板20的厚度可介於從60微米到1mm的範圍內。
操作基板20的水平頂表面包含可接合到第二半導體氧化物板12B的半導體氧化物材料的材料。可通過將第二半導體氧化物板12B接合到操作基板20來將第二半導體氧化物板12B貼合到操作基板20。可使用合適的接合方法將第二半導體氧化物板12B接合到操作基板20的水平頂表面。舉例來說，如果操作基板20包括半導體頂表面，則可使用半導體對氧化物接合(例如矽對氧化矽接合)將操作基板20接合到第二半導體氧化物板12B。作為另外一種選擇，如果操作基板20包括半導體氧化物頂表面(例如氧化矽頂表面)，則可使用氧化物對氧化物接合(例如氧化矽對氧化矽接合)將操作基板20接合到第二半導體氧化物板12B。可通過回火製程在升高的溫度下執行半導體對氧化物接合或氧化物對氧化物接合，所述升高的溫度可介於從200攝氏度到600攝氏度的範圍內。
隨後可通過對半導體基質材料層10的位於第二半導體氧化物板12B的相對的側上的後側表面進行拋光、研磨和/或蝕刻來對半導體基質材料層10進行薄化。薄化製程的最終步驟可包括在半導體基質材料層10的後側(即，研磨側)上提供水平平面表面的研磨步驟。半導體基質材料層10的研磨後側表面在本文中被稱為第二水平表面102。在第二水平表面102與接觸第二半導體氧化 物板12B的第一水平表面101之間測量的半導體基質材料層10的厚度t可介於從2微米到60微米的範圍內，例如從4微米到30微米，但也可使用更小的厚度及更大的厚度。半導體基質材料層10的厚度t的下限可由隨後將形成的電容器結構的最小電容要求來施用，且半導體基質材料層10的厚度t的上限可由隨後用於形成穿過半導體基質材料層10的梳溝槽的蝕刻製程的製程能力及經濟可行性來施用。
參照圖6A及圖6B，可在半導體基質材料層10的第二水平表面102之上施加光阻層37且可將光阻層37微影圖案化以形成穿過光阻層37的開口。光阻層37中的開口的圖案可包括兩個交錯梳圖案。每一交錯梳圖案可包括內梳圖案(CPI1或CPI2)與外梳圖案(CPO1或CPO2)。第一交錯梳圖案(CPI1、CPO1)包括第一內梳圖案CPI1與第一外梳圖案CPO1。第二交錯梳圖案(CPI2、CPO2)包括第二內梳圖案CPI2與第二外梳圖案CPO2。
每一內梳圖案(CPI1或CPI2)包括各自的梳軸圖案及可與所述各自的梳軸圖案鄰接的各自的梳齒圖案。內梳圖案(CPI1、CPI2)的每一梳軸圖案可在具有或不具有側向起伏(lateral undulation)的情況下在側向上沿著第一水平方向hd1延伸。每一外梳圖案(CPO1或CPO2)包括各自的梳軸圖案及可與所述各自的梳軸圖案鄰接的各自的梳齒圖案。外梳圖案(CPO1、CPO2)的每一梳軸圖案可在具有或不具有側向起伏的情況下在側向上沿著第一水平方向hd1延伸。外梳圖案(CPO1、CPO2)內的梳軸圖案可與在側向上沿著與第一水平方向hd1垂直的第二水平方向hd2延伸的梳軸延伸圖案CSEP鄰接。具體來說，外梳圖案(CPO1、 CPO2)內的梳軸圖案中的每一者的端段(end segment)可與梳軸延伸圖案CSEP的端段鄰接，使得外梳圖案(CPO1、CPO2)內的所述一組梳軸圖案與梳軸延伸圖案CSEP共同形成大致矩形形狀，所述大致矩形形狀界定隨後將在半導體基質材料層10中形成的空腔的外邊界。
所述兩個交錯梳圖案可被排列成使得所述兩個內梳圖案(CPI1、CPI2)彼此靠近且所述兩個外梳圖案(CPO1、CPO2)彼此遠離。換句話說，所述兩個外梳圖案(CPO1、CPO2)的梳軸圖案之間的沿著第二水平方向hd2的側向分隔距離大於所述兩個內梳圖案(CPI1、CPI2)的梳軸圖形之間的側向分隔距離。
可在所述兩個內梳圖案(CPI1、CPI2)的梳軸圖案之間設置被光阻層37遮蔽的細長區，所述細長區包括隨後將在其中從半導體基質材料層10圖案化出檢測質量(即，中心質量部分)的區域。光阻層37中的開口可包括檢測質量阻障圖案PMBP，檢測質量阻障圖案PMBP位於隨後將在其中形成檢測質量的區域的邊界處。所述兩個內梳圖案(CPI1、CPI2)的梳軸圖案可具有包繞在檢測質量阻障圖案PMBP周圍的延伸部分，以提供阻止對半導體基質材料層10的位於檢測質量阻障圖案PMBP周圍的部分進行側向蝕刻的蝕刻劑限制結構(etchant constriction structure)。
內梳圖案(CPI1、CIP2)及外梳圖案(CPO1、CPO2)內的每一梳齒圖案包括彼此平行的多個梳齒圖案。每一梳齒圖案在側向上沿著梳齒圖案的共用縱向方向遠離各自的梳軸圖案延伸。每一齒圖案可沿著縱向方向伸長且可具有幹區(stem region)，所述幹區具有實質上均勻的寬度且貼合到各自的梳軸圖案。每一 齒圖案還可具有尖端段，所述尖端段具有隨著距各自的梳軸圖案的距離而逐漸減小的寬度。梳齒圖案內的梳齒圖案的共用縱向方向可相對於第二水平方向hd2成介於從1度到10度的範圍內(例如從2度到8度)的角度，以對隨後將被形成為隨後將形成的可移動結構的位移的函數的電容器結構的電容變化進行優化。每一梳齒圖案的尖端段可有利地用於增大隨後將形成的可移動結構(即，中心質量部分)的位移期間的電容的變化。
對於第一內梳圖案CPI1及第一外梳圖案CPO1中的所有梳齒圖案，第一內梳圖案CPI1的梳齒圖案與第一外梳圖案CPO1的梳齒圖案可以平行的縱向方向交錯。交錯區可包括第一內梳圖案CPI1的尖端段及第一外梳圖案CPO1的梳齒圖案。同樣，對於第二內梳圖案CPI2及第二外梳圖案CPO2中的所有梳齒圖案，第二內梳圖案CPI2的梳齒圖案與第二外梳圖案CPO2的梳齒圖案可以平行的縱向方向交錯。交錯區可包括第二內梳圖案CPI2的尖端段及第二外梳圖案CPO2的梳齒圖案。第二內梳圖案CPI2的梳齒圖案及第二外梳圖案CPO2的梳齒圖案的縱向方向可相對於第一內梳圖案CPI1的梳齒圖案及第一外梳圖案CPO1的梳齒圖案的縱向方向在與第二水平方向hd2相反的方向上傾斜。光阻層37中的開口的整體圖案可具有沿著第一水平方向hd1延伸的鏡像對稱面(MSP)。
在一個實施例中，在俯視圖中，隨後將形成檢測質量的區域及所述兩個內梳圖案(CPI1、CPI2)的沿著第一水平方向hd1延伸的梳軸圖案的一些部分的區域可位於第一半導體氧化物板12A的一對縱向側壁之間。儘管使用闡述加速度計的實施例闡述 本公開，且光阻層37中的開口的圖案被優化用於形成加速度計，然而本公開的方法可用於形成包括包括檢測質量(即，可移動中心質量)的可移動結構的任何微結構。這樣一來，光阻層37中的開口的設計可為對稱的或可不為對稱的。此外，儘管使用兩組交錯圖案來闡述本公開，然而可使用單個交錯圖案或者三個或更多個交錯圖案來形成微結構的單個交錯梳結構或者三個或更多個交錯梳結構，所述微結構可為MEMS元件。一般來說，檢測質量可形成在由第一半導體氧化物板12A的週邊界定的區域內。
此外，光阻層37中的圖案可包括壕溝槽的在側向上環繞第一內梳圖案CPI1的梳齒圖案及第一外梳圖案CPO1的梳齒圖案的區域的圖案。舉例來說，壕溝槽的圖案可包括：近端壕溝槽的圖案，在側向上環繞壕溝槽的在側向上環繞第一內梳圖案CPI1的梳齒圖案及第一外梳圖案CPO1的梳齒圖案的區域；中間壕溝槽的圖案，在側向上環繞近端壕溝槽的圖案；遠端壕溝槽的圖案，在側向上環繞中間壕溝槽的圖案；以及懸掛彈簧壕溝槽(suspension spring moat trench)的圖案，對近端壕溝槽的圖案的相應一對段與梳軸部分的圖案進行連接。
可執行非等向性蝕刻製程，以通過半導體基質材料層10的上部部分對光阻層37中的開口的圖案進行轉移。非等向性蝕刻製程可為反應性離子蝕刻製程，所述反應性離子蝕刻製程對基質半導體材料層10的未被遮蔽部分進行蝕刻，且因此將光阻層中的開口的圖案複製在半導體基質材料層10的上部部分中。形成穿過半導體基質材料層10的上部部分的梳溝槽(31、41、51)。梳溝槽中的每一者從半導體基質材料層10的第二水平表面102朝半導 體基質材料層10的第一水平表面101延伸。在一個實施例中，梳溝槽(31、41、51)在垂直方向上延伸到包括第一半導體氧化物板12A的頂表面的水平面，即包括位於第一半導體氧化物板12A與半導體基質材料層10之間的水平界面的水平面。非等向性蝕刻製程可具有用於相對於第一半導體氧化物板12A的材料選擇性地蝕刻半導體基質材料層10的半導體材料的蝕刻化學物質。舉例來說，非等向性蝕刻製程可具有使用HBr/NF3/O2/SF6的蝕刻化學物質。
可形成兩個交錯梳溝槽，所述兩個交錯梳溝槽複製所述兩個交錯梳圖案的圖案。每一交錯梳溝槽可包括內梳溝槽31與外梳溝槽41。第一交錯梳溝槽包括位於鏡像對稱面(MSP)的一側上的第一內梳溝槽311與第一外梳溝槽411。第二交錯梳溝槽包括位於鏡像對稱面(MSP)的相對的側上的第二內梳溝槽312與第二外梳溝槽412。
每一內梳溝槽31包括各自的梳溝槽軸部分及各自的梳溝槽齒部分，所述梳溝槽軸部分複製梳軸圖案，所述梳溝槽齒部分複製梳齒圖案且與所述各自的梳溝槽軸部分鄰接。內梳溝槽31的每一梳溝槽軸部分可在具有或不具有側向起伏的情況下在側向上沿著第一水平方向hd1延伸。每一外梳溝槽41包括各自的梳溝槽軸部分及各自的梳溝槽齒部分，所述梳溝槽軸部分複製梳軸圖案，所述梳溝槽齒部分複製梳齒圖案且與所述各自的梳溝槽軸部分鄰接。外梳溝槽41的每一梳溝槽軸部分可在具有或不具有側向起伏的情況下在側向上沿著第一水平方向hd1延伸。外梳溝槽41內的梳溝槽軸部分可與在側向上沿著第二水平方向hd2延伸的梳 溝槽延伸部分43鄰接。具體來說，外梳溝槽41內的梳溝槽軸部分中的每一者的端段可與梳溝槽延伸部分43的端段鄰接，使得外梳溝槽41內的所述一組梳溝槽軸部分與梳溝槽延伸部分43共同形成大致矩形形狀，所述大致矩形形狀界定隨後將在半導體基質材料層10中形成的空腔的外邊界。
所述兩個交錯梳溝槽(31、41)可被排列成使得所述兩個內梳溝槽(311、312)彼此靠近且所述兩個外梳溝槽(411、412)彼此遠離。換句話說，所述兩個外梳溝槽(411、412)的梳溝槽軸部分之間的沿著第二水平方向hd2的側向分隔距離大於所述兩個內梳溝槽(311、312)的梳溝槽軸部分之間的側向分隔距離。
可在所述兩個內梳溝槽(311、312)的梳溝槽軸部分之間設置半導體基質材料層10的具有大致細長的矩形形狀的第一部分，所述第一部分對應於隨後將從其中圖案化出檢測質量(即，中心質量部分)的區。檢測質量阻障溝槽51可形成在光阻層37中的開口之下，所述開口包括檢測質量阻障圖案(PMBP)，所述檢測質量阻障圖案位於隨後將形成檢測質量的區域的邊界處。一對檢測質量阻障溝槽51可沿著第一水平方向hd1而在側向上間隔開。所述兩個內梳溝槽(311、312)的梳溝槽軸部分可具有包繞在檢測質量阻障溝槽51周圍的延伸部且隨後可用於形成在後續等向性蝕刻製程期間對半導體基質材料層10的側向蝕刻進行限制的結構。
內梳溝槽31及外梳溝槽41內的每一梳溝槽齒部分可包括彼此平行的多個梳溝槽齒部分。每一梳溝槽齒部分在側向上沿著梳溝槽齒部分的共用縱向方向遠離各自的梳溝槽軸部分延伸。 每一梳溝槽齒部分可沿著縱向方向伸長且可具有幹區，所述幹區具有實質上均勻的寬度且貼合到各自的梳溝槽軸部分，且每一梳溝槽齒部分可具有尖端段，所述尖端段具有隨著距各自的梳溝槽軸部分的距離而逐漸減小的寬度。梳溝槽齒部分內的梳溝槽齒部分的共用縱向方向可成介於從1度到10度的範圍內(例如從2度到8度)的角度。每一梳溝槽齒部分的尖端段可有利地用於在隨後將形成的可移動結構的位移期間增大電容的變化。
對於第一內梳溝槽311及第一外梳溝槽411中的所有梳溝槽齒部分，第一內梳溝槽311的梳溝槽齒部分與第一外梳溝槽411的梳溝槽齒部分可以平行的縱向方向交錯。交錯區可包括第一內梳溝槽311的尖端段及第一外梳溝槽411的梳溝槽齒部分。同樣，對於第二內梳溝槽312及第二外梳溝槽412中的所有梳溝槽齒部分，第二內梳溝槽312的梳溝槽齒部分與第二外梳溝槽412的梳溝槽齒部分可以平行的縱向方向交錯。交錯區可包括第二內梳溝槽312的尖端段及第二外梳溝槽412的梳溝槽齒部分。第二內梳溝槽312的梳溝槽齒部分及第二外梳溝槽412的梳溝槽齒部分的縱向方向可相對於第一內梳溝槽311的梳溝槽齒部分及第一外梳溝槽411的梳溝槽齒部分的縱向方向在與第二水平方向hd2相反的方向上傾斜。梳溝槽(31、41、51)的整體圖案可具有沿著第一水平方向hd1延伸的鏡像對稱面(MSP)。
在一個實施例中，在俯視圖中，隨後將形成檢測質量的區域及所述兩個內梳溝槽(311、312)的在側向上沿著第一水平方向hd1延伸的梳溝槽軸部分的一些部分的區域可位於第一半導體氧化物板12A的一對縱向側壁之間。隨後可例如通過灰化來移 除光阻層37。
壕溝槽(81、91、96、86)可在側向上環繞內梳溝槽31及外梳溝槽41的區域。舉例來說，壕溝槽(81、91、96、86)可包括：近端壕溝槽81，在側向上環繞內梳溝槽31及外梳溝槽41；中間壕溝槽91，在側向上環繞近端壕溝槽81；遠端壕溝槽96，在側向上環繞中間壕溝槽91；以及懸掛彈簧壕溝槽86，對近端壕溝槽81的相應一對段與所述兩個外梳溝槽(411、412)的梳溝槽軸部分進行連接。
參照圖7A及圖7B，可在半導體基質材料層10的位於梳溝槽(31、41、51)中、壕溝槽(81、91、96、86)中的在實體上暴露出的表面上以及半導體基質材料層10的第二水平表面102之上共形地形成介電襯墊層。在一個實施例中，可通過氧化製程形成介電襯墊層，所述氧化製程將半導體基質材料層10的在實體上暴露出的表面部分轉換成半導體氧化物襯墊，例如氧化矽襯墊。作為另外一種選擇，可通過共形地沉積介電材料(例如氧化矽、氮化矽、介電金屬氧化物(例如氧化鋁和/或氧化鉿))來形成介電襯墊層。介電襯墊層的厚度可介於從4nm到100nm的範圍內，例如從6nm到20nm。一般來說，可對介電襯墊層的厚度進行優化，以使隨後將形成的梳結構之間的電容耦合最大化且使通過介電襯墊層的漏電流最小化。
隨後，可在梳溝槽(31、41、51)及壕溝槽(81、91、96、86)的其餘體積中以及在介電襯墊層的上覆在半導體基質材料層10的第二水平表面102上的水平延伸部分之上沉積導電材料。導電材料可包括摻雜的半導體材料或金屬材料。舉例來說， 導電材料可包括可為p摻雜或n摻雜的重摻雜多晶矽。導電材料可填充梳溝槽(31、41、51)及壕溝槽(81、91、96、86)的其餘體積。
可使用平坦化製程移除導電材料的多餘部分及介電襯墊層的位於包括半導體基質材料層10的第二水平表面102的水平面上方的水平延伸部分。平坦化製程可使用化學機械平坦化(chemical mechanical planarization，CMP)和/或凹陷蝕刻製程(recess etch process)。在其中使用凹陷蝕刻製程的實施例中，可使用介電襯墊層的水平延伸部分作為凹陷蝕刻步驟的終點測量層，所述凹陷蝕刻步驟會移除上覆在介電襯墊的水平延伸部分上的導電材料。隨後，可通過等向性蝕刻步驟(例如使用稀氫氟酸的濕式蝕刻步驟)移除介電襯墊的水平延伸部分。在其中使用化學機械平坦化(CMP)製程的實施例中，在上覆在介電襯墊的水平延伸部分上的導電材料的研磨期間介電襯墊的水平延伸部分可用作平坦化停止層。隨後，可通過等向性蝕刻步驟(例如使用稀氫氟酸的濕式蝕刻步驟)移除介電襯墊的水平延伸部分。
介電襯墊層的剩餘部分包括介電襯墊(32、42、52、82、92、87、97)。介電襯墊(32、42、52、82、92、87、97)包括形成在內梳溝槽31中的相應一者內的內介電襯墊32、形成在外梳溝槽41中的相應一者內的外介電襯墊42、形成在檢測質量阻障溝槽51中的相應一者內的阻障介電襯墊52以及壕溝槽介電襯墊(82、92、87、97)。導電填充材料的剩餘部分包括導電填充材料部分(34、44、54、84、94、89、99)。導電填充材料部分(34、44、54、84、94、89、99)包括可形成在內梳溝槽31中的相應一者內 的內導電填充材料部分34、形成在外梳溝槽41中的相應一者內的外導電填充材料部分44、形成在檢測質量阻障溝槽51中的相應一者內的阻障導電填充材料部分54以及形成在壕溝槽(81、91、86、96)中的相應一者內的壕溝槽填充材料部分(84、94、89、99)。
介電襯墊層的剩餘部分與導電材料的剩餘部分的組合包括梳結構(30、40)。具體來說，內介電襯墊32與內導電填充材料部分34的每一組合包括內梳結構30，且外介電襯墊42與外導電填充材料部分44的每一組合包括外梳結構40。可在鏡像對稱面(MSP)的一側上形成包括第一內梳結構301與第一外梳結構401的第一交錯梳結構(301、401)，且可在鏡像對稱面(MSP)的相對的側上形成包括第二內梳結構302與第二外梳結構402的第二交錯梳結構(302、402)。可在每一檢測質量阻障溝槽51中形成包括阻障介電襯墊52及阻障導電填充材料部分54的阻障結構50。
壕溝槽介電襯墊(82、92、87、97)可包括可形成在近端壕溝槽81中的內介電襯墊82、可形成在中間壕溝槽91中的中間介電襯墊92、可形成在遠端壕溝槽96中的外介電襯墊97以及可形成在懸掛彈簧壕溝槽86中的懸掛彈簧介電襯墊87。壕溝槽填充材料部分(84、94、89、99)可包括可形成在近端壕溝槽81中的近端填充材料部分84、可形成在中間壕溝槽91中的中間填充材料部分94、可形成在遠端壕溝槽96中的遠端填充材料部分99以及可形成在懸掛彈簧壕溝槽86中的懸掛彈簧填充材料部分89。
內介電襯墊82與近端填充材料部分84的組合構成近端壁結構80。中間介電襯墊92與中間填充材料部分94的組合構成中間壁結構90。外介電襯墊97與遠端填充材料部分99的組合構 成遠端壁結構95。懸掛彈簧介電襯墊87與懸掛彈簧填充材料部分89的每一組合構成懸掛壁結構85。
一般來說，梳結構(30、40)中的每一者可包括各自的介電襯墊(32或42)及各自的導電填充材料部分(34或44)。梳結構(30、40)中的每一者從半導體基質材料層10的第二水平表面102朝半導體基質材料層10的位於與第二半導體氧化物板12B的界面處的第一水平表面101延伸。每一介電襯墊(32、42)可為介電襯墊層的圖案化部分，且每一導電填充材料部分(34、44)可為導電填充材料的剩餘部分。在一個實施例中，梳結構(30、40)包括一對內梳結構(301、302)及一對外梳結構(401、402)，所述一對內梳結構(301、302)可通過半導體基質材料層10的第一部分而在側向上間隔開，所述一對外梳結構(401、402)與所述一對內梳結構(301、302)交錯。外梳結構(401、402)的梳軸部分沿著第一水平方向hd1延伸且接著沿著第二水平方向hd2延伸，以彼此鄰接，從而界定實質上矩形的區域，所述區域在側向上完全被外梳結構(401、402)的組合梳軸部分包圍。換句話說，外梳結構(401、402)的梳軸部分可構成在側向上包圍外梳結構(401、402)的所有齒部分及整個內梳結構(301、302)的框架。
可形成兩個交錯梳結構(30、40)，所述兩個交錯梳結構(30、40)具有複製所述兩個交錯梳圖案的圖案的水平橫截面形狀。每一交錯梳結構(30、40)可包括內梳結構30及外梳結構40。第一交錯梳結構包括位於鏡像對稱面(MSP)的一側上的第一內梳結構301與第一外梳結構401。第二交錯梳結構包括位於鏡像對 稱面(MSP)的相對的側上的第二內梳結構302與第二外梳結構402。
每一內梳結構30包括各自的梳結構軸部分及各自的梳結構齒部分，所述梳結構軸部分複製梳軸圖案，所述梳結構齒部分複製梳齒圖案且與所述各自的梳結構軸部分鄰接。內梳結構30的每一梳結構軸部分可在具有或不具有側向起伏的情況下在側向上沿著第一水平方向hd1延伸。每一外梳結構40包括各自的梳結構軸部分及各自的梳結構齒部分，所述梳結構軸部分複製梳軸圖案，所述梳結構齒部分複製梳齒圖案且與所述各自的梳結構軸部分鄰接。外梳結構40的每一梳結構軸部分可在具有或不具有側向起伏的情況下在側向上沿著第一水平方向hd1延伸。外梳結構40內的梳結構軸部分可與在側向上沿著第二水平方向hd2延伸的梳結構延伸部分46鄰接。具體來說，外梳結構40內的梳結構軸部分中的每一者的端段可與梳結構延伸部分46的端段鄰接，使得外梳結構40內的所述一組梳結構軸部分與梳結構延伸部分46共同形成大致矩形形狀，所述大致矩形形狀界定隨後將在半導體基質材料層10中形成的空腔的外邊界。
所述兩個交錯梳結構(30、40)可被排列成使得所述兩個內梳結構(301、302)彼此靠近且所述兩個外梳結構(401、402)彼此遠離。換句話說，所述兩個外梳結構(401、402)的梳結構軸部分之間的沿著第二水平方向hd2的側向分隔距離大於所述兩個內梳結構(301、302)的梳結構軸部分之間的側向分隔距離。
可在所述兩個內梳結構(301、302)的梳結構軸部分之間設置半導體基質材料層10的具有大致細長的矩形形狀的第一部 分，所述第一部分對應於隨後可從其中圖案化出檢測質量(即，中心質量部分)的區。可在檢測質量阻障溝槽51中形成阻障結構50。一對阻障結構50可沿著第一水平方向hd1而在側向上間隔開。所述兩個內梳結構(301、302)的梳結構軸部分可具有包繞在阻障結構50周圍的延伸部分，且隨後用於形成在後續等向性蝕刻製程期間對半導體基質材料層10的側向蝕刻進行限制的結構。
內梳結構30及外梳結構40內的每一梳結構齒部分包括可彼此平行的多個梳結構齒部分。每一梳結構齒部分在側向上沿著梳結構齒部分的共用縱向方向遠離各自的梳結構軸部分延伸。每一梳結構齒部分可沿著縱向方向伸長且可具有幹區，所述幹區具有實質上均勻的寬度且貼合到各自的梳結構軸部分，且每一梳結構齒部分可具有尖端段，所述尖端段具有隨著距各自的梳結構軸部分的距離而逐漸減小的寬度。梳結構齒部分內的梳結構齒部分的共用縱向方向可成介於從1度到10度的範圍內(例如從2度到8度)的角度。每一梳結構齒部分的尖端段可有利地用於在隨後將形成的可移動結構的位移期間增大電容的變化。
對於第一內梳結構301及第一外梳結構401中的所有梳結構齒部分，第一內梳結構301的梳結構齒部分與第一外梳結構401的梳結構齒部分可以平行的縱向方向交錯。交錯區可包括第一內梳結構301的尖端段及第一外梳結構401的梳結構齒部分。同樣，對於第二內梳結構302及第二外梳結構402中的所有梳結構齒部分，第二內梳結構302的梳結構齒部分與第二外梳結構402的梳結構齒部分可以平行的縱向方向交錯。交錯區可包括第二內梳結構302的尖端段及第二外梳結構402的梳結構齒部分。第二 內梳結構302的梳結構齒部分及第二外梳結構402的梳結構齒部分的縱向方向可相對於第一內梳結構301的梳結構齒部分及第一外梳結構401的梳結構齒部分的縱向方向在與第二水平方向hd2相反的方向上傾斜。梳結構(30、40)及阻障結構50的整體圖案可具有沿著第一水平方向hd1延伸的鏡像對稱面(MSP)。
參照圖8A及圖8B，可在半導體基質材料層10的第二水平表面102上及梳結構(30、40)之上形成金屬材料部分(110、120、130)。舉例來說，可在示例性結構之上形成圖案化沉積罩幕(未示出)(例如圖案化光阻層)，且可通過物理氣相沉積來沉積至少一種金屬材料。所述至少一種金屬材料可包括例如金屬襯墊材料(例如TiN、TaN或WN)及凸塊下金屬材料(例如Ni、Cr、Cu)及其堆疊。所述至少一種金屬材料的厚度可介於從100nm到2,000nm的範圍內，但也可使用更小的厚度及更大的厚度。可例如通過剝除製程(lift-off process)移除圖案化沉積罩幕及所述至少一種金屬材料的上覆在圖案化沉積罩幕上的部分。
所述至少一種金屬材料的沉積在內梳結構30上的剩餘部分包括可移動金屬板110。所述至少一種金屬材料的沉積在外梳結構40上的剩餘部分包括固定金屬板120。所述至少一種金屬材料的沉積在半導體基質材料層10上的剩餘部分包括彈簧結構130，彈簧結構130可包括位於彈簧結構130的內框架與彈簧結構130的外框架之間的開口。彈簧結構130可具有合適的圖案，以向固定梳結構40的相對的部分提供電偏置電壓的施加。
參照圖9A及圖9B，可在各種金屬材料部分(110、120、130)之上施加蝕刻罩幕材料層67，且可將蝕刻罩幕材料層67微 影圖案化以形成穿過蝕刻罩幕材料層67的開口。蝕刻罩幕材料層67可包含光阻材料，或者可包含硬罩幕材料(例如氮化矽、氧化矽或介電金屬氧化物)。可直接將蝕刻罩幕材料層67圖案化(如果蝕刻罩幕材料層67包含光阻材料)，或者可通過如下方式將蝕刻罩幕材料層67圖案化：在蝕刻罩幕材料層67上方施加光阻層且將光阻層圖案化並使用非等向性蝕刻製程將光阻層中的圖案轉移到蝕刻罩幕材料層中。
可將圖案化蝕刻罩幕層67中的開口的圖案選擇成使得在由外梳結構40的梳軸部分及梳結構延伸部分46界定的邊界內形成圖案化蝕刻罩幕層67中的開口的子集。此外，圖案化蝕刻罩幕層67中的開口的圖案不與梳結構(30、40)、梳結構延伸部分46、阻障結構50、或者半導體基質材料層10的位於中間壁結構90與遠端壁結構95之間的一部分的區域交疊。圖案化蝕刻罩幕層67中的開口位於其中不存在金屬材料部分(110、120、130)的區域內。圖案化蝕刻罩幕層67中的開口的子集可上覆在相鄰各對梳結構齒部分之間的間隙的區域上。在阻障結構50與梳結構延伸部分46之間可形成圖案化蝕刻罩幕層67中的開口的子集。圖案化蝕刻罩幕層67中的開口不存在於半導體基質材料層10的位於內梳結構30的一對梳結構軸部分與內梳結構30的側向延伸部之間以及位於一對阻障結構50之間的第一部分內。可在近端壁結構80與梳結構延伸部分46之間形成圖案化蝕刻罩幕層67中的開口的子集。
參照圖10A及圖10B，可使用非等向性蝕刻製程與等向性蝕刻製程的組合或者使用等向性蝕刻製程來對半導體基質材料 層10的未被圖案化蝕刻罩幕層67遮蔽的部分進行蝕刻。在一個實施例中，可形成非等向性蝕刻製程，以穿過半導體基質材料層10的未被遮蔽部分進行蝕刻。可在圖案化蝕刻罩幕層67中的開口之下將深溝槽形成到第一半導體氧化物板12A的深度。
隨後，可執行使用等向性蝕刻劑的等向性蝕刻製程，所述等向性蝕刻製程相對於第一半導體氧化物板及第二半導體氧化物板(12A、12B)的介電材料及介電襯墊(32、42、52)的介電材料選擇性地蝕刻半導體基質材料層10的半導體材料。可通過等向性蝕刻製程移除半導體基質材料層10的一部分。半導體基質材料層10的被移除部分包括位於由外梳結構40內的梳結構軸部分、梳結構延伸部分46及內壁結構80界定的側向邊界內以及位於內梳結構30的梳結構軸部分的外部的部分。半導體基質材料層10的被移除部分在本文中被稱為半導體基質材料層10的第二部分。此外，移除半導體基質材料層10的位於中間壁結構90與遠端壁結構95之間的部分。半導體基質材料層10的在等向性蝕刻製程之後保留下來且位於遠端壁結構95的外部的未被蝕刻部分在本文中被稱為半導體基質層10M。半導體基質材料層10的在等向性蝕刻製程之後保留下來且位於近端壁結構80與中間壁結構90之間的未被蝕刻部分在本文中被稱為半導體框架10F。
等向性蝕刻製程可使用濕式蝕刻製程，所述濕式蝕刻製程相對於第一半導體氧化物板及第二半導體氧化物板(12A、12B)的材料及介電襯墊(32、42、52)的材料選擇性地蝕刻半導體基質材料層10的半導體材料。在一個實施例中，濕式蝕刻製程可使用熱三甲基-2羥乙基氫氧化銨(trimethyl-2 hydroxyethyl ammonium hydroxide)(“熱TMY”)或四甲基氫氧化銨(tetramethyl ammonium hydroxide，TMAH)。可將等向性蝕刻製程的持續時間選擇成使得等向性蝕刻製程的蝕刻前端(etch front)到達第二半導體氧化物板12B的頂表面的位於由外梳結構40內的梳結構軸部分、梳結構延伸部分46及近端壁結構80的組合界定的區域內的部分的整個區域。梳結構延伸部分46通過彈簧壁結構85及內壁結構80貼合到半導體框架10F。
可移動結構包括內梳結構30、半導體基質材料層10的位於內梳結構30之間的第一部分且在等向性蝕刻製程之後保持未被蝕刻，且可將貼合到半導體基質材料層10的第一部分的一對阻障結構50從半導體基質材料層10的剩餘的未被蝕刻部分(其在本文中被稱為第三部分)剝離，所述剩餘的未被蝕刻部分保留在外梳結構40內的梳結構軸部分、梳結構延伸部分46及近端壁結構80的組合的外部。在一個實施例中，當等向性蝕刻劑流動經過由內梳結構30的梳結構軸部分的延伸部及阻障結構50的延伸部界定的曲折通道(meandering channel)時，半導體基質材料層10的第一部分的週邊區可被等向性蝕刻劑並行地蝕刻。
半導體基質材料層10的第一部分包括可移動結構的檢測質量，所述檢測質量在本文中被稱為中心質量部分10A。半導體基質材料層10的第三部分在本文中被稱為半導體基質層10M。第一半導體氧化物板及第二半導體氧化物板(12A、12B)以及介電襯墊(32、42、52)充當對在移除半導體基質材料層10的第二部分時形成的空腔61的範圍進行界定的蝕刻阻障結構。外梳結構40內的梳結構軸部分的內側壁、梳結構延伸部分46的內側壁及近端 壁結構80的內側壁可充當空腔61的外側向邊界。內梳結構30的梳結構軸部分的側壁可充當空腔61的內側向邊界，空腔61包圍半導體基質材料層10的未被等向性蝕刻製程蝕刻的第一部分。
凹陷空腔13的容積可併入到空腔61中。在其中操作基板20包含例如矽等半導體材料的實施例中，可使操作基板20的未被第二半導體氧化物板12B覆蓋的表面等向性地凹陷以形成被添加到空腔61的空隙。所述空隙可具有位於第二半導體氧化物板12B的週邊之下的底切部。等向性蝕刻劑可在側向上對半導體基質材料層10的位於由外梳結構40內的梳結構軸部分、梳結構延伸部分46及近端壁結構80形成的邊界之下的部分以及半導體基質材料層10的位於邊界的外部的底切部分進行蝕刻。
在替代實施例中，可省略非等向性蝕刻製程，且可使等向性蝕刻製程伸長以穿過半導體基質材料層10的第二部分進行蝕刻，從而形成空腔。在此種實施例中，可延長等向性蝕刻製程的持續時間，以確保等向性蝕刻製程的蝕刻前端到達第二半導體氧化物板12B的位於由外梳結構40內的梳結構軸部分、梳結構延伸部分46及近端壁結構80的組合界定的區域內的頂表面的部分的整個區域。
一般來說，可通過圖案化蝕刻罩幕層67中的開口來施加等向性蝕刻製程的等向性蝕刻劑。等向性蝕刻劑相對於半導體氧化物板(12A、12B)的材料且相對於與半導體基質材料層10接觸的梳結構(30、40)的材料蝕刻半導體基質材料層10的半導體材料，梳結構(30、40)的材料可為介電襯墊(32、42)的材料。可使用等向性蝕刻製程相對於梳結構(30、40)選擇性地移除半 導體基質材料層10的在側向上環繞半導體基質材料層10的第一部分的第二部分。第一半導體氧化物板12A、一對內梳結構30及圖案化蝕刻罩幕層67可保護半導體基質材料層10的第一部分免受等向性蝕刻製程的蝕刻劑影響，圖案化蝕刻罩幕層67位於半導體基質材料層10的第二水平表面102上且覆蓋梳結構30。
圖案化蝕刻罩幕層67的覆蓋半導體基質材料層10的第一部分的部分在等向性蝕刻製程期間保護半導體基質材料層10的第一部分的前側表面。第一半導體氧化物板12A在等向性蝕刻製程期間保護半導體基質材料層10的第一部分的後側。因此，在等向性蝕刻製程之後，作為半導體基質材料層10的第一部分的中心質量部分10A在第一半導體氧化物板12A和與圖案化蝕刻罩幕層67的界面之間可具有均勻的厚度。在一個實施例中，中心質量部分10A在側向上被內梳結構30的梳結構軸部分及阻障結構50包圍的整個區域內可具有均勻的厚度。
可通過移除半導體基質材料層10的第二部分來形成空腔61。包括半導體基質材料層10的未被蝕刻的第三部分的半導體基質層10M在側向上環繞空腔61。可通過等向性蝕刻製程將包括半導體基質材料層10的第一部分與所述一對內梳結構30的組合的可移動結構(10A、30、50)從半導體基質層10M剝離。
內梳結構30是可移動結構(10A、30、50)的組件且在下文中被稱為可移動梳結構30。可移動梳結構30包括第一可移動梳結構301及第二可移動梳結構302。內梳結構30的梳結構齒部分包括可移動結構(10A、30、50)的可移動梳指狀件。
外梳結構40是固定元件，且因此在下文中被稱為固定梳 結構40。固定梳結構40包括第一固定梳結構401及第二固定梳結構402。固定梳結構40的梳結構齒部分包括固定梳指狀件。
參照圖11A及圖11B，可例如通過灰化來移除圖案化蝕刻罩幕層67。金屬材料部分(110、120、130)位於可移動結構(10A、30、50)的頂表面上、固定梳結構40的頂表面上、半導體框架10F的頂表面上及半導體基質層10M的頂表面上。金屬材料部分(110、120、130)包括形成在可移動結構(10A、30、50)上的可移動金屬板110、形成在固定梳結構40上的固定金屬板120以及形成在半導體框架10F及半導體基質層10M上以及半導體框架10F與半導體基質層10M之間的間隙之上的彈簧結構130。彈簧結構130包括位於間隙的區域之上的開口，以提供彈性。
參照圖12，可例如通過真空切割(vacuum dicing)將操作基板20之上的每一加速度計100單體化。隨後，可例如通過移除半導體氧化物板(12A、12B)來剝離操作基板20。舉例來說，可執行使用氫氟酸的濕式蝕刻來移除半導體氧化物板(12A、12B)。每一加速度計100可電連接到控制器電路或電連接到採用佈線配線的控制單元，所述佈線配線可貼合到彈簧結構130或貼合到固定金屬板120。控制電路或控制單元可被配置成基於加速度計100內的電容器結構的電容的變化來測量加速度。
共同參照圖1A到圖12且根據本公開的各種實施例，提供一種微機電系統(MEMS)元件，所述微機電系統(MEMS)元件包括：可移動結構(10A、30、50)，位於側向限制空間中且包括中心質量部分10A及第一可移動梳結構301，所述第一可移動梳結構301包括貼合到所述中心質量部分10A的第一側壁的內梳 軸部分(即，第一內梳結構301的梳結構軸部分)及在側向上從梳軸部分突出的第一可移動梳指狀件(即，第一內梳結構301的梳結構齒部分)。中心質量部分10A包括第一半導體材料的一部分。包含第一半導體材料的氧化物的半導體氧化物板(例如第一半導體氧化物板12A)覆蓋中心質量部分10A的整個底表面。第一可移動梳結構301包括介電襯墊(例如內介電襯墊32)及導電填充材料部分(例如內導電填充材料部分34)，所述介電襯墊在實體上暴露於側向限制空間內的空腔，所述導電填充材料部分位於內梳軸部分內且連續地延伸到第一可移動梳指狀件中的每一者中並在側向上被介電襯墊32包圍。
在一個實施例中，可移動結構(10A、30、50)包括第二可移動梳結構302，所述第二可移動梳結構302包括貼合到所述中心質量部分10A的第二側壁的另一內梳軸部分(即，第二內梳結構302的梳結構軸部分)及在側向上從內梳軸部分突出的第二可移動梳指狀件(即，第二內梳結構302的梳結構齒部分)。在一個實施例中，半導體氧化物板12A具有比內梳軸部分與外梳軸部分之間的側向間距大的寬度。在一個實施例中，半導體氧化物板12A接觸內梳軸部分的底表面及外梳軸部分的底表面。
在一個實施例中，所述側向限制空間可位於半導體基質層10M中的開口內，所述半導體基質層10M包括第一半導體材料的另一部分。在一個實施例中，第一固定梳結構401可固定於側向限制空間的第一側壁且可包括與第一可移動梳指狀件交錯的第一固定梳指狀件(即，第一外梳結構401的梳結構齒部分)。
在一個實施例中，本公開的MEMS元件可包括MEMS加 速度計，所述MEMS加速度計被配置成通過感測包括第一可移動梳結構301及第一固定梳結構401的電容器結構的電容的變化來測量可移動結構(10A、30、50)相對於第一固定梳結構401的位移。
根據本公開的一個方面，提供一種微機電系統(MEMS)加速度計，所述微機電系統(MEMS)加速度計包括位於側向限制空間中的可移動結構(10A、30、50)。可移動結構(10A、30、50)可包括中心質量部分10A、第一可移動梳結構301及第二可移動梳結構302，中心質量部分10A包括第一半導體材料的一部分，第一可移動梳結構301固定於中心質量部分10A的第一側，第二可移動梳結構302固定於中心質量部分10A的第二側。第一可移動梳結構301及第二可移動梳結構302中的每一者包括各自的梳軸部分及在側向上從所述各自的梳軸部分突出的各組可移動梳指狀件(即，梳結構齒部分)。第一固定梳結構401固定於所述側向限制空間的第一側壁且包括與第一可移動梳指狀件交錯的第一固定梳指狀件(即，第一外梳結構401的梳結構齒部分)。第二固定梳結構402固定於所述側向限制空間的第二側壁且包括與第二可移動梳指狀件交錯的第二固定梳指狀件(即，第二外梳結構402的梳結構齒部分)。包含第一半導體材料的氧化物的半導體氧化物板(例如第一半導體氧化物板12A)覆蓋中心質量部分10A的整個底表面。
在一個實施例中，第一固定梳結構401包括附加介電襯墊(例如外介電襯墊42)及附加導電填充材料部分(例如外導電填充材料部分44)，所述附加介電襯墊在實體上暴露於所述側向限 制空間內的空腔，所述附加導電填充材料部分位於第一固定梳指狀件中的相應一者內且在側向上被附加介電襯墊42包圍。在一個實施例中，第一可移動梳結構301、第二可移動梳結構302、第一固定梳結構401及第二固定梳結構402中的每一者包括各自的介電襯墊(32、34)且包括各自的導電填充材料部分(34、44)，所述介電襯墊(32、34)在實體上暴露於所述側向限制空間內的空腔。在一個實施例中，導電填充材料部分(34、44)可具有與中心質量部分10A及半導體基質層10M的第一半導體材料不同的材料成分。
在一個實施例中，第一半導體氧化物板12A可具有比中心質量部分10A與第一可移動梳結構301之間的界面和中心質量部分10A與第二可移動梳結構302之間的界面之間的側向間距大的寬度。在一個實施例中，第一半導體氧化物板12A可沿著第二水平方向hd2具有比中心質量部分10A與內梳結構30的所述兩個梳結構軸部分(其不包括內梳結構30的梳結構齒部分)的組合大的側向範圍。在此實施例中，第一半導體氧化物板12A的週邊部分的平面頂表面可在實體上暴露於位於第一可移動梳結構301內的相鄰各對可移動梳指狀件之間以及第二可移動梳結構302內的相鄰各對可移動梳指狀件之間的空腔61。
在一個實施例中，中心質量部分10A的頂表面及每一導電填充材料部分(34、44、54)的頂表面可在實體上暴露於所述側向限制空間內的空腔61。中心質量部分10A的整個頂表面(其面對半導體晶粒70)可位於水平面內。中心質量部分10A的整個底表面(其接觸第一半導體氧化物板12A)可位於另一水平面內。 在一個實施例中，中心質量部分10A的厚度可為均勻的。
在一個實施例中，本公開的MEMS元件可包括MEMS加速度計。可移動結構(10A、30、50)與半導體基質層10M的組合可貼合到半導體結構(例如半導體晶粒70)，所述半導體結構包括半導體基板72、位於半導體基板72上的場效電晶體(包括半導體元件74的子集)及形成在介電材料層76內的金屬內連線結構。所述場效電晶體可包括如下電路：所述電路被配置成通過感測包括所述一對可移動梳結構30及所述一對固定梳結構40的電容器結構的電容的變化來測量可移動結構(10A、30、50)相對於所述一對固定梳結構40及半導體基質層10M的位移。
在一個實施例中，本公開的MEMS元件可包括電容器結構，所述電容器結構包括第一固定梳結構401和/或第二固定梳結構402的導電填充材料部分(例如外導電填充材料部分44)的兩個子集作為第一導電節點及第二導電節點。在一個實施例中，可通過對位於所述一對外梳結構(即，固定梳結構40)內的外導電填充材料部分44的第一子集進行電連接來形成電容器結構的第一導電節點，且可通過對位於所述一對外梳結構40內的外導電填充材料部分44的第二子集進行電連接來形成電容器結構的第二導電節點。在一個實施例中，第一子集內的外導電填充材料部分44與第二子集內的外導電填充材料部分44可在每一外梳結構40內交替。在例示性實例中，可使用從1開始的正整數對外梳結構(即，固定梳結構40)中的每一者內的外導電填充材料部分44依序進行數位編號，且一組奇數編號的外導電填充材料部分44可連接到電容器結構的第一導電節點，且一組偶數編號的外導電填充材料部 分44可連接到電容器結構的第二導電節點。
根據本公開的另一方面，提供一種微機電系統(MEMS)加速度計，所述MEMS元件可包括位於側向限制空間中的可移動結構(10A、30、50)。可移動結構可包括中心質量部分10A、第一可移動梳結構301及第二可移動梳結構302，中心質量部分10A包括第一半導體材料的一部分，第一可移動梳結構301固定於中心質量部分的第一側，第二可移動梳結構302固定於中心質量部分10A的第二側，其中第一可移動梳結構301及第二可移動梳結構302中的每一者包括各自的梳軸部分及在側向上從所述各自的梳軸部分突出的各組可移動梳指狀件。所述MEMS元件還可包括第一固定梳結構401，第一固定梳結構401固定於所述側向限制空間的第一側壁且包括與第一可移動梳結構301的所述各組可移動梳指狀件交錯的第一固定梳指狀件。所述MEMS元件還可包括第二固定梳結構402，第二固定梳結構402固定於所述側向限制空間的第二側壁且包括與第二可移動梳指狀件交錯的第二固定梳指狀件。所述MEMS元件還可包括半導體氧化物板12A，半導體氧化物板12A包含第一半導體材料10的氧化物且覆蓋中心質量部分10A的整個底表面。
一般來說，本公開的MEMS加速度計可被配置成通過感測包括至少第一固定梳結構401及第一固定梳結構402的電容器結構的電容的變化來測量可移動結構(10A、30、50)相對於第一固定梳結構401和/或第二固定梳結構402的位移。所述電容器結構可包括第一可移動梳結構301、第二可移動梳結構302、第一固定梳結構401及第二固定梳結構402。
參照圖13，流程圖1300示出根據本公開實施例的可被執行以形成MEMS元件的一組處理步驟。在步驟1310處，可通過使半導體基質材料層10的第一水平表面101的區域凹陷而形成凹陷表面。在步驟1320處，可在所述凹陷表面上形成半導體氧化物板(例如第一半導體氧化物板12A)。在步驟1330處，可在半導體基質材料層10中形成從半導體基質材料層10的第二水平表面102朝半導體基質材料層10的第一水平表面101延伸的梳結構(30、40)。梳結構(30、40)包括一對內梳結構30及一對外梳結構40，所述一對內梳結構30通過半導體基質材料層10的第一部分而在側向上間隔開，所述一對外梳結構40與所述一對內梳結構交錯。在步驟1340處，可使用等向性蝕刻製程相對於梳結構(30、40)選擇性地移除半導體基質材料層10的在側向上環繞半導體基質材料層10的第一部分的第二部分。半導體氧化物板12A、所述一對內梳結構30及圖案化蝕刻罩幕層67保護半導體基質材料層10的第一部分免受等向性蝕刻製程的蝕刻劑影響，所述圖案化蝕刻罩幕層67位於第二水平表面102上且覆蓋梳結構(30、40)。在步驟1350處，可將半導體晶粒70貼合到半導體基質材料層10M，且可對操作基板20進行薄化以提供包圍材料層(enclosure material layer)120。可對接合總成進行切割以提供包括各自的加速度計100的分立的MEMS元件。
因此，根據本公開的另一方面，提供一種形成微機電系統(MEMS)加速度計的方法，形成MEMS元件的方法可包括通過使半導體基質材料層10的第一水平表面101的區域凹陷而形成凹陷表面13的操作。所述方法還可包括在凹陷表面13上形成半 導體氧化物板12A的操作。所述方法可包括形成從半導體基質材料層10的第二水平表面102朝第一水平表面101延伸的梳結構(30、40)的操作，其中所述梳結構包括一對內梳結構(301、302)及一對外梳結構401、402，所述一對內梳結構(301、302)通過半導體基質材料層的第一部分而在側向上間隔開，所述一對外梳結構401、402與所述一對內梳結構(301、302)交錯。所述方法還包括使用等向性蝕刻製程相對於梳結構(301、302、401、402)選擇性地移除半導體基質材料層10的在側向上環繞半導體基質材料層的第一部分的第二部分的操作，其中半導體氧化物板12A、所述一對內梳結構301、302及圖案化蝕刻罩幕層保護半導體基質材料層10的第一部分10A免受等向性蝕刻製程的蝕刻劑影響，所述圖案化蝕刻罩幕層位於第二水平表面102上且覆蓋所述梳結構。
在各種實施例中，可從半導體基質材料層10的第一部分提供包括中心質量部分10A的檢測質量，由於在半導體基質材料層10的第一部分的底表面處存在半導體氧化物板12A且由於在半導體基質材料層10的第一部分的頂表面處存在圖案化蝕刻罩幕層67，因此所述檢測質量可具有均勻的厚度。因此，可完全避免現有技術方法中存在的對檢測質量的底表面的隨機蝕刻，且中心質量部分10A可具有良好界定的質量，此可由可移動梳結構30的圖案以高精密度確定。可移動梳結構30的位移與被施加到可移動結構(10A、30、50)的慣性力成比例，所述慣性力與可移動結構(10A、30、50)的質量和可移動結構(10A、30、50)的加速度的乘積成比例。由於可以高精密度確定中心質量部分10A的質量，因此可以高精密度確定可移動結構(10A、30、50)的質量。 因此，對包括可移動結構(10A、30、50)以及固定梳結構40中的至少一者的電容器的電容變化的測量可提供對可移動結構(10A、30、50)的加速度的精確測量，且因此提供對MEMS元件所貼合到的物體的精確測量。加速度的高精確度測量可增強速度計算及行進距離計算的精確度以及加速度計所貼合到的物體所受的力的估測精確度。
本公開的加速度計100可用於測量例如移動元件、光學元件或車輛等任何物體的加速度和/或旋轉的各種應用。在所示出的實例中，加速度計100可用作光學圖像穩定系統中的致動器。
本揭露實施例提出一種微機電系統元件，包括：可移動結構，位於側向限制空間中，其中所述可移動結構包括中心質量部分及第一可移動梳結構，所述第一可移動梳結構包括貼合到所述中心質量部分的第一側壁的內梳軸部分及在側向上從所述內梳軸部分突出的多個第一可移動梳指狀件，其中：所述中心質量部分包括第一半導體材料的一部分；半導體氧化物板，包含所述第一半導體材料的氧化物，覆蓋所述中心質量部分的整個底表面；以及所述第一可移動梳結構包括介電襯墊及導電填充材料部分，所述介電襯墊在實體上暴露於基質內的空腔，所述導電填充材料部分位於所述內梳軸部分內且連續地延伸到所述多個第一可移動梳指狀件中的每一者中並在側向上被所述介電襯墊包圍。
在一些實施例中，所述可移動結構包括第二可移動梳結構，所述第二可移動梳結構包括貼合到所述中心質量部分的第二 側壁的另一內梳軸部分及在側向上從所述內梳軸部分突出的多個第二可移動梳指狀件。
在一些實施例中，所述半導體氧化物板的寬度大於所述內梳軸部分與外梳軸部分之間的側向間距。
在一些實施例中，所述半導體氧化物板接觸所述內梳軸部分的底表面及外梳軸部分的底表面。
在一些實施例中，所述側向限制空間位於半導體基質層中的開口內，所述半導體基質層包括所述第一半導體材料的另一部分。
在一些實施例中，所述的微機電系統元件，還包括第一固定梳結構，所述第一固定梳結構固定於所述側向限制空間的第一側壁上，且包括多個第一固定梳指狀件，所述多個第一固定梳指狀件與所述多個第一可移動梳指狀件交錯。
在一些實施例中，所述第一固定梳結構包括附加介電襯墊及附加導電填充材料部分，所述附加介電襯墊在實體上暴露於所述側向限制空間內的所述空腔，所述附加導電填充材料部分位於所述第一固定梳指狀件中的相應一者內且在側向上被所述附加介電襯墊包圍。
在一些實施例中，所述微機電系統元件包括微機電系統加速度計，所述微機電系統加速度計被配置成通過感測電容器結構的電容的變化來測量所述可移動結構相對於所述第一固定梳結構的位移，所述電容器結構包括所述第一可移動梳結構及所述第一固定梳結構。
在一些實施例中，所述中心質量部分的頂表面及所述導 電填充材料部分的頂表面實體上暴露於所述空腔；以及所述中心質量部分的整個所述頂表面位於水平面內。
本揭露實施例提出一種微機電系統加速度計，包括：可移動結構，位於側向限制空間中，其中所述可移動結構包括中心質量部分、第一可移動梳結構及第二可移動梳結構，所述中心質量部分包括第一半導體材料的一部分，所述第一可移動梳結構固定於所述中心質量部分的第一側上，所述第二可移動梳結構固定於所述中心質量部分的第二側上，其中所述第一可移動梳結構及所述第二可移動梳結構中的每一者包括各自的梳軸部分及在側向上從所述各自的梳軸部分突出的各組的多個可移動梳指狀件；第一固定梳結構，固定於所述側向限制空間的第一側壁上，且包括多個第一固定梳指狀件，所述多個第一固定梳指狀件與所述第一可移動梳結構的所述各組的多個可移動梳指狀件交錯；第二固定梳結構，固定於所述側向限制空間的第二側壁上，且包括多個第二固定梳指狀件，所述多個第二固定梳指狀件與所述多個第二可移動梳指狀件交錯；以及半導體氧化物板，包含所述第一半導體材料的氧化物且覆蓋所述中心質量部分的整個底表面。
在一些實施例中，所述第一可移動梳結構、所述第二可移動梳結構、所述第一固定梳結構及所述第二固定梳結構中的每一者包括各自的介電襯墊且包括各自的導電填充材料部分，所述介電襯墊在實體上暴露於所述側向限制空間內的空腔。
在一些實施例中，所述微機電系統加速度計被配置成通過感測電容器結構的電容的變化來測量所述可移動結構相對於所述第一固定梳結構及所述第二固定梳結構的位移，所述電容器結構包括所述第一可移動梳結構、所述第二可移動梳結構、所述第一固定梳結構及所述第二固定梳結構。
在一些實施例中，所述半導體氧化物板的寬度大於所述中心質量部分與所述第一可移動梳結構之間的界面和所述中心質量部分與所述第二可移動梳結構之間的界面之間的側向間距。
在一些實施例中，所述半導體氧化物板的週邊部分實體上暴露於所述空腔，所述空腔位於所述第一可移動梳結構內的相鄰各對可移動梳指狀件之間以及所述第二可移動梳結構內的相鄰各對可移動梳指狀件之間；所述側向限制空間位於半導體基質層中的開口內，所述半導體基質層包括所述第一半導體材料的另一部分；以及所述第一可移動梳結構、所述第二可移動梳結構、所述第一固定梳結構及所述第二固定梳結構中的每一者包括各自的導電填充材料部分，所述導電填充材料部分具有與所述第一半導體材料不同的材料成分。
本揭露實施例提出一種形成微機電系統元件的方法，包括：通過使半導體基質材料層的第一水平表面的區域凹陷而形成凹陷表面；在所述凹陷表面上形成半導體氧化物板；形成從所述半導體基質材料層的第二水平表面朝所述第一水平表面延伸的多個梳結構，其中所述多個梳結構包括一對內梳結構及一對外梳結構，所述一對內梳結構通過所述半導體基質材料層的第一部分而 在側向上間隔開，所述一對外梳結構與所述一對內梳結構交錯；以及使用等向性蝕刻製程相對於所述多個梳結構選擇性地移除所述半導體基質材料層的在側向上環繞所述半導體基質材料層的所述第一部分的第二部分，其中所述半導體氧化物板、所述一對內梳結構及圖案化蝕刻罩幕層保護所述半導體基質材料層的所述第一部分免受所述等向性蝕刻製程的蝕刻劑影響，所述圖案化蝕刻罩幕層位於所述第二水平表面上且覆蓋所述多個梳結構。
在一些實施例中，通過移除所述半導體基質材料層的所述第二部分而形成空腔；半導體基質層，包括所述半導體基質材料層的第三部分，在側向上環繞所述空腔；以及可移動結構，包括所述半導體基質材料層的所述第一部分與所述一對內梳結構的組合，從所述半導體基質層剝離。
在一些實施例中，形成所述多個梳結構包括：在所述半導體基質材料層中形成多個梳溝槽，其中所述多個梳溝槽中的每一者從所述半導體基質材料層的所述第二水平表面朝所述半導體基質材料層的所述第一水平表面延伸；以及在所述多個梳溝槽內形成所述多個梳結構，其中所述多個梳結構中的每一者包括各自的介電襯墊及各自的導電填充材料部分。
在一些實施例中，所述形成微機電系統元件的方法，更包括：在所述多個梳溝槽的實體上暴露出的表面上形成介電襯墊層；在形成所述介電襯墊層之後，在所述多個梳溝槽的剩餘體積中沉積導電填充材料；以及從所述多個梳溝槽的外部移除所述導電填充材料的一些部分，其中所述多個介電襯墊中的每一者包括 所述介電襯墊層的剩餘部分，而所述多個導電填充材料部分中的每一者包括所述導電填充材料的剩餘部分。
在一些實施例中，所述微機電系統元件包括微機電系統加速度計；以及將所述可移動結構與所述半導體基質層的組合貼合到半導體結構，所述半導體結構包括半導體基板、位於所述半導體基板上的多個場效電晶體及形成在多個介電材料層內的多個金屬內連線結構，其中所述多個場效電晶體包括如下電路：所述電路被配置成通過感測電容器結構的電容的變化來測量所述可移動結構相對於所述一對外梳結構及所述半導體基質層的位移，所述電容器包括所述一對內梳結構及所述一對外梳結構。
在一些實施例中，所述形成微機電系統元件的方法，更包括：在所述半導體基質材料層的所述第一水平表面上形成附加半導體氧化物板；在形成所述多個梳溝槽之前，將所述附加半導體氧化物板貼合到操作基板上，其中在所述半導體氧化物板與所述操作基板之間形成側向限制空間；通過施加蝕刻罩幕材料層，並形成穿過所述蝕刻罩幕材料層的多個開口，而在所述半導體基質材料層的所述第二水平表面上形成所述圖案化蝕刻罩幕層，其中所述多個開口形成在不與所述多個梳結構的區域交疊的多個區域中；以及通過所述圖案化蝕刻罩幕層中的所述開口，施加所述等向性蝕刻製程的等向性蝕刻劑，其中所述等向性蝕刻劑相對於所述半導體氧化物板的材料及所述附加半導體氧化物板的材料以及相對於與所述半導體基質材料層接觸的所述多個梳結構的材料選擇性地蝕刻所述半導體基質材料層的材料。
以上概述了若干實施例的特徵，以使所屬領域中的技術 人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對本文作出各種改變、代替及變更。
1310、1320、1330、1340、1350:步驟

Claims (10)

  1. 一種微機電系統元件，包括：可移動結構，位於側向限制空間中，其中所述可移動結構包括中心質量部分及第一可移動梳結構，所述第一可移動梳結構包括貼合到所述中心質量部分的第一側壁的內梳軸部分及在側向上從所述內梳軸部分突出的多個第一可移動梳指狀件，其中：所述中心質量部分包括第一半導體材料的一部分；半導體氧化物板，包含所述第一半導體材料的氧化物，覆蓋所述中心質量部分的整個底表面；以及所述第一可移動梳結構包括介電襯墊及導電填充材料部分，所述介電襯墊在實體上暴露於基質內的空腔，所述導電填充材料部分位於所述內梳軸部分內且連續地延伸到所述多個第一可移動梳指狀件中的每一者中並在側向上被所述介電襯墊包圍。
  2. 如請求項1所述的微機電系統元件，其中所述可移動結構包括第二可移動梳結構，所述第二可移動梳結構包括貼合到所述中心質量部分的第二側壁的另一內梳軸部分及在側向上從所述內梳軸部分突出的多個第二可移動梳指狀件。
  3. 如請求項2所述的微機電系統元件，其中所述半導體氧化物板的寬度大於所述內梳軸部分與外梳軸部分之間的側向間距，其中所述半導體氧化物板接觸所述內梳軸部分的底表面及外梳軸部分的底表面，其中所述側向限制空間位於半導體基質層中的開口內，所述半導體基質層包括所述第一半導體材料的另一部分。
  4. 如請求項1所述的微機電系統元件，還包括第一固定梳結構，所述第一固定梳結構固定於所述側向限制空間的第一側壁上，且包括多個第一固定梳指狀件，所述多個第一固定梳指狀件與所述多個第一可移動梳指狀件交錯，其中所述第一固定梳結構包括附加介電襯墊及附加導電填充材料部分，所述附加介電襯墊在實體上暴露於所述側向限制空間內的所述空腔，所述附加導電填充材料部分位於所述第一固定梳指狀件中的相應一者內且在側向上被所述附加介電襯墊包圍。
  5. 一種微機電系統加速度計，包括：可移動結構，位於側向限制空間中，其中所述可移動結構包括中心質量部分、第一可移動梳結構及第二可移動梳結構，所述中心質量部分包括第一半導體材料的一部分，所述第一可移動梳結構固定於所述中心質量部分的第一側上，所述第二可移動梳結構固定於所述中心質量部分的第二側上，其中所述第一可移動梳結構及所述第二可移動梳結構中的每一者包括各自的梳軸部分及在側向上從所述各自的梳軸部分突出的各組的多個可移動梳指狀件；第一固定梳結構，固定於所述側向限制空間的第一側壁上，且包括多個第一固定梳指狀件，所述多個第一固定梳指狀件與所述第一可移動梳結構的所述各組的多個可移動梳指狀件交錯；第二固定梳結構，固定於所述側向限制空間的第二側壁上，且包括多個第二固定梳指狀件，所述多個第二固定梳指狀件與所述多個第二可移動梳指狀件交錯；以及半導體氧化物板，包含所述第一半導體材料的氧化物且覆蓋所 述中心質量部分的整個底表面。
  6. 如請求項5所述的微機電系統加速度計，其中所述第一可移動梳結構、所述第二可移動梳結構、所述第一固定梳結構及所述第二固定梳結構中的每一者包括各自的介電襯墊且包括各自的導電填充材料部分，所述介電襯墊在實體上暴露於所述側向限制空間內的空腔。
  7. 如請求項6所述的微機電系統加速度計，其中所述微機電系統加速度計被配置成通過感測電容器結構的電容的變化來測量所述可移動結構相對於所述第一固定梳結構及所述第二固定梳結構的位移，所述電容器結構包括所述第一可移動梳結構、所述第二可移動梳結構、所述第一固定梳結構及所述第二固定梳結構。
  8. 一種形成微機電系統元件的方法，包括：通過使半導體基質材料層的第一水平表面的區域凹陷而形成凹陷表面；在所述凹陷表面上形成半導體氧化物板；形成從所述半導體基質材料層的第二水平表面朝所述第一水平表面延伸的多個梳結構，其中所述多個梳結構包括一對內梳結構及一對外梳結構，所述一對內梳結構通過所述半導體基質材料層的第一部分而在側向上間隔開，所述一對外梳結構與所述一對內梳結構交錯；以及使用等向性蝕刻製程相對於所述多個梳結構選擇性地移除所述半導體基質材料層的在側向上環繞所述半導體基質材料層的所述第一部分的第二部分，其中所述半導體氧化物板、所述一對內 梳結構及圖案化蝕刻罩幕層保護所述半導體基質材料層的所述第一部分免受所述等向性蝕刻製程的蝕刻劑影響，所述圖案化蝕刻罩幕層位於所述第二水平表面上且覆蓋所述多個梳結構。
  9. 如請求項8所述的形成微機電系統元件的方法，其中：通過移除所述半導體基質材料層的所述第二部分而形成空腔；半導體基質層，包括所述半導體基質材料層的第三部分，在側向上環繞所述空腔；以及可移動結構，包括所述半導體基質材料層的所述第一部分與所述一對內梳結構的組合，從所述半導體基質層剝離，其中形成所述多個梳結構包括：在所述半導體基質材料層中形成多個梳溝槽，其中所述多個梳溝槽中的每一者從所述半導體基質材料層的所述第二水平表面朝所述半導體基質材料層的所述第一水平表面延伸；以及在所述多個梳溝槽內形成所述多個梳結構，其中所述多個梳結構中的每一者包括各自的介電襯墊及各自的導電填充材料部分。
  10. 如請求項9所述的形成微機電系統元件的方法，更包括：在所述多個梳溝槽的實體上暴露出的表面上形成介電襯墊層；在形成所述介電襯墊層之後，在所述多個梳溝槽的剩餘體積中沉積導電填充材料；以及從所述多個梳溝槽的外部移除所述導電填充材料的一些部分，其中所述多個介電襯墊中的每一者包括所述介電襯墊層的剩餘部分，而所述多個導電填充材料部分中的每一者包括所述導電填充材料的剩餘部分。
TW110114157A 2021-02-22 2021-04-20 微機電系統元件、微機電系統加速度計及其形成方法 TWI809380B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/181,624 2021-02-22
US17/181,624 US11634320B2 (en) 2021-02-22 2021-02-22 Micro-electromechanical system device including a precision proof mass element and methods for forming the same

Publications (2)

Publication Number Publication Date
TW202233511A TW202233511A (zh) 2022-09-01
TWI809380B true TWI809380B (zh) 2023-07-21

Family

ID=81896651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114157A TWI809380B (zh) 2021-02-22 2021-04-20 微機電系統元件、微機電系統加速度計及其形成方法

Country Status (3)

Country Link
US (2) US11634320B2 (zh)
CN (1) CN114620672A (zh)
TW (1) TWI809380B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230066841A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Micro-electromechanical system device using a metallic movable part and methods for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286122B (en) * 2004-12-16 2007-09-01 Korea Electronics Telecomm Microelectromechanical system actuator
CN102193002A (zh) * 2010-03-11 2011-09-21 苏州敏芯微电子技术有限公司 加速度传感器及其制造方法
JP2011245584A (ja) * 2010-05-26 2011-12-08 Panasonic Electric Works Co Ltd Ｍｅｍｓ構造体
US20160257559A1 (en) * 2013-03-07 2016-09-08 MCube Inc. Method of fabricating mems devices using plasma etching and device therefor
TWI616656B (zh) * 2014-12-01 2018-03-01 村田製作所股份有限公司 微機電系統感測器和半導體封裝

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238437B2 (ja) * 1999-01-25 2009-03-18 株式会社デンソー 半導体力学量センサとその製造方法
US7335277B2 (en) * 2003-09-08 2008-02-26 Hitachi High-Technologies Corporation Vacuum processing apparatus
US8610222B2 (en) * 2011-04-18 2013-12-17 Freescale Semiconductor, Inc. MEMS device with central anchor for stress isolation
JP2015123526A (ja) * 2013-12-26 2015-07-06 ソニー株式会社 機能素子、加速度センサおよびスイッチ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286122B (en) * 2004-12-16 2007-09-01 Korea Electronics Telecomm Microelectromechanical system actuator
CN102193002A (zh) * 2010-03-11 2011-09-21 苏州敏芯微电子技术有限公司 加速度传感器及其制造方法
JP2011245584A (ja) * 2010-05-26 2011-12-08 Panasonic Electric Works Co Ltd Ｍｅｍｓ構造体
US20160257559A1 (en) * 2013-03-07 2016-09-08 MCube Inc. Method of fabricating mems devices using plasma etching and device therefor
TWI616656B (zh) * 2014-12-01 2018-03-01 村田製作所股份有限公司 微機電系統感測器和半導體封裝

Also Published As

Publication number Publication date
US20230249963A1 (en) 2023-08-10
US11634320B2 (en) 2023-04-25
CN114620672A (zh) 2022-06-14
TW202233511A (zh) 2022-09-01
US20220267145A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
CN110636422B (zh) 半导体器件及其形成方法
JP5494861B2 (ja) 半導体力学量センサの製造方法及び半導体力学量センサ
KR101455454B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
US7690254B2 (en) Sensor with position-independent drive electrodes in multi-layer silicon on insulator substrate
JP5649474B2 (ja) 静電容量型圧力センサおよび静電容量型圧力センサの製造方法
KR20140104401A (ko) Mems 디바이스 및 mems 디바이스를 제조하는 방법
JP2002301695A (ja) 精密機械的な構造要素、及びその製造方法
JP5868202B2 (ja) 静電容量型圧力センサおよびその製造方法
US20140103461A1 (en) MEMS Devices and Fabrication Methods Thereof
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
US20230249963A1 (en) Micro-electromechanical system device including a precision proof mass element and methods for forming the same
KR102163052B1 (ko) 압력 센서 소자 및 그 제조 방법
US20210067880A1 (en) Mems device with enhanced membrane structure and method of forming the same
KR100817813B1 (ko) 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법
US20230066841A1 (en) Micro-electromechanical system device using a metallic movable part and methods for forming the same
JP3633555B2 (ja) 半導体力学量センサ
KR102320644B1 (ko) 범프 스토퍼를 포함하는 마이크로 전자 기계 시스템 디바이스 및 이를 형성하는 방법
JP3744217B2 (ja) 半導体圧力センサの製造方法
JP5167652B2 (ja) Ｍｅｍｓ素子
JP3744218B2 (ja) 半導体圧力センサの製造方法
US10843921B2 (en) Electrical connection to a micro electro-mechanical system
TWI445132B (zh) 在半導體電路層形成貫穿空間之方法及製造微機電裝置之方法
CN116119607A (zh) Mems器件及其制造方法
Hsieh et al. Toward the micromachined vibrating gyroscope using (111) silicon wafer process
JP2002289876A (ja) 半導体力学量センサ及びその製造方法