CN102139854A - 微机电系统结构及其制造方法 - Google Patents

Abstract

一种微机电系统结构及其制造方法。该方法是先提供基底，该基底具有多个导电区。然后，于基底上形成介电层。接着，于介电层中形成多个开口与多个凹槽，其中开口暴露出导电区，且凹槽位于开口之间。而后，于介电层上形成导体层，并填满开口与凹槽。然后，将导体层图案化，以于介电层上形成多个第一导体图案，以及于每一个凹槽的侧壁与底部上形成第二导体图案，其中第一导体图案通过第二导体图案而彼此连接。随后，移除介电层。之后，移除第一导体图案之间的第二导体图案。

Description

微机电系统结构及其制造方法

技术领域

本发明涉及一种微机电系统(micro electronic mechanical system，MEMs)结构及其制造方法，并具体涉及一种可以避免在制造过程中导体层发生沾粘现象的微机电系统结构及其制造方法。

背景技术

随着技术不断进步，目前已实现利用微加工技术来制作各式各样的微机电系统装置。举例而言，这些微机电系统装置例如包括马达、泵、阀、开关、感应器、像素及麦克风等。

一般来说，在制造微机电系统结构时会先将介电层形成在基底上。然后，于基底上形成多个导体图案，以及于介电层中形成接触窗，以用来将导体图案与基底上的电路电性连接，并提供对导体图案的支撑。之后，进行湿式蚀刻工艺，以移除介电层。

然而，在以湿式蚀刻工艺移除介电层的过程中，导体图案往往会因蚀刻液的表面张力而发生沾粘现象，即导体图案与下方的膜层沾粘在一起，以及导体图案彼此沾粘在一起，因而造成微机电系统失效。

发明内容

本发明提供一种微机电系统结构的制造方法，其可以避免在制造过程中导体图案彼此之间发生沾粘现象。

本发明另提供一种微机电系统结构的制造方法，其可以将导体图案固定而防止在湿式蚀刻工艺期间产生导体图案彼此之间沾粘的问题。

本发明又提供一种微机电系统结构，其可以防止导体图案向下沾粘。

本发明提出微机电系统结构的制造方法，其是先提供基底，该基底中具有多个导电区。然后，于基底上形成介电层。接着，于介电层中形成多个开口与多个凹槽，其中开口暴露出导电区，且凹槽位于开口之间。而后，于介电层上形成导体层，并填满开口与凹槽。然后，将导体层图案化，以于介电层上形成多个第一导体图案，以及于每个凹槽的侧壁与底部上形成第二导体图案，其中第一导体图案通过第二导体图案而彼此连接。随后，移除介电层。之后，移除第一导体图案之间的第二导体图案。

依照本发明实施例所述的微机电系统结构的制造方法，上述将导体层图案化的方法例如是先于导体层上形成硬化掩模层，该硬掩模层至少覆盖部分位于凹槽中的导体层。然后，以硬掩模层为掩模，进行蚀刻工艺。之后，移除硬掩模层。

依照本发明实施例所述的微机电系统结构的制造方法，上述移除介电层的方法例如为湿式蚀刻工艺。

依照本发明实施例所述的微机电系统结构的制造方法，上述移除第一导体图案之间的第二导体图案的方法例如为干式蚀刻工艺。

依照本发明实施例所述的微机电系统结构的制造方法，上述的导体层的材料例如为掺杂多晶硅。

依照本发明实施例所述的微机电系统结构的制造方法，上述的介电层的材料例如为氧化物。

依照本发明实施例所述的微机电系统结构的制造方法，上述在形成介电层之前，还可以于基底上形成保护层。

依照本发明实施例所述的微机电系统结构的制造方法，上述的保护层的材料例如为氮化物。

本发明另提出一种微机电系统结构的制造方法，此方法是先提供基底，该基底具有多个导电区。然后，于基底上形成介电层。接着，于介电层中形成多个开口与一个沟槽，其中开口暴露出导电区，且沟槽位于开口之间。而后，于沟槽中形成连接层。然后，于介电层与连接层上形成导体层，并填满开口。随后，将导体层图案化，以于介电层与连接层上形成多个导体图案，其中导体图案通过连接层而彼此连接。然后，移除介电层。之后，移除第一导体图案之间的连接层。

依照本发明实施例所述的微机电系统结构的制造方法，上述的连接层的材料例如与介电层的材料不同。

依照本发明实施例所述的微机电系统结构的制造方法，上述的连接层的材料例如为绝缘材料或导电材料。

依照本发明实施例所述的微机电系统结构的制造方法，上述的连接层的材料例如为氮化硅、碳化硅或多晶硅。

依照本发明实施例所述的微机电系统结构的制造方法，上述的连接层的材料例如与导体层的材料相同，且形成连接层的步骤以及形成导体层的步骤同时进行。

依照本发明实施例所述的微机电系统结构的制造方法，上述的沟槽例如自一个开口的周围延伸至另一个开口的周围。

依照本发明实施例所述的，上述移除第一导体图案之间的连接层的方法例如为干式蚀刻工艺。

本发明又提出一种微机电系统结构，其包括基底、平行排列的多个导体图案、多个接触窗以及多个突起部分。基底具有多个导电区。导体图案配置于基底上方。接触窗配置于导体图案与基底之间，以使导体图案与导电区电性连接。突起部分配置于导体图案下方，并位于接触窗之间，且突起部分与导体图案连接。

依照本发明实施例所述的微机电系统结构，上述的突起部分例如位于每个导体图案的边缘处。

依照本发明实施例所述的微机电系统结构，上述的突起部分的材料例如与导体图案的材料相同。

依照本发明实施例所述的微机电系统结构，上述的一部分的突起部分位于这些导体图案中的一部分的边缘处，且另一部分的突起部分自这些导体图案中的另一部分的一端延伸至另一端。

基于上述，本发明通过第二导体图案而将第一导体图案112a彼此连接，并使第一导体图案之间的距离固定，因此在利用湿式蚀刻移除介电层时，经固定的第一导体图案可以承受蚀刻液的表面张力作用而不会发生彼此沾粘的现象。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图示作详细说明如下。

附图说明

图1A至图1E为依照本发明一实施例所绘示的微机电系统结构的制造流程剖面图。

图2为图1D中的结构的俯视示意图。

图3A至图3E为依照本发明另一实施例所绘示的微机电系统结构的制造流程剖面图。

100：基底

102：导电区

104：介电层

106：保护层

108：开口

110：凹槽

111：沟槽

112：导体层

112a、112b：导体图案

112c：接触窗

113：连接层

114：硬掩模层

具体实施方式

图1A至图1E为依照本发明实施例所绘示的微机电系统结构的制造流程剖面图。首先，请参照图1A，提供基底100。基底100例如是绝缘基底，其可以是介电质基底或氧化硅基底。或者，基底100也可以是隔离结构，例如浅沟槽隔离结构。在基底100中具有导电区102。导电区102例如是导线、电极或掺杂区。然后，于基底100上形成介电层104。介电层104的材料例如为氧化物，其形成方法例如为化学气相沉积法。介电层104的厚度例如介于2μm至3μm之间。此外，在形成介电层104之前，于基底100上形成保护层106。保护层106的材料例如为氮化物，其形成方法例如为化学气相沉积法。保护层106可防止基底100在后续工艺中受到损坏。之后，于介电层104中形成开口108与凹槽110。开口108穿过介电层104与保护层106，以暴露出导电区102。凹槽110介于开口108之间。凹槽110的宽度大于后续预定形成的导体图案112a(如图1B所示)之间的间隙宽度。此外，凹槽110的底部仍有介电层104。换言之，凹槽110的深度小于开口108的深度。凹槽110的深度例如介于0.5μm至1.5μm之间。开口108与凹槽110的形成方法例如是进行熟知的光刻工艺与蚀刻工艺，于此不再赘述。

然后，请参照图1B，于介电层104上形成导体层112，并填满开口108与凹槽110。导体层112的材料例如为掺杂多晶硅，其形成方法例如是化学气相沉积法并进行原位(in-situ)掺杂。导体层112的厚度约为4μm至8μm。之后，可选择性地在导体层112上形成硬掩模层114。硬掩模层114的材料例如为绝缘材料(如氧化硅)，其形成方法例如是等离子体增强型化学气相沉积法，其厚度约为500

至1500

。硬掩模层114至少覆盖部分位于凹槽110中的导体层112。

接着，请参照图1C，将导体层112图案化，以于介电层104上形成条状的导体图案112a，并且于每一个凹槽110中形成导体图案112b。将导体层112图案化的方法例如是以硬掩模层114为掩模，进行蚀刻工艺。更详细地说，在进行图案化步骤之后，导体层112形成了导体图案112a、112b以及位于开口108中的接触窗112c。导体图案112a通过导体图案112b而彼此连接，且通过接触窗112c而与导电区102电性连接。

而后，请参照图1D，移除介电层104。移除介电层的方法例如为湿式蚀刻工艺。若硬掩模层114的材料与介电层的材料相同，则在此步骤中可将硬掩模层114一并移除。此外，由于基底100上已形成保护层106，因此在移除介电层104的过程中，可以避免基底100受到损害。特别一提的是，由于导体图案112a已通过导体图案112b而彼此连接，且导体图案112a之间的距离已固定，因此在以湿式蚀刻工艺将介电层104移除时，导体图案112a彼此之间并不会发生沾粘的现象。

为了清楚说明，以下将以俯视图来进一步对图1D做说明。图2为图1D所绘示的结构的俯视示意图。在先前技术中，由于导体图案112a之间并不存在导体图案112b，因此在进行湿式蚀刻工艺时，容易使导体图案112a因蚀刻液的表面张力作用而发生彼此沾粘现象。然而，在本实施例中，由于导体图案112a通过导体图案112b而彼此连接，且将导体图案112a之间的距离固定，使得导体图案112a无法互相接触，进而可避免沾粘现象的发生。在图2中，导体图案112a的延伸方向与导体图案112b的延伸方向垂直，但在其他实施例中并不以此为限，导体图案112a的延伸方向与导体图案112b的延伸方向也可以是互相交错但不垂直。

之后，移除导体图案112a之间的导体图案112b。移除导体图案112b的方法例如为干式蚀刻工艺。虽然，在移除导体图案112a之间的导体图案112b时采用干式蚀刻工艺，因此仍会有部分的导体图案112b保留于导体图案112a的下方。然而，由于各导体图案112b仅与各导体图案112a连接，因此并不会影响元件实际的运作。此外，保留于导体图案112a下方的部分导体图案112b可具有防止导体图案112a向下沾粘的功效。也就是说，本发明具有同时防止导体图案112a发生侧向沾粘与垂直沾粘的效果。

特别一提的是，上述的微机电系统结构若是形成于基底的周边区域，则图1A至图1E所述的步骤也可以与元件区域的工艺整合，而不需要额外增加工艺步骤。举例来说，可以将上述微机电系统结构的工艺整合至内连线结构工艺中。

图3A至图3E为依照本发明另一实施例所绘示的微机电系统结构的制造流程剖面图。在图3A至图3E中，与图1A至图1E相同的元件将给予相同的标号，并省略其说明。

首先，请参照图3A，提供基底100。基底100具有导电区102。然后，于基底100上形成介电层104。此外，在形成介电层104之前，也可以选择性地于基底100上形成保护层106，以防止基底100在后续工艺中受到损坏。之后，于介电层104中形成开口108与沟槽111。开口108穿过介电层104与保护层106，以暴露出导电区102。沟槽111位于开口108之间。沟槽111的底部仍有介电层104。换言之，沟槽111的深度小于开口108的深度。沟槽111的深度例如介于0.5μm至1.5μm之间。沟槽111例如自一个开口108的周围延伸至另一个开口108的周围。

然后，请参照图3B，于沟槽111中形成连接层113。须要注意的是，连接层113与介电层104必须具有不同的蚀刻选择比。也就是说，连接层113的材料例如与介电层104的材料不同。进一步说，在后续以蚀刻工艺来移除介电层104的过程中，连接层113的蚀刻速率必须小于介电层104的蚀刻速率，以避免连接层113被一并移除。连接层113的材料例如为绝缘材料或导电材料，如氮化硅、碳化硅或多晶硅。连接层113的形成方法例如是先利用化学气相沉积工艺而于介电层104上形成连接材料层，然后再进行平坦化工艺或回蚀刻工艺(etch-back process)来移除沟槽111外的连接材料层。在形成连接层113之后，于介电层104与连接层113上形成导体层112，并填满开口108。

另外一提的是，若连接层113的材料与导体层112的材料相同，则连接层113与导体层112可同时形成。

接着，请参照图3C，将导体层112图案化，以于介电层104与连接层113上形成条状的导体图案112a，以及于开口108中形成用以将导电区102与部分导体图案112a电性连接的接触窗112c。此外，在本实施例中，导体图案112a是通过连接层113而彼此连接。

而后，请参照图3D，移除介电层104。由于导体图案112a已通过连接层113而彼此连接，且导体图案112a之间的距离已固定，因此在以湿式蚀刻工艺将介电层104移除时，导体图案112a可以避免因遭受蚀刻液的表面张力作用而产生彼此沾粘的现象。

之后，移除导体图案112a之间的连接层113。移除连接层113的方法例如为干式蚀刻工艺。由于在移除导体图案112a之间的连接层113时采用干式蚀刻工艺，因此仍会有部分的连接层113保留于导体图案112a的下方。然而，由于在进行干式蚀刻工艺之后连接层113仅与各导体图案112a连接，因此并不会影响元件实际的运作。此外，保留于导体图案112a下方的部分连接层113可具有防止导体图案112a向下沾粘的功效。也就是说，本发明具有同时防止导体图案112a发生侧向沾粘与垂直沾粘的效果。

以下将以图1E与图3E为例来对本发明的微机电系统结构作说明。

请同时参照图1E与图3E，本发明的微机电系统结构包括基底100、平行排列的导体图案112a、接触窗112c以及突起部分。基底100具有导电区102。导体图案112a配置于基底100上方。接触窗112c配置于导体图案112a与基底100之间，以使导体图案112a与导电区102电性连接。突起部分配置于导体图案112a下方，并位于接触窗112c之间，且突起部分与导体图案112a连接。

以下将对突起部分做进一步地说明。在一实施例(如图1E所示)中，突起部分(即导体图案112b)可位于每个导体图案112a的边缘处，且突起部分的材料与导体图案112a的材料相同。在另一实施例(如图3E所示)中，一部分的突起部分位于导体图案112a中的一部分的边缘处，且另一部分的突起部分则自导体图案112a中的另一部分的一端延伸至另一端(突起部分即为连接层113)。在本发明中，配置于导体图案112a下方的突起部分可具有防止导体图案112a向下沾粘的功效。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以后附的权利要求所界定的为准。

Claims (24)

1.一种微机电系统结构的制造方法，包括：

提供基底，所述基底具有多个导电区；

在所述基底上形成介电层；

在所述介电层中形成多个开口与多个凹槽，其中所述多个开口暴露出所述多个导电区，且所述多个凹槽位在所述多个开口之间；

在所述介电层上形成导体层，并填满所述多个开口与所述多个凹槽；

图案化所述导体层，以在所述介电层上形成多个第一导体图案，以及在所述多个凹槽的每个的侧壁与底部上形成第二导体图案，其中所述多个第一导体图案通过多个第二导体图案而彼此连接；

移除所述介电层；以及

移除所述多个第一导体图案之间的所述多个第二导体图案。

2.如权利要求1所述的微机电系统结构的制造方法，其中图案化所述导体层的方法包括：

在所述导体层上形成硬掩模层，所述硬掩模层至少覆盖部分位于所述多个凹槽中的所述导体层；

以所述硬掩模层为掩模，进行蚀刻工艺；以及

移除所述硬掩模层。

3.如权利要求1所述的微机电系统结构的制造方法，其中移除所述介电层的方法包括湿式蚀刻工艺。

4.如权利要求1所述的微机电系统结构的制造方法，其中移除所述多个第一导体图案之间的所述多个第二导体图案的方法包括干式蚀刻工艺。

5.如权利要求1所述的微机电系统结构的制造方法，其中所述导体层的材料包括掺杂多晶硅。

6.如权利要求1所述的微机电系统结构的制造方法，其中所述介电层的材料包括氧化物。

7.如权利要求1所述的微机电系统结构的制造方法，其中在形成所述介电层之前，还包括在所述基底上形成保护层。

8.如权利要求7所述的微机电系统结构的制造方法，其中所述保护层的材料包括氮化物。

9.一种微机电系统结构的制造方法，包括：

提供基底，所述基底具有多个导电区；

在所述基底上形成介电层；

在所述介电层中形成多个开口与沟槽，其中所述多个开口暴露出所述多个导电区，且所述沟槽位在所述多个开口之间；

在所述沟槽中形成连接层；

在所述介电层与所述连接层上形成导体层，并填满所述多个开口；

图案化所述导体层，以在所述介电层与所述连接层上形成多个导体图案，其中所述多个导体图案通过所述连接层而彼此连接；

移除所述介电层；以及

移除所述多个第一导体图案之间的所述连接层。

10.如权利要求9所述的微机电系统结构的制造方法，其中所述连接层的材料与所述介电层的材料不同。

11.如权利要求9所述的微机电系统结构的制造方法，其中所述连接层的材料包括绝缘材料或导电材料。

12.如权利要求9所述的微机电系统结构的制造方法，其中所述连接层的材料包括氮化硅、碳化硅或多晶硅。

13.如权利要求9所述的微机电系统结构的制造方法，其中所述连接层的材料与所述导体层的材料相同，且形成所述连接层的步骤以及形成所述导体层的步骤同时进行。

14.如权利要求9所述的微机电系统结构的制造方法，其中所述沟槽自所述多个开口之一的周围延伸至所述多个开口的另一个的周围。

15.如权利要求9所述的微机电系统结构的制造方法，其中移除所述介电层的方法包括湿式蚀刻工艺。

16.如权利要求9所述的微机电系统结构的制造方法，其中移除所述多个第一导体图案之间的所述连接层的方法包括干式蚀刻工艺。

17.如权利要求9所述的微机电系统结构的制造方法，其中所述导体层的材料包括掺杂多晶硅。

18.如权利要求9所述的微机电系统结构的制造方法，其中所述介电层的材料包括氧化物。

19.如权利要求9所述的微机电系统结构的制造方法，其中在形成所述介电层之前，还包括在所述基底上形成保护层。

20.如权利要求19所述的微机电系统结构的制造方法，其中所述保护层的材料包括氮化物。

21.一种微机电系统结构，包括：

基底，具有多个导电区；

平行排列的多个导体图案，配置在所述基底上方；

多个接触窗，配置在所述多个导体图案与所述基底之间，以使所述多个导体图案与所述多个导电区电性连接；以及

多个突起部分，配置在所述多个导体图案下方，并位于所述多个接触窗之间，且所述多个突起部分与所述多个导体图案连接。

22.如权利要求21所述的微机电系统结构，其中所述多个突起部分位于每个导体图案的边缘处。

23.如权利要求22所述的微机电系统结构，其中所述多个突起部分的材料与所述多个导体图案的材料相同。

24.如权利要求21所述的微机电系统结构，其中一部分的所述多个突起部分位于所述多个导体图案中的一部分的边缘处，且另一部分的所述多个突起部分自所述多个导体图案中的另一部分的一端延伸至另一端。

Images