CN103779459B - 发光器件 - Google Patents

发光器件 Download PDF

Info

Publication number
CN103779459B
CN103779459B CN201310488036.4A CN201310488036A CN103779459B CN 103779459 B CN103779459 B CN 103779459B CN 201310488036 A CN201310488036 A CN 201310488036A CN 103779459 B CN103779459 B CN 103779459B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
nanostructured
graphene
conductive semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310488036.4A
Other languages
English (en)
Other versions
CN103779459A (zh
Inventor
崔宰熏
李范渊
宋基荣
崔洛俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120116007A external-priority patent/KR102042540B1/ko
Priority claimed from KR1020120116006A external-priority patent/KR101976446B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103779459A publication Critical patent/CN103779459A/zh
Application granted granted Critical
Publication of CN103779459B publication Critical patent/CN103779459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/949—Radiation emitter using nanostructure
    • Y10S977/95—Electromagnetic energy

Abstract

本发明公开了一种发光器件。所述发光器件包括纳米结构、设置在纳米结构上的第一半导体层、在第一半导体层上的有源层和设置在有源层上的第二导电半导体层。所述纳米结构包括设置在第一半导体层下方接触第一半导体层的石墨烯层和从石墨烯层的顶表面沿朝向第一半导体层的方向延伸并且接触第一半导体层的多个纳米构造物。

Description

发光器件
技术领域
本实施方案涉及发光器件和发光器件封装件。
背景技术
已对包括发光器件的发光器件封装件进行了积极的研究和探索。
发光器件是包括半导体材料以将电能转化成光的半导体发光器件或半导体发光二极管。
与其他光源(例如荧光灯和白炽灯)相比，半导体发光器件因低功耗、长寿命、快响应时间、安全以及环境友好而具有优势。因此，已经进行了许多用半导体发光器件取代现有光源的研究和探索。
此外，半导体发光器件具有越来越多地用作室内和室外地方使用的各种灯、液晶显示器、电子显示器或照明器件(例如街灯)的光源的趋势。
发明内容
本实施方案提供能够通过电流扩散提高发光效率的发光器件。
本实施方案提供能够提高电特性和光学特性的发光器件。
根据实施方案，提供了一种发光器件。该发光器件包括：纳米结构、在纳米结构上的第一半导体层、在第一半导体层上的有源层以及在有源层上的第二导电半导体层。所述纳米结构包括：设置在第一半导体层下方以接触第一半导体层的石墨烯层；和从石墨烯层的顶表面延伸至第一半导体层并且接触第一半导体层的多个纳米构造物(texture)。
根据实施方案，提供了一种发光器件。该发光器件包括：发光结构，所述发光结构包括：第一导电半导体层、在第一导电半导体层下方的有源层和在有源层下方的第二导电半导体层；在发光结构的顶表面上的多个纳米结构；在发光结构下方的电极层；在电极层下方的接合层以及在接合层下方的支承衬底。每个纳米结构包括：接触第一导电半导体层的顶表面的石墨烯图案，和从石墨烯图案突起至有源层的多个纳米构造物。设置连接部分以将纳米结构的石墨烯图案彼此连接，并且所述纳米构造物包含与构成石墨烯图案和连接部分的材料不同的材料。
根据实施方案，提供了一种发光器件。该发光器件包括：衬底、设置在衬底上的纳米结构和设置在纳米结构上并且包括第一导电半导体层、有源层以及第二导电半导体层的发光结构。所述纳米结构包括在衬底上的石墨烯层和在石墨烯层上的多个纳米构造物。
根据实施方案，提供了一种发光器件。该发光器件包括：电极层、设置在电极层上并且包括第一导电半导体层、有源层和第二导电半导体层的发光结构以及设置在发光结构上的纳米结构。所述纳米结构包括在衬底上的石墨烯层和在石墨烯层上的多个纳米构造物。
根据实施方案，提供了一种发光器件。该发光器件包括：衬底、设置在衬底上的纳米结构和设置在纳米结构上的发光结构。所述纳米结构包括设置在衬底上的多个石墨烯图案和设置在石墨烯图案上的多个纳米构造物。
根据实施方案，提供了一种发光器件。该发光器件包括：电极层、设置在电极层上的发光结构和设置在发光结构上的纳米结构。所述纳米结构包括设置在衬底上的多个石墨烯图案和设置在石墨烯图案上的多个纳米构造物。
根据实施方案，提供了一种发光器件封装件。该发光器件封装件包括：本体、设置在本体上的第一引线电极和第二引线电极、设置在本体以及第一引线电极与第二引线电极中之一上的发光器件以及围绕发光器件的模制构件。
附图说明
图1是示出根据实施方案的发光器件的截面图。
图2是示出图1所示发光器件的纳米结构的一个实例的平面图。
图3是示出根据第一实施方案的侧向型发光器件的截面图。
图4是示出根据第二实施方案的垂直型发光器件的截面图。
图5是示出图4所示垂直型发光器件中的电流流动的截面图。
图6是示出在制造图5所示发光器件的过程中形成在衬底上的纳米结构的截面图。
图7是示出形成在图6所示纳米结构上的发光结构的截面图。
图8是示出在图7所示发光结构上形成沟道层的过程的截面图。
图9是示出在其上提供有电极层、接合层和支承衬底的图8的发光结构的截面图。
图10是示出没有衬底的图9所示纳米结构的截面图。
图11是示出图10所示发光结构的周边部分被蚀刻的截面图。
图12是示出形成在图11所示发光结构的表面上的保护层的截面图。
图13是示出图2所示纳米结构的另一个实例的截面图。
图14是示出根据第三实施方案具有图13所示纳米结构的侧向型发光器件的截面图。
图15是示出根据第四实施方案具有图13所示纳米结构的垂直型发光器件的截面图。
图16是示出根据第五实施方案的发光器件的截面图。
图17是示出图16所示纳米结构的一个实例的平面图。
图18是示出图16所示纳米结构的另一个实例的平面图。
图19是示出根据第六实施方案的发光器件的平面图。
图20是沿着图19所示发光器件的线B-B’的截面图。
图21是沿着图19所示发光器件的线C-C’的截面图。
图22是示出图20所示发光器件中的电流流动的截面图。
图23是示出在制造图20所示发光器件的过程中形成在衬底上的纳米结构的截面图。
图24是示出形成在图23所示纳米结构上的发光结构的截面图。
图25是示出形成在图24所示发光结构上的沟道层的截面图。
图26是示出在其上提供有电极层、接合层和支承衬底的图25所示沟道层的截面图。
图27是示出没有衬底的图26所示纳米结构的截面图。
图28是示出图27所示发光结构的周边部分被蚀刻的截面图。
图29是示出形成在图28所示发光结构的表面上的保护层的截面图。
图30是示出根据实施方案的发光器件封装件的截面图。
具体实施方式
在实施方案的描述中，应理解在一个构件称为在另一个构件“上(上方)”或“下(下方)”时，术语“上(上方)”和“下(下方)”包括“直接”和“间接”的含义二者。此外，在每个层的“上”和“下”的含义不仅包括向上方向，还包括向下方向。
图1是示出根据实施方案的发光器件的截面图。
参照图1，根据实施方案的发光器件可以包括衬底10、纳米结构19和发光结构30。发光结构30可以包括第一导电半导体层25、有源层27和第二导电半导体层29。纳米结构19可以包括石墨烯层13和多个纳米构造物16。
根据实施方案的发光器件可以包括设置在衬底10与发光结构30之间的半导体层(未示出)。该半导体层可以包括缓冲层、未掺杂的半导体层和具有N型掺杂剂的半导体层中的至少之一。该半导体层(未示出)可以包括缓冲层。根据实施方案的发光器件还可以包括设置在发光结构30下方和/或上的另一个半导体层(未示出)。根据实施方案的发光器件还可以包括设置在缓冲层与发光结构30之间的未掺杂的半导体层(未示出)。该半导体层可以包括缓冲层与设置在缓冲层上的未掺杂的半导体层的层叠结构。
纳米结构19可以接触衬底10的顶表面、缓冲层的顶表面、或未掺杂的半导体层的顶表面。或者，纳米结构19可以接触缓冲层的底表面或未掺杂的半导体层的底表面。
衬底10包括用以生长半导体层(例如发光结构30)的材料。为了稳定地生长发光结构30，衬底10可以包括晶格常数与发光结构30的晶格常数的差异较小的材料。
衬底10可以包括绝缘材料、透射材料或导电材料。例如，衬底10可以包括选自蓝宝石(Al203)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP以及Ge中的至少一种。
可以在衬底10与发光结构30之间设置第一半导体层(例如缓冲层)。可以形成缓冲层以减小衬底10与发光结构30之间的晶格常数差异。缓冲层和发光结构30都可以包括II至VI族化合物半导体材料。II至VI族化合物半导体材料包括II至VI族化合物半导体和V族化合物半导体中的至少之一。未掺杂的半导体层可以包括化合物半导体材料。
由于晶格常数差异，所以发光结构30与衬底10之间可产生晶格缺陷(例如，位错)。位错可以指由于衬底10与发光结构30之间的晶格缺陷而在垂直于发光结构30的方向上形成的边界线。位错可以使发光器件的电特性和光学特性劣化并且阻止发光。为了解决上述问题，根据第一实施方案，可以在衬底10与发光结构30之间设置纳米结构19。或者，可以在衬底10与第一半导体层(未示出)之间设置纳米结构19。
纳米结构19可以设置在衬底10的整个区域上。在下文中，为了方便解释，将描述在衬底10上形成纳米结构19的一个实例，并且纳米结构19可以形成在半导体层(例如缓冲层或未掺杂的半导体层)上，但实施方案不限于此。
如图2所示，纳米结构19可以包括石墨烯层13和设置在石墨烯层13上的纳米构造物16。石墨烯层13可以以板或薄膜的形式形成在衬底10的整个区域上。或者，石墨烯层13具有凹凸结构化的表面。
石墨烯层13可以通过各种方法形成。例如，石墨烯层13可以通过基于石墨烯氧化还原的化学合成方案、CVD生长方案和外延生长方案形成。
石墨烯层13包括石墨烯，石墨烯具有在迄今已知的材料中最薄的厚度，能够优异地传导电或热，包括最具柔性的材料并且可以以优异的弹性延伸或弯曲。此外，石墨烯层13可以具有透射功能以透射光。
在预先形成石墨烯层13之后，可以将石墨烯层13附接至衬底10上。或者，可以通过化学合成方案、CVD生长方案和外延生长方案将石墨烯层13直接形成在衬底10上。
可以在石墨烯层13上形成多个纳米构造物16。为了在石墨烯层13上生长纳米构造物16，可以在纳米构造物16下方形成籽晶层(未示出)。换言之，可以在石墨烯层13与纳米构造物16之间设置籽晶层，但实施方案不限于此。
纳米构造物16可以包括不同于石墨烯层13的材料的材料。例如，纳米构造物16可以包括金属氧化物。纳米构造物16可以包含氧化锌(ZnO)，但实施方案不限于此。此外，纳米构造物16可以包括晶格常数小于衬底10的晶格常数并且大于化合物半导体材料的晶格常数的材料。
纳米构造物16的晶格常数(例如，ZnO的晶格常数)为约3.25。衬底10的晶格常数(例如，蓝宝石衬底的晶格常数)为约4.78，并且可用于发光结构30的化合物半导体(例如GaN)的晶格常数为约3.18。
因此，因为ZnO的晶格常数具有蓝宝石的晶格常数与GaN的晶格常数之间的中间值，所以GaN可以充分地生长在纳米结构19上而没有因ZnO引起的其位错。与GaN生长在衬底10上的位错密度相比，发光结构30的底表面上的位错密度可降低得更多。
纳米构造物16可以包括多个纳米棒或纳米结构。所述纳米棒可以彼此间隔开均匀的间隔或不规则的间隔。
纳米构造物16的高度H1可以不同于宽度W1。例如，纳米构造物16的高度H1可以大于宽度W1，但实施方案不限于此。通过使纳米构造物16的高度H1大于宽度W1可以提高光提取效率。此外，纳米构造物16可以具有相同的高度H1或者彼此不同的高度。此外，纳米构造物16可以具有相同的形状或者彼此不同的形状，但实施方案不限于此。
纳米构造物16的宽度W1可以为5nm至500nm，例如，50nm至200nm。纳米构造物16的高度H1可以为10nm至3μm，例如，500nm至1μm。纳米构造物16的宽度W1和高度H1可以形成为几个μm或更小或者小于几个μm的尺寸。
纳米构造物16的高度H1可以大于纳米构造物16的宽度W1。在这种情况下，半导体(例如缓冲层)或发光结构30(例如半导体如GaN)可以在纳米构造物16之间的区域中在垂直方向上生长，并且可以在纳米构造物16上在垂直方向上或水平方向上生长。因此，在化合物半导体中可以不产生位错，并且可以设置具有优异结晶度的半导体层，从而提高发光器件的电特性和光学特性。
当在纳米结构19上形成发光结构30时，发光结构30可以形成在纳米构造物16之间的区域中以及纳米构造物16上。换言之，发光结构30的半导体层可以层叠在纳米结构19上。
发光结构30可以包括第一导电半导体层25、有源层27和第二导电半导体层29。第一导电半导体层25可以形成在缓冲层或纳米结构19的上部，有源层27可以形成在第一导电半导体层25上，并且第二导电半导体层29可以形成在有源层27上。
第一导电半导体层25可以形成在纳米结构19上。详细来说，第一导电半导体层25在纳米结构19的纳米构造物16之间在垂直方向上从石墨烯层13形成，并且在垂直方向上和水平方向上从纳米构造物16的顶表面形成。因此，第一导电半导体层25可以接触纳米构造物16的周边部分和纳米构造物16的顶表面。
此外，第一导电半导体层25的厚度可以大于纳米构造物16的厚度。发光结构30的第一导电半导体层25的厚度可以为2μm至3μm，但实施方案不限于此。
因此，因为第一导电半导体层25的厚度大于纳米构造物16的高度，所以第一导电半导体层25可以形成在纳米结构19的纳米构造物16之间的区域中和纳米构造物16上。
例如，第一导电半导体层25可以包括含N型掺杂剂的N型半导体层。N型半导体层包括具有组成式InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，N型半导体层可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN以及AlInN中的至少一种，并且可以掺杂有N型掺杂剂例如Si、Ge和Sn。第一导电半导体层25可以在纳米结构19上形成为单层或多层。例如，如果第一导电半导体层25形成为多层，则下层可以具有等于或小于纳米构造物16的高度的厚度，并且上层可以具有对应于覆盖纳米构造物16的程度的厚度。
可以在第一导电半导体层25上形成有源层27。有源层27可以通过经由第一导电半导体层27注入的第一载流子(例如电子)和经由第二导电半导体层29注入的第二载流子(例如空穴)的复合产生光，所述光的波长对应于根据构成有源层27的材料而不同的能带隙差。
有源层27可以包括多量子阱(MW)结构、量子点结构或量子线结构中的一种。有源层27可以通过以阱层和势垒层周期重复地层叠II至VI族化合物半导体来形成。例如，有源层27可以以InGaN阱层/GaN势垒层周期、InGaN阱层/AlGaN势垒层周期或InGaN阱层/InGaN势垒层周期来形成。势垒层的带隙可以大于阱层的带隙。
有源层27上可以设置有第二导电半导体层29。例如，第二导电半导体层29可以包括含P型掺杂剂的P型半导体层。P型半导体层可以包括具有组成式InxAlyGa1-x-yN(0≤x≤1，0≤y≤1且0≤x+y≤1)的半导体材料。例如，P型半导体层可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN、lnN以及AlInN中的至少一种，并且可以掺杂有P型掺杂剂例如Mg、Zn、Ca、Sr和Ba。第二导电半导体层29可以形成为单层结构或多层结构。
此外，还可以在有源层27与第一导电半导体层25之间或者在有源层27与第二导电半导体层29之间形成另一层，但实施方案不限于此。
图3是示出根据第一实施方案的侧向型发光器件的截面图。除图1的发光结构以外，第一实施方案还采用透明导电层33和第一电极35以及第二电极38。因此，在第一实施方案中，用相同附图标记指代与图1的发光器件具有相同形状或功能的元件，并且将省略它们的细节。本领域技术人员可以由图1的发光器件的描述理解在第一实施方案中未进行描述的元件。
参照图3，根据第一实施方案的侧向型发光器件可以包括衬底10、纳米结构19、发光结构30、透明导电层33和第一电极35以及第二电极38，但实施方案不限于此。
因为已详细描述了衬底10、纳米结构19和发光结构30，所以将省略它们的细节。
透明导电层33可以形成在发光结构30的第二导电半导体层29上，并且第二电极38可以形成在透明导电层33的一部分上。
第一电极35可以形成在发光结构30的第一导电半导体层25的一部分上。因此，可以通过台面蚀刻工艺移除第二导电半导体层29和有源层27，并且可以移除第一导电半导体层25的顶表面的一部分。第一电极35可以形成在被部分移除的第一导电半导体层25上。
第二电极38形成在发光器件1的最上部上，并且第一电极35形成在发光器件1的侧边上。如果将电力提供给第一电极35和第二电极38，则因为电流流过发光结构30对应于第一电极35与第二电极38之间的最短路径，所以可未通过发光结构30的有源层27的整个区域产生光。
因此，透明导电层33形成在第二导电半导体层29的整个区域或一部分上，同时设置在第二导电半导体层29与第二电极38之间。电流通过第二电极38扩散并提供给透明导电层33的整个区域并且流向第一电极35和透明导电层33，使得从发光结构30的有源层27的整个区域中产生光。因此，可以提高发光效率。
第一电极35和第二电极38可以包括相同的电极材料或者彼此不同的材料。
第一电极35和第二电极38包括不透明金属材料。例如，第一电极35和第二电极38可以包括选自铝(A1)、钛(Ti)、铬(Cr)、镍(Ni)、铂(Pt)、金(Au)、钨(W)、铜(Cu)和钼(Mo)或其合金中的一种，但实施方案不限于此。
透明导电层33包括表现出优异的透射光的透光率以及电导率的导电材料。例如，透明导电层33可以包括选自ITO、IZO(In-ZnO)、GZO(Ga-ZnO)、AZO(Al-ZnO)、AGZO(Al-Ga ZnO)、IGZO(In-Ga ZnO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au以及Ni/IrOx/Au/ITO中的至少一种。
纳米结构19的石墨烯层13可以与第一导电半导体层25电连接。随着第一电极35与纳米结构19之间的间隔减小，表现出了优异的性能。例如，第一电极35与纳米结构19之间的间隔可以为300nm至3000nm，详细来说，500nm至1000nm。如果第一电极35与纳米结构19之间表现出窄间隔，则提供给第一电极35的电流可以流向纳米结构19，并且提供给纳米结构19的电流可以扩散至纳米结构19的整个区域。在这种情况下，因为纳米结构19面向透明导电层33，所以电流可以提供至在透明导电层33与纳米结构19之间的发光结构30的有源层27的整个区域。因此，因为从有源层27的整个区域中产生光，所以可以提高发光效率。
因此，纳米结构19可以具有电流扩散功能。纳米结构19可以用作与第一电极35不接触的电流扩散层。
此外，纳米结构19可以用作电子阻挡层。通常来说，虽然从第一导电半导体层25产生的电子提供给有源层27，但是一部分电子可以提供至衬底10。由于电子移动至衬底10，所以电流泄露导致光的发光效率降低。根据实施方案的纳米结构19用作电流扩散层，并且电流扩散层可以阻挡从第一导电半导体层25产生电子提供给衬底10。
因此，根据实施方案，因为纳米结构19执行电流扩散功能和作为电子阻挡层，所以可以显著提高发光器件的发光效率。
图4是示出根据第二实施方案的垂直型发光器件的截面图。因为根据第二实施方案的纳米结构19和发光结构30与图1的发光器件中的纳米结构19和发光结构30基本相同，所以用相同附图标记指代纳米结构19和发光结构30，并且将省略它们的细节。
参照图4，根据第二实施方案的垂直型发光器件可以包括支承衬底41、接合层43、电极层50、沟道层47、发光结构30、纳米结构19和保护层57。
支承衬底41、接合层43和电极层50可以构成用以提供电力的电极构件。电极构件可以包括至少三个导电层。
支承衬底41可以支承形成在其上的多个层并且用作电极。支承衬底41可以与纳米结构19一起将电力提供给发光结构30。
支承衬底41可以包括金属材料或半导体材料，但实施方案不限于此。支承衬底41可以包括表现较高电导率和较高热导率的材料。例如，支承衬底41可以包括金属材料，包括选自钛(Ti)、铬(Cr)、镍(Ni)、铝(Al)、铂(Pt)、金(Au)、钨(W)、铜(Cu)、铜合金(Cu合金)、钼(Mo)以及铜-钨(Cu-W)中的至少一种。例如，支承衬底41可以包括半导体材料，包括选自Si、Ge、GaAs、GaN、ZnO、SiGe以及SiC中的至少一种。
支承衬底41被镀覆或沉积在发光结构30下方。或者，支承衬底41可以以片的形式附接在发光结构30下方，但实施方案不限于此。
可以在支承衬底41上形成接合层43。接合层43设置在电极层50与支承衬底41之间。接合层43可以用作增强电极层50与支承衬底41之间的接合强度的介质。
接合层43可以包括阻挡金属或接合金属。接合层43可以包括表现出较高粘附性和较高热导率的金属材料。接合层43可以包括选自Ti、Au、Sn、Ni、Nb、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一种。
可以在接合层43上形成阻挡层(未示出)。阻挡层可以防止形成在阻挡层下方的接合层43和支承衬底41的构成材料扩散至形成在阻挡层上方的电极层50和发光结构30而使发光器件的特性劣化。阻挡层可以包括选自Ni、Pt、Ti、W、V、Fe以及Mo中的单层，或者可以具有包括上述材料的至少两层的层叠结构。阻挡层可以接触电极层50的底表面。
接合层43的顶表面可以具有槽，槽的周边区域可以从其中央区域向上延伸，即，可以延伸至发光结构30，但实施方案不限于此。电极层50可以接触接合层43的顶表面的中央区域或者可以形成在槽中，但实施方案不限于此。虽然未示出，但在接合层43的顶表面，中央区域和周边区域可以位于相同线或相同水平面上。换言之，接合层43的顶表面的整个区域可以具有平坦表面。在这种情况下，电极层50可以形成在接合层43的顶表面的中央区域或者可以形成在接合层43的顶表面的整个区域。
电极层50的尺寸可以小于或等于接合层43的尺寸。电极层50的顶表面和沟道层47的顶表面可以形成在相同线或相同水平面上。
电极层50的底表面可以形成在与沟道层47的底表面的位置不同的位置处。换言之，因为电极层50形成在其中具有槽的接合层43的中央区域，并且沟道层47形成在接合层43的周边区域，所以电极层50的底表面可以形成在比沟道层47的底表面的位置低的位置处。
电极层50的一部分可以在垂直方向上与沟道层47的底表面交叠。换言之，沟道层47的内部区域可以延伸到电极层50的一端的内部。沟道层47的内部区域在垂直方向上与第二导电半导体层29的底表面交叠，并且沟道层47的外部区域可以在垂直方向上与电极层50的顶表面和接合层43的顶表面中的至少之一交叠。此外，沟道层47的顶表面的外部区域可以延伸到发光结构30的外侧壁外部。
电极层50反射从发光结构30入射的光以提高光提取效率。换言之，电极层50可以用作反射层。电极层50可以与发光结构30欧姆接触，使得电流可以流过发光结构30。虽然未示出，但电极层50可以包括与接合层43的顶表面接触的反射层和形成在反射层的顶表面与发光结构30的底表面之间的欧姆接触层。
电极层50可以包括含有反射材料和欧姆接触材料的混合物的单层。在电极层50中，反射层可不与欧姆接触层分开形成。例如，反射材料包括选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf或其合金中的至少一种，但实施方案不限于此。欧姆接触材料可以包括透明导电材料。例如，欧姆接触材料可以包括选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au以及Ni/IrOx/Au/ITO中的至少一种。
电极层50可以具有多层，该多层包括IZO/Ni、AZO/Ag、IZO/Ag/Ni和AZO/Ag/Ni中的一种。
电极层50可以至少与发光结构30欧姆接触。因此，电流平稳地提供给与电极层50欧姆接触的发光结构，使得可以提高发光效率。
电极层50可以与发光结构30的底表面以及沟道层47的底表面交叠。为了反射来自发光结构30的整个部分的光，电极层50的宽度可以至少大于发光结构30(尤其是有源层27)的宽度。
可以在电极层50上形成沟道层47。沟道层47可以沿着第二导电半导体层29的周边区域形成。沟道层47可以沿着电极层50的边缘区域的周边部分形成。换言之，沟道层47可以形成在发光结构30与电极层50之间的周边区域。详细来说，沟道层47的至少一部分由电极层50和发光结构30围绕。例如，沟道层47的顶表面的一部分可以接触第二导电半导体层29，并且沟道层47的内部侧边和底表面的一部分可以接触电极层50，但实施方案不限于此。沟道层47的底表面的相反部分可以接触接合层43的顶表面的周边区域。
沟道层47可以防止由外部材料引起的接合层43的侧边与发光结构30的侧边之间的电短路。如果电极层50形成在接合层43的整个区域上，使得电极层50的外部侧边暴露于外侧，则沟道层47可以防止电极层50的侧边与发光结构30的侧边之间的电短路。
此外，沟道层47确保与发光结构30的接触区域尽可能地宽，从而在进行激光划片工艺以将多个芯片分割成单独的芯片和激光剥离(LLO)工艺以移除衬底时有效地防止发光结构30与电极层50分层。
当发光结构30在芯片分割工艺中得到过度蚀刻时，可以露出电极层50。在这种情况下，由于发光器件外部区域的异物，所以可引起电极层50与发光结构30的有源层27之间的电短路。沟道层47可以防止由于在芯片分割工艺中将发光结构30过度蚀刻而露出电极层50。
沟道层47可以包括绝缘材料。例如，沟道层47可以包括选自SiO2、SiOx、SiOxNy、Si3N4和Al2O3中的至少一种。沟道层47可以包括金属材料，但实施方案不限于此。
发光结构30可以形成在电极层50和沟道层47上。
可以在蚀刻工艺中将发光结构30的侧边垂直或倾斜以将多个芯片分割为单独的芯片。例如，可以通过隔离蚀刻工艺形成发光结构30的侧边。
发光结构30可以包括含II至V族元素的多种化合物半导体材料。发光结构30可以包括第二导电半导体层29、在第二导电半导体层29上的有源层27和在有源层27上的第一导电半导体层25。
在这种情况下，第二导电半导体层29的底表面可以接触电极层50的顶表面和沟道层47的顶表面，但实施方案不限于此。
因此，为了反射从有源层27产生的整个部分的光，有源层27的宽度可以比电极层50的宽度窄。
沟道层47可以包括在垂直方向上与第二导电半导体层29交叠的第一沟道区域和不与第二导电半导体层29交叠的第二沟道区域。第一沟道区域延伸到第二导电半导体层29一端的内部，并且在垂直方向上与第二导电半导体层29交叠。第二沟道区域可以从第一沟道区域延伸到接合层43的外部周边部分上。
当生长发光结构30时，可以以第一导电半导体层25、有源层27和第二导电半导体层29的顺序生长发光结构30。可以在发光结构30上(例如，在第一导电半导体层25上)形成纳米结构19。
纳米结构19可以包括形成在第一导电半导体层25的顶表面的整个区域上的石墨烯层13和从石墨烯层13的底表面进入到第一导电半导体层25中的多个纳米构造物16，但实施方案不限于此。纳米结构19的石墨烯层13可以与第一导电半导体层25电连接。
石墨烯层13可以为形成在第一导电半导体层25的整个区域上的板的形式。纳米构造物16可以包括ZnO，但实施方案不限于此。纳米构造物16以优异的结晶度(而没有位错)生长发光结构30。
纳米构造物16可以包括多个纳米棒，但实施方案不限于此。所述纳米棒可以彼此间隔开均匀的间隔或者不规则的间隔。纳米构造物16可以具有这样的结构：其高度大于其宽度，但实施方案不限于此。因为已在高度或宽度方面描述了纳米构造物16的细节，所以将省略根据本实施方案的纳米构造物16的细节。
纳米结构19可以具有电流扩散功能。换言之，如图5所示，纳米结构19的石墨烯层13形成在第一导电半导体层25的整个区域上，并且石墨烯层13面对电极层50。如果将电力提供给纳米结构19和支承衬底41，则电流提供给有源层27的在石墨烯层13与电极层50之间的整个区域，使得由有源层27的整个区域产生光。因此，可以提高发光效率。可以在石墨烯层13上形成电极或焊垫，但实施方案不限于此。
可以在发光结构30上形成保护层57。例如，保护层57可以至少形成在发光结构30的侧边上。详细来说，保护层57的一端可以形成在第一导电半导体层25的顶表面的周边区域，并且保护层57的相反端可以形成在沟道层47的顶表面的一部分处，同时通过或穿越第一导电半导体层25的侧边、有源层27的侧边和第二导电半导体层29的侧边，但实施方案不限于此。
保护层57可以防止发光结构30与支承衬底41之间的电短路，同时保护发光器件免受外部冲击。保护层57可以包括表现出优异的透明度和绝缘性的材料。例如，保护层57可以包括选自SiO2、SiOx、SiOxNy、Si3N4、TiO2和Al2O3中的一种，但实施方案不限于此。
虽然保护层57可以包括与沟道层47之材料相同的材料，但实施方案不限于此。
图6至12是示出制造根据第二实施方案的垂直型发光器件的工艺的截面图。
参照图6，纳米结构19可以形成在生长衬底100上。
生长衬底100是用以生长发光结构30的衬底。生长衬底100可以包括适合于半导体材料的生长的材料，即载体晶片。此外，生长衬底100可以包括表现出晶格常数接近于发光结构30的晶格常数并且表现出热稳定性的材料。生长衬底100可以包括导电衬底或绝缘衬底。生长衬底100可以包括选自蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP以及Ge中的至少一种。
纳米结构19可以包括石墨烯层13和多个纳米构造物16。预先形成石墨烯层13并附接至生长衬底100上。或者，例如，可以通过化学合成方案、CVD生长方案和外延生长方案在生长衬底100上形成石墨烯层13。
石墨烯层13可以形成在生长衬底100的整个区域上。随后，可以将多个纳米构造物16形成在石墨烯层13上。可以使用ZnO通过沉积工艺或生长工艺将纳米构造物16形成在石墨烯层13上。
例如，纳米构造物16可以通过CVD生长方案或溅射方案形成，但实施方案不限于此。纳米构造物16可以以均匀间隔或不规则的间隔形成在石墨烯层13上。因此，纳米结构19可以由石墨烯层13和纳米构造物16形成。
参照图7，第一导电半导体层25、有源层27和第二导电半导体层29可以依次生长在纳米结构19上，从而形成发光结构30。
例如，可以通过MOCVD(金属有机化学气相沉积)、CVD(化学气相沉积)、PECVD(等离子体增强化学气相沉积)、MBE(分子束外延)或HVPE(氢化物气相外延)形成发光结构30，但实施方案不限于此。
可以在发光结构30与生长衬底100之间形成缓冲层(未示出)以减小其间的晶格常数差异。换言之，可以在纳米结构19上生长缓冲层，并且可以在缓冲层上生长发光结构30。
可以在生长衬底100上形成第一导电半导体层25。第一导电半导体层25可以是含N型掺杂剂的N型半导体层。
详细来说，第一导电半导体层25可以在纳米结构19的纳米构造物16之间的区域中在垂直方向上从石墨烯层13生长，或者可以在垂直方向或水平方向上从纳米构造物16的顶表面生长，使得第一导电半导体层25可以形成在纳米构造物16之间的区域中和纳米构造物16上。
ZnO的晶格常数为约3.25，用作生长衬底100的蓝宝石衬底的晶格常数为约4.78，并且可以用于第一导电半导体层25的GaN的晶格常数为约3.18。
因此，因为第一导电半导体层25与纳米结构19(详细来说，纳米构造物16)的晶格常数差小于第一导电半导体层25与生长衬底100的晶格常数差，所以第一导电半导体层25可以在纳米结构19上平稳地生长而无位错。
有源层27形成在第一导电半导体层25上并且可以包括多量子阱(MQW)结构、量子点结构或量子线结构中的一种，但实施方案不限于此。
有源层27可以通过经由第一导电半导体层27注入的电子和经由第二导电半导体层29注入的空穴的复合产生光，所述光的波长对应于根据构成有源层27的材料而不同的能带隙差。
可以在有源层27上形成第二导电半导体层29。第二导电半导体层29可以包括含P型掺杂剂的P型半导体层。
参照图8，可以在第二导电半导体层29上形成沟道层47。
可以在第二导电半导体层29上形成沟道层47。例如，可以在第二导电半导体层29的周边区域处形成沟道层47，但实施方案不限于此。
沟道层47可以包括绝缘材料。例如，选自SiO2、SiOx、SiOxNy、Si3N4和Al2O3中的至少一种。
参照图9，可以在沟道层47和第二导电半导体层29上形成电极层50、接合层43和支承衬底41。
电极层50可以包括依次层叠在第二导电半导体层29上的欧姆接触层和反射层。
电极层50可以包括含有在第二导电半导体层29上的欧姆接触材料和反射材料的混合物的单层。因为已描述了欧姆接触材料和反射材料，所以将省略它们的细节。
可以形成接合层43以增强支承衬底41与电极层50之间的接合强度。例如，接合层43可以包括选自Ti、Au、Sn、Ni、Nb、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一种。
支承衬底41不仅支承多个层，还用作电极。支承衬底41可以与纳米结构19一起将电力提供给发光结构30。
支承衬底41可以包括Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo以及Cu-W中的至少一种。
支承衬底41被镀覆和/或沉积在发光结构30上。或者，支承衬底41可以以片的形式附接在发光结构30上，但实施方案不限于此。
参照图10，在将生长衬底100转动180°后，可以移除生长衬底100。
可以通过激光剥离(LLO)方案、化学剥离(CLO)方案或物理抛光方案移除生长衬底100，但实施方案不限于此。
当通过LLO方案移除生长衬底100时，可以通过将激光集中照射到生长衬底100与第一导电半导体层25之间的界面表面上来将生长衬底100与纳米结构19分离。
当通过CLO方案移除生长衬底100时，可以通过采用湿法蚀刻工艺到露出第一导电半导体层25的程度来移除生长衬底100。
当通过物理抛光方案移除生长衬底100时，可以通过直接抛光生长衬底100到露出第一导电半导体层25的程度而从其顶表面依次移除生长衬底100。
根据第二实施方案，纳米结构19形成在发光结构30与生长衬底100之间。因为纳米结构19表现出与生长衬底100较弱的接合强度，所以可以通过在其间照射激光容易地将生长衬底100与纳米结构19分离。换言之，纳米结构19容易地将生长衬底100与发光结构30分离。因此，纳米结构19可以防止如果生长衬底100不易于分离的话，由于通过激光照射较长的一段时间来自激光电力的影响而在发光结构30上产生缺陷(例如裂纹)。
参照图11，可以进行台面蚀刻工艺使得露出发光结构30的侧边和沟道层47的侧边，同时发光结构30的侧边和沟道层47的侧边是倾斜的。通过台面蚀刻工艺，在沟道层47的顶表面中设置槽，发光结构30未设置在该槽中。换言之，可以通过台面蚀刻工艺移除形成在沟道层47上的第二导电半导体层29、有源层27和第一导电半导体层25来形成槽。
由于沟道层47用作阻挡物，所以通过台面蚀刻工艺部分地移除槽的外部区域处的第一导电半导体层25、有源层27以及第二导电半导体层29，而设置在沟道层47下方的电极层50、接合层43以及支承衬底41未被移除。
参照图12，至少在发光结构30上形成保护层57。
换言之，可以通过第一导电半导体层25的侧边、有源层27的侧边以及第二导电半导体层29的侧边从发光结构30(详细来说，第一导电半导体层25的顶表面的周边部分)至沟道层47的顶表面的一部分形成保护层57。
保护层57可以防止发光结构30与支承衬底41之间的电短路。保护层57可以包含表现出优异透明度和优异绝缘性的材料。例如，保护层57可以包括选自SiO2、SiOx、SiOxNy、Si3N4，TiO2以及Al2O3中的一种，但实施方案不限于此。
保护层57可以包含与沟道层47的材料相同的材料。
图13是示出根据另一个实施方案的图1所示发光器件的纳米结构19的截面图。
不同于图1所示的纳米结构19，图13所示的纳米结构19可以具有开口12。
本领域技术人员能够由图1所示的纳米结构19容易地理解在下述中未进行描述的元件。
纳米结构19可以包括具有板的形式的石墨烯层13和形成在石墨烯层13上的多个纳米构造物16。
多个开口12可以形成在石墨烯层13中，同时彼此间隔开预定的距离。开口12可以是通过石墨烯层13的顶表面和底表面形成的孔，但实施方案不限于此。
图14是示出根据第三实施方案具有图13所示纳米结构的侧向型发光器件的截面图。
除采用图13所示的纳米结构19以外，第三实施方案与第一实施方案基本相同(参见图3)。
参照图14，根据第三实施方案的侧向型发光器件可以包括衬底10、纳米结构19、发光结构30、透明导电层33和第一电极35以及第二电极38，但实施方案不限于此。
发光结构30可以包括形成在衬底10上的第一导电半导体层25、形成在第一导电半导体层25上的有源层27和形成在有源层27上的第二导电半导体层29。
第一导电半导体层25可以包括N型半导体层，并且第二导电半导体层29可以包括P型半导体层，但实施方案不限于此。
可以在衬底10上形成纳米结构19。纳米结构19可以包括形成在衬底10的整个区域上的石墨烯层13和形成在石墨烯层13上的多个纳米构造物16。
石墨烯层13可以包括开口12。开口12可以彼此间隔开。
开口12可以具有图13所示的环形形状，但实施方案不限于此。换言之，开口12可以具有正方形形状、多边形形状、椭圆形形状或杆形形状。
纳米构造物16可以包括ZnO，但实施方案不限于此。
纳米构造物16可以包括多个纳米棒，但实施方案不限于此。所述纳米棒可以彼此间隔开均匀的间隔或不规则的间隔。
纳米构造物16可以具有其中其高度大于其宽度的结构，但实施方案不限于此。
因为已在上文中描述了纳米构造物16的详细高度和宽度，所以将省略它们的细节。
可以在纳米结构19上形成第一导电半导体层25。
虽然未示出，但可以在纳米结构19上形成缓冲层，可以在缓冲层上形成第一导电半导体层25，但实施方案不限于此。
缓冲层或第一导电半导体层25可以通过纳米结构19的开口12接触衬底10。此外，缓冲层或第一导电半导体层25可以设置在纳米构造物16之间的区域中或者在纳米构造物16上。
如果缓冲层的厚度小于纳米构造物16的厚度，则纳米构造物16可以通过缓冲层设置在第一导电半导体层25中，但实施方案不限于此。
可以在第一导电半导体层25的顶表面的一部分上形成第一电极35，并且可以在透明导电层33的顶表面的一部分上形成第二电极38。
由于第一电极35与纳米结构19之间的间隔减小，所以表现出了优异的性能。如果第一电极35与纳米结构19之间表现出窄间隔，则电流可以从第一电极35流向纳米结构19，并且当将电力供应给第一电极35和第二电极38时，提供给纳米结构19的电流可以扩散至纳米结构19的整个区域。在这种情况下，因为纳米结构19面向透明导电层33，所以电流可以提供给透明导电层33与纳米结构19之间的发光结构30的有源层27的整个区域。因此，因为从有源层27的整个区域中产生光，所以可以提高发光效率。纳米结构19可以用作电流扩散层。
此外，纳米结构19可以用作电子阻挡层。通常来说，虽然从第一导电半导体层25产生的电子提供给有源层27，但是一部分电子可以提供给衬底10。由于电子移动至衬底10，所以电流泄露从而降低光的发光效率。
根据实施方案的纳米结构19用作电流扩散层，并且电流扩散层可以阻挡从第一导电半导体层25产生的电子提供给衬底10。
因此，根据实施方案，因为纳米结构19执行电流扩散功能和作为电子阻挡层，所以可以显著提高发光器件的发光效率。
图15是示出根据第四实施方案的垂直型发光器件的截面图。
除采用图13所示纳米结构19以外，第四实施方案与第一实施方案基本相同(参见图4)。
参照图15，根据第四实施方案的垂直型发光器件可以包括支承衬底41、接合层43、电极层50、沟道层47、发光结构30、纳米结构19和保护层57。
发光结构30可以包括形成在电极层50和沟道层47上的第二导电半导体层29、形成在第二导电半导体层29上的有源层27和形成在有源层27上的第一导电半导体层25。
第一导电半导体层25可以包括N型半导体层，并且第二导电半导体层29可以包括P型半导体层，但实施方案不限于此。
虽然未示出，但可以在第一导电半导体层25上形成第一半导体层(例如，缓冲层)，并且可以在缓冲层上设置纳米结构19。在这种情况下，可以在缓冲层中形成纳米结构19的纳米构造物16。
可以在第一导电半导体层25上形成纳米结构19。纳米结构19可以包括形成在第一导电半导体层25的整个区域上的石墨烯层13和形成在石磨烯层13上的多个纳米构造物16。
石墨烯层13可以包括多个开口12。开口12可以彼此间隔开。开口12可以具有如图13所示的环形形状，但实施方案不限于此。换言之，开口12可以具有正方形形状、多边形形状、椭圆形形状或杆型形状。
第一导电半导体层25可以形成在开口12中，但实施方案不限于此。换言之，形成在开口12中的第一导电半导体层25的顶表面的位置可以与石墨烯层13的顶表面的位置相同。
纳米构造物16可以包括ZnO，但实施方案不限于此。纳米构造物16可以包括多个纳米棒，并且可以彼此间隔开均匀的间隔或不规则的间隔。纳米构造物16可以具有其中其高度大于其宽度的结构。
可以在发光结构30下方形成电极层50，并且可以在发光结构30上形成纳米结构19。电极层50和纳米结构19二者都可以具有板形状。电极层50的宽度可以大于纳米结构19的宽度和有源层27的宽度。
因此，如果将电力提供给纳米结构19和支承衬底41，则电流在垂直方向上在彼此相对的电极层50与纳米结构19的整个区域之间流动，并且从发光结构30的有源层27的整个区域中产生光，使得可以提高发光效率。
特别地，因为纳米结构19的石墨烯层13表现出现有材料中最大的电导率，所以电流更易于提供给发光结构30，使得可以显著提高发光效率。
因为纳米结构19的石墨烯层13在图4和图15所示的垂直型发光器件中用作电极，所以电力可以提供给纳米结构19和电极层50而没有其它电极，使得发光器件可以发光。
此外，因为纳米结构19中的石墨烯层13或ZnO包括透明材料，所以从发光结构30产生的光可以通过纳米结构19向上输出。换言之，因为纳米结构19表现出较好透光率，所以从发光结构30产生的光可以通过纳米结构而没有光损失。
根据实施方案，晶格常数小于发光结构的晶格常数并且大于衬底的晶格常数的纳米结构设置在发光结构与衬底之间，从而生长具有优异结晶度的发光结构而没有位错。上述发光结构表现出优异的电特性和光学特性，使得可以提高发光效率。
根据实施方案，将纳米结构施用于侧向型发光器件，使得纳米结构用作电子阻挡层，从而阻挡半导体层的电子注入衬底，使得可以提高发光效率。
根据实施方案，将纳米结构施用于侧向型发光器件，使得纳米结构用作电流扩散层，从而允许电流流过纳米结构和透明导电层的整个区域。因此，从有源层的整个区域中产生光，使得可以提高发光效率。
根据实施方案，将纳米结构施用于垂直型发光器件，使得纳米结构用作电流扩散层，从而允许电流流经纳米结构和透明导电层的整个区域。因此，从有源层的整个区域中产生光，使得可以提高发光效率。
图16是示出根据第五实施方案的发光器件的截面图。
参照图16，根据第五实施方案的发光器件1C可以包括衬底10、多个纳米结构19A、发光结构30、透明导电层33和第一电极35以及第二电极38。
发光结构30包括第一导电半导体层25、有源层27和第二导电半导体层29。
每个纳米结构19A可以包括石墨烯图案14和多个纳米构造物17，但实施方案不限于此。纳米结构19A可以通过部分地蚀刻根据第一实施方案的纳米结构来形成，或者可以单独形成。纳米构造物17可以包括不同于石墨烯的材料，并且可以形成为纳米棒或纳米结构的形式。
根据实施方案的发光器件1C可以包括设置在衬底10与发光结构30之间的半导体层。所述半导体层可以包括缓冲层、未掺杂的半导体层或具有N型掺杂剂的半导体层中的至少一种。
所述半导体层可以包括设置在衬底10与发光结构30之间的缓冲层22。根据实施方案的发光器件1C还可以包括设置在发光结构30下方和/或上的另一个半导体层(未示出)。发光器件1C还可以包括设置在缓冲层22与发光结构30之间的未掺杂的半导体层(未示出)。所述半导体层可以具有缓冲层与设置在缓冲层上的未掺杂的半导体层的层叠结构。
衬底10容易地生长发光结构30，但实施方案不限于此。衬底10可以包括表现出与发光结构30具有较低晶格常数差异的材料。衬底10可以包括选自蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP以及Ge中的至少一种。
可以在衬底10与发光结构30之间设置缓冲层22。可以形成缓冲层22以降低衬底10与发光结构30之间的晶格常数差异。
缓冲层22和发光结构30可以包括II至VI族化合物半导体材料。II至VI族化合物半导体材料包括II至VI族化合物半导体和III至V族化合物半导体中的至少一种。
由于晶格常数差异，所以在发光结构30与衬底10之间可产生晶格缺陷(例如，位错)。位错可以指由于衬底10与发光结构30之间的晶格缺陷而在垂直于发光结构30的方向上形成的边界线。位错可以使发光器件的电特性和光学特性劣化并且阻止发光。
为了解决上述问题，根据第五实施方案，可以在衬底10与缓冲层22之间设置多个纳米结构19A。虽然未示出，但如果未使用缓冲层22，则可以在衬底10与发光结构30之间设置纳米结构19A。
每个纳米结构19A可以包括多个石墨烯图案14和形成在每个石墨烯图案上的多个纳米构造物16。
石墨烯可以通过各种工艺形成。例如，可以通过基于石墨烯氧化还原的化学合成方案、CVD生长方案和外延生长方案来形成石墨烯。通过上述方案形成的石墨烯可以通过图案化工艺构成根据第五实施方案的石墨烯图案14。
石墨烯图案14包括石墨烯，石墨烯具有在迄今已知的材料中最薄的厚度，能够最佳地传导电或热，包括最具柔性的材料并且可以以较好的弹性延伸或弯曲。此外，石墨烯图案14可以具有透射功能以透射光。石墨烯图案14可以形成在衬底10上。
石墨烯图案14之间的间隔可以为0.1μm至100μm，例如10μm至50μm。相邻石墨烯图案14之间的间隔L1可以彼此相等或彼此不同，但实施方案不限于此。
因此，缓冲层22的一部分可以通过石墨烯图案14之间的区域接触衬底10。
在先前形成石墨烯图案14之后，可以将石墨烯图案14附接至衬底10。或者，可以将石墨烯图案14直接形成在衬底10上。当在衬底10上直接形成石墨烯图案14，保护层部分地形成在衬底14上时，通过化学合成方案、CVD生长方案和外延生长方案在衬底10上形成石墨烯层，并且移除保护层。在这种情况下，虽然可以在衬底10上形成石墨烯图案14，但实施方案不限于此。
可以在每个石墨烯图案14上形成纳米构造物17。为了在石墨烯图案14上部分地生长纳米构造物17，可以形成籽晶图案，并且可以在石墨烯图案14上形成籽晶图案。籽晶图案可以设置在石墨烯图案14与纳米构造物16之间。
纳米构造物17可以包括晶格常数小于衬底10的晶格常数并且大于氮化物半导体(例如，GaN)的晶格常数的材料。纳米构造物16可以包括ZnO，并且ZnO的晶格常数为约3.25。用于衬底10的蓝宝石的晶格常数为约4.78，并且可用于发光结构30的GaN的晶格常数为约3.18。
因此，因为ZnO的晶格常数具有蓝宝石的晶格常数与GaN的晶格常数之间的中间值，所以GaN可以充分地生长在纳米结构19上而没有由ZnO引起的位错。
纳米构造物17可以包括多个纳米棒。所述纳米棒可以彼此间隔开均匀的间隔或者不规则的间隔。所述纳米棒可以具有其中其高度大于其宽度的结构，但实施方案不限于此。
例如，纳米构造物17的宽度W2可以为5nm至500nm，例如，50nm至200nm。纳米构造物17的高度H2可以为10nm至3μm，例如，500nm至1μm。纳米构造物16的宽度W2和高度H2可以形成为小于1μm的尺寸。
纳米构造物16的高度H2可以大于纳米构造物16的宽度W2。因此，当在纳米结构19A上生长缓冲层22或发光结构30时，II至VI族化合物半导体材料(例如，GaN)在纳米构造物16之间主要在垂直方向上生长，并且可以在纳米构造物16上在垂直方向或水平方向上生长。因此，不会发生位错，并且可以获得优异的结晶度，从而提高发光器件1C的电特性和光学特性。
例如，缓冲层22的厚度可以为20nm至50nm，但实施方案不限于此。
纳米构造物16的高度H2可以大于缓冲层22的厚度。因此，缓冲层22的顶表面的位置可以高于纳米构造物17的顶表面的位置。换言之，缓冲层22可以形成在纳米构造物17之间。因此，缓冲层22可以设置在纳米构造物17之间的区域中，并且发光结构30可以设置在纳米构造物17上。换言之，纳米构造物17可以接触缓冲层22和第一导电半导体层25。
或者，如果纳米构造物17的高度H2小于缓冲层22的厚度，则缓冲层22可以设置在纳米构造物17之间的区域中以及纳米构造物17上。缓冲层22覆盖纳米构造物17，并且纳米构造物17可以不接触第一导电半导体层25。
在这种情况下，如果在纳米结构19A上形成发光结构30(没有缓冲层22)，则发光结构30可以形成在纳米构造物17之间的区域以及在纳米构造物17上。发光结构30的第一导电半导体层25的厚度可以为2μm至3μm，但实施方案不限于此。
纳米结构19A可以具有图17和18所示的形状，但实施方案不限于此。
换言之，如图17所示，石墨烯图案14可以具有环形形状。如图18所示，石墨烯图案14可以以杆的形式纵向延伸，并且多个石墨烯图案14可以彼此平行布置。此外，如图19所示，还可以设置连接部分20以将具有预定形状的石墨烯图案14彼此连接。
石墨烯图案14可以彼此间隔开均匀的间隔或不规则的间隔。
可以在纳米结构19A上形成缓冲层22。缓冲层22可以包括II至VI族化合物半导体材料。例如，缓冲层22可以包括GaN、InN、AlGaN和InGaN中的一种，或者可以具有包括上述材料的多层结构，但实施方案不限于此。
如图16所示，缓冲层22可以通过纳米结构19A的石墨烯图案14之间的区域接触衬底10，通过纳米结构19A的纳米构造物17之间的区域接触石墨烯图案14的顶表面，并且设置在纳米构造物17上。这种情况对应于缓冲层22的厚度大于纳米构造物17的高度的情况。
虽然未示出，但如果缓冲层22的厚度小于纳米构造物16的高度，则缓冲层22可以通过纳米结构19A的石墨烯图案14之间的区域接触衬底10，并且可以形成在纳米构造物17之间的区域中的纳米构造物15的顶表面的下部。在这种情况下，缓冲层22未形成在纳米构造物17上。换言之，虽然缓冲层22从衬底10处在垂直方向上生长，或者从纳米构造物17之间的区域中的石墨烯图案14处在垂直方向上生长，但是缓冲层22未生长在纳米构造物17上。换言之，缓冲层22未形成在纳米构造物17上。
但是，如图16所示，如果缓冲层22的厚度大于纳米构造物17的高度，则缓冲层22可以在纳米构造物17之间的区域中在垂直方向上从石墨烯图案14生长。此外，缓冲层22可以在纳米构造物17之间的区域中在垂直方向或水平方向上从纳米构造物17的顶表面生长。因此，生长在纳米构造物17上的一部分缓冲层22与生长在纳米构造物17之间的区域中的一部分缓冲层22合并。因此，缓冲层22甚至可以形成在纳米构造物17上。
在纳米结构19A上生长缓冲层22的原理同样适用于在纳米结构19A上生长发光结构30的情况，但实施方案不限于此。换言之，发光结构30可以形成在缓冲层22或纳米结构19A上。
例如，发光结构30可以包括第一导电半导体层25、有源层27和第二导电半导体层29。第一导电半导体层25可以形成在缓冲层22或纳米结构19A上，有源层27可以形成在第一导电半导体层25上，并且第二导电半导体层29可以形成在有源层27上。
例如，第一导电半导体层25可以包括含N型掺杂剂的N型半导体层。所述N型半导体层可以包括具有组成式InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，N型半导体层可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN以及AlInN中的至少一种，并且可以掺杂有N型掺杂剂例如Si、Ge和Sn。
可以在第一导电半导体层25上形成有源层27。有源层27可以通过经由第一导电半导体层27注入的第一载流子(例如电子)和经由第二导电半导体层29注入的第二载流子(例如空穴)的复合产生光，所述光的波长对应于根据构成有源层27的材料而不同的能带隙差。
有源层27可以包括多量子阱(MQW)结构、量子点结构或量子线结构中的一种。有源层27可以通过以阱层和势垒层周期重复地层叠II至VI族化合物半导体来形成。例如，有源层27可以以InGaN阱层/GaN势垒层周期、InGaN阱层/AlGaN势垒层周期或InGaN阱层AnGaN势垒层周期来形成。势垒层的带隙可以大于阱层的带隙。
有源层27上可以设置有第二导电半导体层29。例如，第二导电半导体层29可以包括含P型掺杂剂的P型半导体层。P型半导体层可以包括具有组成式InxAlyGa1-x-yN(0≤x≤1，0≤y≤1且0≤x+y≤1)的半导体材料。例如，P型半导体层可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN、InN以及AlInN中的至少一种，并且可以掺杂有P型掺杂剂例如Mg、Zn、Ca、Sr和Ba。第二导电半导体层29可以形成为单层结构或多层结构。
可以在第二导电半导体层29上形成透明导电层33，并且可以在透明导电层33的一部分上形成第二电极38。
可以在发光结构30的第一导电半导体层25的一部分上形成第一电极35。因此，可以通过台面蚀刻工艺移除第二导电半导体层29和有源层27，并且可以移除第一导电半导体层25的顶表面的一部分。第一电极35可以形成在部分地移除的第一导电半导体层25上。
第二电极38形成在发光器件1C的最上部上，并且第一电极35形成在发光器件1C的侧边上。如果将电力提供给第一电极35和第二电极38，则因为电流流过发光结构30对应于第一电极35与第二电极38之间的最短路径，所以光可未通过发光结构30的有源层27的整个区域产生。
因此，透明导电层33形成在第二导电半导体层29的整个区域或一部分上，同时设置在第二导电半导体层29与第二电极38之间。透明导电层33扩散电流，并且电流在第一电极35与透明导电层33之间流动，使得从发光结构30的有源层27的整个区域中产生光。因此，可以提高发光效率。
第一电极35和第二电极38可以包括相同的电极材料或者彼此不同的材料。
第一电极35和第二电极38包括不透明金属材料。例如，第一电极35和第二电极38可以包括选自铝(Al)、钛(Ti)、铬(Cr)、镍(Ni)、铂(Pt)、金(Au)、钨(W)、铜(Cu)以及钼(Mo)或其合金中的一种，但实施方案不限于此。
透明导电层33包括表现出优异的透射光的透光率以及电导率的导电材料。例如，透明导电层33可以包括选自ITO、IZO(In-ZnO)、GZO(Ga-ZnO)、AZO(Al-ZnO)、AGZO(Al-Ga ZnO)、IGZO(In-Ga ZnO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au以及Ni/IrOx/Au/ITO中的至少一种。
图19是示出根据第六实施方案的发光器件的平面图，并且图20是图19的发光器件沿着线B-B'的截面图。图21是图19所示发光器件沿着线C-C'的截面图。
根据第六实施方案，纳米结构19A可以用作电极。因此，纳米结构19A可以在垂直方向上与电极层50交叠。此外，根据第六实施方案，电极层50可以用作宽度大于至少发光结构30的有源层27的宽度的反射层。电极层50向前反射从有源层27产生的光，使得可以降低光损失。
参照图19至21，根据第二实施方案的垂直型发光器件ID可以包括支承衬底41、接合层43、电极层50、沟道层47、发光结构30、纳米结构19A和保护层57。
支承衬底41、接合层43和电极层50可以构成用以提供电力的电极元件。
支承衬底41可以支承形成在其上的多个层并且用作电极。支承衬底41可以与纳米结构19A一起将电力提供给发光结构30。
支承衬底41可以包括金属材料或半导体材料，但实施方案不限于此。支承衬底41可以包括表现出较高电导率和较高热导率的材料。例如，支承衬底41可以包括金属材料，包括选自钛(Ti)、铬(Cr)、镍(Ni)、铝(Al)、铂(Pt)、金(Au)、钨(W)、铜(Cu)、铜合金(Cu合金)、钼(Mo)以及铜-钨(Cu-W)中的至少一种。例如，支承衬底41可以包括半导体材料，包括选自Si、Ge、GaAs、GaN、ZnO、SiGe以及SiC中的至少一种。
支承衬底41被镀覆和/或沉积在发光结构30下方。或者，支承衬底41可以以片的形式附接在发光结构30下方，但实施方案不限于此。
可以在支承衬底41上形成接合层43。接合层43设置在电极层50与支承衬底41之间。接合层43可以用作增强电极层50与支承衬底41之间的接合强度的介质。
接合层43可以包括阻挡金属或接合金属。接合层43可以包括表现出较高粘附性和较高热导率的金属材料。接合层43可以包括选自Ti、Au、Sn、Ni、Nb、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一种。
可以在接合层43上形成阻挡层(未示出)。阻挡层可以防止形成在阻挡层下方的接合层43和支承衬底41的构成材料扩散至形成在阻挡层上方的电极层50和发光结构30而劣化发光器件的特性。阻挡层可以包括选自Ni、Pt、Ti、W、V、Fe以及Mo的单层，或者可以具有包括上述材料的至少两层的层叠结构。阻挡层可以接触电极层50的底表面。
接合层43的顶表面可以具有槽，槽的周边区域可以从其中央区域向上延伸，即，可以延伸至发光结构30，但实施方案不限于此。电极层50可以接触接合层43的顶表面的中央区域或者可以形成在槽中，但实施方案不限于此。
虽然未示出，但在接合层43的顶表面中，中央区域和周边区域可以位于相同线或相同水平面上。换言之，接合层43的顶表面的整个区域可以具有平坦表面。在这种情况下，电极层50可以形成在接合层43的顶表面的中央区域处或者可以形成在接合层43的顶表面的整个区域上。
电极层50的宽度可以小于或等于接合层43的宽度。电极层50的顶表面和沟道层47的顶表面可以形成在相同线或相同水平面上。
电极层50的底表面可以形成在与沟道层47的底表面的位置不同的位置处。换言之，因为电极层50形成在其中具有槽的接合层43的中央区域，并且沟道层47形成在接合层43的周边区域，所以电极层50的底表面可以形成在比沟道层47的底表面的位置低的位置处。
如图20和21所示，电极层50的一部分可以在垂直方向上与沟道层47的底表面交叠。换言之，沟道层47的内部区域可以延伸到电极层50的外壁内部。
电极层50反射从发光结构30入射的光以提高光提取效率。电极层50可以与发光结构30欧姆接触，使得电流可以流经发光结构30。虽然未示出，但电极层50可以包括与接合层43的顶表面接触的反射层和形成在反射层的顶表面与发光结构30的底表面之间的欧姆接触层。电极层50可以包括含有反射材料和欧姆接触材料的混合物的单层。在电极层50中，反射层可不与欧姆接触层分开形成。例如，反射材料包括选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf或上述材料中至少两种之合金中的至少一种，但实施方案不限于此。欧姆接触材料可以包括透明导电材料。例如，欧姆接触材料可以包括选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au以及Ni/IrOx/Au/ITO中的至少一种。
电极层50可以具有多层，该多层包括IZO/Ni、AZO/Ag、IZO/Ag/Ni和AZO/Ag/Ni中的一种。
电极层50可以至少与发光结构30欧姆接触。因此，电流平稳地提供给与电极层50欧姆接触的发光结构30，使得可以提高发光效率。
电极层50可以与发光结构30的底表面以及沟道层47的底表面交叠。为了反射来自发光结构30的整个部分的光，电极层50的宽度可以至少大于发光结构30(尤其是有源层27)的宽度。
可以在电极层50上形成沟道层47。沟道层47可以沿着第二导电半导体层29的底表面的周边区域形成。沟道层47可以沿着电极层50的边缘区域的周边部分形成。换言之，沟道层47可以形成在发光结构30与电极层50之间的周边区域。详细来说，沟道层47的至少一部分由电极层50和发光结构30围绕。例如，沟道层47的顶表面的一部分可以接触第二导电半导体层29，并且沟道层47的内部侧边和底表面的一部分可以接触电极层50，但实施方案不限于此。沟道层47的底表面的相反部分可以接触接合层43的顶表面的周边区域。
沟道层47可以防止由外部材料引起的在接合层43的侧边与发光结构30的侧边之间的电短路。如果电极层50形成在接合层43的整个区域上，使得电极层50的外部侧边暴露于外侧，则沟道层47可以防止电极层50的侧边与发光结构30的侧边之间的电短路。
此外，沟道层47确保与发光结构30的接触区域尽可能地宽，从而在进行激光划片工艺以将多个芯片分割成单独的芯片和激光剥离(LLO)工艺以移除衬底时有效地防止发光结构30与电极层50分层。
当发光结构30在芯片分割工艺中被过度蚀刻时，可以露出电极层50。在这种情况下，由于发光器件外部区域的异物，可引起电极层50与发光结构30的有源层27之间的电短路。沟道层47可以防止由于在芯片分割工艺中将发光结构30过度蚀刻而露出电极层50。
沟道层47可以包括绝缘材料。例如，沟道层47可以包括选自SiO2、SiOx、SiOxNy、Si3N4和Al2O3中的至少一种。沟道层47可以包括金属材料，但实施方案不限于此。
发光结构30可以形成在电极层50和沟道层47上。
可以在蚀刻工艺中将发光结构30的侧边垂直或倾斜以将多个芯片分割为单独的芯片。例如，可以通过隔离蚀刻工艺形成发光结构30的侧边。
发光结构30可以包括多种含II至V族元素的化合物半导体材料。含II至VI族元素的化合物半导体材料包括II至V族化合物半导体和III至V族化合物半导体中的至少一种。
发光结构30可以包括第二导电半导体层29、在第二导电半导体层29上的有源层27和在有源层27上的第一导电半导体层25。
在这种情况下，第二导电半导体层29的底表面可以接触电极层50的顶表面和沟道层47的顶表面，但实施方案不限于此。此外，为了反射从有源层27产生的整个部分的光，有源层27的宽度可以比电极层50的宽度窄。
沟道层47可以包括在垂直方向上与第二导电半导体层29交叠的第一沟道区域和不与第二导电半导体层29交叠的第二沟道区域。
第一沟道区域延伸到第二导电半导体层29的外壁内部，并且在垂直方向上与第二导电半导体层29交叠。第二沟道区域可以从第一沟道区域向外延伸至接合层43的外壁。
第二导电半导体层29可以形成在电极层50和沟道层47上。第二导电半导体层29可以包括含P型掺杂剂的P型半导体层。第二导电半导体层29可以包括含II至VI族元素的化合物半导体。例如，第二导电半导体层29可以包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP以及AlGaInP中的一种。P型掺杂剂可以包括Mg、Zn、Ga、Sr或Ba。第一导电半导体层25可以包括单层或多层，但实施方案不限于此。
第二导电半导体层29对有源层27提供多个载流子例如多个空穴。
有源层27形成在第二导电半导体层29上，并且可以包括单量子阱(SQW)、多量子阱(MQW)结构、量子点结构或量子线结构中的一种，但实施方案不限于此。
有源层27可以通过以阱层和势垒层周期重复地层叠含II至VI族元素的化合物半导体来形成。有源层27可以包括化合物半导体材料(例如GaN、InGaN和AlGaN)。因此，有源层27可以以InGaN阱层/GaN势垒层周期、InGaN阱层/AlGaN势垒层周期或InGaN阱层/InGaN势垒层周期来形成，但实施方案不限于此。
有源层27可以形成在第一导电半导体层25上。有源层27可以通过经由第一导电半导体层27注入的电子和经由第二导电半导体层29注入的空穴的复合产生光，所述光的波长对应于根据构成有源层27的材料而不同的能带隙差。
虽然未示出，但导电覆层可以形成在有源层27上和/或下方，并且可以包括AlGaN基半导体。例如，含P型掺杂剂的P型覆层可以形成在第二导电半导体层29与有源层27之间，并且包括N型掺杂剂的N型覆层可以形成在有源层27与第一导电半导体层25之间。
导电覆层执行导引功能使得由有源层27提供的空穴和电子不移动至第一导电半导体层25和第二导电半导体层29。因此，由有源层27提供的更大量的空穴和电子彼此复合，使得可以提高发光器件的发光效率。
第一导电半导体层25可以形成在有源层27上。第一导电半导体层25可以包括含N型掺杂剂的N型半导体层。第一导电半导体层25可以包括含II至VI族元素的化合物半导体。例如，第一导电半导体层25可以包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP以及AlGaInP中的一种。N型掺杂剂可以包括Si、Ge、Sn、Se或Te。第一导电半导体层25可以包括单层或多层，但实施方案不限于此。
当生长发光结构30时，可以依次生长第一导电半导体层25、有源层27和第二导电半导体层29。
参照图20，纳米结构19A可以形成在发光结构上(详细来说，在第一导电半导体层25上)。
如图19所示，纳米结构19A可以包括多个石墨烯图案14、形成在每个石墨烯图案14上的多个纳米构造物16和用以将石墨烯图案14彼此连接的连接部分20。纳米构造物16可以包括与构成石墨烯图案14和连接部分20的材料不同的材料。
因为在第一实施方案中详细描述了石墨烯图案14和纳米构造物17，所以将省略它们的细节。
连接部分20和石墨烯图案14可以包括相同的材料(例如，石墨)。因此，石墨烯图案14和连接部分20可以同时形成。连接部分20可以将相邻的石墨烯图案14彼此连接。在这种情况下，连接可以包括电连接和物理连接。石墨烯图案14和连接部分20可以与第一导电半导体层25电连接。
因为相邻的石墨烯图案14通过连接部分20彼此连接，所以如果将电力提供给石墨烯图案14之一，则电流可以通过连接部分20提供给相邻的石墨烯图案14。换言之，电流可以扩散至相邻的石墨烯图案14。
因此，如图22所示，石墨烯图案14和连接部分20对应于电极层50的整个区域，并且与第一导电半导体层25电连接。石墨烯图案14和连接部分20允许电流以表面-至-表面的方式在电极层50的整个区域与纳米结构19A的整个区域之间流动。因此，光从发光结构30的有源层27的整个区域发出，使得可以提高发光效率。
可以在石墨烯图案14的底表面上形成多个纳米构造物17。换言之，纳米构造物17可以从石墨烯图案14的底表面延伸至第一导电半导体层25的内部部分。纳米构造物16可以包括ZnO，但实施方案不限于此。
如参照第五实施方案所述，纳米构造物16允许发光结构30以优异的结晶度生长而非在发光结构30上产生位错。
纳米结构19A的数值范围可以与第五实施方案中所述的相同，但实施方案不限于此。石墨烯图案14之间的间隔可以为0.1μm至100μm，例如，10μm至50μm。
因此，第一导电半导体层25可以设置在石墨烯图案14之间和纳米构造物17之间。例如，第一导电半导体层25可以通过石墨烯图案14之间的区域延伸至与石墨烯图案14的顶表面的位置相同的位置。
纳米构造物16可以包括多个纳米棒，但实施方案不限于此。纳米棒可以彼此间隔开均匀的间隔或不规则的间隔。纳米构造物17可以具有其中其高度大于其宽度的结构，但实施方案不限于此。纳米构造物17的高度和宽度可以与根据第五实施方案的纳米构造物17的高度和宽度基本相同。
在图20和21中，纳米结构19A形成在第一导电半导体层25中，但实施方案不限于此。还可以在纳米结构19A上设置焊垫或电极，但实施方案不限于此。
纳米结构19A可以形成在缓冲层(未示出)中。在这种情况下，缓冲层可以形成在第一导电半导体层25上，并且纳米结构19A可以形成在缓冲层中。换言之，纳米构造物17可以从石墨烯图案14的底表面延伸至缓冲层的内部部分。
如果纳米构造物17的高度大于缓冲层的厚度，则纳米构造物17可以通过缓冲层延伸入第一导电半导体层25中，但实施方案不限于此。
保护层57可以形成在发光结构30上。例如，保护层57可以至少形成在发光结构30的侧边上。详细来说，保护层57的一端可以形成在第一导电半导体层25的顶表面的周边区域处，并且保护层57可以设置在第一导电半导体层25的侧边、有源层27的侧边、第二导电半导体层29的侧边以及沟道层47的顶表面的一部分处，但实施方案不限于此。
保护层57可以防止发光结构30与支承衬底41之间的电短路，同时保护发光器件1D免受外部冲击。保护层57可以包括表现出优异的透明度和绝缘性的材料。例如，保护层57可以包括选自SiO2、SiOx、SiOxNy、Si3N4、TiO2和Al2O3中的一种，但实施方案不限于此。
虽然保护层57可以包括与沟道层47的材料相同的材料，但实施方案不限于此。
虽然附图示出根据第六实施方案的发光器件1D包括电极，但是纳米结构19A的石墨烯图案14用作电极。因此，虽然未形成其他电极，但发光器件1D可以通过将电力提供给纳米结构19A和电极层50来发光。
此外，因为纳米结构19A的石墨烯图案14和ZnO是透明材料，所以从发光结构30产生的光可以通过纳米结构19A向上输出。换言之，因为纳米结构19A表现出较好的透光率，所以从发光结构30产生的光可以通过纳米结构19A而没有光损失。
根据实施方案的纳米结构19A适用于倒装型发光器件以及根据第五实施方案的侧向型发光器件和根据第六实施方案的垂直型发光器件。在包括纳米结构19A的倒装型发光器件的情况下，可以形成包括表现出优异的反射率的金属材料的反射层来代替图16所示的透明导体层33(第五实施方案)。在这种情况下，从发光结构30产生的光被反射层反射，使得光可以通过衬底10输出到外侧。
图23至29是示出制造图29所示发光器件的工艺的截面图。
参照图23，可以在生长衬底100上形成纳米结构19A。
生长衬底100是用以生长发光结构30的衬底。生长衬底100可以包括适合于生长半导体材料的材料(即，载体晶片)。此外，生长衬底100可以包括表现出具有晶格常数接近于发光结构的晶格常数并且表现出热稳定性的材料。生长衬底100可以包括导电衬底或绝缘衬底。
生长衬底100可以包括选自蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP以及Ge中的至少一种。
纳米结构19A可以包括多个石墨烯图案14、多个连接部分20和多个纳米构造物17。石墨烯图案14和连接部分20可以同时形成。例如，预先形成石墨烯层14和连接部分20并且附接到生长衬底100上。或者，例如，通过化学合成方案、CVD生长方案和外延生长方案在生长衬底100上形成石墨烯层之后，将石墨烯层图案化，从而形成石墨烯图案14和连接部分20。
随后，通过使用ZnO对生长衬底100的顶表面进行沉积工艺或生长工艺在石墨烯层14上形成纳米构造物17。例如，可以通过CVD生长方案或溅射方案形成纳米构造物17，但实施方案不限于此。纳米构造物17可以包括ZnO，但实施方案不限于此。
因此，可以通过石墨烯图案14、连接部分20和纳米构造物17来形成纳米结构19A。
参照图24，可以通过在纳米结构19A上依次生长第一导电半导体层25、有源层27和第二导电半导体层29来形成发光结构30。
例如，可以通过金属有机物化学气相沉积(MOCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、分子束外延(MBE)或者氢化物气相外延(HVPE)来形成发光结构30，但实施方案不限于此。
可以在发光结构30与生长衬底100之间形成缓冲层(未示出)以减小其间的晶格常数差异。换言之，可以在纳米结构19A上生长缓冲层，并且可以在缓冲层上生长发光结构30。
可以在生长衬底100和纳米结构19A上形成第一导电半导体层25。第一导电半导体层25可以是含N型掺杂剂的N型半导体层。
详细来说，第一导电半导体层25可以形成在纳米结构19A的石墨烯图案14之间的生长衬底100上，并且在纳米结构19A的纳米构造物17之间的石墨烯图案14上。
ZnO的晶格常数为约3.25。衬底10的晶格常数(例如，用于生长衬底100的蓝宝石的晶格常数)为约4.78，并且可用于第一导电半导体层25的GaN的晶格常数为约3.18。
因此，因为第一导电半导体层25与生长衬底100之间的晶格常数差异小于第一导电半导体层25与纳米结构19A(具体地，纳米构造物16)之间的晶格常数差异，所以第一导电半导体层25可以平稳地生长在纳米结构19A上而没有位错。
有源层27形成在第一导电半导体层25上，并且可以包括多量子阱(MQW)结构、量子点结构或量子线结构中的一种，但实施方案不限于此。
有源层27可以形成在第一导电半导体层25上。有源层27可以通过经由第一导电半导体层27注入的电子和经由第二导电半导体层29注入的空穴的复合产生光，所述光的波长对应于根据构成有源层27的材料而不同的能带隙差。
可以在有源层27上形成第二导电半导体层29。第二导电半导体层29可以包括含P型掺杂剂的P型半导体层。
参照图25，第二导电半导体层29上可以设置有沟道层47。沟道层47可以形成在第二导电半导体层29上。例如，沟道层47可以形成在第二导电半导体层29的周边区域处，但实施方案不限于此。沟道层47可以包括绝缘材料，并且因为在上文中已描述了绝缘材料，所以将省略绝缘材料的细节。
参照图26，可以在沟道层47和第二导电半导体层29上形成电极层50、接合层43和支承衬底41。
电极层50可以包括依次层叠在第二导电半导体层29上的欧姆接触层和反射层。电极层50可以包括含有在第二导电半导体层29上的欧姆接触材料与反射材料的混合物的单层。反射材料可以包括选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf或上述材料中的两种的合金中的至少一种，但实施方案不限于此。欧姆接触材料可以选择性地包括导电材料和金属材料。换言之，欧姆接触材料可以包括选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au以及Ni/IrOx/Au/ITO中的至少一种。
可以形成接合层43以增强支承衬底41与电极层50之间的接合强度。例如，接合层43可以包括选自Ti、Au、Sn、Ni、Nb、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一种。
支承衬底41不仅支承形成在其上的多个层，还用作电极。支承衬底41可以与电极一起将电力提供给发光结构30。支承衬底41可以包括Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo以及Cu-W中的至少一种。
支承衬底41被镀覆和/或沉积在发光结构30上。或者，支承衬底41可以以片的形式附接在发光结构30上，但实施方案不限于此。
参照图27，在将生长衬底100转动180°后，可以从纳米结构19A移除生长衬底100。
可以通过激光剥离(LLO)方案、化学剥离(CLO)方案或物理抛光方案移除生长衬底100，但实施方案不限于此。
当通过LLO方案移除生长衬底100时，可以通过将激光集中照射到生长衬底100与第一导电半导体层25之间的界面表面上来将生长衬底100与纳米结构19A分离。
当通过CLO方案移除生长衬底100时，可以通过采用湿法蚀刻工艺到露出第一导电半导体层25的程度来移除生长衬底100。
当通过物理抛光方案移除生长衬底100时，可以通过直接抛光生长衬底100到露出第一导电半导体层25的程度而从其顶表面依次移除生长衬底100。
根据第六实施方案，纳米结构19A形成在发光结构30与生长衬底100之间。因为纳米结构19A表现出与生长衬底100较弱的接合强度，所以可以通过在其间照射激光来容易地将生长衬底100与纳米结构19A分离。换言之，纳米结构19A容易地将生长衬底100与发光结构30分离。因此，纳米结构19可以防止在生长衬底100不易于分离的情况下，由于通过激光照射较长的一段时间来自激光电力的影响而在发光结构30上产生缺陷(例如裂纹)。
参照图28，可以进行台面蚀刻工艺使得露出发光结构30的侧边和沟道层47的侧边，同时发光结构30的侧边和沟道层47的侧边是倾斜的。通过台面蚀刻工艺，沟道层47的顶表面中设置有槽，发光结构30未设置在该槽中。换言之，可以通过台面蚀刻工艺移除形成在沟道层47上的第二导电半导体层29、有源层27和第一导电半导体层25的外部区域来形成槽。槽可以设置在沟道层47的表面中。
由于沟道层47用作阻挡物，所以通过台面蚀刻工艺移除第一导电半导体层25、有源层27以及第二导电半导体层29的外部区域，而电极层50、接合层43以及支承衬底41未被移除。
参照图29，可以至少在发光结构30上形成保护层57。换言之，可以在发光结构30的顶表面和侧边上形成保护层57，例如，保护层57可以从第一导电半导体层25的顶表面的周边部分形成至第一导电半导体层25的侧边、有源层27的侧边以及第二导电半导体层29的侧边处，并且可以形成至沟道层47的顶表面的一部分。
保护层57可以防止发光结构30与支承衬底41之间的电短路。保护层57可以包括表现出优异的透明度和优异绝缘性的材料。例如，保护层57可以包括选自SiO2、SiOx、SiOxNy、Si3N4，TiO2以及Al2O3中的一种，但实施方案不限于此。保护层57可以包括与构成沟道层47的材料相同的材料。
图30是示出根据实施方案的发光器件封装件的截面图。
参照图30，根据实施方案的发光器件封装件包括本体101、安装在本体101中的第一引线电极103和第二引线电极105、安装在本体101中用以接受来自第一引线电极101和第二引线电极105的电力的根据第一实施方案至第六实施方案的发光器件1以及围绕发光器件1的模制构件113。
本体101可以包括硅材料、合成树脂材料或金属材料，并且倾斜表面可以形成在发光器件1的周边部分处。
第一引线电极103和第二引线电极105彼此电分离并且将电力提供给发光器件1。
此外，第一引线电极103和第二引线电极105可以反射从发光器件1产生的光以提高发光效率，并且可以将从发光器件1发出的热向外释放。
发光器件1可以安装在第一引线电极103和第二引线电极105之一以及本体101上，并且可以通过导线方案或管芯接合方案电连接至第一引线电极103和第二引线电极105，但实施方案不限于此。
根据实施方案，虽然已描述了发光器件1通过一条导线109电连接至第一引线电极103和第二引线电极105中的一者，但实施方案不限于此。换言之，发光器件1可以通过两条导线电连接至第一引线电极103和第二引线电极105，或者可以不用导线电连接至第一引线电极103和第二引线电极105。
模制构件113可以围绕发光器件1以保护发光器件1。此外，模制构件113可以包括磷光体以改变从发光器件1发出的光的波长。
根据实施方案的发光器件封装件200包括COB(板上芯片)型发光器件封装件。本体101的顶表面可以是平坦的，并且可以在本体101中安装多个发光器件。
根据实施方案，晶格常数小于发光结构的晶格常数并且大于衬底的晶格常数的纳米结构设置在发光结构与衬底之间，从而生长具有优异的结晶度的发光结构而无位错。上述发光结构表现出优异的电特性和光学特性，使得可以提高发光效率。
根据实施方案，将纳米结构施用于侧向型发光器件，使得纳米结构用作电子阻挡层，从而阻挡半导体层的电子注入衬底中，使得可以提高发光效率。
根据实施方案，将纳米结构施用于侧向型发光器件，使得纳米结构用作电流扩散层，从而允许电流流过纳米结构和透明导电层的整个区域。因此，从有源层的整个区域产生光，使得可以提高发光效率。
根据实施方案，将纳米结构施用于垂直型发光器件，使得纳米结构用作电流扩散层，从而允许电流流过纳米结构和透明导电层的整个区域。因此，从有源层的整个区域产生光，使得可以提高发光效率。
根据实施方案的发光器件或发光器件封装件适用于光单元。所述光单元适用于显示器件和照明器件，例如，单元例如照明灯、信号灯、机动车辆的车头灯、电子公告牌以及指示灯。

Claims (20)

1.一种发光器件，其包括：
纳米结构；
设置在所述纳米结构上的第一半导体层；
设置在所述第一半导体层上的有源层；和
设置在所述有源层上的第二导电半导体层；
其中所述纳米结构包括：
设置在所述第一半导体层下方的接触所述第一半导体层的石墨烯层；和
从所述石墨烯层的顶表面沿朝向所述第一半导体层的方向延伸并且接触所述第一半导体层的多个纳米构造物，
其中所述石墨烯层包括彼此间隔开的多个石墨烯图案，并且所述纳米构造物分别设置在所述石墨烯图案上。
2.根据权利要求1所述的发光器件，其中所述第一半导体层包括N型半导体层，并且所述纳米结构连接至所述N型半导体层。
3.根据权利要求1所述的发光器件，其中所述第一半导体层包括设置在所述纳米结构上的缓冲层和设置在所述缓冲层上的N型半导体层，并且所述纳米构造物接触所述缓冲层和所述N型半导体层。
4.根据权利要求1至3中任一项所述的发光器件，其中所述第一半导体层的下部通过所述纳米构造物之间的区域接触所述石墨烯层的顶表面。
5.根据权利要求1至3中任一项所述的发光器件，其中所述纳米构造物包含氧化锌(ZnO)。
6.根据权利要求1至3中任一项所述的发光器件，其还包括设置在所述纳米结构下方的衬底。
7.根据权利要求6所述的发光器件，其中所述石墨烯层包括多个开口，并且所述第一半导体层的一部分通过所述石墨烯层的每个开口接触所述衬底的顶表面。
8.根据权利要求6所述的发光器件，其中所述石墨烯层接触所述衬底的顶表面。
9.根据权利要求6所述的发光器件，其中所述纳米构造物中的每一个的晶格常数在所述衬底的晶格常数与所述第一半导体层的晶格常数之间。
10.根据权利要求1至3中任一项所述的发光器件，其还包括在所述第二导电半导体层上的透明导电层和反射层中的至少之一。
11.根据权利要求1至3中任一项所述的发光器件，其中所述第一半导体层包括第一导电半导体层，并且电连接至所述纳米结构，并且所述石墨烯层包括透明电极。
12.根据权利要求10所述的发光器件，还包括在所述第二导电半导体层上的接合层以及在所述接合层上的支承衬底。
13.根据权利要求12所述的发光器件，其中所述第一半导体层设置在所述石墨烯图案与所述支承衬底之间，和设置在所述石墨烯图案之间的区域中，并且接触设置在所述纳米构造物之间的所述石墨烯图案。
14.根据权利要求12所述的发光器件，其还包括在所述第一半导体层与所述有源层之间的第一导电半导体层。
15.根据权利要求14所述的发光器件，其中所述第一半导体层包括缓冲层，并且所述缓冲层接触所述支承衬底的顶表面、所述石墨烯图案的顶表面以及所述纳米构造物。
16.根据权利要求1所述的发光器件，其中所述石墨烯图案之间的间隔为0.1μm至100μm。
17.根据权利要求1至3中任一项所述的发光器件，其中每个纳米构造物的宽度为5nm至500nm，并且高度为10nm至3μm。
18.根据权利要求1所述的发光器件，其还包括设置在所述第二导电半导体层上的电极层，
其中设置连接部分以将所述纳米结构的所述石墨烯图案彼此连接，并且
所述纳米构造物包含与构成所述石墨烯图案或所述连接部分的材料不同的材料。
19.根据权利要求18所述的发光器件，其中构成所述连接部分的材 料与构成所述石墨烯图案的材料相同。
20.根据权利要求18或19所述的发光器件，其中所述石墨烯图案和所述连接部分电连接至所述第一半导体层，其中所述石墨烯图案设置为在垂直方向上对应于所述电极层的彼此不同的区域。
CN201310488036.4A 2012-10-18 2013-10-17 发光器件 Active CN103779459B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120116007A KR102042540B1 (ko) 2012-10-18 2012-10-18 발광 소자 및 발광 소자 패키지
KR10-2012-0116006 2012-10-18
KR1020120116006A KR101976446B1 (ko) 2012-10-18 2012-10-18 발광 소자 및 발광 소자 패키지
KR10-2012-0116007 2012-10-18

Publications (2)

Publication Number Publication Date
CN103779459A CN103779459A (zh) 2014-05-07
CN103779459B true CN103779459B (zh) 2017-01-04

Family

ID=49304818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310488036.4A Active CN103779459B (zh) 2012-10-18 2013-10-17 发光器件

Country Status (4)

Country Link
US (2) US9202970B2 (zh)
EP (1) EP2722889B1 (zh)
JP (1) JP5816243B2 (zh)
CN (1) CN103779459B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
US9818826B2 (en) * 2013-10-21 2017-11-14 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
TWI487932B (zh) * 2013-11-21 2015-06-11 Global Wafers Co Ltd 光學元件及其製造方法
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
CN105591001B (zh) * 2015-12-25 2018-09-21 安徽三安光电有限公司 一种发光二极管及其制作方法
WO2017152620A1 (zh) * 2016-03-08 2017-09-14 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的氮化镓生长方法
CN105720160B (zh) * 2016-04-27 2018-01-12 天津三安光电有限公司 发光二极管及其制备方法
CN106876530B (zh) * 2017-01-12 2019-03-08 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制作方法
US20230155070A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Thin-film led array with low refractive index patterned structures and reflector
DE102022102362A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1851941A (zh) * 2006-04-30 2006-10-25 普光科技（广州）有限公司 一种制造氮化镓发光二极管芯片的工艺方法
CN101017869A (zh) * 2006-02-10 2007-08-15 三星电机株式会社 氮化物基半导体发光器件及其制造方法
JP2011009382A (ja) * 2009-06-24 2011-01-13 Rohm Co Ltd 半導体発光素子
CN102214748A (zh) * 2011-06-20 2011-10-12 云峰 一种氮化镓基垂直结构led外延结构及制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646696B1 (ko) 2004-03-10 2006-11-23 주식회사 실트론 질화물 반도체 소자 및 그 제조방법
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
WO2010061617A1 (ja) * 2008-11-28 2010-06-03 国立大学法人山口大学 半導体発光素子及びその製造方法
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20110057989A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
US9306099B2 (en) * 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
KR101217209B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101217210B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
KR20120081506A (ko) 2011-01-11 2012-07-19 삼성전자주식회사 수직형 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017869A (zh) * 2006-02-10 2007-08-15 三星电机株式会社 氮化物基半导体发光器件及其制造方法
CN1851941A (zh) * 2006-04-30 2006-10-25 普光科技（广州）有限公司 一种制造氮化镓发光二极管芯片的工艺方法
JP2011009382A (ja) * 2009-06-24 2011-01-13 Rohm Co Ltd 半導体発光素子
CN102214748A (zh) * 2011-06-20 2011-10-12 云峰 一种氮化镓基垂直结构led外延结构及制造方法

Also Published As

Publication number Publication date
US9548416B2 (en) 2017-01-17
JP2014086727A (ja) 2014-05-12
EP2722889A3 (en) 2016-03-23
JP5816243B2 (ja) 2015-11-18
EP2722889B1 (en) 2018-03-21
US20140110663A1 (en) 2014-04-24
CN103779459A (zh) 2014-05-07
EP2722889A2 (en) 2014-04-23
US9202970B2 (en) 2015-12-01
US20160049545A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
CN103779459B (zh) 发光器件
KR100974787B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN102088049B (zh) 发光器件和包括发光器件的发光器件封装
CN103378240B (zh) 发光器件和发光器件封装件
US8492782B2 (en) Semiconductor light emitting device
KR100999747B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039988B1 (ko) 발광 소자 및 그 제조방법
CN103779466A (zh) 发光器件
CN105679908B (zh) 发光器件
US8860077B2 (en) Light emitting device and light emitting device package including the same
KR20110096680A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN107810563A (zh) 紫外光发光二极管、发光二极管封装及照明装置
CN104143595B (zh) 发光器件
KR20140019635A (ko) 발광 소자 및 발광 소자 패키지
CN102623481B (zh) 发光器件及其制造方法
KR102053415B1 (ko) 발광 소자 및 발광 소자 패키지
CN102024894B (zh) 发光器件和发光器件封装
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR101976446B1 (ko) 발광 소자 및 발광 소자 패키지
KR102397266B1 (ko) 발광소자 및 조명장치
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR102042540B1 (ko) 발광 소자 및 발광 소자 패키지
KR102304120B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR20160054330A (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210813

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.