KR20240033780A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20240033780A KR20240033780A KR1020220112427A KR20220112427A KR20240033780A KR 20240033780 A KR20240033780 A KR 20240033780A KR 1020220112427 A KR1020220112427 A KR 1020220112427A KR 20220112427 A KR20220112427 A KR 20220112427A KR 20240033780 A KR20240033780 A KR 20240033780A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- sub
- light emitting
- opening
- bank
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 354
- 239000012044 organic layer Substances 0.000 claims abstract description 39
- 238000006243 chemical reaction Methods 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 25
- 239000007788 liquid Substances 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 125000001153 fluoro group Chemical group F* 0.000 claims description 6
- 101100445049 Caenorhabditis elegans elt-1 gene Proteins 0.000 description 106
- 239000000758 substrate Substances 0.000 description 78
- 239000004065 semiconductor Substances 0.000 description 51
- 239000011241 protective layer Substances 0.000 description 32
- 239000010408 film Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 25
- 230000000903 blocking effect Effects 0.000 description 24
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 23
- 229920005989 resin Polymers 0.000 description 22
- 239000011347 resin Substances 0.000 description 22
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- 229910010272 inorganic material Inorganic materials 0.000 description 13
- 239000011147 inorganic material Substances 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000011368 organic material Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 8
- 238000005192 partition Methods 0.000 description 8
- 229910001928 zirconium oxide Inorganic materials 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000005871 repellent Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000004734 Polyphenylene sulfide Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000000149 argon plasma sintering Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920001568 phenolic resin Polymers 0.000 description 5
- 239000005011 phenolic resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920000069 polyphenylene sulfide Polymers 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920000728 polyester Polymers 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- -1 InGaN Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 235000012489 doughnuts Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000005341 toughened glass Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000011258 core-shell material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 장치는, 유기층; 유기층 상에 배치되며 상호 이격된 제1 전극 및 제2 전극; 제1 전극 및 제2 전극 상에 배치되는 제1 절연층; 및 제1 절연층 상에서 제1 전극 및 제2 전극 사이에 위치하는 제1 발광 소자들을 포함한다. 제1 전극 및 제2 전극 중 적어도 하나와 제1 절연층을 관통하여 유기층을 노출시키는 개구가 형성된다.
Description
본 발명은 표시 장치에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은 휘도 편차를 감소시킬 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 실시예들에 따른 표시 장치는, 유기층; 상기 유기층 상에 배치되며 상호 이격된 제1 전극 및 제2 전극; 상기 제1 전극 및 제2 전극 상에 배치되는 제1 절연층; 및 상기 제1 절연층 상에서 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 발광 소자들을 포함한다. 상기 제1 전극 및 상기 제2 전극 중 적어도 하나와 상기 제1 절연층을 관통하여 상기 유기층을 노출시키는 개구가 형성된다.
상기 개구는 상기 제1 전극 및 상기 제2 전극 사이에서 상기 제1 전극 및 상기 제2 전극 중 적어도 하나와 상기 제1 절연층을 관통할 수 있다.
상기 표시 장치는, 상기 제1 발광 소자들의 제1 단부를 커버하는 제1 컨택 전극; 및 상기 제1 발광 소자들의 제2 단부를 커버하는 제2 컨택 전극을 더 포함할 수 있다.
상기 개구에 의해 노출된 상기 유기층의 표면은 발액성(liquid repellant)을 가질 수 있다.
상기 유기층의 상기 표면은 불소기(fluro group)를 포함할 수 있다.
상기 표시 장치는, 발광 영역을 정의하는 뱅크를 더 포함하고, 상기 개구는 상기 발광 영역을 복수의 서브 영역들로 구획할 수 있다.
상기 제2 전극에는 상기 유기층을 노출시키는 제1 개구가 형성되고, 상기 제1 절연층에는 상기 제1 개구와 중첩하는 제2 개구가 형성되며, 상기 개구는 상기 제1 개구 및 상기 제2 개구의 중첩에 의해 정의될 수 있다.
상기 개구에서 상기 제2 전극의 측면과 상기 제1 절연층의 측면은 정렬(aligned)될 수 있다.
상기 표시 장치는, 상기 제1 발광 소자들 상에 배치되는 제2 절연 패턴을 더 포함하고, 상기 개구에서 상기 제2 절연 패턴은 상기 유기층에 접촉할 수 있다.
상기 제1 절연층의 상기 제2 개구는 상기 제2 전극의 상기 제1 개구보다 작고, 상기 개구에서 상기 제1 절연층은 상기 제2 전극을 커버할 수 있다.
상기 제1 절연층의 상기 제2 개구에 의해 상기 제2 전극이 부분적으로 노출될 수 있다.
상기 제1 발광 소자들은 상기 제1 및 제2 전극들의 연장 방향을 따라 배열되며, 상기 제2 전극의 상기 제1 개구는 상기 연장 방향과 교차하는 방향으로 연장하며 상기 제2 전극을 부분적으로 절개하는 적어도 하나의 슬릿을 포함할 수 있다.
상기 제2 전극의 상기 적어도 하나의 슬릿은 상기 제1 전극과 마주하는 변에 위치할 수 있다.
상기 개구는, 상기 연장 방향을 따라 상기 제2 전극에 형성된 복수의 슬릿들을 포함할 수 있다.
상기 표시 장치는, 상기 유기층 및 상기 제1 전극 사이에 배치되는 제1 뱅크 패턴; 및 상기 유기층 및 상기 제2 전극 사이에 배치되는 제2 뱅크 패턴을 더 포함하고, 상기 개구에 의해 상기 제1 및 제2 뱅크 패턴들 중 적어도 하나가 더 노출될 수 있다.
상기 개구에 의해 노출된 상기 제1 및 제2 뱅크 패턴들 중 적어도 하나의 표면은 발액성(liquid repellant)을 가질 수 있다.
상기 표시 장치는, 상기 유기층 상에 배치되며 상기 제2 전극으로부터 이격된 제3 전극; 및 상기 제2 전극 및 상기 제3 전극 사이에 위치하는 제2 발광 소자들을 더 포함할 수 있다.
상기 개구는 상기 제1 내지 제3 전극들의 연장 방향을 따라 연장하며 상기 제2 전극을 관통하는 제2 슬릿을 포함할 수 있다.
상기 제1 발광 소자들 상에 배치되며 상기 제1 발광 소자들로부터 입사되는 광의 파장대를 변환시켜 발광하는 색 변환 패턴; 및 상기 색 변환 패턴 상에 배치되는 컬러 필터를 더 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 발광 영역을 정의하는 뱅크; 상기 발광 영역에서 상호 이격된 제1 전극 및 제2 전극; 상기 제1 전극 및 상기 제2 전극을 가로질러 배치되며 상기 발광 영역을 적어도 2개의 서브 영역들로 구획하는 보조 뱅크; 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 발광 소자들; 상기 적어도 2개의 서브 영역들에서 상기 제1 발광 소자들의 제1 단부를 커버하는 제1 컨택 전극; 및 상기 적어도 2개의 서브 영역들에서 상기 제1 발광 소자들의 제2 단부를 커버하는 제2 컨택 전극을 포함한다.
상기 보조 뱅크의 상면의 높이는 상기 뱅크의 상면의 높이와 같을 수 있다.
상기 보조 뱅크의 상면의 높이는 상기 뱅크의 상면의 높이와 다를 수 있다.
상기 보조 뱅크의 상면의 높이는 상기 뱅크의 상면의 높이보다 낮을 수 있다.
상기 보조 뱅크는 상기 뱅크 상에 배치될 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 유기층; 상기 유기층 상에 배치되며 제1 방향으로 연장하며 제2 방향을 따라 순차적으로 배열된 제1 전극, 제2 전극, 제3 전극, 및 제4 전극; 상기 제1 내지 제4 전극들 상에 배치되는 제1 절연층; 상기 제1 절연층 상에서 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 발광 소자들; 및 상기 제1 절연층 상에서 상기 제3 전극 및 상기 제4 전극 사이에 위치하는 제2 발광 소자들을 포함한다. 상기 제2 전극 및 상기 제3 전극 사이에서 상기 제1 절연층을 관통하여 상기 유기층을 노출시키는 개구가 형성된다.
본 발명의 실시예들에 따른 표시 장치는 서브 화소의 발광 영역에서 정렬 전극(및 무기층)을 관통하여 하부의 유기층을 노출시키는 개구를 포함하며, 상기 개구에 의해 노출된 유기층(또는, 유기층의 표면)은 발액성을 가지고, 상기 개구 또는 발액성을 가지는 유기층에 의해 발광 영역은 복수의 서브 영역들로 구획될 수 있다. 따라서, 서브 영역들 중에서 발광 소자의 개수가 부족한 특정 서브 영역에만 발광 소자의 추가 공급이 가능할 수 있으며, 서브 영역별로 발광 소자의 개수가 균일하게 조절될 수 있고, 나아가 서브 화소별로 발광 소자의 개수가 균일해질 수 있다. 따라서, 발광 소자의 개수 편차에 기인한 휘도 편차가 감소될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 2는 일 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4a 및 도 4b는 도 3의 표시 장치에 포함된 화소의 일 실시예를 나타내는 회로도들이다.
도 5는 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 6은 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 7a는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 7b는 도 6의 Ⅰ-Ⅰ"선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 8a 내지 도 8d는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 다른 실시예를 나타내는 단면도들이다.
도 9a 내지 도 9c는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 다른 실시예를 나타내는 단면도들이다.
도 10a 내지 도 10i는 도 3의 표시 장치를 제조하는 과정을 개략적으로 나타낸 도면들이다.
도 11은 제1 절연층의 일 실시예를 나타내는 도면이다.
도 12는 도 3의 표시 장치를 촬영한 영상을 나타내는 도면이다.
도 13a는 도 5의 제1 서브 화소에 포함된 전극들의 일 실시예를 나타내는 평면도이다.
도 13b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 13c는 도 13b의 Ⅱ-Ⅱ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 14a 및 도 14b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 15a는 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 15b는 도 15a의 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 16a 및 도 16b는 도 15b의 Ⅳ-Ⅳ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도들이다.
도 17은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 18은 도 17의 Ⅴ-Ⅴ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 19a 내지 도 19c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 20은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 21은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 22는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 23a는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 23b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 24a 내지 도 24c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 25a 및 도 25b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 26a 및 도 26b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 27a 내지 도 27c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 28은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 2는 일 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4a 및 도 4b는 도 3의 표시 장치에 포함된 화소의 일 실시예를 나타내는 회로도들이다.
도 5는 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 6은 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 7a는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 7b는 도 6의 Ⅰ-Ⅰ"선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 8a 내지 도 8d는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 다른 실시예를 나타내는 단면도들이다.
도 9a 내지 도 9c는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 다른 실시예를 나타내는 단면도들이다.
도 10a 내지 도 10i는 도 3의 표시 장치를 제조하는 과정을 개략적으로 나타낸 도면들이다.
도 11은 제1 절연층의 일 실시예를 나타내는 도면이다.
도 12는 도 3의 표시 장치를 촬영한 영상을 나타내는 도면이다.
도 13a는 도 5의 제1 서브 화소에 포함된 전극들의 일 실시예를 나타내는 평면도이다.
도 13b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 13c는 도 13b의 Ⅱ-Ⅱ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 14a 및 도 14b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 15a는 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 15b는 도 15a의 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 16a 및 도 16b는 도 15b의 Ⅳ-Ⅳ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도들이다.
도 17은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 18은 도 17의 Ⅴ-Ⅴ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 19a 내지 도 19c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 20은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 21은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 22는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 23a는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 23b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 24a 내지 도 24c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 25a 및 도 25b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 26a 및 도 26b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 27a 내지 도 27c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 28은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 본 발명의 일 실시예에 있어서 두 구성들 간의 “연결”이라 함은 전기적 연결 및 물리적 연결을 모두 포괄하여 사용하는 것임을 의미할 수 있다.
이하에서는, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 표시 장치에 대해 설명하도록 한다.
도 1은 일 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 2는 일 실시예에 따른 발광 소자를 나타내는 단면도이다. 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)은 길이(L) 방향을 따라 순차적으로 적층될 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 제공될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 n형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 양자 우물(Single-Quantum Well) 또는 다중 양자 우물(Multi-Quantum Well) 구조로 형성될 수 있다. 활성층(12)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등을 포함할 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 실시예에 따라, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있다. 일 예로, 클래드층은 AlGaN 또는 InAlGaN으로 형성될 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 p형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
발광 소자(LD)는 표면에 제공된 절연막(14)을 더 포함할 수 있다. 절연막(14)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다.
실시예에 따라, 절연막(14)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(14)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단을 노출할 수 있다. 다른 실시예에서, 절연막(14)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)과 인접한 제1 및 제2 반도체층들(11, 13)의 측부를 노출할 수도 있다.
실시예에 따라, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층(예를 들어, 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층)으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(14)은 생략될 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 외주면을 커버하도록 절연막(14)이 제공되는 경우, 활성층(12)이 후술할 제1 컨택 전극 또는 제2 컨택 전극 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 소자(LD)의 표면에 절연막(14)이 제공되면, 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 아울러, 다수의 발광 소자(LD)들이 서로 밀접하여 배치되어 있는 경우에도 발광 소자(LD)들의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 이들을 감싸는 절연막(14) 외에도 추가적인 구성요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다. 일 예로, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에는 각각 컨택 전극층이 배치될 수 있다. 한편, 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 예시하였으나, 발광 소자(LD)의 종류, 구조 및/또는 형상 등은 다양하게 변경될 수 있다. 예를 들어, 발광 소자(LD)는 다각 뿔 형상을 가지는 코어-쉘 구조로 형성될 수도 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 복수의 발광 소자(LD)들을 배치하고, 발광 소자(LD)들을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 3에서는 도 1 및 도 2의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
설명의 편의를 위해 도 3에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 스캔 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
표시 장치가 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 등과 같이 적어도 일 면에 표시 면이 적용된 전자 장치라면 본 발명이 적용될 수 있다.
도 3을 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소(PXL)를 포함할 수 있다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
일 실시예에서, 기판(SUB)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 기판(SUB)은 반투명 또는 불투명할 수 있다. 또한, 기판(SUB)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소(PXL)가 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다.
화소(PXL)는 서브 화소들(SPXL1~SPXL3)을 포함하며, 예를 들어, 화소(PXL)는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2) 및 제3 서브 화소들(SPXL3)을 포함할 수 있다.
서브 화소들(SPXL1~SPXL3)은 각각 소정 색의 빛을 방출할 수 있다. 실시예에 따라, 서브 화소들(SPXL1~SPXL3)은 서로 다른 색의 빛을 방출할 수 있다. 일 예로, 제1 서브 화소(SPXL1)는 제1 색의 빛을 방출하고, 제2 서브 화소(SPXL2)는 제2 색의 빛을 방출하며, 제3 서브 화소(SPXL3)는 제3 색의 빛을 방출할 수 있다. 예를 들어, 제1 서브 화소(SPXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 제2 서브 화소(SPXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 서브 화소(SPXL3)는 청색의 빛을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2) 및 제3 서브 화소(SPXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수 있다. 다른 실시예에서, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2) 및 제3 서브 화소(SPXL3)는 서로 동일한 색의 빛을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 색 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수도 있다. 다만, 각각의 화소(PXL)를 구성하는 서브 화소들(SPXL1~SPXL3)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 빛의 색은 다양하게 변경될 수 있다.
서브 화소들(SPXL1~SPXL3)은 스트라이프(stripe) 또는 펜타일(PENTILETM) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 예를 들어, 제1, 제2, 및 제3 서브 화소들(SPXL1, SPXL2, SPXL3)은 제1 방향(DR1)을 따라 순차 반복적으로 배치되며, 또한, 제2 방향(DR2)을 따라 반복적으로 배치될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1, 제2, 및 제3 서브 화소들(SPXL1, SPXL2, SPXL3)은 다양한 색의 빛을 방출할 수 있는 하나의 화소(PXL)를 구성할 수 있다. 다만, 서브 화소들(SPXL1~SPXL3)의 배열 구조가 이에 한정되지는 않으며, 서브 화소들(SPXL1~SPXL3)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
일 실시예에서, 서브 화소들(SPXL1~SPXL3) 각각은 능동형 화소로 구성될 수 있다. 예를 들어, 서브 화소들(SPXL1~SPXL3) 각각은 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원(예를 들어, 발광 소자)을 포함할 수 있다. 다만, 표시 장치에 적용될 수 있는 서브 화소들(SPXL1~SPXL3)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다.
도 4a 및 도 4b는 도 3의 표시 장치에 포함된 화소의 일 실시예를 나타내는 회로도들이다.
예를 들어, 도 4a 및 도 4b는 액티브 매트릭스형 표시 장치에 적용될 수 있는 서브 화소들(SPXL1~SPXL3) 각각에 포함된 구성 요소들의 전기적 연결 관계를 실시예에 따라 도시하였다. 다만, 서브 화소들(SPXL1~SPXL3) 각각의 구성 요소들의 연결 관계가 이에 한정되지는 않는다. 이하의 실시예에서는, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)를 포괄하여 명명할 때에는 서브 화소(SPXL) 또는 서브 화소(SPXL)들이라고 한다.
도 3, 도 4a, 및 도 4b를 참조하면, 서브 화소(SPXL)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광부(EMU)(또는 발광 유닛)를 포함할 수 있다. 또한, 서브 화소(SPXL)는 발광부(EMU)를 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광부(EMU)는 제1 전원 배선(PL1)과 제2 전원 배선(PL2) 사이에 병렬 연결된 복수의 발광 소자(LD)들을 포함할 수 있다. 제1 전원 배선(PL1)은 제1 구동 전원(VDD)에 접속하여 제1 구동 전원(VDD)의 전압이 인가되고, 제2 전원 배선(PL2)은 제2 구동 전원(VSS)에 접속하여 제2 구동 전원(VSS)의 전압이 인가될 수 있다.
예를 들어, 발광부(EMU)는, 화소 회로(PXC) 및 제1 전원 배선(PL1)을 경유하여 제1 구동 전원(VDD)에 접속된 제1 컨택 전극(CNE1)(또는 제1 화소 전극), 제2 전원 배선(PL2)을 통해 제2 구동 전원(VSS)에 접속된 제2 컨택 전극(CNE2)(또는 제2 화소 전극), 상기 제1 컨택 전극(CNE1)과 상기 제2 컨택 전극(CNE2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자(LD)들을 포함할 수 있다. 실시예에 있어서, 제1 컨택 전극(CNE1)은 애노드(anode)일 수 있고, 제2 컨택 전극(CNE2)은 캐소드(cathode)일 수 있다.
발광부(EMU)에 포함된 발광 소자(LD)들 각각은, 제1 컨택 전극(CNE1)을 통하여 제1 구동 전원(VDD)에 연결된 제1 단부 및 제2 컨택 전극(CNE2)을 통하여 제2 구동 전원(VSS)에 연결된 제2 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 각 서브 화소(SPXL)의 발광 기간 동안 발광 소자(LD)들의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 서로 상이한 전원의 전압이 공급되는 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다.
발광부(EMU)의 발광 소자(LD)들은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 화소 회로(PXC)는 각각의 프레임 기간 동안 화소 회로(PXC)의 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광부(EMU)로 공급할 수 있다. 발광부(EMU)로 공급되는 구동 전류는 발광 소자(LD)들 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광부(EMU)가 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
상술한 실시예에서는, 발광 소자(LD)들의 양 단부가 제1 및 제2 구동 전원들(VDD, VSS)의 사이에 동일한 방향으로 연결된 실시예에 대하여 설명하였으나, 이에 한정되지는 않는다. 실시예에 따라, 발광부(EMU)는, 각각의 유효 광원을 구성하는 발광 소자(LD)들 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자(LD)들과 함께 제1 및 제2 컨택 전극들(CNE1, CNE2)의 사이에 병렬로 연결되되, 상기 발광 소자(LD)들과는 반대 방향으로 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자(LDr)는, 제1 및 제2 컨택 전극들(CNE1, CNE2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(PXC)는 서브 화소(SPXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 또한, 화소 회로(PXC)는 서브 화소(SPXL)의 제어 라인(CLi) 및 센싱 라인(SENj)에 접속될 수 있다. 일 예로, 서브 화소(SPXL)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치되는 경우, 상기 서브 화소(SPXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si), j번째 데이터 라인(Dj), i번째 제어 라인(CLi), 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
화소 회로(PXC)는 트랜지스터들(T1~T3)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 발광부(EMU)로 인가되는 구동 전류를 제어하기 위한 구동 트랜지스터로써, 제1 구동 전원(VDD)과 발광부(EMU) 사이에 연결될 수 있다. 구체적으로, 제1 트랜지스터(T1)의 제1 단자(또는, 제1 트랜지스터 전극)는 제1 전원 배선(PL1)을 통하여 제1 구동 전원(VDD)에 전기적으로 연결될 수 있고, 제1 트랜지스터(T1)의 제2 단자(또는, 제2 트랜지스터 전극)는 제2 노드(N2)와 전기적으로 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 따라 제1 구동 전원(VDD)에서 제2 노드(N2)를 통하여 발광부(EMU)로 인가되는 구동 전류의 양을 제어할 수 있다. 실시예에 있어서, 제1 트랜지스터(T1)의 제1 단자는 드레인 전극이고, 제1 트랜지스터(T1)의 제2 단자는 소스 전극일 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 단자가 소스 전극일 수 있고 제2 단자가 드레인 전극일 수도 있다.
제2 트랜지스터(T2)는 스캔 신호에 응답하여 서브 화소(SPXL)를 선택하고, 서브 화소(SPXL)를 활성화하는 스위칭 트랜지스터로써 데이터 라인(Dj)과 제1 노드(N1) 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자는 데이터 라인(Dj)에 연결되고, 제2 트랜지스터(T2)의 제2 단자는 제1 노드(N1)에 연결되며, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 드레인 전극이면 제2 단자는 소스 전극일 수 있다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 하이 레벨 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 제1 노드(N1)는 제2 트랜지스터(T2)의 제2 단자와 제1 트랜지스터(T1)의 게이트 전극이 연결되는 지점으로써, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 게이트 전극에 데이터 신호를 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 센싱 라인(SENj)에 연결함으로써, 센싱 라인(SENj)을 통하여 센싱 신호가 획득되고, 센싱 신호를 이용하여 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 서브 화소(SPXL)의 특성이 검출될 수 있다. 서브 화소(SPXL)의 특성에 대한 정보는 서브 화소들(SPXL) 사이의 특성 편차가 보상될 수 있도록 영상 데이터를 변환하는 데 이용될 수 있다. 제3 트랜지스터(T3)의 제2 단자는 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있고, 제3 트랜지스터(T3)의 제1 단자는 센싱 라인(SENj)에 연결될 수 있으며, 제3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 연결될 수 있다. 또한, 제3 트랜지스터(T3)의 제1 단자는 초기화 전원에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 노드(N2)를 초기화할 수 있는 초기화 트랜지스터로써, 제어 라인(CLi)으로부터 센싱 제어 신호가 공급될 때 턴-온되어 초기화 전원의 전압을 제2 노드(N2)에 전달할 수 있다. 이에 따라, 제2 노드(N2)에 전기적으로 연결된 스토리지 커패시터(Cst)의 제2 스토리지 전극은 초기화될 수 있다.
스토리지 커패시터(Cst)는 제1 스토리지 전극(또는 하부 전극)과 제2 스토리지 전극(또는 상부 전극)을 포함할 수 있다. 제1 스토리지 전극은 제1 노드(N1)에 전기적으로 연결될 수 있고, 제2 스토리지 전극은 제2 노드(N2)에 전기적으로 연결될 수 있다. 이러한 스토리지 커패시터(Cst)는 한 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 데이터 전압을 충전한다. 이에 따라, 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극의 전압과 제2 노드(N2)의 전압 차이에 해당하는 전압을 저장할 수 있다.
발광부(EMU)는 서로 병렬로 전기적으로 연결된 복수의 발광 소자(LD)들을 포함하는 적어도 하나의 직렬단(또는 스테이지)을 포함하도록 구성될 수 있다. 실시예에 있어서, 발광부(EMU)는 도 4a 및 도 4b에 도시된 바와 같이 직/병렬 혼합 구조로 구성될 수도 있다. 일 예로, 도 4a에 도시된 바와 같이, 발광부(EMU)는 제1 직렬단(SET1), 및 제2 직렬단(SET2)을 포함하도록 구성될 수도 있다. 다른 예로, 도 4b에 도시된 바와 같이, 발광부(EMU)는 제1 직렬단(SET1), 제2 직렬단(SET2), 및 제3 직렬단(SET3)을 포함하도록 구성될 수도 있다. 발광부(EMU)에 포함된 직렬단의 개수는 다양하게 변경될 수 있으며, 예를 들어, 발광부(EMU)는 3개, 4개, 5개 이상의 직렬단을 포함할 수도 있다. 이와 달리, 발광부(EMU)는 하나의 직렬단만을 포함할 수도 있다.
도 4a를 참조하면, 발광부(EMU)는 제1 구동 전원(VDD)과 제2 구동 전원(VSS) 사이에 순차적으로 연결된 제1 및 제2 직렬단들(SET1, SET2)을 포함할 수 있다. 제1 및 제2 직렬단들(SET1, SET2) 각각은, 해당 직렬단의 전극 쌍을 구성하는 두 개의 컨택 전극들(CNE1 및 CTE_S1, CTE_S2 및 CNE2)과, 상기 두 개의 컨택 전극들(CNE1 및 CTE_S1, CTE_S2 및 CNE2) 사이에 동일한 방향으로 병렬 연결된 복수의 발광 소자(LD)들을 포함할 수 있다.
제1 직렬단(SET1)(또는 제1 스테이지)은 제1 컨택 전극(CNE1)(또는 제1 화소 전극)과 제1 서브 중간 전극(CTE_S1)을 포함하고, 제1 컨택 전극(CNE1)과 제1 서브 중간 전극(CTE_S1) 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함할 수 있다. 또한, 제1 직렬단(SET1)은 제1 컨택 전극(CNE1)과 제1 서브 중간 전극(CTE_S1) 사이에서 제1 발광 소자(LD1)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제2 직렬단(SET2)(또는 제2 스테이지)은 제2 서브 중간 전극(CTE_S2)과 제2 컨택 전극(CNE2)(또는 제2 화소 전극)을 포함하고, 제2 서브 중간 전극(CTE_S2)과 제2 컨택 전극(CNE2)(또는 제2 화소 전극) 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 또한, 제2 직렬단(SET2)은 제2 서브 중간 전극(CTE_S2)과 제2 컨택 전극(CNE2)(또는 제2 화소 전극) 사이에서 제2 발광 소자(LD2)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제1 직렬단(SET1)의 제1 서브 중간 전극(CTE_S1)과 제2 직렬단(SET2)의 제2 서브 중간 전극(CTE_S2)은 일체로 제공되어 서로 연결될 수 있다. 일 예로, 제1 서브 중간 전극(CTE_S1)과 제2 서브 중간 전극(CTE_S2)은 연속하는 제1 직렬단(SET1)과 제2 직렬단(SET2)을 전기적으로 연결하는 제1 중간 전극(CTE1)(또는, 컨택 전극)을 구성할 수 있다. 제1 서브 중간 전극(CTE_S1)과 제2 서브 중간 전극(CTE_S2)이 일체로 제공되는 경우, 상기 제1 서브 중간 전극(CTE_S1)과 상기 제2 서브 중간 전극(CTE_S2)은 제1 중간 전극(CTE1)의 서로 다른 일 영역일 수 있다.
상술한 실시예에서, 제1 컨택 전극(CNE1)이 발광부(EMU)의 애노드이고, 제2 컨택 전극(CNE2)이 상기 발광부(EMU)의 캐소드일 수 있다.
도 4b를 참조하면, 발광부(EMU)는 제1 구동 전원(VDD)과 제2 구동 전원(VSS) 사이에 순차적으로 연결된 제1, 제2, 및 제3 직렬단들(SET1, SET2, SET3)을 포함할 수 있다. 제1, 제2, 및 제3 직렬단들(SET1, SET2, SET3) 각각은, 해당 직렬단의 전극 쌍을 구성하는 두 개의 컨택 전극들(CNE1 및 CTE_S1, CTE_S2 및 CTE_S3, CTE_S4 및 CNE2)과, 상기 두 개의 컨택 전극들(CNE1 및 CTE_S1, CTE_S2 및 CTE_S3, CTE_S4 및 CNE2) 사이에 동일한 방향으로 병렬 연결된 복수의 발광 소자(LD)들을 포함할 수 있다.
도 4b의 제1 직렬단(SET1)은 도 4a의 제1 직렬단(SET1)과 실질적으로 동일할 수 있다.
도 4b의 제2 직렬단(SET2)(또는 제2 스테이지)은 제2 서브 중간 전극(CTE_S2)과 제3 서브 중간 전극(CTE_S3)을 포함하고, 제2 서브 중간 전극(CTE_S2)과 제3 서브 중간 전극(CTE_S3) 사이에 전기적으로 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다.
제3 직렬단(SET3)(또는 제3 스테이지)은 제4 서브 중간 전극(CTE_S4)과 제2 컨택 전극(CNE2)(또는 제2 화소 전극)을 포함하고, 제4 서브 중간 전극(CTE_S4)과 제2 컨택 전극(CNE2)(또는 제2 화소 전극) 사이에 연결된 적어도 하나의 제3 발광 소자(LD3)를 포함할 수 있다.
제2 직렬단(SET2)의 제3 서브 중간 전극(CTE_S3)과 제3 직렬단(SET3)의 제4 서브 중간 전극(CTE_S4)은 일체로 제공되어 서로 연결될 수 있다. 제3 서브 중간 전극(CTE_S3)과 제4 서브 중간 전극(CTE_S4)이 일체로 제공되는 경우, 상기 제3 서브 중간 전극(CTE_S3)과 상기 제4 서브 중간 전극(CTE_S4)은 제2 중간 전극(CTE2)의 서로 다른 일 영역일 수 있다.
상술한 바와 같이, 직/병렬 혼합 구조로 연결된 직렬단들(SET1~SET3)(또는 발광 소자(LD)들)을 포함한 서브 화소(SPXL)의 발광부(EMU)는 적용되는 제품 사양에 맞춰 구동 전류/전압 조건을 용이하게 조절할 수 있다.
특히, 직/병렬 혼합 구조로 연결된 직렬단들(SET1~SET3)(또는 발광 소자(LD)들)을 포함한 서브 화소(SPXL)의 발광부(EMU)는 발광 소자(LD)들을 병렬로만 연결한 구조의 발광부에 비하여 구동 전류를 감소시킬 수 있다. 또한, 직/병렬 혼합 구조로 연결된 직렬단들(SET1~SET3)을 포함한 서브 화소(SPXL)의 발광부(EMU)는 동일한 개수의 발광 소자(LD)들을 모두 직렬 연결한 구조의 발광부에 비하여 발광부(EMU)의 양단에 인가되는 구동 전압을 감소시킬 수 있다. 나아가, 직/병렬 혼합 구조로 연결된 직렬단들(SET1~SET3)(또는 발광 소자(LD)들)을 포함한 서브 화소(SPXL)의 발광부(EMU)는, 직렬단들(또는 스테이지들)을 모두 직렬 연결한 구조의 발광부에 비하여, 동일한 개수의 컨택 전극들(CNE1, CTE_S1, CTE_S2, CTE_S3, CTE_S4, CNE2) 사이에 보다 많은 개수의 발광 소자(LD)들을 포함할 수 있다. 이 경우, 발광 소자(LD)들의 출광 효율이 향상될 수 있고, 특정 직렬단(또는 스테이지)에 불량이 발생하더라도, 불량에 의해 비발광하는 발광 소자(LD)들의 비율이 상대적으로 감소하고, 이에 따라 발광 소자(LD)들의 출광 효율이 저하되는 것이 완화될 수 있다.
도 5는 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다. 도 5에는 발광부(EMU, 도 4a 및 도 4b 참고)을 중심으로, 도 3의 제1 서브 화소(SPXL1)가 간략하게 도시되었다. 도 3의 서브 화소들(SPXL1~SPXL3)은 상호 실질적으로 동일한 발광부(EMU)를 가질 수 있다.
도 3 및 도 5를 참조하면, 제1 서브 화소(SPXL1)는 기판(SUB)에 제공된 서브 화소 영역(또는, 화소 영역)에 형성될 수 있다. 서브 화소 영역(또는, 제1 서브 화소(SPXL1))은 발광 영역(EMA)과 발광 영역(EMA)을 제외한 비발광 영역(NEA)을 포함할 수 있다. 비발광 영역(NEA)은 발광 영역(EMA)을 둘러싸는 영역일 수 있다.
제1 서브 화소(SPXL1)는 제1 뱅크(BNK1), 전극들(ELT1~ELT3)(또는, 정렬 전극들), 및 발광 소자(LD)를 포함할 수 있다. 전극들(ELT1~ELT3)은 제1 전극(ELT1), 제2 전극(ELT2), 및 제3 전극(ELT3)을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 뱅크(BNK1)는 비발광 영역(NEA)에 위치할 수 있다. 제1 뱅크(BNK1)는 서브 화소들(SPXL1~SPXL3, 도 3 참고) 사이에서 각 서브 화소의 발광 영역(EMA)을 정의(또는 구획)하는 구조물일 수 있다. 제1 뱅크(BNK1)는 서브 화소들(SPXL1~SPXL3) 각각에 발광 소자(LD)들을 공급하는 과정에서, 발광 소자(LD)들이 공급되어야 할 영역을 정의하는 화소 정의막 또는 댐 구조물일 수 있다. 일 예로, 제1 뱅크(BNK1)에 의해 서브 화소들(SPXL1~SPXL3) 각각의 발광 영역(EMA)이 구획됨으로써, 발광 영역(EMA)에 목적하는 양 및/또는 종류의 발광 소자(LD)들을 포함한 혼합액(일 예로, 잉크)이 공급(또는 투입)될 수 있다. 제1 뱅크(BNK1)는 발액성(liquid repellant)을 가질 수 있다.
전극들(ELT1~ELT3) 각각은 제2 방향(DR2)으로 연장하며, 전극들(ELT1~ELT3)은 제1 방향(DR1)을 따라 상호 이격될 수 있다. 전극들(ELT1~ELT3) 각각의 제2 방향(DR2)으로 연장된 부분은 제1 뱅크(BNK1)와 중첩할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 전극들(ELT1~ELT3) 중 적어도 하나는 제1 뱅크(BNK1)와 중첩하지 않을 수도 있다.
또한, 제1 서브 화소(SPXL1)의 전극들(ELT1~ELT3)은 제2 방향(DR2)으로 인접한 서브 화소에 포함되는 전극들(ELT1~ELT3)과 각각 분리될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 서브 화소(SPXL1)의 전극들(ELT1~ELT3) 중 적어도 하나는 제2 방향(DR2)으로 인접한 서브 화소의 대응되는 전극에 연결될 수도 있다.
제2 전극(ELT2)은 제1 방향(DR1)으로 제1 전극(ELT1)과 이격하여 위치할 수 있다. 제3 전극(ELT3)은 제1 방향(DR1)으로 제2 전극(ELT2)과 이격하여 위치할 수 있다.
전극들(ELT1~ELT3)은 발광 소자(LD)를 포함한 혼합액(일 예로, 잉크)이 발광 영역(EMA)에 투입된 이후, 정렬 전압이 인가됨으로써, 정렬 전극으로 사용될 수 있다. 제1 전극(ELT1)은 제1 정렬 전극이 될 수 있고, 제2 전극(ELT2)은 제2 정렬 전극이 되며, 제3 전극(ELT3)은 제3 정렬 전극이 될 수 있다. 이 때, 제1 정렬 전극과 제2 정렬 전극 사이에 형성된 전계에 의해 제1 발광 소자(LD1)가 원하는 방향 및/또는 위치로 정렬될 수 있다. 유사하게, 제2 정렬 전극과 제3 정렬 전극 사이에 형성된 전계에 의해 제2 발광 소자(LD2)가 원하는 방향 및/또는 위치로 정렬될 수 있다. 실시예에 따라, 전극들(ELT1~ELT3)은 발광 소자(LD)들이 정렬된 후, 발광 소자(LD)들을 구동하기 위한 구동 전극으로 활용될 수도 있다. 이 경우, 전극들(ELT1~ELT3) 중 하나는 발광부(EMU)의 애노드를 구성하고, 전극들(ELT1~ELT3) 중 다른 하나는 발광부(EMU)의 캐소드를 구성할 수 있다. 예를 들어, 제1 전극(ELT1)은 발광부(EMU)의 애노드를 구성하고, 컨택홀 등을 통해 도 4a의 제1 트랜지스터(T1)에 연결될 수 있다. 예를 들어, 제2 전극(ELT2)은 발광부(EMU)의 캐소드를 구성하고, 컨택홀 등을 통해 도 4a의 제2 전원 배선(PL2)에 연결될 수 있다.
전극들(ELT1~ELT3)은 평면상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바(bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 전극들(ELT1~ELT3)의 형상은 다양하게 변경될 수 있다.
발광 소자(LD)들은 각각의 길이(L, 도 1 참고) 방향이 제1 방향(DR1)과 실질적으로 나란하도록 전극들(ELT1~ELT3) 중 인접한 전극들 사이에 배치될 수 있다. 예를 들어, 제1 발광 소자(LD1)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치되고, 제2 발광 소자(LD2)는 제2 전극(ELT2)과 제3 전극(ELT3) 사이에 배치될 수 있다.
실시예들에서, 제1 서브 화소(SPXL1)는 개구(OP)를 포함할 수 있다. 개구(OP)는 전극들(ELT1~ELT3) 중 적어도 일부를 관통하여 하부 구성(예를 들어, 하부의 유기 절연층, 유기층)을 노출시킬 수 있다. 개구(OP)를 통해 노출된 영역(LA)(예를 들어, 유기 절연층의 표면)은 발액성을 가질 수 있다. 상기 영역(LA)에 대해서는 도 7a를 참조하여 후술하기로 한다.
일 실시예에서, 개구(OP)는 수평 개구(OP_H)(또는 제1 서브 개구) 및 수직 개구(OP_V)(또는 제2 서브 개구)를 포함할 수 있다. 수평 개구(OP_H)는 제1 방향(DR1)(또는, 전극들(ELT1~ELT3)이 연장하는 방향과 교차하는 방향)으로 연장하는 슬릿 형태를 가질 수 있다. 수평 개구(OP_H)는 전극들(ELT1~ELT3) 각각의 적어도 하나의 변에 위치하며, 전극들(ELT1~ELT3) 각각을 부분적으로 절개할 수 있다. 수평 개구(OP_H)는 제1 뱅크(BNK1)의 적어도 하나의 변(발광 영역(EMA)을 정의하는 좌/우측 변)과 접할 수 있다. 수평 개구(OP_H)에 의해 노출된 제1 노출 영역(LA_H)(예를 들어, 유기 절연층의 표면)은 발액성을 가질 수 있다.
수직 개구(OP_V)는 제2 방향(DR2)(또는, 전극들(ELT1~ELT3)이 연장하는 방향)으로 연장하는 슬릿 형태를 가질 수 있다. 수직 개구(OP_V)는 제2 전극(ELT2)의 중앙 부분에 위치하며, 수직 개구(OP_V)는 제1 뱅크(BNK1)의 적어도 하나의 변(발광 영역(EMA)을 정의하는 상/하측 변)과 접할 수 있다. 수직 개구(OP_V)에 의해 노출된 제2 노출 영역(LA_V)(예를 들어, 유기 절연층의 표면)은 발액성을 가질 수 있다.
수평 개구(OP_H)(또는 제1 노출 영역(LA_H)) 및 수직 개구(OP_V)(또는 제2 노출 영역(LA_V))는 상호 이격될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 수평 개구(OP_H) 및 수직 개구(OP_V)는 연결될 수도 있다(도 13b 참고).
수평 개구(OP_H) 및 수직 개구(OP_V)는 발광 영역(EMA)을 복수의 서브 영역들로 구획할 수 있다. 도 5에 도시된 바와 같이, 6개의 수평 개구(OP_H)와 1개의 수직 개구(OP_V)에 의해 발광 영역(EMA)은 8개의 서브 영역들로 구획될 수 있다. 수직 개구(OP_V)는 제1 및 제2 직렬단들(SET1, SET2, 도 4a 참고)을 구획할 수 있으며, 수평 개구(OP_H)는 제1 및 제2 직렬단들(SET1, SET2) 각각을 복수의 서브 영역들로 구획할 수 있다. 서브 영역들의 크기 또는 면적은 상호 동일할 수 있으나, 이에 한정되는 것은 아니다.
개구(OP)에 의해 노출된 영역(LA)이 발액성을 가지는 경우, 서브 영역들 중 하나에 발광 소자(LD)들을 추가로 공급하는 과정에서, 발광 소자(LD)들을 포함하는 용액이 인접한 서브 영역으로 유입되는 것을 방지할 수 있다. 발광 소자(LD)의 개수가 부족한 서브 영역에만 발광 소자(LD)가 추가로 공급될 수 있으며, 이를 통해, 서브 영역별 발광 소자(LD)의 개수, 나아가, 서브 화소별 발광 소자(LD)의 개수가 균일하게 조절될 수 있다. 상기 영역(LA)의 기능에 대해서는 도 10h를 참조하여 후술하기로 한다.
상술한 바와 같이, 제1 서브 화소(SPXL1)는 전극들(ELT1~ELT3) 중 적어도 일부를 관통하여 하부의 유기 절연층(또는, 유기층)을 노출시키는 개구(OP)를 포함하며, 개구(OP)를 통해 노출된 유기 절연층의 일부 영역(LA)(또는, 그 표면)은 발액성을 가질 수 있다. 상기 영역(LA)은 발광 영역(EMA)을 복수의 서브 영역들로 구획하며, 서브 영역들 중 하나에 발광 소자(LD)들을 공급하는 과정에서, 발광 소자(LD)들을 포함하는 용액이 인접한 서브 영역으로 유입되는 것을 방지할 수 있다.
도 5에서 개구(OP)는 6개의 수평 개구(OP_H) 및 1개의 수직 개구(OP_V)를 포함하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 개구(OP)에 포함된 수평 개구(OP_H) 및 수직 개구(OP_V)의 개수는 다양하게 변경될 수 있다(도 19a 내지 도 19c 참고).
또한, 도 5에서 수평 개구(OP_H)는 제1 방향(DR1)으로 연장하고, 수직 개구(OP_V)는 제2 방향(DR2)으로 연장하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 발광 영역(EMA)을 구획한 서브 영역들의 형상에 따라, 수평 개구(OP_H) 및/또는 수직 개구(OP_V)의 연장 방향 및/또는 형상은 다양하게 변경될 수 있다(도 27a 참고).
도 6은 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다.
도 5 및 도 6을 참조하면, 제1 서브 화소(SPXL1)는 제1 컨택 전극(CNE1), 제1 중간 전극(CTE1), 및 제2 컨택 전극(CNE2)을 더 포함할 수 있다. 이 경우, 제1 서브 화소(SPXL1)는 도 4a에 도시된 화소 구조(또는 2개의 직렬단)를 가질 수 있다. 전극(또는, 정렬 전극)과 구별하기 위해 컨택 전극 및 중간 전극이라는 용어가 사용된 것이며, 상기 용어에 의해 해당 구성(즉, 전극)이 한정되는 것은 아니다.
제1 컨택 전극(CNE1)은 제1 발광 소자(LD1)들 각각의 제1 단부 및 제1 전극(ELT1)과 중첩하도록 위치할 수 있다. 실시예에 따라, 제1 컨택 전극(CNE1)은 제1 발광 소자(LD1)의 제1 단부와 제1 전극(ELT1)을 물리적 및/또는 전기적으로 연결할 수 있다. 다만, 이에 한정되는 것은 아니며, 예를 들어, 제1 컨택 전극(CNE1)은 제1 전극(ELT1)으로부터 전기적으로 분리될 수 있다. 제1 컨택 전극(CNE1)은 발광부(EMU, 도 4a 참고)의 애노드를 구성하고, 컨택홀 등을 통해 도 4a의 제1 트랜지스터(T1)에 연결될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)에 대응하여 제2 방향(DR2)으로 연장할 수 있다.
제1 중간 전극(CTE1)은 제1 발광 소자(LD1)들 각각의 제2 단부 및 제2 전극(ELT2)과 중첩하며, 또한, 제2 발광 소자(LD2)들 각각의 제1 단부 및 제3 전극(ELT3)과 중첩할 수 있다. 제1 중간 전극(CTE1)은 제1 발광 소자(LD1)의 제2 단부와 제2 발광 소자(LD2)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
예를 들어, 제1 중간 전극(CTE1)의 제1 서브 중간 전극(CTE_S1)은 제1 발광 소자(LD1)들 각각의 제2 단부 및 제2 전극(ELT2)과 중첩하고, 제1 중간 전극(CTE1)의 제2 서브 중간 전극(CTE_S2)은 제2 발광 소자(LD2)들 각각의 제1 단부 및 제3 전극(ELT3)과 중첩할 수 있다. 제1 중간 전극(CTE1)은 제2 컨택 전극(CNE2)을 우회하는 형태로 연장하며, 제1 서브 중간 전극(CTE_S1)은 제2 전극(ELT2)에 대응하여 제2 방향(DR2)으로 연장하고, 제2 서브 중간 전극(CTE_S2)은 제3 전극(ELT3)에 대응하여 제2 방향(DR2)으로 연장할 수 있다.
제2 컨택 전극(CNE2)은 제2 발광 소자(LD2)들 각각의 제2 단부 및 제2 전극(ELT2)과 중첩하도록 위치할 수 있다. 실시예에 따라, 제2 컨택 전극(CNE2)은 제2 발광 소자(LD2)의 제2 단부와 제2 전극(ELT2)을 물리적 및/또는 전기적으로 연결할 수 있다. 다만, 이에 한정되는 것은 아니며, 예를 들어, 제2 컨택 전극(CNE2)은 제2 전극(ELT2)으로부터 전기적으로 분리될 수 있다. 제2 컨택 전극(CNE2)은 발광부(EMU, 도 4a 참고)의 캐소드를 구성하고, 컨택홀 등을 통해 도 4a의 제2 전원 배선(PL2)에 연결될 수 있다. 제2 컨택 전극(CNE2)은 제2 전극(ELT2)에 대응하여 제2 방향(DR2)으로 연장할 수 있다.
제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제1 중간 전극(CTE1)의 제1 서브 중간 전극(CTE_S1), 및 제1 중간 전극(CTE1)의 제2 서브 중간 전극(CTE_S2)은 평면상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바(bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1)의 형상은 발광 소자(LD)들 각각과 전기적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 예를 들어, 제1 컨택 전극(CNE1), 제1 중간 전극(CTE1), 및 제2 컨택 전극(CNE2)의 형상은 전극들(ELT1~ELT3)의 형상 및/또는 화소 구조(또는 직/병렬 혼합 구조, 예를 들어, 제1 서브 화소(SPXL1)에 포함된 직렬단의 개수)에 따라 다양하게 변경될 수 있다(도 14a, 도 14b 참고).
도 7a는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다. 도 7b는 도 6의 Ⅰ-Ⅰ"선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 7a 및 도 7b에서 각각의 전극을 단일막의 전극으로, 각각의 절연층을 단일막의 절연층으로만 도시하는 등 제1 서브 화소(SPXL1)(또는, 서브 화소)를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 5, 도 6, 도 7a, 및 도 7b를 참조하면, 제1 서브 화소(SPXL1)는 기판(SUB) 상에 배치되는 화소 회로층(PCL) 및 표시 소자층(DPL)을 포함할 수 있다.
기판(SUB)은 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다. 일 실시예에서, 기판(SUB)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 기판(SUB)은 반투명 또는 불투명할 수 있다. 또한, 기판(SUB)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
화소 회로층(PCL)은 제1 트랜지스터(T1) 및 제2 전원 배선(PL2)을 포함할 수 있다. 또한, 화소 회로층(PCL)은 복수의 절연층들(BFL, GI, ILD, PSV)을 포함할 수 있다. 제1 트랜지스터(T1)는 하부 도전층(BML), 반도체 패턴(ACT), 게이트 전극(GE), 및 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 포함할 수 있다.
기판(SUB) 상에는 하부 도전층(BML)이 배치될 수 있다. 하부 도전층(BML)은 제1 트랜지스터(T1)의 반도체 패턴(ACT)과 중첩하며, 제1 트랜지스터(T1)의 백 게이트 전극을 구성할 수 있다.
하부 도전층(BML)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 주석(Sn), 및 이들의 산화물 또는 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
하부 도전층(BML) 상에는 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 이중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 형성될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다.
버퍼층(BFL) 상에는 반도체 패턴(ACT)이 배치될 수 있다. 일 예로, 반도체 패턴(ACT)은 각각 제1 트랜지스터 전극(TE1)에 접촉되는 제1 영역, 제2 트랜지스터 전극(TE2)에 접촉되는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 위치하는 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체 패턴(ACT)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어질 수 있다. 또한, 반도체 패턴(ACT)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체 패턴(ACT)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체일 수 있다.
버퍼층(BFL)과 반도체 패턴(ACT) 상에는 게이트 절연층(GI)이 배치될 수 있다. 일 예로, 게이트 절연층(GI)은 반도체 패턴(ACT)과 게이트 전극(GE)의 사이에 배치될 수 있다. 게이트 절연층(GI)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
게이트 절연층(GI) 상에는 제1 트랜지스터(T1)의 게이트 전극(GE)이 배치될 수 있다. 게이트 전극(GE)은 반도체 패턴(ACT)과 제3 방향(DR3)으로 중첩할 수 있다.
게이트 전극(GE)은 각각 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 주석(Sn), 및 이들의 산화물 또는 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 게이트 전극(GE)은 각각 티타늄(Ti), 구리(Cu), 및/또는 인듐 주석 산화물(ITO)이 순차적 또는 반복적으로 적층된 다중층으로 형성될 수 있다.
게이트 전극(GE) 상에는 층간 절연층(ILD)이 배치될 수 있다. 일 예로, 층간 절연층(ILD)은 게이트 전극(GE)과 제1 및 제2 트랜지스터 전극들(TE1, TE2)의 사이에 배치될 수 있다.
층간 절연층(ILD)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
층간 절연층(ILD) 상에는 제1 트랜지스터(T1)의 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제2 전원 배선(PL2)이 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제2 전원 배선(PL2)은 동일한 층에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제2 전원 배선(PL2)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(ACT)과 제3 방향(DR3)으로 중첩할 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(ACT)과 전기적으로 연결될 수 있다. 예를 들어, 제1 트랜지스터 전극(TE1)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 반도체 패턴(ACT)의 제1 영역과 전기적으로 연결될 수 있다. 또한, 제1 트랜지스터 전극(TE1)은 층간 절연층(ILD) 및 버퍼층(BFL)을 관통하는 컨택홀을 통해 하부 도전층(BML)과 전기적으로 연결될 수 있다. 제2 트랜지스터 전극(TE2)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 반도체 패턴(ACT)의 제2 영역과 전기적으로 연결될 수 있다. 실시예에 따라, 제1 및 제2 트랜지스터 전극들(TE1, TE2) 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다.
제2 전원 배선(PL2)은 도 4a를 참조하여 설명한 제2 전원 배선(PL2)을 구성할 수 있다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제2 전원 배선(PL2)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 주석(Sn), 및 이들의 산화물 또는 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제2 전원 배선(PL2) 상에는 보호층(PSV)(또는, 비아층)이 배치될 수 있다.
보호층(PSV)은 하부 단차를 평탄화하기 위해 유기 물질로 이루어질 수 있다. 예를 들어, 보호층(PSV)은 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 보호층(PSV)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다. 이와 달리, 유기 물질을 포함하는 보호층(PSV)과 제1 및 제2 트랜지스터 전극들(TE1, TE2) 사이에 상기 무기 물질을 포함하는 절연층이 배치될 수도 있다.
보호층(PSV) 상에는 표시 소자층(DPL)이 배치될 수 있다. 표시 소자층(DPL)은 뱅크 패턴들(BNP1~BNP3), 전극들(ELT1~ELT3), 제1 절연층(INS1), 발광 소자(LD), 제2 절연층(INS2)(또는, 제2 절연 패턴), 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 제1 중간 전극(CTE1)을 포함할 수 있다.
보호층(PSV) 상에는 뱅크 패턴들(BNP1~BNP3)이 배치될 수 있다. 뱅크 패턴들(BNP1~BNP3)은 발광 영역(EMA) 내에 발광 소자(LD)들을 용이하게 정렬할 수 있도록 소정의 단차를 형성하는 역할을 할 수 있다. 또한, 뱅크 패턴들(BNP1~BNP3)은 발광 소자(LD)들에서 방출된 광을 표시 장치의 화상 표시 방향(예를 들면, 제3 방향(DR3))으로 유도하도록, 전극들(ELT1~ELT3)의 표면 프로파일(또는 형상)을 변경하기 위하여 전극들(ELT1~ELT3)을 지지하는 지지 부재일 수 있다.
뱅크 패턴들(BNP1~BNP3)은 실시예에 따라 다양한 형상을 가질 수 있다. 일 실시예에서, 뱅크 패턴들(BNP1~BNP3)은 기판(SUB) 상에서 제3 방향(DR3)으로 돌출된 형상을 가질 수 있다. 또한, 뱅크 패턴들(BNP1~BNP3)은 기판(SUB)에 대하여 소정의 각도로 기울어진 경사면을 가지도록 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 뱅크 패턴들(BNP1~BNP3)은 곡면 또는 계단 형상 등의 측벽을 가질 수 있다. 일 예로, 뱅크 패턴들(BNP1~BNP3)은 반원 또는 반타원 형상 등의 단면을 가질 수 있다.
뱅크 패턴들(BNP1~BNP3)은 적어도 하나의 유기 물질 및/또는 무기 물질을 포함할 수 있다. 일 예로, 뱅크 패턴들(BNP1~BNP3)은 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 뱅크 패턴들(BNP1~BNP3)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수도 있다.
보호층(PSV)과 뱅크 패턴들(BNP1~BNP3) 상에는 전극들(ELT1~ELT3)이 배치될 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 뱅크 패턴(BNP1) 상에 배치되고, 제2 전극(ELT2)은 제2 뱅크 패턴(BNP2) 상에 배치되며, 제3 전극(ELT3)은 제3 뱅크 패턴(BNP3) 상에 배치될 수 있다.
전극들(ELT1~ELT3)은 뱅크 패턴들(BNP1~BNP3)의 측면 및/또는 상면을 적어도 부분적으로 커버할 수 있다. 뱅크 패턴들(BNP1~BNP3)의 상부에 배치되는 전극들(ELT1~ELT3)은 뱅크 패턴들(BNP1~BNP3)에 대응하는 형상을 가질 수 있다. 일 예로, 뱅크 패턴들(BNP1~BNP3) 상에 배치되는 전극들(ELT1~ELT3)은 뱅크 패턴들(BNP1~BNP3)의 형상에 상응하는 형상을 가지는 경사면 또는 곡면을 포함할 수 있다. 이 경우, 뱅크 패턴들(BNP1~BNP3)과 전극들(ELT1~ELT3)은 반사 부재로서 발광 소자(LD)들로부터 방출된 광을 반사시켜 제1 서브 화소(SPXL1)의 전면 방향, 즉 제3 방향(DR3)으로 유도할 수 있으므로 표시 장치의 출광 효율이 향상될 수 있다.
전극들(ELT1~ELT3)은 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 전극들(ELT1~ELT3)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄 아연 산화물(AZO), 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 또는 갈륨 주석 산화물(GTO) 등과 같은 도전성 산화물, 및 PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 중 적어도 하나의 도전 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
전극들(ELT1~ELT3) 상에는 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제1 절연층(INS1) 상에는 제1 뱅크(BNK1)가 배치될 수 있다. 제1 뱅크(BNK1)는 발광 영역(EMA)과 중첩하는 개구부를 포함할 수 있다. 제1 뱅크(BNK1)의 개구부는 제1 서브 화소(SPXL1)에 발광 소자(LD)들을 공급하는 단계에서 발광 소자(LD)들이 제공될 수 있는 공간을 제공할 수 있다. 예를 들어, 제1 뱅크(BNK1)의 개구부에 의해 구획된 공간에 원하는 종류 및/또는 양의 잉크(예를 들어, 발광 소자(LD)를 포함한 혼합액)를 공급할 수 있다.
제1 뱅크(BNK1)는 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 뱅크(BNK1)는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
실시예들에서, 개구(OP)는 제1 절연층(INS1) 및 전극들(ELT1~ELT3)을 관통하여 유기 절연층(또는, 유기층, 즉, 보호층(PSV) 및 뱅크 패턴들(BNP1~BNP3))의 일부 영역(LA)(또는, 표면)을 노출시킬 수 있다. 도 7b에 도시된 바와 같이, 제2 및 제3 뱅크 패턴들(BNP2, BNP3) 사이에 형성된 수평 개구(OP_H)는 제1 절연층(INS1) 및 제2 및 제3 전극들(ELT2, ELT3)을 관통하여 유기 절연층(즉, 제2 및 제3 뱅크 패턴들(BNP2, BNP3) 및 보호층(PSV))의 일부 영역(즉, 제1 노출 영역(LA_H))을 노출시킬 수 있다. 유사하게, 제2 뱅크 패턴(BNP2) 상에 형성된 수직 개구(OP_V)는 제1 절연층(INS1) 및 제2 전극(ELT2)을 관통하여 유기 절연층(즉, 제2 뱅크 패턴(BNP2))의 일부 영역(즉, 제2 노출 영역(LA_V))을 노출시킬 수 있다.
실시예들에서, 개구(OP)에 의해 노출된 유기 절연층(즉, 보호층(PSV) 및 뱅크 패턴들(BNP1~BNP3))의 일부 영역(LA)(예를 들어, 제1 및 제2 노출 영역들(LA_H, LA_V))의 표면은 발액성을 가질 수 있다. 예를 들어, 상기 일부 영역(LA)은 불소기 (fluro group)를 포함할 수 있다. 예를 들어, 제1 절연층(INS1) 및 전극들(ELT1~ELT3)을 관통하는 개구(OP)가 형성된 이후에, 플라즈마화된 불화 가스(Fluorinated gas)를 이용하여 패널의 상부면을 표면 처리(또는, 식각)할 수 있다. 이 경우, 상기 일부 영역(LA)의 유기물의 적어도 일부에 불소가 결합되며, 상기 일부 영역(LA)의 표면은 불소기를 통해 보다 낮은 표면 장력을 가질 수 있다. 즉, 상기 일부 영역(LA)은 발액성을 가질 수 있다.
일 실시예들에서, 개구(OP)에서 제1 절연층(INS1)의 측면과 전극들(ELT1~ELT3)의 측면은 정렬(align)될 수 있다. 달리 말해, 개구(OP)에서 제1 절연층(INS1)의 측면과 전극들(ELT1~ELT3)의 측면은 동일 선(또는, 동일 평면) 상에 위치할 수 있다. 예를 들어, 건식 식각을 통해 제1 절연층(INS1) 및 전극들(ELT1~ELT3)이 동시에 식각되는 경우, 제1 절연층(INS1)의 측면과 전극들(ELT1~ELT3)의 측면은 일치할 수 있다. 이와 달리, 제1 절연층(INS1) 및 전극들(ELT1~ELT3)이 개별적으로 식각되는 경우에도, 제1 절연층(INS1)의 측면과 전극들(ELT1~ELT3)의 측면은 일치할 수 있다. 다만, 이에 한정되는 것은 아니다.
제1 절연층(INS1) 상에는 발광 소자(LD)들이 배치될 수 있다. 발광 소자(LD)들은 제1 뱅크(BNK1)의 개구부 내에 제공되어 뱅크 패턴들(BNP1~BNP3) 사이에 및/또는 전극들(ELT1~ELT3) 사이에 배치될 수 있다. 실시예에 따라, 발광 소자(LD)들은 전극들(ELT1~ELT3)과 제3 방향(DR3)으로 부분적으로 중첩할 수도 있다.
발광 소자(LD)들은 발광 소자 잉크 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식 등을 통해 제1 서브 화소(SPXL1)에 공급될 수 있다. 일 예로, 발광 소자(LD)들은 휘발성 용매에 분산되어 제1 서브 화소(SPXL1)에 제공될 수 있다. 이어서, 상술한 바와 같이 전극들(ELT1~ELT3)에 정렬 신호를 공급하면 전극들(ELT1~ELT3) 사이에 전기장이 형성되어 전극들(ELT1~ELT3) 사이에 발광 소자(LD)들이 정렬될 수 있다. 발광 소자(LD)들이 정렬된 이후에는 용매를 휘발시키거나 이외의 다른 방식으로 제거하여 발광 소자(LD)들을 안정적으로 배열할 수 있다.
발광 소자(LD)들 상에는 제2 절연층(INS2)이 배치될 수 있다. 예를 들어, 제2 절연층(INS2)은 발광 소자(LD)들 상에 부분적으로 제공되며, 발광 소자(LD)들의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 발광 소자(LD)들의 정렬이 완료된 이후 발광 소자(LD)들 상에 제2 절연층(INS2)을 형성하는 경우, 발광 소자(LD)들이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 또한, 제2 절연층(INS2)의 형성 이전에 제1 절연층(INS1)과 발광 소자(LD)들의 사이에 이격 공간이 존재하는 경우, 상기 공간은 제2 절연층(INS2)에 의해 채워질 수 있다. 이에 따라, 발광 소자(LD)들은 보다 안정적으로 지지되거나 고정될 수 있다. 실시예에 따라, 제2 절연층(INS2)은 생략될 수도 있다.
일 실시예에서, 개구(OP)에서 제2 절연층(INS2)은 보호층(PSV)과 접촉할 수 있다. 예를 들어, 도 7b에 도시된 바와 같이, 수평 개구(OP_H)에서 제2 절연층(INS2)은 보호층(PSV)상에 직접적으로 배치될 수 있다.
제2 절연층(INS2)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제2 절연층(INS2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수도 있다.
제2 절연층(INS2)에 의해 노출된 발광 소자(LD)들의 제1 및 제2 단부들(EP1, EP2) 상에는 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1)이 배치될 수 있다.
제1 컨택 전극(CNE1)은 제1 발광 소자(LD1)의 제1 단부(EP1) 상에 직접 배치되어, 제1 발광 소자(LD1)의 제1 단부(EP1)와 접할 수 있다. 제1 컨택 전극(CNE1)은 보호층(PSV)을 관통하는 컨택홀 등을 통해 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1)에 전기적으로 연결될 수 있다.
제1 중간 전극(CTE1)의 제1 서브 중간 전극(CTE_S1)은 제1 발광 소자(LD1)의 제2 단부(EP2) 상에 직접 배치되어, 제1 발광 소자(LD1)의 제2 단부(EP2)와 접할 수 있다. 제1 중간 전극(CTE1)의 제2 서브 중간 전극(CTE_S2)은 제2 발광 소자(LD2)의 제1 단부(EP1) 상에 직접 배치되어, 제2 발광 소자(LD2)의 제1 단부(EP1)와 접할 수 있다. 즉, 제1 중간 전극(CTE1)은 제1 발광 소자(LD1)의 제2 단부(EP2)와 제2 발광 소자(LD2)의 제1 단부(EP1)를 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은 제2 발광 소자(LD2)의 제2 단부(EP2) 상에 직접 배치되어, 제2 발광 소자(LD2)의 제2 단부(EP2)와 접할 수 있다. 제2 컨택 전극(CNE2)은 보호층(PSV)을 관통하는 컨택홀 등을 통해 제2 전원 배선(PL2)에 전기적으로 연결될 수 있다.
일 실시예에서, 개구(OP)에서 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1)은 보호층(PSV) 및 뱅크 패턴들(BNP1~BNP3)과 접촉할 수 있다. 예를 들어, 도 7b에 도시된 바와 같이, 수평 개구(OP_H)에서 제2 컨택 전극(CNE2)및 제1 중간 전극(CTE1)(또는, 제2 서브 중간 전극(CTE_S2))은 보호층(PSV)및 제2 및 제3 뱅크 패턴들(BNP2, BNP3) 상에 직접적으로 배치될 수 있다.
제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1)은 다양한 투명 도전성 물질로 구성될 수 있다. 이에 따라, 발광 소자(LD)들의 제1 및 제2 단부들(EP1, EP2)로부터 방출된 광은 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1)을 통과하여 제3 방향(DR3)의 외부로 방출될 수 있다. 투명 도전성 물질로는, 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다.
일 실시예에서, 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1)은 서로 동일한 도전층으로 구성될 수 있다. 일 예로, 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1)은 동일한 공정에서 동시에 형성될 수 있다. 이 경우, 마스크 수를 저감하고 제조 공정을 간소화할 수 있다.
제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1) 상에는 오버 코트층이 배치될 수도 있다. 오버 코트층은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 오버 코트층은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 오버 코트층은 표시 소자층(DPL)을 전체적으로 커버하여, 외부로부터 수분 또는 습기 등이 발광 소자(LD)를 포함한 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다. 오버 코트층은 표시 소자층(DPL)의 상면을 평탄화시킬 수도 있다.
실시예에 따라, 표시 소자층(DPL)은 광학층을 선택적으로 더 포함하거나 표시 소자층(DPL) 상에 광학층이 더 배치될 수도 있다. 일 예로, 표시 소자층(DPL)은 발광 소자(LD)들에서 방출되는 광을 특정 색의 광으로 변환하는 색 변환 입자들을 포함한 색 변환층을 더 포함할 수 있다. 또한, 표시 소자층(DPL)은 특정 파장 대역의 광만을 투과시키는 컬러 필터를 더 포함할 수도 있다. 색 변환층에 대해서는 도 9a 내지 도 9c를 참조하여 후술하기로 한다.
도 8a 내지 도 8d는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 다른 실시예를 나타내는 단면도들이다.
먼저 도 6, 도 7a, 도 8a, 및 도 8b를 참조하면, 개구(OP)에서 제1 절연층(INS1) 및 전극들(ELT1~ELT3)의 배치 관계를 제외하고, 도 8a 및 도 8b의 제1 서브 화소(SPXL1)는 도 7a의 제1 서브 화소(SPXL1)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
일 실시예에서, 개구(OP)에서 제1 절연층(INS1)은 전극들(ELT1~ELT3)을 커버할 수 있다. 달리 말해, 제1 절연층(INS1)의 개구는 전극들(ELT1~ELT3)의 개구보다 작을 수 있다. 예를 들어, 도 8a에 도시된 바와 같이, 개구(OP)에서 제1 절연층(INS1)은 제2 전극(ELT2)을 커버할 수 있다. 이 경우, 제1 절연층(INS1)은 전극들(ELT1~ELT3)과 제1 및 제2 컨택 전극들(CNE1, CNE2) 간에 및/또는 전극들(ELT1~ELT3)과 제1 중간 전극(CTE1) 간의 접촉을 방지할 수 있다.
다른 실시예에서, 개구(OP)에서 제1 절연층(INS1)에 의해 전극들(ELT1~ELT3)은 제3 방향(DR3)으로 노출될 수도 있다. 달리 말해, 제1 절연층(INS1)의 개구는 전극들(ELT1~ELT3)의 개구보다 클 수 있다. 예를 들어, 도 8b에 도시된 바와 같이, 개구(OP)에서 제1 절연층(INS1)에 의해 제2 전극(ELT2)이 노출될 수도 있다. 이 경우, 전극들(ELT1~ELT3)은 개구(OP)에서 제1 및 제2 컨택 전극들(CNE1, CNE2) 및/또는 제1 중간 전극(CTE1)과 접촉할 수 있다.
도 6, 도 7a, 도 8c, 및 도 8d를 참조하면, 제3 절연층(INS3)을 제외하고, 도 8c 및 도 8d의 제1 서브 화소(SPXL1)는 도 7a의 제1 서브 화소(SPXL1)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
일 실시예에서, 제3 절연층(INS3)은 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 제1 중간 전극(CTE1) 사이에 배치될 수 있다. 즉, 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 제1 중간 전극(CTE1)은 다른 층들에 배치될 수 있다.
예를 들어, 도 8c에 도시된 바와 같이, 제1 및 제2 컨택 전극들(CNE1, CNE2) 상에 제3 절연층(INS3)이 배치되고, 제3 절연층(INS3) 상에 제1 중간 전극(CTE1)이 배치될 수 있다. 다른 예로, 도 8d에 도시된 바와 같이, 제1 중간 전극(CTE1) 상에 제3 절연층(INS3)이 배치되고, 제3 절연층(INS3) 상에 제1 및 제2 컨택 전극들(CNE1, CNE2)이 배치될 수도 있다.
이와 같이, 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 제1 중간 전극(CTE1) 사이에 제3 절연층(INS3)이 배치되는 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 제1 중간 전극(CTE1)이 제3 절연층(INS3)에 의해 안정적으로 분리될 수 있고, 이에 따라, 발광 소자(LD)들의 제1 및 제2 단부들(EP1, EP2) 사이의 전기적 안정성을 확보할 수 있다.
도 9a 내지 도 9c는 도 6의 Ⅰ-Ⅰ'선에 따른 제1 서브 화소의 다른 실시예를 나타내는 단면도들이다.
도 9b 및 도 9c는 색 변환층(CCL)의 위치와 관련하여 도 9a의 변형 예를 나타낸다. 예를 들어, 도 9b에서는 연속적인 공정을 통해 표시 소자층(DPL) 상부에 색 변환층(CCL)이 위치한 실시예를 개시하고, 도 9c에서는 색 변환층(CCL)을 포함한 상부 기판(U_SUB)이 중간층(CTL)을 이용한 접착 공정을 통해 표시 소자층(DPL) 상에 위치하는 실시예를 개시한다. 도 9a 내지 도 9c의 실시예들과 관련하여, 중복된 설명을 피하기 위하여 상술한 실시예들(예를 들어, 도 7a의 실시예)와 상이한 점을 위주로 설명한다. 도 9a 내지 도 9c의 실시예들은 도 7a의 표시 소자층(DPL)을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니며, 예를 들어, 도 9a 내지 도 9c의 실시예들은 도 8a 내지 도 8d의 실시예들에도 적용될 수 있다.
도 7a, 도 8a 내지 도 8d, 및 도 9a를 참조하면, 제1 서브 화소(SPXL1)는 발광 영역(EMA)에 위치한 색 변환층(CCL) 및 비발광 영역(NEA)에 위치한 제2 뱅크(BNK2)를 더 포함할 수 있다.
제2 뱅크(BNK2)는 제1 서브 화소(SPXL1)의 비발광 영역(NEA)에서 제1 뱅크(BNK1) 상에 배치될 수 있다. 평면도 상에서, 제2 뱅크(BNK2)는 발광 영역(EMA)을 둘러싸며, 색 변환층(CCL)이 공급되어야 할 위치를 정의하여 발광 영역(EMA)을 최종적으로 정의하는 구조물일 수 있다. 일 예로, 제2 뱅크(BNK2)는 제1 서브 화소(SPXL1)에 색 변환층(CCL)의 공급(또는 투입) 위치를 정의하여 발광 영역(EMA)을 최종적으로 설정하는 구조물일 수 있다.
제2 뱅크(BNK2)는 차광 물질을 포함할 수 있다. 일 예로, 제2 뱅크(BNK2)는 블랙 매트릭스일 수 있다. 실시예에 따라, 제2 뱅크(BNK2)는 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 색 변환층(CCL)에서 방출되는 광을 표시 장치의 화상 표시 방향(또는 제3 방향(DR3))으로 더욱 진행되게 하여 색 변환층(CCL)의 출광 효율을 향상시킬 수 있다.
색 변환층(CCL)은 제2 뱅크(BNK2)에 의해 둘러싸인 발광 영역(EMA) 내에서 제1 컨택 전극(CNE1), 제1 중간 전극(CTE1), 및 제2 컨택 전극(CNE2) 상(또는 상부)에 배치될 수 있다.
색 변환층(CCL)은 특정 색상에 대응하는 색 변환 입자들(QD)(또는, 파장 변환 입자)을 포함할 수 있다. 일 예로, 색 변환층(CCL)은 발광 소자(LD)들에서 방출되는 제1 색(또는, 제1 파장 대역)의 광을 제2 색(또는 특정 색, 제2 파장 대역)의 광으로 변환하는 색 변환 입자들(QD)을 포함할 수 있다.
제1 서브 화소(SPXL1)가 적색 화소(또는 적색 서브 화소)인 경우, 색 변환층(CCL)은 발광 소자(LD)들에서 방출되는 제1 색의 광을 제2 색의 광, 일 예로, 적색의 광으로 변환하는 적색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수 있다.
제1 서브 화소(SPXL1)가 녹색 화소(또는 녹색 서브 화소)인 경우, 색 변환층(CCL)은 발광 소자(LD)들에서 방출되는 제1 색의 광을 제2 색의 광, 일 예로, 녹색의 광으로 변환하는 녹색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수 있다.
제1 서브 화소(SPXL1)가 청색 화소(또는 청색 서브 화소)인 경우, 색 변환층(CCL)은 발광 소자(LD)들에서 방출되는 제1 색의 광을 제2 색의 광, 일 예로, 청색의 광으로 변환하는 청색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수도 있다.
실시예에 따라, 상기 제1 서브 화소(SPXL1)가 청색 화소(또는 청색 서브 화소)인 경우, 색 변환 입자들(QD)을 포함한 색 변환층(CCL)을 대신하여 광 산란 입자들(SCT)을 포함하는 광 산란층이 구비될 수도 있다. 일 예로, 발광 소자(LD)들이 청색 계열의 광을 방출하는 경우, 제1 서브 화소(SPXL1)는 광 산란 입자들(SCT)을 포함하는 광 산란층을 포함할 수도 있다. 상술한 광 산란층은 실시예에 따라 생략될 수도 있다. 다른 실시예에 따라, 제1 서브 화소(SPXL1)가 청색 화소(또는 청색 서브 화소)인 경우, 색 변환층(CCL)을 대신하여 투명 폴리머가 제공될 수도 있다.
색 변환층(CCL) 및 제2 뱅크(BNK2) 상에는 제4 절연층(INS4)이 배치될 수 있다.
제4 절연층(INS4)은 제2 뱅크(BNK2) 및 색 변환층(CCL)을 덮도록 기판(SUB) 상에 전면적으로(또는 전체적으로) 제공될 수 있다. 제4 절연층(INS4)은 제2 뱅크(BNK2) 및 색 변환층(CCL) 상에 직접 배치될 수 있다. 제4 절연층(INS4)은 무기 재료를 포함한 무기 절연막일 수 있다. 제4 절연층(INS4)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 제4 절연층(INS4)은 제2 뱅크(BNK2) 및 색 변환층(CCL)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다.
제4 절연층(INS4)은 그 하부에 배치된 구성 요소들에 의해 발생된 단차를 완화시키며 평탄한 표면을 가질 수 있다. 일 예로, 제4 절연층(INS4)은 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 제4 절연층(INS4)은 표시 영역(DA)에 공통으로 제공되는 공통층일 수 있으나, 이에 한정되는 것은 아니다.
제4 절연층(INS4) 상에는 컬러 필터층(CFL)이 배치될 수 있다.
도 9a의 실시예에서, 컬러 필터층(CFL)은 인접한 서브 화소들 각각의 색에 대응하는 컬러 필터(CF)를 포함할 수 있다. 예를 들어, 컬러 필터층(CFL)은, 제1 서브 화소(SPXL1)의 색 변환층(CCL) 상에 배치된 제1 컬러 필터(CF1), 제1 방향(DR1)으로 제1 서브 화소(SPXL1)에 인접한 하나의 서브 화소의 색 변환층(CCL) 상에 배치된 제2 컬러 필터(CF2), 및 제1 방향(DR1)으로 제1 서브 화소에 인접한 다른 하나의 서브 화소(SPXL)의 색 변환층(CCL) 상에 배치된 제3 컬러 필터(CF3)를 포함할 수 있다. 실시예에 있어서, 제1, 제2, 및 제3 컬러 필터들(CF1, CF2, CF3)은 비발광 영역(NEA)에서 서로 중첩되도록 배치되어, 인접한 서브 화소들 사이의 광 간섭을 차단할 수 있다. 제1, 제2, 및 제3 컬러 필터들(CF1, CF2, CF3) 각각은 색 변환층(CCL)에서 변환된 특정 색의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있고, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있다. 상술한 컬러 필터(CF)는 색 변환층(CCL)과 대응하도록 제4 절연층(INS4)의 일면 상에 제공될 수 있다.
도 9b의 실시예에서, 컬러 필터층(CFL)은 제1 컬러 필터(CF1) 및 차광 패턴(LBP)을 포함할 수 있다. 상기 제1 컬러 필터(CF1)는 인접한 서브 화소들 각각의 발광 영역에 위치하며 해당 서브 화소의 색 변환층(CCL) 상의 제4 절연층(INS4) 상에 배치될 수 있다. 상기 차광 패턴(LBP)은 비발광 영역(NEA)에 위치하며 해당 서브 화소, 일 예로, 제1 서브 화소(SPXL1)의 제2 뱅크(BNK2) 상의 제4 절연층(INS4) 상에 배치될 수 있다. 상기 차광 패턴(LBP)은 상기 제1 컬러 필터(CF1)와 인접하게 제4 절연층(INS4)의 일면 상에 위치할 수 있다. 차광 패턴(LBP)은 제1 및 제2 뱅크들(BNK1, BNK2)과 중첩할 수 있다. 차광 패턴(LBP)은 인접한 서브 화소들 사이에서 광이 새는 빛샘 불량을 방지하는 차광 물질을 포함할 수 있다. 일 예로, 차광 패턴(LBP)은 블랙 매트릭스를 포함할 수 있다. 차광 패턴(LBP)은 인접한 서브 화소들 각각에서 방출되는 광의 혼색을 방지할 수 있다.
컬러 필터층(CFL) 상에는 인캡층(ENC)이 제공 및/또는 형성될 수 있다.
인캡층(ENC)은 제5 절연층(INS5)을 포함할 수 있다. 제5 절연층(INS5)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 제5 절연층(INS5)은 그 하부에 위치한 구성들을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 컬러 필터층(CFL) 및 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다.
상술한 실시예에 따른 제1 서브 화소(SPXL1)을 포함하는 표시 장치는 발광 소자(LD) 상에 색 변환층(CCL) 및 컬러 필터(CF)를 배치하여 상기 색 변환층(CCL) 및 상기 컬러 필터(CF)를 통해 우수한 색 재현성을 갖는 광을 출사함으로써 출광 효율이 향상될 수 있다.
실시예에서, 제5 절연층(INS5)은 다중 층으로 형성될 수 있다. 예를 들어, 제5 절연층(INS5)은, 적어도 두 층의 무기 절연막들과, 상기 적어도 두 층의 무기 절연막들의 사이에 개재된 적어도 한 층의 유기 절연막을 포함할 수 있다. 다만, 제5 절연층(INS5)의 구성 물질 및/또는 구조는 다양하게 변경될 수 있다. 또한, 실시예에 따라서는, 제5 절연층(INS5)의 상부에 적어도 한 층의 오버 코트층, 충진재층 및/또는 상부 기판 등이 더 배치될 수도 있다.
상술한 실시예에서는, 색 변환층(CCL)이 제1 컨택 전극(CNE1), 제1 중간 전극(CTE1), 제2 중간 전극(CTE2), 및 제2 컨택 전극(CNE2) 상에 직접 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 실시예에 따라, 색 변환층(CCL)은 도 9c에 도시된 바와 같이 별도의 기판, 일 예로, 상부 기판(U_SUB) 상에 형성되어 중간층(CTL) 등을 통해 상기 제1 컨택 전극(CNE1), 상기 제1 중간 전극(CTE1), 및 상기 제2 중간 전극(CTE2), 및 상기 제2 컨택 전극(CNE2)을 포함한 표시 소자층(DPL)과 결합할 수도 있다.
상기 중간층(CTL)은 표시 소자층(DPL)과 상부 기판(U_SUB) 사이의 접착력을 강화하기 위한 투명한 점착층(또는 접착층), 일 예로, 광학용 투명 접착층(Otically Clear Adhesive)일 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 중간층(CTL)은 발광 소자(LD)들에서 방출되어 상부 기판(U_SUB)으로 진행하는 광의 굴절률을 변환하여 화소(PXL)의 발광 휘도를 향상시키기 위한 굴절률 변환층일 수도 있다. 실시예에 따라, 중간층(CTL)은 절연성 및 접착성을 갖는 절연 물질로 구성된 충진재를 포함할 수도 있다.
상기 상부 기판(U_SUB)은, 표시 장치의 봉지 기판 및/또는 윈도우 부재를 구성할 수 있다. 상부 기판(U_SUB)은 베이스층(BSL)(또는, 베이스 기판), 색 변환층(CCL), 제1 컬러 필터(CF1)(또는, 컬러 필터(CF, 도 9a 참고)), 제1 및 제2 차광 패턴들(LBP1, LBP2), 제1 및 제2 캡핑층들(CPL1, CPL2)을 포함할 수 있다.
베이스층(BSL)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 베이스층(BSL)은 기판(SUB)과 동일한 물질로 구성되거나, 또는 기판(SUB)과 상이한 물질로 구성될 수도 있다.
도 9c에 있어서, 색 변환층(CCL)과 제1 컬러 필터(CF)는 표시 소자층(DPL)과 마주보도록 베이스층(BSL)의 일면 상에 배치될 수 있다. 제1 컬러 필터(CF)는 색 변환층(CCL)과 대응되도록 베이스층(BSL)의 일면 상에 제공될 수 있다.
제1 컬러 필터(CF)와 색 변환층(CCL) 사이에는 제1 캡핑층(CPL1)이 제공 및/또는 형성될 수 있다.
제1 캡핑층(CPL1)은 제1 컬러 필터(CF) 상에 위치하여 상기 제1 컬러 필터(CF)를 커버함으로써 상기 제1 컬러 필터(CF)를 보호할 수 있다. 제1 캡핑층(CPL1)은 무기 재료를 포함한 무기막 또는 유기 재료를 포함한 유기막일 수 있다.
색 변환층(CCL) 및 제1 컬러 필터(CF)에 인접하게 차광 패턴들(LBP1, LBP2)이 위치할 수 있다. 상기 차광 패턴들(LBP1, LBP2)은 제1 서브 화소(SPXL1)의 비발광 영역(NEA)에 대응하도록 베이스층(BSL)의 일면 상에 배치될 수 있다. 차광 패턴들(LBP1, LBP2)은 제1 차광 패턴(LBP1)과 제2 차광 패턴(LBP2)을 포함할 수 있다.
제1 차광 패턴(LBP1)은 베이스층(BSL)의 일면 상에 위치하며 제1 컬러 필터(CF)에 인접하게 위치할 수 있다.
제1 차광 패턴(LBP1) 상에는 상기 제1 캡핑층(CPL1)이 배치될 수 있다.
제2 차광 패턴(LBP2)은 제1 차광 패턴(LBP1)과 대응하도록 제1 캡핑층(CPL1)의 일면 상에 배치될 수 있다. 제2 차광 패턴(LBP2)은 블랙 매트릭스일 수 있다. 제1 차광 패턴(LBP1)과 제2 차광 패턴(LBP2)은 동일한 물질을 포함할 수 있다. 실시예에 있어서, 제2 차광 패턴(LBP2)은 제1 서브 화소(SPXL1)의 발광 영역(EMA)을 최종적으로 정의하는 구조물일 수 있다. 제2 차광 패턴(LBP2)은 색 변환층(CCL)을 공급하는 단계에서 상기 색 변환층(CCL)이 공급되어야 할 발광 영역(EMA)을 최종적으로 정의하는 댐 구조물일 수 있다.
제2 캡핑층(CPL2)은 색 변환층(CCL)과 제2 차광 패턴(LBP2) 상에 전면적으로 제공 및/또는 형성될 수 있다.
제2 캡핑층(CPL2)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제2 캡핑층(CPL2)은 유기 재료를 포함한 유기막으로 구성될 수도 있다. 제2 캡핑층(CPL2)은 색 변환층(CCL) 상에 위치하여 외부의 수분 및 습기 등으로부터 색 변환층(CCL)을 보호하여 색 변환층(CCL)의 신뢰성을 더욱 향상시킬 수 있다.
도 10a 내지 도 10i는 도 3의 표시 장치를 제조하는 과정을 개략적으로 나타낸 도면들이다. 도 10a 내지 도 10i은 도 5에 대응한다. 도 11은 제1 절연층의 일 실시예를 나타내는 도면이다. 도 12는 도 3의 표시 장치를 촬영한 영상을 나타내는 도면이다.
먼저 도 5, 도 7a, 도 7b, 및 도 10a를 참조하면, 보호층(PSV)(또는, 기판(SUB)) 상에 뱅크 패턴들(BNP1~BNP3)이 형성될 수 있다.
이후, 도 10b에 도시된 바와 같이, 보호층(PSV)(또는, 기판(SUB)) 상에 뱅크 패턴들(BNP1~BNP3) 상에 전극들(ELT1~ELT3)이 형성될 수 있다. 제1 전극(ELT1)은 제1 뱅크 패턴(BNP1)과 중첩하며, 제2 전극(ELT2)은 제2 뱅크 패턴(BNP2)과 중첩하고, 제3 전극(ELT3)은 제3 뱅크 패턴(BNP3)과 중첩할 수 있다.
실시예들에서, 전극들(ELT1~ELT3)에는 제1 개구(OP1)가 형성될 수 있다. 제1 개구(OP1)는 도 5, 도 7a, 및 도 7b를 참조하여 설명한 개구(OP)에 대응할 수 있다.
일 실시예에서, 제1 개구(OP1)는 제1 수평 개구(OP1_H)(또는 제1 서브 개구) 및 제1 수직 개구(OP1_V)(또는 제2 서브 개구)를 포함할 수 있다. 제1 수평 개구(OP1_H)는 제1 방향(DR1)으로 연장하는 슬릿 형태를 가질 수 있다. 제1 수평 개구(OP1_H)는 전극들(ELT1~ELT3) 각각의 적어도 하나의 변에 위치하며, 제2 방향(DR2)으로 연장하는 전극들(ELT1~ELT3) 각각을 부분적으로 절개할 수 있다.
유사하게, 제1 수직 개구(OP1_V)는 제2 방향(DR2)으로 연장하는 슬릿 형태를 가질 수 있다. 제1 수직 개구(OP1_V)는 제2 전극(ELT2)의 중앙 부분에 위치할 수 있다.
제1 수평 개구(OP1_H) 및 제1 수직 개구(OP1_V)에 의해 하부 구성, 즉, 보호층(PSV) 및 뱅크 패턴들(BNP1~BNP3)이 노출될 수 있다.
제1 수평 개구(OP1_H) 및 제1 수직 개구(OP1_V)는 제1 서브 화소(SPXL1)가 형성되는 영역(또는, 발광 영역(EMA, 도 5 참고))을 복수의 서브 영역들로 구획할 수 있다(도 10f 참고).
일 실시예에서, 제1 수평 개구(OP1_H) 및 제1 수직 개구(OP1_V)에 의해 전극들(ELT1~ELT3)은 물리적으로 분리되지 않을 수 있다. 달리 말해, 전극들(ELT1~ELT3)이 물리적으로 분리되지 않는 범위 내에서, 제1 수평 개구(OP1_H) 및 제1 수직 개구(OP1_V)가 형성될 수 있다. 이 경우, 정렬 신호들이 전극들(ELT1~ELT3)의 일단(또는, 일부)을 통해 전극들(ELT1~ELT3) 전체에 인가될 수 있다. 예를 들어, 제1 전극(ELT1)의 우측변에만 제1 수평 개구(OP1_H)가 형성되고, 제1 전극(ELT1)의 좌측변은 절개 없이 제2 방향(DR2)을 따라 연장할 수 있다. 제2 전극(ELT2)의 좌측변 및 우측변에 제1 수평 개구(OP_H)가 형성되나, 제2 전극(ELT2)의 중앙 부분은 제2 방향(DR2)을 따라 연속적으로 연장할 수 있다. 제1 수직 개구(OP1_V)는 제2 전극(ELT2)의 중앙 부분에 형성되되, 제2 전극(ELT2)의 상/하측 단부 및 제1 수평 개구(OP1_H)로부터 이격되며, 제1 수직 개구(OP1_V) 및 제1 수평 개구(OP1_H) 사이의 부분은 제2 방향(DR2)을 따라 연장할 수 있다. 제3 전극(ELT3)은 제1 전극(ELT1)과 제1 방향(DR1)으로 대칭인 형상을 가질 수 있다. 제1 수평 개구(OP1_H)는 전극들(ELT1~ELT3)의 상호 마주보는 변들(또한, 도 7b에 도시된 바와 같이 기판(SUB)을 기준으로 상대적으로 높이가 낮은 부분들)에 형성되는 것이 바람직하나, 이에 한정되는 것은 아니다.
제1 수평 개구(OP1_H) 및 제1 수직 개구(OP1_V)에 의해 전극들(ELT1~ELT3)은 물리적으로 분리되지 않는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 수평 개구(OP1_H) 및 제1 수직 개구(OP1_V)는 전극들(ELT1~ELT3) 각각을 복수의 조각들(또는 패턴들)로 분리할 수도 있다(도 24b 참고). 이 경우, 상기 복수의 조각들은 별도의 브릿지 패턴(예를 들어, 보호층(PSV) 하부에 배치되는 도전 패턴) 및 컨택홀(예를 들어, 보호층(PSV)을 관통하며 도전 패턴을 노출시키는 컨택홀)을 통해 상호 전기적으로 연결될 수도 있다.
이후, 도 10c에 도시된 바와 같이, 전극들(ELT1~ELT3)을 커버하도록 제1 절연층(INS1)이 보호층(PSV)(또는, 기판(SUB)) 상에 전면적으로 형성될 수 있다.
실시예들에서, 제1 절연층(INS1)에는 제2 개구(OP2)가 형성될 수 있다. 제2 개구(OP2)는 전극들(ELT1~ELT3)의 제1 개구(OP1)에 대응할 수 있다. 도 7a, 도 8a, 및 도 8b에 도시된 바와 같이, 제1 절연층(INS1)의 제2 개구(OP2)는 전극들(ELT1~ELT3)의 제1 개구(OP1)와 중첩하며, 제2 개구(OP2)는 제1 개구(OP1)보다 크거나 작을 수 있다.
일 실시예에서, 제2 개구(OP2)는 제2 수평 개구(OP2_H)(또는 제1 서브 개구) 및 제2 수직 개구(OP2_V)(또는 제2 서브 개구)를 포함할 수 있다. 제2 수평 개구(OP2_H)는 제1 방향(DR1)으로 연장하는 슬릿 형태를 가지며, 적어도 하나의 제1 수평 개구(OP1_H)와 중첩할 수 있다. 예를 들어, 제2 수평 개구(OP2_H)는 제1 전극(ELT1)의 제1 수평 개구(OP1_H) 및 제2 전극(ELT2)의 제1 수평 개구(OP1_H)와 중첩할 수 있다. 제2 수평 개구(OP2_H)는 제1 수평 개구(OP1_H)와 함께 수평 개구(OP_H, 도 5 참고)(즉, 보호층(PSV) 및/또는 뱅크 패턴들(BNP1~BNP3)을 노출시키는 개구)를 구성할 수 있다.
유사하게, 제2 수직 개구(OP2_V)는 제2 방향(DR2)으로 연장하는 슬릿 형태를 가지며, 제1 수직 개구(OP1_V)와 중첩할 수 있다. 제2 수직 개구(OP2_V)는 제1 수직 개구(OP1_V)와 함께 수직 개구(OP_V, 도 5 참고)(즉, 보호층(PSV) 및/또는 뱅크 패턴들(BNP1~BNP3)을 노출시키는 개구)를 구성할 수 있다. 즉, 제1 개구(OP1) 및 제2 개구(OP2)의 중첩에 의해 개구(OP, 도 5 참고)가 정의되거나 형성될 수 있다.
도 10c에서 제2 수평 개구(OP2_H) 및 제2 수직 개구(OP2_V)는 상호 이격된 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 도 11에 도시된 바와 같이, 제1 서브 화소(SPXL1)의 제2 개구(OP2_1)는 일체로 형성될 수도 있다. 달리 말해, 도 10c의 제2 수평 개구(OP2_H) 및 제2 수직 개구(OP2_V)가 상호 연결될 수도 있다.
이후, 도 10d에 도시된 바와 같이, 제1 절연층(INS1) 상에 제1 뱅크(BNK1)가 형성될 수 있다.
일 실시예에서, 제1 뱅크(BNK1)는 전극들(ELT1~ELT3)의 절개되지 않은 부분들(즉, 개구(OP)의 단부에 인접한 부분들)과 중첩할 수 있다. 발광 영역(EMA)에 전극들(ELT1~ELT3)의 절개되지 않은 부분들이 많을수록, 개구(OP)에 의해 노출된 영역(LA)이 상대적으로 작아지고, 상기 영역(LA)에 발광 영역(EMA)이 서브 영역들로 명확하게 구획되지 않을 수 있기 때문이다. 달리 말해, 전극들(ELT1~ELT3)의 절개되지 않은 부분들이 비발광 영역(NEA)에 위치함으로써, 상기 영역(LA)에 발광 영역(EMA)이 서브 영역들로 보다 명확하게 구획될 수 있다.
이후, 도 10e에 도시된 바와 같이, 발광 소자(LD)는 소정의 용액 내에 분산된 형태(예를 들어, 잉크(INK))로 준비되어, 잉크젯 프린팅 방식이나 슬릿 코팅 방식 등을 통해 제1 서브 화소(SPXL1)의 발광 영역(EMA)에 공급될 수 있다.
발광 소자(LD)(또는, 잉크(INK))의 공급과 동시에 또는 그 이후에, 전극들(ELT1~ELT3)에 정렬 신호들(V_AL1~V_AL3)이 인가될 수 있다. 예를 들어, 제1 전극(ELT1)에 제1 정렬 신호(V_AL1)가, 제2 전극(ELT2)에 제2 정렬 신호(V_AL2)가, 제3 전극(ELT3)에 제3 정렬 신호(V_AL3)가 인가될 수 있다. 제1 및 제3 정렬 신호(V_AL1, V_AL3)는 그라운드 전압이고, 제2 정렬 신호(V_AL2)는 교류 전압일 수 있으나, 이에 한정되는 것은 아니다.
전극들(ELT1~ELT3)에 정렬 신호들(V_AL1~V_AL3)이 인가되면, 전극들(ELT1~ELT3) 사이에 전계가 형성되면서, 전극들(ELT1~ELT3) 사이에 발광 소자(LD)가 자가 정렬하게 된다(도 10f 참고).
발광 소자(LD)가 정렬된 이후에 용매를 휘발시키거나 이외의 다른 방식으로 제거함으로써, 전극들(ELT1~ELT3) 사이에 발광 소자(LD)가 안정적으로 배열될 수 있다.
이후, 제1 서브 화소(SPXL1)에 공급된 발광 소자(LD)의 개수가 검출될 수 있다.
예를 들어, 도 10f에 도시된 바와 같이, 촬상 장치(CD)를 통해 제1 서브 화소(SPXL1)에 대한 영상이 획득될 수 있다. 도 12에 도시된 바와 같이, 서브 화소들(SPXL1~SPXL3)을 포함하는 표시 장치 전체에 대한 영상이 획득될 수 있다.
상기 영상에 대한 분석을 통해 발광 소자(LD)의 개수가 검출될 수 있다. 특히, 영상 처리 등을 통해 개구(OP)(또는 개구(OP)에 의해 노출된 영역(LA)) 및 발광 소자(LD)가 검출될 수 있고, 상기 개구(OP)(및 제1 뱅크(BNK1))에 의해 구획되는 복수의 서브 영역들별로 발광 소자(LD)의 개수가 검출될 수 있다.
상기 검출된 발광 소자(LD)의 개수에 기초하여 서브 영역들 중에서 취약 영역이 결정될 수 있다. 취약 영역은 발광 소자(LD)의 개수가 기준 개수보다 적은 영역이자, 발광 소자(LD)의 추가 공급이 요구되는 영역일 수 있다. 예를 들어, 발광 소자(LD)의 개수가 상대적으로 적은, 제1 서브 영역(A1), 제2 서브 영역(A2), 및 제3 서브 영역(A3)이 취약 영역으로 결정될 수 있다. 취약 영역의 정보(예를 들어, 좌표 정보)가 생성될 수 있다.
도 10g를 참조하면, 플라즈마화된 불화 가스(Fluorinated gas)를 이용하여 패널의 상부면이 표면 처리될 수 있다. 이 경우, 개구(OP)에 의해 노출된 영역(LA)(즉, 보호층(PSV) 및 뱅크 패턴들(BNP1~BNP3))의 유기물의 적어도 일부에 불소가 결합되며, 상기 영역(LA)의 표면은 발액성을 가질 수 있다. 상기 표면 처리는 발광 소자(LD)의 개수의 검출과 실질적으로 동시에 수행될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 표면 처리는 발광 소자(LD)의 개수의 검출 이후에 또는 이전에 수행될 수도 있다. 나아가, 상기 표면 처리는 발광 소자(LD)가 최초(또는, 1차적으로) 공급되기 이전에, 예를 들어, 제1 절연층(INS1)에 제2 개구(OP2)가 형성된 이후, 또는 제1 뱅크(BNK1)를 형성한 이후에 수행될 수도 있다.
참고로, 무기 절연층(또는, 무기층), 금속층, 및 유기 절연층이 불화 가스를 이용하여 표면 처리된 경우, 무기 절연층(예를 들어, 제1 절연층(INS1))의 접촉각은 약 10도 이고, 금속층(예를 들어, 정렬 전극들(ELT1~ELT3))의 접촉각은 약 30도 이며, 유기 절연층(예를 들어, 보호층(PSV) 및 뱅크 패턴들(BNP1~BNP3))의 접촉각은 약 60도 일 수 있다. 여기서, 접촉각은 해당 층과 잉크의 접선이 이루는 각도이며, 표면의 발액성이 클수록 접촉각이 커질 수 있다.
이후, 도 10h에 도시된 바와 같이, 취약 영역인 제1 서브 영역(A1), 제2 서브 영역(A2), 및 제3 서브 영역(A3)에 잉크(INK)(또는, 발광 소자(LD))가 추가로(또는, 2차적으로) 공급될 수 있다. 예를 들어, 발광 소자(LD)의 개수를 검출하는 단계에서 기 생성된 취약 영역의 정보(예를 들어, 좌표 정보)에 기초하여 취약 영역에만 발광 소자(LD)가 추가로 공급될 수 있다.
예를 들어, 제2 서브 영역(A2)에 잉크(INK)를 추가로 공급하는 경우, 발액성을 가지는 영역(LA)에 의해 잉크(INK)는 다른 서브 영역으로 첨범하지 않고, 제2 서브 영역(A2)에만 위치할 수 있다. 즉, 취약 영역에만 발광 소자(LD)가 추가로 공급될 수 있고, 발광 소자(LD)의 개수가 서브 영역별로 균일하게 조절될 수 있다.
잉크젯 프린터의 헤드를 통해 토출되는 잉크(INK)의 양은 기 설정될 수 있다. 이에 따라, 잉크(INK)의 1차 공급 및 2차 공급에는 상호 다른 헤드가 이용될 수 있다.
잉크(INK)의 추가 공급과 동시에 또는 그 이후에, 전극들(ELT1~ELT3)에 정렬 신호들(V_AL1~V_AL3)이 인가될 수 있다. 이 경우, 전극들(ELT1~ELT3) 사이에 전계가 형성되면서, 추가로 공급된 발광 소자(LD)가 전극들(ELT1~ELT3) 사이에 자가 정렬하게 된다.
이후, 도 10i에 도시된 바와 같이, 발광 소자(LD) 상에 제2 절연층(INS2)이 형성될 수 있다. 제2 절연층(INS2)은 전극들(ELT1~ELT3) 사이에서 제2 방향(DR2)으로 연장하면서 발광 소자(LD)를 고정시키되, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다.
이후, 도 6 및 도 7a에 도시된 바와 같이, 제2 절연층(INS2)에 의해 노출된 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2) 상에 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제1 중간 전극(CTE1)이 형성될 수 있다.
상술한 바와 같이, 제1 서브 화소(SPXL1)는 전극들(ELT1~ELT3) 중 적어도 일부를 관통하여 하부의 유기 절연층(또는, 유기층)을 노출시키는 개구(OP)를 포함하며, 개구(OP)를 통해 노출된 유기 절연층의 일부 영역(LA)은 발액성을 가질 수 있다. 상기 영역(LA)에 의해 발광 영역(EMA)은 복수의 서브 영역들로 구획되며, 발액성을 가지는 영역(LA)을 이용하여 서브 영역들 중 취약 영역에만 발광 소자(LD)가 공급될 수 있다.
도 13a는 도 5의 제1 서브 화소에 포함된 전극들의 일 실시예를 나타내는 평면도이다. 도 13a는 10b에 대응할 수 있다. 도 13b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다. 도 13b의 제1 서브 화소(SPXL1)는 도 13a의 전극들(ELT1_1~ELT_3)을 포함할 수 있다. 도 13c는 도 13b의 Ⅱ-Ⅱ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다. 도 13c는 도 7a에 대응할 수 있다.
도 5, 도 7a, 도 10b, 및 도 13a 내지 도 13c를 참조하면, 전극들(ELT1_1~ELT3_1)을 제외하고, 도 13a 내지 도 13c의 제1 서브 화소(SPXL1_1)는 도 5 및 도 7a의 제1 서브 화소(SPXL1)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제1 서브 화소(SPXL1_1)의 전극들(ELT1_1~ELT3_1)은 제2 개구(OP2, 도 10c)를 포함하지 않을 수 있다. 이 경우, 제1 서브 화소(SPXL1_1)에 형성된 개구(OP_1)는 도 11의 제1 절연층(INS1)의 제2 개구(OP2_1)와 실질적으로 같을 수 있으나, 이에 한정되는 것은 아니다. 개구(OP_1)에 의해 전극들(ELT1_1~ELT3_1)(및 보호층(PSV, 도 13c))의 일부 영역(LA_1)이 노출될 수 있다. 도 13c에 도시된 바와 같이, 개구(OP_1)(또는, 제1 절연층(INS1)의 제2 개구(OP2_1))에 의해, 제2 뱅크 패턴(BNP2) 대신에, 제2 전극(ELT2_1)의 일부 영역(LA_1)이 노출될 수 있다.
도 14a 및 도 14b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다. 도 14a 및 도 14b는 도 6에 대응할 수 있다.
도 5, 도 6, 도 14a, 및 도 14b를 참조하면, 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 중간 전극들(CTE1_1~CTE3_1)을 제외하고, 도 14a의 제1 서브 화소(SPXL1_2) 및 도 14b의 제1 서브 화소(SPXL1_3) 각각은 도 5 및 도 6의 제1 서브 화소(SPXL1)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
설명의 편의상, 수직 개구(OP_V) 및 수평 개구(OP_H)(제2 방향(DR2)으로 2번째 수평 개구(OP_H))를 기준으로, 발광 영역(EMA)을 제1 내지 제4 서브 발광 영역들(EMA_S1~EMS_S4)로 구분하기로 한다. 또한, 제1 내지 제4 서브 발광 영역들(EMA_S1~EMS_S4) 각각에 배치된 발광 소자(LD)들을 제1 내지 제4 발광 소자들(LD1_1~LD4_1)이라 칭하기로 한다.
도 5 및 도 14a를 참조하면, 제1 서브 화소(SPXL1_2)는 제1 컨택 전극(CNE1), 제1 중간 전극(CTE1_1), 제2 중간 전극(CTE2_1), 제3 중간 전극(CTE3_1), 및 제2 컨택 전극(CNE2)을 더 포함할 수 있다. 이 경우, 제1 서브 화소(SPXL1_2)는 4의 직렬단들을 포함할 수 있다. 제1 및 제2 컨택 전극들(CNE1, CNE2)에 대해서는 도 6을 참조하여 설명하였으므로, 중복되는 설명은 반복하지 않기로 한다.
제1 컨택 전극(CNE1)은 제1 서브 발광 영역(EMA_S1)에서 제1 발광 소자(LD1_1)의 제1 단부 및 제1 전극(ELT1)과 중첩하도록 위치할 수 있다.
제1 중간 전극(CTE1_1)은 제1 서브 발광 영역(EMA_S1)에서 제1 발광 소자(LD1_1)의 제2 단부 및 제2 전극(ELT2)과 중첩하도록 위치할 수 있다. 또한, 제1 중간 전극(CTE1_1)은 제2 서브 발광 영역(EMA_S2)에서 제2 발광 소자(LD2_1)의 제1 단부 및 제1 전극(ELT1)과 중첩하도록 위치할 수 있다. 이를 위해, 제1 중간 전극(CTE1_1)의 일부는 제1 및 제2 서브 발광 영역들(EMA_S1, EMA_S2) 사이에서 굴곡진 형상을 가질 수 있다. 제1 중간 전극(CTE1_1)은 제1 발광 소자(LD1_1)의 제2 단부와 제2 발광 소자(LD2_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제2 중간 전극(CTE2_1)은 제2 서브 발광 영역(EMA_S2)에서 제2 발광 소자(LD2_1)의 제2 단부 및 제2 전극(ELT2)과 중첩하도록 위치할 수 있다. 또한, 제2 중간 전극(CTE2_1)은 제3 서브 발광 영역(EMA_S3)에서 제3 발광 소자(LD3_1)의 제1 단부 및 제3 전극(ELT3)과 중첩하도록 위치할 수 있다. 제2 중간 전극(CTE2_1)은 제3 중간 전극(CTE3_1)을 우회하는 형상을 가질 수 있다. 제2 중간 전극(CTE2_1)은 제2 발광 소자(LD2_1)의 제2 단부와 제3 발광 소자(LD3_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제3 중간 전극(CTE3_1)은 제3 서브 발광 영역(EMA_S3)에서 제3 발광 소자(LD3_1)의 제2 단부 및 제2 전극(ELT2)과 중첩하도록 위치할 수 있다. 또한, 제3 중간 전극(CTE3_1)은 제4 서브 발광 영역(EMA_S4)에서 제4 발광 소자(LD4_1)의 제1 단부 및 제3 전극(ELT3)과 중첩하도록 위치할 수 있다. 이를 위해, 제3 중간 전극(CTE3_1)의 일부는 제3 및 제4 서브 발광 영역들(EMA_S3, EMA_S4) 사이에서 굴곡진 형상을 가질 수 있다. 제3 중간 전극(CTE3_1)은 제3 발광 소자(LD3_1)의 제2 단부와 제4 발광 소자(LD4_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은 제4 서브 발광 영역(EMA_S4)에서 제4 발광 소자(LD4_1)의 제2 단부 및 제2 전극(ELT2)과 중첩하도록 위치할 수 있다.
제1, 제2, 제3, 및 제4 발광 소자들(LD1_1, LD2_1, LD3_1, LD4_1)은 중간 전극들(CTE1_1~CTE3_1)을 통해 제1 및 제2 컨택 전극들(CNE1, CNE2) 사이에 상호 직렬 연결될 수 있다. 제1 발광 소자(LD1_1)는 제1 직렬단을 구성하고, 제2 발광 소자(LD2_1)는 제2 직렬단을 구성하며, 제3 발광 소자(LD3_1)는 제3 직렬단을 구성하고, 제4 발광 소자(LD4_1)는 제4 직렬단을 구성할 수 있다.
개구(OP)(및 개구(OP)에 의해 노출된 유기 절연층의 일부 영역(LA))에 의해 상기 제1 내지 제4 직렬단들이 상호 구분될 수 있다. 따라서, 상기 개구(OP)(및 상기 일부 영역(LA))을 이용하여 제1 내지 제4 직렬단들 각각에 독립적으로 발광 소자(LD)의 공급이 가능할 수 있으며, 발광 소자(LD)의 개수가 제1 내지 제4 직렬단들별로 균일하게 제어될 수 있다.
한편, 도 14a의 Ⅲ-Ⅲ'선에 따른 제1 서브 화소(SPXL1_2)의 단면은 도 7a, 도 7b, 도 8a 내지 도 8d, 도 9a, 및 도 9b, 도 13c 중 적어도 하나의 단면과 실질적으로 동일하거나 유사하므로, 제1 서브 화소(SPXL1_2)의 단면(또는, 적층 구조)에 대한 설명은 생략한다.
도 5 및 도 14b를 참조하면, 제1 서브 화소(SPXL1_3)는 제1 컨택 전극(CNE1), 제1 중간 전극(CTE1_1), 제2 중간 전극(CTE2_1), 및 제2 컨택 전극(CNE2)을 더 포함할 수 있다. 도 14a의 제1 서브 화소(SPXL1_2)와 비교하여, 도 14b의 제1 서브 화소(SPXL1_3)는 제3 중간 전극(CTE3_1)을 포함하지 않을 수 있다.
도 14b에 도시된 바와 같이, 또한, 제2 중간 전극(CTE2_1)은 제4 서브 발광 영역(EMA_S4)의 제4 발광 소자(LD4_1)의 제1 단부와도 중첩할 수 있다. 이 경우, 제2 중간 전극(CTE2_1)은 제2 발광 소자(LD2_1)의 제2 단부와 제3 및 제4 발광 소자들(LD3_1, LD4_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다. 제2 컨택 전극(CNE2)은 제3 서브 발광 영역(EMA_S3)의 제3 발광 소자(LD3_1)의 제2 단부와도 중첩하도록 위치할 수 있다. 이 경우, 제1 발광 소자(LD1_1), 제2 발광 소자(LD2_1), 및 제3 및 제4 발광 소자들(LD3_1, LD4_1)은 제1 및 제2 중간 전극들(CTE1_1, CTE2_1)을 통해 제1 및 제2 컨택 전극들(CNE1, CNE2) 사이에 상호 직렬 연결될 수 있다. 제1 서브 화소(SPXL1_3)는 도 4b에 도시된 화소 구조(또는 3개의 직렬단)를 가질 수 있다. 예를 들어, 제3 및 제4 발광 소자들(LD3_1, LD4_1)이 하나의 직렬단(예를 들어, 제3 직렬단)을 구성할 수 있다.
상술한 바와 같이, 중간 전극들(CTE1_1~CTE3_1)의 형상 및 배치에 따라 서브 화소의 화소 구조가 다양하게 변경될 수 있으며(도 6의 2개 직렬단, 도 14a의 3개 직렬단, 도 14b의 4개 직렬단), 다양한 화소 구조에 개구(OP)(및 개구(OP)에 의해 노출된 유기 절연층의 영역(LA))이 적용될 수 있다.
도 15a는 도 3의 표시 장치에 포함된 제1 서브 화소의 일 실시예를 나타내는 평면도이다. 도 15a는 도 5에 대응할 수 있다. 도 15b는 도 15a의 제1 서브 화소의 일 실시예를 나타내는 평면도이다. 도 15b는 도 6에 대응할 수 있다. 도 15a에 제1 서브 화소(SPXL1_4)가 2개의 직렬단을 포함하는 것으로 도시되었으나, 이는 예시적인 것으로, 이에 한정되는 것은 아니다. 도 14a 및 도 14b를 참조하여 설명한 실시예들이 도 15a의 제1 서브 화소(SPXL1_4)에 적용될 수 있으며, 제1 서브 화소(SPXL1_4)는 다양한 화소 구조(다양한 개수의 직렬단들)를 가질 수 있다.
도 5, 도 6, 도 15a, 및 도 15b를 참조하면, 제1 서브 화소(SPXL1_4)는, 개구(OP) 대신에, 제3 뱅크(BNK3)(또는, 보조 뱅크)을 포함할 수 있다. 제3 뱅크(BNK3)를 제외하고, 도 15a 및 도 15b의 제1 서브 화소(SPXL1_4)는 도 5 및 도 6의 제1 서브 화소(SPXL1)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
개구(OP)가 형성되지 않으므로, 전극들(ELT1_1~ELT3_1)은 제1 개구를 포함하지 않을 수 있다. 도 13a를 참조하여 예를 들면, 전극들(ELT1_1~ELT3_1) 각각은 평면상 바 형상을 가질 수 있다. 다만, 이에 한정되는 것은 아니다.
제3 뱅크(BNK3)는 발광 영역(EMA)(즉, 제1 뱅크(BNK1)에 의해 정의된 발광 영역(EMA)) 내에 배치되며, 제1 방향(DR1)으로 연장하는 부분(도 5의 수평 개구(OP_H)에 대응하는 부분)과 제2 방향(DR2)으로 연장하는 부분(도 5의 수직 개구(OP_V)에 대응하는 부분)을 포함할 수 있다. 제3 뱅크(BNK3)가 위치하는 영역을 비발광 영역(NEA)으로 정의할 수도 있으나, 제3 뱅크(BNK3)의 상기 부분들의 폭(제1 방향(DR1) 또는 제2 방향(DR2)으로의 폭)이 제1 뱅크(BNK1)에 비해 상대적으로 좁으므로, 제3 뱅크(BNK3)는 발광 영역(EMA)에 배치되는 것으로 설명한다.
제3 뱅크(BNK3)는 발광 영역(EMA)을 복수의 서브 영역들로 구획할 수 있다. 도 15a에 도시된 바와 같이, 제3 뱅크(BNK3)는 발광 영역(EMA)을 8개의 서브 영역들로 구획할 수 있으나, 이에 한정되는 것은 아니다. 제3 뱅크(BNK3)는 도 5(및 도 10g)의 개구(OP)와 실질적으로 동일한 기능을 가질 수 있다.
도 16a 및 도 16b는 도 15b의 Ⅳ-Ⅳ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도들이다. 도 16a 및 도 16b는 도 7a에 대응할 수 있다. 도 16a 및 도 16b의 제1 서브 화소(SPXL1_4)에는 상술한 실시예(예를 들어, 도 8c, 도 8d, 도 9a, 도 9b, 및 도 13c의 실시예들)가 적용될 수도 있다.
도 7a, 도 14, 도 15, 도 16a, 및 도 16b를 참조하면, 전극들(ELT1_1~ELT3_1), 제1 절연층(INS1_1), 및 제3 뱅크(BNK3)를 제외하고, 제1 서브 화소(SPXL1_4)는 도 7a의 제1 서브 화소(SPXL1)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
도 7a의 개구(OP)가 형성되지 않으므로, 전극들(ELT1_1~ELT3_1)은 뱅크 패턴들(BNP1~BNP3)을 실질적으로 커버하며, 유사하게, 제1 절연층(INS1_1)도 전극들(ELT1_1~ELT3_1) 및 보호층(PSV)을 커버할 수 있다. 달리 말해, 발광 영역(EMA)에서 보호층(PSV) 및 뱅크 패턴들(BNP1~BNP3)은 제1 절연층(INS1_1)에 의해 실질적으로 노출되지 않을 수 있다.
제3 뱅크(BNK3)는 제1 절연층(INS1_1) 상에 위치할 수 있다.
제3 뱅크(BNK3)는 발광 영역(EMA)을 복수의 서브 영역들을 구획(또는, 정의)하는 구조물일 수 있다. 제3 뱅크(BNK3)는 서브 영역들 각각에 발광 소자(LD)를 공급(또는, 2차적으로 공급)하는 과정에서, 발광 소자(LD)가 공급되어야 할 서브 영역을 정의하는 화소 정의막 또는 댐 구조물일 수 있다. 실시예에 따라, 제3 뱅크(BNK3)는 발액성을 가질 수 있다.
제3 뱅크(BNK3)는 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제3 뱅크(BNK3)는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수도 있다.
실시예에 따라, 제3 뱅크(BNK3)는 제1 뱅크(BNK1)와 다른 공정을 통해 형성될 수 있다. 예를 들어, 제3 뱅크(BNK3)는 도 10g를 참조하여 설명한 개구(OP)를 형성하는 공정과 유사하게, 발광 소자(LD)의 개수의 검출(도 10f 참고)과 실질적으로 동시에 수행될 수 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, 제3 뱅크(BNK3)는 제1 뱅크(BNK1)와 동일한 공정을 통해 동시에 형성될 수도 있다.
일 실시예에서, 도 16a에 도시된 바와 같이, 기판(SUB)(또는, 보호층(PSV))을 기준으로, 제3 뱅크(BNK3)의 높이(또는, 상면의 높이)는 제1 뱅크(BNK1)의 높이와 동일할 수 있다. 다른 실시예에서, 도 16b에 도시된 바와 같이, 제3 뱅크(BNK3)의 높이는 제1 뱅크(BNK1)의 높이보다 낮을 수도 있다(도 16b 참고). 예를 들어, 추가(또는, 2차적으로) 공급되는 잉크의 양(또는 단위 면적당 양)은 최초(또는, 1차적으로) 공급된 잉크의 양보다 적을 수 있다. 이에 따라, 제3 뱅크(BNK3)의 높이는 제1 뱅크(BNK1)의 높이보다 낮을 수도 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, 제3 뱅크(BNK3)의 높이는 제1 뱅크(BNK1)의 높이보다 높을 수도 있다(도 18 참고).
도 17은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다. 도 17은 도 15a에 대응할 수 있다. 도 18은 도 17의 Ⅴ-Ⅴ'선에 따른 제1 서브 화소의 일 실시예를 나타내는 단면도이다.
도 15a, 도 16a, 도 17, 및 도 18을 참조하면, 제3 뱅크(BNK3_1)를 제외하고, 제1 서브 화소(SPXL1_5)는 도 15a 및 도 16a의 제1 서브 화소(SPXL1_4)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제3 뱅크(BNK3_1)는 비발광 영역(NEA)까지 연장하며, 제3 뱅크(BNK3_1)는 제1 뱅크(BNK1)와 부분적으로 중첩할 수 있다.
도 18에 도시된 바와 같이, 제3 뱅크(BNK3_1)는 제1 뱅크(BNK1) 상에 배치될 수 있다. 이 경우, 기판(SUB)(또는, 보호층(PSV))을 기준으로, 제3 뱅크(BNK3_1)의 최대 높이는 제1 뱅크(BNK1)의 높이보다 높을 수 있다.
도 17 및 도 18의 제1 서브 화소(SPXL1_5)에는 상술한 실시예(예를 들어, 도 8c, 도 8d, 도 9a, 도 9b, 도 14a, 도 14b, 도 16a의 실시예들)이 적용될 수도 있다.
도 19a 내지 도 19c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다. 도 19a 내지 도 19c는 도 5 또는 도 15a에 대응할 수 있다.
도 5, 도 15a, 및 도 19a 내지 도 19c를 참조하면, 도 19a 내지 도 19c의 제1 서브 화소(SPXL1_6)는 개구(OP_2) 및/또는 제3 뱅크(BNK3_2)를 포함하되, 개구(OP_2)의 형상 및/또는 제3 뱅크(BNK3_2)의 형상은 다양하게 변경될 수 있다. 개구(OP_2) 및 제3 뱅크(BNK3_2)를 제외하고, 도 19a 내지 도 19c의 제1 서브 화소(SPXL1_6)는 도 5의 제1 서브 화소(SPXL1) 또는 도 15a의 제1 서브 화소(SPXL1_4)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
일 실시예에서, 제1 서브 화소(SPXL1_6)가 개구(OP_2)를 포함하는 경우, 도 19a에 도시된 바와 같이, 개구(OP_2)는 하나의 수평 개구(OP_H) 및 하나의 수직 개구(OP_V)를 포함할 수 있다. 예를 들어, 도 19a에 도시된 제1 서브 화소(SPXL1_6)의 개구(OP_2)는 발광 영역(EMA)을 도 14a를 참조하여 설명한 서브 발광 영역들(EMA_S1~EMA_S4)(또는, 4개의 직렬단들에 대응하는 서브 영역들)로 구분할 수 있다.
도 19a에서 수평 개구(OP_H) 및 수직 개구(OP_V)가 연결된(또는, 일체인) 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 도 5를 참조하여 설명한 바와 같이, 수평 개구(OP_H) 및 수직 개구(OP_V)는 상호 이격될 수 있다.
다른 실시예에서, 제1 서브 화소(SPXL1_6)가 제3 뱅크(BNK3_2)를 포함하는 경우, 도 19a에 도시된 바와 같이, 제3 뱅크(BNK3_2)는 하나의 수평 뱅크(BNK3_H)(또는, 제1 서브 뱅크) 및 하나의 수직 뱅크(BNK3_V)(또는, 제2 서브 뱅크)를 포함할 수 있다. 예를 들어, 도 19a에 도시된 제1 서브 화소(SPXL1_6)의 제3 뱅크(BNK3_2)는 발광 영역(EMA)을 도 14a를 참조하여 설명한 서브 발광 영역들(EMA_S1~EMA_S4)(또는, 4개의 직렬단들에 대응하는 서브 영역들)로 구분할 수 있다. 실시예에 따라, 제3 뱅크(BNK3_2)는 비발광 영역(NEA)까지 연장할 수도 있다.
일 실시예에서, 도 19b에 도시된 바와 같이, 제1 서브 화소(SPXL1_6)는 수평 개구(OP_H)만을 포함할 수도 있다. 예를 들어, 도 7a 등에 도시된 바와 같이, 제2 전극(ELT2)은 상대적으로 전면 방향으로 돌출되어, 특정 서브 영역에 제공되는 잉크는 제2 전극(ELT2)을 넘어 제2 방향으로 인접한 서브 영역으로 침범하지 않을 수 있기 때문이다.
도 19b에서 수평 개구(OP_H)가 발광 영역(EMA)을 가로지르는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 도 5를 참조하여 설명한 바와 같이, 수평 개구(OP_H)는 복수 개로 구분되거나, 상호 이격된 복수 개의 서브 개구들을 포함할 수도 있다.
다른 실시예에서, 도 19b에 도시된 바와 같이, 제1 서브 화소(SPXL1_6)는 수평 뱅크(BNK3_H)(또는, 제1 서브 뱅크)만을 포함할 수도 있다.
일 실시예에서, 도 19c에 도시된 바와 같이, 제1 서브 화소(SPXL1_6)는 수직 개구(OP_V)만을 포함할 수도 있다. 예를 들어, 예를 들어, 도 19c에 도시된 제1 서브 화소(SPXL1_6)의 수직 개구(OP_V)는 발광 영역(EMA)을 도 6을 참조하여 설명한 2개의 서브 영역들(즉, 2개의 직렬단들에 대응하는 서브 영역들)로 구분할 수 있다.
다른 실시예에서, 도 19c에 도시된 바와 같이, 제1 서브 화소(SPXL1_6)는 수직 뱅크(BNK3_V)(또는, 제2 서브 뱅크)만을 포함할 수도 있다.
실시예에 따라, 제1 서브 화소(SPXL1_6)는 수평 개구(OP_H), 수직 개구(OP_V), 수평 뱅크(BNK3_H), 및 수직 뱅크(BAK3_V)를 선택적으로 포함할 수 있다. 예를 들어, 제1 서브 화소(SPXL1_6)는 도 19b에 도시된 수평 개구(OP_H)와 도 19c에 도시된 수직 뱅크(BNK3_V)를 포함할 수 있다. 다른 예로, 제1 서브 화소(SPXL1_6)는 도 19b에 도시된 수평 뱅크(BNK3_H)와 도 19c에 도시된 수직 개구(OP_V)를 포함할 수도 있다.
상술한 바와 같이, 제1 서브 화소(SPXL1_6)는 개구(OP_2) 및 제3 뱅크(BNK3_2)를 선택적으로 포함할 수 있으며, 특히, 제1 서브 화소(SPXL1_6)에 포함된 개구(OP_2)의 형상 및/또는 제3 뱅크(BNK3_2)의 형상은 다양하게 변경될 수 있다.
도 20은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다. 도 20은 도 5에 대응할 수 있다.
도 5 및 도 20을 참조하면, 제1 서브 화소(SPXL1_7)는 제1 뱅크(BNK1), 제1 및 제2 전극들(ELT1_1, ELT2_1), 및 제1 발광 소자(LD1)를 포함할 수 있다. 또한, 제1 서브 화소(SPXL1_7)는 제1 및 제2 컨택 전극들(CNE1_2, CNE2_2)을 포함할 수 있다.
제1 뱅크(BNK1), 제1 및 제2 전극들(ELT1_1, ELT2_1), 제1 발광 소자(LD1), 및 제1 컨택 전극(CNE1_2)은 도 6을 참조하여 설명한 제1 뱅크(BNK1), 제1 및 제2 전극들(ELT1, ELT2), 제1 발광 소자(LD1), 및 제1 컨택 전극(CNE1)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 및 제2 전극들(ELT1_1, ELT2_1)은 제1 방향(DR1)으로 제1 뱅크(BNK1)로부터 이격되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 도 5에 도시된 제1 및 제3 전극들(ELT1, ELT3)과 유사하게, 제1 및 제2 전극들(ELT1_1, ELT2_1)은 제1 방향(DR1)으로 확장되어 제1 뱅크(BNK1)와 부분적으로 중첩할 수도 있다.
제2 컨택 전극(CNE2_2)은 제1 발광 소자(LD1)들 각각의 제2 단부 및 제2 전극(ELT2_1)과 중첩하도록 위치할 수 있다. 실시예에 따라, 제2 컨택 전극(CNE2_2)은 제1 발광 소자(LD1)의 제2 단부와 제2 전극(ELT2_1)을 물리적 및/또는 전기적으로 연결할 수 있다. 다만, 이에 한정되는 것은 아니며, 예를 들어, 제2 컨택 전극(CNE2_2)은 제2 전극(ELT2_1)으로부터 전기적으로 분리될 수 있다. 제2 컨택 전극(CNE2_2)은 컨택홀 등을 통해 제2 전원 배선(PL2, 도 7a 참고)에 연결될 수 있다. 제2 컨택 전극(CNE2)은 제2 전극(ELT2_1)에 대응하여 제2 방향(DR2)으로 연장할 수 있다.
실시예들에서, 제1 서브 화소(SPXL1_7)는 수평 개구(OP_H) 및/또는 수평 뱅크(BNK3_H)(또는, 제1 서브 뱅크)를 포함할 수 있다. 수평 개구(OP_H) 및 수평 뱅크(BNK3_H)(또는, 제1 서브 뱅크)에 대해서는 다른 실시예들을 참조하여 설명하였으므로, 중복되는 설명은 반복하지 않기로 한다.
수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)는 하나의 발광 영역(EMA)(또는, 하나의 직렬단)을 2개의 서브 영역들로 구분하며, 제1 발광 소자(LD1)가 특정 서브 영역에 집중되는 것을 방지하거나, 서브 영역별로 제1 발광 소자(LD1)의 개수를 균일하게 할 수 있다. 예를 들어, 제1 발광 소자(LD1)의 개수가 상대적으로 적은 서브 영역에 제1 발광 소자(LD1)를 추가로 공급함으로써, 제1 발광 소자(LD1)를 분산시킬 수도 있다.
도 20에서 수평 개구(OP_H)가 발광 영역(EMA)을 가로지르는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 도 5를 참조하여 설명한 바와 같이, 수평 개구(OP_H)는 복수 개로 구분되거나, 상호 이격된 복수 개의 서브 개구들을 포함할 수도 있다.
수평 개구(OP_H) 및 수평 뱅크(BNK3_H)는 발광 영역(EMA)에만 위치하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 수평 개구(OP_H) 및 수평 뱅크(BNK3_H)는 비발광 영역(NEA)까지 연장하거나 비발광 영역(NEA)에도 위치할 수 있다.
한편, 도 20의 Ⅵ-Ⅵ'선에 따른 제1 서브 화소(SPXL1_7)의 단면은 도 7a, 도 7b, 도 8a 내지 도 8d, 도 9a, 도 9b, 도 13c, 도 16a, 도 16b, 및 도 18 중 적어도 하나의 단면과 실질적으로 동일하거나 유사하므로, 제1 서브 화소(SPXL1_7)의 단면(또는, 적층 구조)에 대한 설명은 생략한다.
도 21은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 20 및 도 21을 참조하면, 제1 서브 화소(SPXL1_8)는 제1 뱅크(BNK1), 전극들(ELT1_1~ELT4_1), 및 발광 소자(LD)를 포함할 수 있다. 제1 서브 화소(SPXL1_7)는 제1 및 제2 컨택 전극들(CNE1_3, CNE2_3) 및 제1 중간 전극(CTE1_1)을 포함할 수 있다. 또한, 제1 서브 화소(SPXL1_8)는 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)(또는, 제1 서브 뱅크)를 포함할 수 있다.
제1 뱅크(BNK1), 제1 및 제2 전극들(ELT1_1, ELT2_1), 발광 소자(LD), 수평 개구(OP_H) 및 수평 뱅크(BNK3_H)(또는, 제1 서브 뱅크)는 도 20의 제1 뱅크(BNK1), 제1 및 제2 전극들(ELT1_1, ELT2_1), 발광 소자(LD), 수평 개구(OP_H) 및 수평 뱅크(BNK3_H)(또는, 제1 서브 뱅크)와 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다. 또한, 제1 컨택 전극(CNE1_3), 제1 중간 전극(CTE1_1), 및 제2 컨택 전극(CNE2_3)은 도 14a의 제1 컨택 전극(CNE1), 제1 중간 전극(CTE1_1) 및 제2 중간 전극(CTE2_1)과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)는 하나의 발광 영역(EMA)을 제1 및 제2 서브 발광 영역들(EMA_S1, EMA_S2)(또는, 서브 영역들)로 구분할 수 있다.
제1 전극(ELT1_1) 및 제2 전극(ELT2_1)은 제1 서브 발광 영역(EMA_S1)에 배치될 수 있다. 제3 전극(ELT3_1) 및 제4 전극(ELT4_1)은 제2 서브 발광 영역(EMA_S2)에 배치되며, 제1 방향(DR1)으로 상호 이격될 수 있다. 제1 전극(ELT1_1) 및 제3 전극(ELT3_1)은 제2 방향(DR2)을 따라 배열되고, 제2 전극(ELT2_1) 및 제4 전극(ELT4_1)은 제2 방향(DR2)을 따라 배열될 수 있다. 다만, 이에 한정되는 것은 아니다. 제3 및 제4 전극들(ELT3_1, ELT4_1)은 제1 및 제2 전극들(ELT1_1, ELT2_1)과 동일한 물질을 포함하며, 동일한 공정을 통해 동시에 형성될 수 있다.
제1 컨택 전극(CNE1_3)은 제1 서브 발광 영역(EMA_S1)에서 제1 발광 소자(LD1_1)의 제1 단부 및 제1 전극(ELT1_1)과 중첩하도록 위치할 수 있다.
제1 중간 전극(CTE1_1)은 제1 서브 발광 영역(EMA_S1)에서 제1 발광 소자(LD1_1)의 제2 단부 및 제2 전극(ELT2_1)과 중첩하도록 위치할 수 있다. 또한, 제1 중간 전극(CTE1_1)은 제2 서브 발광 영역(EMA_S2)에서 제2 발광 소자(LD2_1)의 제1 단부 및 제3 전극(ELT3_1)과 중첩하도록 위치할 수 있다. 이를 위해, 제1 중간 전극(CTE1_1)의 일부는 제1 및 제2 서브 발광 영역들(EMA_S1, EMA_S2) 사이에서 굴곡진 형상을 가질 수 있다. 제1 중간 전극(CTE1_1)은 제1 발광 소자(LD1_1)의 제2 단부와 제2 발광 소자(LD2_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2_3)은 제2 서브 발광 영역(EMA_S2)에서 제2 발광 소자(LD2_1)의 제2 단부 및 제4 전극(ELT4_1)과 중첩하도록 위치할 수 있다.
제1 및 제2 발광 소자들(LD1_1, LD2_1)은 제1 중간 전극(CTE1_1)을 통해 제1 및 제2 컨택 전극들(CNE1_3, CNE2_3) 사이에 상호 직렬 연결될 수 있다. 제1 발광 소자(LD1_1)는 제1 직렬단을 구성하고, 제2 발광 소자(LD2_1)는 제2 직렬단을 구성할 수 있다.
수평 개구(OP_H)(또는 수평 개구(OP_H)에 의해 노출되고 발액성을 가지는 유기 절연층의 일부 영역) 또는 수평 뱅크(BNK3_H)에 의해 상기 제1 및 제2 직렬단들이 상호 구분될 수 있다. 따라서, 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)를 이용하여 제1 및 제2 직렬단들(또는, 제1 및 제2 서브 발광 영역들(EMA_S1, EMA_S2)) 각각에 독립적으로 발광 소자(LD)의 공급이 가능할 수 있으며, 발광 소자(LD)의 개수가 직렬단들별로 균일하게 제어될 수 있다.
한편, 도 21의 Ⅶ-Ⅶ'선에 따른 제1 서브 화소(SPXL1_8)의 단면은 도 7a, 도 7b, 도 8a 내지 도 8d, 도 9a, 도 9b, 도 13c, 도 16a, 도 16b, 및 도 18 중 적어도 하나의 단면과 실질적으로 동일하거나 유사하므로, 제1 서브 화소(SPXL1_8)의 단면(또는, 적층 구조)에 대한 설명은 생략한다.
도 21에서 제1 서브 화소(SPXL1_8)가 하나의 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)를 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 도 20을 참조하여 설명한 바와 같이, 제1 서브 화소(SPXL1_8)는 제1 및 제2 서브 발광 영역들(EMA_S1, EMA_S2) 각각에 배치되는 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)를 더 포함할 수도 있다.
도 22는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 21 및 도 22를 참조하면, 제1 서브 화소(SPXL1_9)는 제3 서브 발광 영역(EMA3)에 배치되는 제5 및 제6 전극들(ELT5_1, ELT6_1), 제2 중간 전극(CTE2)을 더 포함할 수 있다.
수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)는 하나의 발광 영역(EMA)을 제2 방향(DR2)을 따라 3개의 서브 발광 영역들(EMA_S1~EMA_S3)(또는, 서브 영역들)로 구분할 수 있다.
제5 전극(ELT5_1) 및 제6 전극(ELT6_1)은 제3 서브 발광 영역(EMA_S3)에 배치되며, 제1 방향(DR1)으로 상호 이격될 수 있다. 제1 전극(ELT1_1), 제3 전극(ELT3_1), 및 제5 전극(ELT5_1)은 제2 방향(DR2)을 따라 배열되고, 제2 전극(ELT2_1), 제4 전극(ELT4_1), 및 제6 전극(ELT6_1)은 제2 방향(DR2)을 따라 배열될 수 있다. 다만, 이에 한정되는 것은 아니다. 전극들(ELT1_1~ELT6_1)은 동일한 물질을 포함하며, 동일한 공정을 통해 동시에 형성될 수 있다.
제2 중간 전극(CTE2)은 제2 서브 발광 영역(EMA_S2)에서 제2 발광 소자(LD2_1)의 제2 단부 및 제4 전극(ELT4_1)과 중첩하도록 위치할 수 있다. 또한, 제2 중간 전극(CTE2)은 제3 서브 발광 영역(EMA_S3)에서 제3 발광 소자(LD3_1)의 제1 단부 및 제5 전극(ELT5_1)과 중첩하도록 위치할 수 있다. 이를 위해, 제2 중간 전극(CTE2)의 일부는 제2 및 제3 서브 발광 영역들(EMA_S2, EMA_S3) 사이에서 굴곡진 형상을 가질 수 있다. 제2 중간 전극(CTE2)은 제2 발광 소자(LD2_1)의 제2 단부와 제3 발광 소자(LD3_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2_3)은 제3 서브 발광 영역(EMA_S3)에서 제3 발광 소자(LD3_1)의 제2 단부 및 제6 전극(ELT6_1)과 중첩하도록 위치할 수 있다.
제1, 제2, 및 제3 발광 소자들(LD1_1, LD2_1, LD3_1)은 제1 및 제2 중간 전극들(CTE1_1, CTE2)을 통해 제1 및 제2 컨택 전극들(CNE1_3, CNE2_3) 사이에 상호 직렬 연결될 수 있다. 제1 발광 소자(LD1_1)는 제1 직렬단을 구성하고, 제2 발광 소자(LD2_1)는 제2 직렬단을 구성하며, 제3 발광 소자(LD3_1)는 제3 직렬단을 구성할 수 있다.
수평 개구(OP_H)(또는 수평 개구(OP_H)에 의해 노출되고 발액성을 가지는 유기 절연층의 일부 영역) 또는 수평 뱅크(BNK3_H)에 의해 상기 제1, 제2, 및 제3 직렬단들이 상호 구분될 수 있다. 따라서, 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)를 이용하여 제1, 제2, 및 제3 직렬단들(또는, 제1, 제2, 및 제3 서브 발광 영역들(EMA_S1, EMA_S2, EMA_S3)) 각각에 독립적으로 발광 소자(LD)의 공급이 가능할 수 있으며, 발광 소자(LD)의 개수가 직렬단들별로 균일하게 제어될 수 있다.
도 22에서 제1 서브 화소(SPXL1_9)가 서브 발광 영역들(EMA_S1~EMA_S3)을 구분하는 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)만을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 도 20을 참조하여 설명한 바와 같이, 제1 서브 화소(SPXL1_9)는 서브 발광 영역들(EMA_S1~EMA_S3) 각각에 배치되는 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)를 더 포함할 수도 있다.
도 23a는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 5, 도 21, 및 도 23a를 참조하면, 전극들(ELT1_2~ELT8_2)이 개구(OP_3) 및/또는 제3 뱅크(BNK3_3)를 기준으로 상호 분리되었다는 점을 제외하고, 도 23a의 제1 서브 화소(SPXL1_10)는 도 5의 제1 서브 화소(SPXL1)(또는, 도 21의 제1 서브 화소(SPXL_8))와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
개구(OP_3) 또는 제3 뱅크(BNK3_3)는 하나의 발광 영역(EMA)을 4개의 서브 발광 영역들(EMA_S1~EMA_S4)(또는, 서브 영역들)로 구분할 수 있다. 예를 들어, 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)는 제1 및 제4 서브 발광 영역들(EMA_S1, EMA_S4)과 제2 및 제3 서브 발광 영역들(EMA_S2, EMA_S3)을 구분하고, 수직 개구(OP_V) 또는 수직 뱅크(BNK3_V)는 제1 및 제2 서브 발광 영역들(EMA_S1, EMA_S2)과 제3 및 제4 서브 발광 영역들(EMA_S3, EMA_S4)을 구분할 수 있다.
제1 전극(ELT1_2) 및 제2 전극(ELT2_2)은 제1 서브 발광 영역(EMA_S1)에 배치될 수 있다. 제3 전극(ELT3_2) 및 제4 전극(ELT4_2)은 제2 서브 발광 영역(EMA_S2)에 배치될 수 있다.
제5 전극(ELT5_2) 및 제6 전극(ELT6_2)은 제3 서브 발광 영역(EMA_S3)에 배치되며, 제1 방향(DR1)으로 상호 이격될 수 있다. 제5 전극(ELT5_2) 및 제6 전극(ELT6_2)은 제4 전극(ELT4_2)으로부터 제1 방향(DR1)으로 이격될 수 있다.
제7 전극(ELT7_2) 및 제8 전극(ELT8_2)은 제4 서브 발광 영역(EMA_S4)에 배치되며, 제1 방향(DR1)으로 상호 이격될 수 있다. 제7 전극(ELT7_2) 및 제8 전극(ELT8_2)은 제2 전극(ELT2_2)으로부터 제1 방향(DR1)으로 이격될 수 있다. 제7 전극(ELT7_2) 및 제5 전극(ELT5_2)은 제2 방향(DR2)을 따라 배열되고, 제8 전극(ELT8_2) 및 제6 전극(ELT6_2)은 제2 방향(DR2)을 따라 배열될 수 있다. 다만, 이에 한정되는 것은 아니다. 전극들(ELT1_2~ELT8_2)은 동일한 물질을 포함하며, 동일한 공정을 통해 동시에 형성될 수 있다.
전극들(ELT1_2~ELT8_2)은 개구(OP_3) 또는 제3 뱅크(BNK3_3)로부터 이격될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 전극들(ELT1_2~ELT8_2)의 상호 마주보는 단부들 또는 변들은 개구(OP_3) 또는 제3 뱅크(BNK3_3)에 접할 수 있다. 다른 예로, 개구(OP_3) 또는 제3 뱅크(BNK3_3)는 전극들(ELT1_2~ELT8_2)과 부분적으로 중첩할 수도 있다.
도 23a에서 개구(OP_3) 또는 제3 뱅크(BNK3_3)가 서브 발광 영역들(EMA_S1~EMA_S4)만을 구분하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 도 20을 참조하여 설명한 바와 같이, 제1 서브 화소(SPXL1_10)는 서브 발광 영역들(EMA_S1~EMA_S4) 각각에 배치되는 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)를 더 포함할 수도 있다.
또한, 도 23a에서 개구(OP_3)의 수평 개구(OP_H)와 수직 개구(OP_V)가 일체인 것으로 도시되었으나, 이에 한정되는 것은 아니다. 도 5를 참조하여 설명한 바와 같이, 개구(OP_3)는 상호 이격된 수평 개구(OP_H)와 수직 개구(OP_V)를 포함할 수도 있다.
도 23b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 5, 도 14a, 도 23a, 및 도 23b를 참조하면, 제1 서브 화소(SPXL1_10)는 제1 및 제2 컨택 전극들(CNE1_4, CNE2_4) 및 중간 전극들(CTE1_2~CTE3_2)을 더 포함할 수 있다. 도 23b의 제1 및 제2 컨택 전극들(CNE1_4, CNE2_4) 및 중간 전극들(CTE1_2~CTE3_2)은 도 14a의 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 중간 전극들(CTE1_1~CTE3_1)과 각각 실질적으로 동일하거나 유사하므로 중복되는 설명은 반복하지 않기로 한다.
제1 컨택 전극(CNE1_4)은 제1 서브 발광 영역(EMA_S1)에서 제1 발광 소자(LD1_1)의 제1 단부 및 제1 전극(ELT1_2)과 중첩하도록 위치할 수 있다.
제1 중간 전극(CTE1_2)은 제1 서브 발광 영역(EMA_S1)에서 제1 발광 소자(LD1_1)의 제2 단부 및 제2 전극(ELT2_2)과 중첩하도록 위치할 수 있다. 또한, 제1 중간 전극(CTE1_2)은 제2 서브 발광 영역(EMA_S2)에서 제2 발광 소자(LD2_1)의 제1 단부 및 제3 전극(ELT3_2)과 중첩하도록 위치할 수 있다. 제1 중간 전극(CTE1_2)은 제1 발광 소자(LD1_1)의 제2 단부와 제2 발광 소자(LD2_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제2 중간 전극(CTE2_2)은 제2 서브 발광 영역(EMA_S2)에서 제2 발광 소자(LD2_1)의 제2 단부 및 제4 전극(ELT4_2)과 중첩하도록 위치할 수 있다. 또한, 제2 중간 전극(CTE2_2)은 제3 서브 발광 영역(EMA_S3)에서 제3 발광 소자(LD3_1)의 제1 단부 및 제5 전극(ELT5_2)과 중첩하도록 위치할 수 있다. 제2 중간 전극(CTE2_2)은 제2 발광 소자(LD2_1)의 제2 단부와 제3 발광 소자(LD3_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제3 중간 전극(CTE3_2)은 제3 서브 발광 영역(EMA_S3)에서 제3 발광 소자(LD3_1)의 제2 단부 및 제6 전극(ELT6_2)과 중첩하도록 위치할 수 있다. 또한, 제3 중간 전극(CTE3_2)은 제4 서브 발광 영역(EMA_S4)에서 제4 발광 소자(LD4_1)의 제1 단부 및 제7 전극(ELT7_2)과 중첩하도록 위치할 수 있다. 제3 중간 전극(CTE3_1)은 제3 발광 소자(LD3_1)의 제2 단부와 제4 발광 소자(LD4_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2_4)은 제4 서브 발광 영역(EMA_S4)에서 제4 발광 소자(LD4_1)의 제2 단부 및 제8 전극(ELT8_2)과 중첩하도록 위치할 수 있다.
제1, 제2, 제3, 및 제4 발광 소자들(LD1_1, LD2_1, LD3_1, LD4_1)은 중간 전극들(CTE1_2~CTE3_2)을 통해 제1 및 제2 컨택 전극들(CNE1_4, CNE2_4) 사이에 상호 직렬 연결될 수 있다. 제1 발광 소자(LD1_1)는 제1 직렬단을 구성하고, 제2 발광 소자(LD2_1)는 제2 직렬단을 구성하며, 제3 발광 소자(LD3_1)는 제3 직렬단을 구성하고, 제4 발광 소자(LD4_1)는 제4 직렬단을 구성할 수 있다.
개구(OP_3)(및 개구(OP_3)에 의해 노출되고 발액성을 가지는 유기 절연층의 일부 영역)에 의해 상기 제1 내지 제4 직렬단들(또는, 서브 발광 영역들(EMA_S1~EMA_S4))이 상호 구분될 수 있다. 따라서, 상기 개구(OP)(및 상기 일부 영역(LA))을 이용하여 제1 내지 제4 직렬단들 각각에 독립적으로 발광 소자(LD)의 공급이 가능할 수 있으며, 발광 소자(LD)의 개수가 직렬단들별로 균일하게 제어될 수 있다.
한편, 도 23b의 Ⅷ-Ⅷ'선에 따른 제1 서브 화소(SPXL1_10)의 단면 및/또는 도 23b의 Ⅸ-Ⅸ'선에 따른 제1 서브 화소(SPXL1_10)의 단면은 도 7a, 도 7b, 도 8a 내지 도 8d, 도 9a, 도 9b, 도 13c, 도 16a, 도 16b, 및 도 18 중 적어도 하나의 단면과 실질적으로 동일하거나 유사하므로, 제1 서브 화소(SPXL1_10)의 단면(또는, 적층 구조)에 대한 설명은 생략한다.
도 24a 내지 도 24c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다. 도 24a 내지 도 24c는 도 23a 또는 도 23b에 대응할 수 있다.
도 19b, 도 19c, 도 23a, 도 23b, 및 도 24a 내지 도 24c를 참조하면, 도 24a 내지 도 24c의 제1 서브 화소(SPXL1_10)는 개구(OP_3) 및/또는 제3 뱅크(BNK3_3)를 포함하되, 개구(OP_3)의 형상 및/또는 제3 뱅크(BNK3_3)의 형상은 다양하게 변경될 수 있다.
일 실시예에서, 도 24a에 도시된 바와 같이, 제1 서브 화소(SPXL1_10)는 제1 및 제4 서브 발광 영역들(EMA_S1, EMA_S4) 및 제2 및 제3 서브 발광 영역들(EMA_S2, EMA_S3)을 구획하는 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)만을 포함할 수도 있다.
다른 실시예에서, 도 24b에 도시된 바와 같이, 제1 서브 화소(SPXL1_10)는 제2 방향을 따라 배열된 복수의 수평 개구(OP_H) 및/또는 수평 뱅크(BNK3_H)를 포함할 수도 있다.
수평 개구(OP_H)가 전극들(ELT1_2~ELT8_2)과 중첩하는 경우, 달리 말해, 전극들(ELT1_2~ELT8_2)에 수평 개구(OP_H)가 형성되는 경우, 전극들(ELT1_2~ELT8_2)은 2개의 서브 전극들로 분리될 수도 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, 도 5를 참조하여 설명한 바와 같이, 수평 개구(OP_H)는 전극들(ELT1_2~ELT8_2) 각각이 서브 전극들로 분리되지 않도록, 상호 이격된 서브 개구들을 포함할 수도 있다.
실시예에 따라, 제1 서브 화소(SPXL1_10)는 수평 개구(OP_H) 및 수평 뱅크(BNK3_H)를 포함할 수도 있다. 예를 들어, 제1 서브 화소(SPXL1_10)는 서브 발광 영역들(EMA_S1~EMA_S4)을 구획하는 수평 뱅크(BNK3_H)와 서브 발광 영역들(EMA_S1~EMA_S4) 각각을 서브 영역들로 구획하는 수평 개구(OP_H)를 포함할 수 있다. 다른 예로, 제1 서브 화소(SPXL1_10)는 서브 발광 영역들(EMA_S1~EMA_S4)을 구획하는 수평 개구(OP_H)와 서브 발광 영역들(EMA_S1~EMA_S4) 각각을 서브 영역들로 구획하는 수평 뱅크(BNK3_H)를 포함할 수 있다.
도 24b에서 3개의 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)를 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니며, 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)의 개수는 다양하게 변경될 수 있다.
다른 실시예에서, 도 24c에 도시된 바와 같이, 제1 서브 화소(SPXL1_10)는 제1 및 제2 서브 발광 영역들(EMA_S1, EMA_S2) 및 제3 및 제4 서브 발광 영역들(EMA_S3, EMA_S4)을 구획하는 수직 개구(OP_V) 또는 수직 뱅크(BNK3_V)만을 포함할 수도 있다.
실시예에 따라, 제1 서브 화소(SPXL1_10)는 수평 개구(OP_H), 수직 개구(OP_V), 수평 뱅크(BNK3_H), 및 수직 뱅크(BAK3_V)를 선택적으로 포함할 수 있다. 예를 들어, 제1 서브 화소(SPXL1_10)는 도 24a 또는 도 24b에 도시된 수평 개구(OP_H)와 도 24c에 도시된 수직 뱅크(BNK3_V)를 포함할 수 있다. 다른 예로, 제1 서브 화소(SPXL1_10)는 도 24a 또는 도 24b에 도시된 수평 뱅크(BNK3_H)와 도 24c에 도시된 수직 개구(OP_V)를 포함할 수도 있다.
상술한 바와 같이, 제1 서브 화소(SPXL1_10)는 개구 및 제3 뱅크를 선택적으로 포함할 수 있으며, 특히, 제1 서브 화소(SPXL1_10)에 포함된 개구의 형상 및/또는 제3 뱅크의 형상은 다양하게 변경될 수 있다.
도 25a 및 도 25b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다. 도 25a 및 도 25b는 도 23b에 대응할 수 있다.
도 14b, 도 23b, 도 25a, 및 도 25b를 참조하면, 제2 컨택 전극(CNE2_4), 제2 중간 전극(CTE2_2), 및 개구(OP_4)(또는 뱅크(BANK3_4))를 제외하고, 도 25a 및 도 25b의 제1 서브 화소(SPXL1_11)는 도 23a의 제1 서브 화소(SPXL1_10)와 실질적으로 동일하거나 유사할 수 있다. 또한, 도 25a 및 도 25b의 제2 컨택 전극(CNE2_4) 및 제2 중간 전극(CTE2_2)은 도 14b의 제2 컨택 전극(CNE2) 및 제2 중간 전극(CTE2_2)과 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제2 중간 전극(CTE2_2)은 제4 서브 발광 영역(EMA_S4)에서 제4 발광 소자(LD4_1)의 제1 단부 및 제7 전극(ELT7_2)과 중첩하도록 위치할 수 있다. 제2 중간 전극(CTE2_2)은 제2 발광 소자(LD2_1)의 제2 단부와 제4 발광 소자(LD4_1)의 제1 단부를 물리적 및/또는 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2_4)은 제3 서브 발광 영역(EMA_S3)에서 제3 발광 소자(LD3_1)의 제2 단부 및 제6 전극(ELT6_2)과 중첩하도록 위치할 수 있다.
제1 발광 소자(LD1_1), 제2 발광 소자(LD2_1), 및 제3 및 제4 발광 소자들(LD3_1, LD4_1)은 제1 및 제2 중간 전극들(CTE1_2, CTE2_2)을 통해 제1 및 제2 컨택 전극들(CNE1_4, CNE2_4) 사이에 상호 직렬 연결될 수 있다. 제1 발광 소자(LD1_1)는 제1 직렬단을 구성하고, 제2 발광 소자(LD2_1)는 제2 직렬단을 구성하며, 제3 및 제4 발광 소자들(LD3_1, LD4_1)은 제3 직렬단을 구성할 수 있다.
실시예에 따라, 도 25b에 도시된 바와 같이, 제3 및 제4 서브 발광 영역들(EMA_S3, EMA_S4) 사이에는 개구(OP_4) 또는 제3 뱅크(BNK3_4)가 배치되지 않을 수도 있다. 이 경우, 제3 및 제4 서브 발광 영역들(EMA_S3, EMA_S4)는 하나의 서브 발광 영역을 구성할 수 있다. 제5 전극(ELT5_2) 및 제7 전극(ELT7_2)은 상호 물리적으로 연결되며, 일체로 형성될 수도 있다. 유사하게, 제6 전극(ELT6_2) 및 제8 전극(ELT8_2)은 상호 물리적으로 연결되며, 일체로 형성될 수도 있다.
도 26a 및 도 26b는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 3, 도 26a, 및 도 26b을 참조하면, 제1 서브 화소(SPXL1_12)는 제1 뱅크(BNK1), 제1 및 제2 전극들(ELT1_3, ELT2_3), 및 발광 소자(LD)를 포함할 수 있다. 또한, 제1 서브 화소(SPXL1_12)는 제1 및 제2 컨택 전극들(CNE1_5, CNE2_5) 및 중간 전극들(CTE1_3~CTE4_3)을 포함할 수 있다.
제1 뱅크(BNK1), 제1 및 제2 전극들(ELT1_3, ELT2_3), 발광 소자(LD), 제1 및 제2 컨택 전극들(CNE1_5, CNE2_5) 및 중간 전극들(CTE1_3~CTE4_3)은 도 5 및 도 6의 제1 뱅크(BNK1), 전극들(ELT1~ELT3), 발광 소자(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 제1 중간 전극(CTE1)과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 전극(ELT1_3)은 제1 본체부(ELT_B1) 및 제1, 제3, 제5, 제7, 및 제9 서브 전극들(ELT_S1, ELT_S3, ELT_S5, ELT_S7, ELT_S9)(또는, 전극들)을 포함할 수 있다. 제1 본체부(ELT_B1)는 제2 방향(DR2)으로 연장할 수 있다. 제1 본체부(ELT_B1)는 제1 뱅크(BNK1)와 중첩할 수 있으나, 이에 한정되는 것은 아니다. 제1, 제3, 제5, 제7, 및 제9 서브 전극들(ELT_S1, ELT_S3, ELT_S5, ELT_S7, ELT_S9) 각각은 제1 본체부(ELT_B1)로부터 제1 방향(DR1)으로 연장하며, 제2 방향(DR2)을 따라 순차적으로 배열될 수 있다.
유사하게, 제2 전극(ELT2_3)은 제2 본체부(ELT_B2) 및 제2, 제4, 제6, 제8, 및 제10 서브 전극들(ELT_S2, ELT_S4, ELT_S6, ELT_S8, ELT_S10)(또는, 전극들)을 포함할 수 있다. 제2 본체부(ELT_B2)는 제2 방향(DR2)으로 연장할 수 있다. 제2 본체부(ELT_B2)는 제1 뱅크(BNK1)와 중첩할 수 있으나, 이에 한정되는 것은 아니다. 제2, 제4, 제6, 제8, 및 제10 서브 전극들(ELT_S2, ELT_S4, ELT_S6, ELT_S8, ELT_S10) 각각은 제2 본체부(ELT_B2)로부터 제1 방향(DR1)의 반대 방향으로 연장하며, 제2 방향(DR2)을 따라 순차적으로 배열될 수 있다. 서브 전극들(ELT_S1~ELT_S10)은 제2 방향(DR2)을 따라 순차적으로 배열될 수 있다. 제1 전극(ELT1_3) 및 제2 전극(ELT2_3)은 제1 뱅크(BNK1)의 개구(또는, 발광 영역)의 면적 중심을 기준으로 대칭을 이룰 수 있다. 제1 전극(ELT1_3)의 서브 전극들 및 제2 전극(ELT2_3)의 서브 전극들이 제2 방향(DR2)을 따라 교번하여 배열되며, 발광 소자(LD)가 위치하는 사로(또는, 서브 발광 영역)를 제공할 수 있다.
제1 컨택 전극(CNE1_5)은 제1 서브 전극(ELT_S1)과 중첩하며, 제1 서브 전극(ELT_S1)에 인접한 발광 소자(LD)의 제1 단부에 연결될 수 있다.
제1 중간 전극(CTE1_3)은 제2 서브 전극(ELT_S2)과 중첩하며, 제2 서브 전극(ELT_S2)에 인접한 발광 소자(LD)의 제2 단부에 연결될 수 있다. 또한, 제1 중간 전극(CTE1_3)은 제3 서브 전극(ELT_S3)과 중첩하며, 제3 서브 전극(ELT_S3)에 인접한 발광 소자(LD)의 제1 단부에 연결될 수 있다.
제2 중간 전극(CTE2_3)은 제4 서브 전극(ELT_S4)과 중첩하며, 제4 서브 전극(ELT_S4)에 인접한 발광 소자(LD)의 제2 단부에 연결될 수 있다. 또한, 제2 중간 전극(CTE2_3)은 제5 서브 전극(ELT_S5)과 중첩하며, 제5 서브 전극(ELT_S5)에 인접한 발광 소자(LD)의 제1 단부에 연결될 수 있다.
제3 중간 전극(CTE3_3)은 제6 서브 전극(ELT_S6)과 중첩하며, 제6 서브 전극(ELT_S6)에 인접한 발광 소자(LD)의 제2 단부에 연결될 수 있다. 또한, 제3 중간 전극(CTE3_3)은 제7 서브 전극(ELT_S7)과 중첩하며, 제7 서브 전극(ELT_S7)에 인접한 발광 소자(LD)의 제1 단부에 연결될 수 있다.
제4 중간 전극(CTE4_3)은 제8 서브 전극(ELT_S8)과 중첩하며, 제8 서브 전극(ELT_S8)에 인접한 발광 소자(LD)의 제2 단부에 연결될 수 있다. 또한, 제4 중간 전극(CTE4_3)은 제9 서브 전극(ELT_S9)과 중첩하며, 제9 서브 전극(ELT_S9)에 인접한 발광 소자(LD)의 제1 단부에 연결될 수 있다.
제2 컨택 전극(CNE2_5)은 제10 서브 전극(ELT_S10)과 중첩하며, 제10 서브 전극(ELT_S10)에 인접한 발광 소자(LD)의 제2 단부에 연결될 수 있다.
발광 소자(LD)들은 중간 전극들(CTE1_3~CTE4_3)을 통해 제1 및 제2 컨택 전극들(CNE1_5, CNE2_5) 사이에 상호 직렬 연결될 수 있다. 발광 소자(LD)들은 중간 전극들(CTE1_3~CTE4_3) 및 제1 및 제2 컨택 전극들(CNE1_5, CNE2_5)과 함께 5개의 직렬단들을 구성할 수 있다.
실시예들에서, 제1 서브 화소(SPXL1_12)는 개구(OP_5) 및/또는 제3 뱅크(BNK3_5)를 더 포함할 수 있다. 개구(OP_5) 및/또는 제3 뱅크(BNK3_5)는 상기 직렬단들에 대응하는 서브 영역들을 구획할 수 있다.
일 실시예에서, 개구(OP_5)는 서브 개구들(OP_S1~OP_S4)을 포함할 수 있다. 서브 개구들(OP_S1~OP_S4)은 제1 방향(DR1)으로 연장하며 슬릿 형상을 가질 수 있다. 서브 개구들(OP_S1~OP_S4)은 도 5 등을 참조하여 설명한 수평 개구(OP_H)에 대응할 수 있다. 제1 서브 개구(OP_S1)는 제2 서브 전극(ELT_S2) 및 제3 서브 전극(ELT_S3) 사이에 형성될 수 있다. 제2 서브 개구(OP_S2)는 제4 서브 전극(ELT_S4) 및 제5 서브 전극(ELT_S5) 사이에 형성될 수 있다. 제3 서브 개구(OP_S3)는 제6 서브 전극(ELT_S6) 및 제7 서브 전극(ELT_S7) 사이에 형성될 수 있다. 제4 서브 개구(OP_S4)는 제8 서브 전극(ELT_S8) 및 제9 서브 전극(ELT_S9) 사이에 형성될 수 있다.
다른 실시예에서, 제3 뱅크(BNK3_5)는 서브 뱅크들(BNK_S1~BNK_S4)을 포함할 수 있다. 서브 뱅크들(BNK_S1~BNK_S4)은 제1 방향(DR1)으로 연장할 수 있다. 서브 뱅크들(BNK_S1~BNK_S4)은 도 19a 등을 참조하여 설명한 수평 뱅크(BNK3_H)에 대응할 수 있다.
제1 서브 뱅크(BNK_S1)는 제2 서브 전극(ELT_S2) 및 제3 서브 전극(ELT_S3) 사이에 형성될 수 있다. 제2 서브 뱅크(BNK_S2)는 제4 서브 전극(ELT_S4) 및 제5 서브 전극(ELT_S5) 사이에 형성될 수 있다. 제3 서브 뱅크(BNK_S3)는 제6 서브 전극(ELT_S6) 및 제7 서브 전극(ELT_S7) 사이에 형성될 수 있다. 제4 서브 뱅크(BNK_S4)는 제8 서브 전극(ELT_S8) 및 제9 서브 전극(ELT_S9) 사이에 형성될 수 있다.
상기 개구(OP_5)(또는 상기 개구(OP_5)에 의해 노출되고 발액성을 가지는 유기 절연층의 일부 영역) 및/또는 제3 뱅크(BNK3_5)를 이용하여 5개의 직렬단들 각각에 독립적으로 발광 소자(LD)의 공급이 가능할 수 있으며, 발광 소자(LD)의 개수가 직렬단들별로 균일하게 제어될 수 있다.
한편, 도 26a의 Ⅹ-Ⅹ'선에 따른 제1 서브 화소(SPXL1_12)의 단면은 도 7a, 도 7b, 도 8a 내지 도 8d, 도 9a, 도 9b, 도 13c, 도 16a, 도 16b, 및 도 18 중 적어도 하나의 단면과 실질적으로 동일하거나 유사하므로, 제1 서브 화소(SPXL1_12)의 단면(또는, 적층 구조)에 대한 설명은 생략한다.
일 실시예에서, 개구(OP_5)는 제5 서브 개구(OP_S5)를 더 포함할 수 있다. 도 26b에 도시된 바와 같이, 제5 서브 개구(OP_S5)는 제2 방향(DR2)으로 연장할 수 있다. 제5 서브 개구(OP_S5)는 도 5 등을 참조하여 설명한 수직 개구(OP_V)에 대응할 수 있다. 제5 서브 개구(OP_S5)는 각각의 서브 영역(즉, 서브 개구들(OP_S1~OP_S4)에 의해 구분되는 서브 영역)을 다시 구획할 수 있다.
도 26b에서 하나의 제5 서브 개구(OP_S5)만이 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 서브 화소(SPXL1_12)는 제1 방향(DR1)을 따라 배열되는 복수의 제5 서브 개구(OP_S5)를 포함할 수도 있다.
또한, 도 26b에서 서브 개구들(OP_S1~OP_S4)은 일체인 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 제5 서브 개구(OP_S5)는, 도 5를 참조하여 설명한 수평 개구(OP_H)와 유사하게, 서브 전극들(ELT_S1~ELT_S10)과 중첩하는 영역에서 불연속적이거나, 상호 이격된 복수의 패턴들을 포함할 수도 있다. 달리 말해, 서브 전극들(ELT_S1~ELT_S10)이 물리적으로 분리되지 않는 범위 내에서, 제5 서브 개구(OP_S5)(또는, 개구(OP_5))가 형성될 수 있다.
유사하게, 제3 뱅크(BNK3_5)는 제5 서브 뱅크(BNK_S5)를 더 포함할 수 있다. 제5 서브 뱅크(BNK_S5)의 배치 위치 및 기능은 제5 서브 개구(OP_S5)의 배치 위치 및 기능과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
도 26a 및 도 26b에서 제1 및 제2 전극들(ELT1_3, ELT2_3) 각각이 5개의 서브 전극들을 포함하는 것으로, 달리 말해, 총 5쌍의 서브 전극들이 도시되었으나(이에 따라, 제1 서브 화소(SPXL1_12)가 5개의 직렬단을 가지는 것으로 설명하였으나), 이에 한정되는 것은 아니다. 예를 들어, 제1 및 제2 전극들(ELT1_3, ELT2_3) 각각은 2개, 3개, 4개, 6개 이상의 서브 전극들을 포함하고, 이에 대응하여 제1 서브 화소(SPXL1_12)는, 2개, 3개, 4개, 6개 이상의 직렬단들을 포함할 수도 있다.
도 27a 내지 도 27c는 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도들이다.
도 3, 도 27a 내지 도 27c를 참조하면, 제1 서브 화소(SPXL1_13)는 제1 뱅크(BNK1), 전극들(ELT1_4~ELT4_4), 및 발광 소자(LD)를 포함할 수 있다. 실시예에 따라, 제1 서브 화소(SPXL1_13)는 제1 및 제2 컨택 전극들(CNE1_6, CNE2_6) 및 제1 및 제2 중간 전극들(CTE1_6, CTE2_6)을 포함할 수 있다.
제1 뱅크(BNK1), 전극들(ELT1_4~ELT4_4), 발광 소자(LD), 제1 및 제2 컨택 전극들(CNE1_6, CNE2_6) 및 제1 및 제2 중간 전극들(CTE1_6, CTE2_6)의 기본적인 특징들은, 그 배치를 제외하고, 도 5 및 도 6의 제1 뱅크(BNK1), 전극들(ELT1~ELT3), 발광 소자(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 제1 중간 전극(CTE1)과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 뱅크(BNK1)는 원형의 개구를 포함하며, 원형의 발광 영역(EMA)을 정의할 수 있으나, 제1 뱅크(BNK1)의 개구의 형상이 이에 한정되는 것은 아니다. 예를 들어, 제1 뱅크(BNK1)의 개구는 사각형, 직사각형 등의 평면 형상을 가질 수도 있다.
제1 전극(ELT1_4)은 제1 뱅크(BNK1)에 대응하는 형상을 가질 수 있다.
제2 전극(ELT2_4)은 제1 전극(ELT1_4)의 개구 내에 위치하며, 제1 전극(ELT1_4)으로부터 일정한 간격을 가지고 이격될 수 있다. 상기 간격은 발광 소자(LD)의 길이에 대응할 수 있다. 제2 전극(ELT2_4)은 제1 전극(ELT1_4)의 개구에 대응하여 원형의 링 또는 도넛 형상을 가질 수 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, 제1 전극(ELT1_4)의 개구가 사각형의 평면 형상을 가지는 경우, 제2 전극(ELT2_4)은 사각형의 평면 형상을 가질 수 있다. 한편, 제2 전극(ELT2_4)은 폐루프를 구성하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 제2 전극(ELT2_4)의 일부가 절개되거나, 제2 전극(ELT2_4)은 상호 분리된 복수의 서브 전극들을 포함할 수도 있다.
제3 전극(ELT3_4)은 제2 전극(ELT2_4)의 개구 내에 위치하며, 제2 전극(ELT2_4)으로부터 일정한 간격을 가지고 이격될 수 있다. 제3 전극(ELT3_4)은 제2 전극(ELT2_4)의 개구에 대응하여 원형의 링 또는 도넛 형상을 가질 수 있다. 다만, 이에 한정되는 것은 아니다.
제4 전극(ELT4_4)은 제3 전극(ELT3_4)의 개구 내에 위치하며, 제3 전극(ELT3_4)으로부터 일정한 간격을 가지고 이격될 수 있다. 제4 전극(ELT4_4)은 제3 전극(ELT3_4)의 개구에 대응하여 원형의 평면 형상을 가질 수 있다.
발광 소자(LD)는 전극들(ELT1_4~ELT4_4) 중 인접한 전극들 사이에 위치할 수 있다.
제1 컨택 전극(CNE1_6)은 제1 전극(ELT1_4)과 중첩하며, 제1 전극(ELT1_4)에 인접한 발광 소자(LD)의 제1 단부에 연결될 수 있다.
제1 중간 전극(CTE1_6)은 제2 전극(ELT2_4)과 중첩하며, 제1 전극(ELT1_4) 및 제2 전극(ELT2_4) 사이의 발광 소자(LD)의 제2 단부에 연결될 수 있다. 또한, 제1 중간 전극(CTE1_6)은 제2 전극(ELT2_4) 및 제3 전극(ELT3_4) 사이의 발광 소자(LD)의 제1 단부에 연결될 수 있다.
제2 중간 전극(CTE2_6)은 제3 전극(ELT3_4)과 중첩하며, 제2 전극(ELT2_4) 및 제3 전극(ELT3_4) 사이의 발광 소자(LD)의 제2 단부에 연결될 수 있다. 또한, 제2 중간 전극(CTE2_6)은 제3 전극(ELT3_4) 및 제4 전극(ELT4_4) 사이의 발광 소자(LD)의 제1 단부에 연결될 수 있다.
제2 컨택 전극(CNE2_6)은 제4 전극(ELT4_4)과 중첩하며, 제4 전극(ELT4_4)에 인접한 발광 소자(LD)의 제2 단부에 연결될 수 있다.
발광 소자(LD)들은 제1 및 제2 중간 전극들(CTE1_6, CTE2_6)을 통해 제1 및 제2 컨택 전극들(CNE1_6, CNE2_6) 사이에 상호 직렬 연결될 수 있다. 발광 소자(LD)들은 제1 및 제2 중간 전극들(CTE1_6, CTE2_6) 및 제1 및 제2 컨택 전극들(CNE1_6, CNE2_6)과 함께 3개의 직렬단들을 구성할 수 있다.
실시예들에서, 제1 서브 화소(SPXL1_13)는 개구(OP_6) 및/또는 제3 뱅크(BNK3_6)를 포함할 수 있다. 개구(OP_6) 및/또는 제3 뱅크(BNK3_6)는 발광 영역(EMA)을 상기 직렬단들에 대응하는 제1, 제2, 및 제3 서브 발광 영역들(EMA_S1, EMA_S2, EMA_S3)로 구획할 수 있다.
일 실시예에서, 개구(OP_6)는 제1 및 제2 서브 개구들(OP_C1, OP_C2)(또는, 링 형상의 개구)을 포함할 수 있다. 도 27a에 도시된 바와 같이, 제1 및 제2 서브 개구들(OP_C1, OP_C2)은 제2 및 제3 전극들(ELT2_4, ELT3_4)의 연장 방향으로 연장할 수 있다. 제1 서브 개구(OP_C1)는 제2 전극(ELT2_4)과 중첩하며, 제2 서브 개구(OP_C2)는 제3 전극(ELT3_4)과 중첩할 수 있다. 도 27b에 도시된 바와 같이, 개구(OP_6)는 복수의 제1 서브 개구(OP_C1) 및/또는 복수의 제2 서브 개구(OP_C2)를 포함할 수도 있다. 즉, 제2 및 제3 전극들(ELT2_4, ELT3_4)이 물리적으로 분리되지 않는 범위 내에서, 제1 및 제2 서브 개구들(OP_C1, OP_C2)(또는, 제6 개구(OP_6))가 형성될 수 있다.
다른 실시예에서, 제3 뱅크(BNK3_6)는 제1 및 제2 서브 뱅크들(BNK_C1, BNK_C2)(또는, 링 형상의 뱅크)을 포함할 수 있다. 제1 및 제2 서브 뱅크들(BNK_C1, BNK_C2)의 배치 위치 및 기능은 제1 및 제2 서브 개구들(OP_C1, OP_C2)의 배치 위치 및 기능과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
한편, 도 27a의 ⅩⅠ-ⅩⅠ'선에 따른 제1 서브 화소(SPXL1_13)의 단면은 도 7a, 도 7b, 도 8a 내지 도 8d, 도 9a, 도 9b, 도 13c, 도 16a, 도 16b, 및 도 18 중 적어도 하나의 단면과 실질적으로 동일하거나 유사하므로, 제1 서브 화소(SPXL1_13)의 단면(또는, 적층 구조)에 대한 설명은 생략한다.
도 27a 및 도 27b에서 개구(OP_6) 및 제3 뱅크(BNK3_6)의 형상은 제2 및 제3 전극들(ELT2_6, ELT3_6)의 형상과 실질적으로 동일한 것으로 설명하였으나, 이에 한정되는 것은 아니다. 개구(OP_6) 및 제3 뱅크(BNK3_6)는 제2 및 제3 전극들(ELT2_6, ELT3_6)과 무관한 형상을 가질 수도 있다.
실시예들에서, 도 27c에 도시된 바와 같이, 제1 서브 화소(SPXL1_13)는 개구(OP_7) 및/또는 제3 뱅크(BNK3_7)를 포함할 수 있다. 개구(OP_7) 및/또는 제3 뱅크(BNK3_7)는 발광 영역(EMA)을 직렬단들과 무관한 서브 영역들로 구획할 수도 있다.
일 실시예에서, 개구(OP_7)는 수평 개구(OP_H) 및/또는 수직 개구(OP_V)를 포함할 수 있다. 수평 개구(OP_H) 및 수직 개구(OP_V)에 대해서는 도 5 등을 참조하여 설명하였으므로, 중복되는 설명은 반복하지 않기로 한다.
도 27c에서 수평 개구(OP_H) 및/또는 수직 개구(OP_V)는 일체인 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 수평 개구(OP_H) 및/또는 수직 개구(OP_V)는, 도 5를 참조하여 설명한 바와 같이, 전극들(ELT1_4~ELT4_4)과 중첩하는 영역에서 불연속적이거나, 상호 이격된 복수의 패턴들을 포함할 수도 있다. 달리 말해, 전극들(ELT1_4~ELT4_4)이 물리적으로 분리되지 않는 범위 내에서, 개구(OP_7)가 형성될 수 있다.
유사하게, 제3 뱅크(BNK3_7)는 수평 뱅크(BNK3_H) 및/또는 수직 뱅크(BNK3_V)를 포함할 수 있다. 수평 뱅크(BNK3_H) 및/또는 수직 뱅크(BNK3_V)에 대해서는 도 19a 등을 참조하여 설명하였으므로, 중복되는 설명은 반복하지 않기로 한다.
한편, 도 27a 내재 도 27c에서 제1 서브 화소(SPXL1_13)는 4개의 전극들(ELT1_4~ELT4_4)(및 이에 대응하는 3개의 직렬단들)을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 제3 및 제4 전극들(ELT3_4, ELT4_4) 중 적어도 하나는 생략되거나, 제1 서브 화소(SPXL1_13)는 4개의 전극들(ELT1_4~ELT4_4) 이외에 적어도 하나의 전극(또는, 적어도 하나의 직렬단)을 더 포함할 수도 있다.
도 28은 도 3의 표시 장치에 포함된 제1 서브 화소의 다른 실시예를 나타내는 평면도이다.
도 22, 도 27a 및 도 28을 참조하면, 전극들(ELT1_5~ELT6_5)의 배치를 제외하고, 도 28의 제1 서브 화소(SPXL_14)는 도 22의 제1 서브 화소(SPXL1_9)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)는 하나의 발광 영역(EMA)을 제2 방향(DR2)을 따라 3개의 서브 발광 영역들(EMA_S1~EMA_S3)(또는, 서브 영역들)로 구분할 수 있다.
제1 전극(ELT1_5)은 제1 서브 발광 영역(EMA_S1)에 배치될 수 있다. 제1 전극(ELT1_5)은 제2 전극(ELT2_5)의 개구 내에 위치하며, 제1 전극(ELT1_5)으로부터 일정한 간격을 가지고 이격될 수 있다. 제1 전극(ELT1_5)은 제2 전극(ELT2_5)의 개구에 대응하여 원형의 평면 형상을 가질 수 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, 제2 전극(ELT2_5)의 개구가 사각형의 평면 형상을 가지는 경우, 제1 전극(ELT1_5)은 사각형의 평면 형상을 가질 수 있다.
제3 전극(ELT3_5) 및 제4 전극(ELT4_5)은 제2 서브 발광 영역(EMA_S2)에 배치될 수 있다. 제3 전극(ELT3_5) 및 제4 전극(ELT4_5)은 제1 전극(ELT1_5) 및 제2 전극(ELT2_5)과 실질적으로 동일할 수 있다.
제5 전극(ELT5_5) 및 제6 전극(ELT6_5)은 제3 서브 발광 영역(EMA_S3)에 배치될 수 있다. 제5 전극(ELT5_5) 및 제6 전극(ELT6_5)은 제1 전극(ELT1_5) 및 제2 전극(ELT2_5)과 실질적으로 동일할 수 있다.
수평 개구(OP_H)(또는 수평 개구(OP_H)에 의해 노출되고 발액성을 가지는 유기 절연층의 일부 영역) 또는 수평 뱅크(BNK3_H)에 의해 상기 제1, 제2, 및 제3 서브 발광 영역들(EMA_S1, EMA_S2, EMA_S3)이 상호 구분되므로, 제1, 제2, 및 제3 서브 발광 영역들(EMA_S1, EMA_S2, EMA_S3) 각각에 독립적으로 발광 소자(LD)의 공급이 가능할 수 있으며, 발광 소자(LD)의 개수가 서브 발광 영역별 균일하게 제어될 수 있다.
도 28의 ⅩⅡ-ⅩⅡ'선에 따른 제1 서브 화소(SPXL1_14)의 단면은 도 7a, 도 7b, 도 8a 내지 도 8d, 도 9a, 도 9b, 도 13c, 도 16a, 도 16b, 및 도 18 중 적어도 하나의 단면과 실질적으로 동일하거나 유사하므로, 제1 서브 화소(SPXL1_14)의 단면(또는, 적층 구조)에 대한 설명은 생략한다.
한편, 도 28에서 제1 서브 화소(SPXL1_14)가 서브 발광 영역들(EMA_S1~EMA_S3)을 구분하는 수평 개구(OP_H) 또는 수평 뱅크(BNK3_H)만을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 도 27a 내지 도 27c를 참조하여 설명한 실시예들이 도 28의 서브 발광 영역들(EMA_S1~EMA_S3) 각각에 적용될 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
BNK: 뱅크
BNP: 뱅크 패턴
CNE: 컨택 전극
CTE: 중간 전극
ELT: 전극
INS: 절연층
LD: 발광 소자
OP: 개구
PXL: 화소
SPXL: 서브 화소
SUB: 기판
QD: 색 변환 입자
BNP: 뱅크 패턴
CNE: 컨택 전극
CTE: 중간 전극
ELT: 전극
INS: 절연층
LD: 발광 소자
OP: 개구
PXL: 화소
SPXL: 서브 화소
SUB: 기판
QD: 색 변환 입자
Claims (25)
- 유기층;
상기 유기층 상에 배치되며 상호 이격된 제1 전극 및 제2 전극;
상기 제1 전극 및 제2 전극 상에 배치되는 제1 절연층; 및
상기 제1 절연층 상에서 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 발광 소자들을 포함하고,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나와 상기 제1 절연층을 관통하여 상기 유기층을 노출시키는 개구가 형성되는, 표시 장치. - 제1 항에 있어서, 상기 개구는 상기 제1 전극 및 상기 제2 전극 사이에서 상기 제1 전극 및 상기 제2 전극 중 적어도 하나와 상기 제1 절연층을 관통하는, 표시 장치.
- 제1 항에 있어서,
상기 제1 발광 소자들의 제1 단부를 커버하는 제1 컨택 전극; 및
상기 제1 발광 소자들의 제2 단부를 커버하는 제2 컨택 전극을 더 포함하는, 표시 장치. - 제1 항에 있어서, 상기 개구에 의해 노출된 상기 유기층의 표면은 발액성(liquid repellant)을 가지는, 표시 장치.
- 제4 항에 있어서, 상기 유기층의 상기 표면은 불소기(fluro group)를 포함하는, 표시 장치.
- 제1 항에 있어서,
발광 영역을 정의하는 뱅크를 더 포함하고,
상기 개구는 상기 발광 영역을 복수의 서브 영역들로 구획하는, 표시 장치. - 제1 항에 있어서, 상기 제2 전극에는 상기 유기층을 노출시키는 제1 개구가 형성되고,
상기 제1 절연층에는 상기 제1 개구와 중첩하는 제2 개구가 형성되며,
상기 개구는 상기 제1 개구 및 상기 제2 개구의 중첩에 의해 정의되는, 표시 장치. - 제7 항에 있어서, 상기 개구에서 상기 제2 전극의 측면과 상기 제1 절연층의 측면은 정렬된(aligned), 표시 장치.
- 제7 항에 있어서,
상기 제1 발광 소자들 상에 배치되는 제2 절연 패턴을 더 포함하고,
상기 개구에서 상기 제2 절연 패턴은 상기 유기층에 접촉하는, 표시 장치. - 제7 항에 있어서, 상기 제1 절연층의 상기 제2 개구는 상기 제2 전극의 상기 제1 개구보다 작고,
상기 개구에서 상기 제1 절연층은 상기 제2 전극을 커버하는, 표시 장치. - 제7 항에 있어서, 상기 제1 절연층의 상기 제2 개구에 의해 상기 제2 전극이 부분적으로 노출되는, 표시 장치.
- 제7 항에 있어서, 상기 제1 발광 소자들은 상기 제1 및 제2 전극들의 연장 방향을 따라 배열되며,
상기 제2 전극의 상기 제1 개구는 상기 연장 방향과 교차하는 방향으로 연장하며 상기 제2 전극을 부분적으로 절개하는 적어도 하나의 슬릿을 포함하는, 표시 장치. - 제12 항에 있어서, 상기 제2 전극의 상기 적어도 하나의 슬릿은 상기 제1 전극과 마주하는 변에 위치하는, 표시 장치.
- 제12 항에 있어서, 상기 개구는, 상기 연장 방향을 따라 상기 제2 전극에 형성된 복수의 슬릿들을 포함하는, 표시 장치.
- 제1 항에 있어서,
상기 유기층 및 상기 제1 전극 사이에 배치되는 제1 뱅크 패턴; 및
상기 유기층 및 상기 제2 전극 사이에 배치되는 제2 뱅크 패턴을 더 포함하고,
상기 개구에 의해 상기 제1 및 제2 뱅크 패턴들 중 적어도 하나가 더 노출되는, 표시 장치. - 제15 항에 있어서, 상기 개구에 의해 노출된 상기 제1 및 제2 뱅크 패턴들 중 적어도 하나의 표면은 발액성(liquid repellant)을 가지는, 표시 장치.
- 제1 항에 있어서,
상기 유기층 상에 배치되며 상기 제2 전극으로부터 이격된 제3 전극; 및
상기 제2 전극 및 상기 제3 전극 사이에 위치하는 제2 발광 소자들을 더 포함하는, 표시 장치. - 제17 항에 있어서, 상기 개구는 상기 제1 내지 제3 전극들의 연장 방향을 따라 연장하며 상기 제2 전극을 관통하는 제2 슬릿을 포함하는, 표시 장치.
- 제1 항에 있어서,
상기 제1 발광 소자들 상에 배치되며 상기 제1 발광 소자들로부터 입사되는 광의 파장대를 변환시켜 발광하는 색 변환 패턴; 및
상기 색 변환 패턴 상에 배치되는 컬러 필터를 더 포함하는, 표시 장치. - 발광 영역을 정의하는 뱅크;
상기 발광 영역에서 상호 이격된 제1 전극 및 제2 전극;
상기 제1 전극 및 상기 제2 전극을 가로질러 배치되며 상기 발광 영역을 적어도 2개의 서브 영역들로 구획하는 보조 뱅크;
상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 발광 소자들;
상기 적어도 2개의 서브 영역들에서 상기 제1 발광 소자들의 제1 단부를 커버하는 제1 컨택 전극; 및
상기 적어도 2개의 서브 영역들에서 상기 제1 발광 소자들의 제2 단부를 커버하는 제2 컨택 전극을 포함하는, 표시 장치. - 제20 항에 있어서, 상기 보조 뱅크의 상면의 높이는 상기 뱅크의 상면의 높이와 같은, 표시 장치.
- 제20 항에 있어서, 상기 보조 뱅크의 상면의 높이는 상기 뱅크의 상면의 높이와 다른, 표시 장치.
- 제22 항에 있어서, 상기 보조 뱅크의 상면의 높이는 상기 뱅크의 상면의 높이보다 낮은, 표시 장치.
- 제20 항에 있어서, 상기 보조 뱅크는 상기 뱅크 상에 배치되는, 표시 장치.
- 유기층;
상기 유기층 상에 배치되며 제1 방향으로 연장하며 제2 방향을 따라 순차적으로 배열된 제1 전극, 제2 전극, 제3 전극, 및 제4 전극;
상기 제1 내지 제4 전극들 상에 배치되는 제1 절연층;
상기 제1 절연층 상에서 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 발광 소자들; 및
상기 제1 절연층 상에서 상기 제3 전극 및 상기 제4 전극 사이에 위치하는 제2 발광 소자들을 포함하고,
상기 제2 전극 및 상기 제3 전극 사이에서 상기 제1 절연층을 관통하여 상기 유기층을 노출시키는 개구가 형성되는, 표시 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220112427A KR20240033780A (ko) | 2022-09-05 | 2022-09-05 | 표시 장치 |
| US18/455,144 US20240079526A1 (en) | 2022-09-05 | 2023-08-24 | Display device |
| EP23195048.6A EP4336556A1 (en) | 2022-09-05 | 2023-09-04 | Display device |
| CN202311128329.1A CN117650155A (zh) | 2022-09-05 | 2023-09-04 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220112427A KR20240033780A (ko) | 2022-09-05 | 2022-09-05 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240033780A true KR20240033780A (ko) | 2024-03-13 |
Family
ID=87930286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220112427A KR20240033780A (ko) | 2022-09-05 | 2022-09-05 | 표시 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240079526A1 (ko) |
| EP (1) | EP4336556A1 (ko) |
| KR (1) | KR20240033780A (ko) |
| CN (1) | CN117650155A (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210024347A (ko) * | 2019-08-22 | 2021-03-05 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210103602A (ko) * | 2020-02-13 | 2021-08-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210135383A (ko) * | 2020-05-04 | 2021-11-15 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2022
- 2022-09-05 KR KR1020220112427A patent/KR20240033780A/ko unknown
-
2023
- 2023-08-24 US US18/455,144 patent/US20240079526A1/en active Pending
- 2023-09-04 CN CN202311128329.1A patent/CN117650155A/zh active Pending
- 2023-09-04 EP EP23195048.6A patent/EP4336556A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN117650155A (zh) | 2024-03-05 |
| EP4336556A1 (en) | 2024-03-13 |
| US20240079526A1 (en) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11967607B2 (en) | Light-emitting device and display device comprising same | |
| KR102580167B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20220006164A (ko) | 표시 장치 | |
| CN114207848A (zh) | 显示装置及其制造方法 | |
| KR20220054507A (ko) | 화소 및 이를 구비한 표시 장치 | |
| CN115485845A (zh) | 像素、包括像素的显示设备和制造显示设备的方法 | |
| KR20230055466A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20220143225A (ko) | 화소 및 이를 구비한 표시 장치 | |
| KR20230005033A (ko) | 화소 및 이를 구비한 표시 장치 | |
| CN113675235A (zh) | 像素和包括其的显示设备 | |
| KR20220051084A (ko) | 표시 장치 및 그의 제조 방법 | |
| CN116018014A (zh) | 显示装置及其制造方法 | |
| CN116547806A (zh) | 显示装置及其制造方法 | |
| KR20240033780A (ko) | 표시 장치 | |
| KR20220118597A (ko) | 표시 장치 및 그의 제조 방법 | |
| KR20220044060A (ko) | 표시 장치 및 그의 제조 방법 | |
| KR20240017226A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| CN220106526U (zh) | 显示装置 | |
| CN219800895U (zh) | 显示装置 | |
| KR20230016133A (ko) | 표시 장치 | |
| KR20230169542A (ko) | 표시 장치 | |
| KR20230143261A (ko) | 화소, 이를 포함한 표시 장치, 및 그의 제조 방법 | |
| KR20220154315A (ko) | 표시 장치 및 그의 제조 방법 | |
| KR20220054508A (ko) | 표시 장치 및 그의 제조 방법 | |
| KR20240017272A (ko) | 화소 및 이를 구비한 표시 장치 |