CN220106526U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220106526U
CN220106526U CN202321264140.0U CN202321264140U CN220106526U CN 220106526 U CN220106526 U CN 220106526U CN 202321264140 U CN202321264140 U CN 202321264140U CN 220106526 U CN220106526 U CN 220106526U
Authority
CN
China
Prior art keywords
pattern
sub
electrode
light emitting
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321264140.0U
Other languages
English (en)
Inventor
赵炳勳
金�显
金珍泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220106526U publication Critical patent/CN220106526U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示装置。该显示装置包括：第一堤，限定发射区域；第一堤图案、第二堤图案和第三堤图案，均设置在发射区域中，在第一方向上布置，并且在与第一方向相交的第二方向上延伸；第一电极、第二电极和第三电极，在平面图中分别与第一堤图案、第二堤图案和第三堤图案叠置；以及发光元件，布置在第一电极与第二电极之间以及第二电极与第三电极之间。第二堤图案不连续地设置。该显示装置可以减少由发光元件的数量偏差引起的亮度变化。

Description

显示装置
本申请要求于2022年6月9日在韩国知识产权局(KIPO)提交的第10-2022-0070355号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及一种显示装置。
背景技术
随着对信息显示的兴趣和对便携式信息媒介的需求的增大，研究和商业化已经集中在显示装置上。
实用新型内容
本实用新型的目的在于提供一种能够减小亮度变化的显示装置。
根据公开的方面，显示装置可以包括：第一堤，限定发射区域；第一堤图案、第二堤图案和第三堤图案，均设置在发射区域中，在第一方向上布置，并且在与第一方向相交的第二方向上延伸；第一电极、第二电极和第三电极，在平面图中分别与第一堤图案、第二堤图案和第三堤图案叠置；以及发光元件，布置在第一电极与第二电极之间以及第二电极与第三电极之间。第二堤图案可以不连续地设置。
第二堤图案可以包括至少一个不连续区域。
至少一个不连续区域可以位于发射区域的中心处。
至少一个不连续区域的在第二方向上的长度可以在发光元件中的每个的长度的约两倍至约五倍的范围内。
第二堤图案可以包括在第二方向上彼此分隔开的第一子图案和第二子图案。
第二电极可以从第一子图案连续地延伸到第二子图案，并且覆盖第一子图案与第二子图案之间的区域。
第一子图案与第二子图案之间的在第二方向上的距离可以在发光元件中的每个的长度的约两倍至约五倍的范围内。
第一子图案与第二子图案之间的距离可以在约10μm至约20μm的范围内。
显示装置还可以包括：第一接触电极，在平面图中与第一电极叠置并且电连接到发光元件中的一些发光元件的第一端部；以及第二接触电极，在平面图中与第二电极叠置并且电连接到发光元件中的一些发光元件的第二端部。
在平面图中，第二接触电极可以在第一子图案与第二子图案之间的区域中具有弯曲形状。
显示装置还可以包括设置在第一接触电极和第二接触电极与第一电极和第二电极之间的绝缘层。第一接触电极和第二接触电极可以与第一电极和第二电极电绝缘。
第一子图案和第二子图案中的至少一个可以在平面图中与第一堤叠置。
第一子图案和第二子图案可以在平面图中与第一堤分隔开。
显示装置还可以包括：颜色转换图案，设置在发光元件上，转换从发光元件入射的光的波长带，并且发射具有转换的波长带的光；以及滤色器，设置在颜色转换图案上。
根据公开的另一方面，显示装置可以包括：第一堤图案、第二堤图案和第三堤图案，均设置在发射区域中，在第一方向上布置，并且在与第一方向相交的第二方向上延伸；第一电极、第二电极和第三电极，分别设置在第一堤图案、第二堤图案和第三堤图案上；第一堤，设置在第一电极至第三电极上并且限定发射区域；以及发光元件，布置在第一电极与第二电极之间以及第二电极与第三电极之间。从发光元件发射的光可以被第一堤图案至第三堤图案上的第一电极至第三电极反射，以在与第一方向和第二方向相交的第三方向上前进。第二堤图案可以包括一部分，并且第二堤图案的所述一部分和第二堤图案的另一部分可以在第三方向上具有不同的厚度。
第二堤图案的所述一部分的在第三方向上的厚度可以小于第二堤图案的在第三方向上的平均厚度。
第二堤图案的所述一部分的厚度可以小于或等于第二堤图案的另一部分的在第三方向上的厚度的约40％。
第二堤图案的所述一部分的在第二方向上的长度可以在发光元件中的每个的长度的约两倍至约五倍的范围内。
第二堤图案可以在平面图中与第一堤叠置并且跨越发射区域延伸。
显示装置还可以包括：颜色转换图案，设置在发光元件上，转换从发光元件发射的光的波长带，并且发射具有转换的波长带的光；以及滤色器，设置在颜色转换图案上。
根据公开，显示装置可以包括用于改变电极(或反射电极)的表面轮廓的堤图案。用于分隔发射区域或路径的第二堤图案可以不连续地延伸，并且可以包括至少一个不连续区域。因此，在显示装置的制造工艺中，发光元件可以通过不连续区域在发射区域之间或在路径之间移动，针对每个路径对准的发光元件的数量可以变得均匀，并且可以减少由发光元件的数量偏差引起的亮度变化。
附图说明
包括附图以提供对公开的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了公开的实施例，并且与描述一起用于解释公开的原理。
图1是示出了根据公开的实施例的发光元件的透视图。
图2是示出了根据公开的实施例的发光元件的示意性剖视图。
图3是示出了根据公开的实施例的显示装置的平面图。
图4A是根据公开的实施例的图3中所示的显示装置中的子像素的等效电路的示意图。
图4B是根据公开的实施例的图3中所示的显示装置中的子像素的等效电路的示意图。
图5是示出了包括在图3中所示的显示装置中的像素的实施例的平面图。
图6A是示出了图5中所示的像素的实施例的平面图。
图6B是示出了图5中所示的像素的另一实施例的平面图。
图7是示出了沿着图5中所示的线I-I’截取的第一子像素的实施例的示意性剖视图。
图8是示出了沿着图5中所示的线II-II’截取的第一子像素的实施例的示意性剖视图。
图9是示出了图8中所示的第一子像素的制造工艺的示意性剖视图。
图10A是根据公开的实施例的沿着图5中所示的线I-I’截取的第一子像素的示意性剖视图。
图10B是根据公开的实施例的沿着图5中所示的线I-I’截取的第一子像素的示意性剖视图。
图10C是根据公开的实施例的沿着图5中所示的线I-I’截取的第一子像素的示意性剖视图。
图11是示出了包括在图3中所示的显示装置中的像素的对比实施例的平面图。
图12是示出了通过拍摄图11中所示的像素所获得的图像的视图。
图13和图14是示出了包括在图3中所示的显示装置中的像素的另一实施例的平面图。
图15是示出了包括在图3中所示的显示装置中的像素的另一实施例的平面图。
图16是示出了沿着图15中所示的线IV-IV’截取的第一子像素的实施例的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述实施例；然而，实施例可以以不同的形式实现，并且不应被解释为限于在此所阐述的实施例。相反，提供这些实施例使得本公开将是更加透彻的和完整的，并且将向本领域技术人员充分地传达实施例的范围。
公开可以应用各种改变和不同的形状，因此仅用特定示例详细示出。然而，示例不限于某些形状，而是适用于所有改变以及等同材料和替换。为了更好地理解，所包括的附图以其中附图被扩展的方式示出。
在附图中，为了清楚示出，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，它可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。同样的附图标记始终指同样的元件。
将理解的是，虽然在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面所讨论的“第一”元件也可以被命名为“第二”元件。如在此所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。
还将理解的是，当在本说明书中使用时，术语“包括”和/或其变型说明存在所陈述的特征、整数、步骤、操作、元件和/或组件，但是不排除存在和/或添加一个或更多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。此外，诸如层、区域、基底或板的元件放置“在”另一元件“上”或“上方”的表述不仅表示其中所述元件“直接”或“刚好”放置“在”所述另一元件“上”或“上方”的情况，而且还表示其中又一元件置于所述元件与所述另一元件之间的情况。相反，诸如层、区域、基底或板的元件放置“在”另一元件“之下”或“下方”的表述不仅表示其中所述元件“直接”或“刚好”放置“在”所述另一元件“之下”或“下方”的情况，而且还表示其中又一元件置于所述元件与所述另一元件之间的情况。
通过参照下面结合附图详细描述的实施例，公开的效果和特性以及实现效果和特性的方法将是清楚的。然而，公开不限于在此所公开的实施例，而是可以以各种形式实现。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，当元件被称为“与”另一元件“接触”或“接触”到另一元件等时，所述元件可以与所述另一元件“电接触”或“物理接触”；或者与所述另一元件“间接接触”或“直接接触”。
在说明书和权利要求中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。
在说明书和权利要求中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为意指“A、B或者A和B”。术语“和”和“或”可以在连接或分离的意义上使用，并且可以被理解为等同于“和/或”。
除非在此另有定义或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景下的含义一致的含义，并且不应以理想化或过于形式化的含义来解释，除非在说明书中明确地定义。
在下文中，将参照附图描述根据公开的实施例的显示装置。
图1是示出了根据公开的实施例的发光元件的透视图。图2是示出了根据公开的实施例的发光元件的示意性剖视图。虽然在图1和图2中示出了柱形的发光元件LD，但是发光元件LD的种类和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、活性层12和第二半导体层13。在发光元件LD的延伸方向是长度L方向的情况下，第一半导体层11、活性层12和第二半导体层13可以在长度L方向上顺序地堆叠。
发光元件LD可以设置为在一定方向上延伸的柱形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部EP2处。
在一些实施例中，发光元件LD可以是通过蚀刻工艺等制造为柱形状的发光元件。在本说明书中，术语“柱形状”可以包括诸如圆柱体或多棱柱的在长度L方向上长(即，其长宽比大于1)的棒状形状或条状形状，并且剖面形状没有具体限制。例如，发光元件LD的长度L可以大于发光元件LD的直径D(或在剖视图中的宽度)。
发光元件LD可以具有纳米级至微米级的尺寸。在实施例中，发光元件LD可以具有在纳米级至微米级的范围内的直径D(或宽度)以及/或者在纳米级至微米级的范围内的长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用利用发光元件LD的发光器件作为光源的各种类型的装置(例如，显示装置等)的设计条件而不同地改变。
第一半导体层11可以是第一导电型半导体层。例如，第一半导体层11可以包括n型半导体层。在实施例中，第一半导体层11可以包括诸如InAlGaN、GaN、AlGaN、InGaN、AlN和InN的至少一种半导体材料，并且包括掺杂有诸如Si、Ge和Sn的第一导电型掺杂剂的n型半导体层。然而，构成第一半导体层11的材料不限于此。第一半导体层11可以由各种材料形成。
活性层12可以形成在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。活性层12可以包括GaN、InGaN、InAlGaN、AlGaN、AlN等。活性层12可以由各种材料形成。在一些实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12的顶部和/或底部上。在实施例中，包覆层可以包括AlGaN层或InAlGaN层。
第二半导体层13可以形成在活性层12上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括p型半导体层。在实施例中，第二半导体层13可以包括诸如InAlGaN、GaN、AlGaN、InGaN、AlN和InN的至少一种半导体材料，并且包括掺杂有诸如Mg的第二导电型掺杂剂的p型半导体层。然而，构成第二半导体层13的材料不限于此。第二半导体层13可以由各种材料形成。
在阈值电压或更高的电压被施加到发光元件LD的两端的情况下，当电子-空穴对在活性层12中组合时，发光元件LD可以发射光。可以通过使用这样的原理来控制发光元件LD的光发射，使得发光元件LD可以用作用于各种发光器件(包括显示装置的像素)的光源。
发光元件LD还可以包括设置在其表面上的绝缘膜14。绝缘膜14可以形成在发光元件LD的表面上，以围绕至少活性层12的外圆周表面。绝缘膜14还可以围绕第一半导体层11和第二半导体层13中的每个的圆周表面的至少一部分。
在一些实施例中，绝缘膜14可以暴露发光元件LD的具有不同极性的两个端部EP1和EP2。例如，绝缘膜14可以暴露位于发光元件LD的第一端部EP1和第二端部EP2处的第一半导体层11和第二半导体层13中的每个的端部。在另一实施例中，绝缘膜14可以暴露与发光元件LD的具有不同极性的第一端部EP1和第二端部EP2相邻的第一半导体层11和第二半导体层13中的每个的侧部。
在一些实施例中，绝缘膜14可以被构造为包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)的至少一种绝缘材料的单个层或多层(例如，由氧化铝(AlOx)和氧化硅(SiOx)形成的双层)，但是公开不限于此。例如，根据另一实施例，可以省略绝缘膜14。
在绝缘膜14被设置为覆盖发光元件LD的表面(例如，活性层12的外圆周表面)的情况下，可以防止活性层12与稍后将描述的第一像素电极、第二像素电极等短路。因此，可以确保发光元件LD的电稳定性。
此外，在绝缘膜14设置在发光元件LD的表面上的情况下，可以使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和发光效率。即使在密集地设置多个发光元件LD的情况下，也可以防止在发光元件LD之间发生不希望的短路。
在实施例中，除了第一半导体层11、活性层12、第二半导体层13和/或围绕它们的绝缘膜14之外，发光元件LD还可以包括附加的组件。例如，发光元件LD可以包括设置在第一半导体层11、活性层12和/或第二半导体层13的一端处的至少一个磷光体层、至少一个活性层、至少一个半导体层和/或至少一个电极层。在实施例中，接触电极层可以设置在发光元件LD的第一端部EP1和第二端部EP2中的每个处。虽然在图1和图2中示出了柱形的发光元件LD，但是发光元件LD的种类、结构和/或形状可以不同地改变。例如，发光元件LD可以形成为具有多棱柱形状的核-壳结构。
包括上述发光元件LD的发光器件可以用于包括显示装置的需要光源的各种类型的装置。例如，多个发光元件LD可以设置在显示面板的每个像素中，并且可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于诸如照明装置的需要光源的其它类型的装置。
图3是示出了根据公开的实施例的显示装置的平面图。在图3中，设置在显示装置中的显示面板PNL将被示出为可以使用图1和图2中所示的实施例中所描述的发光元件LD作为光源的电子装置的示例。
为了便于描述，在图3中，将基于显示区域DA简要地示出显示面板PNL的结构。然而，在一些实施例中，至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或垫(pad，或称为“焊盘”)(未示出)可以设置在显示面板PNL中。
只要显示装置是其中显示表面被应用到其至少一个表面的电子装置(诸如智能电话、电视、平板个人计算机(PC)、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)，就可以应用公开。
参照图3，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素PXL。
基底SUB可以构成显示面板PNL的基体构件，并且可以是刚性或柔性基底或膜。在实施例中，基底SUB可以被构造为由玻璃或钢化玻璃制成的刚性基底、由塑料或金属制成的柔性基底(或薄膜)或者至少一个绝缘层。基底SUB的材料和/或性质没有具体限制。
在实施例中，基底SUB可以是基本上透明的。术语“基本上透明”可以意指可以以预定(或可选择)透射率或更大透射率透射光。在另一实施例中，基底SUB可以是半透明的或不透明的。在一些实施例中，基底SUB可以包括反射材料。
显示面板PNL和基底SUB可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。
像素PXL可以布置在显示区域DA中。连接到显示区域DA的像素PXL的各种线、垫和/或内置电路可以设置在非显示区域NDA中。
像素PXL可以包括子像素SPXL1至SPXL3。例如，像素PXL可以包括第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3。
子像素SPXL1至SPXL3中的每个可以发射预定(或可选择)颜色的光。在一些实施例中，子像素SPXL1至SPXL3可以发射不同颜色的光。在实施例中，第一子像素SPXL1可以发射第一颜色的光，第二子像素SPXL2可以发射第二颜色的光，并且第三子像素SPXL3可以发射第三颜色的光。例如，第一子像素SPXL1可以是发射红色的光的红色像素，第二子像素SPXL2可以是发射绿色的光的绿色像素，并且第三子像素SPXL3可以是发射蓝色的光的蓝色像素。然而，公开不限于此。
在实施例中，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3可以具有第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在另一实施例中，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3可以具有发射相同颜色的光的发光元件，并且包括设置在相应的发光元件上方的不同颜色的颜色转换层和/或滤色器，以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素PXL的子像素SPXL1至SPXL3的颜色、种类和/或数量没有具体限制。例如，由每个像素PXL发射的光的颜色可以不同地改变。
子像素SPXL1至SPXL3可以规则地布置为条纹结构、结构等。例如，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3可以在第一方向DR1上顺序地且重复地设置。此外，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3可以在第二方向DR2上重复地设置。至少一个第一子像素SPXL1、至少一个第二子像素SPXL2和至少一个第三子像素SPXL3可以构成能够发射各种颜色的光的一个像素PXL。然而，子像素SPXL1至SPXL3的布置结构不限于此，并且子像素SPXL1至SPXL3可以以各种结构和/或各种图案布置在显示区域DA中。
在实施例中，子像素SPXL1至SPXL3中的每个可以被构造为有源像素。例如，子像素SPXL1至SPXL3中的每个可以包括由预定(或可选择)控制信号(例如，扫描信号和数据信号)和/或预定(或可选择)电源(例如，第一电源和第二电源)驱动的至少一个光源(例如，至少一个发光元件)。然而，可以应用于显示装置的子像素SPXL1至SPXL3的种类、结构和/或驱动方法没有具体限制。
图4A和图4B均是根据公开的实施例的图3中所示的显示装置中的子像素的等效电路的示意图。
在下面的实施例中，在泛指第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3的情况下，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每个或者第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3将被称为“子像素SPXL”或“(多个)子像素SPXL”。图4A和图4B示出了包括在适用于有源矩阵型显示装置的子像素SPXL中的组件的电连接关系。然而，子像素SPXL的组件的连接关系不限于此。
参照图3、图4A和图4B，子像素SPXL可以包括产生具有与数据信号对应的亮度的光的发光单元EMU(或发光部)。子像素SPXL可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
在一些实施例中，发光单元EMU可以包括并联连接在第一电力线PL1与第二电力线PL2之间的多个发光元件LD。第一电力线PL1可以连接到第一驱动电源VDD，使得第一驱动电源VDD的电压施加到第一电力线PL1，并且第二电力线PL2可以连接到第二驱动电源VSS，使得第二驱动电源VSS的电压施加到第二电力线PL2。
例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一像素电极CNE1(或接触电极)、通过第二电力线PL2连接到第二驱动电源VSS的第二像素电极CNE2(或接触电极)以及在相同方向上并联连接在第一像素电极CNE1与第二像素电极CNE2之间的多个发光元件LD。在实施例中，第一像素电极CNE1可以是阳极，并且第二像素电极CNE2可以是阴极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一像素电极CNE1连接到第一驱动电源VDD的第一端部和通过第二像素电极CNE2连接到第二驱动电源VSS的第二端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。在实施例中，第一驱动电源VDD可以是高电位电源，并且第二驱动电源VSS可以是低电位电源。在每个子像素SPXL的发射时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以等于或高于发光元件LD的阈值电压。
如上所述，在相同方向(例如，正向方向)上并联连接在第一像素电极CNE1与第二像素电极CNE2之间的发光元件LD可以形成相应的有效光源，具有差分电位的电压供应到发光元件LD。
发光单元EMU的发光元件LD中的每个可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，像素电路PXC可以在每个帧周期期间将与对应的帧数据的灰度值对应的驱动电流供应到发光单元EMU。供应到发光单元EMU的驱动电流可以被划分为流过发光元件LD中的每个。因此，发光单元EMU可以发射具有与驱动电流对应的亮度的光，同时每个发光元件LD发射具有与流过其的电流对应的亮度的光。
虽然已经描述了其中发光元件LD的两个端部在相同方向上连接在第一驱动电源VDD与第二驱动电源VSS之间的实施例，但是公开不限于此。在一些实施例中，除了形成相应的有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源，例如，反向发光元件LDr。反向发光元件LDr可以与在第一像素电极CNE1与第二像素电极CNE2之间形成有效光源的其它发光元件LD并联连接，并且可以在与其它发光元件LD连接所沿的方向相反的方向上连接在第一像素电极CNE1与第二像素电极CNE2之间。即使在第一像素电极CNE1与第二像素电极CNE2之间施加驱动电压(例如，正向驱动电压)，反向发光元件LDr也可以保持非激活状态，因此，基本上没有电流可以流过反向发光元件LDr。
子像素SPXL的像素电路PXC可以连接到扫描线SLi和数据线DLj。子像素SPXL的像素电路PXC也可以连接到控制线CLi和感测线SENj。在实施例中，在子像素SPXL设置在显示区域DA的第i行第j列上的情况下，子像素SPXL的像素电路PXC可以连接到显示区域DA的第i扫描线SLi、第j数据线DLj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括晶体管T1至T3和存储电容器Cst。
第一晶体管T1可以是用于控制施加到发光单元EMU的驱动电流的驱动晶体管，并且可以连接在第一驱动电源VDD与发光单元EMU之间。例如，第一晶体管T1的第一端子(或第一晶体管电极)可以通过第一电力线PL1电连接到第一驱动电源VDD，第一晶体管T1的第二端子(或第二晶体管电极)可以电连接到第二节点N2，并且第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制从第一驱动电源VDD通过第二节点N2施加到发光单元EMU的驱动电流的量。在实施例中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极。然而，公开不限于此。在一些实施例中，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2可以是响应于扫描信号选择子像素SPXL并且激活子像素SPXL的开关晶体管，并且可以连接在数据线DLj与第一节点N1之间。第二晶体管T2的第一端子可以连接到数据线DLj，第二晶体管T2的第二端子可以连接到第一节点N1，并且第二晶体管T2的栅电极可以连接到扫描线SLi。第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，在第一端子是漏电极的情况下，第二端子可以是源电极。
在从扫描线SLi供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管T2可以导通，以使数据线DLj与第一节点N1彼此电连接。第一节点N1可以是第二晶体管T2的第二端子和第一晶体管T1的栅电极在其处彼此连接的点，并且第二晶体管T2可以将数据信号传输到第一晶体管T1的栅电极。
第三晶体管T3可以将第一晶体管T1连接到感测线SENj，使得通过感测线SENj获取感测信号。因此，可以通过使用感测信号来检测包括第一晶体管T1的阈值电压等的子像素SPXL的特性。关于子像素SPXL的特性的信息可以用于转换图像数据，使得可以补偿子像素SPXL之间的特性偏差。第三晶体管T3的第二端子可以连接到第一晶体管T1的第二端子，第三晶体管T3的第一端子可以连接到感测线SENj，并且第三晶体管T3的栅电极可以连接到控制线CLi。第三晶体管T3的第一端子可以连接到初始化电源。第三晶体管T3可以是能够使第二节点N2初始化的初始化晶体管，并且可以在从控制线CLi供应感测控制信号的情况下导通，以将初始化电源的电压传输到第二节点N2。因此，可以使存储电容器Cst的电连接到第二节点N2的第二存储电极初始化。
存储电容器Cst可以包括第一存储电极(或下电极)和第二存储电极(或上电极)。第一存储电极可以电连接到第一节点N1，并且第二存储电极可以电连接到第二节点N2。存储电容器Cst可以在一个帧周期期间充入有与供应到第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储同第一晶体管T1的栅电极的电压与第二节点N2的电压之间的差对应的电压。
发光单元EMU可以包括包含彼此并联电连接的多个发光元件LD的至少一个串联级(或级)。在实施例中，发光单元EMU可以被构造有如图4A和图4B中所示的串联/并联混合结构。在实施例中，如图4A中所示，发光单元EMU可以被构造为包括第一串联级SET1和第二串联级SET2。在另一示例中，如图4B中所示，发光单元EMU可以被构造为包括四个串联级SET1至SET4。包括在发光单元EMU中的串联级的数量可以不同地改变。例如，发光单元EMU可以包括三个或五个或更多个串联级。在另一示例中，发光单元EMU可以仅包括一个串联级。
参照图4A，发光单元EMU可以包括顺序地连接在第一驱动电源VDD与第二驱动电源VSS之间的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2中的每个可以包括构成对应的串联级的电极对的两个电极(CNE1和CTE_S1或者CTE_S2和CNE2)以及在相同方向上并联连接在两个电极(CNE1和CTE_S1或者CTE_S2和CNE2)之间的多个发光元件LD。
第一串联级SET1(或第一级)可以包括第一像素电极CNE1和第一子中间电极CTE_S1，并且包括连接在第一像素电极CNE1与第一子中间电极CTE_S1之间的至少一个第一发光元件LD1。第一串联级SET1还可以包括在与其它第一发光元件LD1相反的方向上连接在第一像素电极CNE1与第一子中间电极CTE_S1之间的反向发光元件LDr。
第二串联级SET2(或第二级)可以包括第二子中间电极CTE_S2和第二像素电极CNE2，并且包括连接在第二子中间电极CTE_S2与第二像素电极CNE2之间的至少一个第二发光元件LD2。第二串联级SET2还可以包括在与其它第二发光元件LD2相反的方向上连接在第二子中间电极CTE_S2与第二像素电极CNE2之间的反向发光元件LDr。
第一串联级SET1的第一子中间电极CTE_S1和第二串联级SET2的第二子中间电极CTE_S2可以彼此成一体。在实施例中，第一子中间电极CTE_S1和第二子中间电极CTE_S2可以构成用于使连续的第一串联级SET1和第二串联级SET2电连接的第一中间电极CTE1(或接触电极)。在第一子中间电极CTE_S1和第二子中间电极CTE_S2彼此成一体的情况下，第一子中间电极CTE_S1和第二子中间电极CTE_S2可以是第一中间电极CTE1的不同部分。
在上述实施例中，第一像素电极CNE1可以是发光单元EMU的阳极，并且第二像素电极CNE2可以是发光单元EMU的阴极。
参照图4B，发光单元EMU可以包括顺序地连接在第一驱动电源VDD与第二驱动电源VSS之间的第一串联级SET1、第二串联级SET2、第三串联级SET3和第四串联级SET4。第一串联级SET1、第二串联级SET2、第三串联级SET3和第四串联级SET4中的每个可以包括两个接触电极(CNE1和CTE_S1、CTE_S2和CTE_S3、CTE_S4和CTE_S5或者CTE_S6和CNE2)以及在相同方向上并联连接在两个接触电极(CNE1和CTE_S1、CTE_S2和CTE_S3、CTE_S4和CTE_S5或者CTE_S6和CNE2)之间的多个发光元件LD。
图4B中所示的第一串联级SET1可以与图4A中所示的第一串联级SET1基本上相同。
图4B中所示的第二串联级SET2(或第二级)可以包括第二子中间电极CTE_S2和第三子中间电极CTE_S3，并且包括电连接在第二子中间电极CTE_S2与第三子中间电极CTE_S3之间的至少一个第二发光元件LD2。
第三串联级SET3(或第三级)可以包括第四子中间电极CTE_S4和第五子中间电极CTE_S5，并且包括电连接在第四子中间电极CTE_S4与第五子中间电极CTE_S5之间的至少一个第三发光元件LD3。
第四串联级SET4(或第四级)可以包括第六子中间电极CTE_S6和第二像素电极CNE2，并且包括电连接在第六子中间电极CTE_S6与第二像素电极CNE2之间的至少一个第四发光元件LD4。
第二串联级SET2的第三子中间电极CTE_S3和第三串联级SET3的第四子中间电极CTE_S4可以彼此成一体。在第三子中间电极CTE_S3和第四子中间电极CTE_S4彼此成一体的情况下，第三子中间电极CTE_S3和第四子中间电极CTE_S4可以是第二中间电极CTE2的不同部分。类似地，第三串联级SET3的第五子中间电极CTE_S5和第四串联级SET4的第六子中间电极CTE_S6可以彼此成一体。在第五子中间电极CTE_S5和第六子中间电极CTE_S6彼此成一体的情况下，第五子中间电极CTE_S5和第六子中间电极CTE_S6可以是第三中间电极CTE3的不同部分。
子像素SPXL的包括以串联/并联混合结构连接的串联级SET1至SET4(或发光元件LD)的发光单元EMU可以容易地控制驱动电流/电压以适合于发光单元EMU应用到其的产品的规格。
例如，与具有其中发光元件LD仅并联连接的结构的发光单元相比，子像素SPXL的包括以串联/并联混合结构连接的串联级SET1至SET4(或发光元件LD)的发光单元EMU可以减小驱动电流。此外，与具有其中相同数量的发光元件LD仅串联连接的结构的发光单元相比，子像素SPXL的包括以串联/并联混合结构连接的串联级SET1至SET4(或发光元件LD)的发光单元EMU可以降低施加到发光单元EMU的两端的驱动电压。此外，与具有其中串联级(或级)全部串联连接的结构的发光单元相比，子像素SPXL的包括以串联/并联混合结构连接的串联级SET1至SET4(或发光元件LD)的发光单元EMU可以在相同数量的接触电极CNE1、CTE1、CTE2、CTE3和CNE2之间包括更大数量的发光元件LD。因此，可以改善发光元件LD的发光效率。即使在特定串联级(或级)中发生缺陷，由于缺陷而不发射光的发光元件LD的比例也可以相对降低。因此，可以降低发光元件LD的发光效率的劣化。
图5是示出了包括在图3中所示的显示装置中的像素的实施例的平面图。在图5中，基于发光单元EMU(见图4A和图4B)简要地示出了像素PXL。像素PXL中的子像素SPXL1至SPXL3可以具有彼此基本上相同的发光单元EMU。因此，基于第一子像素SPXL1描述子像素SPXL1至SPXL3的公共组件，并且将不重复重叠的描述。
参照图3和图5，第一子像素SPXL1可以形成在设置在基底SUB中的子像素区域(或像素区域)中。子像素区域(或第一子像素SPXL1)可以包括发射区域EMA和除了发射区域EMA之外的非发射区域NEA。非发射区域NEA可以是与发射区域EMA相邻设置的区域。
第一子像素SPXL1可以包括第一堤BNK1、电极ELT1至ELT3(对准电极或反射电极)、堤图案BNP1至BNP3以及发光元件LD。电极ELT1至ELT3可以包括第一电极ELT1、第二电极ELT2和第三电极ELT3，但是公开不限于此。第三电极ELT3可以是相邻的子像素SPXL(例如，第二子像素SPXL2)的第一电极ELT1。
第一堤BNK1可以位于非发射区域NEA中。第一堤BNK1可以是在子像素SPXL1至SPXL3之间限定(或分隔)每个子像素SPXL的发射区域EMA的结构。第一堤BNK1可以是在将发光元件LD供应到子像素SPXL1至SPXL3中的每个的工艺中限定发光元件LD要供应到其的区域的像素限定层或坝结构。在实施例中，子像素SPXL1至SPXL3中的每个的发射区域EMA可以由第一堤BNK1分隔，使得包括期望量和/或期望种类的发光元件LD的混合液体(例如，墨)可以供应(或输入)到发射区域EMA。第一堤BNK1可以具有拒液剂。
电极ELT1至ELT3中的每个可以在第二方向DR2上延伸，并且电极ELT1至ELT3可以沿着第一方向DR1彼此分隔开。电极ELT1至ELT3中的每个的在第二方向DR2上延伸的一部分可以与第一堤BNK1叠置，但是公开不限于此。例如，电极ELT1至ELT3中的至少一个可以不与第一堤BNK1叠置。
第一子像素SPXL1的电极ELT1至ELT3可以分别与包括在沿第二方向DR2与第一子像素SPXL1相邻的子像素SPXL中的电极ELT1至ELT3分离，但是公开不限于此。例如，第一子像素SPXL1的电极ELT1至ELT3中的至少一个可以连接到包括在沿第二方向DR2与第一子像素SPXL1相邻的子像素SPXL中的电极。
第二电极ELT2可以定位为在第一方向DR1上与第一电极ELT1分隔开。第三电极ELT3可以定位为在第一方向DR1上与第二电极ELT2分隔开。
电极ELT1至ELT3可以通过在将包括发光元件LD的混合液体(例如，墨)输入到发射区域EA之后施加对准电压而用作对准电极。第一电极ELT1可以是第一对准电极，第二电极ELT2可以是第二对准电极，并且第三电极ELT3可以是第三对准电极。第一发光元件LD1可以通过形成在第一对准电极与第二对准电极之间的电场在期望的方向上和/或在期望的位置处对准。类似地，第二发光元件LD2可以通过形成在第二对准电极与第三对准电极之间的电场在期望的方向上和/或在期望的位置处对准。在一些实施例中，电极ELT1至ELT3可以用作在对准发光元件LD之后用于驱动发光元件LD的驱动电极。电极ELT1至ELT3中的一个可以构成发光单元EMU的阳极，并且电极ELT1至ELT3中的另一个可以构成发光单元EMU的阴极。例如，第一电极ELT1可以构成发光单元EMU的阳极，并且通过接触孔等连接到图4A中所示的第一晶体管T1。例如，第二电极ELT2可以构成发光单元EMU的阴极，并且通过接触孔等连接到图4A中所示的第二电力线PL2。
电极ELT1至ELT3可以具有在平面图中沿着第二方向DR2延伸的条形状，但是公开不限于此。电极ELT1至ELT3的形状可以不同地改变。
堤图案BNP1至BNP3可以定位为与电极ELT1至ELT3对应。例如，第一堤图案BNP1可以在平面图中与第一电极ELT1叠置，第二堤图案BNP2可以在平面图中与第二电极ELT2叠置，并且第三堤图案BNP3可以在平面图中与第三电极ELT3叠置。与电极ELT1至ELT3对应，堤图案BNP1至BNP3可以沿着第二方向DR2延伸。堤图案BNP1至BNP3中的至少一些可以跨越发射区域EMA延伸。
堤图案BNP1至BNP3可以形成台阶，以便在发射区域EMA中使发光元件LD容易地对准。此外，堤图案BNP1至BNP3可以支撑构件，该构件支撑电极ELT1至ELT3以改变电极ELT1至ELT3的表面轮廓(或形状)，使得从发光元件LD发射的光在显示装置的图像显示方向(例如，第三方向DR3(见图7))上被引导。第二堤图案BNP2可以位于第一堤图案BNP1与第三堤图案BNP3之间，并且在第一方向DR1上将一个发射区域EMA划分为两个子发射区域，或者分隔第一路径LN1和第二路径LN2，其中，发光元件LD布置在一个发射区域EMA中。
在实施例中，第二堤图案BNP2可以包括子图案(或子堤图案)，子图案(或子堤图案)中的每个在第二方向DR2上延伸，并且在第二方向DR2上彼此分隔开。换句话说，第二堤图案BNP2可以沿着第二方向DR2不连续地设置在发射区域EMA中，并且包括沿着第二方向DR2(或沿着第二堤图案BNP2的延伸方向)的至少一个不连续区域。
在实施例中，第二堤图案BNP2可以包括第一子图案BNP2-1和第二子图案BNP2-2。相对于发射区域EMA的中心区域，第一子图案BNP2-1可以在平面图中位于发射区域EMA的上部区域中，并且第二子图案BNP2-2可以在平面图中位于发射区域EMA的下部区域中。
第一子图案BNP2-1和第二子图案BNP2-2可以在第二方向DR2上彼此分隔开第一距离D1。第一子图案BNP2-1的一端和第二子图案BNP2-2的一端可以在发射区域EMA的中心处彼此分隔开，并且第一子图案BNP2-1的另一端和第二子图案BNP2-2的另一端(例如，第二堤图案BNP2的最上部分和最下部分)可以与第一堤BNK1叠置。然而，公开不限于此。例如，第二堤图案BNP2的不连续区域可以不设置在发射区域EMA的中心区域处。
虽然稍后将参照图12进行描述，但是在制造工艺中，包括发光元件LD的混合液体(例如，墨)可以输入到发射区域EMA，并且发光元件LD可以根据形成在电极ELT1至ELT3之间的电场来移动和对准。第一子图案BNP2-1与第二子图案BNP2-2之间的空间(或移动路径)可以允许发光元件LD在第一路径LN1与第二路径LN2之间移动，并且允许均匀数量的发光元件LD布置在第一路径LN1和第二路径LN2中。
在实施例中，第一子图案BNP2-1与第二子图案BNP2-2之间的第一距离D1可以是发光元件LD的长度L(见图1)的约两倍至约五倍。例如，在发光元件LD的长度L是约3.5μm至约5μm的情况下，第一距离D1可以是约10μm至约20μm。在发射区域EMA的在第二方向DR2上的长度约是100μm的情况下，第一距离D1可以是发射区域EMA的长度的约10％至约20％，但是公开不限于此。在第一距离D1小于发光元件LD的长度L的两倍的情况下，发光元件LD在第一路径LN1与第二路径LN2之间的移动可能会是困难的。在第一距离D1大于发光元件LD的长度L的五倍的情况下，第二堤图案BNP2可能会不具有任何对应的功能(即，形成台阶和改变第二电极ELT2的表面轮廓的功能)，并且可能会降低第一子像素SPXL1的发光效率。
第二电极ELT2可以通过第一子图案BNP2-1与第二子图案BNP2-2之间的区域(或不连续区域)从第一子图案BNP2-1连续地延伸到第二子图案BNP2-2。然而，公开不限于此。例如，与第二堤图案BNP2类似，第二电极ELT2也可以不连续地设置。
发光元件LD可以设置在电极ELT1至ELT3之中的相邻电极之间，使得发光元件LD中的每个的长度L(见图1)方向与第一方向DR1基本上平行。例如，第一发光元件LD1可以设置在第一电极ELT1与第二电极ELT2之间，并且第二发光元件LD2可以设置在第二电极ELT2与第三电极ELT3之间。
如上所述，第一子像素SPXL1可以包括用于改变电极ELT1至ELT3的表面轮廓的堤图案BNP1至BNP3，并且限定或分隔其中布置有发光元件LD的第一路径LN1和第二路径LN2的第二堤图案BNP2可以包括沿着延伸方向(例如，第二方向DR2)彼此分开或分隔开的第一子图案BNP2-1和第二子图案BNP2-2。在显示装置的制造工艺中，可以通过第一子图案BNP2-1与第二子图案BNP2-2之间的空间允许发光元件LD在第一路径LN1与第二路径LN2之间进行移动，因此在第一路径LN1和第二路径LN2中对准的发光元件LD的数量可以变得均匀。因此，可以减小或降低第一路径LN1与第二路径LN2之间的亮度变化以及像素PXL之间的亮度变化。
虽然在图5中已经示出了其中第二堤图案BNP2包括两个子图案(即，第一子图案BNP2-1和第二子图案BNP2-2)的情况，但是子图案的数量(和子图案之间的分隔空间)不限于此。例如，子图案的数量(和子图案之间的分隔空间)可以根据发射区域EMA的尺寸(即，面积和长度)、路径的数量等而不同地改变。
图6A是示出了图5中所示的像素的实施例的平面图。
参照图5和图6A，第一子像素SPXL1可以包括第一像素电极CNE1、第一中间电极CTE1和第二像素电极CNE2。第一子像素SPXL1可以具有图4A中所示的像素结构(或两个串联级)。术语“像素电极”和“中间电极”用于与电极(或对准电极)区分开，并且对应的组件(即，电极)不受术语的限制。
第一像素电极CNE1可以定位为与第一发光元件LD1的第一端部和第一电极ELT1叠置。第一像素电极CNE1可以与第一电极ELT1对应地在第二方向DR2上延伸。第一像素电极CNE1可以连接到第一发光元件LD1的第一端部。第一像素电极CNE1可以构成发光单元EMU(见图4A)的阳极，并且通过接触孔等连接到图4A中所示的第一晶体管T1。第一像素电极CNE1可以与第一电极ELT1电分离或电绝缘。然而，公开不限于此。例如，第一像素电极CNE1可以电连接到第一电极ELT1。
第一中间电极CTE1可以与第一发光元件LD1的第二端部和第二电极ELT2叠置。此外，第一中间电极CTE1可以与第二发光元件LD2的第一端部和第三电极ELT3叠置。第一中间电极CTE1可以将第一发光元件LD1的第二端部和第二发光元件LD2的第一端部彼此物理和/或电连接。
例如，第一中间电极CTE1的第一子中间电极CTE_S1可以与第一发光元件LD1的第二端部和第二电极ELT2叠置，并且第一中间电极CTE1的第二子中间电极CTE_S2可以与第二发光元件LD2的第一端部和第三电极ELT3叠置。第一中间电极CTE1可以以其中第一中间电极CTE1绕过第二像素电极CNE2的形式延伸。第一子中间电极CTE_S1可以与第二电极ELT2对应地在第二方向DR2上延伸，并且第二子中间电极CTE_S2可以与第三电极ELT3对应地在第二方向DR2上延伸。第一中间电极CTE1甚至可以设置在第一子图案BNP2-1与第二子图案BNP2-2之间的区域中。
第二像素电极CNE2可以定位为与第二发光元件LD2的第二端部和第二电极ELT2叠置。第二像素电极CNE2可以与第二电极ELT2对应地在第二方向DR2上延伸。第二像素电极CNE2甚至可以设置在第一子图案BNP2-1与第二子图案BNP2-2之间的区域中。第二像素电极CNE2可以连接到第二发光元件LD2的第二端部。第二像素电极CNE2可以构成发光单元EMU(见图4A)的阴极，并且通过接触孔等连接到图4A中所示的第二电力线PL2。第二像素电极CNE2可以与第二电极ELT2电分离或电绝缘。然而，公开不限于此。例如，第二像素电极CNE2可以电连接到第二电极ELT2。
第一像素电极CNE1、第二像素电极CNE2、第一中间电极CTE1的第一子中间电极CTE_S1和第一中间电极CTE1的第二子中间电极CTE_S2在平面图中可以具有沿着第二方向DR2延伸的条形状，但是公开不限于此。在一些实施例中，第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1的形状可以在其中第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1稳定地电连接到发光元件LD中的每个的范围内不同地改变。例如，第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1的形状可以根据电极ELT1至ELT3的形状和/或像素结构(或串联/并联混合结构，例如，包括在第一子像素SPXL1中的串联级的数量)而改变。
图6B是示出了图5中所示的像素的另一实施例的平面图。
参照图5、图6A和图6B，除了第一像素电极CNE1_1和第二像素电极CNE2_1以及中间电极CTE1至CTE3之外，图6B中所示的子像素SPXL1至SPXL3可以分别与图6A中所示的子像素SPXL1至SPXL3基本上相同或相似。因此，将不重复重叠的描述。
第一子像素SPXL1可以包括第一像素电极CNE1_1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第二像素电极CNE2_1。第一子像素SPXL1可以包括四个串联级。
第一像素电极CNE1_1(或第一接触电极)可以位于第一子发射区域EMA_S1中以与第一发光元件LD1_1的第一端部和第一电极ELT1叠置。
第一中间电极CTE1(或第二接触电极)可以位于第一子发射区域EMA_S1中以与第一发光元件LD1_1的第二端部和第二电极ELT2叠置。此外，第一中间电极CTE1可以位于第二子发射区域EMA_S2中，以与第二发光元件LD2_1的第一端部和第一电极ELT1叠置。为此，第一中间电极CTE1的一部分可以在第一子发射区域EMA_S1与第二子发射区域EMA_S2之间具有弯曲形状。第一中间电极CTE1甚至可以设置在第一子图案BNP2-1与第二子图案BNP2-2之间的区域中，并且在该区域中具有弯曲形状。第一中间电极CTE1可以将第一发光元件LD1_1的第二端部和第二发光元件LD2_1的第一端部彼此物理和/或电连接。
第二中间电极CTE2可以位于第二子发射区域EMA_S2中以与第二发光元件LD2_1的第二端部和第二电极ELT2叠置。此外，第二中间电极CTE2可以位于第三子发射区域EMA_S3中，以与第三发光元件LD3_1的第一端部和第三电极ELT3叠置。第二中间电极CTE2可以具有绕过第三中间电极CTE3的形状。第二中间电极CTE2可以将第二发光元件LD2_1的第二端部和第三发光元件LD3_1的第一端部彼此物理连接和/或电连接。
第三中间电极CTE3可以位于第三子发射区域EMA_S3中以与第三发光元件LD3_1的第二端部和第二电极ELT2叠置。此外，第三中间电极CTE3可以位于第四子发射区域EMA_S4中以与第四发光元件LD4_1的第一端部和第三电极ELT3叠置。为此，第三中间电极CTE3的一部分可以具有在第三子发射区域EMA_S3与第四子发射区域EMA_S4之间的弯曲形状。第三中间电极CTE3甚至可以设置在第一子图案BNP2-1与第二子图案BNP2-2之间的区域中，并且在该区域中具有弯曲形状。第三中间电极CTE3可以将第三发光元件LD3_1的第二端部和第四发光元件LD4_1的第一端部彼此物理连接和/或电连接。
第二像素电极CNE2_1可以位于第四子发射区域EMA_S4中以与第四发光元件LD4_1的第二端部和第二电极ELT2叠置。
第一发光元件LD1_1、第二发光元件LD2_1、第三发光元件LD3_1和第四发光元件LD4_1可以通过中间电极CTE1至CTE3彼此串联连接在第一像素电极CNE1_1与第二像素电极CNE2_1之间。第一发光元件LD1_1可以构成第一串联级，第二发光元件LD2_1可以构成第二串联级，第三发光元件LD3_1可以构成第三串联级，并且第四发光元件LD4_1可以构成第四串联级。
图7是示出了沿着图5中所示的线I-I’截取的第一子像素的实施例的示意性剖视图。图8是示出了沿着图5中所示的线II-II’截取的第一子像素的实施例的示意性剖视图。图9是示出了图8中所示的第一子像素的制造工艺的示意性剖视图。
在图7至图9中，简化并且示出了第一子像素SPXL1(或子像素SPXL)，使得每个电极仅被示出为单膜电极并且每个绝缘层仅被示出为单膜绝缘层。然而，公开不限于此。
参照图5至图9，第一子像素SPXL1可以包括设置在基底SUB上的像素电路层PCL和显示元件层DPL。
基底SUB可以构成基体构件，并且可以是刚性或柔性基底或膜。在实施例中，基底SUB可以被构造为由玻璃或钢化玻璃制成的刚性基底、由塑料或金属制成的柔性基底(或薄膜)或者至少一个绝缘层。基底SUB的材料和/或性质没有具体限制。在实施例中，基底SUB可以是基本上透明的。术语“基本上透明”可以意指可以以预定(或可选择)透射率或更大透射率透射光。在另一实施例中，基底SUB可以是半透明的或不透明的。在另一实施例中，基底SUB可以包括反射材料。
像素电路层PCL可以包括第一晶体管T1和第二电力线PL2。此外，像素电路层PCL可以包括多个绝缘层BFL、GI、ILD和PSV。第一晶体管T1可以包括下导电层BML、半导体图案ACT、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。
下导电层BML可以设置在基底SUB上。下导电层BML可以与第一晶体管T1的半导体图案ACT叠置，并且构成第一晶体管T1的背栅电极。
下导电层BML可以包括导电材料。例如，导电材料可以包括钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及它们的氧化物或合金。下导电层BML可以形成为单个层或多层。
缓冲层BFL可以设置在下导电层BML之上。缓冲层BFL可以防止杂质扩散到电路元件中。缓冲层BFL可以被构造为单个层。在另一实施例中，缓冲层BFL可以被构造为包括至少两层的多层。在缓冲层BFL形成为多层的情况下，所述层可以由相同的材料形成或由不同的材料形成。
半导体图案ACT可以设置在缓冲层BFL上。在实施例中，半导体图案ACT可以包括与第一晶体管电极TE1接触的第一区、与第二晶体管电极TE2接触的第二区以及位于第一区与第二区之间的沟道区。在一些实施例中，第一区和第二区中的一个可以是源区，并且第一区和第二区中的另一个可以是漏区。
在一些实施例中，半导体图案ACT可以由多晶硅、非晶硅、氧化物半导体等制成。半导体图案ACT的沟道区可以是未掺杂任何杂质的半导体图案，并且可以是本征半导体。半导体图案ACT的第一区和第二区中的每个可以是掺杂有杂质的半导体。
栅极绝缘层GI可以设置在缓冲层BFL和半导体图案ACT上。在实施例中，栅极绝缘层GI可以设置在半导体图案ACT与栅电极GE之间。栅极绝缘层GI可以包括无机材料。例如，无机材料可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、氧化钛(TiOx)或它们的组合。栅极绝缘层GI可以被构造有单个层或多层。
第一晶体管T1的栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以在第三方向DR3上与半导体图案ACT叠置。栅电极GE可以包括导电材料，并且形成为单个层或多层。例如，栅电极GE可以形成为其中钛(Ti)、铜(Cu)和/或氧化铟锡(ITO)顺序地或重复地堆叠的多层。
层间绝缘层ILD可以设置在栅电极GE之上。在实施例中，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。层间绝缘层ILD可以包括无机材料，并且被构造为单个层或多层。
第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2以及第二电力线PL2可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第二电力线PL2可以设置在同一层中。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第二电力线PL2可以通过同一工艺同时形成，但是公开不必限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以在第三方向DR3上与半导体图案ACT叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案ACT。例如，第一晶体管电极TE1可以通过穿透层间绝缘层ILD和栅极绝缘层GI的接触孔电连接到半导体图案ACT的第一区。此外，第一晶体管电极TE1可以通过穿透层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔电连接到下导电层BML。第二晶体管电极TE2可以通过穿透层间绝缘层ILD和栅极绝缘层GI的接触孔电连接到半导体图案ACT的第二区。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。
第二电力线PL2可以构成参照图4A所描述的第二电力线PL2。
第一晶体管电极TE1和第二晶体管电极TE2以及第二电力线PL2可以包括导电材料，并且形成为单个层或多层。
保护层PSV(或过孔层)可以设置在第一晶体管电极TE1和第二晶体管电极TE2以及第二电力线PL2之上。
保护层PSV可以由有机材料制成，并且使台阶差平坦化。例如，有机材料可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机材料。然而，公开不必限于此，并且保护层PSV可以包括无机材料。在另一示例中，包括无机材料的绝缘层可以设置在包括有机材料的保护层PSV与第一晶体管电极TE1和第二晶体管电极TE2之间。
显示元件层DPL可以设置在保护层PSV上。显示元件层DPL可以包括堤图案BNP1至BNP3、电极ELT1至ELT3、第一绝缘层INS1、发光元件LD、第二绝缘层INS2(或第二绝缘图案)、第一像素电极CNE1和第二像素电极CNE2以及第一中间电极CTE1。
堤图案BNP1至BNP3可以设置在保护层PSV上。堤图案BNP1至BNP3可以包括至少一种有机材料和/或至少一种无机材料。堤图案BNP1至BNP3可以在第三方向DR3上具有几μm的厚度。
堤图案BNP1至BNP3可以具有各种形状。在实施例中，堤图案BNP1至BNP3可以具有在第三方向DR3上从基底SUB突出的形状。另外，堤图案BNP1至BNP3可以形成为具有相对于基底SUB以预定(或可选择)角度倾斜的倾斜表面。然而，公开不必限于此，并且堤图案BNP1至BNP3可以具有具备弯曲形状、台阶形状等的侧壁。在实施例中，堤图案BNP1至BNP3在剖视图中可以具有半圆形形状、半椭圆形形状等。
电极ELT1至ELT3可以设置在保护层PSV和堤图案BNP1至BNP3上。例如，第一电极ELT1可以设置在第一堤图案BNP1之上，第二电极ELT2可以设置在第二堤图案BNP2之上，并且第三电极ELT3可以设置在第三堤图案BNP3之上。
电极ELT1至ELT3可以至少部分地覆盖堤图案BNP1至BNP3的侧表面和/或顶表面。设置在堤图案BNP1至BNP3的顶部上的电极ELT1至ELT3可以具有与堤图案BNP1至BNP3对应的形状。在实施例中，设置在堤图案BNP1至BNP3之上的电极ELT1至ELT3可以包括具有与堤图案BNP1至BNP3的形状对应的形状的倾斜表面或弯曲表面。堤图案BNP1至BNP3和电极ELT1至ELT3构成反射构件，并且可以反射从发光元件LD发射的光并且在第一子像素SPXL1的正向方向上(即，在第三方向DR3上)引导反射光，从而改善显示装置的发光效率。
如图8中所示，第二电极ELT2可以设置在其中未设置第二堤图案BNP2的区域(即，第一子图案BNP2-1与第二子图案BNP2-2之间的区域)中。
电极ELT1至ELT3可以包括至少一种导电材料。在实施例中，电极ELT1至ELT3可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等的各种金属材料之中的至少一种金属或包括其的任何合金、至少一种导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂的氧化锡(FTO))以及导电聚合物之中的至少一种导电材料(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))，但是公开不必限于此。
第一绝缘层INS1可以设置在电极ELT1至ELT3之上。第一绝缘层INS1可以包括无机材料，并且被构造为单个层或多层。第一绝缘层INS1可以在第三方向DR3上具有几十nm至几百nm的厚度。
第一堤BNK1可以设置在第一绝缘层INS1上。第一堤BNK1可以包括与发射区域EMA叠置的开口。第一堤BNK1的开口可以在将发光元件LD供应到第一子像素SPXL1的工艺中提供其中可以设置有发光元件LD的空间。例如，期望种类和/或期望量的墨(例如，包括发光元件LD的混合液体)可以供应到被第一堤BNK1的开口分隔的空间。
第一堤BNK1可以包括有机材料。然而，公开不必限于此，并且第一堤BNK1可以包括无机材料。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以设置在第一堤BNK1的开口中，以设置在堤图案BNP1至BNP3之间和/或电极ELT1至ELT3之间。在一些实施例中，发光元件LD可以在第三方向DR3上与电极ELT1至ELT3部分地叠置。
发光元件LD可以以其中发光元件LD分散在墨中的形式准备，以通过喷墨印刷工艺等供应到第一子像素SPXL1。在实施例中，如图9中所示，可以将发光元件LD分散在挥发性溶剂SOL中以提供到第一子像素SPXL1。接下来，在如上所述将对准信号供应到电极ELT1至ELT3的情况下，在电极ELT1至ELT3之间形成电场时发光元件LD可以在电极ELT1至ELT3之间对准。如上面参照图5所描述的，由于在第二堤图案BNP2的第一子图案BNP2-1和第二子图案BNP2-2之间不存在任何台阶，因此发光元件LD可以在第一路径LN1与第二路径LN2(见图5)之间移动，并且可以减少或防止发光元件LD偏差地设置在特定路径中。在对准发光元件LD之后，可以通过其它工艺挥发或去除溶剂，使得可以稳定地布置发光元件LD。
第二绝缘层INS2可以设置在发光元件LD上。例如，第二绝缘层INS2可以部分地设置在发光元件LD上，并且暴露发光元件LD的第一端部EP1和第二端部EP2。在第二绝缘层INS2在完全地对准发光元件LD之后形成在发光元件LD上的情况下，可以防止发光元件LD与发光元件LD对准处的位置分离。
第二绝缘层INS2可以包括有机材料。然而，公开不限于此。例如，第二绝缘层INS2可以包括无机材料。
第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1可以设置在发光元件LD的被第二绝缘层INS2暴露的第一端部EP1和第二端部EP2上。
第一像素电极CNE1可以直接设置在第一发光元件LD1的第一端部EP1上，以与第一发光元件LD1的第一端部EP1接触。第一像素电极CNE1可以通过穿透保护层PSV的接触孔等电连接到第一晶体管T1的第一晶体管电极TE1。
第一中间电极CTE1的第一子中间电极CTE_S1可以直接设置在第一发光元件LD1的第二端部EP2上，以与第一发光元件LD1的第二端部EP2接触。第一中间电极CTE1的第二子中间电极CTE_S2可以直接设置在第二发光元件LD2的第一端部EP1上，以与第二发光元件LD2的第一端部EP1接触。例如，第一中间电极CTE1可以将第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部EP1彼此电连接。
第二像素电极CNE2可以直接设置在第二发光元件LD2的第二端部EP2上，以与第二发光元件LD2的第二端部EP2接触。第二像素电极CNE2可以通过穿透保护层PSV的接触孔等电连接到第二电力线PL2。
第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1可以由各种透明导电材料形成。因此，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以在穿过第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1的同时沿第三方向DR3发射到外部。透明导电材料可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO))、导电聚合物(诸如PEDOT)等。
在实施例中，第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1可以被构造为相同的导电层。在实施例中，第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1可以通过同一工艺同时形成。因此，可以减少掩模的数量，并且可以简化制造工艺。
在一些实施例中，外涂层(未示出)可以设置在第一像素电极CNE1、第二像素电极CNE2和第一中间电极CTE1之上。外涂层可以是包括无机材料或有机材料的绝缘层。在实施例中，外涂层可以具有其中至少一个无机层和至少一个有机层彼此交替地堆叠的结构。外涂层可以整个地覆盖显示元件层DPL，从而防止外部水分、湿气等被引入到包括发光元件LD的显示元件层DPL中。外涂层可以使显示元件层DPL的顶表面平坦化。
在一些实施例中，显示元件层DPL可以选择性地包括光学层，或者光学层可以进一步设置在显示元件层DPL上。在实施例中，显示元件层DPL还可以包括颜色转换层，颜色转换层包括用于将从发光元件LD发射的光转换为特定颜色的光的颜色转换颗粒。此外，显示元件层DPL还可以包括仅允许特定波长带的光通过其透射的滤色器。将参照图10A至图10C描述颜色转换层。
图10A、图10B和图10C均是示出了根据公开的实施例的沿着图5中所示的线I-I’截取的第一子像素的剖视图。
图10B和图10C示出了关于颜色转换层CCL的位置的图10A的修改实施例。例如，在图10B中公开了其中颜色转换层CCL通过连续工艺位于显示元件层DPL的顶部上的实施例，并且在图10C中公开了其中包括颜色转换层CCL的上基底U_SUB通过粘合工艺位于显示元件层DPL上的实施例。关于图10A至图10C中所示的实施例，将描述与上述实施例(例如，图7中所示的实施例)的部分不同的部分以避免冗余。
参照图7至图10A，第一子像素SPXL1可以包括位于发射区域EMA中的颜色转换层CCL和位于非发射区域NEA中的第二堤BNK2。
第二堤BNK2可以在第一子像素SPXL1的非发射区域NEA中设置在第一堤BNK1上。第二堤BNK2可以在平面图中围绕发射区域EMA，并且是通过限定要供应颜色转换层CCL处的位置来限定发射区域EMA的结构。在实施例中，第二堤BNK2可以是通过限定在第一子像素SPXL1中供应(或输入)颜色转换层CCL处的位置来设定发射区域EMA的结构。
第二堤BNK2可以包括光阻挡材料。在实施例中，第二堤BNK2可以是黑矩阵。在一些实施例中，第二堤BNK2可以被构造为包括至少一种光阻挡材料和/或至少一种反射材料，以允许从颜色转换层CCL发射的光在显示装置的图像显示方向(或第三方向DR3)上前进，从而改善颜色转换层CCL的发光效率。
颜色转换层CCL可以在被第二堤BNK2围绕的发射区域EMA中设置在第一像素电极CNE1、第一中间电极CTE1和第二像素电极CNE2上(或者在第一像素电极CNE1、第一中间电极CTE1和第二像素电极CNE2的顶部上)。
颜色转换层CCL可以包括与特定颜色对应的颜色转换颗粒QD(或波长转换颗粒)。在实施例中，颜色转换层CCL可以包括用于将从发光元件LD发射的第一颜色(或第一波长带)的光转换为第二颜色(特定颜色或第二波长带)的光的颜色转换颗粒QD。
在第一子像素SPXL1是红色像素(或红色子像素)的情况下，颜色转换层CCL可以包括红色量子点的颜色转换颗粒QD，颜色转换颗粒QD将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如，红色的光。
在第一子像素SPXL1是绿色像素(或绿色子像素)的情况下，颜色转换层CCL可以包括绿色量子点的颜色转换颗粒QD，颜色转换颗粒QD将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如，绿色的光。
在第一子像素SPXL1是蓝色像素(或蓝色子像素)的情况下，颜色转换层CCL可以包括蓝色量子点的颜色转换颗粒QD，颜色转换颗粒QD将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如，蓝色的光。
在一些实施例中，在第一子像素SPXL1是蓝色像素(或蓝色子像素)的情况下，第一子像素SPXL1可以包括代替包括颜色转换颗粒QD的颜色转换层CCL或除了包括颜色转换颗粒QD的颜色转换层CCL之外的包含光散射颗粒SCT的光散射层。在实施例中，在发光元件LD发射蓝色系列光的情况下，第一子像素SPXL1可以包括包含光散射颗粒SCT的光散射层。在一些实施例中，可以省略上述光散射层。在其它实施例中，在第一子像素SPXL1是蓝色像素(或蓝色子像素)的情况下，可以设置透明聚合物代替颜色转换层CCL。
第四绝缘层INS4可以设置在颜色转换层CCL和第二堤BNK2之上。
第四绝缘层INS4可以整个地(或全部地)设置在基底SUB上以覆盖第二堤BNK2和颜色转换层CCL。第四绝缘层INS4可以直接设置在第二堤BNK2和颜色转换层CCL之上。第四绝缘层INS4可以包括无机材料。第四绝缘层INS4可以整个地覆盖第二堤BNK2和颜色转换层CCL，从而防止外部水分、湿气等引入到显示元件层DPL中。
第四绝缘层INS4可以减小由于设置在其下方的组件而出现的台阶差，并且具有平坦表面。在实施例中，第四绝缘层INS4可以包括有机材料。第四绝缘层INS4可以是公共地设置在显示区域DA中的层，但是公开不限于此。
滤色器层CFL可以设置在第四绝缘层INS4上。
在图10A中所示的实施例中，滤色器层CFL可以包括与子像素SPXL中的每个的颜色对应的滤色器CF。例如，滤色器层CFL可以包括设置在第一子像素SPXL1的颜色转换层CCL上的第一滤色器CF1、设置在沿第一方向DR1与第一子像素SPXL1相邻的子像素SPXL的颜色转换层CCL上的第二滤色器CF2以及设置在沿第一方向DR1与第一子像素SPXL1相邻的另一子像素SPXL的颜色转换层CCL上的第三滤色器CF3。在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置为在非发射区域NEA中彼此叠置，以阻挡相邻的子像素SPXL之间的光干涉。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的每个可以包括用于允许在颜色转换层CCL中转换的特定颜色的光通过其选择性地透射的滤色器材料。在实施例中，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，并且第三滤色器CF3可以是蓝色滤色器。上述滤色器CF可以设置在第四绝缘层INS4的表面上以与颜色转换层CCL对应。
在图10B中所示的实施例中，滤色器层CFL可以包括第一滤色器CF1和光阻挡图案LBP。第一滤色器CF1可以位于子像素SPXL中的每个的发射区域EMA中，并且在对应的子像素SPXL的颜色转换层CCL上设置在第四绝缘层INS4上。光阻挡图案LBP可以位于非发射区域NEA中，并且在对应的子像素SPXL(例如，第一子像素SPXL1)的第二堤BNK2上设置在第四绝缘层INS4上。光阻挡图案LBP可以位于第四绝缘层INS4的表面上以与第一滤色器CF1相邻。光阻挡图案LBP可以与第一堤BNK1和第二堤BNK2叠置。光阻挡图案LBP可以包括用于防止其中光在相邻的子像素SPXL之间泄漏的漏光缺陷的光阻挡材料。在实施例中，光阻挡图案LBP可以包括黑矩阵。光阻挡图案LBP可以防止从相邻的子像素SPXL中的每个发射的光的颜色混合。
封装层ENC可以设置和/或形成在滤色器层CFL上。
封装层ENC可以包括第五绝缘层INS5。第五绝缘层INS5可以是包括无机材料或有机材料的绝缘层。第五绝缘层INS5可以整个地覆盖位于其下方的组件，由此防止外部水分、湿气等被引入到滤色器层CFL和显示元件层DPL中。
在根据上述实施例的包括第一子像素SPXL1的显示装置中，颜色转换层CCL和滤色器CF可以设置在发光元件LD之上，使得可以通过颜色转换层CCL和滤色器CF发射具有优异的颜色再现性的光，从而改善发光效率。
在实施例中，第五绝缘层INS5可以形成为多层。例如，第五绝缘层INS5可以包括至少两个无机层和置于至少两个无机层之间的至少一个有机层。然而，第五绝缘层INS5的材料和/或结构可以不同地改变。在一些实施例中，至少一个外涂层、至少一个填料层和/或上基底可以进一步设置在第五绝缘层INS5的顶部上。
在上述实施例中，已经描述了颜色转换层CCL直接形成在第一像素电极CNE1、第一中间电极CTE1和第二像素电极CNE2上。然而，公开不限于此。在一些实施例中，颜色转换层CCL可以形成在单独的基底(例如，如图10C中所示的上基底U_SUB)上，以通过中间层CTL等结合到包括第一像素电极CNE1、第一中间电极CTE1和第二像素电极CNE2的显示元件层DPL。
中间层CTL可以是透明粘合层(或内聚层)，例如，用于加强显示元件层DPL与上基底U_SUB之间的粘合力的光学透明粘合剂，但是公开不限于此。在一些实施例中，中间层CTL可以是用于转换从发光元件LD发射并且朝向上基底U_SUB前进的光的折射率的折射率转换层，从而改善像素PXL的发光亮度。在一些实施例中，中间层CTL可以包括由具有绝缘性质和粘合性质的绝缘材料形成的填料。
上基底U_SUB可以构成显示装置的封装基底和/或窗构件。上基底U_SUB可以包括基体层BSL(或基体基底)、颜色转换层CCL、第一滤色器CF1(或滤色器CF(见图10A))、第一光阻挡图案LBP1和第二光阻挡图案LBP2以及第一覆盖层CPL1和第二覆盖层CPL2。
基体层BSL可以是刚性基底或柔性基底，并且基体层BSL的材料和性质没有具体限制。基体层BSL和基底SUB可以由相同材料或不同材料形成。
在图10C中，颜色转换层CCL和第一滤色器CF1可以设置在基体层BSL的表面上以面对显示元件层DPL。第一滤色器CF1可以设置在基体层BSL的表面上以与颜色转换层CCL对应。
第一覆盖层CPL1可以设置和/或形成在第一滤色器CF1与颜色转换层CCL之间。
第一覆盖层CPL1可以位于第一滤色器CF1之上，从而覆盖第一滤色器CF1。因此，第一覆盖层CPL1可以保护第一滤色器CF1。第一覆盖层CPL1可以是包括无机材料或有机材料的绝缘层。
光阻挡图案LBP1和LBP2可以定位为与颜色转换层CCL和第一滤色器CF1相邻。光阻挡图案LBP1和LBP2可以设置在基体层BSL的表面上以与第一子像素SPXL1的非发射区域NEA对应。光阻挡图案LBP1和LBP2可以包括第一光阻挡图案LBP1和第二光阻挡图案LBP2。
第一光阻挡图案LBP1可以位于基体层BSL的表面上，并且定位为与第一滤色器CF1相邻。
第一覆盖层CPL1可以设置在第一光阻挡图案LBP1上。
第二光阻挡图案LBP2可以设置在第一覆盖层CPL1的表面上以与第一光阻挡图案LBP1对应。第二光阻挡图案LBP2可以是黑矩阵。第一光阻挡图案LBP1和第二光阻挡图案LBP2可以包括相同的材料。在实施例中，第二光阻挡图案LBP2可以是限定第一子像素SPXL1的发射区域EMA的结构。第二光阻挡图案LBP2可以具有限定发射区域EMA的坝结构，在供应颜色转换层CCL的工艺中颜色转换层CCL要被供应到发射区域EMA。
第二覆盖层CPL2可以整个地设置和/或形成在颜色转换层CCL和第二光阻挡图案LBP2之上。
第二覆盖层CPL2可以包括无机材料。然而，公开不限于此。在一些实施例中，第二覆盖层CPL2可以包括有机材料。第二覆盖层CPL2可以位于颜色转换层CCL之上，从而保护颜色转换层CCL免受外部水分、湿气等的影响。因此，可以进一步改善颜色转换层CCL的可靠性。
图11是示出了包括在图3中所示的显示装置中的像素的对比实施例的平面图。图12是示出了通过拍摄图11中所示的像素所获得的图像的视图。
参照图3、图5和图11，除了第二堤图案BNP2_C之外，图11中所示的像素PXL_C和子像素SPXL1_C、SPXL2_C和SPXL3_C分别与图5中所示的像素PXL和子像素SPXL1至SPXL3基本上相同或相似。因此，将不重复重叠的描述。
第二堤图案BNP2_C可以与第二电极ELT2叠置，并且与第二电极ELT2对应地沿着第二方向DR2延伸。第二堤图案BNP2_C可以在第一方向DR1上将一个发射区域EMA划分成两个子发射区域，并且跨越发射区域EMA延伸。
如参照图9所描述的，可以以其中发光元件LD分散在墨中的形式准备发光元件LD，以通过喷墨印刷工艺等供应到第一子像素SPXL1_C的发射区域EMA。随着显示装置的分辨率变得较高，第一子像素SPXL1_C和发射区域EMA的尺寸可以变得较小。因此，供应到发射区域EMA的墨滴的数量可以减少，并且可以仅向发射区域EMA的中心供应墨。可以将发光元件LD集中地供应到特定路径。
参照图12，在第一图像IMAGE1中可以看出，墨沿着墨边界被供应到整个发光区域。然而，仅一个第一发光元件LD1设置在左路径(或第一路径)中，并且约10个第二发光元件LD2设置在右路径(或第二路径)中。
类似地，参照第二图像IMAGE2，约10个第一发光元件LD1设置在左路径(或第一路径)中，并且仅一个第二发光元件LD2设置在右路径(或第二路径)中。
例如，在发光元件LD未设置在路径中的情况下或者在发光元件LD在相反方向上布置的情况下，驱动电流可能不会流过对应的路径，并且子像素可能不会发射光。例如，可能会出现暗点。由于流过每个发光元件LD的电流量针对每个路径而变化，因此子像素可能会发射具有与期望亮度不同的亮度的光，并且可能会在子像素之间引起亮度变化。
因此，图5中所示的第一子像素SPXL1可以包括在发射区域EMA中彼此分离的第一子图案BNP2-1和第二子图案BNP2-2，并且可以允许发光元件LD在第一路径LN1与第二路径LN2之间通过第一子图案BNP2-1与第二子图案BNP2-2之间的空间移动。因此，可以减少暗点缺陷，针对每个路径对准的发光元件LD的数量可以变得均匀，并且可以减少亮度变化。在修复具有暗点缺陷的缺陷像素的情况下，可以通过第一子图案BNP2-1和第二子图案BNP2-2来增大修复成功率。
图13和图14是示出了包括在图3中所示的显示装置中的像素的另一实施例的平面图。
参照图3、图5、图13和图14，除了第二堤图案BNP2的子图案BNP2-1和BNP2-2的尺寸(或在第二方向DR2上的长度)和布置之外，图13中所示的像素PXL可以与图5中所示的像素PXL基本上相同或相似。因此，将不重复重叠的描述。
如图13中所示，第一子图案BNP2-1和第二子图案BNP2-2的一端可以在发射区域EMA的中心处彼此分隔开，并且第一子图案BNP2-1和第二子图案BNP2-2的另一端(例如，第二堤图案BNP2的最上部分和最下部分)可以与第一堤BNK1分隔开。例如，图13中所示的第一子图案BNP2-1和第二子图案BNP2-2可以以岛形状设置在发射区域EMA中。
除了第一子图案BNP2-1与第二子图案BNP2-2之间的空间(或不连续区域)之外，可以允许发光元件LD通过第一子图案BNP2-1与第一堤BNK1之间的空间(或不连续区域)以及第二子图案BNP2-2与第一堤BNK1之间的空间(或不连续区域)移动。第一子图案BNP2-1与第一堤BNK1之间的距离以及第二子图案BNP2-2与第一堤BNK1之间的距离可以等于或类似于第一距离D1，但是公开不限于此。如参照图5所描述的，通过考虑第二堤图案BNP2的功能，距离的总和(或不连续区域的总长度)可以是发射区域EMA的在第二方向DR2上的长度的约10％至约20％。
如图14中所示，第二堤图案BNP2可以包括沿着第二方向DR2彼此分离或分隔开的第一子图案BNP2-1、第二子图案BNP2-2和第三子图案BNP2-3。第一子图案BNP2-1、第二子图案BNP2-2和第三子图案BNP2-3的在第二方向DR2上的长度可以彼此相同或不同。
第一子图案BNP2-1可以与第一堤BNK1叠置，但是公开不限于此。例如，如图13中所示的实施例所示，第一子图案BNP2-1可以与第一堤BNK1分隔开。
第二子图案BNP2-2可以在第二方向DR2上与第一子图案BNP2-1分隔开第一距离D1。
第三子图案BNP2-3可以在第二方向DR2上与第二子图案BNP2-2分隔开第二距离D2。第二距离D2可以等于或类似于第一距离D1，但是公开不限于此。第三子图案BNP2-3可以与第一堤BNK1叠置，但是公开不限于此。例如，第三子图案BNP2-3可以与第一堤BNK1分隔开。
如参照图5所描述的，通过考虑第二堤图案BNP2的功能，第一距离D1和第二距离D2的总和可以是发射区域EMA的在第二方向DR2上的长度的约10％至约20％。
虽然在图14中已经示出了其中第二堤图案BNP2包括三个子图案BNP2-1至BNP2-3的情况，但是公开不限于此。通过考虑发射区域EMA的尺寸(即，面积和长度)、路径的数量等，第二堤图案BNP2可以包括四个或更多个子图案。
图15是示出了包括在图3中所示的显示装置中的像素的另一实施例的平面图。图16是示出了沿着图15中所示的线IV-IV’截取的第一子像素的实施例的示意性剖视图。
参照图3、图5和图15，除了第四子图案BNP2-4之外，图15中所示的像素PXL_1和子像素SPXL1_1、SPXL2_1和SPXL3_1分别与图5中所示的像素PXL和子像素SPXL1至SPXL3基本上相同或相似。沿着图15中所示的线III-III’截取的剖面可以与图7中所示的剖面相同。因此，将不重复重叠的描述。
第二堤图案BNP2还可以包括第四子图案BNP2-4(部分或区域)。第四子图案BNP2-4可以设置在第一子图案BNP2-1与第二子图案BNP2-2之间。第四子图案BNP2-4的在第三方向DR3上的第二高度H2(第四子图案BNP2-4的厚度或顶表面的高度)可以与第一子图案BNP2-1和第二子图案BNP2-2中的每个的高度(或厚度)不同。例如，在发射区域EMA中，第二堤图案BNP2的高度或厚度可以沿着第二方向DR2(或延伸方向)变化。
如图16中所示，第四子图案BNP2-4的第二高度H2(或第二厚度)可以低于第一堤图案BNP1和第三堤图案BNP3中的每个的在第三方向DR3上的第一高度H1(或第一厚度)或第二堤图案BNP2的平均高度。第一堤图案BNP1和第三堤图案BNP3中的每个的第一高度H1可以等于第一子图案BNP2-1和第二子图案BNP2-2中的每个的高度。
在实施例中，第四子图案BNP2-4的第二高度H2可以是第一高度H1的约40％或更小。例如，第一高度H1可以是约2μm至约4μm或者约3μm，并且第二高度H2可以是1.5μm或更小。例如，具有第二高度H2的第四子图案BNP2-4可以通过使用半色调掩模形成堤图案BNP1至BNP3(例如，通过调节相对于第四子图案BNP2-4的曝光量、半色调掩模的透射率等)来形成。在第二高度H2是0的情况下，该实施例可以与图5中所示的实施例相同。
在形成具有相对低高度的第四子图案BNP2-4的情况下，即使发光元件LD在路径之间的移动速度(流速或移动量)减小，发光元件LD的移动也是可能的。在其中形成具有相对低高度的第四子图案BNP2-4的实施例中，与其中在第一子图案BNP2-1与第二子图案BNP2-2之间包括空白空间的实施例相比，可以改善第一子像素SPXL1_1的发光效率。
虽然在图15中已经示出了其中第二堤图案BNP2包括一个第四子图案BNP2-4的情况，但是公开不限于此。例如，第四子图案BNP2-4可以应用于图13和图14中所示的实施例的第二堤图案BNP2的不连续区域。图5和图13至图15中所示的实施例可以组合。例如，第二堤图案BNP2可以包括图5中所示的不连续区域和图15中所示的第四子图案BNP2-4两者。
根据公开，显示装置可以包括用于改变电极(或反射电极)的表面轮廓的堤图案。用于分隔发射区域或路径的第二堤图案可以不连续地延伸，并且可以包括至少一个不连续区域。因此，在显示装置的制造工艺中，发光元件可以通过不连续区域在发射区域之间或在路径之间移动，针对每个路径对准的发光元件的数量可以变得均匀，并且可以减少由发光元件的数量偏差引起的亮度变化。
以上描述是公开的技术特征的示例，并且公开所属领域的技术人员将能够进行各种修改和变化。因此，上述公开的实施例可以单独地或彼此组合地实现。
因此，公开中所公开的实施例不旨在限制公开的技术精神，而是描述公开的技术精神，并且公开的技术精神的范围不受这些实施例的限制。公开的保护范围应由权利要求解释，并且应解释为等同范围内的所有技术精神包括在公开的范围内。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
第一堤，限定发射区域；
第一堤图案、第二堤图案和第三堤图案，均设置在所述发射区域中，在第一方向上布置，并且在与所述第一方向相交的第二方向上延伸；
第一电极、第二电极和第三电极，在平面图中分别与所述第一堤图案、所述第二堤图案和所述第三堤图案叠置；以及
发光元件，布置在所述第一电极与所述第二电极之间以及所述第二电极与所述第三电极之间，
其中，所述第二堤图案不连续地设置。
2.根据权利要求1所述的显示装置，其特征在于，所述第二堤图案包括至少一个不连续区域，
其中，所述至少一个不连续区域位于所述发射区域的中心处，并且
其中，所述至少一个不连续区域的在所述第二方向上的长度在所述发光元件中的每个的长度的两倍至五倍的范围内。
3.根据权利要求1所述的显示装置，其特征在于，所述第二堤图案包括在所述第二方向上彼此分隔开的第一子图案和第二子图案，
其中，所述第二电极从所述第一子图案连续地延伸到所述第二子图案，并且覆盖所述第一子图案与所述第二子图案之间的区域，
其中，所述第一子图案与所述第二子图案之间的在所述第二方向上的距离在所述发光元件中的每个的长度的两倍至五倍的范围内，并且
其中，所述第一子图案与所述第二子图案之间的所述距离在10μm至20μm的范围内。
4.根据权利要求3所述的显示装置，其特征在于，所述显示装置还包括：
第一接触电极，在平面图中与所述第一电极叠置并且电连接到所述发光元件中的一些发光元件的第一端部；
第二接触电极，在平面图中与所述第二电极叠置并且电连接到所述发光元件中的所述一些发光元件的第二端部；以及
绝缘层，设置在所述第一接触电极和所述第二接触电极与所述第一电极和所述第二电极之间，
其中，在平面图中，所述第二接触电极在所述第一子图案与所述第二子图案之间的区域中具有弯曲形状，
其中，所述第一接触电极和所述第二接触电极与所述第一电极和所述第二电极电绝缘。
5.根据权利要求3所述的显示装置，其特征在于，所述第一子图案和所述第二子图案中的至少一个在平面图中与所述第一堤叠置，或者
其中，所述第一子图案和所述第二子图案在平面图中与所述第一堤分隔开。
6.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
颜色转换图案，设置在所述发光元件上，转换从所述发光元件入射的光的波长带，并且发射具有转换的所述波长带的所述光；以及
滤色器，设置在所述颜色转换图案上。
7.一种显示装置，其特征在于，所述显示装置包括：
第一堤图案、第二堤图案和第三堤图案，均设置在发射区域中，在第一方向上布置，并且在与所述第一方向相交的第二方向上延伸；
第一电极、第二电极和第三电极，分别设置在所述第一堤图案、所述第二堤图案和所述第三堤图案上；
第一堤，设置在所述第一电极至所述第三电极上并且限定所述发射区域；以及
发光元件，布置在所述第一电极与所述第二电极之间以及所述第二电极与所述第三电极之间，其中，
从所述发光元件发射的光被所述第一堤图案至所述第三堤图案上的所述第一电极至所述第三电极反射，以在与所述第一方向和所述第二方向相交的第三方向上前进，
所述第二堤图案包括一部分，并且
所述第二堤图案的所述一部分和所述第二堤图案的另一部分在所述第三方向上具有不同的厚度。
8.根据权利要求7所述的显示装置，其特征在于，所述第二堤图案的所述一部分的在所述第三方向上的厚度小于所述第二堤图案的在所述第三方向上的平均厚度，
其中，所述第二堤图案的所述一部分的所述厚度小于或等于所述第二堤图案的所述另一部分的在所述第三方向上的厚度的40％，并且
其中，所述第二堤图案的所述一部分的在所述第二方向上的长度在所述发光元件中的每个的长度的两倍至五倍的范围内。
9.根据权利要求7所述的显示装置，其特征在于，所述第二堤图案在平面图中与所述第一堤叠置并且跨越所述发射区域延伸。
10.根据权利要求7所述的显示装置，其特征在于，所述显示装置还包括：
颜色转换图案，设置在所述发光元件上，转换从所述发光元件发射的所述光的波长带，并且发射具有转换的所述波长带的所述光；以及
滤色器，设置在所述颜色转换图案上。
CN202321264140.0U 2022-06-09 2023-05-24 显示装置 Active CN220106526U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0070355 2022-06-09
KR1020220070355A KR20230170199A (ko) 2022-06-09 2022-06-09 표시 장치

Publications (1)

Publication Number Publication Date
CN220106526U true CN220106526U (zh) 2023-11-28

Family

ID=88869956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321264140.0U Active CN220106526U (zh) 2022-06-09 2023-05-24 显示装置

Country Status (3)

Country Link
US (1) US20230402570A1 (zh)
KR (1) KR20230170199A (zh)
CN (1) CN220106526U (zh)

Also Published As

Publication number Publication date
US20230402570A1 (en) 2023-12-14
KR20230170199A (ko) 2023-12-19

Similar Documents

Publication Publication Date Title
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
CN113675235A (zh) 像素和包括其的显示设备
US20220199677A1 (en) Display device
CN220106526U (zh) 显示装置
EP4312270A1 (en) Display device and manufacturing method of display device
US20230402578A1 (en) Display device
CN220441192U (zh) 显示装置
CN218632042U (zh) 显示装置
US20240154079A1 (en) Display device
US20230307461A1 (en) Display device
US20240088165A1 (en) Display device
US20240038785A1 (en) Display device
US20240105899A1 (en) Display device and method of manufacturing the same
US20220109085A1 (en) Display device and manufacturing method thereof
US20230282796A1 (en) Pixel and display device including the same
EP4336556A1 (en) Display device
CN117716506A (zh) 显示装置
CN116435444A (zh) 显示装置
KR20230088598A (ko) 표시 장치 및 이의 제조 방법
CN116568083A (zh) 显示装置及其制造方法
CN115955888A (zh) 显示装置
CN116264264A (zh) 显示装置
CN115458562A (zh) 显示装置和制造该显示装置的方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant