KR20230088598A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230088598A
KR20230088598A KR1020210176984A KR20210176984A KR20230088598A KR 20230088598 A KR20230088598 A KR 20230088598A KR 1020210176984 A KR1020210176984 A KR 1020210176984A KR 20210176984 A KR20210176984 A KR 20210176984A KR 20230088598 A KR20230088598 A KR 20230088598A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
insulating pattern
emitting element
contact electrode
Prior art date
Application number
KR1020210176984A
Other languages
English (en)
Inventor
김재희
강기녕
김인표
왕정국
이효정
차종환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210176984A priority Critical patent/KR20230088598A/ko
Priority to US18/076,241 priority patent/US20230187472A1/en
Priority to CN202211584783.3A priority patent/CN116259692A/zh
Publication of KR20230088598A publication Critical patent/KR20230088598A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 기판 상에서 상호 이격된 제1 전극 및 제2 전극을 포함한다. 발광 소자는 상기 제1 및 제2 전극들 상에 배치된다. 제1 절연 패턴은 상기 발광 소자 상에 배치된다. 제1 컨택 전극은 상기 제1 절연 패턴의 일측에 배치되며 상기 발광 소자의 제1 단부와 접촉한다. 제2 절연 패턴은 상기 제1 절연 패턴 상에 배치되며 상기 제1 컨택 전극을 부분적으로 커버한다. 제3 절연층은 상기 제2 절연 패턴 상에 배치된다. 제2 컨택 전극은 상기 제1 절연 패턴의 타측에 배치되며, 상기 제1 절연 패턴, 상기 제2 절연 패턴, 및 상기 제3 절연 패턴에 의해 노출된 상기 발광 소자의 제2 단부와 접촉한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은 발광 소자의 컨택을 개선할 수 있는 표시 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 실시예들에 따른 표시 장치는, 기판 상에서 상호 이격된 제1 전극 및 제2 전극; 상기 제1 및 제2 전극들 상에 배치되는 발광 소자; 상기 발광 소자 상에 배치되는 제1 절연 패턴; 상기 제1 절연 패턴의 일측에 배치되며 상기 발광 소자의 제1 단부와 접촉하는 제1 컨택 전극; 상기 제1 절연 패턴 상에 배치되며 상기 제1 컨택 전극을 부분적으로 커버하는 제2 절연 패턴; 상기 제2 절연 패턴 상에 배치되는 제3 절연층; 및 상기 제1 절연 패턴의 타측에 배치되며 상기 제1 절연 패턴, 상기 제2 절연 패턴, 및 상기 제3 절연 패턴에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제2 컨택 전극을 포함한다.
상기 제2 절연 패턴에 의해 커버되는 상기 제1 컨택 전극의 일 부분에 단차가 형성될 수 있다.
상기 제1 컨택 전극의 상기 일 부분의 두께는 상기 제1 컨택 전극의 평균 두께보다 작을 수 있다.
상기 제1 컨택 전극의 평균 두께는 상기 제2 컨택 전극의 평균 두께보다 클 수 있다.
상기 제1 절연 패턴 및 상기 제2 절연 패턴은 동일하거나 상이한 물질을 포함할 수 있다.
상기 제2 절연 패턴은 상기 발광 소자 상에서 상기 제2 전극보다 상기 제1 전극에 인접할 수 있다.
상기 제1 전극 및 상기 제2 전극은 제1 방향으로 상호 이격되며, 상기 제1 컨택 전극 및 상기 제2 컨택 전극 사이의 상기 제1 방향으로의 간격은 상기 제1 전극 및 상기 제2 전극 사이의 상기 제1 방향으로의 간격의 1/3 보다 작거나 같을 수 있다.
상기 제1 컨택 전극 및 상기 제2 컨택 전극 사이의 상기 간격은 약 1μm일 수 있다.
상기 제1 방향으로 상기 제2 절연 패턴의 폭은 약 2μm일 수 있다.
상기 제2 컨택 전극은 상기 제3 절연층을 부분적으로 커버할 수 있다.
상기 제1 컨택 전극은 상기 제1 절연 패턴을 부분적으로 커버할 수 있다.
상기 제1 컨택 전극은, 상기 제1 절연 패턴 및 상기 제2 절연 패턴 사이에 배치되는 제1 부분, 및 상기 제2 절연 패턴 및 상기 제3 절연층 사이에 배치되는 제2 부분을 포함할 수 있다.
상기 제1 컨택 전극의 평균 두께 및 상기 제2 컨택 전극의 평균 두께는 실질적으로 같을 수 있다.
상기 표시 장치는, 상기 발광 소자 상에 배치되며 상기 발광 소자로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 더 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 기판 상에서 상호 이격된 제1 전극 및 제2 전극; 상기 제1 및 제2 전극들 상에 배치되는 발광 소자; 상기 발광 소자 상에 배치되는 절연 패턴; 상기 절연 패턴의 일측에 배치되며 상기 발광 소자의 제1 단부와 접촉하는 제1 컨택 전극; 및 상기 절연 패턴의 타측에 배치되며 상기 발광 소자의 제2 단부와 접촉하는 제2 컨택 전극을 포함한다. 상기 기판의 두께 방향으로 상기 절연 패턴과 중첩하는 상기 제1 전극의 일 부분에 단차가 형성될 수 있다.
상기 제1 컨택 전극의 상기 일 부분의 두께는 상기 제1 컨택 전극의 평균 두께보다 작을 수 있다.
상기 제1 컨택 전극의 상기 일 부분은 상기 절연 패턴 및 상기 발광 소자 사이에 위치할 수 있다.
상기 절연 패턴은 상기 발광 소자 상에서 상기 제2 전극보다 상기 제1 전극에 인접할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법은, 기판 상에서 상호 이격된 제1 전극 및 제2 전극, 및 상기 제1 및 제2 전극들 상에 배치되는 발광 소자를 포함하는 패널을 준비하는 단계; 상기 발광 소자 상에 제1 절연 패턴을 형성하는 단계 - 상기 제1 절연 패턴은 상기 발광 소자의 제1 단부를 노출시키고, 상기 발광 소자의 제2 단부를 커버함 -; 상기 발광 소자의 상기 제1 단부 및 상기 제1 전극 상에 제1 컨택 전극을 형성하는 단계; 상기 제1 절연 패턴 및 상기 제1 컨택 전극의 일부 상에 제2 절연 패턴을 형성하는 단계; 상기 제2 절연 패턴 및 상기 제1 컨택 전극을 커버하는 제3 절연층을 형성하고, 상기 제1 절연 패턴, 상기 제2 절연 패턴, 및 상기 제3 절연층을 부분적으로 식각하여, 상기 발광 소자의 상기 제2 단부를 노출시키는 단계; 및 상기 발광 소자의 상기 제2 단부 및 상기 제2 전극 상에 제2 컨택 전극을 형성하는 단계를 포함한다.
상기 표시 장치의 제조 방법은, 상기 제2 절연 패턴을 형성한 이후에, 상기 발광 소자의 제1 단부 및 상기 제1 전극 상에 상기 제1 컨택 전극을 2차적으로 형성하는 단계를 더 포함하고, 상기 제2 절연 패턴에 의해 커버되는 상기 제1 컨택 전극의 일 부분에 단차가 형성될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 제1 절연 패턴 및 제2 절연 패턴을 포함하고, 제1 절연 패턴에 의해 제1 및 제2 컨택 전극들은 상호 이격될 수 있다. 제1 절연 패턴의 폭이 작아질수록 제1 및 제2 컨택 전극들이 발광 소자와 접촉하는 면적이 증가하고, 공정 오차에 기인한 발광 소자와 제1 및 제2 컨택 전극들 간의 컨택 불량이 방지되거나 개선될 수 있다.
또한, 제2 절연 패턴은 제1 컨택 전극의 일부와 제1 절연 패턴을 커버하도록 배치됨으로써, 제1 컨택 전극 및 제2 컨택 전극 간의 단선(short circuit)(예를 들어, 제1 절연 패턴 상에 존재하는 제1 컨택 전극의 잔사에 기인한 단선)이 방지될 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법은 제2 절연 패턴을 형성하기 전과 후에 총 2회에 걸쳐 제1 컨택 전극을 형성함으로써(즉, 이중 deposition), 발광 소자 및 제1 컨택 전극간의 컨택을 보다 개선할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3은 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 4 내지 도 6은 도 3의 표시 장치에 포함된 화소의 일 실시예를 나타내는 회로도들이다.
도 7은 도 4 및 도 5의 화소의 일 실시예를 나타내는 평면도이다.
도 8은 도 7의 Ⅰ-Ⅰ'선을 따라 자른 단면도이다.
도 9 내지 도 13은 도 7의 Ⅱ-Ⅱ'선을 따라 자른 화소의 일 실시예를 나타내는 단면도들이다.
도 14는 비교 실시예에 따른 화소를 나타내는 단면도이다.
도 15 및 도 16은 비교 실시예에 따른 화소를 나타내는 도면들이다.
도 17 및 도 18은 도 3의 표시 장치에 포함된 화소 유닛의 일 실시예를 나타내는 단면도들이다.
도 19a 내지 도 19f는 실시예들에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.
이하에서는, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 표시 장치에 대해 설명하도록 한다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11) 및 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 길이(L) 방향을 따라 순차적으로 적층된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 제공될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 n형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 양자 우물(Single-Quantum Well) 또는 다중 양자 우물(Multi-Quantum Well) 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다.
활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있다. 일 예로, 클래드층은 AlGaN 또는 InAlGaN으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 p형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
발광 소자(LD)는 표면에 제공된 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다.
실시예에 따라, 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단을 노출할 수 있다. 다른 실시예에서, 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)과 인접한 제1 및 제2 반도체층들(11, 13)의 측부를 노출할 수도 있다.
실시예에 따라, 절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층(예를 들어, 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층)으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(INF)은 생략될 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 외주면을 커버하도록 절연막(INF)이 제공되는 경우, 활성층(12)이 후술할 제1 화소 전극 또는 제2 화소 전극 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 소자(LD)의 표면에 절연막(INF)이 제공되면, 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 아울러, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 이들을 감싸는 절연막(INF) 외에도 추가적인 구성요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다. 일 예로, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에는 각각 컨택 전극층이 배치될 수 있다. 한편, 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 예시하였으나, 발광 소자(LD)의 종류, 구조 및/또는 형상 등은 다양하게 변경될 수 있다. 예를 들어, 발광 소자(LD)는 다각 뿔 형상을 가지는 코어-쉘 구조로 형성될 수도 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 복수의 발광 소자들(LD)을 배치하고, 발광 소자들(LD)을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 3은 실시예들에 따른 표시 장치를 나타내는 평면도이다. 도 3에서는 도 1 및 도 2의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
표시 패널(PNL)의 각 화소 유닛(PXU) 및 이를 구성하는 각각의 화소는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 편의상, 도 3에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 3을 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소 유닛(PXU)을 포함할 수 있다. 화소 유닛(PXU)은 제1 화소들(PXL1), 제2 화소들(PXL2) 및/또는 제3 화소들(PXL3)을 포함할 수 있다. 이하에서는, 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL, 도 4 참고)" 또는 "화소들(PXL)"이라 하기로 한다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
일 실시예에서, 기판(SUB)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 기판(SUB)은 반투명 또는 불투명할 수 있다. 또한, 기판(SUB)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다. 화소들(PXL)은 스트라이프(stripe) 또는 펜타일(PENTILETM) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 빛을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 빛을 방출하는 제1 화소들(PXL1), 제2 색의 빛을 방출하는 제2 화소들(PXL2), 및 제3 색의 빛을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 제1 방향(DR1)을 따라 순차 반복적으로 배치되며, 또한, 제2 방향(DR2)을 따라 반복적으로 배치될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 빛을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 빛을 방출하는 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 서로 동일한 색의 빛을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수도 있다. 다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 빛의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은 도 1 및 도 2의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노미터 스케일 내지 마이크로미터 스케일 정도로 작은 크기를 가지는 초소형 기둥형 발광 소자들(LD)을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 종류의 발광 소자(LD)가 화소(PXL)의 광원으로 이용될 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 4 내지 도 6은 도 3의 표시 장치에 포함된 화소의 일 실시예를 나타내는 회로도들이다. 예를 들어, 도 4 내지 도 6은 능동형 표시 장치에 적용될 수 있는 화소(PXL)의 실시예를 나타낸다. 다만, 화소(PXL) 및 표시 장치의 종류가 이에 한정되는 것은 아니다.
실시예에 따라, 도 4 내지 도 6에 도시된 화소(PXL)는 도 3의 표시 패널(PNL)에 구비된 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 어느 하나일 수 있다. 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 4를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하기 위한 광원 유닛(LSU), 및 광원 유닛(LSU)을 구동하기 위한 화소 회로(PXC)를 포함할 수 있다.
광원 유닛(LSU)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 전기적으로 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 예를 들어, 광원 유닛(LSU)은 화소 회로(PXC) 및 제1 전원선(PL1)을 경유하여 제1 전원(VDD)에 전기적으로 연결되는 제1 전극(ELT1)("제1 화소 전극" 또는 "제1 정렬 전극"이라고도 함), 제2 전원선(PL2)을 통해 제2 전원(VSS)에 전기적으로 연결되는 제2 전극(ELT2)("제2 화소 전극" 또는 "제2 정렬 전극"이라고도 함), 및 제1 및 제2 전극들(ELT1, ELT2)의 사이에 서로 동일한 방향으로 전기적으로 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 일 실시예에서, 제1 전극(ELT1)은 애노드 전극이고, 제2 전극(ELT2)은 캐소드 전극일 수 있다.
발광 소자들(LD) 각각은 제1 전극(ELT1) 및/또는 화소 회로(PXC)를 통해 제1 전원(VDD)에 전기적으로 연결되는 제1 단부(일 예로, p형 단부) 및 제2 전극(ELT2)을 통해 제2 전원(VSS)에 전기적으로 연결되는 제2 단부(일 예로, n형 단부)를 포함할 수 있다. 즉, 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순방향으로 병렬 연결될 수 있다. 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성하고, 이러한 유효 광원들이 모여 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다.
제1 전원(VDD)과 제2 전원(VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 전원(VDD)과 제2 전원(VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
각각의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)의 일 단부(일 예로, p형 단부)는 광원 유닛(LSU)의 일 전극(일 예로, 각 화소(PXL)의 제1 전극(ELT1))을 통해 화소 회로(PXC)에 공통으로 연결되며, 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 전기적으로 연결될 수 있다. 발광 소자들(LD)의 타 단부(일 예로, n형 단부)는 광원 유닛(LSU)의 다른 전극(일 예로, 각 화소(PXL)의 제2 전극(ELT2)) 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 공통으로 연결될 수 있다.
발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임에서 표현할 계조 값에 대응하는 구동 전류를 광원 유닛(LSU)으로 공급할 수 있다. 광원 유닛(LSU)으로 공급된 구동 전류는 순방향으로 연결된 발광 소자들(LD)에 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 광원 유닛(LSU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
화소 회로(PXC)는 제1 전원(VDD)과 제1 전극(ELT1)의 사이에 전기적으로 연결될 수 있다. 화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 전기적으로 연결될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 수평 라인(행) 및 j(j는 자연수)번째 수직 라인(열)에 배치되었다고 할 때, 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 전기적으로 연결될 수 있다.
실시예에 따라, 화소 회로(PXC)는 복수의 트랜지스터들과 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 화소 회로(PXC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 사이에 전기적으로 연결된다. 예를 들어, 제1 트랜지스터(T1)의 제1 전극(일 예로, 소스 전극)은 제1 전원(VDD)에 전기적으로 연결되고, 제1 트랜지스터(T1)의 제2 전극(일 예로, 드레인 전극)은 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 전기적으로 연결된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다. 즉, 제1 트랜지스터(T1)는 화소(PXL)의 구동 전류를 제어하는 구동 트랜지스터일 수 있다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 노드(N1)의 사이에 전기적으로 연결된다. 예를 들어, 제2 트랜지스터(T2)의 제1 전극(일 예로, 소스 전극)은 데이터선(Dj)에 전기적으로 연결되고, 제2 트랜지스터(T2)의 제2 전극(일 예로, 드레인 전극)은 제1 노드(N1)에 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 전기적으로 연결된다. 이러한 제2 트랜지스터(T2)는 주사선(Si)으로부터 게이트-온 전압(일 예로, 로우 레벨 전압)의 주사 신호(SSi)가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다.
각각의 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호(DSj)가 공급되고, 데이터 신호(DSj)는 게이트-온 전압의 주사 신호(SSi)가 공급되는 기간 동안 턴-온된 제2 트랜지스터(T2)를 통해 제1 노드(N1)로 전달된다. 즉, 제2 트랜지스터(T2)는 각각의 데이터 신호(DSj)를 화소(PXL)의 내부로 전달하기 위한 스위칭 트랜지스터일 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 전기적으로 연결되고, 다른 전극은 제1 노드(N1)에 전기적으로 연결된다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호(DSj)에 대응하는 전압을 충전한다.
한편, 도 4에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로 제1 및 제2 트랜지스터들(T1, T2)을 모두 p형 트랜지스터들로 도시하였으나, 반드시 이에 제한되는 것은 아니며, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 n형 트랜지스터로 변경될 수도 있다. 이외에도, 화소 회로(PXC)는 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다.
도 5를 참조하면, 화소 회로(PXC)는 센싱 제어선(SCLi) 및 센싱선(SLj)에 더 연결될 수 있다. 일 예로, 표시 영역(DA)의 i번째 수평 라인 및 j번째 수직 라인에 배치된 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 센싱 제어선(SCLi) 및 j번째 센싱선(SLj)에 전기적으로 연결될 수 있다. 화소 회로(PXC)는 제3 트랜지스터(T3)를 더 포함할 수 있다. 또는, 다른 실시예에서 센싱선(SLj)이 생략되고, 해당 화소(PXL)(또는, 인접 화소)의 데이터선(Dj)을 통해 센싱 신호(SENj)를 검출함에 의해 화소(PXL)의 특성을 검출할 수도 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 센싱선(SLj)의 사이에 전기적으로 연결된다. 예를 들어, 제3 트랜지스터(T3)의 일 전극은 제1 전극(ELT1)에 전기적으로 연결된 제1 트랜지스터(T1)의 일 전극(일 예로, 소스 전극)에 연결되고, 제3 트랜지스터(T3)의 다른 전극은 센싱선(SLj)에 전기적으로 연결될 수 있다. 한편, 센싱선(SLj)이 생략되는 경우 제3 트랜지스터(T3)의 다른 전극은 데이터선(Dj)에 전기적으로 연결될 수도 있다.
제3 트랜지스터(T3)의 게이트 전극은 센싱 제어선(SCLi)에 연결된다. 센싱 제어선(SCLi)이 생략되는 경우, 제3 트랜지스터(T3)의 게이트 전극은 주사선(Si)에 연결될 수도 있다. 이와 같은 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 센싱 제어선(SCLi)으로 공급되는 게이트-온 전압(일 예로, 하이 레벨 전압)의 센싱 제어 신호(SCSi)에 의해 턴-온되어 센싱선(SLj)과 제1 트랜지스터(T1)를 전기적으로 연결한다.
실시예에 따라, 센싱 기간은 표시 영역(DA)에 배치된 화소들(PXL) 각각의 특성(일 예로, 제1 트랜지스터(T1)의 문턱 전압 등)을 추출하는 기간일 수 있다. 상기 센싱 기간 동안 데이터선(Dj) 및 제2 트랜지스터(T2)를 통해 제1 노드(N1)에 제1 트랜지스터(T1)가 턴-온될 수 있는 소정의 기준 전압을 공급하거나, 각각의 화소(PXL)를 전류원 등에 연결함에 의해 제1 트랜지스터(T1)를 턴-온시킬 수 있다. 또한, 제3 트랜지스터(T3)로 게이트-온 전압의 센싱 제어 신호(SCSi)를 공급하여 제3 트랜지스터(T3)를 턴-온시킴에 의해 제1 트랜지스터(T1)를 센싱선(SLj)에 전기적으로 연결할 수 있다. 이후, 센싱선(SLj)을 통해 센싱 신호(SENj)를 획득하고, 센싱 신호(SENj)를 이용해 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 각 화소(PXL)의 특성을 검출할 수 있다. 각 화소(PXL)의 특성에 대한 정보는 표시 영역(DA)에 배치된 화소들(PXL) 사이의 특성 편차가 보상될 수 있도록 영상 데이터를 변환하는 데에 이용될 수 있다.
한편, 도 5에서는 제1, 제2 및 제3 트랜지스터들(T1, T2, T3)이 모두 n형 트랜지스터들인 실시예를 개시하였으나, 반드시 이에 제한되는 것은 아니다. 발명이 이에 한정되지는 않는다. 예를 들어, 제1, 제2 및 제3 트랜지스터들(T1, T2, T3) 중 적어도 하나는 p형 트랜지스터로 변경될 수도 있다.
또한, 도 4 및 도 5에서는 각각의 광원 유닛(LSU)을 구성하는 유효 광원들, 즉 발광 소자들(LD)이 모두 병렬로 연결된 실시예를 도시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 도 6에 도시된 바와 같이 각 화소(PXL)의 광원 유닛(LSU)이 직렬 구조를 포함하도록 구성될 수도 있다. 도 6의 실시예들을 설명함에 있어, 도 4 및 도 5의 실시예들과 유사 또는 동일한 구성(일 예로, 화소 회로(PXC))에 대한 상세한 설명은 생략하기로 한다.
도 6을 참조하면, 광원 유닛(LSU)은 적어도 4개의 직렬 단을 구성하며 서로 직/병렬 연결된 발광 소자들(LD)을 포함할 수 있다. 이 경우, 각각의 직렬 단은 한 쌍의 전극들(일 예로, 두 개의 전극들) 및 상기 한 쌍의 전극들의 사이에 전기적으로 연결되는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 여기서, 각각의 직렬 단을 구성하는 발광 소자들(LD)의 개수는 서로 동일하거나 상이할 수 있으며, 발광 소자들(LD)의 개수가 특별히 제한되는 것은 아니다. 예를 들어, 제1 직렬 단은 제1 전극(ELT1), 제2 전극(ELT2), 및 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함하고, 제2 직렬 단은 제3 전극(ELT3), 제4 전극(ELT4) 및 제3 및 제4 전극들(ELT3, ELT4)의 사이에 전기적으로 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 유사하게, 제3 직렬 단은 제5 전극(ELT5), 제6 전극(ELT6) 및 제5 및 제6 전극들(ELT5, ELT6)의 사이에 전기적으로 연결된 적어도 하나의 제3 발광 소자(LD3)를 포함하고, 제4 직렬 단은 제7 전극(ELT7), 제8 전극(ELT8) 및 제7 및 제8 전극들(ELT7, ELT8)의 사이에 전기적으로 연결된 적어도 하나의 제4 발광 소자(LD4)를 포함할 수 있다.
광원 유닛(LSU)의 첫 번째 전극, 일 예로 제1 전극(ELT1)은 광원 유닛(LSU)의 제1 화소 전극(또는, 애노드 전극)일 수 있다. 그리고, 광원 유닛(LSU)의 마지막 전극, 일 예로 제8 전극(ELT8)은 광원 유닛(LSU)의 제2 화소 전극(또는, 캐소드 전극)일 수 있다.
광원 유닛(LSU)의 나머지 전극들, 일 예로, 제2 내지 제7 전극들(ELT2~ELT7)은 각각의 중간 전극을 구성할 수 있다. 예를 들어, 제2 전극(ELT2) 및 제3 전극(ELT3)은 서로 일체 또는 비일체로 연결되어 제1 중간 전극(IET1)을 구성할 수 있다. 유사하게, 제4 전극(ELT4) 및 제5 전극(ELT5)은 서로 일체 또는 비일체로 연결되어 제2 중간 전극(IET2)을 구성하고, 제6 전극(ELT6) 및 제7 전극(ELT7)은 서로 일체 또는 비일체로 연결되어 제3 중간 전극(IET3)을 구성할 수 있다. 이 경우, 제2 및 제3 전극들(ELT2, ELT3)을 통합하여 하나의 제1 중간 전극(IET1)으로 간주하고, 제4 및 제5 전극들(ELT4, ELT5)을 통합하여 하나의 제2 중간 전극(IET2)으로 간주하며, 제6 및 제7 전극들(ELT6, ELT7)을 통합하여 하나의 제3 중간 전극(IET3)으로 간주할 수도 있다.
동일 조건(일 예로, 동일한 크기 및/또는 개수)의 발광 소자들(LD)을 유효 광원으로 활용하여 광원 유닛(LSU)을 구성한다고 할 때, 발광 소자들(LD)을 직렬 또는 직/병렬 혼합 구조로 연결할 경우, 전력 효율을 향상시킬 수 있다. 예를 들어, 발광 소자들(LD)을 직렬 또는 직/병렬로 연결한 광원 유닛(LSU)에서는 발광 소자들(LD)을 병렬로만 연결한 광원 유닛(LSU)에 비해 동일 전류로 보다 높은 휘도를 표현할 수 있다. 또한, 발광 소자들(LD)을 직렬 또는 직/병렬로 연결한 광원 유닛(LSU)에서는 발광 소자들(LD)을 병렬로 연결한 광원 유닛(LSU)에 비해 보다 낮은 구동 전류로 동일한 휘도를 표현할 수 있다. 또한, 발광 소자들(LD)을 직렬 또는 직/병렬 혼합 구조로 연결한 화소(PXL)에서는 일부의 직렬 단에서 쇼트 불량 등이 발생하더라도 나머지 직렬 단의 발광 소자들(LD)을 통해 어느 정도의 휘도를 표현할 수 있으므로, 화소(PXL)의 암점 불량 가능성을 낮출 수 있다.
도 7은 도 4 및 도 5의 화소의 일 실시예를 나타내는 평면도이다. 설명의 편의상, 도 7에는 발광 소자들(LD)에 전기적으로 연결된 트랜지스터들 및 트랜지스터들에 전기적으로 연결된 신호선들의 일부가 생략되었다.
도 3 내지 도 5, 및 도 7을 참조하면, 각 화소(PXL)는 기판(SUB)의 표시 영역(DA)에 제공된 화소 영역(PXA)에 형성될 수 있다. 화소 영역(PXA)은 발광 영역(EMA)과 발광 영역(EMA)을 제외한 비발광 영역(NEA)을 포함할 수 있다. 비발광 영역(NEA)은 발광 영역(EMA)을 둘러싸는 영역일 수 있다.
한 화소(PXL)는 뱅크(BNK), 제1 뱅크 패턴(BNP)(또는, 제1 패턴), 제2 뱅크 패턴(또는, 제2 패턴), 제1 전극(ELT1), 제2 전극(ELT2), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 발광 소자(LD)를 포함할 수 있다.
뱅크(BNK)는 화소 영역(PXA) 중 비발광 영역(NEA)에 위치할 수 있다. 뱅크(BNK)는 도시된 화소(PXL)와 이에 인접한 인접 화소(PXL)들에서 각 화소(PXL)들의 화소 영역(PXA) 및/또는 발광 영역(EMA)을 정의(또는 구획)하는 구조물 일 수 있다. 일 실시예에 있어서, 뱅크(BNK)는 각 화소(PXL)에 발광 소자(LD)들을 공급하는 과정에서, 발광 소자(LD)들이 공급되어야 할 영역을 정의하는 화소 정의막 또는 댐 구조물일 수 있다. 일 예로, 뱅크(BNK)에 의해 각 화소(PXL)의 발광 영역(EMA)이 구획됨으로써, 발광 영역(EMA)에 목적하는 양 및/또는 종류의 발광 소자(LD)를 포함한 혼합액(일 예로, 잉크)이 공급(또는 투입)될 수 있다.
뱅크(BNK)는 화소 영역(PXA)에서 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 적어도 하나 이상의 개구를 포함할 수 있다. 일 예로, 뱅크(BNK)는 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 제1 개구(OPN1) 및 제2 개구(OPN2)를 포함할 수 있다. 뱅크(BNK)의 제1 개구(OPN1)는 화소 영역(PXA)의 상측에 인접하여 위치할 수 있다. 뱅크(BNK)의 제2 개구(OPN2)는 화소(PXL)의 발광 영역(EMA)에 대응될 수 있다. 제1 개구(OPN1)에는 도시된 화소(PXL) 및 도시된 화소(PXL)와 제2 방향(DR2)으로 인접한 화소(PXL)의 제1 전극(ELT1)의 단부가 각각 위치할 수 있다. 제2 개구(OPN2)에는 제1 및 제2 뱅크 패턴들(BNP1, BNP2), 발광 소자(LD)들, 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2)이 위치하고, 제1 전극(ELT1)의 일부분, 제2 전극(ELT2)의 일부분이 위치할 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 발광 영역(EMA)에 위치할 수 있다. 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 발광 소자(LD)들에서 방출된 광을 표시 장치의 화상 표시 방향(예를 들면, 제3 방향(DR3))으로 유도하도록, 후술하는 제1 전극(ELT1) 및 제2 전극(ELT2)의 표면 프로파일(또는 형상)을 변경하기 위하여 제1 전극(ELT1) 및 제2 전극(ELT2)을 지지하는 지지 부재일 수 있다.
제1 전극(ELT1)은 제2 방향(DR2)으로 연장되어 위치할 수 있다. 다만, 도시된 화소(PXL)의 제1 전극(ELT1)은 제1 개구(OPN1)에서 제2 방향(DR2)으로 인접한 화소(PXL)에 포함되는 제1 전극(ELT1)과 분리될 수 있다. 즉, 발광 소자(LD)들이 화소 영역(PXA)에 공급 및 정렬된 이후, 뱅크(BNK)의 제1 개구(OPN1)에서, 제1 전극(ELT1)의 분리 공정이 수행될 수 있다.
제2 전극(ELT2)은 제1 방향(DR1)으로 제1 전극(ELT1)과 이격하여 위치할 수 있다. 제2 전극(ELT2)은 제2 방향(DR2)으로 연장되어 위치할 수 있다. 도시된 화소(PXL)의 제2 전극(ELT2)은 제2 방향(DR2)으로 인접한 화소(PXL)에 포함되는 제2 전극(ELT2)으로부터 연장될 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 발광 소자(LD)를 포함한 혼합액(일 예로, 잉크)이 발광 영역(EMA)에 투입된 이후, 정렬 전압이 인가됨으로써, 정렬 전극으로 사용될 수 있다. 제1 전극(ELT1)은 제1 정렬 전극이 될 수 있고, 제2 전극(ELT2)은 제2 정렬 전극이 될 수 있다. 이 때, 제1 정렬 전극과 제2 정렬 전극 사이에 형성된 전계에 의해 발광 소자(LD)가 원하는 방향 및/또는 위치로 정렬될 수 있다. 또한, 제1 전극(ELT1) 및 제2 전극(ELT2)은 발광 소자(LD)들이 정렬된 후, 발광 소자(LD)들을 구동하기 위한 구동 전극으로 활용될 수 있다.
제1 전극(ELT1)은 도 4 및 도 5를 참조하여 설명한 광원 유닛(LSU)의 애노드일 수 있다. 이에 따라, 제1 전극(ELT1)은 도 4 및 도 5를 참조하여 설명한 제1 트랜지스터(T1)와 제1 컨택홀(CH1)을 통해 물리적 및/또는 전기적으로 연결될 수 있다.
제2 전극(ELT2)은 도 4 및 도 5를 참조하여 설명한 광원 유닛(LSU)의 캐소드일 수 있다. 이에 따라, 제2 전극(ELT2)은 도 4 및 도 5를 참조하여 설명한 제2 전원선(PL2)(또는, 제2 전원(VSS))과 제2 컨택홀(CH2)을 통해 물리적 및/또는 전기적으로 연결될 수 있다.
제1 및 제2 전극들(ELT1, ELT2)은 평면상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바(bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1 및 제2 전극들(ELT1, ELT2)의 형상은 다양하게 변경될 수 있다.
제1 컨택 전극(CNE1)은 발광 소자(LD)들 각각의 제1 단부(EP1) 및 제1 전극(ELT1)과 중첩하도록 위치할 수 있다. 이에 따라, 제1 컨택 전극(CNE1)은 발광 소자(LD)의 제1 단부(EP1)와 제1 전극(ELT1)을 물리적 및/또는 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은 발광 소자(LD)들 각각의 제2 단부(EP2) 및 제2 전극(ELT2)과 중첩하도록 위치할 수 있다. 이에 따라, 제2 컨택 전극(CNE2)은 발광 소자(LD)의 제2 단부(EP2)와 제2 전극(ELT2)을 물리적 및/또는 전기적으로 연결할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 평면상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바(bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)의 형상은 발광 소자(LD)들 각각과 전기적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 또한, 제1 컨택 전극(CNE1) 과 제2 컨택 전극(CNE2)의 형상은 각각 그 하부에 배치된 제1 전극(ELT1) 및 제2 전극(ELT2)과의 연결 관계를 고려하여 다양하게 변경될 수 있다.
발광 소자(LD)들은 각각의 길이(L) 방향이 제1 방향(DR1)과 나란하도록 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다. 평면도 상에서, 발광 소자(LD)는 인접한 제1 및 제2 뱅크 패턴들(BNP1, BNP2) 사이에 위치할 수 있다.
발광 소자(LD)의 제1 단부(EP1)(또는, 일 단부)는 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)과 중첩할 수 있다. 발광 소자(LD)의 제1 단부(EP1)는 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)과 물리적 및/또는 전기적으로 연결될 수 있다.
발광 소자(LD)의 제2 단부(EP2)(또는, 타 단부)는 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 중첩할 수 있다. 발광 소자(LD)의 제2 단부(EP2)는 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 물리적 및/또는 전기적으로 연결될 수 있다.
도 8은 도 7의 Ⅰ-Ⅰ'선을 따라 자른 단면도이다. 도 8에는 화소 회로층(PCL)에 배치될 수 있는 회로 소자들의 일 예로서, 제1 트랜지스터(T1, 도 4 및 도 5 참고)와 제2 전원선(PL2)이 도시되었다.
도 3 내지 도 5, 도 7, 및 도 8 참조하면, 표시 장치(또는, 화소(PXL))는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
화소 회로층(PCL)은 하부 금속층(BML)(또는, 보조 전극층), 버퍼층(BFL), 제1 트랜지스터(T1), 도전층(CP)(또는, 도전체, 도전 패턴), 복수의 절연층들(GI, ILD1, ILD2), 및 보호층(PSV)을 포함할 수 있다.
기판(SUB)과 버퍼층(BFL) 사이에는 하부 금속층(BML)이 위치할 수 있다. 하부 금속층(BML)은 제1 트랜지스터(T1)에 포함될 수 있다. 하부 금속층(BML)과 제1 트랜지스터(T1)의 게이트 전극(GE)은 버퍼층(BFL)을 사이에 두고 서로 중첩될 수 있다. 하부 금속층(BML)은 제1 트랜지스터(T1)의 반도체 패턴(ACT)의 하부에 배치될 수 있다. 이 때, 하부 금속층(BML)은 차광 패턴 역할을 하여, 제1 트랜지스터(T1)의 동작 특성을 안정화할 수 있다.
실시예에 따라, 제1 트랜지스터(T1)는 하부 금속층(BML)을 포함하지 않을 수 있다. 이 때, 기판(SUB) 위에 직접 버퍼층(BFL)이 위치할 수 있다. 실시예에 따라, 하부 금속층(BML)은 후술하는 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1)과 절연층의 컨택홀을 통해 물리적 및/또는 전기적으로 연결될 수 있다. 이에 따라, 제1 트랜지스터(T1)의 문턱 전압을 음의 방향 또는 양의 방향으로 이동시킬 수 있다.
버퍼층(BFL)은 기판(SUB) 및 하부 금속층(BML)을 덮고, 기판(SUB) 상에 위치할 수 있다.
버퍼층(BFL)은 화소 회로층(PCL)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막일 수 있다. 예를 들면, 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
제1 트랜지스터(T1)는 반도체 패턴(ACT), 게이트 전극(GE), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2)을 포함할 수 있다. 예를 들어, 제1 트랜지스터 전극(TE1)은 드레인 전극이고, 제2 트랜지스터 전극(TE2)은 소스 전극일 수 있다. 실시예에 따라, 제1 트랜지스터 전극(TE1)은 소스 전극이고, 제2 트랜지스터 전극(TE2)은 드레인 전극일 수도 있다.
반도체 패턴(ACT)은 버퍼층(BFL) 상에 위치할 수 있다. 반도체 패턴(ACT)은 제1 트랜지스터 전극(TE1)에 연결되는 제1 영역(예를 들어, 드레인 영역)과 제2 트랜지스터 전극(TE2)에 연결되는 제2 영역(예를 들어, 소스 영역), 및 제1 및 제2 영역들 사이의 채널 영역을 포함할 수 있다. 채널 영역은 제1 트랜지스터(T1)의 게이트 전극(GE)과 중첩할 수 있다. 반도체 패턴(ACT)은 다결정 실리콘(poly silicon), 비정질 실리콘(amorphous silicon), 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다.
게이트 절연층(GI)은 반도체 패턴(ACT) 및 버퍼층(BFL)을 덮도록 반도체 패턴(ACT) 위에 위치할 수 있다. 게이트 절연층(GI)은 무기 재료를 포함한 무기 절연막일 수 있다. 일 예로, 게이트 절연층(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 게이트 절연층(GI)은 유기 재료를 포함한 유기 절연막으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일막으로 제공될 수 있고, 이중막 이상의 다중막으로 제공될 수도 있다.
게이트 전극(GE)은 반도체 패턴(ACT)의 채널 영역과 중첩하도록 게이트 절연층(GI) 위에 위치할 수 있다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막으로 구성될 수 있다. 또한, 게이트 전극(GE)은 저저항 물질인 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 구성될 수 있다.
제1 층간 절연층(ILD1)은 게이트 전극(GE) 및 게이트 절연층(GI)을 덮도록, 게이트 전극(GE) 위에 위치할 수 있다. 제1 층간 절연층(ILD1)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 층간 절연층(ILD1)은 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1) 및 제1 트랜지스터(T1)의 제2 트랜지스터 전극(TE2)이 각각 반도체 패턴(ACT)의 제1 영역 및 제2 영역에 연결되기 위한 컨택홀을 포함할 수 있다.
도전층(CP)은 제1 층간 절연층(ILD1) 상에 위치할 수 있다. 도전층(CP)은 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1), 제1 트랜지스터(T1)의 제2 트랜지스터 전극(TE2), 및 제2 전원선(PL2)을 포함할 수 있다.
제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 게이트 절연층(GI) 및 제1 층간 절연층(ILD1)을 순차적으로 관통하는 컨택홀들을 통해 각각 반도체 패턴(ACT)의 제1 영역 및 제2 영역에 연결될 수 있다.
제2 전원선(PL2)은 도 4 및 도 5를 참조하여 설명한 제2 전원선(PL2)과 동일한 구성일 수 있다. 이에 따라, 제2 전원(VSS)의 전압이 제2 전원선(PL2)으로 인가될 수 있다. 도면에 도시되지 않았으나, 화소 회로층(PCL)은 제1 전원에 연결된 제1 전원선(PL1)을 더 포함할 수 있다. 제1 전원선(PL1)은 표시 소자층(DPL)의 일부 구성, 일 예로, 제1 전극(ELT1)과 전기적으로 연결되고, 제2 전원선(PL2)은 표시 소자층(DPL)의 다른 구성, 일 예로, 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
본 실시예에서, 제2 전원선(PL2)이 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)과 동일한 층에 위치하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 전원선(PL2)은 화소 회로층(PCL)에 구비된 도전층들 중 어느 하나의 도전층과 동일한 층에 위치할 수 있다.
제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1), 도전층(CP)을 덮도록, 제1 층간 절연층(ILD1) 상에 위치할 수 있다. 제2 층간 절연층(ILD2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1)과 동일한 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제2 층간 절연층(ILD2)은 단일막으로 제공될 수 있고, 이중막 이상의 다중막으로 제공될 수도 있다. 실시예에 따라, 제2 층간 절연층(ILD2)은 생략될 수도 있다.
제2 층간 절연층(ILD2)은 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1)을 노출하는 제1-2 컨택홀(CH12)과 제2 전원선(PL2)을 노출하는 제2-2 컨택홀(CH22)을 포함할 수 있다. 제1-2 컨택홀(CH12)은 후술하는 제1-1 컨택홀(CH11)과 함께 제1 컨택홀(CH1)을 구성할 수 있다. 제1 컨택홀(CH1)을 통해 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1)은 제1 전극(ELT1)과 물리적 및/또는 전기적으로 연결될 수 있다. 제2-2 컨택홀(CH22)은 후술하는 제2-1 컨택홀(CH21)과 함께 제2 컨택홀(CH2)을 구성할 수 있다. 제2 컨택홀(CH2)을 통해 제2 전원선(PL2)은 제2 전극(ELT2)과 물리적 및/또는 전기적으로 연결될 수 있다.
보호층(PSV)은 제2 층간 절연층(ILD2)(또는, 도전층(CP)) 상에 위치할 수 있다.
보호층(PSV)은 무기 절연막 및/또는 유기 절연막을 포함할 수 있다. 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
보호층(PSV)은 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1)을 노출하는 제1-1 컨택홀(CH11)과 제2 전원선(PL2)을 노출하는 제2-1 컨택홀(CH21)을 포함할 수 있다. 제1-1 컨택홀(CH11)은 전술한 제1-2 컨택홀(CH12)과 함께 제1 컨택홀(CH1)을 구성할 수 있다. 제1 컨택홀(CH1)을 통해 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1)은 제1 전극(ELT1)과 물리적 및/또는 전기적으로 연결될 수 있다. 제2-1 컨택홀(CH21)은 전술한 제2-2 컨택홀(CH22)과 함께 제2 컨택홀(CH2)을 구성할 수 있다. 제2 컨택홀(CH2)을 통해 제2 전원선(PL2)은 제2 전극(ELT2)과 물리적 및/또는 전기적으로 연결될 수 있다.
보호층(PSV) 상에는 표시 소자층(DPL)이 위치할 수 있다.
표시 소자층(DPL)은 제1 및 제2 뱅크 패턴들(BNP1, BNP2), 화소 전극층(PE), 뱅크(BNK), 발광 소자(LD), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 복수의 절연층(INS1, INS2, INS3)을 포함할 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 보호층(PSV) 상에 배치될 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 보호층(PSV)의 일면(일 예로, 상부면)으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 사다리꼴의 형상의 단면을 가질 수 있다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 보호층(PSV)의 일면으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 반타원 형상, 반원 형상(또는 반구 형상) 등의 단면을 가지는 곡면을 포함할 수도 있다. 단면 상에서 볼 때, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)의 형상은 상술한 실시예들에 한정되는 것은 아니며, 발광 소자(LD)들 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 단일막의 유기 절연막 및/또는 단일막의 무기 절연막을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 생략될 수도 있다.
화소 전극층(PE)은 보호층(PSV) 및 제1 및 제2 뱅크 패턴들(BNP1, BNP2) 상에 위치할 수 있다. 화소 전극층(PE)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 포함할 수 있다.
제1 전극(ELT1)은 제1 뱅크 패턴(BNP1) 상에 위치하며, 제2 전극(ELT2)은 제2 뱅크 패턴(BNP2) 상에 위치할 수 있다. 단면상에서 볼 때, 제1 전극(ELT1)은 제1 뱅크 패턴(BNP1)의 형상에 대응하는 표면 프로파일을 가지며, 제2 전극(ELT2)은 제2 뱅크 패턴(BNP2)의 형상에 대응하는 표면 프로파일을 가질 수 있다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)이 생략되는 경우, 제1 및 제2 전극들(ELT1, ELT2)은 보호층(PSV) 상에 위치할 수도 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 각각 발광 소자(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향(일 예로, 제3 방향(DR3))으로 진행되도록 하기 위하여 일정한 반사율을 갖는 재료로 구성될 수 있다. 일 예로, 제1 전극(ELT1)과 제2 전극(ELT2)은 각각 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 제1 전극(ELT1) 및 제2 전극(ELT2)은 상기 금속을 포함하는 단일막 또는 다중막으로 구성될 수 있다. 실시예에 따라, 제1 전극(ELT1)과 제2 전극(ELT2)은 각각 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등을 포함할 수도 있다.
제1 전극(ELT1)은 제1 컨택홀(CH1)을 통해 제1 트랜지스터(T1)의 제1 트랜지스터 전극(TE1)과 물리적 및/또는 전기적으로 연결될 수 있다.
제2 전극(ELT2)은 제2 컨택홀(CH2)을 통해 제2 전원선(PL2)과 물리적 및/또는 전기적으로 연결될 수 있다.
제1 절연층(INS1)은 제1 및 제2 전극들(ELT1, ETL2)의 적어도 일부를 덮도록, 보호층(PSV) 상에 위치할 수 있다. 제1 절연층(INS1)은 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 위치하며, 제1 전극(ELT1)과 제2 전극(ELT2)이 서로 단락되지 않도록 할 수 있다.
일 실시예에서, 제1 절연층(INS1)은 일차적으로 제1 및 제2 전극들(ELT1, ELT2)을 전면적으로 커버하도록 형성될 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 형성된 이후 제1 절연층(INS1) 등에 의해 커버됨에 따라, 후속 공정에서 제1 및 제2 전극들(ELT1, ELT2)이 손상되는 것을 방지할 수 있다. 제1 절연층(INS1)은 발광 소자(LD)가 공급 및 정렬된 이후, 제1 및 제2 전극들(ELT1, ELT2)의 일 영역을 노출하도록 부분적으로 개구될 수 있다.
제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 일 예로, 제1 절연층(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1 절연층(INS1)은 화소 회로층(PCL)으로부터 발광 소자(LD)들을 보호하는 데 유리한 무기 절연막 또는 유기 절연막으로 이루어질 수 있다.
제1 절연층(INS1) 위에는 발광 소자(LD)가 위치할 수 있다. 발광 소자(LD)의 제1 단부(EP1)는 제1 전극(ELT1)을 향하도록 위치하고, 발광 소자(LD)의 제2 단부(EP2)는 제2 전극(ELT2)을 향하도록 위치할 수 있다.
발광 소자(LD)의 제1 단부(EP1)는 제3 방향(DR3)에서 제1 전극(ELT1)과 부분적으로 중첩하고, 발광 소자(LD)의 제2 단부(EP2)는 제3 방향(DR3)에서 제2 전극(ELT2)과 부분적으로 중첩할 수 있다.
보호층(PSV) 상에는 뱅크(BNK)가 위치할 수 있다. 뱅크(BNK)는 제1 전극(ELT1), 제2 전극(ELT2)과 적어도 일부분 중첩하도록 위치할 수 있다. 뱅크(BNK)는 발광 영역(EMA)에 발광 소자(LD)들을 공급하는 단계에서, 발광 소자(LD)들을 포함하는 용액이 인접한 화소(PXL)의 발광 영역(EMA)으로 유입되는 것을 방지하거나, 각각의 발광 영역(EMA)에 일정량의 용액이 공급되도록 제어하는 댐 구조물일 수 있다.
뱅크(BNK)는 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 각 화소(PXL)와 그에 인접한 화소(PXL)들 사이에서 광(또는, 빛)이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 뱅크(BNK)는 투명 물질을 포함할 수 있다. 일 예로, 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin) 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 뱅크(BNK)는 컬러 필터 물질 또는 블랙 매트릭스 물질을 포함할 수 있다. 다른 예로, 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 뱅크(BNK) 상에는 반사 물질층이 별도로 제공 및/또는 형성될 수도 있다.
본 실시예에서는 뱅크(BNK)가 보호층(PSV) 위에 위치하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 비발광 영역(NEA)에 제1 절연층(INS1)이 위치하는 경우, 뱅크(BNK)는 제1 절연층(INS1) 위에 위치하고, 제1 전극(ELT1) 및 제2 전극(ELT2)과 부분적으로 중첩하도록 위치할 수도 있다.
발광 소자(LD) 상에는 제2 절연층(INS2)이 위치할 수 있다. 제2 절연층(INS2)은 발광 소자(LD)의 제1 단부(EP1)와 제2 단부(EP2)가 외부로 노출되도록, 발광 소자(LD)의 상면의 일부분에 위치할 수 있다.
발광 소자(LD)들을 포함하는 표시 장치의 설계 조건 등에 따라 제2 절연층(INS2)은 유기 재료를 포함한 유기 절연막으로 구성될 수도 있다. 화소 영역(PXA, 도 7 참고)에 발광 소자(LD)들의 정렬이 완료된 이후, 발광 소자(LD)들 상에 제2 절연층(INS2)을 위치시킴으로써, 발광 소자(LD)들이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제2 절연층(INS2)의 형성 이전에 제1 절연층(INS1)과 발광 소자(LD) 사이에 빈 틈(또는 공간)이 존재할 경우, 빈 틈은 제2 절연층(INS2)을 형성하는 과정에서 제2 절연층(INS2)으로 채워질 수 있다. 이 경우, 제2 절연층(INS2)은 제1 절연층(INS1)과 발광 소자(LD) 사이의 빈 틈을 채우는 데에 유리한 유기 절연막으로 구성될 수도 있다.
실시예들에서, 제2 절연층(INS2)은 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 일 예로, 제2 절연층(INS2)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에서, 제2 절연층(INS2)의 일부는 제1 컨택 전극(CNE1) 상에 배치될 수 있다. 도 19b 및 도 19d를 참조하여 후술하겠지만, 제2 절연층(INS2)을 이중으로 형성하는 과정에서, 제2 절연층(INS2)의 일부가 제1 컨택 전극(CNE1) 상에 위치할 수 있다.
제1 컨택 전극(CNE1)은 제1 전극(ELT1)을 덮도록 제1 전극(ELT1) 상에 위치하고, 제1 절연층(INS1), 발광 소자(LD), 제2 절연층(INS2)과 중첩할 수 있다.
제1 컨택 전극(CNE1)은 발광 소자(LD)의 제1 단부(EP1) 및 제1 전극(ELT1)과 직접 접촉하며, 발광 소자(LD)의 제1 단부(EP1)를 제1 전극(ELT1)에 물리적 및/또는 전기적으로 안정되게 연결할 수 있다.
제1 컨택 전극(CNE1)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 및 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO) 등과 같은 투명 도전성 물질을 포함할 수 있다.
제3 절연층(INS3)은 제2 절연층(INS2), 제1 컨택 전극(CNE1)을 덮도록, 제2 절연층(INS2), 제1 컨택 전극(CNE1) 상에 위치할 수 있다. 제3 절연층(INS3)은 발광 소자(LD)의 제2 단부(EP2)가 노출되도록, 제2 절연층(INS2)의 일단과 가장자리가 맞닿도록 위치할 수 있다.
제3 절연층(INS3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 제3 절연층(INS3)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제2 컨택 전극(CNE2)은 제2 전극(ELT2)을 덮도록 제2 전극(ELT2) 상에 위치하고, 제1 절연층(INS1), 발광 소자(LD), 제3 절연층(INS3)과 중첩할 수 있다.
제2 컨택 전극(CNE2)은 발광 소자(LD)의 제2 단부(EP2) 및 제2 전극(ELT2)과 직접 접촉하며, 발광 소자(LD)의 제2 단부(EP2)를 제2 전극(ELT2)에 물리적 및/또는 전기적으로 안정되게 연결할 수 있다.
제2 컨택 전극(CNE2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 및 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO) 등과 같은 투명 도전성 물질을 포함할 수 있다.
실시예에 따라, 제3 절연층(INS3), 제2 컨택 전극(CNE2), 뱅크(BNK)를 덮도록, 제3 절연층(INS3), 제2 컨택 전극(CNE2), 및 뱅크(BNK) 상에 제4 절연층이 더 배치될 수도 있다.
제4 절연층은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 제4 절연층은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 제4 절연층은 표시 소자층(DPL)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자(LD)들을 포함한 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다.
실시예에 따라, 표시 소자층(DPL)은 제4 절연층 외에도 광학층을 선택적으로 더 포함하여 구성될 수도 있다. 일 예로, 표시 소자층(DPL)은 발광 소자(LD)들에서 방출되는 광을 특정 색의 광으로 변환하는 색변환 입자들을 포함한 컬러 변환층을 더 포함할 수 있다. 또한, 표시 소자층(DPL)은 특정 파장 대역의 광만을 투과시키는 컬러 필터를 더 포함할 수도 있다. 컬러 변환층에 대해서는 도 17 및 도 18을 참조하여 후술하기로 한다.
다른 실시예에 따라, 제4 절연층 상부에는 적어도 한 층의 오버코트층(일 예로, 표시 소자층(DPL)의 상면을 평탄화하는 층)이 더 배치될 수도 있다.
도 9 내지 도 13은 도 7의 Ⅱ-Ⅱ'선을 따라 자른 화소의 일 실시예를 나타내는 단면도들이다. 도 9 내지 도 13에는 도 8의 표시 소자층(DPL)을 중심으로 화소(PXL)가 간략하게 도시되었다.
도 7 내지 도 13을 참조하면, 화소(PXL)는 보호층(PSV)(또는, 화소 회로층(PCL), 기판(SUB)) 상에 배치된 제1 및 제2 전극들(ELT1, ELT2), 발광 소자(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 제1 내지 제3 절연층들(INS1~INS3)을 포함할 수 있다.
제1 및 제2 전극들(ELT1, ELT2), 발광 소자(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 제1 내지 제3 절연층들(INS1~INS3)에 대해서는 도 8을 참조하여 설명하였으므로, 중복되는 설명은 반복하지 않기로 한다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 제1 방향(DR1)으로 상호 이격되되, 제1 전극(ELT1) 및 제2 전극(ELT2) 간의 간격(D_ELT)(즉, 제1 방향(DR1)으로의 간격)은 발광 소자(LD)의 길이(L)의 약 3/4보다 크고, 발광 소자(LD)의 길이(L)의 1.5배보다 작을 수 있다. 예를 들어, 발광 소자(LD)의 길이(L)가 약 3μm 내지 약 5μm 이거나 약 4 μm인 경우, 제1 전극(ELT1) 및 제2 전극(ELT2) 간의 간격(D_ELT)은 약 3.5 μm일 수 있다. 상기 간격(D_ELT)이 상대적으로 작은 경우, 발광 소자(LD)의 길이(L) 방향이 제1 방향(DR1)과 나란하도록 정렬되지 못하고, 발광 소자(LD)가 사선 방향(예를 들어, 도 7을 기준으로, 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향)으로 정렬될 수 있다. 이 경우, 오정렬된 발광 소자(LD)에 의한 불량(예를 들어, 단선(open circuit), 단락(short circuit))이 발생할 수 있다. 이와 달리, 상기 간격(D_ELT)이 상대적으로 큰 경우, 발광 소자들(LD)이 제2 방향(DR2, 도 7 참고)을 따라 균일하게 배열되지 못하고, 발광 소자들(LD)의 정렬 위치들에 제2 방향(DR2)을 따라 편차가 발생할 수 있다. 이 경우, 발광 소자(LD)가 제1 및 제2 전극들(ELT1, ELT2)에 연결되지 못하고, 화소(PXL)의 광량(또는, 발광 효율)이 저하될 수 있다.
제2 절연층(INS2)은 제1 절연 패턴(INS2-1)(또는, 제2-1 절연막) 및 제2 절연 패턴(INS2-2)(또는, 제2-2 절연막)을 포함할 수 있다. 제1 절연 패턴(INS2-1) 및 제2 절연 패턴(INS2-2)은 상호 동일한 재료를 포함하거나 상호 다른 재료들을 포함할 수 있다.
제1 절연 패턴(INS2-1)은 제1 전극(ELT1) 및 제2 전극(ELT2) 사이의 중앙에 배치될 수 있다. 예를 들어, 제1 절연 패턴(INS2-1) 및 제1 전극(ELT1) 간의 간격은 제1 절연 패턴(INS2-1) 및 제2 전극(ELT2) 간의 간격과 같을 수 있다. 다만, 이에 한정되는 것은 아니다.
일 실시예에서, 제1 절연 패턴(INS2-1)의 제1 방향(DR1)으로의 폭은 제1 전극(ELT1) 및 제2 전극(ELT2) 간의 간격(D_ELT)의 1/3보다 작거나 같을 수 있다. 예를 들어, 제1 절연 패턴(INS2-1)의 제1 방향(DR1)으로의 폭은 약 1μm일 수 있다. 제1 전극(ELT1) 및 제2 전극(ELT2) 사이의 가운데 부분(또는, 중앙 지점)를 가로지르는 기준선(L_C)(또는, 기준 평면)을 기준으로, 제1 절연 패턴(INS2-1)은 제1 전극(ELT1)을 향해 제1 거리(D1)만큼 돌출되고, 제2 전극(ELT2)을 향해 제2 거리(D2)만큼 돌출될 수 있다. 예를 들어, 제1 거리(D1) 및 제2 거리(D2) 각각은 약 0.5μm일 수 있다.
제1 절연 패턴(INS2-1)에 의해 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 방향(DR1)으로 상호 이격될 수 있다. 제1 절연 패턴(INS2-1)의 폭에 따라, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 간의 제1 방향(DR1)으로의 간격은 제1 전극(ELT1) 및 제2 전극(ELT2) 간의 간격(D_ELT)의 1/3보다 작거나 같을 수 있다. 예를 들어, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 방향(DR1)으로 약 1μm 만큼 상호 이격될 수 있다.
제1 절연 패턴(INS2-1)에 의해 노출된 발광 소자(LD)는 제1 및 제2 컨택 전극들(CNE1, CNE2)과 접촉할 수 있다. 제1 컨택 전극(CNE1)은 제1 중첩 거리(D_OV1)만큼 발광 소자(LD)와 제3 방향(DR3)으로 중첩하며, 제2 컨택 전극(CNE2)은 제2 중첩 거리(D_OV2)만큼 발광 소자(LD)와 중첩할 수 있다. 예를 들어, 제1 중첩 거리(D_OV1) 및 제2 중첩 거리(D_OV2)의 총 합은 약 3μm일 수 있다. 예를 들어, 제1 중첩 거리(D_OV1) 및 제2 중첩 거리(D_OV2) 각각은 약 1.5μm 일 수 있다. 발광 소자(LD)의 정렬에 오차가 발생하더라도, 예를 들어, 발광 소자(LD)의 정렬 위치가 기준선(L_C)을 기준으로 제2 방향(DR2)으로 약 ±1μm만큼 틀어지더라도 제1 및 제2 컨택 전극들(CNE1, CNE2)은 발광 소자(LD)와 접촉할 수 있다. 즉, 발광 소자(LD)와 제1 및 제2 컨택 전극들(CNE1, CNE2) 간의 컨택 불량이 방지되거나 개선될 수 있다.
제2 절연 패턴(INS2-2)은 제1 절연 패턴(INS-1) 상에 배치되며, 제1 컨택 전극(CNE1)을 부분적으로 커버할 수 있다.
일 실시예에서, 제2 절연 패턴(INS2-2)은 발광 소자(LD) 상에서 제2 전극(ELT2)보다 제1 전극(ELT1)에 인접할 수 있다. 예를 들어, 제2 절연 패턴(INS2-2)의 제1 단부(또는, 제1 전극(ELT1)을 향하는 제1 측면)은 제1 절연 패턴(INS2-1)의 제2 단부보다 제3 거리(D3)만큼 돌출될 수 있다. 예를 들어, 제2 절연 패턴(INS2-2)의 제1 방향(DR1)으로의 폭은 약 2μm이고, 상기 제3 거리(D3)는 약 1μm일 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 제2 절연 패턴(INS2-2)의 제2 단부(또는, 제2 전극(ELT2)을 향하는 제2 측면)는 제1 절연 패턴(INS2-1)의 제2 단부와 동일 선(또는, 평면) 상에 위치하거나 정렬(align)될 수 있으나, 이에 한정되는 것은 아니다. 다른 예로, 도 10에 도시된 바와 같이, 제2 절연 패턴(INS2-2)의 제2 단부(또는, 제2 전극(ELT2)을 향하는 제2 측면)는 제1 절연 패턴(INS2-1)의 제2 단부보다 내측에 위치할 수도 있다.
제2 절연 패턴(INS2-2)은 제1 절연 패턴(INS2-1)(예를 들어, 약 1μm로 상대적으로 좁은 폭을 가진 제1 절연 패턴(INS2-1)) 상에 존재할 수 있는 제1 컨택 전극(CNE1)의 잔사를 커버함으로써, 제1 컨택 전극(CNE1)의 잔사에 기인하여 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 간에 단선(short circuit)이 발생하는 것을 방지할 수 있다.
제3 절연층(INS3)은 제2 절연 패턴(INS2-2) 상에 배치될 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 발광 소자(LD) 상에서 제3 절연층(INS3)의 단부(예를 들어, 제2 전극(ELT2)을 향하는 단부)는 제1 절연 패턴(INS2-1)의 제2 단부 및 제2 절연 패턴(INS2-2)의 제2 단부와 정렬(align)될 수 있다. 달리 말해, 제3 절연층(INS3)의 단부(예를 들어, 제2 전극(ELT2)을 향하는 단부), 제1 절연 패턴(INS2-1)의 제2 단부, 및 제2 절연 패턴(INS2-2)의 제2 단부의 제2 단부는 동일한 단면 프로파일을 가질 수 있다. 다만 이에 한정되는 것은 아니다. 다른 예로, 도 10에 도시된 바와 같이, 발광 소자(LD) 상에서 제3 절연층(INS3)의 단부(예를 들어, 제2 전극(ELT2)을 향하는 단부)는 제1 절연 패턴(INS2-1)의 제2 단부 및/또는 제2 절연 패턴(INS2-2)의 제2 단부보다 내측에 위치할 수도 있다.
실시예들에서, 제2 절연 패턴(INS2-2)에 의해 커버되는 제1 컨택 전극(CNE1)의 일 부분에 단차가 형성될 수 있다. 제2 절연 패턴(INS2-2)에 의해 커버되는 제1 컨택 전극(CNE1)의 상기 일 부분의 두께는 제1 컨택 전극(CNE1)의 평균 두께(또는, 제2 절연 패턴(INS2-2)에 의해 커버되지 않는 제1 컨택 전극(CNE1)의 나머지 부분의 두께)보다 작을 수 있다. 예를 들어, 제1 컨택 전극(CNE1)의 상기 일 부분의 두께는 약 850Å보다 작거나 같으며, 제1 컨택 전극(CNE1)의 평균 두께는 850Å보다 클 수 있다. 제1 컨택 전극(CNE1)의 상기 일 부분의 두께는 제2 컨택 전극(CNE2)의 두께(또는, 평균 두께)와 같을 수 있으나, 이에 한정되는 것은 아니다.
후술하여 설명하겠지만, 발광 소자(LD) 및 제1 컨택 전극(CNE1) 간의 컨택을 개선하기 위해, 제1 컨택 전극(CNE1)은 제2 절연 패턴(INS2-2)을 형성하기 전과 후에 총 2회에 걸쳐 형성될 수 있으며(즉, 이중 deposition), 이에 따라, 제1 컨택 전극(CNE1)에 단차가 형성될 수 있다.
일 실시예에서, 제2 컨택 전극(CNE2)은 제3 절연층(INS3)을 부분적으로 커버할 수 있다. 도 11 및 도 12에 도시된 바와 같이, 제2 컨택 전극(CNE2)의 제3 절연층(INS3)의 단부 상에도 배치될 수 있다. 즉, 제3 절연층(INS3)의 형성된 이후에 제2 컨택 전극(CNE2)이 형성되며, 제2 컨택 전극(CNE2)의 형성 위치 및/또는 공정 편차에 의해 제2 컨택 전극(CNE2)은 제3 절연층(INS3)의 단부 상에 배치될 수 있다.
일 실시예에서, 제1 컨택 전극(CNE1)은 제1 절연 패턴(INS2-1) 및/또는 제2 절연 패턴(INS2-2)을 부분적으로 커버할 수 있다. 도 11에 도시된 바와 같이, 제1 컨택 전극(CNE1)은 제1 절연 패턴(INS2-1) 및 제2 절연 패턴(INS2-2) 사이에 배치되는 제1 부분(CNE1-1) 및 제2 절연 패턴(INS2-2) 및 제3 절연층(INS3) 사이에 배치되는 제2 부분(CNE1-2)을 포함할 수 있다. 즉, 제1 절연 패턴(INS2-1)이 형성된 이후에 제1 컨택 전극(CNE1)(또는, 제1 부분(CNE1-1))이 1차적으로 형성되고, 제2 절연 패턴(INS2-2)이 형성된 이후에 제1 컨택 전극(CNE1)(또는, 제2 부분(CNE1-2))이 2차적으로 형성될 수 있다. 제1 컨택 전극(CNE1)의 형성 위치 및/또는 공정 편차에 의해 제1 컨택 전극(CNE1)은 제1 절연 패턴(INS2-1)의 제1 단부 및/또는 제2 절연 패턴(INS2-2)의 제1 단부 상에 배치될 수 있다.
한편, 제1 컨택 전극(CNE1)에 단차가 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 도 12 및 도 13에 도시된 바와 같이, 제2 절연 패턴(INS2-2)에 의해 커버되는 제1 컨택 전극(CNE1)의 일 부분의 두께는 제1 컨택 전극(CNE1)의 평균 두께(또는, 제2 절연 패턴(INS2-2)에 의해 커버되지 않는 제1 컨택 전극(CNE1)의 나머지 부분의 두께)와 같을 수 있다. 또한, 제1 컨택 전극(CNE1)의 평균 두께는 제2 컨택 전극(CNE2)의 평균 두께와 같을 수 있으나, 이에 한정되는 것은 아니다.
예를 들어, 제1 절연 패턴(INS2-1)이 형성된 이후에 제1 컨택 전극(CNE1)이 형성되고, 제2 절연 패턴(INS2-2)이 형성된 이후에 제1 컨택 전극(CNE1)을 2차적으로 형성하는 공정은 생략될 수도 있다. 이에 따라, 도 12에 도시된 바와 같이, 제1 컨택 전극(CNE1)은 제1 절연 패턴(INS2-1)만을 부분적으로 커버하며, 제2 절연 패턴(INS2-2)을 커버하지 않을 수 있다.
상술한 바와 같이, 제1 절연 패턴(INS2-1)에 의해 제1 및 제2 컨택 전극들(CNE1, CNE2)은 제1 방향(DR1)으로 상호 이격될 수 있다. 제1 절연 패턴(INS2-1)의 폭이 작아질수록 제1 및 제2 컨택 전극들(CNE1, CNE2)이 발광 소자(LD)와 접촉하는 면적(예를 들어, 제1 중첩 거리(D_OV1) 및 제2 중첩 거리(D_OV2))이 증가하고, 공정 오차에 기인한 발광 소자(LD)와 제1 및 제2 컨택 전극들(CNE1, CNE2) 간의 컨택 불량이 방지되거나 개선될 수 있다.
또한, 제1 컨택 전극(CNE1)의 일부와 제1 절연 패턴(INS2-1)을 커버하는 제2 절연 패턴(INS2-2)에 의해 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 간의 단선(예를 들어, 제1 절연 패턴(INS2-1) 상에 존재하는 제1 컨택 전극(CNE1)의 잔사에 기인한 단선)이 방지될 수 있다.
나아가, 제2 절연 패턴(INS2-2)을 형성하기 전과 후에 총 2회에 걸쳐 제1 컨택 전극(CNE1)을 형성함으로써(즉, 이중 deposition), 발광 소자(LD) 및 제1 컨택 전극(CNE1) 간의 컨택이 보다 개선될 수 있다.
도 14는 비교 실시예에 따른 화소를 나타내는 단면도이다. 도 15 및 도 16은 비교 실시예에 따른 화소를 나타내는 도면들이다.
도 8 내지 도 16을 참조하면, 제2 절연층(INS2_C)을 제외하고, 도 14의 화소(PXL_C)는 도 9의 화소(PXL)와 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제2 절연층(INS2_C)은 제1 전극(ELT1) 및 제2 전극(ELT2) 사이의 중앙에 배치될 수 있다.
제2 절연층(INS2_C)의 제1 방향(DR1)으로의 폭은 약 2μm일 수 있다. 제1 전극(ELT1) 및 제2 전극(ELT2) 사이의 중앙 부분을 가로지르는 기준선(L_C)(또는, 기준 평면)을 기준으로, 제2 절연층(INS2_C)은 제1 전극(ELT1)을 향해 제1 거리(D1_C)만큼 돌출되고, 제2 전극(ELT2)을 향해 제2 거리(D2_C)만큼 돌출될 수 있다. 예를 들어, 제1 거리(D1_C) 및 제2 거리(D2_C) 각각은 약 1μm일 수 있다.
제2 절연층(INS2_C)이 형성된 이후에 제1 컨택 전극(CNE1_C)이 형성되거나, 제1 컨택 전극(CNE1_C)은 제2 절연층(INS2_C) 상에 배치될 수 있다. 유사하게, 제3 절연층(INS3)이 형성된 이후에 제2 컨택 전극(CNE2_C)이 형성되거나, 제2 컨택 전극(CNE2_C)은 제3 절연층(INS3) 상에 배치될 수 있다.
도 15에 도시된 바와 같이, 발광 소자들이 상호 인접하여 배치되는 경우, 제2 절연층(INS2_C) 상에 제1 컨택 전극(CNE1_C)의 잔사(residue)가 발생하며, 상기 잔사에 의해 제1 컨택 전극(CNE1_C) 및 제2 컨택 전극(CNE2_C) 간에 단선이 발생할 수 있다. 상기 단선을 방지하기 위해, 제1 컨택 전극(CNE1_C) 및 제2 컨택 전극(CNE2_C)은 제1 방향(DR1)으로 적어도 약 2μm만큼 이격되어 배치될 수 있다. 이를 위해, 제1 컨택 전극(CNE1_C) 및 제2 컨택 전극(CNE2_C)을 상호 이격시키는 제2 절연층(INS2_C)의 제1 방향(DR1)으로의 폭은 약 2μm일 수 있다.
이 경우, 제1 컨택 전극(CNE1_C)이 발광 소자(LD)와 중첩하는 면적(또는, 제1 중첩 거리(D_OV1_C)) 및 제2 컨택 전극(CNE2_C)이 발광 소자(LD)와 중첩하는 면적(또는, 제2 중첩 거리(D_OV2_C))이 감소될 수 있다. 예를 들어, 제1 중첩 거리(D_OV1_C) 및 제2 중첩 거리(D_OV2_C)의 총 합은 약 2μm이며, 제1 중첩 거리(D_OV1_C) 및 제2 중첩 거리(D_OV2) 각각은 약 1μm 일 수 있다.
도 16에 도시된 바와 같이, 정렬 오차에 따라 발광 소자가 상대적으로 좌측으로 정렬된 경우(예를 들어, 약 0.5μm 이상, 또는 약 1μm 이상 좌측으로 치우쳐 배치된 경우), 또한, 제2 절연층(INS2_C)이 상대적으로 우측으로 형성된 경우(예를 들어, 약 0.5μm 이상, 또는 약 1μm 이상 좌측으로 치우쳐 형성된 경우), 제1 컨택 전극(CNE1_C, 도 14 참고)이 발광 소자(LD, 도 14 참고)와 접촉하지 못할 수 있다(도 16의 점선 원 참고). 이 경우, 상기 발광 소자(LD)는 유효 광원을 구성하지 못하고, 화소(PXL_C)의 광량(또는, 발광 효율)이 저하될 수 있다.
따라서, 도 9 내지 도 13을 참조하여 설명한 실시예들에서는, 제1 절연 패턴(INS2-1)을 이용하여 제1 및 제2 컨택 전극들(CNE1, CNE2)의 발광 소자(LD)에 대한 중첩 면적(예를 들어, 제1 중첩 거리(D_OV1) 및 제2 중첩 거리(D_OV2))이 충분히 확보되고, 제2 절연 패턴(INS2-2)을 이용하여 제1 및 제2 컨택 전극들(CNE1, CNE2)간의 단선이 방지될 수 있다.
도 17 및 도 18은 도 3의 표시 장치에 포함된 화소 유닛의 일 실시예를 나타내는 단면도들이다. 설명의 편의상, 도 17 및 도 18에서 화소 회로층(PCL) 및 표시 소자층(DPL)의 개별 구성들은 간략히 표현되었다.
먼저 도 17을 참조하여, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3) 각각에 배치된 발광 소자(LD)들은 서로 동일한 색의 광을 발산할 수 있다. 예를 들어, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 제3 색, 일 예로 청색광을 방출하는 발광 소자(LD)들을 포함할 수 있다. 이러한 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)에 색상 변환부(CCL) 및/또는 색상 필터부(CFL)가 제공되어 풀-컬러의 영상을 표시할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 서로 다른 색의 광을 방출하는 발광 소자(LD)들을 구비할 수도 있다.
색상 변환부(CCL)는 표시 소자층(DPL)와 동일한 층에 배치될 수 있다. 예를 들어, 색상 변환부(CCL)는 뱅크(BNK)들 사이에 배치될 수 있다.
색상 변환부(CCL)는 파장 변환 패턴(WCP)(또는, 색 변환 입자), 광 투과 패턴(LTP), 및 제1 캡핑층(CAP1)을 포함할 수 있다. 일 예에 따르면, 파장 변환 패턴(WCP)은 제1 파장 변환 패턴(WCP1) 및 제2 파장 변환 패턴(WCP2)을 포함할 수 있다.
제1 파장 변환 패턴(WCP1)은 제1 화소(PXL1)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제1 파장 변환 패턴(WCP1)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제1 화소(PXL1)의 발광 영역(EMA)과 중첩할 수 있다.
제2 파장 변환 패턴(WCP2)은 제2 화소(PXL2)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제2 파장 변환 패턴(WCP2)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제2 화소(PXL2)의 발광 영역(EMA)과 중첩할 수 있다.
광 투과 패턴(LTP)은 제3 화소(PXL3)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 광 투과 패턴(LTP)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제3 화소(PXL3)의 발광 영역(EMA)과 중첩할 수 있다.
일 실시예에서, 제1 파장 변환 패턴(WCP1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 화소(PXL1)가 적색 화소인 경우, 제1 파장 변환 패턴(WCP1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷을 포함할 수 있다.
예를 들어, 제1 파장 변환 패턴(WCP1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷을 포함할 수 있다. 제1 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 화소(PXL1)가 다른 색의 화소인 경우, 제1 파장 변환 패턴(WCP1)은 제1 화소(PXL1)의 색에 대응하는 제1 퀀텀 닷을 포함할 수 있다.
일 실시예에서, 제2 파장 변환 패턴(WCP2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 화소(PXL2)가 녹색 화소인 경우, 제2 파장 변환 패턴(WCP2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있다.
예를 들어, 제2 파장 변환 패턴(WCP2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷을 포함할 수 있다. 제2 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 화소(PXL2)가 다른 색의 화소인 경우, 제2 파장 변환 패턴(WCP2)은 제2 화소(PXL2)의 색에 대응하는 제2 퀀텀 닷을 포함할 수 있다.
한편, 제1 퀀텀 닷 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 반드시 이에 제한되는 것은 아니며, 제1 퀀텀 닷 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷 및 제2 퀀텀 닷에 입사시킴으로써, 제1 퀀텀 닷 및 제2 퀀텀 닷의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 화소(PXL1) 및 제2 화소(PXL2)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자들)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 화소 유닛을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
일 실시예에서, 광 투과 패턴(LTP)은 발광 소자(LD)에서 방출되는 제3 색의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 화소(PXL3)가 청색 화소인 경우, 광 투과 패턴(LTP)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 광 산란 입자들을 포함할 수 있다.
예를 들어, 광 투과 패턴(LTP)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들을 포함할 수 있다. 일 예로, 광 투과 패턴(LTP)은 실리카(Silica) 등의 광 산란 입자들을 포함할 수 있으나, 광 산란 입자들의 구성 물질이 이에 한정되는 것은 아니다.
한편, 광 산란 입자들이 제3 화소(PXL3)에 관한 발광 영역(EMA)에만 배치되어야 하는 것은 아니다. 일 예로, 광 산란 입자들은 제1 및/또는 제2 파장 변환 패턴(WCP1, WCP2)의 내부에도 선택적으로 포함될 수 있다.
제1 캡핑층(CAP1)은 파장 변환 패턴(WCP) 및 광 투과 패턴(LTP)을 밀봉(혹은 커버)할 수 있다. 제1 캡핑층(CAP1)은 저굴절층(LRL)과 표시 소자층(DPL) 사이에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 제1 캡핑층(CAP1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 색상 변환부(CCL)를 손상시키거나 오염시키는 것을 방지할 수 있다.
일 실시예에서, 제1 캡핑층(CAP1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(INF)은 생략될 수도 있다.
광학층(OPL)은 저굴절층(LRL) 및 제2 캡핑층(CAP2)을 포함할 수 있다. 광학층(OPL)은 색상 변환부(CCL) 상에 배치될 수 있다. 광학층(OPL)은 표시 소자층(DPL) 상에 배치될 수 있다.
저굴절층(LRL)은 제1 캡핑층(CAP1)과 제2 캡핑층(CAP2) 사이에 배치될 수 있다. 저굴절층(LRL)은 색상 변환부(CCL)와 색상 필터부(CFL) 사이에 배치될 수 있다. 저굴절층(LRL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다.
저굴절층(LRL)은 색상 변환부(CCL)로부터 제공된 광을 전반사에 의해 리사이클링하여 광 효율을 향상시키는 역할을 수행할 수 있다. 이를 위해, 저굴절층(LRL)은 색상 변환부(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다.
일 실시예에서, 저굴절층(LRL)은 베이스 수지 및 상기 베이스 수지 내에 분산된 중공 입자를 포함할 수 있다. 상기 중공 입자는 중공 실리카 입자를 포함할 수 있다. 또는, 상기 중공 입자는 포로젠(porogen)에 의해 형성된 기공일 수 있으나, 반드시 이에 제한되는 것은 아니다. 또한, 저굴절층(LRL)은 산화 아연(ZnO) 입자, 이산화 타이타늄(TiO2) 입자, 나노 실리케이트(nano silicate) 입자 중 적어도 어느 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 캡핑층(CAP2)은 저굴절층(LRL) 상에 배치될 수 있다. 제2 캡핑층(CAP2)은 색상 필터부(CFL)와 저굴절층(LRL) 사이에 배치될 수 있다. 제2 캡핑층(CAP2)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 제2 캡핑층(CAP2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 저굴절층(LRL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
일 실시예에서, 제2 캡핑층(CAP2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
색상 필터부(CFL)는 제2 캡핑층(CAP2) 상에 배치될 수 있다. 색상 필터부(CFL)는 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 색상 필터부(CFL)는 색상 필터들(CF1, CF2, CF3), 평탄화막(PLA), 및 오버 코트층(OC)을 포함할 수 있다.
일 실시예에서, 색상 필터들(CF1, CF2, CF3)은 제2 캡핑층(CAP2) 상에 배치될 수 있다. 색상 필터들(CF1, CF2, CF3)은 평면 상에서 볼 때, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EMA)과 중첩할 수 있다.
일 실시예에서, 제1 색상 필터(CF1)는, 제1 색의 광을 투과하되, 제2 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제1 색상 필터(CF1)는 제1 색에 관한 색제(colorant)를 포함할 수 있다.
일 실시예에서, 제2 색상 필터(CF2)는, 제2 색의 광을 투과하되, 제1 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제2 색상 필터(CF2)는 제2 색에 관한 색제를 포함할 수 있다.
일 실시예에서, 제3 색상 필터(CF3)는, 제3 색의 광을 투과하되, 제1 색의 광 및 제2 색의 광을 비투과 시킬 수 있다. 일 예로, 제3 색상 필터(CF3)는 제3 색에 관한 색제를 포함할 수 있다.
일 실시예에서, 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3) 상에 배치될 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)을 커버할 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)로 인하여 발생되는 단차를 상쇄할 수 있다. 평탄화막(PLA)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다.
일 예에 따르면, 평탄화막(PLA)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화막(PLA)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
오버 코트층(OC)은 평탄화막(PLA) 상에 배치될 수 있다. 오버 코트층(OC)은 상부 필름층(UFL)과 색상 필터부(CFL) 사이에 배치될 수 있다. 오버 코트층(OC)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 오버 코트층(OC)은 색상 필터부(CFL)를 비롯한 하부 부재를 커버할 수 있다. 오버 코트층(OC)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 오버 코트층(OC)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
일 실시예에서, 오버 코트층(OC)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 오버 코트층(OC)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수도 있다.
상부 필름층(UFL)은 색상 필터부(CFL) 상에 배치될 수 있다. 상부 필름층(UFL)은 표시 장치(DD)의 외곽에 배치되어 표시 장치(DD)에 대한 외부 영향을 감소시킬 수 있다. 상부 필름층(UFL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다.
일 실시예에서, 상부 필름층(UFL)은 AR 코팅층(Anti-Reflective coating)을 포함할 수 있다. AR 코팅층은 특정 구성의 일 표면에 반사 방지 기능을 구비한 물질을 도포한 구성을 의미할 수 있다. 여기서, 도포되는 물질은 낮은 반사율을 가질 수 있다. 일 예에 따르면, AR 코팅층에 이용되는 물질은 SiOx, ZiOx, AlxOy, 및 TiOx 중 어느 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 종래 공지된 다양한 물질이 적용될 수 있다.
한편, 도 17에서 색상 변환부(CCL)는 표시 소자층(DPL)와 동일한 층에 배치되는 것으로 설명하였으나, 이에 한정되는 것은 아니다.
도 18을 참조하면, 색상 변환부(CCL)는 표시 소자층(DPL) 상에 배치될 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 발광 소자(LD)들이 배치된 영역을 밀봉(혹은 커버)할 수 있고, 색상 변환부(CCL)는 제1 캡핑층(CAP1) 상에 배치될 수 있다.
일 실시예에서, 색상 변환부(CCL)는 차광층(LBL)을 더 포함할 수 있다. 차광층(LBL)은 표시 소자층(DPL) 상에 배치될 수 있다. 차광층(LBL)은 제1 캡핑층(CAP1)과 제2 캡핑층(CAP2) 사이에 배치될 수 있다. 차광층(LBL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 경계에서, 제1 파장 변환 패턴(WCP1), 제2 파장 변환 패턴(WCP2), 및 광 투과 패턴(LTP)을 둘러싸도록 배치될 수 있다.
차광층(LBL)은 화소(PXL)의 발광 영역(EMA)과 비발광 영역(NEA)을 정의할 수 있다. 일 예로, 차광층(LBL)은 평면 상에서 볼 때, 발광 영역(EMA)과 중첩하지 않을 수 있다. 차광층(LBL)은 평면 상에서 볼 때, 비발광 영역(NEA)과 중첩할 수 있다. 일 예에 따르면, 차광층(LBL)이 배치되지 않은 영역은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EMA)으로 정의될 수 있다.
일 실시예에서, 차광층(LBL)은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 적어도 어느 하나를 포함하는 유기물로 형성되거나 크롬(Cr)을 포함하는 금속 물질로 형성될 수 있으나, 광 투과를 차단하고 흡수할 수 있는 물질이라면 제한되지 않는다.
제2 캡핑층(CAP2)은 제1 파장 변환 패턴(WCP1), 제2 파장 변환 패턴(WCP2), 및 광 투과 패턴(LTP)을 밀봉(혹은 커버)할 수 있다.
저굴절층(LRL)은 제2 캡핑층(CAP2)과 제3 캡핑층(CAP3) 사이에 배치될 수 있다. 제3 캡핑층(CAP3)은 제1 캡핑층(CAP1) 및 제2 캡핑층(CAP2)과 마찬가지로, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
도 19a 내지 도 19f는 실시예들에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다. 도 19a 내지 도 19f에는 도 9에 대응하는 단면도들이 도시되었다. 설명의 편의상, 보호층(PSV) 하부 구성(즉, 화소 회로층(PCL) 및 기판(SUB))이 생략되었다.
도 8, 도 9, 및 도 19a를 참조하면, 보호층(PSV)(또는, 기판(SUB)) 상에 배치된 제1 전극(ELT1), 제2 전극(ELT2), 및 발광 소자(LD)를 포함하는 패널이 준비될 수 있다.
보호층(PSV)(또는, 기판(SUB)) 상에 제1 방향(DR1)으로 상호 이격된 제1 전극(ELT1) 및 제2 전극(ELTL2)이 배치되고, 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 제1 절연층(INS1)이 배치되며, 제1 전극(ELT1) 및 제2 전극(ELTL2)(및 제1 절연층(INS1)) 상에 발광 소자(LD)가 배치되거나 정렬될 수 있다.
이후, 도 19b에 도시된 바와 같이, 발광 소자(LD) 및 제2 전극(ELT2) 상에 제1 절연 패턴(INS2-1)이 형성될 수 있다. 제1 절연 패턴(INS2-1)은 발광 소자(LD)의 제2 단부(EP2) 및 제2 전극(ELT2)을 커버하며, 발광 소자(LD)의 제1 단부(EP1)를 노출시킬 수 있다.
일 실시예에서, 제1 절연 패턴(INS2-1)의 제1 단부(즉, 제1 전극(ELT1)을 향하는 단부)는 기준선(L_C)(또는, 기준 평면)을 기준으로 제1 거리(D1)만큼 제1 방향(DR1)으로 돌출되거나 연장될 수 있다. 기준선(L_C)은 제1 전극(ELT1) 및 제2 전극(ELT2) 사이의 가운데 부분(또는, 중앙 지점)를 가로지를 수 있다. 예를 들어, 제1 전극(ELT1) 및 제2 전극(ELT2) 간의 간격(D_ELT)이 약 3.5μm이고, 제1 거리(D1)는 약 0.5μm일 수 있다.
이후, 도 19c에 도시된 바와 같이, 발광 소자(LD)의 제1 단부(EP1) 및 제1 전극(ELT1) 상에 제1 컨택 전극(CNE1)이 1차적으로 형성될 수 있다. 제1 컨택 전극(CNE1) 및 발광 소자(LD) 간의 충분한 접촉(예를 들어, 제1 중첩 거리(D_OV1))을 보장하기 위해, 제1 컨택 전극(CNE1)의 단부는 제1 절연 패턴(INS2-1)과 접촉하거나 중첩하도록 배치될 수 있다. 예를 들어, 제1 중첩 거리(D_OV1)는 약 1.5μm일 수 있다.
이후, 도 19d에 도시된 바와 같이, 제1 절연 패턴(INS2-1) 상에 제2 절연 패턴(INS2-2)이 형성될 수 있다. 제2 절연 패턴(INS2-2)의 제1 단부는 제1 절연 패턴(INS2-1)의 제1 단부보다 제1 방향(DR1)으로 제3 거리(D3)만큼 돌출되며, 제2 절연 패턴(INS2-2)은 제1 컨택 전극(CNE1)의 일부 상에 형성될 수 있다. 예를 들어, 제3 거리(D3)는 약 1μm이며, 제2 절연 패턴(INS2-2)의 제1 방향(DR1)으로의 폭은 약 2μm일 수 있다. 제1 절연 패턴(INS2-1) 및 제2 절연 패턴(INS2-2)은 제2 절연층(INS2)을 구성할 수 있다.
이후, 도 19e에 도시된 바와 같이, 발광 소자(LD)의 제1 단부(EP1) 및 제1 전극(ELT1) 상에 제1 컨택 전극(CNE1)이 2차적으로 형성될 수 있다. 이에 따라, 제2 절연 패턴(INS2-2)에 노출된 제1 컨택 전극(CNE1)의 두께가 증가하며, 제1 컨택 전극(CNE1)에 단차가 형성될 수 있다.
실시예에 따라, 제1 컨택 전극(CNE1)을 2차적으로 형성하는 과정은 생략될 수도 있다.
이후, 도 19f에 도시된 바와 같이, 제2 절연 패턴(INS2-2)(또는, 제2 절연층(INS2)), 제1 컨택 전극(CNE1)을 커버하는 제3 절연층(INS3)이 형성될 수 있다. 또한, 제1 절연 패턴(INS2-1), 제2 절연 패턴(INS2-2), 및 제3 절연층(INS3)을 일괄 식각함으로써, 발광 소자(LD)의 제2 단부(EP2)가 노출될 수 있다. 도 19f에 도시된 바와 같이, 발광 소자(LD) 상에서 제3 절연층(INS3)의 단부(예를 들어, 제2 전극(ELT2)을 향하는 단부)는 제1 절연 패턴(INS2-1)의 제2 단부 및 제2 절연 패턴(INS2-2)의 제2 단부와 정렬될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 식각 시간 및 식각비(즉, 제1 절연 패턴(INS2-1)의 식각비, 제2 절연 패턴(INS2-2)의 식각비, 제3 절연층(INS3)의 식각비)에 따라, 도 10에 도시된 바와 같이, 제3 절연층(INS3)의 단부, 제1 절연 패턴(INS2-1)의 제2 단부, 제2 절연 패턴(INS2-2)의 제2 단부는 상호 정렬되지 않을 수도 있다.
이후, 발광 소자(LD)의 제2 단부(EP2) 및 제2 전극(ELT2) 상에 제2 컨택 전극(CNE2, 도 9 참고)을 형성함으로써, 도 9의 화소(PXL)(또는, 이를 포함하는 표시 패널, 표시 장치)가 제조될 수 있다.
상술한 바와 같이, 제1 절연 패턴(INS2-1)을 기준선(L_C)에 상대적으로 인접하도록 형성함으로써, 제1 컨택 전극(CNE1)(및 제2 컨택 전극(CNE2))의 중첩 면적이 충분히 확보될 수 있다.
또한, 제1 컨택 전극(CNE1)을 1차적으로 형성한 이후에 제2 절연 패턴(INS2-2)을 기준선(L_C)을 기준으로 제2 방향(DR2)으로 치우쳐 형성함으로써, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)이 상호 충분히 이격되고, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 간의 단선이 방지될 수 있다.
나아가, 제2 절연 패턴(INS2-2)을 형성하기 전과 후에 총 2회에 걸쳐 제1 컨택 전극(CNE1)을 형성함으로써(즉, 이중 deposition), 발광 소자(LD) 및 제1 컨택 전극(CNE1) 간의 컨택이 보다 개선될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
BNK: 뱅크
BNP: 뱅크 패턴
CNE1, CNE2: 제1 및 제2 컨택 전극들
ELT1, ELT2: 제1 및 제2 전극들
INS1, INS2, INS3: 제1, 제2, 및 제3 절연층들
INS2-1, INS2-2: 제1 및 제2 절연 패턴들
LD: 발광 소자
PSV: 보호층
PXL: 화소
SUB: 기판
WCP: 파장 변환 패턴

Claims (20)

  1. 기판 상에서 상호 이격된 제1 전극 및 제2 전극;
    상기 제1 및 제2 전극들 상에 배치되는 발광 소자;
    상기 발광 소자 상에 배치되는 제1 절연 패턴;
    상기 제1 절연 패턴의 일측에 배치되며 상기 발광 소자의 제1 단부와 접촉하는 제1 컨택 전극;
    상기 제1 절연 패턴 상에 배치되며 상기 제1 컨택 전극을 부분적으로 커버하는 제2 절연 패턴;
    상기 제2 절연 패턴 상에 배치되는 제3 절연층; 및
    상기 제1 절연 패턴의 타측에 배치되며, 상기 제1 절연 패턴, 상기 제2 절연 패턴, 및 상기 제3 절연 패턴에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제2 컨택 전극을 포함하는, 표시 장치.
  2. 제1 항에 있어서, 상기 제2 절연 패턴에 의해 커버되는 상기 제1 컨택 전극의 일 부분에 단차가 형성된, 표시 장치.
  3. 제2 항에 있어서, 상기 제1 컨택 전극의 상기 일 부분의 두께는 상기 제1 컨택 전극의 평균 두께보다 작은, 표시 장치.
  4. 제3 항에 있어서, 상기 제1 컨택 전극의 평균 두께는 상기 제2 컨택 전극의 평균 두께보다 큰, 표시 장치.
  5. 제1 항에 있어서, 상기 제1 절연 패턴 및 상기 제2 절연 패턴은 동일하거나 상이한 물질을 포함하는, 표시 장치.
  6. 제1 항에 있어서, 상기 제2 절연 패턴은 상기 발광 소자 상에서 상기 제2 전극보다 상기 제1 전극에 인접하는, 표시 장치.
  7. 제1 항에 있어서, 상기 제1 전극 및 상기 제2 전극은 제1 방향으로 상호 이격되며,
    상기 제1 컨택 전극 및 상기 제2 컨택 전극 사이의 상기 제1 방향으로의 간격은 상기 제1 전극 및 상기 제2 전극 사이의 상기 제1 방향으로의 간격의 1/3 보다 작거나 같은, 표시 장치.
  8. 제7 항에 있어서, 상기 제1 컨택 전극 및 상기 제2 컨택 전극 사이의 상기 간격은 약 1μm인, 표시 장치.
  9. 제8 항에 있어서, 상기 제1 방향으로 상기 제2 절연 패턴의 폭은 약 2μm인, 표시 장치.
  10. 제1 항에 있어서, 상기 제2 컨택 전극은 상기 제3 절연층을 부분적으로 커버하는, 표시 장치.
  11. 제10 항에 있어서, 상기 제1 컨택 전극은 상기 제1 절연 패턴을 부분적으로 커버하는, 표시 장치.
  12. 제11 항에 있어서, 상기 제1 컨택 전극은,
    상기 제1 절연 패턴 및 상기 제2 절연 패턴 사이에 배치되는 제1 부분, 및
    상기 제2 절연 패턴 및 상기 제3 절연층 사이에 배치되는 제2 부분을 포함하는, 표시 장치.
  13. 제1 항에 있어서, 상기 제1 컨택 전극의 평균 두께 및 상기 제2 컨택 전극의 평균 두께는 실질적으로 같은, 표시 장치.
  14. 제1 항에 있어서,
    상기 발광 소자 상에 배치되며 상기 발광 소자로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 더 포함하는, 표시 장치.
  15. 기판 상에서 상호 이격된 제1 전극 및 제2 전극;
    상기 제1 및 제2 전극들 상에 배치되는 발광 소자;
    상기 발광 소자 상에 배치되는 절연 패턴;
    상기 절연 패턴의 일측에 배치되며 상기 발광 소자의 제1 단부와 접촉하는 제1 컨택 전극; 및
    상기 절연 패턴의 타측에 배치되며 상기 발광 소자의 제2 단부와 접촉하는 제2 컨택 전극을 포함하고,
    상기 기판의 두께 방향으로 상기 절연 패턴과 중첩하는 상기 제1 전극의 일 부분에 단차가 형성된, 표시 장치.
  16. 제15 항에 있어서, 상기 제1 컨택 전극의 상기 일 부분의 두께는 상기 제1 컨택 전극의 평균 두께보다 작은, 표시 장치.
  17. 제15 항에 있어서, 상기 제1 컨택 전극의 상기 일 부분은 상기 절연 패턴 및 상기 발광 소자 사이에 위치하는, 표시 장치.
  18. 제15 항에 있어서, 상기 절연 패턴은 상기 발광 소자 상에서 상기 제2 전극보다 상기 제1 전극에 인접하는, 표시 장치.
  19. 기판 상에서 상호 이격된 제1 전극 및 제2 전극, 및 상기 제1 및 제2 전극들 상에 배치되는 발광 소자를 포함하는 패널을 준비하는 단계;
    상기 발광 소자 상에 제1 절연 패턴을 형성하는 단계 - 상기 제1 절연 패턴은 상기 발광 소자의 제1 단부를 노출시키고, 상기 발광 소자의 제2 단부를 커버함 -;
    상기 발광 소자의 상기 제1 단부 및 상기 제1 전극 상에 제1 컨택 전극을 형성하는 단계;
    상기 제1 절연 패턴 및 상기 제1 컨택 전극의 일부 상에 제2 절연 패턴을 형성하는 단계;
    상기 제2 절연 패턴 및 상기 제1 컨택 전극을 커버하는 제3 절연층을 형성하고, 상기 제1 절연 패턴, 상기 제2 절연 패턴, 및 상기 제3 절연층을 부분적으로 식각하여, 상기 발광 소자의 상기 제2 단부를 노출시키는 단계; 및
    상기 발광 소자의 상기 제2 단부 및 상기 제2 전극 상에 제2 컨택 전극을 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제2 절연 패턴을 형성한 이후에, 상기 발광 소자의 제1 단부 및 상기 제1 전극 상에 상기 제1 컨택 전극을 2차적으로 형성하는 단계를 더 포함하고,
    상기 제2 절연 패턴에 의해 커버되는 상기 제1 컨택 전극의 일 부분에 단차가 형성되는, 표시 장치의 제조 방법.
KR1020210176984A 2021-12-10 2021-12-10 표시 장치 및 이의 제조 방법 KR20230088598A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210176984A KR20230088598A (ko) 2021-12-10 2021-12-10 표시 장치 및 이의 제조 방법
US18/076,241 US20230187472A1 (en) 2021-12-10 2022-12-06 Display device and method of fabricating the same
CN202211584783.3A CN116259692A (zh) 2021-12-10 2022-12-09 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210176984A KR20230088598A (ko) 2021-12-10 2021-12-10 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230088598A true KR20230088598A (ko) 2023-06-20

Family

ID=86678303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210176984A KR20230088598A (ko) 2021-12-10 2021-12-10 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20230187472A1 (ko)
KR (1) KR20230088598A (ko)
CN (1) CN116259692A (ko)

Also Published As

Publication number Publication date
CN116259692A (zh) 2023-06-13
US20230187472A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
EP3965161A1 (en) Display device
KR20230121201A (ko) 표시 장치 및 이의 제조 방법
KR20230088598A (ko) 표시 장치 및 이의 제조 방법
CN113707689A (zh) 像素和具有该像素的显示装置
US20240088165A1 (en) Display device
US20230307461A1 (en) Display device
US20230111396A1 (en) Display device
CN218632042U (zh) 显示装置
CN220106526U (zh) 显示装置
US11705544B2 (en) Display device with low refractive layer disposed on color conversion layer
US20240038785A1 (en) Display device
EP4138536A2 (en) Tiled display device
CN219800895U (zh) 显示装置
US20240097073A1 (en) Display device and method of manufacturing the same
US11967590B2 (en) Display device
US20230085647A1 (en) Display device
US20230154937A1 (en) Display device and method of fabricating the same
KR20230016774A (ko) 표시 장치
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20230043297A (ko) 표시 장치
CN113644090A (zh) 显示装置