CN113366658A - 发光装置、包括其的显示装置和制造显示装置的方法 - Google Patents

发光装置、包括其的显示装置和制造显示装置的方法 Download PDF

Info

Publication number
CN113366658A
CN113366658A CN201980089230.0A CN201980089230A CN113366658A CN 113366658 A CN113366658 A CN 113366658A CN 201980089230 A CN201980089230 A CN 201980089230A CN 113366658 A CN113366658 A CN 113366658A
Authority
CN
China
Prior art keywords
light emitting
electrode
layer
emitting element
color conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980089230.0A
Other languages
English (en)
Inventor
都永洛
鱼润宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113366658A publication Critical patent/CN113366658A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

发光装置包括基底。发光元件层设置在基底上，并且包括棒形状的发光元件。颜色转换层设置在发光元件层上，并且包括棒形状的颜色转换元件。颜色转换元件的第二对准方向与发光元件的第一对准方向基本相同。

Description

发光装置、包括其的显示装置和制造显示装置的方法
技术领域
本公开的各种实施例涉及发光装置、具有发光装置的显示装置以及制造显示装置的方法。
背景技术
近来，已经开发了使用具有高度可靠的无机晶体结构的材料制造超小型发光元件和使用发光元件制造发光装置的技术。例如，已经开发了使用具有从纳米级到微米级范围的小尺寸的超小型发光元件来构造发光装置的光源的技术。这种发光装置可以用在诸如显示装置或照明装置的各种电子装置中。
发明内容
技术问题
可以使用单色(例如，蓝色)发光元件和颜色转换元件(即，用于将入射光的颜色转换为另一种颜色然后发射转换的光的颜色转换材料)来实现全色发光装置。
然而，棒型发光元件发射线性偏振光，并且通常用作颜色转换元件的量子点吸收线性偏振光并以朗伯形式(Lambertian form)发射光，因此使最终从发光装置发射的光的发射效率劣化。
本公开的技术目标是提供一种具有改善的发射效率的发光装置和具有发光装置的显示装置。
本公开的技术目标是提供一种制造显示装置的显示装置制造方法。
技术方案
为了实现本公开的目标，根据本公开的实施例的发光装置可以包括：基底；发光元件层，设置在基底上，并且包括具有棒形状的发光元件；以及颜色转换层，设置在发光元件层上，并且包括具有棒形状的颜色转换元件，其中，颜色转换元件的第二对准方向与发光元件的第一对准方向基本相同。
根据实施例，颜色转换元件中的每个可以是量子棒。
根据实施例，量子棒可以将从发光元件发射的第一单色光转换为第二单色光。
根据实施例，第二对准方向与第一对准方向之间形成的角度可以为30度或更小。
根据实施例，第一对准方向可以是3/4或更多的发光元件沿其布置的方向，并且第二对准方向可以是3/4或更多的颜色转换元件沿其布置的方向。
根据实施例，发光元件层还可以包括：第一电极和第二电极，设置在基底上，并且彼此间隔开的；以及第一绝缘层，设置在第一电极和第二电极以及基底上，其中，发光元件设置在基底与第一绝缘层之间以及第一电极与第二电极之间。
根据实施例，发光装置还可以包括：共电极层，设置在基底与发光元件层之间；以及第二绝缘层，设置在共电极层与发光元件层之间，其中，共电极层包括设置为彼此间隔开的第一共电极和第二共电极，其中，第一共电极与第一电极叠置，并且可以与第一电极电分离，并且其中，第二共电极与第一共电极叠置。
根据实施例，发光元件可以设置在第一电极和第二电极与第二绝缘层之间，发光元件的相应的第一端可以结合到第一电极，并且发光元件的相应的第二端可以结合到第二电极。
根据实施例，颜色转换元件在平面图中可以设置在第一共电极与第二共电极之间。
根据实施例，基底可以包括第一子像素区域、第二子像素区域和第三子像素区域，发光元件可以发射第一颜色的光，颜色转换元件可以包括：第一颜色转换元件，布置在第二子像素区域中，并且被构造为将第一颜色的光转换为第二颜色的光；以及第二颜色转换元件，布置在第三子像素区域中，并且被构造为将第一颜色的光转换为第三颜色的光。
为了实现本公开的目标，根据本公开的实施例的显示装置可以包括：第一基底；发光元件层，包括发光元件，并且设置在第一基底上；颜色转换层，包括具有棒形状的颜色转换元件，并且设置在发光元件层上；以及第二基底，设置在颜色转换层上，其中，颜色转换元件的第二对准方向与发光元件的第一对准方向基本平行。
根据实施例，发光元件层还可以包括设置在第一基底上并且彼此间隔开的第一电极和第二电极，并且发光元件设置在第一电极与第二电极之间。
根据实施例，显示装置还可以包括：像素电路层，设置在第一基底与发光元件层之间，并且包括晶体管和电力线，其中，第一电极可以通过穿过像素电路层的至少一部分的第一接触孔结合到晶体管之中的第一晶体管的第一电极，并且第二电极可以通过穿过像素电路层的至少一部分的第二接触孔结合到电力线。
根据实施例，发光元件层还可以包括：第一接触电极，被构造为将发光元件中的每个的第一端结合到第一电极；以及第二接触电极，被构造为将发光元件中的每个的第二端结合到第二电极，并且第一接触电极和第二接触电极设置在同一层上。
根据实施例，发光元件层还可以包括：第一分隔壁，设置在第一电极与像素电路层之间；以及第二分隔壁，设置在第二电极与像素电路层之间。
为了实现本公开的目标，根据本公开的实施例的制造显示装置的方法可以包括：在基底上形成彼此间隔开的第一共电极和第二共电极；在基底以及第一共电极和第二共电极上形成第一绝缘层；在第一绝缘层上布置发光元件，并且在平面图中在第一共电极与第二共电极之间对准发光元件；分别在发光元件的第一端上形成第一电极并且在发光元件的第二端上形成第二电极；在发光元件、第一电极和第二电极以及第一绝缘层上形成第二绝缘层；以及在第二绝缘层上对准具有棒形状的颜色转换元件，其中，颜色转换元件的第二对准方向与发光元件的第一对准方向基本相同。
根据实施例，颜色转换元件中的每个可以是被构造为将从发光元件发射的第一单色光转换为第二单色光的量子棒。
根据实施例，第二对准方向与第一对准方向之间形成的角度可以为30度或更小。
第一电极可以与第一共电极的至少一部分叠置，第二电极可以与第二共电极的至少一部分叠置。
对准颜色转换元件的步骤可以包括：在第一绝缘层上设置颜色转换元件；以及将交流电压施加到第一共电极并施加到第二共电极。
有益效果
根据本公开的实施例的发光装置和显示装置包括在与棒型发光元件基本相同的方向上布置的棒型颜色转换元件，使得可以改善颜色转换元件的光吸收效率和通过颜色转换元件获得的发射效率，因此可以增强发光装置的发射效率。
根据本公开的实施例的制造显示装置的方法可以使用共电极分别对准棒型发光元件和棒型颜色转换元件，因此能够制造包括在相同方向上布置的发光元件和颜色转换元件的显示装置。
附图说明
图1a和图1b是示出根据本公开的实施例的发光元件的透视图和剖视图。
图2a和图2b是示出根据本公开的另一实施例的发光元件的透视图和剖视图。
图3a和图3b是示出根据本公开的又一实施例的发光元件的透视图和剖视图。
图4是示出根据本公开的实施例的发光装置的透视图。
图5是图4的发光装置的分解透视图。
图6是示出沿着图4的线I-I’截取的发光装置的示例的剖视图。
图7是示出包括在图4的发光装置中的颜色转换元件的示例的视图。
图8和图9是用于解释根据包括在图4的发光装置中的发光元件与颜色转换元件之间的对准关系的发射效率的视图。
图10a至图10h是用于解释制造图4的发光装置的工艺的视图。
图11a至图11e是用于解释形成图10e的第一电极和第二电极的工艺的视图。
图12是示出根据本公开的实施例的显示装置的平面图。
图13a至图13c是示出包括在图12的显示装置中的像素的示例的电路图。
图14a和图14b是示出图12的显示装置的示例的剖视图。
图15是示出包括在图12的显示装置中的像素的示例的平面图。
图16a是示出沿着图15的线II-II’截取的像素的示例的剖视图。
图16b是示出沿着图15的线II-II’截取的像素的另一示例的剖视图。
图17a至图17d是示出沿着图15的线II-II’截取的像素的又一示例的剖视图。
图18是示出沿着图15的线III-III’截取的显示装置的示例的剖视图。
具体实施方式
由于本公开的实施例可以以许多不同的形式进行各种修改，因此现在将详细地对本公开的各种实施例做出参考，在附图中示出并在下面描述本公开的特定示例。然而，本公开可以以各种形式修改并实践，而不受下面的实施例限制。
可以省略与本公开在附图中的特征不直接相关的一些元件，以清楚地解释本公开。此外，可以略微夸大附图中的一些元件的尺寸、比例等。应注意的是，在整个附图中，相同的附图标记用于表示相同或相似的元件，因此将省略其重复描述。
诸如第一和第二的术语可以被用于标识并描述各种组件，但是它们不应限制各种组件。此外，在本说明书中，应理解的是，诸如“包括”或“具有”的术语仅意图指示存在特征、数量、步骤、操作、组件、部件或它们的组，并且不意图排除将存在或者添加一个或更多个其它特征、数量、步骤、操作、组件、部件或它们的组的可能性。此外，当诸如层、膜、区域或板的第一部件设置在第二部件上时，第一部件不仅可以直接在第二部件上，而且第三部件可以介于它们之间。此外，仅从相对的立场描述在下面的描述中限定的特定位置或方向，并且应注意的是，位置或方向可以根据例如视图或方位而相反地改变。
参照附图描述本公开的实施例和所需细节以详细地描述本公开，使得本公开所属技术领域中的普通技术人员可以容易地实践本公开。此外，只要在句子中没有特别提及，单数形式就可以包括复数形式。
图1a和图1b是示出根据本公开的实施例的发光元件的透视图和剖视图。尽管在图1a和图1b中示出了圆柱棒型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参照图1a和图1b，发光元件LD可以包括第一导电半导体层11、第二导电半导体层13和置于第一导电半导体层11与第二导电半导体层13之间的活性层12。在示例中，发光元件LD可以形成为堆叠体，其中，第一导电半导体层11、活性层12和第二导电半导体层13在一方向上顺序地堆叠。
在实施例中，发光元件LD可以以在一方向上延伸的棒的形式设置。发光元件LD可以在一方向上具有第一端和第二端。
在实施例中，第一导电半导体层11和第二导电半导体层13中的一个可以设置在发光元件LD的第一端处，第一导电半导体层11和第二导电半导体层13中的另一个可以设置在发光元件LD的第二端处。
在实施例中，发光元件LD可以是以棒的形式制造的棒型发光二极管。这里，棒型包括诸如圆柱形形状或棱柱形形状的具有比横向长度大的纵向长度(即，具有大于1的长宽比)的棒状形状或条状形状，而其剖面形状没有特别限制。例如，发光元件LD的长度L可以比其直径D(或其剖面的宽度)大。
在实施例中，发光元件LD可以具有在纳米级到微米级范围内的尺寸，例如，直径D和/或长度L落在微米级到纳米级范围内。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种类型的装置(例如，采用使用发光元件LD的发光装置作为光源的显示装置)的设计条件而以各种方式改变。
第一导电半导体层11可以包括至少一个n型半导体层。例如，第一导电半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且可以掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由除了上述材料之外的各种材料形成。第一导电半导体层11的厚度可以为但不限于约500nm至约5μm。
活性层12可以设置在第一导电半导体层11上，并且可以具有单量子阱结构或多量子阱结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12上和/或下方。例如，包覆层可以形成为AlGaN层或InAlGaN层。在实施例中，可以使用诸如AlGaN或AlInGaN的材料来形成活性层12，此外，可以使用各种其它材料来形成活性层12。
当预定电压或更高电压的电场施加到发光元件LD的相对端时，在电子-空穴对在活性层12中结合的同时发光元件LD可以发光。由于基于前述原理控制发光元件LD的发光，因此发光元件LD可以被用作各种发光装置以及显示装置的像素的光源。活性层12的厚度可以为但不限于约10nm至约200nm。
第二导电半导体层13可以设置在活性层12上，并且可以包括与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括与InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一个对应的半导体材料，并且可以掺杂有诸如Mg的第二导电掺杂剂。然而，形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由除了上述材料之外的各种材料形成。第二导电半导体层1的厚度可以为但不限于约50nm至约500nm。
在实施例中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上，以包围至少活性层12的外周表面，此外，绝缘膜INF还可以包围第一导电半导体层11和第二导电半导体层13中的每个的一部分。这里，绝缘膜INF可以暴露发光元件LD的具有不同极性的相对端。例如，绝缘膜INF可以暴露在纵向方向上设置在发光元件LD的相应相对端处的第一导电半导体层11和第二导电半导体层13中的每个的第一端，例如，可以暴露圆柱的两个表面(即，顶表面和底表面)而不覆盖它们。
在实施例中，绝缘膜INF可以包括但不限于SiO2、Si3N4、Al2O3和TiO2中的至少一种绝缘材料。换言之，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可以由各种绝缘材料形成。
在实施例中，发光元件LD还可以包括附加组件以及第一导电半导体层11、活性层12、第二导电半导体层13和绝缘膜INF。例如，发光元件LD还可以包括设置在第一导电半导体层11、活性层12和/或第二导电半导体层13的第一端上的一个或更多个荧光层、活性层、半导体层和/或电极层。
图2a和图2b是示出根据本公开的另一实施例的发光元件的透视图和剖视图。图3a和图3b是示出根据本公开的又一实施例的发光元件的透视图和剖视图。
参照图2a和图2b，发光元件LD还可以包括设置在第二导电半导体层13的一端上的至少一个电极层14。
参照图3a和图3b，发光元件LD还可以包括设置在第一导电半导体层11的一端上的至少一个附加的电极层15。
电极层14和15中的每个可以是但不限于欧姆接触电极。此外，电极层14和15中的每个可以包括金属或导电金属氧化物，并且可以通过单独地或者彼此组合地使用例如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或合金、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)来形成。电极层14和15可以是基本透明的或半透明的。由此，从发光元件LD生成的光可以在穿过电极层14和15之后发射到发光元件LD的外部。电极层14和15中的每个的厚度可以为但不限于约1nm至约200nm。
在实施例中，绝缘膜INF可以至少部分地包围电极层14和15的外表面，或者可以不包围它们。换言之，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以暴露发光元件LD的具有不同极性的相对端，例如，可以暴露电极层14和15中的每个的至少一个区域。然而，本公开不限于此，并且可以不设置绝缘膜INF。
绝缘膜INF可以设置在发光元件LD的表面上(例如，设置在活性层12的表面上)，因此防止活性层12与至少一个电极(例如，电连接到发光元件LD的相对端的接触电极中的至少一个)等短路。因此，可以确保发光元件LD的电稳定性。
此外，绝缘膜INF可以形成在发光元件LD的表面上，从而使发光元件LD的表面上的缺陷最小化并且改善发光元件LD的寿命和效率。此外，绝缘膜INF可以形成在发光元件LD上，从而即使发光元件LD彼此靠近地布置，也可以防止发光元件LD之间的不期望的短路。
在实施例中，发光元件LD可以通过表面工艺(例如，涂覆)来制造。例如，在多个发光元件LD与流体溶液混合并被供应到各个发射区域(例如，各个像素的发射区域，见图18)的情况下，发光元件LD可以均匀地分布而不在溶液中团聚。这里，发射区域可以是其中从发光元件LD发射光的区域，并且可以与其中不发射光的非发射区域区分开。
包括发光元件LD的发光装置可以被用于需要光源的各种类型的装置(包括显示装置)中。例如，微型发光元件LD可以布置在显示面板的每个像素区域中，并且每个像素的发射单元可以通过发光元件LD构造。然而，本公开中的发光元件LD的应用领域不限于显示装置。例如，发光元件LD也可以用在需要光源的其它类型的装置(诸如照明装置)中。
图4是示出根据本公开的实施例的发光装置的透视图。在图4中，示出了发光装置EU作为能够使用参照图1a至图3b描述的发光元件LD作为光源的装置的示例。此外，图4示意性地示出了发光装置EU，聚焦于发光装置EU的像素PXL。这里，像素PXL可以是用于显示全色光的单元，并且可以包括多个子像素SPX，子像素SPX中的每个可以发射单色光并独立地调节其亮度。在下文中，将参照其中像素PXL包括三个子像素SPX1、SPX2和SPX3的示例情况来描述发光装置EU。
图5是图4的发光装置的分解透视图。图5示出了图4的发光装置EU(或像素PXL)的结构，聚焦于第二子像素SPX2。图6是示出沿着图4的线I-I’截取的发光装置的示例的剖视图。
参照图4至图6，像素PXL可以形成在限定在基底SUB上的像素区域PXA中。像素区域PXA可以包括与形成像素PXL的多个子像素SPX对应的子像素区域SPA。
例如，像素区域PXA可以包括其中形成有第一子像素SPX1的第一子像素区域SPA1、其中形成有第二子像素SPX2的第二子像素区域SPA2以及其中形成有第三子像素SPX3的第三子像素区域SPA3。
在实施例中，第一子像素SPX1可以包括布置在与其对应的第一子像素区域SPA1中并且彼此间隔开的第一电极ELT1和第二电极ELT2以及结合在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。在示例中，第一子像素SPX1可以包括并联结合在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。
在实施例中，第二子像素SPX2可以包括布置在与其对应的第二子像素区域SPA2中并且彼此间隔开的第一电极ELT1和第二电极ELT2以及结合在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。在示例中，第二子像素SPX2可以包括并联结合在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。此外，第二子像素SPX2还可以包括布置在第二子像素区域SPA2中的第一颜色转换元件QR1。
在实施例中，第三子像素SPX3可以包括布置在与其对应的第三子像素区域SPA3中并且彼此间隔开的第一电极ELT1和第二电极ELT2以及结合在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。在示例中，第三子像素SPX3可以包括并联结合在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。此外，第三子像素SPX3还可以包括设置在第三子像素区域SPA3中的第二颜色转换元件QR2。
由于除了颜色转换元件之外第一子像素SPX1与第二子像素SPX2基本相同，并且第三子像素SPX3与第二子像素SPX2基本相同，因此将聚焦于第二子像素SPX2来描述第一子像素至第三子像素SPX1、SPX2和SPX3。
发光装置EU可以包括基底SUB、共电极层AEL、发光元件层LDL和颜色转换层CCL。
基底SUB可以形成发光装置EU的基体构件。
在实施例中，基底SUB可以是刚性或柔性基底，并且其材料或性质没有特别限制。例如，基底SUB可以是由玻璃或强化玻璃制成的刚性基底，或者是由塑料或金属材料制成的薄膜形成的柔性基底。此外，基底SUB可以是但不限于透明基底。在示例中，基底SUB可以是半透明基底、不透明基底或反射基底。
共电极层AEL(或对准电极层)可以设置在基底SUB上，并且可以包括第一共电极AELT1(或第一对准电极)和第二共电极AELT2(或第二对准电极)。
第一共电极AELT1和第二共电极AELT2可以布置在每个子像素区域SPA中并彼此间隔开，并且可以设置为使得其至少部分彼此面对。
在实施例中，第一共电极AELT1和第二共电极AELT2中的每个可以包括主干电极和至少一个分支电极(在下文中，被称为分支电极)。主干电极可以在对应的子区域SPA内沿第二方向DR2延伸。主干电极可以从对应的子像素区域SPA(例如，第二子像素区域SPA2)延伸到其它子像素区域(例如，第一子像素区域SPA1和第三子像素区域SPA3)。分支电极可以在与第二方向DR2相交的第一方向DR1上从主干电极延伸。例如，如图5中所示，第一共电极AELT1和第二共电极AELT2中的每个可以包括从主干电极分支的四个分支电极。第一共电极AELT1的分支电极和第二共电极AELT2的分支电极可以在第二方向DR2上交替地布置，同时彼此间隔开预定间距。第一共电极AELT1的分支电极与第二共电极AELT2的分支电极之间的距离(或间距)可以小于或者等于发光元件LD中的每个的长度，但是距离不限于此。第一共电极AELT1和第二共电极AELT2中的每个的线宽和厚度可以随着施加到其的电压而变化，但是第一共电极AELT1和第二共电极AELT2中的每个的线宽可以在约100nm至约50μm的范围内，并且第一共电极AELT1和第二共电极AELT2中的每个的厚度可以在约0.1μm至约10μm的范围内。
然而，第一共电极AELT1和第二共电极AELT2的形状和/或相互布置关系可以以各种方式改变。
另外，在图4中，尽管第一共电极AELT1和第二共电极AELT2中的每个被示出为包括四个分支电极，但是本公开不限于此。在示例中，在图4中，第一共电极AELT1和第二共电极AELT2中的每个可以包括三个或更少的分支电极或者五个或更多的分支电极，并且在另一示例中，第一共电极AELT1可以包括两个分支电极，第二共电极AELT2可以包括一个分支电极(见图15)。
第一共电极AELT1和第二共电极AELT2中的每个可以包括至少一种导电材料。在示例中，第一共电极AELT1和第二共电极AELT2中的每个可以包括但不限于与金属(诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或其合金)、导电氧化物(诸如ITO、IZO、ZnO或ITZO)和导电聚合物(诸如PEDOT)中的至少一种对应的材料。
在实施例中，第一共电极AELT1和第二共电极AELT2中的每个可以具有单层或多层结构。在示例中，第一共电极AELT1可以具有包括第一反射电极和第一导电盖层的多层结构，第二共电极AELT2可以具有包括第二反射电极和第二导电盖层的多层结构。
第一共电极AELT1和第二共电极AELT2中的每个的反射电极可以由具有均匀反射率的导电材料制成。在示例中，反射电极可以包括但不限于诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr及其合金的金属中的至少一种。
发光元件层LDL(或发射单元或发光电极组件)可以设置在基底SUB(和共电极层AEL)上，并且可以包括第一绝缘层INS1、第一电极ELT1、第二电极ELT2和发光元件LD。这里，发光元件LD中的每个可以是根据图1a至图3b的实施例中的任何一个的棒型发光二极管。
第一绝缘层INS1可以设置在基底SUB和共电极层AEL上。例如，第一绝缘层INS1可以覆盖第一共电极AELT1和第二共电极AELT2中的每个的至少一部分或者可以设置在基底SUB的整个表面上。
第一绝缘层INS1可以以单层或多层结构形成，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，每个第一绝缘层INS1可以包括各种类型的公知的有机/无机绝缘材料(包括SiNx)，并且形成第一绝缘层INS1的材料没有特别限制。
发光元件LD可以设置在第一绝缘层INS1上。
在实施例中，发光元件LD中的每个可以是由具有无机晶体结构的材料制成的发光二极管，并且具有从纳米级到微米级范围的超小型尺寸。例如，发光元件LD中的每个可以是在图1a至图3b中的任何一个中示出并且具有从纳米级到微米级范围的尺寸的超小型棒型发光二极管。然而，可以应用于本公开的发光元件LD的类型不限于此。例如，发光元件LD中的每个可以通过生长方法形成，并且可以是例如具有从纳米级到微米级范围的尺寸的核-壳结构的发光二极管。
在实施例中，发光元件LD可以在平面图中设置在彼此面对的第一共电极AELT1与第二共电极AELT2之间(或第一电极ELT1与第二电极ELT2之间)。发光元件LD可以在第二方向DR2上对准(或者布置)，并且发光元件LD的第一对准方向ADR1可以与第二方向DR2相同。这里，第一对准方向ADR1可以是发光元件LD的长轴平均面对的方向，例如，约70％或更多的发光元件LD面对的方向。类似地，发光元件LD在第二方向DR2上对准的事实意味着约70％或更多的发光元件LD在相对于第二方向DR2的约±20°的范围内对准。因此，发光元件LD中的至少一个可以在对角线方向上布置。
在实施例中，发光元件层LDL可以包括发射第一颜色的光的发光元件LD。例如，发光元件LD中的每个可以是发射蓝色的光的蓝色发光二极管。
然而，发光元件层LDL不限于此，并且发光元件层LDL可以包括例如布置在第一子像素区域SPA1中的第一发光元件、布置在第二子像素区域SPA2中的第二发光元件和布置在第三子像素区域SPA3中的第三发光元件，其中，第一子像素至第三子像素中的至少两个子像素可以发射不同颜色的光。
发光元件LD可以在对应的子像素区域SPA中通过第一电极ELT1和第二电极ELT2并联地彼此结合。
发光元件LD可以设置在第一电极ELT1与第二电极ELT2之间。此外，发光元件LD中的每个可以设置在第一电极ELT1和第二电极ELT2与第一绝缘层INS1之间，发光元件LD中的每个的第一端可以与第一电极ELT1接触或者结合到第一电极ELT1，发光元件LD中的每个的第二端可以与第二电极ELT2接触或者结合到第二电极ELT2。
布置在每个子像素区域SPA中的发光元件LD可以聚集，以形成对应的子像素SPX的光源。在示例中，在驱动电流在每个帧周期期间流过至少一个子像素SPX的情况下，在子像素SPX的第一电极ELT1与第二电极ELT2之间沿正向方向彼此结合的发光元件LD发光的同时，可以发射具有与驱动电流对应的亮度的光。
第一电极ELT1和第二电极ELT2可以布置在每个子像素区域SPA中并彼此间隔开，并且可以布置为使得其至少部分彼此面对。第一电极ELT1和第二电极ELT2的形状和布置关系可以与第一共电极AELT1和第二共电极AELT2的形状和布置关系基本相同或相似。
在实施例中，第一电极ELT1和第二电极ELT2中的至少一个可以与第一共电极AELT1和第二共电极AELT2分开，并且可以通过第一绝缘层INS1(或绝缘层)与第一共电极AELT1和第二共电极AELT2电分离或电隔离。在这种情况下，当用于对准发光元件LD的电压(例如，交流(AC)电压)施加到第一共电极AELT1和第二共电极AELT2时，可以防止结合在第一电极ELT1与第二电极ELT2之间的发光元件LD被电压损坏。然而，本公开不限于此，例如，第一电极ELT1可以与第一共电极AELT1电分离，但是第二电极ELT2可以电结合到第二共电极AELT2。
在实施例中，第一电极ELT1可以包括至少一个第一子电极ELT_S1，第二电极ELT2可以包括至少一个第二子电极ELT_S2。第一子电极ELT_S1和第二子电极ELT_S2可以在子像素区域SPA中沿第一方向DR1延伸，并且可以在第二方向DR2上彼此平行地布置，同时彼此间隔开预定间距。
第一子电极ELT_S1可以与第一共电极AELT1的分支电极叠置，第二子电极ELT_S2可以与第二共电极AELT2的分支电极叠置。第一子电极ELT_S1可以具有与第一共电极AELT1的分支电极的线宽相同的线宽，并且可以与第一共电极AELT1完全叠置。类似地，第二子电极ELT_S2可以具有与第二共电极AELT2的分支电极的线宽相同的线宽，并且可以与第二共电极AELT2完全叠置。
在实施例中，第一电极ELT1还可以包括结合到第一子电极ELT_S1的第一连接电极CNL1。例如，第一连接电极CNL1可以在第二方向DR2上延伸，并且可以与第一子电极ELT_S1成一体。例如，第一子电极ELT_S1可以从第一连接电极CNL1分支成至少一部分。在第一子电极ELT_S1和第一连接电极CNL1彼此成一体的情况下，第一连接电极CNL1可以被认为是第一电极ELT1的区域。然而，本公开不限于此。例如，在本公开的另一实施例中，第一子电极ELT_S1和第一连接电极CNL1可以分开形成，然后可以通过未示出的至少一个接触孔或过孔彼此电结合。
第一连接电极CNL1可以与第一共电极AELT1的主干电极叠置，但是本公开不限于此。例如，第一连接电极CNL1可以具有与第一共电极AELT1的线宽不同的线宽，其可以与第一连接电极CNL1部分地叠置或者可以不与第一连接电极CNL1叠置。第一连接电极CNL1可以独立地布置在子像素区域SPA1、SPA2和SPA3中的每个中。
类似地，第二电极ELT2还可以包括结合到第二子电极ELT_S1的第二连接电极CNL2。由于第二连接电极CNL2的布置以及与第二子电极ELT_S2的结合关系与第一连接电极CNL1的布置以及与第一子电极ELT_S1的结合关系基本相同，因此将省略其重复描述。第二连接电极CNL2可以从对应的子像素区域SPA延伸到其它子像素区域SPA。
在实施例中，第一电极ELT1可以形成在发光元件LD的第一端上，并且可以物理并且/或者电结合到发光元件LD的第一端。类似地，第二电极ELT2可以形成在发光元件LD的第二端上，并且可以物理并且/或者电结合到发光元件LD的第二端。
第一电极ELT1和第二电极ELT2可以包括选自由铝(A1)、钛(Ti)、铟(In)、金(Au)和银(Ag)组成的组中的一种或更多种金属材料或者选自由氧化铟锡(ITO)、ZnO：A1和CNT导电聚合物复合物组成的组中的一种或更多种透明材料。在第一电极ELT1和第二电极ELT2包括两种或更多种类型的电极形成材料的情况下，第一电极ELT1和第二电极ELT2可以具有其中堆叠有两种或更多种类型的电极形成材料的结构。
颜色转换层CCL(或光转换层)可以包括第二绝缘层INS2以及颜色转换元件QR1和QR2。然而，本公开不限于此，并且第二绝缘层INS2可以包括在发光元件层LDL中。
第二绝缘层INS2可以设置在发光元件层LDL上。例如，第二绝缘层INS2可以覆盖第一电极ELT1和第二电极ELT2中的每个的至少一部分，或者可以设置在发光元件层LDL的整个表面上。由于第二绝缘层INS2可以与第一绝缘层INS1基本相同，因此将省略其重复描述。另外，在图4中，尽管第二绝缘层INS2被示出为未布置在第一子像素区域SPA1中，但是这意图暴露布置在第一子像素区域SPA1中的第一电极ELT1和第二电极ELT2以及发光元件LD，并且第二绝缘层INS2也可以布置在第一子像素区域SPA1中。
颜色转换元件QR1和QR2可以在子像素区域SPA1、SPA2和SPA3中的一些中设置在第二绝缘层INS2上。例如，第一颜色转换元件QR1可以在第二子像素区域SPA2中设置在第二绝缘层INS2上，第二颜色转换元件OR2可以在第三子像素区域SPA3中设置在第二绝缘层INS2上。
第一颜色转换元件QR1和第二颜色转换元件QR2中的每个可以将通过发光元件LD中的每个发射的第一波长带中的光移到第二波长带，例如，可以将第一颜色的光转换为第二颜色的光，并且可以发射第二颜色的光。
在一些实施例中，第一颜色转换元件QR1和第二颜色转换元件QR2中的每个可以具有棒形状，并且可以是例如量子棒。这里，如上所述，棒形状可以包括诸如圆柱形形状或棱柱形形状的具有比横向长度大的纵向长度(即，具有大于1的长宽比)的棒状形状或条状形状，并且其剖面形状没有特别限制。下面将参照图7描述第一颜色转换元件QR1和第二颜色转换元件QR2的结构。
在一些实施例中，第一颜色转换元件QR1和第二颜色转换元件QR2可以在第二方向DR2上对准(或者布置)，并且第一颜色转换元件QR1和第二颜色转换元件QR2的第二对准方向ADR2可以与发光元件LD的第一对准方向ARD1基本相同或对准。这里，与上述第一对准方向ADR1类似，第二对准方向ADR2可以是第一颜色转换元件QR1和第二颜色转换元件QR2的长轴平均面对的方向，例如，70％或更多的第一颜色转换元件QR1和第二颜色转换元件QR2面对的方向。
在实施例中，第一颜色转换元件QR1可以将通过发光元件LD发射的第一颜色的光转换为第二颜色的光，第二颜色转换元件QR2可以将第一颜色的光转换为第三颜色的光。例如，在发光元件LD发射蓝色的光的情况下，第一颜色转换元件QR1可以是用于将蓝色的光转换为绿色的光的第一颜色量子棒(或绿色量子棒)，第二颜色转换元件QR2可以是用于将蓝色的光转换为红色的光的第二颜色量子棒(或红色量子棒)。在这种情况下，可以从第一子像素区域SPA1发射蓝色的光，可以从第二子区域SPA2发射绿色的光，并且可以从第三子区域SPA3发射红色的光。因此，可以实现全色像素PXL。
如上面参照图4至图6描述的，根据本公开的实施例的发光装置EU(或像素PXL)可以包括棒型发光元件LD和棒型颜色转换元件QR1和QR2(或量子棒)，但是颜色转换元件QR1和QR2的第二对准方向可以与发光元件LD的第一对准方向基本相同或对准。在这种情况下，被棒型发光元件LD线性偏振的光可以在在相同方向上布置的颜色转换元件QR1和QR2中被最大地吸收，因此发光装置EU的发射效率可以最大化。
图7是示出包括在图4的发光装置中的颜色转换元件的示例的视图。在实施例中，颜色转换元件QR可以是量子棒。
参照图7，颜色转换元件QR可以包括核CORE和壳SHELL。
颜色转换元件QR的核CORE可以具有与球体、椭球体、多面体和棒中的任何一个对应的形状。
壳SHELL可以包围核CORE，并且可以具有具有长轴和短轴的形式。壳SHELL的短轴(或直径D)与长轴(或长度L)的比可以在约1∶1.1至约1∶30的范围内。在沿短轴的方向切割颜色转换元件QR的情况下，壳SHELL的切割表面可以具有与圆形、椭圆形和多边形中的任何一个对应的形状。
在实施例中，颜色转换元件QR的长度L可以基本等于或者小于发光元件LD的长度。如下面将描述的，颜色转换元件QR可以响应于在第一共电极AELT1与第二共电极AELT2之间形成的电场而布置。在颜色转换元件QR的长度L小于或者等于发光元件LD的长度(或第一共电极AELT1与第二共电极AELT2之间的间距)的情况下，颜色转换元件QR的布置效率(例如，在所期望的第二对准方向ADR2上布置的颜色转换元件QR的比率)可以改善。
在实施例中，壳SHELL可以具有单层或多层结构。壳可以由合金、氧化物基材料或掺杂有杂质的材料形成。
核CORE可以由与周期表中的II-VI族、III-V族、VI-IV族或IV族半导体或者其合金或混合物对应的材料制成。例如，在颜色转换元件QR的核CORE由II-VI族材料制成的情况下，颜色转换元件QR的核CORE可以由与CdSe、CdS、CdTe、ZnO、ZnSe、ZnS、ZnTe、HgSe、HgTe和CdZnSe中的任何一种或者其两种或更多种的混合物对应的材料制成。在另一示例中，当颜色转换元件QR的核CORE由III-V族材料制成时，颜色转换元件QR的核CORE可以由与InP、InN、GaN、InSb、InAsP、InGaAs、GaAs、GaP、GaSb、AlP、A1N、AlAs、A1Sb中的任何一种或者其两种或更多种的混合物对应的材料制成。在又一实施例中，在颜色转换元件QR的核CORE由VI-IV族材料制成的情况下，颜色转换元件QR的核CORE可以由与PbSe、PbTe、PbS、PbSnTe、Tl2SnTe5中的任何一种或者其两种或更多种的混合物对应的材料制成。
即使核CORE由相同的材料形成，颜色转换元件QR的荧光波长也可以根据核CORE的尺寸而改变。例如，当核CORE的尺寸较小时，可以发射具有较短波长的光，而当核CORE的尺寸较大时，可以发射具有较长波长的光。
在实施例中，在没有电场施加到颜色转换元件QR的情况下，电子和空穴可以在核CORE中保持彼此结合。在电场施加到颜色转换元件QR的情况下，电子和空穴无论是在核CORE中还是在核CORE与壳SHELL之间都可以彼此在空间上分开，从而导致颜色转换元件QR中的极化。也就是说，在颜色转换元件QR位于电场中的情况下，颜色转换元件QR可以根据颜色转换元件QR的极化和电场的方向而在特定方向上对准或者布置。
图8和图9是用于解释根据包括在图4的发光装置中的发光元件与颜色转换元件之间的对准关系的发射效率的视图。图8示出了颜色转换元件QR的第二对准方向ADR2相对于发光元件LD的第一对准方向ADR1的角度ANG(或布置角度)。图9示出了根据颜色转换元件QR的第二对准方向ADR2的角度而在每个颜色转换元件QR中吸收的光的量(或从颜色转换元件QR发射的光的强度)。
首先，参照图8，包括在发光元件层LDL中的发光元件LD可以在第一对准方向ADR1上对准，包括在颜色转换层CCL中的颜色转换元件QR可以在第二对准方向ADR2上对准。角度ANG可以是第二对准方向ADR2相对于第一对准方向ADR1的角度。
在实施例中，颜色转换元件QR的第二对准方向ADR2可以相对于发光元件LD的第一对准方向ADR1形成约30度或更小的锐角，或者可以平行于第一对准方向ADR1。例如，角度ANG可以具有从约0度到约30度的范围。例如，第二对准方向ADR2可以相对于第一对准方向ADR1形成约15度或更小的锐角。在另一示例中，第二对准方向ADR2可以平行于第一对准方向ADR1。
参照图9，在颜色转换元件QR中吸收的光(或从颜色转换元件QR发射的光)可以根据发光元件LD与颜色转换元件QR之间的角度ANG而改变为正弦波的形式。因此，随着发光元件LD与颜色转换元件QR之间的角度ANG变得更接近约0，在颜色转换元件QR中吸收的光的量可以增大，并且从颜色转换元件QR发射的光的强度可以增大。
因此，在发光元件LD与颜色转换元件QR之间的角度ANG小于或者等于特定值的情况下，可以极大地改善颜色转换元件QR的发射效率(或颜色转换效率)。此外，从颜色转换元件QR发射的光可以是在与从发光元件LD发射的光相同的方向上偏振的光。因此，能够输出偏振光的发光装置EU(见图4)可以使附加地与其附接的黑色偏振膜的效率最大化，并且可以使高对比度显示装置被实现。
图10a至图10h是用于解释制造图4的发光装置的工艺的视图。
参照图4和图10a，可以在基底SUB上(或基底SUB的子像素区域SPA中)形成第一共电极AELT1和第二共电极AELT2(或共电极层AEL)。
基底SUB的面积和形状没有限制，并且可以考虑到将在基底SUB上形成的第一共电极AELT1和第二共电极AELT2的面积、将安装的发光元件LD的尺寸和发光元件LD的数量等而变化。基底SUB的厚度可以为约100μm至约1mm。第一共电极AELT1和第二共电极AELT2的面积(或单元电极面积)可以为约10μm2至约100cm2。
此后，如图10b中所示，可以在第二共电极AELT1和AELT2上形成第一绝缘层INS1。
在实施例中，可以通过等离子体增强化学气相沉积(PECVD)、电子束沉积、原子层沉积和溅射沉积中的任何一种形成第一绝缘层INS1，但是本公开不限于此。
第一绝缘层INS1可以包括选自SiO2、Si3N4、SiNx、Al2O3、HfO2、Y2O3和TiO2之中的至少一种材料。此外，第一绝缘层INS1可以具有约1nm至约100μm的厚度，其可以根据施加到第一共电极AELT1和第二共电极AELT2的电源的电压(例如，对准电压)、发光元件LD的长度、第一共电极AELT1与第二共电极AELT2之间的距离等而变化。
此后，如图10c中所示，可以以第一溶液SOL1中的分散形式提供发光元件LD，并且可以将发光元件LD设置在第一绝缘层INS1上。
可以通过将发光元件LD与分散溶剂混合来制造第一溶液SOL1。分散溶剂可以是墨水或糊的形式，并且溶剂可以是选自丙酮、水、醇和甲苯之中的至少一种来作为挥发性溶剂。然而，分散溶剂的类型不限于上述类型，并且可以使用任何类型的溶剂而没有限制，只要溶剂可以容易地蒸发而不对发光元件LD施加物理和化学影响即可。基于分散溶剂的总重量，第一溶液SOL1可以包括0.001重量％至100重量％的发光元件LD。在第一溶液SOL1包括与小于0.001重量％对应的发光元件LD的情况下，结合到电极(例如，第一电极ELT1和第二电极ELT2)的发光元件LD的数量可以是小的。相反，在第一溶液SOL1包括与大于100重量％对应的发光元件LD的情况下，发光元件LD的对准会被中断。
因此，如图10d中所示，在预定电压供应到第一共电极AELT1和第二共电极AELT2的情况下，在第一共电极AELT1与第二共电极AELT2之间可以形成电场，并且发光元件LD可以在平面图中在第一共电极AELT1与第二共电极AELT2之间自对准。在发光元件LD已经对准的情况下，可以使用其它附加方法挥发或者去除溶剂，因此发光元件LD可以稳定地布置在第一绝缘层INS1上。
例如，在在第一共电极AELT1与第二共电极AELT2之间供应第一电压V1的情况下，可以在第一共电极AELT1与第二共电极AELT2之间形成电场，因此可以在发光元件LD中发生极化。因此，发光元件LD可以以因相邻的共电极之间的静电吸引的取向趋势布置。当第一共电极AELT1是正极而第二共电极AELT2是负极时，发光元件LD的具有负电荷的第一端可以根据第一共电极AELT1的位置设置在第一绝缘层INS1上，而发光元件LD的具有正电荷的第二端可以根据第二共电极AELT2的位置设置在第一绝缘层INS1上。
在实施例中，第一电压V1可以具有约0.1V至约2000V的电压电平。在第一电压V1的电压电平小于0.1V的情况下，发光元件LD的对准效率会劣化。在第一电压V1的电压电平大于2000V的情况下，第一绝缘层INS1会被破坏，因此会发生漏电流、电短路或电极损坏。此外，第一电压V1的频率可以在约10Hz至约100GHz的范围内，并且第一电压V1可以是例如具有约90kHz至约100MHz的频率的正弦波。在频率小于10Hz的情况下，安装的发光元件LD的数量会极大地减少，并且发光元件LD的取向会非常不规则。在频率大于100GHz的情况下，发光元件LD会不适应快速改变的AC电力，因此发光元件LD的可安装性会降低，并且取向趋势也会降低。
此后，如图10e中所示，可以在每个发光元件LD的相对端上分别形成第一电极ELT1和第二电极ELT2。发光元件LD可以稳定地结合在第一电极ELT1与第二电极ELT2之间。下面将参照图11a至图11e描述形成第一电极ELT1和第二电极ELT2的工艺。
此后，如图10f中所示，可以在发光元件层LDL(即，第一绝缘层INS1、发光元件LD以及第一电极ELT1和第二电极ELT2)上形成第二绝缘层INS2。形成第二绝缘层INS2的方法可以与形成第一绝缘层INS1的方法基本相同或相似。
此后，如图10g中所示，可以以第二溶液SOL2中的分散形式提供颜色转换元件QR，并且可以将颜色转换元件QR设置在第二绝缘层INS2上。例如，第一颜色转换元件QR1可以在第二子像素区域SPA2(见图4)中设置在第二绝缘层INS2上，第二颜色转换元件QR2可以在第三子像素区域SPA3(见图4)中设置在第二绝缘层INS2上。
因此，如图10h中所示，当第一电压V1供应到第一共电极AELT1和第二共电极AELT2时，可以在第一共电极AELT1与第二共电极AELT2之间形成电场，然后颜色转换元件QR(例如，第一颜色转换元件QR1)可以在平面图中在第一共电极AELT1与第二共电极AELT2之间自对准。此后，尽管未示出，但是可以在第二绝缘层INS2上形成单独的导电层(或覆盖层)，并且可以覆盖颜色转换元件QR。
另外，尽管图10g和图10h示出了顺序地设置并对准的颜色转换元件QR，但是本公开不限于此。例如，可以同时地设置并对准颜色转换元件QR。例如，可以在第二子像素区域SPA2中同时地设置并对准第一颜色转换元件QR1，并且可以在第三子像素区域SPA3中同时地设置并对准第二颜色转换元件QR2。
图11a至图11e是用于解释形成图10e的第一电极和第二电极的工艺的视图。图11a至图11e示出了设置在第一电极ELT1和第二电极ELT2下方的构造(例如，基底SUB、附加的发光元件层等)为共电极层AEL。
首先，参照图10e和图11a，可以提供具有发光元件LD在其上对准的一个表面的共电极层AEL。
如图11b中所示，可以用光致抗蚀剂涂覆共电极层AEL，或者在另一示例中，可以在共电极层AEL上形成光致抗蚀剂层PR。光致抗蚀剂层PR可以包括本领域中使用的光致抗蚀剂。可以通过旋涂、喷涂和丝网印刷中的一种用光致抗蚀剂涂覆共电极层AEL。光致抗蚀剂层PR的厚度可以考虑到将形成在共电极层AEL上的第一电极ELT1和第二电极ELT2的厚度而改变，并且可以为例如约0.1μm至约10μm。然而，本公开不限于此。
此后，如图11c中所示，可以在光致抗蚀剂层PR上设置其中印有与第一电极ELT1和第二电极ELT2对应的图案的掩模MASK，并且掩模MASK的顶部可以暴露于紫外线(或紫外辐射)。
此后，如图11d中所示，可以将光致抗蚀剂层PR浸入通常的光致抗蚀剂溶剂中，因此可以去除光致抗蚀剂层PR的暴露部分。例如，可以去除光致抗蚀剂层PR的其中将形成第一电极ELT1和第二电极ELT2的部分。
此后，如图11e中所示，可以在光致抗蚀剂层PR上沉积电极形成材料。电极形成材料可以与形成第一电极ELT1和第二电极ELT2的材料相同。
在已经沉积电极形成材料之后，可以使用光致抗蚀剂去除剂去除形成在共电极层AEL上的光致抗蚀剂层PR。这里，光致抗蚀剂去除剂可以是丙酮、N-甲基吡咯烷酮(1-甲基-2-吡咯烷酮(NMP))和二甲基亚砜(DMSO)中的任何一种。
随着光致抗蚀剂层PR被去除，第一电极ELT1和第二电极ELT2可以形成在共电极层AEL上。
另外，尽管在图11a至图11e中示出了制造第一电极ELT1和第二电极ETL2，但是本公开不限于此。图11a至图11e中的制造方法也可以应用于第一共电极AELL1和第二共电极AELT2。也就是说，可以使用相同的制造方法形成第一共电极AELL1和第二共电极AELT2以及第一电极ELT1和第二电极ELT2。
图12是示出根据本公开的实施例的显示装置的平面图。在实施例中，图12示出了显示装置，特别是设置在显示装置中的显示面板PNL，作为可以使用参照图1a至图3b描述的发光元件LD或参照图4描述的发光装置EU作为光源的示例装置。图12示意性地示出了显示面板PNL的结构，聚焦于显示区域DA。然而，在一些实施例中，还可以在显示面板PNL上设置未示出的至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参照图12，显示面板PNL可以包括第一基底SUB1和布置在第一基底SUB1上的像素PXL。详细地，显示面板PNL和第一基底SUB1可以包括其中显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。
在实施例中，显示区域DA可以设置在显示面板PNL的中心部分中，并且非显示区域NDA可以沿着显示面板PNL的周边部分设置，以包围显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，并且可以改变。
第一基底SUB1可以形成显示面板PNL的基体构件。例如，第一基底SUB1可以形成下面板(例如，显示面板PNL的下板)的基体构件。由于第一基底SUB1与上面参照图4描述的基底SUB基本相同或相似，因此将省略其重复描述。
第一基底SUB1上的区域可以被限定为其中设置有像素PXL的显示区域DA，并且其剩余区域可以被限定为非显示区域NDA。例如，第一基底SUB可以包括显示区域DA和设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中形成有像素PXL的多个像素区域。结合到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
每个像素PXL可以包括响应于对应的扫描信号和对应的数据信号而被驱动的至少一个发光元件LD，例如，根据图1a至图3b中的实施例中的任何一个的至少一个棒型发光二极管。多个棒型发光二极管可以形成像素PXL的光源。
此外，像素PXL可以包括多个子像素。例如，像素PXL可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。在实施例中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射不同颜色的光。在示例中，第一子像素SPX1可以是发射红色的光的蓝色子像素，第二子像素SPX2可以是发射绿色的光的绿色子像素，第三子像素SPX3可以是发射蓝色的光的蓝色子像素。然而，形成像素PXL的子像素的颜色、类型和/或数量没有特别限制，并且在示例中，从各个子像素发射的光的颜色可以以各种方式改变。此外，尽管图12示出了其中像素PXL在显示区域DA中以条形的形式布置的实施例，但是本公开不限于此。例如，像素PXL可以以各种像素阵列的形式布置。
在实施例中，像素PXL可以形成为有源像素。然而，可用于根据本公开的显示装置的像素PXL的类型、结构和/或驱动方式不限于特定形状、结构和/或驱动方式。例如，每个像素PXL可以形成为显示装置的具有各种公知的无源或有源结构的像素。
图13a至图13c是示出包括在图12的显示装置中的子像素的示例的电路图。在图13a至图13c中，示出了图12中所示的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的任何一个。在图13a至图13c中，示出了可以设置在有源显示装置(例如，有源发光显示装置)中的子像素SPX的不同实施例。
例如，图13a至图13c中所示的子像素SPX可以是设置在图12的显示面板PNL中的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的任何一个，并且第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以具有基本相同或相似的结构。因此，在图13a至图13c中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以被称为子像素SPX。
首先，参照图13a，子像素SPX可以包括发射单元LSU和用于驱动发射单元LSU的像素电路PXC。
在实施例中，发射单元LSU可以包括在第一电源VDD与第二电源VSS之间彼此并联结合的多个发光元件LD。这里，第一电源VDD和第二电源VSS可以具有不同的电势。例如，第一电源VDD可以被设定为高电势电源，第二电源VSS可以被设定为低电势电源。这里，至少在子像素SPX的发光时段期间，第一电源VDD与第二电源VSS之间的电势差可以被设定为发光元件LD的阈值电压或更高。
另外，尽管在图13a中示出了发光元件LD在第一电源VDD与第二电源VSS之间沿相同方向(例如，正向方向)彼此并联结合，但是本公开不限于此。例如，发光元件LD中的一些可以在第一电源VDD与第二电源VSS之间沿正向方向彼此结合，并且其它发光元件LD可以在反向方向上彼此结合。在另一示例中，至少一个子像素SPX可以仅包括单个发光元件LD。
在实施例中，各个发光元件LD的第一端可以通过第一电极共同地结合到对应的像素电路PXC，并且可以通过像素电路PXC结合到第一电源VDD。各个发光元件LD的第二端可以通过第二电极共同地结合到第二电源VSS。
发射单元LSU可以发射具有与通过对应的像素电路PXC供应到其的驱动电流对应的亮度的光。由此，可以在显示区域DA中显示预定图像。
像素电路PXC可以结合到相应的子像素SPX的扫描线Si和数据线Dj。例如，当子像素SPX设置在显示区域DA的第i行第j列中时，子像素SPX的像素电路PXC可以结合到显示区域DA的第i扫描线Si和第j数据线Dj。像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(或驱动晶体管)可以结合在第一电源VDD与发射单元LSU的第一电极之间。第一晶体管T1的栅电极结合到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到发射单元LSU的驱动电流。
第二晶体管T2(或开关晶体管)可以结合在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极可以结合到扫描线Si。
在具有栅极导通电压(例如，低电压)的扫描信号从扫描线Si供应到第二晶体管T2的情况下，第二晶体管T2导通，以将数据线Dj和第一节点N1彼此电结合。在每个帧周期期间，对应帧的数据信号可以供应到数据线Dj，并且可以经由第二晶体管T2传输到第一节点N1。由此，与数据信号对应的电压可以充入存储电容器Cst中。
存储电容器Cst的第一电极可以结合到第一电源VDD，并且其第二电极可以结合到第一节点N1。存储电容器Cst可以存储与在每个帧周期期间供应到第一节点N1的数据信号对应的电压，并且可以保持存储的电压直到后续帧的数据信号供应到存储电容器Cst。
在图13a中，尽管包括在像素电路PXC中的所有晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为P型晶体管，但是本公开不限于此。换言之，第一晶体管T1和第二晶体管T2中的至少一个可以被改变为N型晶体管。
例如，如图13b中所示，第一晶体管T1和第二晶体管T2两者可以为N型晶体管。除了一些电路元件的连接位置根据晶体管类型的改变而改变之外，图13b中所示的子像素SPX可以具有与图13a的像素电路PXC的构造和操作基本相似的构造和操作。因此，将省略图13b的子像素SPX的描述。
另外，像素电路PXC的结构不限于图13a和图13b中所示的实施例中的结构。也就是说，像素电路PXC可以形成为具有各种公知结构和/或驱动方式的像素电路。在示例中，像素电路PXC可以如在图13c中所示的实施例中形成。
参照图13c，除了针对对应的水平线的扫描线Si之外，像素电路PXC还可以结合到至少一条附加扫描线(或控制线)。例如，布置在显示区域DA的第i行中的子像素SPX的像素电路PXC还可以结合到第i-1扫描线Si-1和/或第i+1扫描线Si+1。此外，在实施例中，除了第一电源VDD和第二电源VSS之外，像素电路PXC还可以结合到其它电源。例如，像素电路PXC还可以结合到初始化电源Vint。根据实施例，像素电路PXC可以包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1可以结合在第一电源VDD与发射单元LSU的第一电极之间。第一晶体管T1的栅电极可以结合到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到发射单元LSU的驱动电流。
第二晶体管T2可以结合在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可以结合到对应的扫描线Si。在具有栅极导通电压的扫描信号从扫描线Si供应到第二晶体管T2的情况下，第二晶体管T2可以导通，以将数据线Dj电连接到第一晶体管T1的第一电极。因此，在第二晶体管T2导通的情况下，从数据线Dj供应的数据信号可以传输到第一晶体管T1。
第三晶体管T3可以结合在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电极可以结合到对应的扫描线Si。在具有栅极导通电压的扫描信号从扫描线Si供应到第三晶体管T3的情况下，第三晶体管T3可以导通，从而以二极管的形式电连接第一晶体管T1。
第四晶体管T4可以结合在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以结合到前一扫描线，例如，第i-1扫描线Si-1。在具有栅极导通电压的扫描信号供应到第i-1扫描线Si-1的情况下，第四晶体管T4可以导通，以将初始化电源Vint的电压传输到第一节点N1。这里，初始化电源Vint的电压可以小于或者等于数据信号的最低电压。
第五晶体管T5可以结合在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可以结合到对应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压(例如，高电压)的发射控制信号供应到发射控制线Ei的情况下截止，并且可以在其它情况下导通。
第六晶体管T6可以结合在第一晶体管T1与发射单元LSU的第一电极之间。第六晶体管T6的栅电极可以结合到对应的发射控制线，例如，第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号供应到发射控制线Ei的情况下截止，并且可以在其它情况下导通。
第七晶体管T7可以结合在发射单元LSU的第一电极与初始化电源Vint之间。第七晶体管T7的栅电极可以结合到后续级中的扫描线中的任何一条，例如，第i+1扫描线Si+1。在具有栅极导通电压的扫描信号供应到第i+1扫描线Si+1的情况下，第七晶体管T7可以导通，以将初始化电源Vint的电压供应到发射单元LSU的第一电极。
存储电容器Cst可以结合在第一电源VDD与第一节点N1之间。存储电容器Cst可以在每个帧周期期间存储与供应到第一节点N1的数据信号和第一晶体管T1的阈值电压对应的电压。
在图13c中，尽管包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)为P型晶体管，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以被改变为N型晶体管。此外，在这种情况下，可以改变用于控制第一晶体管T1至第七晶体管T7中的至少一个的控制信号(例如，扫描信号和/或数据信号)的电压电平。
此外，可用于本公开的子像素SPX的结构不限于图13a至图13c中所示的实施例中的结构，并且子像素SPX可以具有各种公知的结构。例如，包括在子像素SPX中的像素电路PXC可以形成为具有各种公知结构和/或驱动方式的像素电路。此外，在本公开的其它实施例中，子像素SPX可以设置在无源发光显示装置等中。在这种情况下，可以省略像素电路PXC，并且发射单元LSU的第一电极和第二电极中的每个可以直接结合到扫描线Si、数据线Dj、电力线和/或控制线。
图14a和图14b是示出图12的显示装置的示例的剖视图。
首先，参照图12和图14a，显示装置(或显示面板PNL)可以包括第一基底SUB、像素电路层PCL、共电极层AEL、发光元件层LDL(或显示元件层)和颜色转换层CCL。由于第一基底SUB1、共电极层AEL、发光元件层LDL和颜色转换层CCL与上面参照图4至图6描述的基底SUB、共电极层AEL、发光元件层LDL和颜色转换层CCL基本相同，因此将省略其重复描述。
像素电路层PCL可以设置在第一基底SUB1与发光元件层LDL之间或第一基底SUB1与共电极层AEL之间。像素电路层PCL可以包括上面参照图13a至图13c描述的像素电路PXC。
在实施例中，显示装置还可以包括设置在颜色转换层CCL的整个表面上的第二基底SUB2。第二基底SUB2可以与上面参照图4至图6描述的基底SUB基本相同或相似。
如图14b中所示，当显示装置(或显示面板PNL)包括第二基底SUB2时，颜色转换层CCL可以与发光元件层LDL分开制造，并且可以结合或者接合到发光元件层LDL。例如，颜色转换层CCL可以形成在第二基底SUB2的第一表面上，包括颜色转换层CCL和第二基底SUB2的上结构(或上面板)可以结合到包括第一基底SUB1至发光元件层LDL的下结构(或下面板)。如上面参照图10g和图10h描述的，可以在第二基底SUB2的第二表面上设置分开的共电极，可以设置颜色转换元件，并且可以向共电极施加电压。因此颜色转换元件可以在特定方向(例如，前述第二对准方向)上对准，并且可以在颜色转换元件对准之后从第二基底SUB2去除共电极。上结构和下结构可以彼此对准，使得颜色转换层CCL中的颜色转换元件的第二对准方向与发光元件层LDL中的发光元件LD的第一对准方向相同或者平行，并且上结构可以结合到下结构。也就是说，颜色转换层CCL可以被分开制造并且结合到发光元件层LDL，而不直接形成在发光元件层LDL上，并且颜色转换层CCL中的颜色转换元件的第二对准方向可以与发光元件层LDL中的发光元件LD的第一对准方向基本相同或者平行。
另外，在图14b中，尽管显示装置(或显示面板PNL)被示出为包括对准电极层AEL，但是可以在一些实施例中省略对准电极层AEL。
图15是示出包括在图12的显示装置中的像素的示例的平面图。图15示出了像素PXL的结构，聚焦于像素PXL的发光元件层LDL和颜色转换层CCL。
参照图12和图15，像素PXL可以形成在限定在第一基底SUB上的像素区域PXA中。像素区域PXA可以包括与形成像素PXL的多个子像素SPX对应的子像素区域SPA。
例如，像素区域PXA可以包括其中形成有第一子像素SPX1的第一子像素区域SPA1、其中形成有第二子像素SPX2的第二子像素区域SPA2以及其中形成有第三子像素SPX3的第三子像素区域SPA3。尽管未在图15中示出，但是第一子像素区域至第三子像素区域SPA1、SPA2和SPA3中的每个可以包括其中布置有至少一对第一电极ELT1和第二电极ELT2以及结合在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD的发射区域。这里，发射区域可以通过包围发射区域的像素限定层、分隔壁、堤(见图18)等限定。
由于第一子像素至第三子像素SPX1、SPX2和SPX3与上面参照图4至图6描述的子像素SPX1、SPX2和SPX3基本相同或相似，因此将省略其重复描述。
在实施例中，除了颜色转换元件QR1和QR2之外，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以具有基本相同或相似的结构。在下文中，为了便于描述，在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的任何一个可以被称为子像素SPX并且其中形成子像素SPX的区域可以被称为子像素区域SPA之后，将详细地描述子像素SPX的结构。
在实施例中，第一电极ELT1可以通过第一接触孔CH1结合到子像素SPX的像素电路PXC，例如，图13a至图13c中的任何一个中所示的像素电路PXC。在实施例中，第一接触孔CH1可以设置在每个子像素SPX的发射区域外部。
在实施例中，像素电路PXC可以设置在布置在对应的子像素区域SPA中的发光元件LD下方。例如，每个像素电路PXC可以形成在发光元件LD下方的像素电路层(或包括诸如晶体管的电路元件的电路元件层)中，并且可以通过第一接触孔CH1结合到第一电极ELT1。
在实施例中，第二电极ELT2可以结合到第二电源VSS(见图13a)。例如，第二电极ELT2可以通过第二接触孔CH2和与其结合的电力线(未示出)结合到第二电源VSS。类似于第一接触孔CH1，第二接触孔CH2可以设置在每个子像素SPX的发射区域外部，但是本公开不限于此。
在实施例中，用于供应第二电源VSS的电力线的区域可以设置在发光元件LD下方的像素电路层中。例如，电力线可以设置在发光元件LD下方的像素电路层PCL(见图14a)中，并且可以通过第二接触孔CH2结合到第二电极ELT2。然而，本公开不限于此，并且电力线的位置可以以各种方式改变。
在实施例中，所有发光元件LD可以是发射蓝色的光的蓝色发光二极管。在这种情况下，为了构造全色像素PXL，第一颜色转换元件QR1(例如，用于将蓝光转换为绿光的绿色量子棒)可以设置在第二子像素SPX2的顶部上，第二颜色转换元件QR2(例如，用于将蓝光转换为红光的红色量子棒)可以设置在第三子像素SPX3的顶部上。
如上所述，第一颜色转换元件QR1和第二颜色转换元件QR2中的每个可以具有棒状形状，并且可以设置在对应的子像素区域SPX的第一电极ELT1与第二电极ELT2之间，并且在示例中，第一颜色转换元件QR1和第二颜色转换元件QR2中的大多数可以设置在对应的子像素区域SPX的第一电极ELT1与第二电极ELT2之间。此外，第一颜色转换元件QR1和第二颜色转换元件QR2的第二对准方向ADR2可以与布置在相应的子像素区域SPX中的发光元件LD的第一对准方向ADR1相同或基本相同。
图16a是示出沿着图15的线II-II’截取的像素的示例的剖视图。在图16a中，示出了包括在图14a的显示装置中的像素的示例。
参照图14a、图15和图16a，像素电路层PCL、共电极层AEL、发光元件层LDL和颜色转换层CCL可以在第一基底SUB1上顺序地布置在像素区域SPA中。共电极层AEL、像素电路层PCL和发光元件层LDL可以形成在显示面板PNL的整个显示区域DA上。
像素电路层PCL可以包括形成像素PXL的像素电路PXC的电路元件。
例如，像素电路层PCL可以包括布置在像素区域PXA中的多个晶体管(例如，图13a和图13b的第一晶体管T1)。尽管未在图16a中示出，但是像素电路层PCL可以包括布置在像素区域PXL中的存储电容器Cst、结合到像素电路PXC的各种类型的信号线(例如，图13a和图13b的扫描线Si和数据线Dj)以及结合到像素电路PXC和/或发光元件LD的各种类型的电力线(例如，用于分别传输第一电源VDD和第二电源VSS的第一电力线和第二电力线)。
在实施例中，像素电路层可以具有与设置在像素电路PXC中的多个晶体管(例如，第一晶体管T1)的剖面结构基本相同或相似的剖面结构。然而，本公开不限于此，并且在其它实施例中，多个晶体管中的至少一些可以具有不同的类型和/或结构。
此外，像素电路层PCL可以包括多个绝缘层。例如，像素电路层PCL可以包括彼此顺序地堆叠在基底SUB的表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。
在实施例中，缓冲层BFL可以防止杂质扩散到电路元件。缓冲层BFL可以以单层结构形成，但是也可以以具有两层或更多层的多层结构形成。在缓冲层BFL以多层结构形成的情况下，各个层可以由相同的材料或不同的材料形成。另外，在实施例中，可以省略缓冲层BFL。
在实施例中，第一晶体管T1可以包括半导体层SCL、栅电极GE、第一晶体管电极ET1和第二晶体管电极ET2。另外，在实施例中，尽管图16a示出了第一晶体管T1具有与半导体层SCL分开形成的第一晶体管电极ET1和第二晶体管电极ET2，但是本公开不限于此。例如，在本公开的实施例中，设置在布置在像素区域PXL中的至少一个晶体管中的第一晶体管电极ET1和/或第二晶体管电极ET2可以与相应的半导体层SCL成一体。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在其上形成有缓冲层BFL的基底SUB与栅极绝缘层GI之间。半导体层SCL可以包括与第一晶体管电极ET1接触的第一区域、与第二晶体管电极ET2接触的第二区域以及设置在第一区域与第二区域之间的沟道区。在实施例中，第一区域和第二区域中的一个可以是源区，而其另一个可以是漏区。
在实施例中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。此外，半导体层SCL的沟道区可以是作为未掺杂杂质的半导体图案的本征半导体，半导体层SCL的第一区域和第二区域可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI置于它们之间。例如，栅电极GE可以设置在栅极绝缘层GI与层间绝缘层ILD之间，以与半导体层SCL的至少一部分叠置。
第一晶体管电极ET1和第二晶体管电极ET2可以设置在半导体层SCL和栅电极GE上，且至少一个层间绝缘层IDL置于它们之间。例如，第一晶体管电极ET1和第二晶体管电极ET2可以置于层间绝缘层ILD与钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可以电结合到半导体层SCL。例如，第一晶体管电极ET1和第二晶体管电极ET2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的接触孔分别结合到半导体层SCL的第一区域和第二区域。
另外，在实施例中，设置在像素电路PXC中的至少一个晶体管(例如，图13a和图13b中所示的第一晶体管T1)的第一晶体管电极ET1和第二晶体管电极ET2中的任何一个可以通过穿过钝化层PSV的第一接触孔CH1电结合到设置在钝化层PSV的顶部上的桥接电极ELT_BRP。
在实施例中，结合到像素PXL的至少一条信号线和/或电力线可以与形成像素电路PXC的电路元件的第一电极设置在同一层上。例如，电力线PL(例如，用于供应第二电源VSS的第二电力线)可以与第一晶体管T1的栅电极GE设置在同一层上，并且可以通过与第一晶体管电极ET1和第二晶体管电极ET2设置在同一层上的桥接图案BRP并且通过穿过钝化层PSV的至少一个第二接触孔CH2结合到设置在钝化层PSV的顶部上的第二共电极AELT2。然而，电力线PL的结构和/或位置可以以各种方式改变。
共电极层AEL可以包括第一共电极AELT1和第二共电极AELT2。由于第一共电极AELT1和第二共电极AELT2与上面参照图4至图6描述的第一共电极AELT1和第二共电极AELT2基本相同，因此将省略其重复描述。
共电极层AEL还可以包括桥接电极ELT_BRP。桥接电极ELT_BRP可以将发光元件层LDL的第一电极ELT1结合到像素电路层PCL的第一晶体管T1(或第一晶体管电极ET1)。
由于发光元件层LDL与上面参照图6描述的发光元件层LDL基本相同，因此将省略其重复描述。
发光元件层LDL的第二电极ELT2可以经由穿过第一绝缘层INS1的通孔结合到第二共电极AELT2。发光元件层LDL的第一电极ELT1可以经由穿过绝缘层INS1的通孔和桥接电极ELT_BRP结合到像素电路层PCL的第一晶体管T1(或第一晶体管电极ET1)。
由于颜色转换层CCL与上面参照图6描述的颜色转换层CCL基本相同，因此将省略其重复描述。
另外，在图16a中，尽管第二共电极AELT2被示出为结合到发光元件层LDL的第二电极ELT2，但是本公开不限于此。例如，发光元件层LDL的第二电极ELT2可以通过单独的桥接电极结合到电力线PL，而不结合到第二共电极AELT2。
图16b是示出沿着图15的线II-II’截取的像素的另一示例的剖视图。在图16b中，示出了包括在图14b的显示装置中的像素的示例。
参照图14b、图15以及图16a和图16b，图16b的像素可以与图16a的像素基本相同或相似，因为图16b的像素包括颜色转换层CCL和第二基底SUB2。因此，将省略其重复描述。
颜色转换层CCL可以包括颜色转换元件QR和覆盖层OC(或绝缘层)。
如上面参照图14b描述的，颜色转换元件QR可以形成在第二基底SUB2的第一表面(例如，图14b中的底表面)上。覆盖层OC可以设置在第二基底SUB2的整个第一表面上，并且可以覆盖颜色转换元件QR。覆盖层OC可以与上面参照图4至图6描述的第一绝缘层INS1和第二绝缘层INS2基本相同或相似。
包括颜色转换层CCL和第二基底SUB2的上结构(或上面板)可以结合到包括第一基底SUB1至发光元件层LDL的下结构(或下面板)。因此，覆盖层OC可以设置在第二绝缘层INS2上，第二基底SUB2可以设置在覆盖层OC上，并且颜色转换元件QR可以设置在覆盖层OC(或第二绝缘层INS2)与第二基底SUB2之间。
颜色转换层CCL中的颜色转换元件QR的第二对准方向可以与发光元件层LDL中的发光元件LD的第一对准方向基本相同或平行。
另外，在图16b中，尽管颜色转换元件QR被示出为在第三方向DR3上与发光元件LD叠置，但这仅是示例性的，并且本公开不限于此。在图16b中，由于颜色转换元件QR独立于第二基底SUB2形成，因此颜色转换元件QR可以不与发光元件LD叠置，并且颜色转换元件QR在平面图中可以不设置在第一电极ELT1与第二电极ELT2(或第一共电极AELT1与第二共电极AELT2)之间。
图17a至图17d是示出沿着图15的线II-II’截取的像素的又一示例的剖视图。
参照图14b、图16b以及图17a至图17d，除了发光元件层LDL之外，图17a至图17d中的像素可以与图16b的像素基本相同或相似，因此将省略其重复描述。
如图17a中所示，发光元件层LDL可以包括第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1和第二接触电极CNE2以及第三绝缘层INS3，它们顺序地设置并且/或者形成在像素电路层PCL上。
第一分隔壁PW1和第二分隔壁PW2可以设置在像素电路层PCL上。第一分隔壁PW1和第二分隔壁PW2可以布置在发射区域中，以彼此间隔开。第一分隔壁PW1和第二分隔壁PW2可以在高度方向上从像素电路层PCL突出。在实施例中，第一分隔壁PW1和第二分隔壁PW2可以具有但不限于基本相同的高度。
在实施例中，第一分隔壁PW1可以设置在像素电路层PCL与第一电极ELT1之间。第一分隔壁PW1可以布置为与发光元件LD的第一端EP1相邻。例如，第一分隔壁PW1的侧表面可以相邻于发光元件LD的第一端EP1定位，并且可以面对第一端EP1。
在实施例中，第二分隔壁PW2可以设置在像素电路层PCL与第二电极ELT2之间。第二分隔壁PW2可以布置为与发光元件LD的第二端EP2相邻。例如，第二分隔壁PW2的侧表面可以相邻于发光元件LD的第二端EP2定位，然后可以面对第二端EP2。
在实施例中，第一分隔壁PW1和第二分隔壁PW2可以具有各种形状。在示例中，如图17a中所示，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有梯形的剖面形状，其宽度朝向其顶部减小。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可以在其至少一个侧表面上具有倾斜表面。在另一示例中，如图17b中所示，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有半圆形或半椭圆形的剖面形状，其宽度朝向其顶部减小。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有弯曲表面作为其至少一个侧表面。
也就是说，第一分隔壁PW1和第二分隔壁PW2的形状不限于特定形状，并且可以以各种方式改变。此外，在实施例中，可以省略第一分隔壁PW1和第二分隔壁PW2中的至少一个，或者，可以改变其位置。
第一分隔壁PW1和第二分隔壁PW2可以包括绝缘材料，该绝缘材料包括无机材料和/或有机材料。例如，第一分隔壁PW1和第二分隔壁PW2可以包括包含各种公知的无机绝缘材料(包括SiNx或SiOx)的至少一个无机层。可选地，第一分隔壁PW1和第二分隔壁PW2可以包括包含各种公知的有机绝缘材料的至少一个有机层和/或光致抗蚀剂层，或者可以由包含有机/无机材料的组合的单层或多层绝缘体形成。也就是说，形成第一分隔壁PW1和第二分隔壁PW2的材料可以以各种方式改变。
在实施例中，第一分隔壁PW1和第二分隔壁PW2可以用作反射构件。例如，第一分隔壁PW1和第二分隔壁PW2与设置在其顶部上的第一电极ELT1和第二电极ELT2一起可以用作用于通过在期望的方向上引导从各个发光元件LD发射的光来改善像素PXL的光学效率的反射构件。
第一电极ELT1和第二电极ELT2可以分别设置在第一分隔壁PW1和第二分隔壁PW2的顶部上。第一电极ELT1和第二电极ELT2可以彼此间隔开。
在实施例中，分别设置在第一分隔壁PW1和第二分隔壁PW2的顶部上的第一电极ELT1和第二电极ELT2可以分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的形状。例如，在第一电极ELT1和第二电极ELT2具有与第一分隔壁PW1和第二分隔壁PW2对应的倾斜表面或弯曲表面的同时，它们可以在像素电路层PCL的高度方向(或厚度方向)上突出。
第一电极ELT1和第二电极ELT2中的每个可以包括至少一种导电材料。在示例中，第一电极ELT1和第二电极ELT2中的每个可以包括但不限于与金属(诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金)、导电氧化物(诸如ITO、IZO、ZnO或ITZO)和导电聚合物(诸如PEDOT)中的至少一种对应的材料。
此外，第一电极ELT1和第二电极ELT2中的每个可以以单层结构或多层结构形成。在示例中，第一电极ELT1和第二电极ELT2中的每个可以包括至少一个反射电极层。此外，第一电极ELT1和第二电极ELT2中的每个还可以选择性地包括设置在反射电极层上和/或下方的至少一个透明电极层和被构造为覆盖反射电极层和/或透明电极层的顶部的至少一个导电盖层中的至少一者。
在实施例中，第一电极ELT1和第二电极ELT2中的每个的反射电极层可以由具有均匀反射率的导电材料制成。在示例中，反射电极层可以包括但不限于诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr及其合金的金属中的至少一种。也就是说，反射电极层可以由各种类型的反射导电材料制成。在第一电极ELT1和第二电极ELT2中的每个包括反射电极层的情况下，从发光元件LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光可以进一步在沿其显示图像的方向上(例如，在正面方向上)行进。特别地，在第一电极ELT1和第二电极ELT2面对发光元件LD的第一端EP1和第二端EP2而具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的倾斜表面或弯曲表面的情况下，从发光元件LD中的每个的第一端EP1和第二端EP2发射的光可以从第一电极ELT1和第二电极ELT2反射，以在显示面板PNL的正面方向(例如，从基体层SUB1的向上方向)上进一步行进。因此，可以改善从发光元件LD发射的光的效率。
此外，第一电极ELT1和第二电极ELT2中的每个的透明电极层可以由各种类型的透明电极材料制成。例如，透明电极层可以包括但不限于ITO、IZO或ITZO。在实施例中，第一电极ELT1和第二电极ELT2中的每个可以以具有ITO/Ag/ITO的堆叠结构的三层结构形成。同样地，在第一电极ELT1和第二电极ELT2中的每个以两层或更多层的多层结构形成的情况下，可以使可归因于信号延迟(RC延迟)的电压降最小化。因此，期望的电压可以有效地传输到发光元件LD。
此外，在第一电极ELT1和第二电极ELT2中的每个包括用于覆盖反射电极层和/或透明电极层的导电盖层的情况下，可以防止第一电极ELT1和第二电极ELT2的反射电极层由于在用于制造像素PXL的工艺中发生的缺陷而损坏。然而，导电盖层可以选择性地包括在第一电极ELT1和第二电极ELT2中，并且可以在一些实施例中被省略。此外，导电盖层可以被认为是第一电极ELT1和第二电极ELT2中的每个的组件，或者被认为是设置在第一电极ELT1和第二电极ELT2上的单独的组件。
第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2的部分上。例如，第一绝缘层INS1可以覆盖第一电极ELT1和第二电极ELT2的部分，并且可以包括暴露第一电极ELT1和第二电极ELT2的其它部分的开口。
在实施例中，第一绝缘层INS1可以首先覆盖第一电极ELT1和第二电极ELT2的整个表面。在已经在第一绝缘层INS1上设置并对准发光元件LD之后，可以使第一绝缘层INS1部分地开口，以暴露第一电极ELT1和第二电极ELT2。可选地，在已经完成发光元件LD的设置和对准之后，可以以局部设置在发光元件LD下方的单独的图案的形式图案化第一绝缘层INS1。
也就是说，第一绝缘层INS1可以置于第一电极ELT1和第二电极ELT2与发光元件LD之间，并且可以暴露第一电极ELT1和第二电极ELT2中的每个的至少一部分。在已经形成第一电极ELT1和第二电极ELT2之后，第一绝缘层INS1可以覆盖第一电极ELT1和第二电极ELT2，从而防止第一电极ELT1和第二电极ELT2在后续工艺期间被损坏或金属被析出。此外，第一绝缘层INS1可以稳定地保持每个发光元件LD。
发光元件LD可以在第一绝缘层INS1上设置并对准。在示例中，可以通过喷墨方法等设置发光元件LD，并且可以通过施加到第一电极ELT1和第二电极ELT2的预定电压(例如，对准信号)在第一电极ELT1与第二电极ELT2之间对准发光元件LD。
第二绝缘层INS2可以设置在发光元件LD(特别是在第一电极ELT1与第二电极ELT2之间对准的发光元件LD)的顶部上，并且可以暴露发光元件LD的第一端EP1和第二端EP2。例如，第二绝缘层INS2可以仅部分地设置在发光元件LD的部分的顶部上，而不覆盖发光元件LD的第一端EP1和第二端EP2。第二绝缘层INS2可以在子像素区域中的每个中形成为但不限于独立图案。此外，如图17a中所示，在在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在空间的情况下，该空间可以填充有第二绝缘层INS2。因此，可以更稳定地保持发光元件LD。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2以及发光元件LD的第一端EP1和第二端EP2上。在实施例中，如图17a中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上。可以使用相同的导电材料通过同一工艺形成第一接触电极CNE1和第二接触电极CNE2，但是本公开不限于此。
第一接触电极CNE1和第二接触电极CNE2可以将发光元件LD的第一端EP1和第二端EP2分别电结合到第一电极ELT1和第二电极ELT2。
例如，第一接触电极CNE1可以设置在第一电极ELT1上，以与第一电极ELT1接触。例如，第一接触电极CNE1可以在第一电极ELT1的未被第一绝缘层INS1覆盖的部分(例如，第一接触部)中与第一电极ELT1接触。此外，第一接触电极CNE1可以设置在多个发光元件LD的第一端EP1上，以与至少一个发光元件LD的与第一电极ELT1相邻的第一端EP1(例如，多个发光元件LD的第一端EP1)接触。也就是说，第一接触电极CNE1可以设置为覆盖发光元件LD的第一端EP1和与其对应的第一电极ELT1的至少一部分。通过这种方式，发光元件LD的第一端EP1可以电结合到第一电极ELT1。
同样地，第二接触电极CNE2可以设置在第二电极ELT2上，以与第二电极ELT2接触。例如，第二接触电极CNE2可以在第二电极ELT2的未被第一绝缘层INS1覆盖的部分(例如，第二接触部)中与第二电极ELT2接触。此外，第二接触电极CNE2可以设置在第二端EP2上，以与至少一个发光元件LD的与第二电极ELT2相邻的第二端EP2(例如，多个发光元件LD的第二端EP2)接触。也就是说，第二接触电极CNE2可以覆盖发光元件LD的第二端EP2和与其对应的第二电极ELT2的至少一部分。通过这种方式，发光元件LD的第二端EP2可以电结合到第二电极ELT2。
第三绝缘层INS3可以形成并且/或者设置在第一基底SUB1的其上形成有第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2的第一表面上，使得第三绝缘层INS3覆盖第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。第三绝缘层INS3可以包括但不限于包括至少一个无机层和/或至少一个有机层的薄膜封装层。此外，在实施例中，至少一个覆盖层(未示出)还可以设置在第三绝缘层INS3的顶部上。
在实施例中，第一绝缘层至第三绝缘层INS1、INS2和INS3中的每个可以以单层或多层结构构造，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第一绝缘层至第三绝缘层INS1、INS2和INS3中的每个可以包括各种公知的有机/无机绝缘材料(包括SiNx)，并且形成第一绝缘层至第三绝缘层INS1、INS2和INS3中的每个的材料没有特别限制。此外，第一绝缘层至第三绝缘层INS1、INS2和INS3可以包括不同类型的绝缘材料，或者可选地，第一绝缘层至第三绝缘层INS1、INS2和INS3中的至少一些可以包括相同的绝缘材料。
包括颜色转换元件QR的颜色转换层CCL可以形成在第二基底SUB2的第一表面(例如，图14b中的底表面)上，并且包括颜色转换层CCL和第二基底SUB2的上结构(或上面板)可以设置在包括第一基底SUB1至发光元件层LDL的下结构(或下面板)上。在实施例中，颜色转换层CCL可以与发光元件层LDL间隔开，但是本公开不限于此。
在实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上。
参照图17c，第一接触电极CNE1可以布置在其中设置有第二绝缘层INS2的子像素区域SPA中。在实施例中，第一接触电极CNE1可以设置在第一电极ELT1上，以与布置在对应的子像素区域SPA中的第一电极ELT1的一部分接触。此外，第一接触电极CNE1可以设置在布置在对应的子像素区域SPA中的至少一个发光元件LD的第一端EP1上，以与第一端EP1接触。通过第一接触电极CNE1的方式，布置在子像素区域SPA中的至少一个发光元件LD的第一端EP1可以电结合到布置在对应的子像素区域SPA中的第一电极ELT1。
在其中布置有第一接触电极CNE1的子像素区域SPA中，可以布置第四绝缘层INS4。在实施例中，第四绝缘层INS4可以覆盖布置在对应的子像素区域SPA中的第二绝缘层INS2和第一接触电极CNE1。
在实施例中，类似于第一绝缘层至第三绝缘层INS1、INS2和INS3，第四绝缘层INS4可以以单层或多层结构形成，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第四绝缘层INS4可以包括各种公知的有机/无机绝缘材料(包括SiNx)。此外，第四绝缘层INS4可以包括与第一绝缘层至第三绝缘层INS1、INS2和INS3的绝缘材料不同的绝缘材料，或者可以包括与第一绝缘层至第三绝缘层INS1、INS2和INS3中的至少一些的绝缘材料相同的绝缘材料。
在其中布置有第四绝缘层INS4的每个子像素区域SPA中，可以布置第二接触电极CNE2。在实施例中，第二接触电极CNE2可以设置在第二电极ELT2上，以与布置在对应的子像素区域SPA中的第二电极ELT2的一部分接触。此外，第二接触电极CNE2可以设置在布置在对应的子像素区域SPA中的至少一个发光元件LD的第二端EP2上，以与第二端EP2接触。通过第二接触电极CNE2的方式，布置在每个子像素区域SPA中的至少一个发光元件LD的第二端EP2可以电结合到布置在对应的子像素区域SPA中的第二电极ELT2。
第三绝缘层INS3可以形成并且/或者设置在第一基底SUB1的其上形成有第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2的第一表面上，使得第三绝缘层INS3覆盖第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
参照图17c和图17d，图17d的像素(或子像素)与图17c的像素的不同之处在于：图17d的像素包括具有半圆形或半椭圆形的剖面形状的第一分隔壁PW1和第二分隔壁PW2。
如图17d中所示，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有半圆形或半椭圆形的剖面形状，其宽度朝向其顶部减小。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可以在其至少一个侧表面上具有弯曲表面。
图18是示出沿着图15的线III-III’截取的显示装置的示例的剖视图。在图18中，省略了像素电路层PCL，并且基于发光元件层LDL和颜色转换层CCL示意性地示出了像素PXL的结构。
参照图17a至图17d以及图18，图18的像素PXL与图17a至图17d中所示的像素的不同之处可以在于：图18的像素PXL还包括堤BNK。
如图18中所示，堤BNK可以设置在第一基底SUB1(或图17a至图17d中所示的像素电路层PCL)上。在实施例中，堤BNK可以直接设置在图17a至图17d中所示的第一绝缘层INS1上。堤BNK可以形成在子像素SPX之间以包围子像素SPX中的每个的发射区域EMA，并且可以形成用于分隔子像素SPX的发射区域EMA的像素限定层。也就是说，第一子像素SPX1的发射区域EMA、第二子像素SPX2的发射区域EMA和第三子像素SPX3的发射区域EMA可以通过堤BNK限定。
每个堤BNK可以阻挡从每个子像素SPX的发光元件LD发射的光穿过堤BNK，从而防止在从每个发射区域EMA发射的光进入相邻的发射区域EMA的情况下发生光学干扰。
堤BNK可以在高度方向上从第一基底SUB1突出。在实施例中，堤BNK的高度可以比发光元件层(即，除了堤BNK之外的发光元件层)的高度大，并且可以例如等于或大于约2μm或者等于或大于约2.5μm。
在将发光元件LD设置到发射区域EMA的步骤中，堤BNK可以用作用于防止与发光元件LD混合的溶液流入相邻像素PX的发射区域EMA或者用于控制将供应到每个发射区域EMA的预定量的溶液的坝结构。
在实施例中，颜色转换层CCL可以包括颜色转换元件QR1和QR2、滤色器CF1、CF2和CF3以及黑矩阵BM。
第一滤色器CF1可以设置在第二基底SUB2的第一表面(例如，图18中的底表面)上，可以与第一子像素区域SPA1(或第一子像素区域SPA1的发射区域EMA)叠置，并且可以选择性地透射从发光元件LD发射的第一颜色的光。例如，第一滤色器CF1可以是仅透射第一颜色(例如，蓝色)的第一颜色透射滤色器(例如，蓝色透射滤色器)。
类似地，第二滤色器CF2可以设置在第二基底SUB2的第一表面(例如，图18中的底表面)上，可以与第二子像素区域SPA2(或第二子像素区域SPA2的发射区域EMA)叠置，并且可以选择性地透射通过第一颜色转换元件QR1发射的第二颜色的光。例如，第二滤色器CF2可以是仅透射第二颜色(例如，绿色)的第二颜色透射滤色器(例如，绿色透射滤色器)。
第三滤色器CF3可以设置在第二基底SUB2的第一表面(例如，图18中的底表面)上，可以与第三子像素区域SPA3(或第三子像素区域SPA3的发射区域EMA)叠置，并且可以选择性地透射通过第二颜色转换元件QR2发射的第三颜色的光。例如，第三滤色器CF3可以是仅透射第三颜色(例如，红色)的第三颜色透射滤色器(例如，红色透射滤色器)。
在本公开的实施例中，所有发光元件LD可以发射相同颜色的光。此外，颜色转换层CCL可以设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的至少一些的顶部上。因此，根据本公开的实施例的显示装置可以显示全色图像。
黑矩阵BM可以设置在第一滤色器CF1、第二滤色器CF2与第三滤色器CF3之间。例如，黑矩阵BM可以设置在第二基底SUB2的第一表面(例如，图18中的底表面)上，以与第一基底SUB1上的堤BNK叠置。
如上面参照图18描述的，颜色转换元件QR1和QR2以及滤色器CF可以设置在至少一些子像素SPX上，因此可以实现全色像素PXL和具有全色像素PXL的显示装置。
另外，在本公开的实施例中，相应的子像素SPX可以形成相应的发光装置。例如，与红色子像素对应的第一子像素SPX1可以形成蓝色发光装置，与绿色子像素对应的第二子像素SPX2可以形成绿色发光装置，与蓝色子像素对应的第三子像素SPX3可以形成红色发光装置。此外，包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的全色像素PXL可以形成全色发光装置。也就是说，本公开的实施例不必限于显示装置，并且也可以广泛地应用于需要光源的其它类型的装置。
虽然通过示例性实施例详细地描述了本公开的精神和范围，但是应注意的是，上述实施例仅是描述性的，而不应被认为是限制性的。此外，本领域技术人员应理解的是，在不脱离如由权利要求限定的本公开的范围的情况下，可以在这里进行各种改变、替换和更改。
本公开的范围不受本说明书的具体实施方式限制，并且应由所附权利要求限定。此外，从权利要求及其等同物的含义和范围导出的本公开的所有改变或修改应被解释为包括在本公开的范围内。

Claims (20)

1.一种发光装置，所述发光装置包括：
基底；
发光元件层，设置在所述基底上，并且包括具有棒形状的发光元件；以及
颜色转换层，设置在所述发光元件层上，并且包括具有棒形状的颜色转换元件，
其中，所述颜色转换元件的第二对准方向与所述发光元件的第一对准方向基本相同。
2.根据权利要求1所述的发光装置，其中，所述颜色转换元件中的每个是量子棒。
3.根据权利要求2所述的发光装置，其中，所述量子棒将从所述发光元件发射的第一单色光转换为第二单色光。
4.根据权利要求2所述的发光装置，其中，所述第二对准方向与所述第一对准方向之间形成的角度为30度或更小。
5.根据权利要求4所述的发光装置，其中：
所述第一对准方向是3/4或更多的所述发光元件沿其布置的方向，并且
所述第二对准方向是3/4或更多的所述颜色转换元件沿其布置的方向。
6.根据权利要求1所述的发光装置，其中，所述发光元件层还包括：
第一电极和第二电极，设置在所述基底上，并且彼此间隔开；以及
第一绝缘层，设置在所述第一电极和所述第二电极以及所述基底上，并且
其中，所述发光元件设置在所述基底与所述第一绝缘层之间以及所述第一电极与所述第二电极之间。
7.根据权利要求6所述的发光装置，所述发光装置还包括：
共电极层，设置在所述基底与所述发光元件层之间；以及
第二绝缘层，设置在所述共电极层与所述发光元件层之间，
其中，所述共电极层包括设置为彼此间隔开的第一共电极和第二共电极，
其中，所述第一共电极与所述第一电极叠置，并且与所述第一电极电分离，并且
其中，所述第二共电极与所述第一共电极叠置。
8.根据权利要求7所述的发光装置，其中：
所述发光元件设置在所述第一电极和所述第二电极与所述第二绝缘层之间，
所述发光元件的相应的第一端结合到所述第一电极，并且
所述发光元件的相应的第二端结合到所述第二电极。
9.根据权利要求7所述的发光装置，其中，所述颜色转换元件在平面图中设置在所述第一共电极与所述第二共电极之间。
10.根据权利要求1所述的发光装置，其中：
所述基底包括第一子像素区域、第二子像素区域和第三子像素区域，
所述发光元件发射第一颜色的光，并且
所述颜色转换元件包括：
第一颜色转换元件，布置在所述第二子像素区域中，并且被构造为将所述第一颜色的所述光转换为第二颜色的光；以及
第二颜色转换元件，布置在所述第三子像素区域中，并且被构造为将所述第一颜色的所述光转换为第三颜色的光。
11.一种显示装置，所述显示装置包括：
第一基底；
发光元件层，包括具有棒形状的发光元件，并且设置在所述第一基底上；
颜色转换层，包括具有棒形状的颜色转换元件，并且设置在所述发光元件层上；以及
第二基底，设置在所述颜色转换层上，
其中，所述颜色转换元件的第二对准方向与所述发光元件的第一对准方向基本平行。
12.根据权利要求11所述的显示装置，其中：
所述发光元件层还包括设置在所述第一基底上并且彼此间隔开的第一电极和第二电极，并且
所述发光元件设置在所述第一电极与所述第二电极之间。
13.根据权利要求12所述的显示装置，所述显示装置还包括：像素电路层，设置在所述第一基底与所述发光元件层之间，并且包括晶体管和电力线，
其中，所述第一电极通过穿过所述像素电路层的至少一部分的第一接触孔结合到所述晶体管之中的第一晶体管的第一电极，并且
其中，所述第二电极通过穿过所述像素电路层的至少一部分的第二接触孔结合到所述电力线。
14.根据权利要求13所述的显示装置，其中：
所述发光元件层还包括：
第一接触电极，被构造为将所述发光元件中的每个的第一端结合到所述第一电极；以及
第二接触电极，被构造为将所述发光元件中的每个的第二端结合到所述第二电极，并且
所述第一接触电极和所述第二接触电极设置在同一层上。
15.根据权利要求14所述的显示装置，其中，所述发光元件层还包括：
第一分隔壁，设置在所述第一电极与所述像素电路层之间；以及
第二分隔壁，设置在所述第二电极与所述像素电路层之间。
16.一种制造显示装置的方法，所述方法包括：
在基底上形成彼此间隔开的第一共电极和第二共电极；
在所述基底以及所述第一共电极和所述第二共电极上形成第一绝缘层；
在所述第一绝缘层上布置发光元件，并且在平面图中在所述第一共电极与所述第二共电极之间对准发光元件；
分别在所述发光元件的第一端上形成第一电极并且在所述发光元件的第二端上形成第二电极；
在所述发光元件、所述第一电极和所述第二电极以及所述第一绝缘层上形成第二绝缘层；以及
在所述第二绝缘层上对准具有棒形状的颜色转换元件，
其中，所述颜色转换元件的第二对准方向与所述发光元件的第一对准方向基本相同。
17.根据权利要求16所述的方法，其中，所述颜色转换元件中的每个是被构造为将从所述发光元件发射的第一单色光转换为第二单色光的量子棒。
18.根据权利要求17所述的方法，其中，所述第二对准方向与所述第一对准方向之间形成的角度为30度或更小。
19.根据权利要求16所述的方法，其中，所述第一电极与所述第一共电极的至少一部分叠置，所述第二电极与所述第二共电极的至少一部分叠置。
20.根据权利要求19所述的方法，其中，对准所述颜色转换元件的步骤包括：
在所述第一绝缘层上设置所述颜色转换元件；以及
将交流电压施加到所述第一共电极并施加到所述第二共电极。
CN201980089230.0A 2019-01-15 2019-07-15 发光装置、包括其的显示装置和制造显示装置的方法 Pending CN113366658A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190005452A KR20200088960A (ko) 2019-01-15 2019-01-15 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR10-2019-0005452 2019-01-15
PCT/KR2019/008734 WO2020149477A1 (ko) 2019-01-15 2019-07-15 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN113366658A true CN113366658A (zh) 2021-09-07

Family

ID=71614395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980089230.0A Pending CN113366658A (zh) 2019-01-15 2019-07-15 发光装置、包括其的显示装置和制造显示装置的方法

Country Status (5)

Country Link
US (1) US20220077356A1 (zh)
EP (1) EP3913696A4 (zh)
KR (1) KR20200088960A (zh)
CN (1) CN113366658A (zh)
WO (1) WO2020149477A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088962A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20200088959A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20220002797A (ko) * 2020-06-30 2022-01-07 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR102573265B1 (ko) * 2021-03-25 2023-08-31 국민대학교산학협력단 초박형 led 전극어셈블리 및 이의 제조방법
KR102618047B1 (ko) * 2021-10-26 2023-12-27 국민대학교산학협력단 Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004264152A (ja) * 2003-02-28 2004-09-24 Hitachi Koki Co Ltd ライン光発生光学系及びそれを搭載したレーザ墨出し装置
CN1542516A (zh) * 2003-04-30 2004-11-03 友达光电股份有限公司 背光模块的光源
JP2006332384A (ja) * 2005-05-26 2006-12-07 Citizen Electronics Co Ltd 光源装置及び該光源装置の調整方法
US20090278146A1 (en) * 2008-05-06 2009-11-12 Palo Alto Research Center Incorporated Phosphor illumination optics for led light sources
CN102468415A (zh) * 2010-11-01 2012-05-23 三星Led株式会社 半导体发光器件
JP2012129135A (ja) * 2010-12-17 2012-07-05 Stanley Electric Co Ltd 光源装置、照明装置、蛍光体層作製方法
CN102681310A (zh) * 2011-03-15 2012-09-19 精工爱普生株式会社 光源装置及投影机
KR20120108479A (ko) * 2011-03-24 2012-10-05 영남대학교 산학협력단 백라이트 유닛
WO2018234154A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6084572B2 (ja) * 2010-11-05 2017-02-22 イサム・リサーチ・デベロツプメント・カンパニー・オブ・ザ・ヘブルー・ユニバーシテイ・オブ・エルサレム・リミテッド 偏光照明システム
KR101949385B1 (ko) * 2011-11-17 2019-02-18 엘지디스플레이 주식회사 퀀텀 로드를 구비한 발광 다이오드 패키지 및 이를 구비한 액정표시장치
KR101347896B1 (ko) * 2012-06-26 2014-01-10 엘지디스플레이 주식회사 퀀텀 로드 발광 표시장치
KR101490758B1 (ko) * 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
JP2016042449A (ja) * 2014-08-19 2016-03-31 株式会社ジャパンディスプレイ 表示装置
KR102206537B1 (ko) * 2014-08-29 2021-01-21 엘지디스플레이 주식회사 디스플레이 패널 및 이의 제조 방법
KR101713818B1 (ko) * 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
DE102015101216A1 (de) * 2015-01-28 2016-07-28 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung mit Strahlungskonversionselement und Verfahren zur Herstellung eines Strahlungskonversionselements
JP2017072812A (ja) * 2015-10-09 2017-04-13 株式会社ジャパンディスプレイ 表示装置
KR102520111B1 (ko) * 2016-06-08 2023-04-11 삼성디스플레이 주식회사 편광 발광판 및 이를 포함하는 액정 표시 장치
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004264152A (ja) * 2003-02-28 2004-09-24 Hitachi Koki Co Ltd ライン光発生光学系及びそれを搭載したレーザ墨出し装置
CN1542516A (zh) * 2003-04-30 2004-11-03 友达光电股份有限公司 背光模块的光源
JP2006332384A (ja) * 2005-05-26 2006-12-07 Citizen Electronics Co Ltd 光源装置及び該光源装置の調整方法
US20090278146A1 (en) * 2008-05-06 2009-11-12 Palo Alto Research Center Incorporated Phosphor illumination optics for led light sources
CN102468415A (zh) * 2010-11-01 2012-05-23 三星Led株式会社 半导体发光器件
JP2012129135A (ja) * 2010-12-17 2012-07-05 Stanley Electric Co Ltd 光源装置、照明装置、蛍光体層作製方法
CN102681310A (zh) * 2011-03-15 2012-09-19 精工爱普生株式会社 光源装置及投影机
KR20120108479A (ko) * 2011-03-24 2012-10-05 영남대학교 산학협력단 백라이트 유닛
WO2018234154A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement

Also Published As

Publication number Publication date
KR20200088960A (ko) 2020-07-24
EP3913696A1 (en) 2021-11-24
US20220077356A1 (en) 2022-03-10
WO2020149477A1 (ko) 2020-07-23
EP3913696A4 (en) 2022-10-19

Similar Documents

Publication Publication Date Title
KR102666834B1 (ko) 표시 장치 및 이의 제조 방법
EP3913678A1 (en) Light-emitting device and display device comprising same
CN112740407A (zh) 显示装置及其制造方法
CN113366658A (zh) 发光装置、包括其的显示装置和制造显示装置的方法
EP3910674A1 (en) Display device and manufacturing method therefor
US11990568B2 (en) Light emitting device, display device comprising same, and method for manufacturing display device
CN113302742A (zh) 显示装置
CN112740406A (zh) 显示设备及制造其的方法
US20220375990A1 (en) Display device, and method for producing same
US11842988B2 (en) Display device and method of manufacturing the same
CN113169211A (zh) 显示装置及其制造方法
US20220085249A1 (en) Light-emitting device and display device comprising same
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
CN114207848A (zh) 显示装置及其制造方法
US20220392947A1 (en) Display device
EP3961710A1 (en) Display device and manufacturing method thereof
CN113707689A (zh) 像素和具有该像素的显示装置
EP4138536A2 (en) Tiled display device
US20230206836A1 (en) Display device
CN117253952A (zh) 显示设备
CN113644090A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination