KR102618047B1 - Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원 - Google Patents

Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원 Download PDF

Info

Publication number
KR102618047B1
KR102618047B1 KR1020210143366A KR20210143366A KR102618047B1 KR 102618047 B1 KR102618047 B1 KR 102618047B1 KR 1020210143366 A KR1020210143366 A KR 1020210143366A KR 20210143366 A KR20210143366 A KR 20210143366A KR 102618047 B1 KR102618047 B1 KR 102618047B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
conductive semiconductor
led
led structure
Prior art date
Application number
KR1020210143366A
Other languages
English (en)
Other versions
KR20230059314A (ko
Inventor
도영락
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020210143366A priority Critical patent/KR102618047B1/ko
Priority to CN202211319834.XA priority patent/CN116031340A/zh
Priority to US18/049,705 priority patent/US20230163242A1/en
Publication of KR20230059314A publication Critical patent/KR20230059314A/ko
Application granted granted Critical
Publication of KR102618047B1 publication Critical patent/KR102618047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

본 발명은 LED 구조물에 관한 것이며, 보다 구체적으로는 LED 구조물, 이를 포함하는 잉크젯용 잉크 및 광원에 관한 것이다.

Description

LED 구조물, 이를 포함하는 잉크젯용 잉크 및 광원{LED structure, ink for ink-jet and light source comprising the same}
본 발명은 LED 구조물에 관한 것이며, 보다 구체적으로는 LED 구조물, 이를 포함하는 잉크젯용 잉크 및 광원에 관한 것이다.
마이크로 LED와 나노 LED는 우수한 색감과 높은 효율을 구현할 수 있고, 친환경적인 물질이므로 디스플레이의 핵심 소재로 사용되고 있다. 이러한 시장상황에 맞춰서 최근에는 새로운 나노로드 LED 구조나 새로운 제조공정에 의하여 쉘이 코팅된 나노 케이블 LED를 개발하기 위한 연구가 진행되고 있다. 더불어 나노로드 외부면을 피복하는 보호막의 고효율, 고안정성을 달성하기 위한 보호막 소재에 대한 연구나 후속 공정에 유리한 리간드 소재에 대한 연구개발도 진행되고 있다.
이러한 소재분야의 연구에 맞춰서 최근 대형화된 적색, 녹색, 청색 마이크로-LED 디스플레이 TV가 상용화 되었고, 향후에는 청색의 마이크로-LED나 나노-LED를 이용하여 구현된 청색 서브픽셀과 상기 청색의 LED를 통해 양자점을 발광시켜서 구현된 적색 및 녹색 서브픽셀을 통해 풀-컬러를 구현한 TV를 상용화할 예정이다. 더불어 적색, 녹색, 청색 나노-LED 디스플레이 TV 또한 상용화할 예정에 있다.
마이크로-LED 디스플레이는 고성능 특성과 이론적인 수명과 효율이 매우 길고 높은 장점을 가지나 8K 분해능을 갖는 디스플레이로 개발될 경우 거의 일억 개에 가까운 서브픽셀 각각에 적색 마이크로-LED, 녹색 마이크로-LED 및 청색 마이크로-LED를 일대일로 대응시켜야 하므로 마이크로-LED 디스플레이를 제조하는 pick place 기술로는 높은 단가와 높은 공정 불량률, 낮은 생산성을 고려할 때 공정기술의 한계로 스마트폰에서 TV에 이르는 진정한 의미의 고해상도 상용 디스플레이를 제조하기 어려운 실정이다. 더불어 나노-LED를 마이크로-LED와 같은 pick and place 기술로 서브픽셀에 낱개로 일일이 배치시키는 것은 더욱 어려운 실정이다.
이러한 난점을 극복하기 위하여 등록특허공보 제10-1436123호는 서브픽셀에 나노로드형 LED가 혼합된 용액을 투하한 뒤 두 정렬 전극 사이에 전계(electric field)를 형성시켜 나노로드형 LED 소자들을 전극 상에 자기 정렬시킴으로써 서브픽셀을 형성하는 공법을 통해 제조된 디스플레이를 개시한다.
그러나 개시된 기술은 전계를 통해서 LED 소자가 정렬됨에 따라서 필수적으로 LED 소자가 일방향으로 길게 형성된, 종횡비가 큰 로드형의 형상을 가져야 함에 따라서 LED 소자가 용매 내 빠르게 침강되기 쉬워서 잉크화 시키기 어렵다. 또한, 전극 상에 소자가 누워서 조립, 즉 소자 내 각 반도체층의 적층방향에 평행하게 조립됨에 따라서 광이 추출되는 면적이 적어 효율이 좋지 않은 문제가 있다.
또한, 전극에 전원을 인가해 전계를 통해서 LED 소자를 정렬 시 높은 전압의 전원에 의해서 전극이 손상될 우려가 있다.
나아가 최근에 초소형의 LED 소자를 자가정렬 시키기 위한 다른 방법, 예를 들어 자기력을 이용하는 등의 방법이 소개되고 있으나 이를 위해서는 LED 소자에 자성층을 구비시켜야 하는 등 LED 소자에 추가 가공이 더 필요하고, 자기장을 발생시키는 별도의 장치도 요구되므로 LED 소자의 제조비용, 시간, 자기정렬에 소요되는 비용이 증가하는 우려가 있다.
따라서, 발광면적이 넓고, 표면 결함에 의한 효율 저하가 최소화 또는 방지되며, 전자-정공의 재결합 속도가 최적화되고, 잉크화 시키기 적합하며, 자기정렬을 위한 어려운 추가 공정 없이도 전극 상에 쉽게 목적하는 면이 접촉하도록 자기정렬되는 새로운 LED 소재에 대한 개발이 시급한 실정이다.
등록특허공보 제10-1436123호
본 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 발광면적이 넓고, 표면 결함에 의한 효율 저하가 최소화 또는 방지되며, 전자-정공의 재결합 속도가 최적화되고, 잉크화 시키기 적합하며, 자기정렬을 위한 어려운 추가 공정 없이도 전극 상에 쉽게 목적하는 면이 접촉하도록 자기정렬되는 LED 구조물, 이를 포함하는 잉크젯용 잉크와, 이를 통해 제조되는 디스플레이, 조명 등의 각종 광원을 제공하는데 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층을 포함하는 층들이 적층된 LED 구조물로서, LED 구조물이 자유침강 시 상기 층들의 적층방향에 수직한 LED 구조물의 대향하는 두 타겟면 중 어느 한 면이 지면에 대한 접촉면이 되도록 상기 타겟면의 면적(S, ㎛2)과 두 타겟면사이의 거리(t, ㎛)의 비율(S/t)이 1.5 이상을 만족하는 LED 구조물을 제공한다.
본 발명의 일 실시예에 의하면, 상기 제1도전성 반도체층 및 상기 제2도전성 반도체층 중 어느 하나는 n형 III-질화물 반도체층이고, 다른 하나는 p형 III-질화물 반도체층일 수 있다.
또한, 상기 두 타겟면 중 어느 하나를 제1면, 나머지를 제2면이라 할 때, 제1면과 제2면의 면적비는 1: 0.1 ~ 10.0(단, 1:1 제외)일 수 있다.
또한, 상기 두 타겟면의 면적은 각각 독립적으로 0.20 ~ 100㎛2일 수 있다.
또한, 상기 두 타겟면 사이의 거리(t)는 0.3 ~ 3.5㎛일 수 있다.
또한, 상기 제1도전성 반도체층은 n형 III-질화물 반도체층이고, 상기 광활성층에서 재결합되는 전자와 전공의 수가 균형이 이루어지도록 제1도전성 반도체층 하부에 전자지연층을 더 포함할 수 있다.
또한, 상기 전자지연층은 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, GaTe, SiC, ZnO, ZnMgO, SnO2, TiO2, In2O3, Ga2O3, Si, 폴리파라페닐렌 비닐렌(poly(paraphenylene vinylene)) 및 이의 유도체, 폴리아닐린(polyaniline), 폴리(3-알킬티오펜)(poly(3-alkylthiophene)) 및 폴리(파라페닐렌(poly(paraphenylene))로 이루어진 군에서 선택된 1종 이상을 함유할 수 있다.
또한, 상기 제1도전성 반도체층은 도핑된 n형 III-질화물 반도체층이며, 상기 전자지연층은 도핑농도가 상기 제1도전성 반도체층보다 낮은 III-질화물 반도체일 수 있다.
또한, LED 구조물의 노출된 측면을 둘러싸는 보호피막을 더 포함할 수 있다.
또한, 상기 제1도전성 반도체층은 n형 III-질화물 반도체층이고, 상기 제2도전성 반도체층은 p형 III-질화물 반도체층이며, 제2도전성 반도체층의 노출된 측면, 또는 제2도전성 반도체층 노출된 측면과 광활성층 적어도 일부의 노출된 측면을 둘러싸서 노출된 측면 표면쪽의 정공을 중심쪽으로 이동시키기 위한 정공푸싱피막 및 상기 제1도전성 반도체층의 노출된 측면을 둘러싸서 노출된 측면 표면쪽의 전자를 중심쪽으로 이동시키기 위한 전자푸싱피막 중 적어도 어느 하나의 피막을 더 포함할 수 있다.
또한, 상기 정공푸싱피막과 전자푸싱피막을 모두 포함하며, 상기 전자푸싱피막은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층의 측면을 둘러싸는 최외피막으로 구비될 수 있다.
또한, 상기 정공푸싱피막은 AlNX, ZrO2, MoO, Sc2O3, La2O3, MgO, Y2O3, Al2O3, Ga2O3, TiO2, ZnS, Ta2O5 및 n-MoS2 로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
또한, 상기 전자푸싱피막은 Al2O3, HfO2, SiNx, SiO2, ZrO2, Sc2O3, AlNx 및 Ga2O3로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
또한, LED 구조물은 제1도전성 반도체층 상에 구비되는 제2전극층 및 제2도전성 반도체층 상에 구비되는 제1전극층을 더 포함할 수 있다.
또한, LED 구조물의 최상부층 또는 최하부층 상에는 구동전극의 목적하는 위치에 LED 구조물을 두께방향으로 세워서 조립시키기 위한 선택적 결합층을 더 포함하며, 상기 선택적 결합층은 자성층 또는 화학결합 유도층일 수 있다.
또한, 본 발명은 본 발명에 따른 LED 구조물을 다수 개 함유하는 잉크젯용 잉크조성물을 제공한다.
또한, 본 발명은 본 발명에 따른 LED 구조물이 장착된 광원을 제공한다.
이하, 본 발명에서 사용한 용어에 대해 정의한다.
본 발명에 따른 구현예의 설명에 있어서, 각 층, 영역, 패턴 또는 기판, 각 층, 영역, 패턴들의 "위(on)", "상부", "상", "아래(under)", "하부", "하"에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "상부", "상", "아래(under)", "하부", "하"는 "directly"와 "indirectly"의 의미를 모두 포함한다.
본 발명에 따른 LED 구조물은 공기 또는 진공 내 자유낙하 하거나 액체 내 자유 침강 후 지면에 닿았을 때 구조물 내 목적한 면이 지면에 닿을 확률이 매우 높고, 목적한 면이 아닌 다른 면이 지면에 닿는 경우에도 자발적으로 쓰러지거나 약한 진동으로도 쉽게 목적한 면이 지면에 닿도록 쓰러질 수 있어서 LED 구조물을 전극 상에 자기정렬 시키기 위한 추가 공정의 생략이 가능하다. 이에 따라서 LED 구조물을 잉크화 시킨 뒤 전극 상에 처리 시 LED 구조물의 목적하지 않은 면이 전극 상에 닿아 발생하는 접촉불량을 방지할 수 있고, 목적한 면이 전극 상에 닿도록 쉽게 실장시킬 수 있어서 LED 전극어셈블리를 용이하게 구현할 수 있다. 또한, LED 구조물의 구조 상 종래의 로드형 LED 소자에 대비해 발광면적을 증가시켜 높은 휘도와 광효율을 달성하기에 유리하다. 또한 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄어듬에 따라서 표면결함에 의한 효율 저하를 방지 또는 최소화할 수 있다. 나아가 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화할 수 있다. 전술한 것과 같은 이점으로 인해 본 발명에 따른 LED 구조물은 디스플레이 등의 각종 광원의 소재로서 널리 응용될 수 있다.
도 1은 본 발명의 일 실시예에 의한 LED 구조물의 사시도이다.
도 2는 도 1의 X-X' 경계선에 따른 단면도이다.
도 3a 내지 도 3c는 본 발명의 여러 실시예에 의한 LED 구조물의 사시도이다.
도 4는 LED 소자에서 전자와 정공의 균형을 설명하기 위한 모식도이다.
도 5는 본 발명의 일 실시예에 의한 LED 구조물의 사시도이다.
도 6은 본 발명의 일 실시예에 의한 LED 구조물의 단면도이다.
도 7 내지 도 9는 본 발명의 여러 실시예에 의한 LED 구조물의 제조방법에 대한 모식도이다.
도 10(a) 및 도 10(b)는 본 발명의 일 실시예에 의한 LED 구조물을 함유하는 잉크조성물이 전극 상에 처리된 후 침강한 LED 구조물이 전극 상에 정렬된 양태를 도시한 도면이다.
도 11은 도 10(b)에서 일부 LED 구조물이 전극 상에서 정렬이 변경되는 것을 도시한 도면이다.
도 12a 및 12b는 실시예1에 따른 LED 구조물에 대한 SEM 사진이다.
이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 도면을 참조하여 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 및 도 2를 참조하여 설명하면, 본 발명에 따른 LED 구조물(101)은 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)을 포함하는 층들이 적층된 구조물이다.
상기 LED 구조물(101)은 LED 구조물이 자유침강 시 상기 층들의 적층방향인 z축에 수직한 x-y 평면에 해당하는 LED 구조물(101)의 대향하는 두 타겟면(A1,A2) 중 어느 한 면이 지면에 대한 접촉면이 되도록 상기 타겟면(A1 또는 A2)의 면적(S, ㎛2)과 두 타겟면(A1,A2) 사이의 거리(t, ㎛)의 비율(S/t)이 1.5 이상, 바람직하게는 2.25 이상, 보다 바람직하게는 3.0 ~ 20.0로 구현될 수 있다. 여기서 지면이란 액체 내 침강되는 LED 구조물이 최종적으로 닿게 되는 소정의 대상의 일면을 의미하고, 일 예로 전극의 일면일 수 있다. 또한, 상기 두 타겟면(A1,A2)의 면적이 상이한 경우 타겟면(A1 또는 A2)의 면적(S)은 두 타겟면(A1,A2)의 면적 중 작은 면적이다.
상기 비율(S/t)이 1.5 이상을 만족함으로써 액체 내 자유 침강 후 지면에 닿았을 때 구조물 내 어느 한 타겟면(A1 또는 A2)이 지면에 닿을 확률이 매우 높고, 타겟면(A1 또는 A2)이 아닌 다른 면이 지면에 닿는 경우에도 지면에 접촉 시 발생하는 물리적 충격으로 어느 한 타겟면(A1 또는 A2)이 지면에 닿도록 자발적으로 쓰러지거나 약한 진동으로도 쉽게 어느 한 타겟면(A1 또는 A2) 이 지면에 닿도록 쓰러질 수 있어서 LED 구조물(101)을 지면과 접촉하도록 정렬시키기에 매우 유리하다. 더불어 상기 비율(S/t)이 1.5 이상이라는 것은 달리 말하면 층들의 적층방향을 고려할 때 LED 구조물의 발광면적을 결정하는 광활성층(20)의 면적의 대부분이 타겟면에 해당하고, 나머지 면에 해당하는 광활성층(20)의 노출된 측면면적은 상대적으로 작게 구현됨에 따라서 타겟면에 수직한 방향으로 출사되는 광이 많아지고 이로 인해 이를 이용해 구현되는 광원의 전면휘도를 개선시킬 수 있는 이점이 있다. 또한, 광활성층(20)의 타겟면이 노출된 측면면적보다 크다는 것은 광활성층(20)의 두 타겟면 사이의 거리 즉, 두께가 얇게 구현됨을 의미하고, 이 경우 LED 웨이퍼를 두께방향으로 식각할 때 발생하는 측면 표면의 결함발생이 낮아질 수 있어서 발광효율을 개선시킬 수 있는 이점이 있다.
상술한 LED 구조물(101)은 두 타겟면(A1,A2)의 면적이 각각 독립적으로 0.2 ~ 100㎛2일 수 있으며, 두 타겟면(A1,A2) 사이의 거리(t)가 0.3 ~ 3.5㎛일 수 있으며, 이를 통해 본 발명의 목적을 달성하기에 유리할 수 있다. 특히 두 타겟면(A1,A2) 사이의 거리가 3.5㎛ 이하로 짧아지도록 소자를 제작하는 것은 정공 및 전자가 p형 반도체층과 n형 반도체층을 지나가는 이동거리가 크게 줄일 수 있기 때문에 특히 전자 뿐만 아니라 모빌리티가 매우 낮은 정공이 이동 시 보다 짧아진 거리를 이동할 수 있어서 이동거리에 의한 이동 손실이 최소화 시킬 수 있으므로 발광 효율을 크게 향상시킬 수 있다. 다만 만일 두 타겟면(A1,A2) 사이의 거리(t)가 0.3㎛ 미만일 경우 p형 반도체층보다 n형 반도체층의 두께가 상대적 얇아질 수 있고, 이로 인해 정공과 전자가 결합하는 위치가 광활성층을 벗어날 수 있어서 발광효율이 크게 저하될 우려가 있다.
또한, 도 1, 도 3a, 및 도 3b를 참조하여 설명하면 LED 구조물(101,102,103)의 타겟면(A1,A2)의 모양은 도 1에 도시된 것과 같이 원형이거나 도 3a에 도시된 것과 같이 정사각형 등 정형화된 모양, 즉 원, 타원, 직사각형, 마름모 등일 수 있다. 그러나 이에 제한되는 것은 아니며 도 3b에 도시된 것과 같이 비정형의 다각형이나 폐곡선 일 수 있다.
또한, 도 1에 도시된 것과 같이 LED 구조물(101)의 두 타겟면(A1,A2) 각각의 면적은 동일할 수 있는데, 이에 제한되는 것은 아니며 도 3c에 도시된 것과 같이 LED 구조물(104)의 두 타겟면(A1,A2) 면적이 상이할 수 있다. 이 경우 두 타겟면(A3,A4) 중 어느 하나를 제1타겟면(A3), 나머지를 제2타겟면(A4)이라 할 때, 제1타겟면(A3)과 제2타겟면(A4)의 면적비는 1: 0.1 ~ 10일 수 있으며, 이를 통해 자유침강 시 타겟면이 지면에 대한 접촉면이 되기에 보다 유리할 수 있다. 만일 위의 면적비 범위를 벗어날 경우 지면에 타겟면 중 어느 하나가 닿게 되더라도 약한 물리적 외력에 의해 쉽게 옆으로 쓰러져 측면이 지면에 닿게 될 우려가 있다.
한편, 본 발명의 일 실시예에 의한 LED 구조물(101)의 경우 타겟면(A1 또는 A2)의 면적(S)이 두 타겟면(A1,A2) 사이의 거리(t) 보다 크게 구현됨에 따라서 상술한 것과 같이 두 타겟면(A1,A2) 사이의 거리(t)인 두께가 얇게 구현될 수 있는데, 이 경우 전자와 정공 간의 속도 불균일에 따른 전자와 정공 간에 결합이 이루어지는 위치가 광활성층(20)을 벗어날 가능성이 커서 발광효율이 저하될 우려가 있다. 즉, 대면적의 LED 웨이퍼를 식각해 LED 구조물들을 구현하는 경우 제1도전성 반도체층, 광활성층, 제2도전성 반도체층의 두께는 LED 웨이퍼 상태에서 이미 결정되는 반면에 웨이퍼의 두께와 다르게 일부만 식각해 LED 구조물로 구현하므로 이러한 문제는 필연적으로 발생할 수밖에 없다. 이러한 전자와 정공 간에 결합이 이루어지는 위치 변화는 도전성 반도체층을 이동하는 전자와 정공의 속도 차이에 기인하는데, 예를 들어 n형 GaN인 도전성 반도체층에서 전자의 모빌리티는 200㎠/Vs인데 반하여 p형 GaN인 도전성 반도체층에서 정공의 모빌리티는 5㎠/Vs에 불과해 이와 같은 전자-정공 속도 불균형에 의해 p형 GaN인 도전성 반도체층의 두께와 n형 GaN인 도전성 반도체층의 두께에 따라서 전자와 정공이 결합하는 위치가 달라지고 광활성층을 벗어날 수 있다.
이를 도 4를 참조하여 설명하면, n형 GaN인 도전성 반도체층(210), 광활성층(220) 및 p형 GaN인 도전성 반도체층(230)이 적층된 직경이 약 600㎚인 LED 구조물(200)에서 n형 GaN인 도전성 반도체층(210)의 전자 모빌리티 및 p형 GaN인 도전성 반도체층(230)의 정공 모빌리티를 고려 해 광활성층(220) 내 지점(R2)에서 재결합되는 전자와 정공의 수가 균형이루도록 두께를 설계 시 n형 GaN인 도전성 반도체층(210)의 두께(h)가 p형 GaN인 도전성 반도체층(230)의 두께보다 필연적으로 두꺼워야 하며, 이로 인해서 p형 GaN인 도전성 반도체층(230)의 두께를 매우 얇게 구현하지 않는 이상 로드형의 LED 구조물이 구현될 가능성이 매우 높다. 달리 말하면, 재결합되는 전자와 정공의 수가 균형을 이루는 위치가 광활성층(220) 내 어느 지점(R2)이 되도록 각 층의 두께가 설계된 LED 구조물의 경우 p형 GaN인 도전성 반도체층(230)의 두께를 줄이는 것에는 한계가 있으므로 n형 GaN인 도전성 반도체층(210)이 큰 두께를 차지하도록 구현될 것이며, 이에 만일 LED 구조물(200)의 타겟면 직경을 크게 하지 않는 이상 LED 구조물(200)의 두께(h)가 큰 로드형의 소자가 구현될 수 밖에 없고, 이로 인해 광활성층에서 재결합되는 정공과 전자의 수가 균형을 이루더라도 자유낙하 또는 자유침강 시 타겟면이 지면에 대한 접촉면이 되기 어려운 문제가 있다. 또한, 자유낙하 또는 자유침강 시 타겟면이 지면에 대한 접촉면이 되도록 LED 구조물(200)의 두께(200)를 얇게 하기 위해서 n형 GaN 도전성 반도체층(210)의 두께를 얇게 구현 시 재결합되는 전자와 정공의 수가 균형을 이루는 위치가 p형 GaN 도전성 반도체층(230) 내 어느 지점(R3)에서 이루어질 수 있어서 발광효율이 저하될 수 있다.
이러한 문제점을 해결하기 위해서 본 발명의 일 실시예에 따른 LED 구조물은 자유침강 시 타겟면이 지면에 대한 접촉면이 되도록 적합한 기하학적 구조를 가지면서도 광활성층에서 재결합되는 정공과 전자의 수가 균형이 이루어져서 발광효율의 저하를 방지하기 위해서 n형 도전성 반도체층 측에 인접해 전자지연층을 더 포함하도록 구현될 수 있다. 이를 도 5를 참조하여 설명하면, 제1도전성 반도체층(10)이 n형 도전성 반도체이라고 할 때, LED 구조물(105)은 전자지연층(60)을 제1도전성 반도체층(10) 하부에 구비할 수 있으며, 이를 통해 n형 반도체층인 제1도전성 반도체층(10)의 두께를 얇게 구현해도 발광효율 감소를 방지할 수 있다. 또한, 얇아진 제1도전성 반도체층(10)의 두께는 전자가 제1도전성 반도체층(10)의 두께 방향으로 이동 중 표면 결함에 의해 포획될 확률을 감소시킴으로써 발광손실을 최소화 시킬 수 있는 이점이 있다.
상기 전자지연층(60)은 일 예로 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, GaTe, SiC, ZnO, ZnMgO, SnO2, TiO2, In2O3, Ga2O3, Si, 폴리파라페닐렌 비닐렌(poly(paraphenylene vinylene)) 및 이의 유도체, 폴리아닐린(polyaniline), 폴리(3-알킬티오펜)(poly(3-alkylthiophene)) 및 폴리(파라페닐렌(poly(paraphenylene))로 이루어진 군에서 선택된 1종 이상을 함유일 수 있다. 또한, 상기 전자지연층(60)의 두께는 1 ~ 100㎚일 수 있으나 이에 제한되는 것은 아니며, n형 도전성 반도체층의 재질, 전자지연층의 재질 등을 고려해 적절히 변경될 수 있다.
이하, 본 발명의 일 실시예에 의한 LED 구조물(101,102,103,104,105) 각 층에 대해 구체적으로 설명한다.
제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 n형 반도체층이고, 다른 하나는 p형 반도체층일 수 있고, 상기 n형 반도체층 및 p형 반도체층은 발광다이오드에 채용되는 공지된 반도체층의 경우 제한 없이 사용될 수 있다. 일예로 상기 n형 반도체층과 p형 반도체층은 III-질화물 재료들로 지칭되는 III-V족 반도체들, 특히 갈륨, 알루미늄, 인듐 및 질소의 2원, 3원 및 4원 합금들을 포함할 수 있다.
일예로 제1도전성 반도체층(10)은 n형 반도체층일 수 있고, 이 경우 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면 상기 제1도전성 반도체층(10)의 두께는 100 nm ~ 3000 nm일 수 있으나 이에 제한되지 않는다.
또한, 제2도전성 반도체층(30)은 p형 반도체층일 수 있으며, 이 경우 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제 2도전성 도펀트(예: Mg)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, 상기 제2 도전성 반도체층(30)의 두께는 50 ~ 150㎚일 수 있으나 이에 제한되지 않는다.
또한, 상기 제1도전성 반도체층(10)과 제2도전성 반도체층(30) 사이에 위치하는 광활성층(20)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 광활성층(20)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 광활성층인 경우 제한 없이 사용될 수 있다. 상기 광활성층(20)의 위 및/또는 아래에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 광활성층(20)으로 이용될 수 있다. 이러한 광활성층(20)은 소자에 전계를 인가하였을 때, 광활성층 위, 아래에 각각 위치하는 도전성 반도체층으로부터 광활성층으로 이동하는 전자와 정공이 광활성층에서 전자-정공 쌍의 결합이 발생하고 이로 인해 발광하게 된다. 본 발명의 바람직한 일실예에 따르면 상기 광활성층(20)의 두께는 50 ~ 200㎚일 수 있으나 이에 제한되지 않는다.
한편, 상술한 제1 도전성 반도체층(10) 하부에는 제2전극층(50)이 구비될 수 있다. 또는, 제1도전성 반도체층(10)과 제2전극층(50) 사이에 전자지연층(60)이 더 구비될 수 있다. 또한, 상술한 제2도전성 반도체층(30) 상부에는 제1전극층(40)이 구비될 수 있다.
상기 제1전극층(40) 및 상기 제2전극층(50)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 전극층의 경우 제한 없이 사용될 수 있다. 상기 제1전극층(40) 및 상기 제2전극층(50)은 각각 독립적으로 Cr, Ti, Al, Au, Ni, ITO 및 이들의 산화물 또는 합금 중 1종으로 형성된 단독층, 또는 2종 이상이 혼합된 단독층, 또는 2종 이상의 재질 각각이 층을 이룬 복합층일 수 있다. 일예로 LED 구조물은 제2도전성 반도체층(30) 상에 ITO층 및 Ti/Au 복합층이 적층된 제1전극층을 구비할 수 있다. 또한, 상기 제1전극층(40) 및 상기 제2전극층(50)은 각각 독립적으로 두께가 10 ~ 500㎚일 수 있으나 이에 제한되지 않는다.
또한, LED 구조물(101)은 층들의 적층방향에 평행한 면을 측면이라고 할 때 구조물의 측면을 둘러싸는 보호피막(80)을 더 포함할 수 있다. 상기 보호피막(80)은 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)의 표면을 보호하는 기능을 수행한다. 또한, 후술하는 일 제조방법과 같이 LED 웨이퍼를 두께방향으로 식각한 후 다수 개의 LED 기둥을 분리하는 공정에서 제1도전성 반도체층(10)을 보호하는 역할을 수행할 수 있다. 상기 보호피막(80)은 일 예로 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3), 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있다. 상기 보호피막(80)의 두께는 5㎚ ~ 100㎚, 보다 바람직하게는 30㎚ ~ 100㎚일 수 있고, 이를 통해 후술하는 LED 기둥을 분리하는 공정에서 제1도전성 반도체층(10)을 보호하기에 유리할 수 있다.
한편, 도 6에 도시된 것과 같이 본 발명의 일 실시예에 의한 LED 구조물(106)은 보호피막으로써의 보호기능 이외에 발광효율을 개선하기 위해서 제2도전성 반도체층(30)의 노출된 측면, 또는 제2도전성 반도체층(30) 노출된 측면과 광활성층(20) 노출된 측면 적어도 일부를 둘러싸서 노출된 측면의 표면쪽 정공을 중심쪽으로 이동시키기 위한 정공푸싱피막(81)과, 제1도전성 반도체층(10)의 노출된 측면을 둘러싸서 노출된 측면의 표면쪽 전자를 중심쪽으로 이동시키기 위한 전자푸싱피막(82)으로 구성된 보호피막(80')을 구비할 수 있다.
제1도전성 반도체층(10)으로부터 광활성층(20)으로 이동되는 전하의 일부와, 제2도전성 반도체층(30)으로부터 광활성층(20)으로 이동되는 정공의 일부는 측면의 표면을 따라 이동할 수 있는데, 이 경우 표면에 존재하는 결함에 의해서 전자나 정공의 ??칭이 발생하고, 이로 인해 발광효율이 저하될 우려가 있다. 이 경우 보호피막을 구비시키더라도, 보호피막의 구비 전 소자 표면에 발생된 결함에 의한 ??칭은 피할 수 없는 문제가 있다. 그러나 보호피막(80')을 정공푸싱피막(81)과 전자푸싱피막(82)으로 구성 시 전자와 정공을 소자 중심 쪽으로 집중시켜서 광활성층 방향으로 이동하게끔 유도함에 따라서 보호피막(80') 형성 전 소자 표면에 결함이 있더라도 표면결함에 따른 발광효율 손실을 방지할 수 있는 이점이 있다.
상기 정공푸싱피막(81)은 일 예로 AlNX, ZrO2, MoO, Sc2O3, La2O3, MgO, Y2O3, Al2O3, Ga2O3, TiO2, ZnS, Ta2O5 및 n-MoS2로 이루어진 군에서 선택된 1종 이상을 포함할 수 있으며, 상기 전자푸싱피막(82)은 Al2O3, HfO2, SiNx, SiO2, ZrO2, Sc2O3, AlNx 및 Ga2O3로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
또한, 도 6에 도시된 것과 같이 LED 구조물(106)이 정공푸싱피막(81)과 전자푸싱피막(82)을 모두 구비하는 경우 전자푸싱피막(82)은 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)의 측면을 둘러싸는 최외피막으로 구비될 수 있다.
또한, 상기 정공푸싱피막(81)과 전자푸싱피막(82)은 각각 독립적으로 두께가 1 ~ 50㎚일 수 있다.
한편, 상술한 제1도전형 반도체층(10), 광활성층(20), 제2도전성 반도체층(30)은 LED 구조물의 최소 구성 요소로 포함될 수 있고, 각 층의 위/아래에 다른 형광체층, 양자점층, 활성층, 반도체층, 정공 블록층 및/또는 전극층을 더 포함할 수도 있음을 밝혀둔다.
상술한 본 발명의 일 실시예에 의한 LED 구조물(101)을 포함하는 LED 구조물 집합체(100)는 도 7에 도시된 제조방법을 통해 제조될 수 있다.
도 7을 참조하여 설명하면, 본 발명의 일 실시예에 의한 LED 구조물 집합체(100)는 (1) LED 웨이퍼(100a)를 준비하는 단계(도 7의 (a)), (2) 낱 개의 LED 구조물에서 층들이 적층되는 방향에 수직한 평면이 목적하는 모양과 크기를 갖도록 LED 웨이퍼(100a) 상부를 패터닝한 후(도 7의 (b), (c)), 제1도전성 반도체층(10) 적어도 일부 두께까지 수직방향으로 식각하여 다수 개의 LED 구조물을 형성시키는 단계(도 7의 (d) ~ (h)), (3) 다수 개의 LED 구조물 각각의 노출면을 둘러싸되, 인접하는 LED 구조물 사이의 제1부분 상부면은 외부에 노출되도록 보호피막을 형성시키는 단계(도 7의 (i) ~ (j)), (4) LED 웨이퍼를 전해액에 함침 후 전원의 어느 한 단자와 전기적 연결시키 전원의 나머지 단자를 상기 전해액에 함침된 전극에 전기적 연결시킨 뒤, 전원을 인가하여 상기 제1부분에 다수 개의 기공을 형성시키는 단계(도 7의 (k)) 및 (5) 상기 LED 웨이퍼에 초음파를 인가하여 다수 개의 기공이 형성된 제1부분으로부터 다수 개의 LED 구조물을 분리시키는 단계(도 7의 (o))를 포함할 수 있다.
(1) 단계에서 준비된 LED 웨이퍼(100a)는 상용화된 것으로서 입수 가능한 것은 제한 없이 사용될 수 있다. 일 예로 상기 LED 웨이퍼(100a)는 기판(1), 제1도전성 반도체층(10), 광활성층(20), 제2도전성 반도체층(30)을 최소한으로 포함하는 것일 수 있다. 이때, 상기 제1도전성 반도체층(10)은 n형 III-질화물 반도체층일 수 있고, 제2도전성 반도체층(30)은 p형 III-질화물 반도체층일 수 있다. 또한, 목적하는 두께가 되도록 n형 III-질화물 반도체층을 식각 후 LED 웨이퍼 상에서 식각되고 남은 LED 구조물을 (3) 내지 (5) 단계를 통해 분리시킬 수 있으므로 LED 웨이퍼 내 n형 III-질화물 반도체층(10)의 두께 역시 제한이 없으며, 별도의 희생층 존재 유무는 웨이퍼의 선택 시 고려되지 않을 수 있다.
또한, 상기 LED 웨이퍼(100a) 내 각 층은 c-plane 결정구조를 가질 수 있다. 또한, 상기 LED 웨이퍼(100a)는 세정공정을 거친 것일 수 있고, 세정공정은 통상적인 웨이퍼의 세정용액과 세정공정을 적절히 채용할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 상기 세정용액은 일예로 이소프로필알코올, 아세톤 및 염산일 수 있으나 이에 제한되는 것은 아니다.
다음으로 (2) 단계 수행 전에 p형 III-질화물 반도체층인 제2 도전성 반도체층(30) 상에 제1전극층(40)을 형성시키는 단계를 수행할 수 있다. 상기 제1전극층(40)은 반도체층 상에 전극을 형성하는 통상적인 방법을 통해 형성될 수 있으며, 일 예로 스퍼터링을 통한 증착으로 형성될 수 있다. 상기 제1전극층(40)의 재질은 상술한 것과 같이 일예로 ITO일 수 있으며, 약 150㎚의 두께로 형성될 수 있다. 상기 제1전극층(40)은 증착공정 후 급속 열처리(rapid thermal annealing) 공정을 더 거칠 수 있으며, 일예로 600℃, 10분간 처리될 수 있으나 전극층의 두께, 재질 등을 고려하여 적절히 조정할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
다음으로 (2) 단계로써, 낱 개의 LED 구조물에서 층들이 적층되는 방향에 수직한 평면인 타겟면이 목적하는 모양과 크기를 갖도록 LED 웨이퍼 상부를 패터닝할 수 있다(도 7의 (b) ~ (c)). 구체적으로 제1전극층(40) 상부면에 마스크 패턴층을 형성시킬 수 있으며, 상기 마스크 패턴층은 LED 웨이퍼 식각 시 사용되는 공지된 방법 및 재질로 형성될 수 있고, 패턴층의 패턴은 통상적인 포토리소그래피 공법이나 나노임프린팅 공법 등을 적절히 응용해 형성시킬 수 있다.
일 예로, 마스크 패턴층은 도 7의 (f)에 도시된 것과 같이 제1전극층(40) 상에 소정의 패턴을 형성한 제1마스크층(2), 제2마스크층(3) 및 레진패턴층(4’)의 적층체일 수 있다. 마스크 패턴층을 형성시키는 방법을 간략히 설명하면, 일 예로 제1전극층(40) 상에 제1마스크층(2) 및 제2마스크층(3)을 증착을 통해 형성시키고, 레진패턴층(4’)의 유래가 되는 레진층(4)을 제2마스크층(3) 상에 형성시킨 뒤(도 7의 (b), (c)), 레진층(4)의 잔류레진 부분(4a)을 RIE(reactive ion etching: 반응성 이온 에칭) 등과 같은 통상적인 방법으로 제거시킨 뒤, 레진패턴층(4’)의 패턴을 따라서 제2마스크층(3)과 제1마스크층(2) 각각을 순차적으로 식각(도 7의 (e), (f))시키는 것을 통해 형성될 수 있다. 이때, 제1마스크층(2)은 일예로 이산화규소로 형성될 수 있고, 제2마스크층(3)은 알루미늄, 니켈 등의 금속층일 수 있으며, 이들의 식각은 각각 RIE 및 ICP(inductively coupled plasma: 유도 결합 플라즈마)로 수행될 수 있다. 한편, 제1마스크층(2)의 식각 시 레진패턴층(4') 역시 제거될 수 있다(도 7의 (f) 참조).
또한, 레진패턴층(4’)의 유래가 되는 레진층(4)은 공지된 나노임프린팅 공법을 통해 형성된 것일 수 있고, 구체적으로 목적하는 소정의 패턴 주형에 상응하는 몰드를 제조한 뒤, 몰드에 레진을 처리해 레진층(4)을 형성시킨 후, 이를 제1전극층(40) 상에 제1마스크층(2)과 제2마스크층(3)이 형성된 웨이퍼 적층체(100b) 상에 레진층(4)이 위치하도록 레진층(4)을 전사한 뒤 몰드를 제거하는 것을 통해서 레진층(4)이 형성된 웨이퍼 적층체(100c)를 구현할 수 있다.
한편, 나노 임프린팅 공법을 통해 패턴을 형성하는 방법을 설명하였으나 이에 제한되는 것은 아니며, 패턴은 공지된 감광성 물질을 이용한 포토리소그래피를 통해서 형성되거나 또는 공지된 레이저 간섭 리소그래피, 전자빔 리소그래피 등을 통해서 형성될 수도 있다.
이후 도 7의 (g)에 도시된 것과 같이 제1전극층(40) 상에 형성된 마스크 패턴층(2,3)의 패턴을 따라서 LED 웨이퍼(100f)의 면에 수직한 방향으로 n형 III-질화물 반도체층인 제1도전성 반도체층(10) 일부 두께까지 식각하여 LED 구조물이 형성된 LED 웨이퍼(100g)를 제조할 수 있고, 이때 식각은 ICP와 같은 통상적인 건식식각법과 KOH/TAMH 습식에칭을 통해서 수행할 수 있다. 이러한 식각과정에서 마스크패턴층을 구성하는 Al인 제2마스크층(3)은 제거될 수 있으며, 이후 LED 웨이퍼(100g) 내 각각의 LED 구조물 제1전극층(40) 상에 존재하는 마스크 패턴층을 구성하는 이산화규소인 제1마스크층(2)을 제거하는 것을 통해 다수 개의 LED 구조물이 형성된 LED 웨이퍼(100h)를 제조할 수 있다.
이후 (3) 단계로써, 다수 개의 LED 구조물이 형성된 LED 웨이퍼(100h)에서 다수 개의 LED 구조물 각각의 노출면을 소정의 두께로 둘러싸되, 인접하는 LED 구조물 사이의 제1부분(a) 상부면(S1)은 외부에 노출되도록 보호피막(80a)을 형성시키는 단계를 수행한다(도 7의 (i),(j)). 상기 보호피막(80a)은 후술하는 (4) 단계의 수행으로 인한 LED 구조물의 손상을 방지하기 위한 것이며, 이와 더불어 LED 웨이퍼에서 분리되는 LED 구조물의 측면에 계속 잔존 시 낱 개로 분리된 LED 구조물의 측면 표면을 외부의 자극으로부터 보호하는 기능까지 수행할 수 있다.
(3) 내지 (5) 단계에 대해서 도 8을 참조하여 설명하면, 상기 (3) 단계는 구체적으로 다수 개의 LED 구조물이 형성된 LED 웨이퍼(100h) 상에 보호피막 재료를 증착시켜서 다수 개의 LED 구조물 각각의 노출면을 소정의 두께로 보호피막(80a)이 둘러싸도록 형성시키는 단계(3-1 단계) 및 인접하는 LED 구조물 사이의 제1부분(a) 상부면(S1)에 증착된 보호피막을 제거하여 LED 구조물 사이의 제1부분(a) 상부면(S1)을 외부로 노출시키는 단계(3-2 단계)를 통해 수행될 수 있다.
상기 3-1 단계는 보호피막 재료를 다수 개의 LED 구조물이 형성된 LED 웨이퍼(100h) 상에 증착시키는 단계(도 8의 (a))이다. 이때 보호피막 재료는 후술하는 (4) 단계의 전해액에 화학적 침해 받지 않는 공지된 재료일 수 있고, 일 예로 상술한 보호피막(80)의 재질인 경우 제한 없이 사용할 수 있고, 일 예로 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3), 산화란타늄(La2O3), 산화스칸듐(Sc2O3) 및 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN)로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. 또한, 보호피막 재료의 증착을 통해 형성된 보호피막(80a) 두께는 5 ~ 100㎚일 수 있고, 보다 바람직하게는 30 ~ 100㎚일 수 있다. 만일 보호피막(80a)의 두께가 5㎚ 미만일 경우 후술하는 (2) 단계의 전해액에 의한 LED 구조물의 침해를 방지하기 어려울 수 있고, 100㎚를 초과 시, 제조비용 증가, LED 구조물 사이가 연결되는 문제가 있을 수 있다.
다음으로 3-2 단계는 인접하는 LED 구조물 사이의 제1부분(a) 상부면(S1)에 증착된 보호피막을 제거하여 LED 구조물 사이의 제1부분(a) 상부면(S1)을 외부로 노출시키는 단계이다(도 8의 (b)). 3-1 단계의 수행으로 인해서 인접하는 LED 구조물 사이의 제1부분(a) 상부면(S1)에도 보호피막 재료가 증착되는데, 이로 인해 전해액이 n형 III-질화물 반도체인 제1도전성 반도체층(10)과 접촉하지 못하여 제1부분(a)에 목적하는 기공을 형성시키지 못할 수 있다. 이에 상기 제1부분(a)의 상부면(S1)에 피복된 보호피막 재료를 제거시켜 외부에 노출시키는 단계를 수행하며, 이때 보호피막 재료의 제거는 보호피막 재료를 고려해 공지된 건식 또는 습식 식각 방법을 통해 수행될 수 있다.
한편, 본 발명의 일 실시예에 의하면 (3) 단계에서 형성된 보호피막(80a)은 (3) 단계 수행으로 인한 LED 구조물의 손상을 방지하기 위한 임시 보호피막이며, (4) 단계와 (5) 단계 사이에 상기 임시 보호피막을 제거 후 LED 구조물의 측면을 둘러싸는 표면 보호피막을 형성시키는 단계를 더 포함할 수 있다. 즉 도 7에 도시된 것과 같이 (3) 단계에 보호피막(5')이 (4) 단계에서의 LED 구조물 손상 방지를 위한 임시 보호피막으로써만 구비되고(도 7의 (i) ~ (k)), (5) 단계 수행 전 제거된 뒤 LED 구조물 표면 손상을 방지하는 기능을 수행을 위한 표면 보호피막(80)이 LED 구조물의 측면을 피복하도록 형성될 수 있다(도 7의 (m)).
한편, 도 7에 도시된 것과 같은 일부 실시예는 보호피막을 두 번 형성시키는 번거로움이 있으나 제조되는 LED 구조물의 평면 형상, 크기, LED 구조물 간 간격을 고려해 선택될 수 있다. 또한, 후술하는 (4) 단계 수행 시 보호피막의 침해가 부분적으로 발생할 수 있는데, 침해가 발생한 보호피막을 최종 수득되는 낱 개의 LED 구조물에 남겨서 표면 보호피막으로 사용 시 표면 보호 기능을 적절히 수행하기 어려운 경우가 있을 수 있어서, (4) 단계를 수행한 보호피막을 제거 후 다시 보호피막을 구비시키는 것이 경우에 따라 유리할 수 있다.
이와 같은 도 7에 도시된 제조공정을 설명하면, 임시 보호피막 재료를 다수 개의 LED 구조물이 형성된 LED 웨이퍼 상(100h)에 증착시킨 뒤(도 7의 (i)), LED 웨이퍼(100i)의 인접하는 LED 구조물 사이 도핑된 n형 III-질화물 반도체층(10)의 제1부분(a) 상부면(S1) 상에 증착된 임시 보호피막 재료(5)를 식각시켜서 다수 개의 LED 구조물의 측면과 상부를 보호하는 임시 보호피막인 보호피막(5’)을 형성시킬 수 있다. 이후 후술하는 (4) 단계(도 7의 (k))를 수행 후 보호피막(5’)을 식각을 통해 제거하고(도 7의 (l)), LED 구조물의 표면을 보호하기 위한 표면 보호피막로써 보호피막 재료를 LED 웨이퍼(100l) 상에 증착시킨 뒤, LED 구조물 각각의 상부에 형성된 보호피막 재료를 제거해 LED 구조물 측면을 둘러싸는 보호피막(80)을 형성시킬 수 있다(도 7의 (m)). 이때, LED 구조물 상부에 형성된 보호피막 재료뿐만 아니라 LED 웨이퍼(100m)의 인접하는 LED 구조물 사이인 도핑된 n형 III-질화물 반도체층(10)의 제1부분(a) 상부면(S1) 상에 증착된 보호피막 재료를 함께 제거시킬 수 있는데, 이를 통해 후술하는 (3) 단계에서 기포발생 용매가 제1부분(a) 상부면(S1)에 접촉 가능하고, 제1부분(a) 에 형성된 기공(P)으로 초음파를 통해 발생된 기포가 침투할 수 있어서 기포를 통한 LED 구조물의 분리가 가능할 수 있다.
한편, 임시 보호피막 재료 및 표면 보호피막 재료는 상술한 보호피막의 재료 설명과 동일하며, 구현되는 피막 두께 역시 상술한 보호피막의 두께 범위로 구현될 수 있다.
다음으로 (4) 단계로써, LED 웨이퍼를 전해액에 함침 후 전원의 어느 한 단자와 전기적 연결시키 전원의 나머지 단자를 상기 전해액에 함침된 전극에 전기적 연결시킨 뒤, 전원을 인가하여 상기 제1부분에 다수 개의 기공을 형성시키는 단계를 수행한다.
구체적으로 도 8을 참조하여 설명하면, 보호피막(80a)이 형성된 LED 웨이퍼(100h2)를 전원의 어느 한 단자, 일 예로 애노드에 전기적 연결시키고, 전원의 나머지 단자, 일예로 캐쏘드에 전해액에 함침된 전극을 전기적 연결시킨 뒤 전원을 인가해 도핑된 n형 III-질화물 반도체인 제1도전성 반도체층(10)의 제1부분(a)에 다수의 기공(P)이 형성된 LED 웨이퍼(100h3)를 제조할 수 있다. 이때, 기공(P)은 전해액에 직접 닿게 되는 도핑된 n형 III-질화물 반도체인 제1도전성 반도체층(10)의 제1부분(a)의 상부면(S1)부터 형성되기 시작해 두께 방향 및 다수 개의 LED 구조물 각각의 하부에 대응되는 제1부분(a) 쪽의 측면 방향으로 형성될 수 있다.
상기 (4) 단계에서 사용되는 전해액은 옥살산, 인산, 아황산, 황산, 탄산, 아세트산, 아염소산, 염소산, 브롬산, 아질산 및 질산으로 이루어진 군에서 선택된 1종 이상의 산소산을 포함할 수 있고, 보다 바람직하게는 옥살산을 사용할 수 있으며, 이를 통해서 제1도전성 반도체층의 손상을 최소화할 수 있는 이점이 있다. 또한, 상기 전극은 백금(Pt), 탄소(C), 니켈(Ni) 및 금(Au) 등을 사용할 수 있고, 일예로 백금 전극일 수 있다. 또한, (2) 단계는 ３V 이상의 전압이 전원으로 １분 ~ 24시간 동안 인가될 수 있는데, 이를 통해 다수 개의 LED 구조물 각각의 하부에 대응되는 제1부분(a) 쪽까지 기공(P) 형성이 원활할 수 있고, 이를 통해 (3) 단계를 통해 LED 구조물을 보다 용이하게 웨이퍼로부터 분리시킬 수 있다. 보다 바람직하게는 전압은 10V 이상일 수 있고, 더 바람직하게는 30 V 이하로 인가될 수 있다. 만일 ３V 미만으로 전압이 인가 시 전원의 인가 시간을 증가시키더라도 LED 구조물 각각의 하부에 대응되는 제1부분(a) 쪽에 기공 형성이 원활하지 못해 후술하는 (5) 단계를 통해 분리가 어렵거나, 분리되더라도 다수 개의 LED 구조물 각각의 분리된 일 단면의 형상이 상이할 수 있고 이로 인해 다수 개의 LED 구조물들이 균일한 특성을 발현하기 어려울 수 있다. 또한, 전압이 30V를 초과해 인가될 경우 도핑된 n형 III-질화물 반도체층의 제1부분(a)에 이어지는 LED 구조물의 하단부인 제2부분(b)까지 기공이 형성될 수 있고, 이로 인해서 발광 특성의 저하를 유발할 수 있다. 또한, 후술하는 (3) 단계에서 LED 구조물의 분리가 도핑된 n형 III-질화물 반도체층의 제1부분(a)과 제2부분(b) 사이의 경계지점에서 이루어지는 것이 바람직하나 제2부분(b) 쪽에 형성된 기공으로 인해서 상기 경계지점을 벗어나 제2부분(b) 쪽 어느 지점에서 분리가 일어날 수 있어서 초도 설계된 n형 반도체층 두께보다 얇은 두께의 n형 반도체층을 갖는 LED 구조물이 수득될 우려가 있다. 또한, 전원의 인가 시간 역시 전압의 세기에 따른 효과와 유사하게 인가 시간이 길어질 경우 기공이 목적하는 부분 이외의 제2부분(b)까지 형성될 우려가 있고, 반대로 인가 시간이 짧아질 경우 기공형성이 원활하지 못해 LED 구조물의 분리가 어려울 수 있다.
(4) 단계 이후 후술하는 (5) 단계 전에 LED 구조물이 웨이퍼로부터 분리된 뒤 제1전극층(40)쪽으로 전기적 연결이 가능하도록 보호피막(80a) 중 LED 구조물 각각의 상부면에 형성된 보호피막이 제거된 LED 웨이퍼(100h4)를 제조하는 단계를 더 수행할 수 있다. 또한, LED 구조물의 상부면에 형성된 보호피막만이 제거되므로 LED 구조물 측면에 형성된 보호피막(80)은 잔존하게 되어 LED 구조물의 측면을 외부로부터 보호하는 기능을 수행할 수 있다.
또한, (4) 단계 이후 후술하는 (5) 단계 전에 LED 구조물 제1전극층(40) 상에 기타 층을 형성시키는 단계를 더 수행할 수 있으며, 상기 기타 층은 Ti/Au 복합층일 수 있다.
다음으로 (5) 단계로써 LED 웨이퍼(도 8(e) 100h4)에 초음파를 인가하여 다수 개의 기공(P)이 형성된 제1부분(a)으로부터 다수 개의 LED 구조물을 분리시키는 단계를 수행한다.
이때 초음파는 기공이 형성된 LED 웨이퍼(도 8(e) 100h4)에 직접적으로 가해지거나 또는 기공이 형성된 LED 웨이퍼(100h4)를 용매에 침지시켜서 초음파가 간접적으로 가해질 수 있다. 다만, 초음파 자체로 인한 물리적 외력을 이용해 제1부분(a)의 기공(P)을 붕괴시키는 방식은 기공의 붕괴가 원활하지 못하고, 붕괴가 원활하도록 과도하게 기공을 형성 시 LED 구조물의 제2부분(b)까지 기공이 형성될 우려가 있어서 LED 구조물의 품질을 저하시키는 부작용을 초래할 수 있다.
이에 본 발명이 일 실시예에 의하면, 상기 (5) 단계는 초음파 화학(sonochemistry)적인 방법을 이용해 수행될 수 있으며, 구체적으로 LED 웨이퍼(도 8(e) 100h4)를 기포형성 용액(또는 용매)(76)에 침지시킨 후 상기 기포형성 용액(또는 용매)(76)에 초음파를 인가하여 초음파 화학적인 메커니즘에 의해서 생성 및 성장된 기포가 기공에서 터질 때 발생하는 에너지를 통해 기공을 붕괴시켜서 다수 개의 LED 구조물을 분리시킬 수 있다. 이에 대해 구체적으로 설명하면 초음파는 음파의 진행방향으로 상대적으로 높은 압력부분과 상대적으로 낮은 압력부분을 교호적으로 발생시키는데, 발생된 기포는 높은 압력부분과 낮은 압력 부분을 통과하면서 압축과 팽창을 반복하면서 더욱 높은 온도와 압력을 갖는 기포로 성장하다가 붕괴하며, 붕괴 시 일예로 4000K 수준의 높은 온도와 1000 atm 수준의 높은 압력을 발생시키는 국부적 핫스팟이 되는데, 이와 같은 에너지를 이용해 LED 웨이퍼에 발생된 기공이 붕괴되어 LED 구조물이 웨이퍼로부터 분리될 수 있다. 결국 초음파는 기포형성 용액(또는 용매)에 기포를 생성, 성장시키고, 발생된 기포를 제1부분(a)의 기공(P)으로 이동 및 침투시키는 기능을 수행할 뿐이며, 이후 기공(P)에 침투한 높은 온도와 압력을 갖는 불안정한 상태의 기포가 터질 때 발생하는 외력으로 기공(P)이 붕괴되는 기공붕괴 메커니즘을 통해서 LED 웨이퍼로부터 다수 개의 LED 구조물을 용이하게 분리시킬 수 있고, 이를 통해 다수 개의 LED 구조물(101')을 포함하는 LED 집합체(100')를 수득할 수 있다.
상기 기포형성 용액(또는 용매)(76)은 초음파가 인가되었을 때 기포를 발생시키고, 높은 압력과 온도를 갖도록 성장될 수 있는 용액(또는 용매)의 경우 제한 없이 사용될 수 있고, 바람직하게는 기포형성 용액(또는 용매)은 증기압력이 100mmHg(20℃) 이하, 다른 일예로 80mmHg(20℃) 이하, 60mmHg(20℃) 이하, 50mmHg(20℃) 이하, 40mmHg(20℃) 이하, 30mmHg(20℃) 이하, 20mmHg(20℃) 이하, 또는 10mmHg(20℃) 이하인 것을 사용할 수 있다. 만일 증기압력이 10０mmHg (20℃)를 초과하는 용매를 사용 시 짧은 시간 내 분리가 제대로 일어나지 않을 수 있어서 제조시간이 연장되고, 생산비용이 증가되는 우려가 있다. 이와 같은 물성을 만족하는 기포형성 용액(76)은 일예로 감마-부틸락톤, 프로필렌　글리콜　메틸　에테르　아세테이트, 메틸피롤리돈, 및 ２－메톡시에탄올로 이루어진 군에서 선택된 1종 이상일 수 있다. 한편, 기포형성 용액(또는 용매)의 상온, 일예로 20℃에서의 증기압력이 100mmHg인 용액(또는 용매)을 사용할 수도 있으나, 이와 다르게 (5) 단계를 수행하는 조건을 조정해 상기 조건에서 기포형성 용액(또는 용매)의 증기압력이 10０mmHg 이하가 되도록 조절해서(일 예로 낮은 온도조건 등) (3) 단계를 수행할 수도 있음을 밝혀둔다. 이 경우 사용 가능한 용매의 종류 제한이 더 넓어질 수 있고, 일예로 물, 아세톤, 클로로포름, 알코올류와 같은 용매도 사용이 가능할 수 있다.
또한, (5) 단계에서 가해주는 초음파의 파장은 초음파화학을 일으킬 수 있는 영역, 구체적으로 기포가 붕괴 시 높은 압력과 온도를 생성하는 국부적인 핫스팟이 되도록 기포를 성장 및 붕괴 시킬 수 있는 주파수로 가해질 수 있으며, 일예로 20 ㎑ ~ 2MHz일 수 있고, 가해주는 초음파의 인가 시간은 1분 ~ 24시간 일 수 있으며, 이를 통해 LED 웨이퍼로부터 LED 구조물을 분리하기에 용이할 수 있다. 만일 가해주는 초음파의 파장이 범위 안에 들어가더라도 세기가 적거나 인가 시간이 짧을 경우 LED 웨이퍼로부터 분리되지 않는 LED 구조물이 존재하거나 분리되지 않는 LED 구조물의 개수가 증가할 우려가 있다. 또한, 만일 가해주는 초음파의 세기가 크거나 인가 시간이 길 경우 LED 구조물이 손상될 우려가 있다.
한편, 제1도전성 반도체층(10) 상에 제2전극층(50)을 형성시키기 위해서 상술한 (5) 단계 수행 전, 제1도전성 반도체층(10) 상에 기타층, 예를 들어 제2전극층(50)이나 전자지연층(미도시)을 형성시키기 위해 지지필름(9)을 LED 웨이퍼(100n) 상에 부착시키는 단계(도 7의 (o))를 더 수행하여 지지필름(9)이 부착된 상태로 다수개의 LED 구조물을 LED 웨이퍼로부터 분리시킬 수 있다(도 7의 (p)). 이후 지지필름(9)이 부착된 상태로 다수개의 LED 구조물의 상부에 제2전극층(50)을 증착 등의 공지된 방법을 통해서 형성시킨 뒤(도 7의 (q)), 지지필름을 제거 시 다수 개의 LED 구조물(101) 집합체(100)를 수득할 수 있다.
한편, 도 6에 도시된 것과 같이 보호피막으로써 발광효율을 향상시키는 정공푸싱피막(81)과 전자푸싱피막(82)으로 구성된 보호피막(80')을 구비시킬 수 있는데, 이의 제조방법에 대해서 도 9를 참조하여 설명한다.
상술한 도 7과 차이점은 수직방향으로 식각 시 n형 반도체인 제1도전성 반도체층(10) 일부까지 식각하지 않고, 제2도전성 반도체층(30), 또는 제2도전성 반도체층(30)과 광활성층(20) 일부 또는 광활성층(20)까지만 1차로 식각하고(도 9의 (a)) 이후에 제1도전성 반도체층(10) 일부 두께까지 2차로 식각하며(도 9의 (c)), 피막재료를 증착하고, 다수 개의 LED 구조물 사이의 피막 재료를 제거하는 과정을 2회 수행하는 것(도 9의 (b),(d),(e))에 차이가 있다.
구체적으로 LED 웨이퍼를 수직방향으로 식각 시 n형 반도체인 제1도전성 반도체층(10) 일부까지 식각하지 않고, 제2도전성 반도체층(30), 또는 제2도전성 반도체층(30) 전부와 광활성층(20) 일부 또는 광활성층(20)까지만 1차로 식각 후(도 9의 (a)), 정공푸싱피막 재료(81a)를 증착하고(도 9의 (b)) LED 구조물 사이에 형성된 정공반발 재료를 제거하는 공정을 수행한다. 이후 다시 제1도전성 반도체층(10) 소정의 두께까지 2차로 식각(도 9의 (c)) 하고, 이어서 정공푸싱피막(81b)이 형성된 LED 구조물 상에 전자푸싱피막 재료(82a)를 증착 후(도 9의 (d)) 다시 LED 구조물 사이(S1)에 형성된 전자반발 재료를 제거하는 공정(도 9의 (e))을 수행할 수 있다. 이후 상술한 도 7에 도시된 것과 같이 LED 구조물을 분리시키는 공정(도 7의 (k) 이하), 또는 도 8에서 LED 구조물을 분리시키는 공정(도 8의 (d) 이하)을 수행하여 LED 웨이퍼로부터 LED 구조물(106)을 분리시킬 수 있다.
상술한 방법을 통해 수득된 LED 구조물(101,102,103,104,105,106)은 잉크젯용 잉크 조성물로 구현될 수 있다. 상기 잉크조성물은 공지된 잉크젯용 잉크 조성물에 구비되는 분산매, 기타 첨가제 등을 더 포함할 수 있고, 본 발명은 이에 대해 특별히 한정하지 않는다
도 10(a)에 도시된 것과 같이 본 발명에 따른 LED 구조물(101)을 다수 개 함유하는 잉크 조성물(400)은 노즐, 일 예로 잉크젯용 프린터의 노즐(500)을 통해서 전극(300) 상에 처리될 수 있다. 이때 하나의 잉크 액적 내에 포함된 다수 개의 LED 구조물(101)은 노즐(500)에서 토출된 뒤 전극(300) 상에 잉크 액적이 닿고, 잉크 조성물 내 분산매(410)가 모두 휘발될 때까지 전극(300)의 표면을 향해 침강 또는 자유침강 할 수 있다. 이후 도 10(b)에 도시된 것과 같이 LED 구조물들(101a,101b)들은 전극(300) 상부면에 정렬되는데, 도시된 것과 같이 대부분의 LED 구조물이 타겟면이 전극(300) 상부면에 접촉하도록 정렬될 수 있다. 한편, 일부 LED 구조물(101b)의 경우 측면이 전극(300) 상부면에 접촉하도록 정렬될 수 있는데, 두 타겟면 사이의 거리가 얇게 구현됨에 따라서 도 11에 도시된 것과 같이 약간의 진동 등의 물리적 외력이 가해지는 것만으로 타겟면이 전극(300) 상부면에 접촉되도록 정렬면이 수정될 수 있어서 전계나 자계의 인가 없이도 목적하는 면이 전극 상에 위치하도록 용이하게 자기정렬 시킬 수 있다.
또한, 본 발명은 상술한 LED 구조물(101,102,103,104,105,106)을 구비하는 광원을 포함한다. 상기 광원은 일예로 가정용/차량용 등 각종 LED 조명, LCD에 채용되는 백라이트 유닛이나 능동형 디스플레이의 발광원 등 각종 디스플레이의 발광원, 의료기기, 미용기기, 각종 광학기기 또는 이를 구성하는 일 부품일 수 있다.
하기의 실시예를 통하여 본 발명을 더욱 구체적으로 설명하기로 하지만, 하기 실시예가 본 발명의 범위를 제한하는 것은 아니며, 이는 본 발명의 이해를 돕기 위한 것으로 해석되어야 할 것이다.
<실시예 1>
기판 상에 미도핑된 n형 III-질화물 반도체층, Si로 도핑된 n형 III-질화물 반도체층(두께 ４㎛), 광활성층(두께 0.45㎛) 및 p형 III-질화물 반도체층(두께 0.05㎛)이 순차적으로 적층된 통상의 LED 웨이퍼(Epistar)를 준비하였다. 준비된 LED 웨이퍼 상에 제1전극층으로 ITO(두께 0.15㎛), 제1마스크층으로 SiO2(두께 1.2㎛), 제2마스크층으로 Al(두께 0.2㎛)을 순차적으로 증착한 뒤, 패턴이 전사된 SOG 레진층을 나노임프린트 장비를 사용해 제2마스크층 상에 전사시켰다. 이후 RIE 사용하여 SOG 레진층을 경화시키고, 레진층의 잔류레진 부분을 RIE를 통해 식각해 레진패턴층을 형성시켰다. 이후 패턴을 따라서 ICP를 이용해 제2마스크층을 식각하고, RIE를 이용해 제1마스크층을 식각했다. 이후 ICP를 이용해 제1전극층, p형 III-질화물 반도체층, 광활성층을 식각한 뒤, 이어서 도핑된 n형 III-질화물 반도체층을 두께 0.78㎛까지 식각한 뒤 식각된 도핑된 n형 III-질화물 반도체층 측면이 층 면에 수직이 되도록 구현하기 위해서 KOH 습식 에칭을 통해 다수 개의 LED 구조물(도 12a, 타겟면 면적(S) 1.96㎛2, 식각 깊이(t) 580㎚)이 형성된 LED 웨이퍼를 제조했다. 이후 다수 개의 LED 구조물이 형성된 LED 웨이퍼 상에 SiNx 인 보호피막 재료를 증착하였고(LED 구조물 측면 기준 증착두께 52.5㎚), 이후 다수 개의 LED 구조물 사이에 형성된 보호피막 재료를 Reative ion etcher를 통해 제거시켜 도핑된 n형 III-질화물 반도체층 제1부분(a)의 상부면(S1)을 노출시켰다.
이후 임시 보호피막이 형성된 LED 웨이퍼를 0.3M 옥살산 수용액인 전해액에 함침 후 전원의 애노드 단자에 연결시키고, 전해액에 함침된 백금전극에 캐소드 단자를 연결시킨 뒤 10V 전압을 5분간 인가시켜서 도핑된 n형 III-질화물 반도체층 제1부분(a)의 표면으로부터 깊이 680㎚ 지점까지 다수의 기공을 형성시켰다. 이후 임시 보호피막을 RIE를 통해 제거시킨 뒤 Al2O3인 표면 보호피막을 LED 구조물 측면 기준 두께 50㎚로 LED 웨이퍼에 재증착했고, 다수 개의 LED 구조물 상부에 형성된 표면 보호피막과 도핑된 n형 III-질화물 반도체층 제1부분(a)의 표면(S1) 상부에 형성된 표면 보호피막을 ICP를 통해 제거시켜 도핑된 n형 III-질화물 반도체층 제1부분(a)의 상부면(S1)과 LED 구조물 상부면을 노출시켰다. 이후 LED 웨이퍼를 감마-부틸락톤인 기포형성 용액에 침지시킨 뒤 초음파를 40㎑ 주파수로 10분간 조사시켜서 생성된 기포를 이용해 도핑된 n형 III-질화물 반도체층에 형성된 기공을 붕괴시켜서 웨이퍼로부터 다수 개의 LED 구조물이 분리된, 도 12b와 같은 LED 구조물들이 포함된 LED 구조물 집합체를 제조했다. 한편, 분리공정 후 잔류한 웨이퍼 상에는 분리되지 않은 LED 구조물이 존재하지 않는 것을 SEM 촬영을 통하여 확인하였다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.

Claims (15)

  1. 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층을 포함하는 층들이 적층된 LED 구조물로서, LED 구조물이 자유침강 시 상기 층들의 적층방향에 수직한 LED 구조물의 대향하는 두 타겟면 중 어느 한 면이 지면에 대한 접촉면이 되도록 상기 타겟면의 면적(S)과 두 타겟면 사이의 거리(t)의 비율(S/t)이 1.5 ~ 20이고, 상기 두 타겟면 사이의 거리(t)가 0.3 ~ 3.5㎛인 LED 구조물.
  2. 제1항에 있어서,
    상기 제1도전성 반도체층 및 상기 제2도전성 반도체층 중 어느 하나는 n형 III-질화물 반도체층이고, 다른 하나는 p형 III-질화물 반도체층인 LED 구조물.
  3. 제1항에 있어서,
    상기 두 타겟면 중 어느 하나를 제1면, 나머지를 제2면이라 할 때, 제1면과 제2면의 면적비는 1: 0.1 ~ 10.0(단, 1:1 제외)인 LED 구조물.
  4. 제1항에 있어서,
    상기 두 타겟면의 면적은 각각 독립적으로 0.20 ~ 100㎛2인 LED 구조물.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1도전성 반도체층은 n형 III-질화물 반도체층이고, 상기 광활성층에서 재결합되는 전자와 전공의 수가 균형이 이루어지도록 제1도전성 반도체층 하부에 전자지연층을 더 포함하는 LED 구조물.
  7. 제6항에 있어서,
    상기 전자지연층은 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, GaTe, SiC, ZnO, ZnMgO, SnO2, TiO2, In2O3, Ga2O3, Si, 폴리파라페닐렌 비닐렌(poly(paraphenylene vinylene)) 및 이의 유도체, 폴리아닐린(polyaniline), 폴리(3-알킬티오펜)(poly(3-alkylthiophene)) 및 폴리(파라페닐렌(poly(paraphenylene))로 이루어진 군에서 선택된 1종 이상을 포함하는 LED 구조물.
  8. 제6항에 있어서,
    상기 제1도전성 반도체층은 도핑된 n형 III-질화물 반도체층이며, 상기 전자지연층은 도핑농도가 상기 제1도전성 반도체층보다 낮은 III-질화물 반도체인 LED 구조물.
  9. 제1항에 있어서,
    LED 구조물의 노출된 측면을 둘러싸는 보호피막을 더 포함하는 LED 구조물.
  10. 제1항에 있어서,
    상기 제1도전성 반도체층은 n형 III-질화물 반도체층이고, 상기 제2도전성 반도체층은 p형 III-질화물 반도체층이며,
    제2도전성 반도체층의 노출된 측면, 또는 제2도전성 반도체층 노출된 측면과 광활성층 적어도 일부의 노출된 측면을 둘러싸서 노출된 측면 표면쪽의 정공을 중심쪽으로 이동시키기 위한 정공푸싱피막 및
    상기 제1도전성 반도체층의 노출된 측면을 둘러싸서 노출된 측면 표면쪽의 전자를 중심쪽으로 이동시키기 위한 전자푸싱피막 중 적어도 어느 하나의 피막을 더 포함하는 LED 구조물.
  11. 제10항에 있어서,
    상기 정공푸싱피막과 전자푸싱피막을 모두 포함하며, 상기 전자푸싱피막은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층의 측면을 둘러싸는 최외피막으로 구비되는 LED 구조물.
  12. 제10항에 있어서,
    상기 정공푸싱피막은 AlNX, ZrO2, MoO, Sc2O3, La2O3, MgO, Y2O3, Al2O3, Ga2O3, TiO2, ZnS, Ta2O5 및 n-MoS2 로 이루어진 군에서 선택된 1종 이상을 포함하며,
    상기 전자푸싱피막은 Al2O3, HfO2, SiNx, SiO2, ZrO2, Sc2O3, AlNx 및 Ga2O3로 이루어진 군에서 선택된 1종 이상을 포함하는 LED 구조물.
  13. 제1항에 있어서,
    LED 구조물은 제1도전성 반도체층 상에 구비되는 제2전극층 및 제2도전성 반도체층 상에 구비되는 제1전극층을 더 포함하는 LED 구조물.
  14. 제1항 내지 제4항 및 제6항 내지 제13항 중 어느 한 항에 따른 LED 구조물을 다수 개 함유하는 잉크젯용 잉크조성물.
  15. 제1항 내지 제4항 및 제6항 내지 제13항 중 어느 한 항에 따른 LED 구조물이 장착된 광원.
KR1020210143366A 2021-10-26 2021-10-26 Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원 KR102618047B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210143366A KR102618047B1 (ko) 2021-10-26 2021-10-26 Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원
CN202211319834.XA CN116031340A (zh) 2021-10-26 2022-10-26 Led构成物、包含该led构成物的喷墨用墨水及光源
US18/049,705 US20230163242A1 (en) 2021-10-26 2022-10-26 Led structure, ink for inkjet and light source comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210143366A KR102618047B1 (ko) 2021-10-26 2021-10-26 Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원

Publications (2)

Publication Number Publication Date
KR20230059314A KR20230059314A (ko) 2023-05-03
KR102618047B1 true KR102618047B1 (ko) 2023-12-27

Family

ID=86074737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210143366A KR102618047B1 (ko) 2021-10-26 2021-10-26 Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원

Country Status (3)

Country Link
US (1) US20230163242A1 (ko)
KR (1) KR102618047B1 (ko)
CN (1) CN116031340A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179873A1 (en) 2013-12-20 2015-06-25 Palo Alto Research Center Incorporated Small-sized light-emitting diode chiplets and method of fabrication thereof
JP2020155428A (ja) * 2019-03-18 2020-09-24 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR102654268B1 (ko) * 2018-10-10 2024-04-03 삼성디스플레이 주식회사 표시 장치
KR20200088960A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20210090780A (ko) * 2020-01-10 2021-07-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179873A1 (en) 2013-12-20 2015-06-25 Palo Alto Research Center Incorporated Small-sized light-emitting diode chiplets and method of fabrication thereof
JP2020155428A (ja) * 2019-03-18 2020-09-24 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置

Also Published As

Publication number Publication date
US20230163242A1 (en) 2023-05-25
KR20230059314A (ko) 2023-05-03
CN116031340A (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
US20230132210A1 (en) Ultra-thin transfer film of ultra-thin led element for manufacturing ultra-thin led electrode assembly using laser-assisted multi-chip transfer printing, ultra-thin led electrode assembly, and manufacturing method thereof
US20230130620A1 (en) High-resolution ultra-thin led display for ar and vr devices and manufacturing method thereof
KR102618047B1 (ko) Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원
KR102629568B1 (ko) 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
US20230223492A1 (en) Micro-nanopin led element and method for producing same
US20230378237A1 (en) Led device and method of manufacture
KR102541515B1 (ko) 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리
KR102537613B1 (ko) 초박형 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
KR102573265B1 (ko) 초박형 led 전극어셈블리 및 이의 제조방법
KR102573266B1 (ko) 초박형-led 유연 스킨 패치 및 이의 제조방법
KR102424066B1 (ko) 웨이퍼로부터 다수 개의 led 구조물을 분리하는 방법
KR102359042B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102345917B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
KR102332350B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102332349B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
KR20210153393A (ko) 마이크로-나노핀 led 소자를 포함하는 광원 및 이를 포함하는 기기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant