KR101609376B1 - 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법 - Google Patents

듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101609376B1
KR101609376B1 KR1020080130510A KR20080130510A KR101609376B1 KR 101609376 B1 KR101609376 B1 KR 101609376B1 KR 1020080130510 A KR1020080130510 A KR 1020080130510A KR 20080130510 A KR20080130510 A KR 20080130510A KR 101609376 B1 KR101609376 B1 KR 101609376B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
pixel region
driving transistor
groove patterns
Prior art date
Application number
KR1020080130510A
Other languages
English (en)
Other versions
KR20100071704A (ko
Inventor
서창기
김민수
정영효
강경민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080130510A priority Critical patent/KR101609376B1/ko
Publication of KR20100071704A publication Critical patent/KR20100071704A/ko
Application granted granted Critical
Publication of KR101609376B1 publication Critical patent/KR101609376B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 듀얼플레이트 방식의 유기전계 발광소자에 관한 것으로, 보다 상세하게는 제 1 및 제 2 기판 간의 합착 불량에 의한 생산 수율의 저하 문제를 개선하는 것에 관한 것이다.
이를 위한 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자는 표시 영역과 비표시 영역으로 구분되며, 대향하는 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점별로 형성된 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터와 일대일 연결된 구동 트랜지스터와; 상기 스위칭 및 구동 트랜지스터의 상부를 덮으며, 상기 구동 트랜지스터의 드레인 전극을 노출하는 드레인 콘택홀이 형성되고, 상기 드레인 콘택홀을 제외한 화소 영역별로는 다수의 그루브 패턴이 형성된 층간 절연막; 상기 층간 절연막의 상부로 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극과; 상기 제 2 기판의 하부 전면에 형성된 제 1 전극과; 상기 제 1 전극의 하부로 상기 보조전극을 덮는 버퍼패턴과; 상기 버퍼패턴과 중첩된 하부로 그 단면이 역테이퍼 형태로 형성된 격벽과; 상기 격벽과 이격된 일측으로 상기 화소 영역별로 위치하는 패턴드 스페이서와; 상기 격벽에 의해 구분된 화소 영역별로 상기 제 1 전극과 차례로 연결된 유기 발광층 및 제 2 전극과; 상기 비표시 영역을 따라 제 1 및 제 2 기판을 합착하는 씰패턴과, 상기 다수의 그루브 패턴에 의해 상기 패턴드 스페이서와 대응되는 면적을 제외한 화소 영 역별로 개재된 내부 충진제를 포함하는 것을 특징으로 한다.

Description

듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법{Dual Plate Type Organic Electro-luminescent Device and the method for fabricating thereof}
본 발명은 듀얼플레이트 방식의 유기전계 발광소자에 관한 것으로, 보다 상세하게는 제 1 및 제 2 기판 간의 합착 불량에 의한 생산 수율의 저하 문제를 개선하는 것에 관한 것이다.
일반적으로, 평판 표시장치 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 구분된다. 상기 수동 매트릭스 방식에서는 주사선(scan line)과 신호 선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 능동 매트릭스 방식에서는, 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소 별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온/오프되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.
상기 능동 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor: Cst)에 충전되어 있어, 그 다음 프레임(frame)의 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선의 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점으로 최근에는 능동 매트릭스 방식의 유기전계 발광소자가 주로 이용되고 있다.
이러한 능동 매트릭스 방식의 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도이다.
도시한 바와 같이, 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소는 스위칭 트랜지스터(Ts), 구동 트랜지스터(Td), 스토리지 커패시 터(Cst) 및 유기발광 다이오드(E)로 이루어진다.
즉, 일 방향으로 형성된 게이트 배선(GL)과, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다.
또한, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)가 형성되고, 상기 스위칭 트랜지스터(Ts)와 전기적으로 연결된 구동 트랜지스터(Td)가 형성된다.
이 때, 상기 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 트랜지스터(Td)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 구동 트랜지스터(Td)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(Cst)가 형성된다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 트랜지스터(Ts)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 구동 트랜지스터(Td)의 게이트 전극에 전달되어 구동 트랜지스터(Td)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 구동 트랜지스터(Td)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
또한, 상기 스토리지 커패시터(Cst)는 스위칭 트랜지스터(Ts)가 오프(off) 되었을 때, 상기 구동 트랜지스터(Td)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 트랜지스터(Ts)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
일반적으로, 이러한 유기전계 발광소자는 하나의 기판에 박막트랜지스터 등의 어레이 소자와 애노드 및 캐소드 전극과 유기 발광층을 포함하는 유기발광 다이오드가 형성되고 있으나, 적층 구조가 복잡해짐에 따른 단차 불량을 해소하기 위한 일환으로 어레이 소자와 유기발광 다이오드를 서로 다른 기판에 구성하고, 이들을 기둥형태의 연결전극으로 연결한 구조를 가지는 듀얼플레이트 방식의 유기전계 발광소자에 대한 연구가 활발히 진행되고 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자에 대해 설명하도록 한다.
도 2는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 단면도이다.
도시한 바와 같이, 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자(1)는 화상을 구현하는 표시 영역(AA)과 화상을 구현하지 않는 비표시 영역(NAA)으로 구분된 제 1 기판(5) 및 제 2 기판(10)을 포함한다. 상기 제 1 기판(5) 및 제 2 기판(10)을 포함하여 패널(30)이라 한다. 이 때, 상기 표시 영역(AA)은 게이트 배선(미도시)과 데이터 배선(미도시)이 수직 교차하여 정의하는 화소 영역(P)과 구동 트랜지스터(Td)가 형성되는 구동 영역(Dr)으로 세분화된다.
상기 제 1 기판(5) 상에는 수직 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차지점별로 위치하는 스위칭 트랜지스터(미도시) 및, 상기 스위칭 트랜지스터와 이격된 일측으로 이와 일대일 연결된 구동 트랜지스터(Td)가 형성된다. 상기 스위칭 트랜지스터와 구동 트랜지스터(Td)의 상부로는 구동 트랜지스터(Td)의 드레인 전극(34)을 노출하는 드레인 콘택홀(DCH)을 포함하는 보호막(55)이 형성된다. 상기 보호막(55)의 상부로는 드레인 콘택홀(DCH)을 통해 드레인 전극(34)과 접촉된 연결전극(70)이 형성된다.
이 때, 상기 구동 트랜지스터(Td)는 게이트 전극(25), 게이트 절연막(45), 반도체층(40)과 소스 및 드레인 전극(32, 34)을 포함한다. 상기 반도체층(40)은 결정질 실리콘(p-Si)으로 이루어진 단일층으로 형성될 수 있다.
한편, 상기 제 2 기판(10)의 하부 면에는 제 1 기판(5)의 데이터 배선과 대응되는 위치로 보조전극(60)이 형성된다. 또한, 상기 보조전극(60)의 하부 전면으로는 제 1 전극(80)이 형성되고, 상기 제 1 전극(80)의 하부로는 화소 영역(P)별로 보조전극(60)을 덮는 버퍼패턴(62)이 형성된다.
이 때, 상기 보조전극(60)은 몰리브덴(Mo)과 몰리브덴 합금(MoNd)을 포함하는 도전성 물질 그룹 중 선택된 하나로, 상기 제 1 전극(80)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 일함수가 비교적 높은 투명한 도전성 물질 그룹 중 선택된 하나로 각각 형성된다.
또한, 상기 버퍼패턴(62)을 사이에 두고 버퍼패턴(62)과 중첩된 하부로 그 단면이 역테이퍼 구조로 이루어진 격벽(64)이 형성되고, 상기 격벽(64)과 이격된 일측으로는 화소 영역(P)별로 일대일 대응된 패턴드 스페이서(50)가 형성된다.
상기 격벽(64)에 의해 구분된 화소 영역(P)별로는 제 1 전극(80)과 접촉하는 유기 발광층(82)과, 상기 유기 발광층(82)의 하부로 이와 접촉된 제 2 전극(84)이 차례로 형성된다. 이 때, 화소 영역(P) 내에 형성된 유기 발광층(82) 및 제 2 전극(84)은 역테이퍼 형태를 갖는 격벽(64)에 의해 이웃한 화소 영역(P)과 분리되고, 패턴드 스페이서(50)의 측면 및 하부면을 덮으며 형성된다.
상기 버퍼패턴(62)과 접촉된 하부 면에 위치하는 패턴드 스페이서(50)는 제제 1 기판(5)의 연결전극(70)과 제 2 기판(10)의 제 2 전극(84) 간을 연결시킴과 동시에 제 1 기판(5) 및 제 2 기판(10) 간의 셀갭을 일정하게 유지시켜주는 기능을 한다.
상기 유기 발광층(82)은 화소 영역(P)별로 적색(R), 녹색(G) 및 청색(B)을 발광하는 유기물질로 이루어지도록 설계하여 풀 컬러를 구현할 수 있다. 상기 제 1 기판(5)과 제 2 기판(10)은 비표시 영역(NAA)의 가장자리를 따라 형성된 씰패턴(90)에 의해 대향 합착된다.
상기 씰패턴(90)은 열경화성 수지 또는 자외선 경화성 수지로 이루어진 씰런트를 스크린 인쇄법으로 도포하고, 이러한 씰런트를 열경화 및 자외선 경화 공정으로 경화시키는 것을 통해 형성할 수 있다.
전술한 구성을 가지는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자 의 합착 공정에 대해 개략적으로 설명하면, 약 3 ~ 10torr 분위기로 유지되는 진공 챔버(미도시)의 내부에서 가장자리를 따라 씰런트가 도포된 제 2 기판(10)을 떨어뜨려 제 1 기판(5)과 1차 접촉시키는 단계를 진행하게 된다. 이 때, 씰런트는 제 1 기판(5)의 가장자리를 따라 형성하는 것도 무방하다. 1차 접촉된 제 1 및 제 2 기판(5, 10)의 내부로 N2 및 Ar을 포함하는 불활성 기체를 이용하여 제 1 및 제 2 기판(5, 10)의 내부를 진공 상태로 가져가게 된다. 이 때 발생하는 패널(30)의 내부 및 외부의 압력차를 이용하여 제 1 및 제 2 기판(5, 10)을 합착하게 된다.
특히, 제 1 및 제 2 기판(5, 10)의 합착은 비표시 영역(NAA)의 가장자리를 따라 형성된 씰패턴(90)을 통해 이루어진다. 이러한 씰패턴(90)은 패널(30)의 외부로부터의 수분이나 산소 등에 의한 투습을 방지하는 기능을 한다.
또한, 소자의 신뢰성을 확보하기 위한 목적으로 제 2 전극(84)의 하부면으로 Ca, CaO, Sr, SrO 등의 흡습제 역할을 하는 금속 박막층(미도시)을 형성하여 유기물의 수축 불량을 방지하는 구조가 적용될 수도 있다.
그러나, 전술한 진공합착법을 이용한 제 1 및 제 2 기판(5, 10)의 합착 공정에 있어서, 화소 영역(P)별로 위치하며 포토레지스트로 이루어진 패턴드 스페이서(50)는 제 1 및 제 2 기판(5, 10)의 전 표면에서 불균일하거나 과도한 압력에 의해 그 경도가 취약한 일부의 패턴드 스페이서(50)가 소실되거나 무너지는 문제점을 내포하고 있다.
특히, 상기 패턴드 스페이서(50)는 다른 소자에 비해 상대적으로 그 높이가 높게 설계되며, 그 경도가 약한 포토레지스트 재질로 이루어진다. 이러한 이유로, 제 1 및 제 2 기판(5, 10)을 합착하는 과정에서 패턴드 스페이서(50)가 소실되거나 무너지는 불량이 발생될 수 있다. 이러한 불량은 외부로부터 유입된 수분이나 산소 등이 화소 영역(P)별로 위치하는 유기 발광층(82)의 내부 공간으로 침투하는 통로로 작용하게 되고, 나아가 유기 발광층(82)의 수축 불량에 따른 수명 저하 문제를 야기하고 있다.
이외에도, 듀얼플레이트 방식의 유기전계 발광소자를 중/대형화할 경우, 패널(30)의 중앙부와 외곽부에서의 노광량의 차이로 인해 패널(30) 전체의 패턴드 스페이서(50)의 높이를 정밀하게 제어하는 데 어려움이 따르게 된다. 이러한 패턴드 스페이서(50)의 높이 차이로 말미암아 제 1 및 제 2 기판(5, 10)의 합착 공정시 콘택 불량의 야기로 생산 수율이 급격히 저하되고 있는 상황이다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 듀얼플레이트 방식의 유기전계 발광소자에 있어서 소자의 내구성 향상으로 합착 불량은 최소화하고, 소자의 수명은 연장시키는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자는 표시 영역과 비표시 영역으로 구분되며, 대향하는 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점별로 형성된 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터와 일대일 연결된 구동 트랜지스터와; 상기 스위칭 및 구동 트랜지스터의 상부를 덮으며, 상기 구동 트랜지스터의 드레인 전극을 노출하는 드레인 콘택홀이 형성되고, 상기 드레인 콘택홀을 제외한 화소 영역별로는 다수의 그루브 패턴이 형성된 층간 절연막과; 상기 층간 절연막의 상부로 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극과; 상기 제 2 기판의 하부 전면에 형성된 제 1 전극과; 상기 제 1 전극의 하부로 상기 보조전극을 덮는 버퍼패턴과; 상기 버퍼패턴과 중첩된 하부로 그 단면이 역테이퍼 형태로 형성된 격벽과; 상기 격벽과 이격된 일측으로 상기 화소 영역별로 위치하는 패턴드 스페이서와; 상기 격벽에 의해 구분된 화소 영역별로 상기 제 1 전극과 차례로 연결된 유기 발광층 및 제 2 전극과; 상기 비표시 영역을 따라 제 1 및 제 2 기판을 합착하는 씰패턴과, 상기 다수의 그루브 패턴에 의해 상기 패턴드 스페이서와 대응되는 면적을 제외한 화소 영역별로 개재된 내부 충진제를 포함하는 것을 특징으로 한다.
이 때, 상기 스위칭 및 구동 트랜지스터와 층간 절연막의 사이 공간으로 보호막이 더 형성될 수 있다.
상기 보호막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중에서, 상기 층간 절연막은 벤조싸이클로부텐과 포토 아크릴을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 한다.
또한, 상기 다수의 그루브 패턴은 상기 층간 절연막을 패턴하는 것에 의해 형성된 것으로, 상기 다수의 그루브 패턴은 평면적으로 바둑판 형상, 적십자 형상 중 선택된 어느 하나로 형성될 수 있다.
상기 다수의 그루브 패턴은 그 노출된 표면으로부터 상기 스위칭 및 구동 트랜지스터를 외부로 노출시키지 않는 깊이의 설계 범위 중에서 선택되는 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자의 제조방법은 제 1 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차지점별로 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터와 일대일 연결된 구동 트랜지스터를 형성하는 단계와; 상기 스위칭 및 구동 트랜지스터의 상부를 덮으며, 상기 구동 트랜지스터의 드레인 전극을 노출하는 드레인 콘택홀과, 상기 드레인 콘택홀을 제외한 화소 영역별로는 다수의 그루브 패턴을 포함하는 층간 절연막을 형성하는 단계와; 상기 층간 절연층의 상부로 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극을 형성하는 단계와; 제 2 기판의 하부 전면으로 제 1 전극을 형성하는 단계와; 상기 제 1 전극의 하부로 상기 보조전극을 덮는 버퍼패턴을 형성하는 단계와; 상기 버퍼패턴과 중첩된 하부로 패턴드 스페이서 및 격벽을 형성하는 단계와; 상기 격벽에 분리된 화소 영역별로 상기 제 1 전극과 연결된 유기 발광층 및 제 2 전극을 형성하는 단계와; 상기 제 1 기판의 비표시 영역의 가장자리를 따라 제 1 씰런트를 도포하고, 상기 패턴드 스페이서와 대응되는 면적을 제외한 화소 영역별로는 제 2 씰런트를 적하하는 단계와; 상기 제 1 및 제 2 씰런트를 경화하여 씰패턴과 내부 충진제를 형성하는 단계를 포함하는 것을 특징으로 한다.
이 때, 상기 스위칭 및 구동 트랜지스터와 층간 절연막의 사이 공간으로 보호막이 더 형성될 수 있다. 상기 보호막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중에서, 상기 층간 절연막은 벤조싸이클로부텐과 포토 아크릴을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 한다.
또한, 상기 다수의 그루브 패턴은 상기 층간 절연막을 패턴하는 것에 의해 형성된 것으로, 상기 다수의 그루브 패턴은 평면적으로 바둑판 형상, 적십자 형상 중 선택된 어느 하나로 형성된 것을 특징으로 한다.
상기 제 2 씰런트는 발크 주입장치를 이용한 적하 방식으로 형성된 것을 특징으로 한다. 이 때, 상기 다수의 그루브 패턴은 그 노출된 표면으로부터 상기 스위칭 및 구동 트랜지스터를 외부로 노출시키지 않는 깊이의 설계 범위 중에서 선택되는 것을 특징으로 한다.
본 발명에서는 첫째, 패턴드 스페이서가 형성된 부분을 제외한 화소 영역별로 내부 충진제를 채움으로써 패널의 내구성을 향상시킬 수 있다.
둘째, 외부로부터 유입되는 수분, 산소 등을 보다 효과적으로 차폐할 수 있는 구조적인 장점으로 소자 신뢰성 및 수명을 향상시킬 수 있고, 나아가 컨택 불량에 따른 생산 수율의 저하 문제를 개선할 수 있다.
--- 실시예 ---
본 발명은 제 1 기판에 화소 영역별로 구획화된 다수의 그루브 패턴을 포함하는 층간 절연막을 형성하고, 다수의 그루브 패턴에 대응하여 제 1 기판 및 제 2 기판의 내구성을 향상시킬 수 있는 내부 충진제를 개재한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자에 대해 설명하도록 한다.
도 3은 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자를 나타낸 단면도이다.
도시한 바와 같이, 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자는 화상을 구현하는 표시 영역(AA)과 화상을 구현하지 않는 비표시 영역(NAA)으로 구분된 제 1 기판(105) 및 제 2 기판(110)을 포함한다. 상기 제 1 기판(105) 및 제 2 기판(110)을 포함하여 패널(130)이라 한다. 이 때, 상기 표시 영역(AA)은 게이트 배선(미도시)과 데이터 배선(미도시)이 수직 교차하여 정의하는 화소 영역(P)과 구동 트랜지스터(Td)가 형성되는 구동 영역(Dr)으로 세분화된다.
상기 제 1 기판(105) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차지점별로 위치하는 스위칭 트랜지스터(미도시) 및, 상기 스위칭 트랜지스터와 이격된 일측으로 이와 일대일 연결된 구동 트랜지스터(Td)를 형성한다.
상기 스위칭 트랜지스터와 구동 트랜지스터(Td)의 상부로는 보호막(155)을 형성하고, 상기 보호막(155)의 상부로는 화소 영역(P)별로 구획화된 다수의 그루브 패턴(GP)을 포함하는 층간 절연막(165)을 형성한다. 이 때, 상기 보호막(155) 및 층간 절연막(165)은 구동 트랜지스터(Td)의 드레인 전극(134)을 노출하는 드레인 콘택홀(DCH)을 포함한다.
상기 다수의 그루브 패턴(GP)은 층간 절연막(165)의 노출된 표면을 화소 영역(P)별로 패턴한 것으로, 그 폭(w) 및 깊이(t)는 다양한 형태로 설계 변경될 수 있다. 즉, 상기 다수의 그루브 패턴(GP)은 평면적인 관점에서 바둑판 형상, 적십자 형상 등 다양한 형태로 설계 변경될 수 있다. 특히, 상기 다수의 그루브 패턴(GP)의 깊이(t)는 층간 절연막(165) 하부의 소자가 노출되지 않을 정도의 범위로 최대한 깊게 형성하는 것이 바람직하다.
이 때, 상기 보호막(155)과 층간 절연막(165)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹, 또는 벤조싸이클로부텐(benzocyclubutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 각각 형성될 수 있다.
특히, 상기 보호막(155)은 무기절연물질 그룹 중 선택된 하나를 플라즈마 화학기상증착 장비를 이용한 증착 공정으로, 상기 층간 절연막(165)은 유기절연물질 그룹 중 선택된 하나를 스핀 코팅 장비를 이용한 도포 공정으로 형성하는 것이 바람직하다.
연결전극(170)은 제 1 층(170a)과 제 2 층(170b)이 차례로 적층된 이중층으로 형성될 수 있다. 제 1 층(170a)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중에서, 제 2 층(170b)은 몰리브덴이나 몰리브덴 합금을 포함하는 도전성 물질 그룹 중에서 각각 선택될 수 있다.
상기 구동 트랜지스터(Td)는 게이트 전극(125), 게이트 절연막(145), 반도체층(140)과 소스 및 드레인 전극(132, 134)을 포함한다. 상기 반도체층(140)은 결정질 실리콘(p-Si)으로 이루어진 단일층으로 형성할 수 있다. 또한, 반도체층(140)은 순수한 비정질 실리콘(a-Si:H)으로 이루어진 액티브층과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층이 차례로 적층된 이중층으로 형성될 수 있다.
한편, 상기 제 2 기판(110)의 하부 면에는 제 1 기판(105)의 데이터 배선과 대응되는 위치로 보조전극(160)을 형성한다. 상기 보조전극(160)의 하부 전면으로는 제 1 전극(180)을 형성하고, 제 1 전극(180)의 하부로는 화소 영역(P)별로 보조전극(160)을 덮는 버퍼패턴(162)을 형성한다.
또한, 상기 버퍼패턴(162)과 중첩된 하부면으로는 그 단면이 역테이퍼 구조로 이루어진 격벽(164)을 형성한다. 상기 격벽(164)과 이격된 일측으로는 화소 영역(P)별로 일대일 대응된 패턴드 스페이서(150)를 형성한다. 상기 격벽(164)에 의해 구분된 화소 영역(P)별로는 제 1 전극(180)과 접촉하는 유기 발광층(182)을 형성하고, 유기 발광층(182)의 하부로는 이와 접촉된 제 2 전극(184)을 차례로 형성한다.
이 때, 화소 영역(P) 내에 형성된 유기 발광층(182) 및 제 2 전극(184)은 역테이퍼 형태로 이루어진 격벽(164)에 의해 이웃한 화소 영역(P)과 분리되고, 패턴드 스페이서(150)의 측면 및 하부면을 덮으며 형성된다.
상기 보조전극(160)은 몰리브덴과 몰리브덴 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로, 상기 제 1 전극(180)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 일함수가 비교적 높은 투명한 도전성 물질 그룹 중 선택된 하나로 각각 형성될 수 있다.
이 때, 보조전극(160)은 비교적 저항이 큰 물질로 이루어진 제 1 전극(180)의 저항값을 낮추기 위해 형성하는 것으로, 필요에 따라서는 생략하는 것이 가능하다. 상기 버퍼패턴(162)과 접촉된 하부 면에 위치하는 패턴드 스페이서(150)는 제 1 기판(105)의 연결전극(170)과 제 2 기판(110)의 제 2 전극(184) 간을 연결시키는 역할을 한다.
도면으로 상세히 제시하지는 않았지만, 제 2 전극(184)은 삼중층의 구조로 형성될 수 있는 바, 제 1 층은 알루미늄(Al)이나 알루미늄 합금(AlNd)으로, 제 2 층은 은(Ag)으로, 상기 제 3 층은 칼슘(Ca)으로 각각 이루어질 수 있다. 이 때, 상기 제 1 층은 유기 발광층(182)과, 제 3 층은 연결전극(170)과 각각 접촉되도록 배치한다. 상기 제 1 전극(180)과 유기 발광층(182)과 제 2 전극(184)을 포함하여 유기발광 다이오드(E)라 한다.
또한, 상기 유기 발광층(182)과 애노드 전극의 역할을 하는 제 1 전극(180) 사이에는 정공수송층(hole transporting layer)과 정공주입층(hole injection layer)을, 상기 유기 발광층(182)과 캐소드 전극으로의 역할을 하는 제 2 전극(184) 사이에 전자주입층(electron injection layer) 및 전자수송층(electron transporting layer)을 더욱 형성할 수도 있다.
상기 유기 발광층(182)은 화소 영역(P)별로 적색(R), 녹색(G), 청색(B)을 발광하는 유기물질로 이루어지도록 설계하여 풀 컬러를 구현하고 있다.
전술한 제 1 기판(105)과 제 2 기판(110)의 사이 공간으로는 격벽(164)에 의해 구분된 화소 영역(P)별로 다수의 그루브 패턴(GP)의 내부 공간에 대응하여 내부 충진제(192)가 개재된다. 이 때, 상기 다수의 그루브 패턴(GP)은 층간 절연막(165)의 노출된 표면을 패턴하는 것을 통해 형성된 것으로, 층간 절연막(165)의 표면으로부터 일정한 깊이(t)의 내부 공간이 확보될 수 있다. 즉, 이러한 내부 공간에 대응하여 내부 충진제(192)를 개재할 경우, 화소 영역(P)별로 구획화할 수 있는 장점이 있다.
이러한 내부 충진제(192)는 제 1 및 제 2 기판(105, 110) 간의 셀갭을 일정하게 유지시킴과 동시에 패널(130)의 내구성을 향상시키는 완충제의 기능을 한다.
이와 같이, 화소 영역(P)별로 구획화된 다수의 그루브 패턴(GP)은 액상으로 주입되는 내부 충진제(192)가 패턴드 스페이서(150)의 측면 및 상부면으로 흘러들어가는 방지하기 기능을 한다.
따라서, 화소 영역(P)별로 구획화된 다수의 그루브 패턴(GP)에 의해 제 1 및 제 2 기판(105, 110)의 사이 공간으로 충진되는 내부 충진제(192)는 패턴드 스페이서(150)가 위치하는 부분으로 흘러들어가 연결전극(170)과 제 2 전극(184)의 콘택 불량이 야기되는 것을 미연에 방지할 수 있다.
특히, 본 발명에서는 내부 충진제(192)를 발크 주입방식을 이용하여 화소 영역(P)별로 구획화된 다수의 그루브 패턴(GP)에 대응되도록 선택적으로 충진한 것을 특징으로 한다. 이러한 발크 주입방식은 액상의 재료를 분사하여 인쇄하는 방식으로 비충격식에 해당된다. 따라서, 내부 충진제(192)를 화소 영역(P)별로 위치하는 다수의 그루브 패턴(GP)에 대응되도록 충진하는 것이 가능해진다.
특히, 제 1 및 제 2 기판(105, 110) 간의 합착 공정시 패턴드 스페이서(150)가 아닌 내부 충진제(192)가 표시 영역(AA)에서의 셉갭을 유지하는 기능을 한다. 따라서, 상기 내부 충진제(192)는 패턴드 스페이서(150)에 손상이 가해지는 것을 방지하는 완충제의 기능을 동시에 수행한다. 상기 내부 충진제(192)로 사용되는 액상의 재료로는 열경화성 수지 또는 자외선 경화성 수지가 이용될 수 있다. 열경화성 수지로는 에폭시 계열의 씰런트가 이용될 수 있다.
또한, 상기 제 1 기판(105)과 제 2 기판(110)은 비표시 영역(NAA)의 가장자리를 따라 열경화성 수지 및 자외선 경화성 수지로 이루어진 씰런트를 도포하고, 이를 경화하여 이루어진 씰패턴(190)에 의해 대향 합착된다.
전술한 구성에서 특징적인 것은 패턴드 스페이서가 형성된 부분을 제외한 화소 영역별로 다수의 그루브 패턴에 대응되도록 액상의 내부 충진제를 충진하는 것을 통해 패널의 내구성을 향상시킬 수 있는 장점이 있다.
또한, 내부 충진제의 도입으로 외부로부터 유입되는 수분, 산소 등을 보다 효과적으로 차폐할 수 있는 구조적인 장점이 있는 바, 이를 통해 소자 신뢰성 및 수명을 향상시킬 수 있고, 나아가 컨택 불량에 따른 생산 수율의 저하 문제를 해결할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자의 제조방법에 대해 설명하도록 한다.
도 4a 내지 도 4g는 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.
도 4a는 제 1 기판 상에 어레이 소자를 형성하는 단계를 나타낸 공정 단면도이다.
도 4a에 도시한 바와 같이, 제 1 기판(105) 상에 게이트 배선(미도시) 및 데이터 배선(미도시)이 수직 교차하여 정의하는 화소 영역(P)과 구동 트랜지스터가 형성될 구동 영역(Dr)을 정의하는 단계를 진행한다. 상기 화소 영역(P) 및 구동 영역(Dr)이 정의된 제 1 기판(105) 상에는 수직 교차하는 게이트 배선 및 데이터 배선과, 상기 게이트 및 데이터 배선의 교차지점별로 일대일 대응된 다수의 스위칭 트랜지스터(미도시)를 형성한다. 상기 다수의 스위칭 트랜지스터와 이격된 일측으로는 다수의 스위칭 트랜지스터와 개별적으로 연결된 다수의 구동 트랜지스터(Td)를 형성한다.
다음으로, 상기 다수의 스위칭 트랜지스터와 다수의 구동 트랜지스터(Td)의 상부 전면으로 보호막(155)과 층간 절연막(165)을 차례로 적층 형성한다. 상기 보 호막(155)과 층간 절연막(165)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹, 또는 벤조싸이클로부텐(benzocyclubutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 각각 형성될 수 있다.
특히, 상기 보호막(155)은 무기절연물질 그룹 중 선택된 하나를 플라즈마 화학기상증착 장비를 이용한 증착 공정으로, 상기 층간 절연막(165)은 유기절연물질 그룹 중 선택된 하나를 스핀 코팅 장비를 이용한 도포 공정으로 형성하는 것이 바람직하다.
다음으로, 상기 보호막(155) 및 층간 절연막(165)이 형성된 제 1 기판(105)과 이격된 상부로 투과부(T1)와 차단부(T2)로 이루어진 마스크(M)를 정렬하는 단계를 진행한다. 상기 층간 절연막(165)이 포지티브 특성을 가지는 유기물질로 형성되었다고 가정했을 때, 마스크(M)의 차단부(T2)는 빛을 완전히 차단하는 기능을 하고, 상기 투과부(T1)는 빛을 투과시켜 빛에 노출된 층간 절연막(165)의 화학적 변화로 완전 노광하는 기능을 한다. 이 때, 상기 마스크(M)는 구동 영역(Dr)의 일측에 대응하여 투과부(T1)가 위치하고, 화소 영역(P)별로는 다수의 투과부(T1)와 차단부(T2)가 교대로 배치되며, 이를 제외한 전 영역은 차단부(T2)가 위치하도록 설계된다.
도 4b에 도시한 바와 같이, 상기 마스크(도 4a의 M)와 이격된 상부에서 제 1 기판(105) 방향으로 노광 및 현상 공정을 진행하게 되면, 상기 구동 영역(Dr)의 일 측으로는 일정 폭(w) 및 일정 깊이(t)가 패턴된 제 1 콘택홀(CH1)이 형성되고, 화소 영역(P)별로는 일정 폭(w)과 일정 깊이(t)로 패턴된 다수의 그루브 패턴(GP)이 형성된다. 이 때, 상기 다수의 그루브 패턴(GP)은 평면적인 관점에서 바둑판 형상, 적십자 형상 등 다양한 형태로 설계 변경될 수 있다.
상기 다수의 그루브 패턴(GP)을 형성하는 과정에서 스위칭 트랜지스터와 구동 트랜지스터(Td)를 외부로 노출하지 않는 범위에서 최대한 그 폭(w) 및 깊이(t)는 넓고 깊게 형성하는 것이 바람직하다. 이 때, 상기 다수의 그루브 패턴(GP)은 후속 공정을 통해 화소 영역(P)별로 형성될 연결전극(도 3의 170)과 중첩된 부분을 제외한 부분이라면 그 형성 위치에 제약을 받지 않는다. 따라서, 게이트 및 데이터 배선과 중첩된 부분이나, 씰패턴(도 3의 190)의 내측 비표시 영역(NAA)에서부터 비표시 영역(NAA)과 가장 인접한 최외곽 화소 영역(P)까지의 사이 공간에 다수의 그루브 패턴(GP)을 형성하는 것도 무방하다.
전술한 공정은 층간 절연막(165)을 유기절연물질 그룹 중 선택된 하나로 형성한 경우를 일예로 나타낸 것으로, 층간 절연막(165)을 무기절연물질 그룹 중에서 선택할 경우에는 층간 절연막(165)의 상부 전면으로 포토레지스트를 도포하여 감광층을 형성하는 공정이 추가될 수 있다.
도 4c에 도시한 바와 같이, 상기 제 1 콘택홀(CH1)에 대응되는 층간 절연막(165)과, 층간 절연막(165)의 하부에 위치하는 보호막(155)을 순차적으로 패턴하여 구동 트랜지스터(Td)의 드레인 전극(134)을 노출하는 제 2 콘택홀(CH2)을 형성한다. 이 때, 제 1 콘택홀(CH1)과 제 2 콘택홀(CH2)을 포함하여 드레인 콘택 홀(DCH)이라 한다.
도면으로 제시하지는 않았지만, 제 1 콘택홀(CH1)과 제 2 콘택홀(CH2)을 형성하는 단계의 구분없이 다수의 그루브 패턴(GP)을 형성하고 나서 구동 트랜지스터(Td)의 드레인 전극(134)에 대응된 층간 절연막(165)과 보호막(155)을 일괄적으로 패턴하는 방식으로 드레인 콘택홀(DCH)을 형성할 수도 있다.
다음으로, 층간 절연막(165)의 상부로는 제 1 및 제 2 콘택홀(CH1, CH2)을 포함하는 드레인 콘택홀(DCH)을 통해 화소 영역(P)별로 구동 트랜지스터(Td)와 일대일 연결된 연결전극(170)을 형성한다. 상기 연결전극(170)은 제 1 층(170a)과 제 2 층(170b)이 차례로 적층된 이중층으로 형성할 수 있다.
이 때, 상기 제 1 층(170a)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중에서, 상기 제 2 층(170b)은 몰리브덴(Mo)이나 몰리브덴 합금(MoNd)을 포함하는 도전성 물질 그룹 중에서 각각 선택될 수 있다.
도 4d 내지 도 4g는 제 2 기판 상에 유기발광 다이오드를 형성하는 단계를 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.
도 4d에 도시한 바와 같이, 제 2 기판(110)의 상부로 몰리브덴과 몰리브덴 합금을 포함하는 도전성 물질 그룹 중 선택된 하나를 증착하고 이를 패턴하여, 보조전극(160)을 형성한다. 이러한 보조전극(160)은 제 1 기판(도 4c의 105)의 데이터 배선과 대응되는 위치에 형성될 수 있다.
상기 보조전극(160)이 형성된 제 2 기판(110)의 상부 전면으로 인듐-틴-옥사 이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나를 증착하여 제 1 전극(180)을 형성한다. 상기 제 1 전극(180)이 형성된 제 2 기판(110)의 상부로 보조전극(160)을 각각 덮는 다수의 버퍼패턴(162)을 형성한다.
다음으로, 상기 다수의 버퍼패턴(162)과 이격된 일측으로 화소 영역(도 4c의 P)별로 일대일 대응된 패턴드 스페이서(150)를 형성하고, 상기 다수의 버퍼패턴(162)과 중첩된 상부로는 그 단면이 역테이퍼 형태로 이루어진 격벽(164)을 형성한다. 이 때, 상기 격벽(164)을 먼저 형성하는 것도 무방하다.
도 4e에 도시한 바와 같이, 상기 격벽(164)에 의해 구분된 화소 영역별로는 제 1 전극(180)과 접촉하는 유기 발광층(182)을 형성한다. 상기 유기 발광층(182)은 적색, 녹색, 청색을 발광하는 유기물질을 격벽(164)에 의해 구분된 화소 영역별로 순차적으로 형성하는 방식이 적용될 수 있다.
다음으로, 상기 유기 발광층(182)이 형성된 제 2 기판(110)의 화소 영역별로 유기 발광층(182)과 연결된 제 2 전극(184)을 형성한다. 상기 제 2 전극(184)은 칼슘(Ca), 마그네슘(Mg) 및 알루미늄(Al)과 같은 비교적 일함수가 낮은 금속 물질 그룹 중에서 각각 선택될 수 있다. 제 1 전극(180), 유기 발광층(182) 및 제 2 전극(184)을 포함하여 유기발광 다이오드(E)라 한다.
도 4f 내지 도 4g는 제 1 및 제 2 기판을 합착하는 단계를 나타낸 공정 단면도이다.
도 4f에 도시한 바와 같이, 제 1 기판(105) 상의 비표시 영역(NAA) 가장자리 를 따라 디스펜서(미도시)를 이용하여 제 1 씰런트(190a)를 인쇄하는 단계를 진행한다. 이 때, 제 2 기판(도 4e의 110)에 제 1 씰런트(190a)를 인쇄하는 공정을 진행하는 것도 무방하나, 제 2 기판은 180도 회전시킨 상태에서 합착 공정이 진행되므로 제 1 기판(105)에 인쇄하는 것이 바람직하다.
다음으로, 상기 제 1 씰런트(190a)가 인쇄된 제 1 기판(105)과 이격된 상부로 발크 주입장치를 정렬하는 단계를 진행한다. 상기 발크 주입장치(195)는 저장탱크(미도시)로부터 제 2 씰런트(192a)를 공급받는 공급관(195a)과, 상기 공급관(195a)으로부터 제 2 씰런트(192a)를 임시 저장하는 시린지(195b)와, 상기 시린지(195b)로부터의 제 2 씰런트(192a)를 적당한 양으로 분사하는 노즐(195c)을 포함한다.
다음으로, 발크 주입장치(195)를 이용하여 화소 영역(P)별로 위치하는 다수의 그루브 패턴(GP)에 제 2 씰런트(192a)를 선택적으로 적하하는 단계를 진행한다. 이 때, 발크 주입장치(195)를 이용한 제 2 씰런트(192a)의 적하 단계시 제 1 내지 제 n 게이트 배선과 평행한 방향을 따라 순차적으로 인쇄하는 스캔 방식이 적용될 수 있다. 특히, 제 2 기판에 위치하는 패턴드 스페이서(도 4e의 150)와 대응되는 면적을 제외한 화소 영역(P)별로 제 2 씰런트(192a)를 인쇄해야 한다. 이 때, 발크 주입장치(195)를 이용한 인쇄 방식에 있어서, 제 2 씰런트(192a)의 점도는 100,000 ~ 150,000cp의 범위에서 선택되는 것이 바람직하다.
도 4g에 도시한 바와 같이, 상기 제 1 및 제 2 씰런트(도 4f의 190a, 192a)가 형성된 제 1 기판(105)과 이격된 상부로 유기발광 다이오드(E) 등이 형성된 제 2 기판(110)을 위치 정렬하는 단계를 진행한다.
다음으로, 제 1 기판(105) 및 제 2 기판(110) 간의 위치 정렬이 완료되면, 제 2 기판(110)을 떨어뜨려 제 1 기판(105)과 접촉시키는 단계를 진행한다. 상기 제 1 및 제 2 기판(105, 110)의 접촉 단계에 있어서, 제 1 및 제 2 기판(105, 110) 간의 접촉에 의해 제 2 씰런트의 형성 범위가 확장될 수는 있으나, 본 발명에서는 화소 영역(P)별로 다수의 그루브 패턴(GP)이 형성되므로 다수의 그루브 패턴(GP)에 의해 제 2 씰런트가 패턴드 스페이서(150)로 흘러들어가는 것을 방지할 수 있게 된다. 따라서, 제 2 씰런트는 다수의 그루브 패턴(GP)에 의해 적하 단계의 형상과 큰 변화 없이 유지될 수 있다.
즉, 상기 다수의 그루브 패턴(GP)은 패턴드 스페이서(150)를 제외한 화소 영역(P)별로 제 2 씰런트를 구획화하는 기능을 하는 바, 패턴드 스페이서(150)가 위치하는 부분으로 제 2 씰런트가 흘러들어가 연결전극(170)과 제 2 전극(184) 간의 콘택 불량을 야기하는 문제를 미연에 방지할 수 있다. 이 때, 제 2 실런트로 사용되는 액상의 재료로는 열경화성 수지 및 자외선 경화성 수지 중에서 선택될 수 있으며, 특히 열경화성 수지를 이용하는 것이 바람직하다.
다음으로, 제 1 및 제 2 씰런트를 열경화 또는 자외선 경화 공정으로 경화하게 되면, 비표시 영역(NAA)의 가장자리를 따라 제 1 기판(105)과 제 2 기판(110)을 합착하는 씰패턴(190)이 형성된다. 또한, 표시 영역(AA)에는 패턴드 스페이서(150)를 제외한 화소 영역(P)별로 다수의 그루브 패턴(GP)에 의해 구획화된 내부 충진제(192)가 형성된다.
따라서, 본 발명에서는 패턴드 스페이서(150)을 제외한 화소 영역(P)별로 내부 충진제(192)를 개재하는 것을 통해 패널(130)의 내구성을 향상시킬 수 있고, 나아가 내부 충진제(192)의 도입으로 패턴드 스페이서(150)의 파손이나 유실에 따른 암점 불량을 미연에 방지할 수 있는 효과가 있다.
또한, 외부로부터 유입되는 수분, 산소 등을 보다 효과적으로 차폐할 수 있는 구조적인 장점으로 소자 신뢰성 및 수명을 향상시킬 수 있게 된다.
이상으로, 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자를 제작할 수 있다.
그러나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도.
도 2는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 단면도.
도 3은 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자를 나타낸 단면도.
도 4a 내지 도 4g는 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명*
105 : 제 1 기판 110 : 제 2 기판
145 : 게이트 절연막 150 : 패턴드 스페이서
155 : 보호막 160 : 보조전극
165 : 층간 절연막 162 : 버퍼패턴
164 : 격벽 170 : 연결전극
190 : 씰패턴 192 : 내부 충진제
GP : 그루브 패턴 Td : 구동 트랜지스터
E : 유기발광 다이오드

Claims (13)

  1. 표시 영역과 비표시 영역으로 구분되며, 대향하는 제 1 기판 및 제 2 기판과;
    상기 제 1 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과;
    상기 게이트 배선 및 데이터 배선의 교차지점별로 형성된 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터와 일대일 연결된 구동 트랜지스터와;
    상기 스위칭 및 구동 트랜지스터의 상부를 덮으며, 상기 구동 트랜지스터의 드레인 전극을 노출하는 드레인 콘택홀이 형성되고, 상기 드레인 콘택홀을 제외한 화소 영역별로는 다수의 그루브 패턴이 형성된 층간 절연막과;
    상기 층간 절연막의 상부로 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극과;
    상기 제 2 기판의 하부 전면에 형성된 제 1 전극과;
    상기 제 1 전극의 하부로 보조전극과 상기 보조전극을 덮는 버퍼패턴과;
    상기 버퍼패턴과 중첩된 하부로 그 단면이 역테이퍼 형태로 형성된 격벽과;
    상기 격벽과 이격된 일측으로 상기 화소 영역별로 위치하는 패턴드 스페이서와;
    상기 격벽에 의해 구분된 화소 영역별로 상기 제 1 전극과 차례로 연결된 유기 발광층 및 제 2 전극과;
    상기 비표시 영역을 따라 제 1 및 제 2 기판을 합착하는 씰패턴과, 상기 다수의 그루브 패턴에 의해 상기 패턴드 스페이서와 대응되는 면적을 제외한 화소 영역별로 개재된 내부 충진제
    를 포함하고,
    상기 다수의 그루브 패턴은 상기 내부 충진제가 상기 패턴드 스페이서로 흘러 들어가는 것을 방지하고,
    상기 내부 충진제는 상기 패턴드 스페이서로부터 이격되어 상기 제 1 및 제 2 기판 사이의 셀갭을 유지하는 듀얼플레이트 방식의 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 스위칭 및 구동 트랜지스터와 층간 절연막의 사이 공간으로 보호막이 더 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  3. 제 2 항에 있어서,
    상기 보호막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중에서, 상기 층간 절연막은 벤조싸이클로부텐과 포토 아크릴을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 다수의 그루브 패턴은 상기 층간 절연막을 패턴하는 것에 의해 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  5. 제 1 항에 있어서,
    상기 다수의 그루브 패턴은 평면적으로 바둑판 형상, 적십자 형상 중 선택된 어느 하나로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  6. 제 1 항에 있어서,
    상기 다수의 그루브 패턴은 그 노출된 표면으로부터 상기 스위칭 및 구동 트랜지스터를 외부로 노출시키지 않는 깊이의 설계 범위 중에서 선택되는 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  7. 제 1 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선을 형성하는 단계와;
    상기 게이트 배선 및 데이터 배선의 교차지점별로 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터와 일대일 연결된 구동 트랜지스터를 형성하는 단계와;
    상기 스위칭 및 구동 트랜지스터의 상부를 덮으며, 상기 구동 트랜지스터의 드레인 전극을 노출하는 드레인 콘택홀과, 상기 드레인 콘택홀을 제외한 화소 영역별로는 다수의 그루브 패턴을 포함하는 층간 절연막을 형성하는 단계와;
    상기 층간 절연층의 상부로 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극을 형성하는 단계와;
    제 2 기판의 하부 전면으로 제 1 전극을 형성하는 단계와;
    상기 제 1 전극의 하부로 보조전극과 상기 보조전극을 덮는 버퍼패턴을 형성하는 단계와;
    상기 버퍼패턴과 중첩된 하부로 패턴드 스페이서 및 격벽을 형성하는 단계와;
    상기 격벽에 분리된 화소 영역별로 상기 제 1 전극과 연결된 유기 발광층 및 제 2 전극을 형성하는 단계와;
    상기 제 1 기판의 비표시 영역의 가장자리를 따라 제 1 씰런트를 도포하고, 상기 패턴드 스페이서와 대응되는 면적을 제외한 화소 영역별로는 제 2 씰런트를 적하하는 단계와;
    상기 제 1 및 제 2 씰런트를 경화하여 씰패턴과 내부 충진제를 형성하는 단계
    를 포함하고,
    상기 다수의 그루브 패턴은 상기 제 2 씰런트가 상기 패턴드 스페이서로 흘러 들어가는 것을 방지하고,
    상기 내부 충진제는 상기 패턴드 스페이서로부터 이격되어 상기 제 1 및 제 2 기판 사이의 셀갭을 유지하는 듀얼플레이트 방식의 유기전계 발광소자의 제조방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 스위칭 및 구동 트랜지스터와 층간 절연막의 사이 공간으로 보호막이 더 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계의 제조방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 8 항에 있어서,
    상기 보호막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중에서, 상기 층간 절연막은 벤조싸이클로부텐과 포토 아크릴을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 다수의 그루브 패턴은 상기 층간 절연막을 패턴하는 것에 의해 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자의 제조방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 다수의 그루브 패턴은 평면적으로 바둑판 형상, 적십자 형상 중 선택된 어느 하나로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자의 제조방법.
  12. 제 7 항에 있어서,
    상기 제 2 씰런트는 발크 주입장치를 이용한 적하 방식으로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자의 제조방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 다수의 그루브 패턴은 그 노출된 표면으로부터 상기 스위칭 및 구동 트랜지스터를 외부로 노출시키지 않는 깊이의 설계 범위 중에서 선택되는 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자의 제조방법.
KR1020080130510A 2008-12-19 2008-12-19 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법 KR101609376B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080130510A KR101609376B1 (ko) 2008-12-19 2008-12-19 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130510A KR101609376B1 (ko) 2008-12-19 2008-12-19 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100071704A KR20100071704A (ko) 2010-06-29
KR101609376B1 true KR101609376B1 (ko) 2016-04-21

Family

ID=42369153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130510A KR101609376B1 (ko) 2008-12-19 2008-12-19 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101609376B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199443B2 (en) 2016-06-10 2019-02-05 Samsung Display Co., Ltd. Display device and fabricating method thereof
WO2020145462A1 (ko) * 2019-01-09 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022050577A1 (ko) * 2020-09-04 2022-03-10 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708152B2 (ja) * 2011-03-31 2015-04-30 ソニー株式会社 表示装置およびその製造方法
KR102381647B1 (ko) 2015-10-29 2022-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688791B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688791B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법.

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199443B2 (en) 2016-06-10 2019-02-05 Samsung Display Co., Ltd. Display device and fabricating method thereof
US10622425B2 (en) 2016-06-10 2020-04-14 Samsung Display Co., Ltd. Display device and fabricating method thereof
US10955982B2 (en) 2016-06-10 2021-03-23 Samsung Display Co., Ltd. Display device and fabricating method thereof
WO2020145462A1 (ko) * 2019-01-09 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200086790A (ko) * 2019-01-09 2020-07-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3910674A4 (en) * 2019-01-09 2022-10-05 Samsung Display Co., Ltd. DISPLAY DEVICE AND METHOD FOR MAKING THE SAME
KR102580167B1 (ko) * 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022050577A1 (ko) * 2020-09-04 2022-03-10 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
US11942508B2 (en) 2020-09-04 2024-03-26 Samsung Display Co., Ltd. Pixel and display device including the same

Also Published As

Publication number Publication date
KR20100071704A (ko) 2010-06-29

Similar Documents

Publication Publication Date Title
US10671200B2 (en) Display device and method of manufacturing the same
US8017950B2 (en) Organic electro-luminescence display device and method of manfacturing the same
KR100678858B1 (ko) 유기전계발광 소자 및 그 제조 방법
KR102045036B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
US20140117336A1 (en) Flexible organic electroluminescent device
KR20080088750A (ko) 유기발광장치 및 그 제조방법
TWI596755B (zh) 有機發光二極體顯示器及其製造方法
KR20130137455A (ko) 유기전계발광 표시소자
KR101609376B1 (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
KR20150051479A (ko) 표시 장치 및 이의 제조 방법
KR101274699B1 (ko) 유기 발광 소자
KR101782165B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR101948173B1 (ko) 유기전계발광 표시소자
KR101993287B1 (ko) 유기전계발광 표시소자 및 그 제조방법
KR101115974B1 (ko) 트랜지스터, 표시장치, 전자기기 및 트랜지스터의 제조방법
KR101319307B1 (ko) 발광 표시장치 및 이의 제조방법
KR20070071904A (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR100515465B1 (ko) 유기전계 발광소자와 그 제조방법
KR101096719B1 (ko) 유기 전계발광소자 및 그 제조방법
KR100623450B1 (ko) 유기 전계발광 표시소자 및 그 제조방법
KR101573006B1 (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
US20220208918A1 (en) Light emitting diode display apparatus
KR20100071714A (ko) 유기 전계발광 표시소자 및 그 제조방법
KR20100010252A (ko) 듀얼플레이트 방식의 유기전계 발광소자
KR20170036491A (ko) 휘도가 개선된 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4