KR20100010252A - 듀얼플레이트 방식의 유기전계 발광소자 - Google Patents

듀얼플레이트 방식의 유기전계 발광소자 Download PDF

Info

Publication number
KR20100010252A
KR20100010252A KR1020080071152A KR20080071152A KR20100010252A KR 20100010252 A KR20100010252 A KR 20100010252A KR 1020080071152 A KR1020080071152 A KR 1020080071152A KR 20080071152 A KR20080071152 A KR 20080071152A KR 20100010252 A KR20100010252 A KR 20100010252A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
light emitting
organic light
display area
Prior art date
Application number
KR1020080071152A
Other languages
English (en)
Inventor
김형철
한상용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080071152A priority Critical patent/KR20100010252A/ko
Publication of KR20100010252A publication Critical patent/KR20100010252A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시장치에 관한 것으로, 보다 상세하게는 투습이나 외부로부터의 가스 유입을 효율적으로 차단할 수 있는 듀얼플레이트 방식의 유기전계 발광소자에 관한 것이다.
특히, 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자는 화상을 구현하는 표시 영역과, 이를 제외한 비표시 영역으로 각각 구분된 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상의 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터를 덮으며, 상기 비표시 영역에 대응하여 요부와 철부가 반복 설계된 다수의 제 1 톱니 패턴을 가지는 제 1 절연층과; 상기 제 1 절연층 상의 상기 구동 트랜지스터의 드레인 전극과 접촉하는 연결전극과; 상기 제 2 기판 하부로 상기 표시 영역 간의 경계에 대응되고, 비표시 영역의 하부 전면으로 확장된 보조전극과; 상기 보조전극 하부의 상기 표시 영역의 전면으로 상기 보조전극과 접촉된 제 1 전극과; 상기 제 1 전극 하부로 상기 비표시 영역과 보조전극을 덮으며, 상기 비표시 영역에 대응하여 상기 다수의 제 1 톱니 패턴과 대응되는 다수의 제 2 톱니 패턴을 가지는 제 2 절연층과; 상기 제 2 절연층과 대응된 하부로 그 단면이 역테이퍼 구조를 가지는 다수의 격벽과; 상기 다수의 격벽 사이로 상기 제 1 전극과 접촉된 유기 발광층과; 상기 다수의 제 1 및 제 2 톱니 패턴에 대응되고, 상기 제 1 기판과 제 2 기판의 최외곽 가장자리를 따라 형성된 씰 패턴을 포함하는 것을 특징으로 한다.

Description

듀얼플레이트 방식의 유기전계 발광소자{Dual Plate Type Organic Electro-luminescent Device}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 투습이나 외부로부터의 가스 유입을 효율적으로 차단할 수 있는 듀얼플레이트 방식의 유기전계 발광소자에 관한 것이다.
일반적으로, 평판 표시장치 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 구분된다. 상기 수동 매트릭스 방식에서는 주사선(scan line)과 신호 선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 능동 매트릭스 방식에서는, 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온/오프되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.
그리고, 상기 능동 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor: Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선의 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 능동 매트릭스 방식의 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서는 도면을 참조하여 상세히 설명하도록 한다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 나타낸 회로도이다.
도시한 바와 같이, 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소는 스위칭 트랜지스터(Ts), 구동 트랜지스터(Td), 스토리지 커패시 터(Cst) 및 유기발광 다이오드(E)로 이루어진다.
즉, 일 방향으로 형성된 게이트 배선(GL)과, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다.
또한, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)가 형성되고, 상기 스위칭 트랜지스터(Ts)와 전기적으로 연결된 구동 트랜지스터(Td)가 형성된다.
이때, 상기 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 트랜지스터(Td)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 이때, 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 구동 트랜지스터(Td)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(Cst)가 형성된다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 트랜지스터(Ts)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 구동 트랜지스터(Td)의 게이트 전극에 전달되어 구동 트랜지스터(Td)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다.
이 때, 상기 구동 트랜지스터(Td)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되고, 상기 스토리지 커 패시터(Cst)는 스위칭 트랜지스터(Ts)가 오프(off) 되었을 때, 상기 구동 트랜지스터(Td)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 스위칭 트랜지스터(Ts)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
일반적으로, 이러한 유기전계 발광소자는 하나의 기판에 박막트랜지스터 등의 어레이 소자와 애노드 및 캐소드 전극과 유기 발광층을 포함하는 유기발광 다이오드가 형성되고 있으나, 적층 구조가 복잡해짐에 따른 단차 불량을 해소하기 위한 일환으로 어레이 소자와 유기전계발광 다이오드를 서로 다른 기판에 구성하고, 이들을 기둥형태의 연결전극으로 연결한 구조를 가지는 듀얼플레이트 타입의 유기전계 발광소자에 대한 연구가 활발히 진행되고 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자에 대해 설명하도록 한다.
도 2는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 단면도이다.
도시한 바와 같이, 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자(1)는 화상을 구현하는 표시 영역(AA)과, 이를 제외한 비표시 영역(NAA)으로 구분되며 서로 대향 합착된 제 1 기판(5)과 제 2 기판(10)을 포함한다.
상기 표시 영역(AA)은 게이트 배선(도 1의 GL)과 데이터 배선(DL)이 교차하여 정의되는 화소 영역(P)과, 구동 트랜지스터(Td)가 형성되는 구동 영역(Dr)과, 데이터 배선(DL)이 형성되는 데이터 영역(D)으로 세분화된다.
상기 다수의 영역(P, Dr, D)이 정의된 제 1 기판(5) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선(도 1의 DL)과, 상기 게이트 배선 및 데이터 배선(DL)의 교차지점에 위치하는 스위칭 트랜지스터(Ts)및, 상기 스위칭 트랜지스터(Ts)에 연결된 구동 트랜지스터(Td)와, 상기 스위칭 트랜지스터(Ts)와 구동 트랜지스터(Td)를 덮으며, 상기 구동 트랜지스터(Td)의 드레인 전극(34)을 노출하는 드레인 콘택홀(DCH)을 포함하는 보호막(55)과, 상기 보호막(55) 상의 각 화소 영역(P)별로 형성된 패턴드 스페이서(50)와, 상기 보호막(55)과 패턴드 스페이서(50)의 상부로 드레인 콘택홀(DCH)을 통해 드레인 전극(34)과 접촉된 연결전극(70)이 차례로 위치한다.
상기 구동 트랜지스터(Td)는 게이트 전극(25), 액티브층(40)과 오믹 콘택층(41)으로 이루어진 반도체층(42)과 소스 전극(32) 및 드레인 전극(34)을 포함한다. 이 때, 상기 연결전극(70)은 보호막(55)의 노출된 표면과, 패턴드 스페이서(50)의 측면과 상면을 덮으며 형성된다.
한편, 상기 제 2 기판(10)의 하부 면에는 데이터 영역(D)에 대응된 다수의 보조전극(60)과, 상기 보조전극(60)의 하부로 표시 영역(AA)의 전면에 형성된 제 1 전극(80)과, 상기 제 1 전극(80)의 하부로 화소 영역(P)별로는 보조전극(60)을 덮으며, 비표시 영역(NAA)으로 확장된 버퍼패턴(62)과, 상기 버퍼패턴(62)과 대응된 하부로 그 단면이 역테이퍼 형상으로 구성된 다수의 격벽(64)과, 상기 다수의 격벽(64)에 의해 구분된 각 화소영역(P)별로 분리되며 제 1 전극(80)과 대응되는 패턴으로 형성된 유기 발광층(82)과, 상기 유기 발광층(82) 하부로 이와 연결된 제 2 전극(84)이 차례로 위치한다. 이때, 상기 제 1 전극(80)과 유기 발광층(82)과 제 2 전극(84)을 포함하여 유기발광 다이오드(E)라 한다.
전술한 구성에 있어서, 제 1 기판(5)과 제 2 기판(10)의 비표시 영역(NAA)에 대응된 부분은 보호막(55)과 버퍼패턴(62)에 의해 각각 덮여진다. 이러한 제 1 기판(5)과 제 2 기판(10)은 비표시 영역(NAA), 즉 제 1 기판(5) 및 제 2 기판(10)의 최외곽 가장자리를 따라 보호막(55) 및 버퍼패턴(62)에 각각 접촉하는 씰 패턴(90)이 위치한다.
이러한 씰 패턴(90)은 열경화성 수지 또는 자외선 경화성 수지로 이루어진 씰런트를 스크린 인쇄법을 통해 제 1 기판(5)의 최외곽 가장자리를 따라 도포하고 경화하여 일정한 셀 갭을 유지하면서 제 2 기판(10)과 합착된다. 즉, 상기 씰 패턴(90)은 제 1 및 제 2 기판(5, 10)의 일정한 셀 갭을 유지하는 역할과, 제 1 기판(5)과 제 2 기판(10)의 간의 이격된 빈 공간을 진공 상태로 유지하는 역할을 한다.
이 때, 상기 보호막(55)과 버퍼패턴(62)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성되는 것이 일반적이다. 상기 보호막(55)은 필요에 따라 벤조싸이클로부텐과 포토 아크릴을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성될 수 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자의 진공 합착 방법에 대해 설명하도록 한다.
도 3a 내지 도 3c는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자를 진공합착법을 이용하여 제작하는 과정을 공정 순서에 따라 나타낸 공정 단면도이다.
도 3a에 도시한 바와 같이, 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자의 합착 공정은 게이트 배선, 데이터 배선, 스위칭 트랜지스터 및 구동 트랜지스터와 전원배선이 형성된 제 1 기판(5)과, 격벽과 제 1 및 제 2 전극과 유기 발광층이 형성된 제 2 기판(10)를 준비하는 단계를 진행한다.
다음으로, 상기 제 1 기판(5)과 제 2 기판(10)을 진공 챔버(99)의 내부로 이송하여 제 1 척(92)과 제 2 척(94)에 각각 고정한다. 이러한 진공 챔버(99)의 일 측 하부에는 개폐부(96)가 위치한다. 일 예로, 상기 제 1 척(92)의 상부 면에는 제 1 기판(5), 제 2 척(94)의 하부 면에는 제 2 기판(10)을 안착될 수 있으며 그 반대로 배치될 수도 있다.
이 때, 상기 제 1 척(92)에 고정된 제 1 기판(5)과 제 2 척(94)에 고정된 제 2 기판(10)을 위치 정렬한 후, 제 1 기판(5)의 네 가장자리에 대응된 비표시 영역으로 씰런트를 스크린 인쇄법을 이용하여 도포하는 공정을 진행하여 씰 패턴(90)을 형성한다.
도 3b에 도시한 바와 같이, 제 1 기판(5)을 상부로 올리거나, 제 2 기판(10)을 하부로 내리면서 제 1 기판(5)과 제 2 기판(10)을 정확하게 위치 정렬하고 제 1 기판(5) 상의 씰 패턴(90)과 제 2 기판(10)을 접촉시키는 단계를 진행한다.
이 때, 제 2 기판(10)이 제 2 척(94)에 밀착된 상태로 압력이 가해져 제 1 기판(5)과의 합착이 이루어지는 것이 아니고 제 2 기판(10)이 제 2 척(94)에서 떨어진 후 제 2 기판(10) 자체의 자중에 의해 제 1 기판(5)과 밀착된다. 전술한 공정을 통해, 제 1 기판(5)의 보호막(도 2의 55)과 제 2 기판(10)의 버퍼 패턴(도 2의 62)은 씰 패턴(90)과 각각 접촉된다.
상기 진공 상태로 유지되는 챔버(99) 내부에서 제 1 기판(5)과 제 2 기판(10)은 씰 패턴(90)에 의해 합착이 이루어지므로, 씰 패턴(90)에 의해 봉함된 제 1 기판(5)과 제 2 기판(10) 간의 이격된 빈 내부 공간은 진공 상태를 유지할 수 있게 된다.
도 3c에 도시한 바와 같이, 상기 제 1 기판(5) 및 제 2 기판(10)을 씰 패턴(90)으로 합착한 후, 챔버(99)의 일측에 위치하는 개폐부(96)를 개방하여 챔버(99) 내부를 대기압 상태로 만들어주게 되면, 대기압에 의해 제 1 기판(5)과 제 2 기판(10)의 전면에 균일한 압력이 가해져 제 1 기판(5)과 제 2 기판(10) 간의 합착력을 강화할 수 있게 된다. 다음으로, 자외선을 이용한 엔드 씰 공정으로 씰 패턴(90)을 단단히 경화하는 것을 통해 제 1 기판(5)과 제 2 기판(10)의 합착 공정이 완료된다.
그러나, 전술한 진공 합착법을 이용하여 제작되는 듀얼플레이트 방식의 유기전계 발광소자에 있어서, 씰 패턴(90)과 접촉하는 제 1 기판(5)의 노출된 표면을 덮는 보호막(55)과 제 2 기판(10)의 노출된 표면을 덮는 버퍼패턴(62)은 마주 보는 표면이 평탄하게 형성되고 있다.
도 4는 도 2의 A 부분을 나타낸 확대 단면도로, 이를 참조하여 보다 상세히 설명하도록 한다.
도시한 바와 같이, 제 1 기판(5)과 제 2 기판(10)의 최외곽 가장자리를 따라 형성된 씰 패턴(90)에 있어서, 상기 씰 패턴(90)과 접촉하는 보호막(55)과 버퍼패턴(62)의 마주 보는 표면이 매끄럽게 형성되고 있다.
이러한 평탄한 보호막(55)과 버퍼패턴(62)의 사이 공간으로 씰런트를 인쇄하고 경화하여 제작되는 씰 패턴(90)은 외부로부터의 투습이나 외부 가스의 유입 통로가 짧고 용이할 뿐만 아니라, 씰 패턴(90)만으로 제 1 기판(5)과 제 2 기판(10)을 합착하는 데 있어서 완벽한 합착 효과를 기대할 수 없기 때문에 외부의 충격이나 내부압의 상승에 따른 신뢰성 저하 문제가 대두되고 있다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 씰 패턴의 합착력을 개선하여 투습 효과를 향상시킴과 더불어 씰 패턴으로의 유입 통로를 확장시키는 것을 통해 듀얼플레이트 방식의 유기전계 발광소자의 합착 신뢰성을 개선하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자는 화상을 구현하는 표시 영역과, 이를 제외한 비표시 영역으로 각각 구분된 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상의 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터를 덮으며, 상기 비표시 영역에 대응하여 요부와 철부가 반복 설계된 다수의 제 1 톱니 패턴을 가지는 제 1 절연층과; 상기 제 1 절연층 상의 상기 구동 트랜지스터의 드레인 전극과 접촉하는 연결전극과; 상기 제 2 기판 하부로 상기 표시 영역 간의 경계에 대응되고, 비표시 영역의 하부 전면으로 확장된 보조전극과; 상기 보조전극 하부의 상기 표시 영역의 전면으로 상기 보조전극과 접촉된 제 1 전극과; 상기 제 1 전극 하부로 상기 비표시 영역과 보조전극을 덮으며, 상기 비표시 영역에 대응하여 상기 다수의 제 1 톱니 패턴과 대응되는 다수의 제 2 톱니 패턴을 가지는 제 2 절연층과; 상기 제 2 절연층과 대응된 하부로 그 단면이 역테이퍼 구조를 가지는 다수의 격벽과; 상기 다수의 격 벽 사이로 상기 제 1 전극과 접촉된 유기 발광층과; 상기 다수의 제 1 및 제 2 톱니 패턴에 대응되고, 상기 제 1 기판과 제 2 기판의 최외곽 가장자리를 따라 형성된 씰 패턴을 포함하는 것을 특징으로 한다.
이 때, 상기 제 1 및 제 2 절연층은 상기 제 1 및 제 2 기판의 최 외부면에 각각 구성되며, 상기 제 1 및 제 2 절연층은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성된 것을 특징으로 한다.
상기 다수의 제 1 및 제 2 톱니 패턴은 다수의 철부와 요부가 반복된 패턴을 가지며, 상기 요부로부터 철부까지 서로 일정한 높이를 가지고, 상기 철부와 철부 간에 일정한 이격 폭을 가지고 반복된 형태로 구성된다.
이 때, 상기 요부의 두께가 버퍼패턴의 두께 보다 얇거나, 또는 동일하게 형성될 수 있다.
상기 다수의 제 1 및 제 2 톱니 패턴은 라운드 형태로 다수의 철부와 요부가 반복된 패턴을 가지며, 상기 요부로부터 철부까지 서로 일정한 높이를 갖고, 철부와 철부 간에 일정한 이격 폭을 가지며 반복된 형태로 구성된다.
본 발명에서는 투습이나 외부의 가스 유입을 최소화하는 것을 통해 듀얼플레이트 방식의 유기전계 발광소자의 합착 신뢰성을 개선할 수 있고, 나아가 생산 수율을 향상시킬 수 있는 효과가 있다.
--- 실시예 ---
본 발명은 씰 패턴에 대응된 보호막과 버퍼패턴에 서로 대칭을 이루는 다수의 제 1 및 제 2 굴절 패턴을 설계한 것을 특징으로 한다. 이러한 다수의 제 1 및 제 2 굴절 패턴은 씰 패턴의 합착력을 향상시키는 기능과, 가스 유입 경로를 확장시키는 기능을 하는 바, 투습이나 외부의 가스 유입을 최소화할 수 있는 장점이 잇다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자에 대해 설명하도록 한다.
도 5는 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자를 나타낸 단면도이다.
도시한 바와 같이, 본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자(101)는 화상을 구현하는 표시 영역(AA)과, 이를 제외한 비표시 영역(NAA)으로 구분되며 서로 대향 합착된 제 1 기판(105)과 제 2 기판(110)을 포함한다.
상기 표시 영역(AA)은 게이트 배선(미도시)과 데이터 배선(DL)이 교차하여 정의되는 화소 영역(P)과, 구동 트랜지스터(Td)가 형성되는 구동 영역(Dr)과, 데이터 배선(DL)이 형성되는 데이터 영역(D) 등으로 세분화된다.
상기 다수의 영역(P, Dr, D)이 정의된 제 1 기판(105) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선(DL)과, 상기 게이트 배선 및 데이터 배선(DL)의 교차지점에 위치하는 스위칭 트랜지스터(Ts)및, 상기 스위칭 트 랜지스터(Ts)에 연결된 구동 트랜지스터(Td)와, 상기 스위칭 트랜지스터(Ts)와 구동 트랜지스터(Td)를 덮으며, 상기 구동 트랜지스터(Td)의 드레인 전극(134)을 노출하는 드레인 콘택홀(DCH)을 포함하는 보호막(155)과, 상기 보호막(155)의 상부로 드레인 콘택홀(DCH)을 통해 드레인 전극(134)과 접촉된 연결전극(170)이 차례로 위치한다.
특히, 상기 보호막(155)은 비표시 영역(NAA)에 대응하여 요부와 철부가 반복 설계된 다수의 제 1 톱니 패턴(172)을 가지는 것을 특징으로 한다. 이러한 다수의 제 1 톱니 패턴(172)은 요부로부터 철부까지 서로 일정한 높이로 설계되고, 철부와 철부 간에는 일정한 이격 폭으로 반복된 형태로 구성될 수 있다. 상기 보호막(155)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성되며, 필요에 따라서는 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성될 수 있다.
이 때, 상기 연결전극(170)은 제 1 층(170a)과 제 2 층(170b)이 차례로 적층된 이중층으로 구성하는 바, 상기 제 1 층(170a)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중에서, 상기 제 2 층(170b)은 몰리브덴이나 몰리브덴 합금을 포함하는 도전성 물질 그룹 중에서 각각 선택된 하나로 구성한다.
상기 구동 트랜지스터(Td)는 게이트 전극(125), 액티브층(140)과 오믹 콘택 층(141)으로 이루어진 반도체층(142)과 소스 전극(132) 및 드레인 전극(134)을 포함한다.
한편, 상기 제 2 기판(110)의 하부 면에는 데이터 영역(D)에 대응된 다수의 보조전극(160)과, 상기 보조전극(160)의 하부로 표시 영역(AA)의 전면을 덮는 제 1 전극(180)과, 상기 제 1 전극(180)의 하부로 화소 영역(P)별로는 보조전극(160)을 덮고, 비표시 영역(NAA)의 전면으로 확장된 버퍼패턴(162)과, 상기 버퍼패턴(162)과 대응된 하부로 그 단면이 역테이퍼 형상으로 형성된 다수의 격벽(164)과, 상기 다수의 격벽(164) 사이로 각 화소 영역(P)에 일대일 대응된 패턴드 스페이서(150)와, 상기 다수의 격벽(164)에 의해 구분된 각 화소 영역(P)별로 제 1 전극(180)과 대응되도록 접촉하는 유기 발광층(182)과, 상기 유기 발광층(182)과 대응된 하부에 구성된 제 2 전극(184)이 차례로 위치한다.
상기 보조전극(160)은 몰리브덴과 몰리브덴 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로, 상기 제 1 전극(180)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 일함수가 비교적 높은 투명한 도전성 물질 그룹 중 선택된 하나로 각각 구성된다.
이 때, 상기 보조전극(160)은 비교적 저항이 큰 물질로 이루어진 제 1 전극(180)의 저항값을 낮추기 위해 형성되는 것으로, 필요에 따라서는 생략하는 것이 가능하다. 상기 버퍼패턴(162)과 접촉된 하부 면에 위치하는 패턴드 스페이서(150)는 제 1 기판(105)과 제 2 기판(110) 간의 셀갭을 일정하게 유지시켜주는 기능을 한다.
상기 화소 영역(P) 내에 형성된 유기 발광층(165)은 역테이퍼 형태를 갖는 격벽(160)에 의해 이웃한 화소 영역(P)과 분리되며, 상기 패턴드 스페이서(163)의 측면 및 하부면을 덮으며 형성되고 있다. 이때, 상기 유기 발광층(165)은 화소 영역(P)별로 적색, 녹색, 청색을 발광하는 유기물질로 이루어지도록 설계하여 풀 컬러를 구현하고 있다.
또한, 도면으로 상세히 제시하지는 않았지만, 상기 제 2 전극(164)은 삼중층의 구조로 형성될 수 있는 바, 제 1 층은 알루미늄(Al)이나 알루미늄 합금(AlNd)으로, 제 2 층은 은(Ag)으로, 상기 제 3 층은 칼슘(Ca)으로 각각 이루어질 수 있다. 이 때, 상기 제 1 층은 유기 발광층(182)과, 제 3 층은 연결전극(170)과 각각 접촉되도록 구성해야 한다.
이 때, 상기 제 1 전극(180)과 유기 발광층(182)과 제 2 전극(184)을 포함하여 유기발광 다이오드(E)라 한다.
또한, 상기 유기 발광층(182)과 애노드 전극의 역할을 하는 제 1 전극(180) 사이에는 정공수송층(hole transporting layer)과 정공주입층(hole injection layer)을, 상기 유기 발광층(182)과 캐소드 전극으로의 역할을 하는 제 2 전극(184) 사이에 전자주입층(electron injection layer) 및 전자수송층(electron transporting layer)을 더욱 형성할 수도 있다.
특히, 상기 버퍼패턴(162)은 다수의 제 1 톱니 패턴(172)과 대칭을 이루는 다수의 제 2 톱니 패턴(174)을 가지는 것을 특징으로 한다.
즉, 본 발명에서는 제 1 기판(105)과 제 2 기판(110)의 비표시 영역(NAA)에 대응된 최외곽 가장자리를 따라 씰 패턴(190)이 형성되고, 이러한 씰 패턴(190)은 다수의 제 1 톱니 패턴(172)을 가지는 보호막(155)과, 이러한 다수의 제 1 톱니 패턴(172)과 대칭을 이루는 다수의 제 2 톱니 패턴(174)을 가지는 버퍼패턴(162)과 각각 접촉하는 구조를 갖는다.
이 때, 상기 다수의 제 1 톱니 패턴(172)과 다수의 제 2 톱니 패턴(174)은 씰 패턴(190)과의 접촉 면적을 확장시키는 기능과 더불어 씰 패턴(190)의 접촉 특성을 개선시키는 기능을 겸비하게 되는 바, 이에 대해서는 이하 첨부한 도면을 참조하여 보다 상세히 설명하도록 한다.
도 6은 도 5의 B 부분을 나타낸 확대 단면도이다.
도시한 바와 같이, 제 1 기판(105)의 최외곽 가장자리에는 게이트 절연막(145) 상에 다수의 제 1 돌기 패턴(172)을 가지는 보호막(155)이 형성되고, 상기 제 1 기판(105)과 대향 합착되는 제 2 기판(110)에는 다수의 제 1 돌기 패턴(172)과 대칭을 이루는 다수의 제 2 돌기 패턴(174)을 가지는 버퍼패턴(162)이 형성된다. 이러한 다수의 제 1 돌기 패턴(172)과 다수의 제 2 돌기패턴(174)을 가지는 보호막(155)과 버퍼패턴(162)은 서로 대향하며 씰 패턴(190)과 각각 접촉한다.
이러한 다수의 제 1 톱니 패턴(172)과 제 2 톱니 패턴(174)은 요부로부터 철부까지 서로 일정한 높이를 가지며, 철부와 철부 간에 일정한 이격 폭을 가지며 반복된 형태로 구성될 수 있다. 상기 보호막(155)과 버퍼패턴(162)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 구 성되며, 보호막(155)의 경우 필요에 따라 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성될 수 있다.
전술한 구성은 제 1 기판(105)과 제 2 기판(110)을 합착하는 씰 패턴(190)과 접촉하며, 제 1 기판(105)의 노출된 표면에는 다수의 제 1 돌기 패턴(172)을 가지는 보호막(155)이 위치하고, 제 2 기판(110)의 노출된 표면에는 다수의 제 2 돌기 패턴(174)을 가지는 버퍼패턴(162)이 위치하고 있다.
이 때, 상기 다수의 제 1 톱니 패턴(172)과 다수의 제 2 톱니 패턴(174)은 씰 패턴(190)과의 접촉 면적을 확장시키는 기능과 더불어 씰 패턴(190)의 접촉 특성을 개선시키는 기능을 겸비하게 된다.
다시 말해, 상기 다수의 제 1 톱니 패턴(172)과 다수의 제 2 톱니 패턴(174)의 설계로 제 1 기판(105)과 제 2 기판(110) 간의 합착 특성이 향상되므로, 외부로부터 투습이나 외부 가스의 유입을 최소화할 수 있고, 가령 일부의 외부 가스가 침투하더라도 다수의 제 1 톱니 패턴(172)과 다수의 제 2 톱니 패턴(174)이 외부 가스의 유입 경로를 확장시키는 효과로 그 유입량을 현격히 저하시킬 수 있게 된다.
따라서, 본 발명에서와 같이, 씰 패턴(190)과 대응된 부분에 위치하는 보호막(155)과 버퍼패턴(162)에 다수의 제 1 및 제 2 톱니 패턴(172, 174)을 설계하는 것을 통해 투습이나 외부의 유입 가스를 차단하는 것을 통해 듀얼플레이트 방식의 유기전계 발광소자의 신뢰성을 향상시킬 수 있는 장점이 있다.
도 7a, 도 7b, 도 7c는 다수의 제 2 톱니 패턴의 형성을 세부적으로 나타낸 각각의 도면이다.
도 7a에 도시한 바와 같이, 본 발명의 제 1 예에 따른 다수의 제 2 톱니 패턴(174)은 다수의 철부(174a)와 요부(174b)가 반복된 패턴을 가지며, 상기 요부(174b)로부터 철부(174a)까지 서로 일정한 높이(h)를 가지고, 철부(174a)와 철부(174a) 간에 일정한 이격 폭(w)을 가지고 반복된 형태로 구성된다. 이 때, 요부(174b)의 두께(t1)가 버퍼패턴(162)의 두께(t2)보다 얇게 형성된다.
이에 반해, 도 7b에 도시한 본 발명의 제 2 예에 따른 다수의 제 2 톱니 패턴(174)은 다수의 철부(174a)와 요부(174b)가 반복된 패턴을 가지며, 도 7a와 상반된 형태로 구성되는 것을 알 수 있다. 즉, 요부(174b)의 두께(t1)가 버퍼패턴(162)의 두께(t2)와 동일하게 형성된다.
또한, 도 7c에 도시한 바와 같이, 본 발명의 제 3 예에 따른 다수의 톱니 패턴(174)은 에칭율을 달리하여 라운드 형태로 다수의 철부(174a)와 요부(174b)가 반복된 패턴을 가지며, 상기 요부(174b)로부터 철부(174a)까지 서로 일정한 높이(h)를 갖고, 철부(174a)와 철부(174a) 간에 일정한 이격 폭(w)을 가지며 반복된 형태로 구성된다. 이 때, 요부(174b)의 두께(t1)가 버퍼패턴(162)의 두께(t2) 보다 얇거나 동일하게 형성될 수 있다.
전술한 도 7a 내지 도 7c에서는 다수의 제 2 톱니패턴(174)을 가지는 버퍼패턴(162)에 대해 일관되게 설명하였으나, 이는 일 예에 불과한 것으로 다수의 제 1 톱니패턴(도 6의 172)을 가지는 보호막(도 6의 155)에 있어서도 동일하게 적용할 수 있다는 것은 자명한 사실일 것인바 중복 설명은 생략하도록 한다.
따라서, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 나타낸 회로도.
도 2는 종래에 따른 듀얼플레이트 타입의 유기전계 발광소자를 개략적으로 나타낸 단면도.
도 3a 내지 도 3c는 종래에 따른 듀얼플레이트 타입의 유기전계 발광소자를 진공 합착법을 이용하여 제작하는 과정을 공정 순서에 따라 나타낸 공정 단면도.
도 4는 도 2의 A 부분을 나타낸 확대 단면도.
도 5는 본 발명에 따른 듀얼플레이트 타입의 유기전계 발광소자를 나타낸 단면도.
도 6은 도 5의 A 부분을 나타낸 확대 단면도.
도 7a, 도 7b, 도 7c는 다수의 제 2 톱니 패턴의 형성을 세부적으로 나타낸 각각의 도면.
* 도면의 주요부분에 대한 부호의 설명*
105 : 제 1 기판 110 : 제 2 기판
125 : 게이트 전극 132 : 소스 전극
134 : 드레인 전극 142 : 반도체층
145 : 게이트 절연막 155 : 보호막
160 : 보조전극 162 : 버퍼패턴
164 : 격벽 170 : 연결전극
172 : 제 1 돌기 패턴 174 : 제 2 돌기 패턴
180 : 제 1 전극 182 : 유기 발광층
184 : 제 2 전극 190 : 씰 패턴
E : 유기발광 다이오드 Td : 구동 트랜지스터

Claims (6)

  1. 화상을 구현하는 표시 영역과, 이를 제외한 비표시 영역으로 각각 구분된 제 1 기판 및 제 2 기판과;
    상기 제 1 기판 상의 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터를 덮으며, 상기 비표시 영역에 대응하여 요부와 철부가 반복 설계된 다수의 제 1 톱니 패턴을 가지는 제 1 절연층과;
    상기 제 1 절연층 상의 상기 구동 트랜지스터의 드레인 전극과 접촉하는 연결전극과;
    상기 제 2 기판 하부로 상기 표시 영역 간의 경계에 대응되고, 비표시 영역의 하부 전면으로 확장된 보조전극과;
    상기 보조전극 하부의 상기 표시 영역의 전면으로 상기 보조전극과 접촉된 제 1 전극과;
    상기 제 1 전극 하부로 상기 비표시 영역과 보조전극을 덮으며, 상기 비표시 영역에 대응하여 상기 다수의 제 1 톱니 패턴과 대응되는 다수의 제 2 톱니 패턴을 가지는 제 2 절연층과;
    상기 제 2 절연층과 대응된 하부로 그 단면이 역테이퍼 구조를 가지는 다수의 격벽과;
    상기 다수의 격벽 사이로 상기 제 1 전극과 접촉된 유기 발광층과;
    상기 다수의 제 1 및 제 2 톱니 패턴에 대응되고, 상기 제 1 기판과 제 2 기 판의 최외곽 가장자리를 따라 형성된 씰 패턴
    을 포함하는 듀얼플레이트 방식의 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 절연층은 상기 제 1 및 제 2 기판의 최 외부면에 각각 구성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 절연층은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  4. 제 1 항에 있어서,
    상기 다수의 제 1 및 제 2 톱니 패턴은 다수의 철부와 요부가 반복된 패턴을 가지며, 상기 요부로부터 철부까지 서로 일정한 높이를 가지고, 상기 철부와 철부 간에 일정한 이격 폭을 가지고 반복된 형태로 구성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  5. 제 4 항에 있어서,
    상기 요부의 두께가 버퍼패턴의 두께 보다 얇거나, 또는 동일하게 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
  6. 제 1 항에 있어서,
    상기 다수의 제 1 및 제 2 톱니 패턴은 라운드 형태로 다수의 철부와 요부가 반복된 패턴을 가지며, 상기 요부로부터 철부까지 서로 일정한 높이를 갖고, 철부와 철부 간에 일정한 이격 폭을 가지며 반복된 형태로 구성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
KR1020080071152A 2008-07-22 2008-07-22 듀얼플레이트 방식의 유기전계 발광소자 KR20100010252A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080071152A KR20100010252A (ko) 2008-07-22 2008-07-22 듀얼플레이트 방식의 유기전계 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071152A KR20100010252A (ko) 2008-07-22 2008-07-22 듀얼플레이트 방식의 유기전계 발광소자

Publications (1)

Publication Number Publication Date
KR20100010252A true KR20100010252A (ko) 2010-02-01

Family

ID=42084963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080071152A KR20100010252A (ko) 2008-07-22 2008-07-22 듀얼플레이트 방식의 유기전계 발광소자

Country Status (1)

Country Link
KR (1) KR20100010252A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469487B1 (ko) * 2012-09-18 2014-12-05 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20170071282A (ko) * 2015-12-15 2017-06-23 엘지디스플레이 주식회사 유기 발광 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469487B1 (ko) * 2012-09-18 2014-12-05 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20170071282A (ko) * 2015-12-15 2017-06-23 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20230034270A (ko) * 2015-12-15 2023-03-09 엘지디스플레이 주식회사 유기 발광 표시 장치

Similar Documents

Publication Publication Date Title
US10910587B2 (en) Organic light emitting diode display device
KR100652352B1 (ko) 유기전계발광 소자 및 그 제조방법
US9054059B2 (en) Flexible organic electroluminescent device
KR100435054B1 (ko) 유기전계 발광소자와 그 제조방법
KR101301180B1 (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법
KR100544436B1 (ko) 유기전계 발광소자와 그 제조방법
KR100678858B1 (ko) 유기전계발광 소자 및 그 제조 방법
KR100465883B1 (ko) 유기전계 발광소자와 그 제조방법
CN103824965A (zh) 有机发光二极管显示面板及其制造方法
KR20060025317A (ko) 유기전계발광 소자 및 그 제조방법
KR20030084234A (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
TWI596755B (zh) 有機發光二極體顯示器及其製造方法
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
KR20040010878A (ko) 유기전계 발광소자와 그 제조방법
KR100581099B1 (ko) 유기전계발광 소자 및 그 제조방법
KR20100071704A (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
KR20070062250A (ko) 전계발광소자 및 그 제조방법
KR20040004783A (ko) 유기전계 발광소자와 그 제조방법
KR20100010252A (ko) 듀얼플레이트 방식의 유기전계 발광소자
KR20040007823A (ko) 유기전계 발광소자와 그 제조방법
KR20070062647A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101717075B1 (ko) 유기전기발광소자
CN112599583A (zh) 显示面板及显示装置
KR100606781B1 (ko) 양방향 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
KR20080058578A (ko) 발광 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid