CN220382103U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220382103U
CN220382103U CN202321605037.8U CN202321605037U CN220382103U CN 220382103 U CN220382103 U CN 220382103U CN 202321605037 U CN202321605037 U CN 202321605037U CN 220382103 U CN220382103 U CN 220382103U
Authority
CN
China
Prior art keywords
electrode
alignment
light emitting
emitting element
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321605037.8U
Other languages
English (en)
Inventor
朴鲁卿
金璟陪
孙宣权
申东熹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220382103U publication Critical patent/CN220382103U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

本申请涉及显示装置。显示装置包括：第一对准电极至第四对准电极，在第一发射区域中在第一方向上顺序地布置同时彼此间隔开；堤部，在第一对准电极至第四对准电极上，堤部包括在第一方向上延伸的第一水平延伸部分和第二水平延伸部分、以及在与第一方向交叉的第二方向上延伸的第一竖直延伸部分至第三竖直延伸部分，堤部将第一发射区域和第二发射区域分隔开；第一发光元件，在第一对准电极和第二对准电极上与第一对准电极和第二对准电极重叠；第二发光元件，在第二对准电极和第三对准电极上与第二对准电极和第三对准电极重叠；以及第三发光元件，在第三对准电极和第四对准电极上与第三对准电极和第四对准电极重叠。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年6月24日在韩国知识产权局提交的第10-2022-0077715号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
本公开总体上涉及一种显示装置及其制造方法。
背景技术
近来，随着对信息显示的兴趣的增加，已经持续开展了对显示装置的研究和开发。
实用新型内容
本公开的一个或多个实施方式提供了一种显示装置，其包括堤部的竖直延伸部分以及与竖直延伸部分的两侧处的发射区域重叠的对准电极。
本公开的一个或多个实施方式还提供了一种制造显示装置的方法，在所述方法中通过将一个对准信号施加到与堤部的竖直延伸部分重叠的对准电极来布置发光元件。
根据本公开的一个或多个实施方式，提供了一种显示装置，其包括：第一对准电极、第二对准电极、第三对准电极和第四对准电极，在第一发射区域中在第一方向上顺序地布置同时彼此间隔开；堤部，在第一对准电极、第二对准电极、第三对准电极和第四对准电极上，堤部包括在第一方向上延伸的第一水平延伸部分和第二水平延伸部分以及在与第一方向交叉的第二方向上延伸的第一竖直延伸部分、第二竖直延伸部分和第三竖直延伸部分，堤部将第一发射区域和第二发射区域分隔开；第一发光元件，与第一对准电极和第二对准电极重叠；第二发光元件，与第二对准电极和第三对准电极重叠；以及第三发光元件，与第三对准电极和第四对准电极重叠，其中，第一对准电极与第一竖直延伸部分和第一发射区域重叠，以及其中，第四对准电极与第一发射区域、第二发射区域和第二竖直延伸部分重叠。
在对准第一发光元件、第二发光元件和第三发光元件时，第一对准电极和第三对准电极配置成接收第一对准信号，并且第二对准电极和第四对准电极配置成接收第二对准信号。
第一对准信号可以不同于第二对准信号。第一对准电极的平面形状可以与第四对准电极的平面形状相同。
第一对准电极和第四对准电极中的每个可以包括在第二方向上延伸并且与堤部重叠的第一分支电极和第二分支电极。
第一分支电极和第二分支电极可以分别与彼此相邻的发射区域重叠。
在第一发射区域和第二发射区域中的每个中，显示装置还可以包括沿着第一方向彼此间隔开的第一像素电极、第一连接电极、第二连接电极和第二像素电极。
第一发光元件可以并联连接在第一像素电极和第一连接电极之间，第二发光元件可以并联连接在第一连接电极和第二连接电极之间，以及第三发光元件可以并联连接在第二连接电极和第二像素电极之间。
第一发光元件、第二发光元件和第三发光元件可以串联连接。
第一像素电极可以与第一对准电极的一部分重叠，第一连接电极可以与第二对准电极的一部分重叠，第二连接电极可以与第三对准电极的一部分重叠，以及第二像素电极可以与第四对准电极的一部分重叠。
第一像素电极可以在不与第一对准电极重叠的部分处通过第一接触孔电连接到在其下方的晶体管。
第二像素电极可以在不与第四对准电极重叠的部分处通过第二接触孔电连接到在其下方的电力线。
第一像素电极可以与第一对准电极绝缘，并且第二像素电极可以与第四对准电极绝缘。
显示装置还可以包括在第二发射区域中沿着第一方向顺序地布置同时彼此间隔开的第五对准电极、第六对准电极和第七对准电极。第七对准电极可以与第二发射区域和第三竖直延伸部分重叠。
当对准第一发光元件、第二发光元件和第三发光元件时，第六对准电极配置成接收第二对准信号，并且第五对准电极和第七对准电极配置成接收第一对准信号。
第四对准电极可以包括：第一子电极，与第三发光元件和第二竖直延伸部分重叠；以及第二子电极，与第一子电极间隔开，第二子电极与第二竖直延伸部分和第二发射区域重叠。
第一像素电极可以通过第一接触孔电连接到第一对准电极，并且第二像素电极可以通过第二接触孔电连接到第一子电极。
根据本公开的一个或多个实施方式，提供了一种制造显示装置的方法，该方法包括：在衬底上形成沿着第一方向布置同时彼此间隔开的第一对准电极、第二对准电极、第三对准电极和第四对准电极；在第一对准电极、第二对准电极、第三对准电极和第四对准电极上形成限定第一发射区域和第二发射区域的堤部；在第一发射区域和第二发射区域中提供发光元件；以及通过向第一对准电极和第三对准电极施加第一对准信号以及向第二对准电极和第四对准电极施加第二对准信号来布置发光元件，其中，堤部包括在第一方向上延伸的第一水平延伸部分和第二水平延伸部分、以及在与第一方向交叉的第二方向上延伸的第一竖直延伸部分、第二竖直延伸部分和第三竖直延伸部分，并且其中，第一对准电极与第一竖直延伸部分和第一发射区域重叠，并且第四对准电极与第一发射区域、第二发射区域及第二竖直延伸部分重叠。
第一对准信号可以不同于第二对准信号，并且其中第一对准电极的平面形状可以与第四对准电极的平面形状相同。
发光元件可以在第一发射区域和第二发射区域中的每个中布置成三列。
该方法还可以包括切割第二对准电极和第三对准电极中的每个的两端。
在根据本公开的显示装置及其制造方法中，对准电极(例如，第一对准电极、第四对准电极和第七对准电极)设置成使得第一对准信号和第二对准信号中的仅一个被传送到与竖直延伸部分中的每个重叠的对准电极中的每个。因此，可以抑制在发光元件的对准工艺中在堤部的底部上形成电场。因此，在形成第一串联级至第三串联级的发光元件的布置中，可以减少或最小化发光元件在从其位置偏离时被设置在堤部(例如，竖直延伸部分)上的布置缺陷。
附图说明
现在将在下文中参考附图更全面地描述示例性实施方式；然而，它们可以以不同的形式来实现，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域的技术人员充分地传达示例实施方式的范围。
在附图中，为了图示的清楚，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间的元件。相同的附图标记始终表示相同的元件。
图1是示意性地示出根据本公开的一个或多个实施方式的发光元件的立体剖视图。
图2是示出图1中所示的发光元件的示例的剖视图。
图3是示出根据本公开的一个或多个实施方式的显示装置的示意性平面图。
图4是示出包括在图3所示的显示装置中的像素的示例的电路图。
图5是示出包括在图3所示的显示装置中的像素的示例的电路图。
图6至图8是示出包括在图3所示的显示装置中的像素的示例的示意性平面图。
图9是沿着图7和图8中所示的线I-I'截取的示例的示意性剖视图。
图10A至图10C是示出图8中所示的部分区域的示例的示意性剖视图。
图11是示出包括在图7所示的像素中的对准电极的示例的概念图。
图12是示出包括在图3所示的显示装置中的像素的示例的示意性平面图。
图13是示出包括在图12所示的像素中的对准电极的示例的概念图。
图14和图15是示出包括在图3所示的显示装置中的像素的示例的示意性平面图。
图16是示出图15所示的部分区域的示例的示意性剖视图。
图17至图20是示出根据本公开的实施方式的制造显示装置的方法的示意性平面图。
具体实施方式
在下文中，将参考附图更详细地描述本公开的实施方式。在所有附图中，相同的附图标记被赋予相同的元件，并且将省略它们的重叠描述。
提供本公开的一个或多个实施方式仅用于说明的目的并且为了本领域技术人员充分理解本公开的范围。然而，本公开不限于实施方式，并且应理解，在不背离本公开的精神和范围的情况下，本公开包括修改示例或改变示例。
提供本说明书所附的附图是为了容易地说明本公开内容，并且附图中所示的形状可以根据需要被夸大和示出以帮助理解本公开内容，并且因此本公开内容不限于附图。
在本说明书中，当确定与本公开相关的已知配置或功能的详细描述可能模糊本公开的要点时，将根据需要省略对其的详细描述。
图1是示意性地示出根据本公开的实施方式的发光元件的立体剖视图。图2是示出图1中所示的发光元件的示例的剖视图。
参考图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13、以及插置在第一半导体层11和第二半导体层13之间的有源层12。在示例中，发光元件LD可以实现为第一半导体层11、有源层12和第二半导体层13顺序地堆叠的发光堆叠结构(或堆叠图案)。
发光元件LD可以设置成在一个方向上延伸的形状。当假设发光元件LD的延伸方向是长度方向时，发光元件LD沿着长度方向可以包括第一端部分EP1和第二端部分EP2。选自第一半导体层11和第二半导体层13的一个半导体层可以位于发光元件LD的第一端部分EP1处，并且选自第一半导体层11和第二半导体层13的另一半导体层可以位于发光元件LD的第二端部分EP2处。
发光元件LD可以设置成各种形状。在示例中，发光元件LD可以如图1所示具有在其长度方向上长(即，其纵横比大于1)的棒状形状、杆状形状、柱状形状等。在另一示例中，发光元件LD可以具有在其长度方向上短(即，其纵横比小于1)的棒状形状、杆状形状、柱状形状等。在又一示例中，发光元件LD可以具有其纵横比为1的棒状形状、杆状形状、柱状形状等。
发光元件LD可以包括例如发光二极管(LED)，其制造得足够小以具有纳米级(或纳米)到微米级(微米)的程度的直径D和/或长度L。
当发光元件LD在其长度方向上长(即，其纵横比大于1)时，发光元件LD的直径D可以是约0.5μm至约6μm，并且发光元件LD的长度L可以是约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此，并且发光元件LD的尺寸可以根据发光元件LD所应用的照明装置或自发光显示装置的要求条件(或设计条件)而改变。
第一半导体层11可以包括例如至少一个n型半导体层。第一半导体层11沿着发光元件LD的长度方向可以包括与有源层12接触的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一个端部分(或底端部分)。
有源层12形成在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。在示例中，当有源层12形成为多量子阱结构时，构成一个单元的势垒层、应变增强层和阱层可以在有源层12中周期性且重复地堆叠。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强应变(例如，施加到阱层的压缩应变)。然而，有源层12的结构不限于以上描述的实施方式。
有源层12可以发射波长为400nm至900nm的光，并且使用双异质结构。有源层12可以包括与第一半导体层11接触的第一表面和与第二半导体层13接触的第二表面。
在一个或多个实施方式中，发光元件LD的颜色(或光输出颜色)可以根据从有源层12发射的光的波长来确定。发光元件LD的颜色可以确定与其对应的像素的颜色。例如，发光元件LD可以发射红光、绿光或蓝光。
当在发光元件LD的两个端部分之间施加具有适当电压(例如，预定电压)或更大电压的电场时，发光元件LD在电子-空穴对在有源层12中复合时发射光。通过使用这种原理来控制发光元件LD的发光，使得发光元件LD可以用作用于各种发光装置(包括显示装置的像素)的光源(或发光源)。
第二半导体层13形成在有源层12的第二表面上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。
第二半导体层13沿着发光元件LD的长度方向可以包括与所述第二表面接触的下表面和暴露于外部的上表面。第二半导体层13的上表面可以是发光元件LD的另一端部分(或顶端部分)。
在一个或多个实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有不同的厚度。在示例中，第一半导体层11沿着发光元件LD的长度方向可以具有比第二半导体层13的厚度相对厚的厚度。因此，与到第一半导体层11的下表面相比，发光元件LD的有源层12可以定位成更靠近第二半导体层13的上表面。
尽管示出了第一半导体层11和第二半导体层13中的每个配置成一个层，但是本公开不限于此。在一个或多个实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13中的每个可以进一步包括至少一个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间的应变减小层，以执行用于减小晶格常数差的缓冲功能。TSBR层可以配置成p型半导体层，诸如p-GaINP、p-AlINP或p-AlGaINP，但本公开不限于此。
在一个或多个实施方式中，除了以上描述的第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13的顶部上的接触电极(下文中，称为“第一接触电极”)。在一个或多个实施方式中，发光元件LD还可以包括设置在第一半导体层11的一端处的另一接触电极(下文中，称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但本公开不限于此。在一个或多个实施方式中，第一接触电极和第二接触电极中的每个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。
在一个或多个实施方式中，发光元件LD还可以包括绝缘性膜14(或绝缘膜)。然而，在一个或多个实施方式中，可以省略绝缘性膜14，或者绝缘性膜14可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的部分。
绝缘性膜14可以防止当有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触时可能发生的电短路。此外，绝缘性膜14减少或最小化发光元件LD的表面缺陷，从而改善发光元件LD的寿命和发光效率。此外，当密集地设置多个发光元件LD时，绝缘性膜14可以防止在发光元件LD之间可能发生的不期望的短路。是否设置绝缘性膜14不受限制，只要有源层12能够防止与外部导电材料发生短路即可。
绝缘性膜14可以设置成在包括第一半导体层11、有源层12和第二半导体层13的发光堆叠结构的外表面(例如，外周边表面或外圆周表面)周围(例如，部分地或完全地围绕所述外表面)的形状。
尽管在以上描述的实施方式中描述了绝缘性膜14设置成整体地围绕第一半导体层11、有源层12和第二半导体层13中的每个的外表面(例如，外周边表面或外圆周表面)的形状的情况，但是本公开不限于此。
绝缘性膜14可以包括透明绝缘材料。例如，绝缘性膜14可以包括选自由以下项组成的组中的至少一种绝缘材料：硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、二氧化钛(TiO2)、铪氧化物(HfOx)、钛锶氧化物(SrTiOx)、钴氧化物(CoxOy)、氧化镁(MgO)、锌氧化物(ZnOx，ZnOx可以是ZnO和/或ZnO2)、钌氧化物(RuOx)、氧化镍(NiO)、钨氧化物(WOx)、钽氧化物(TaOx)、钆氧化物(GdOx)、锆氧化物(ZrOx)、镓氧化物(GaOx)、钒氧化物(VxOy)、ZnO：Al、ZnO：B、InxOy：H、铌氧化物(NbxOy)、镁氟化物(MgFx)、铝氟化物(AlFx)、铝锥聚合物膜、氮化钛(TiN)、氮化钽(TaN)、铝氮化物(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)、氮化钒(VN)等。然而，本公开不限于此，并且可以使用具有绝缘特性的各种材料作为绝缘性膜14的材料。
绝缘性膜14可以设置成单层的形式，或者可以设置成包括至少两层的多层的形式。
以上描述的发光元件LD可以用作用于各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，当将多个发光元件LD混合在待提供给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的液体溶液(或溶剂)中时，可以对每个发光元件LD进行表面处理，使得发光元件LD不会在溶液中不均匀地聚集，而是在溶液中均匀地分散开。
包括以上描述的发光元件LD的发光单元(或发光装置)可以用于需要光源的各种类型的装置(包括显示装置)。当在显示面板的每个像素的发射区域中设置多个发光元件LD时，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于以上描述的示例。例如，发光元件LD可以用于需要光源的其它类型的电子装置，诸如照明装置。
然而，这仅是说明性的，并且应用于根据本公开的实施方式的显示装置的发光元件不限于此。例如，发光元件可以是倒装芯片类型微发光二极管或包括有机发光层的有机发光元件。
图3是示出根据本公开的一个或多个实施方式的显示装置的示意性平面图。
参考图1、图2和图3，显示装置DD可以包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的像素PXL1、PXL2和PXL3、设置在衬底SUB上并且驱动像素PXL1、PXL2和PXL3的驱动单元、以及将像素PXL1、PXL2和PXL3连接到驱动单元的线单元。
衬底SUB可以包括显示区域DA和沿着显示区域DA的边缘或外围的非显示区域NDA。
显示区域DA可以是在其中设置用于显示图像的像素PXL1、PXL2和PXL3的区域。非显示区域NDA可以是在其中设置用于驱动像素PXL1、PXL2和PXL3的驱动单元、以及将像素PXL1、PXL2和PXL3连接到驱动单元的线单元的一部分的区域。
非显示区域NDA可以定位成与显示区域DA相邻。非显示区域NDA可以设置在显示区域DA的至少一侧处。在示例中，非显示区域NDA可以在显示区域DA的外围(或边缘)周围(例如，可以围绕显示区域DA的外围(或边缘))。
线单元可以将像素PXL1、PXL2和PXL3电连接到驱动单元。线单元可以向像素PXL1、PXL2和PXL3提供信号，并且包括信号线(例如，扇出线)，其连接到与像素PXL1、PXL2和PXL3中的每个连接的扫描线、数据线、发射控制线等。
衬底SUB可以包括透明绝缘材料，以使光能够透射穿过衬底SUB。衬底SUB可以是刚性衬底或柔性衬底。
像素PXL1、PXL2和PXL3可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3。在一个或多个实施方式中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，并且第三像素PXL3可以是蓝色像素。然而，本公开不限于此，并且像素PXL1、PXL2和PXL3中的每个可以发射代替红色、绿色和蓝色的另一颜色的光。
像素PXL1、PXL2和PXL3中的每个可以包括由扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可以具有纳米级(或纳米)到微米级(微米)的程度的小尺寸，并且可以与设置成与其相邻的发光元件并联连接。然而，本公开不限于此。发光元件LD可以构成像素PXL1、PXL2和PXL3中的每个的光源。
图4是示出包括在图3所示的显示装置中的像素的示例的电路图。图5是示出包括在图3所示的显示装置中的像素的示例的电路图。
在下面的实施方式中，当概述性地指定第一像素PXL1、第二像素PXL2和第三像素PXL3时，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个将被称为“像素PXL”。
参考图1、图2、图3和图4，像素PXL可以包括像素电路PXC和发光单元EMU(或发光部分)。
发光单元EMU可以包括连接在第一电力线PL1和第二电力线PL2之间的发光元件LD。发光单元EMU可以包括在第一电力线PL1和第二电力线PL2之间彼此串联连接的串联级SET1、SET2和SET3。第一电力线PL1可以被施加第一驱动电源VDD的电压，并且第二电力线PL2可以被施加第二电源VSS的电压。
第一串联级SET1可以包括在第一像素电极PE1和第一连接电极CNE1之间电连接的第一发光元件LD1。例如，第一发光元件LD1的第一端部分EP1可以连接到第一像素电极PE1，并且第一发光元件LD1的第二端部分EP2可以连接到第一连接电极CNE1。多个第一发光元件LD1可以在第一像素电极PE1和第一连接电极CNE1之间并联连接。
在一个或多个实施方式中，如图4所示，第一发光元件LD1可以以相同的方向(例如，正向方向)连接。在一个或多个实施方式中，如图5所示，至少一个反向发光元件LDr可以进一步连接在第一串联级SET1中。反向发光元件LDr可以以与第一发光元件LD1连接的方向相反的方向连接在第一像素电极PE1和第一连接电极CNE1之间。即使施加正向方向上的驱动电压，反向发光元件LDr也保持未激活状态，并且因此，基本上没有电流流过反向发光元件LDr。
第二串联级SET2可以包括连接在第一连接电极CNE1和第二连接电极CNE2之间的第二发光元件LD2。例如，第二发光元件LD2的第一端部分EP1可以连接到第一连接电极CNE1，并且第二发光元件LD2的第二端部分EP2可以连接到第二连接电极CNE2。多个第二发光元件LD2可以并联连接在第一连接电极CNE1和第二连接电极CNE2之间。
在一个或多个实施方式中，如图4所示，第二发光元件LD2可以以正向方向连接。在一个或多个实施方式中，如图5所示，至少一个反向发光元件LDr可以进一步连接在第二串联级SET2中。
第二串联级SET2和第一串联级SET1可以串联连接。
第三串联级SET3可以包括连接在第二连接电极CNE2和第二像素电极PE2之间的第三发光元件LD3。例如，第三发光元件LD3的第一端部分EP1可以连接到第二连接电极CNE2，并且第三发光元件LD3的第二端部分EP2可以连接到第二像素电极PE2。多个第三发光元件LD3可以并联连接在第二连接电极CNE2和第二像素电极PE2之间。
在一个或多个实施方式中，如图4所示，第三发光元件LD3可以以正向方向连接。在一个或多个实施方式中，如图5所示，至少一个反向发光元件LDr可以进一步连接在第三串联级SET3中。
第三串联级SET3可以与第二串联级SET2和第一串联级SET1串联连接。
在一个或多个实施方式中，第一像素电极PE1可以是发光单元EMU的阳极电极，并且第二像素电极PE2可以是发光单元EMU的阴极电极。
第一串联级SET1和第二串联级SET2可以通过第一连接电极CNE1彼此电连接。第二串联级SET2和第三串联级SET3可以通过第二连接电极CNE2彼此电连接。
如上所述，像素PXL的包括以串联/并联混合结构连接的发光元件LD的发光单元EMU可以容易地将驱动电流/电压条件控制为适合于应用发光单元EMU的产品的规格。
具体地，与具有发光元件LD仅并联连接的结构的发光单元相比，像素PXL的包括以串联/并联混合结构连接的发光元件LD的发光单元EMU可以减小驱动电流。此外，与具有所有发光元件LD仅串联连接的结构的发光单元相比，像素PXL的包括以串联/并联混合结构连接的发光元件LD的发光单元EMU可以降低在发光单元EMU的两端之间施加的驱动电压。此外，当所有发光元件LD仅串联连接时，当串联连接的发光元件中的至少一个没有完全以正向方向连接时(或当包括反向发光元件LDr时)，可能在像素PXL中的驱动电流可能流过的路径被阻断时，引起暗点缺陷。另一方面，当发光元件LD以串联/并联混合结构连接时，即使一些发光元件LD没有以正向方向连接(或者包括反向发光元件LDr)或者在每个串联级内的一些发光元件LD处出现缺陷，驱动电流也可以流过相应串联级的另一发光元件LD。因此，可以防止或减少像素PXL的缺陷。
像素电路PXC可以连接到与像素PXL连接的扫描线Si(i是正整数)和数据线Dj(j是正整数)。此外，像素电路PXC可以连接到与像素PXL连接的控制线CLi和感测线SENj。在示例中，当像素PXL可以设置在显示区域DA的第i行第j列上时，像素PXL的像素电路PXC可以被连接到显示区域DA中的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
在一个或多个实施方式中，像素电路PXC可以包括第一晶体管T1至第三晶体管T3和存储电容器Cst。
第一晶体管T1可以是用于控制施加到发光单元EMU的驱动电流的驱动晶体管。第一晶体管T1可以连接在第一驱动电源VDD和发光元件LD之间。第一晶体管T1的栅电极可以连接到第一节点N1。
第一晶体管T1可以根据施加到第一节点N1的电压来控制通过第二节点N2从第一驱动电源VDD施加到发光单元EMU的驱动电流的量。
第二晶体管T2可以是开关晶体管，以响应于扫描信号选择像素PXL并激活像素PXL。第二晶体管T2可以连接到数据线Dj和第一节点N1。第二晶体管T2的栅电极可以连接到扫描线Si。
第二晶体管T2可以由提供给扫描线Si的扫描信号而导通，并将数据信号传送到第一晶体管T1的栅电极。
第三晶体管T3可以将第一晶体管T1连接到感测线SENj，以通过感测线SENj获取感测信号，并且通过使用感测信号检测像素PXL的特性(包括第一晶体管T1的阈值电压等)。与像素PXL的特性有关的信息可以用于转换图像数据，从而可以补偿像素之间的特性偏差。
第三晶体管T3可以连接在感测线SENj和第二节点N2之间。第三晶体管T3的栅电极可以连接到控制线CLi。
在一个或多个实施方式中，可以在适当的周期(例如，预定的周期)内通过感测线SENj提供初始化电源的电压。第三晶体管T3可以在从控制线CLi提供感测控制信号时被导通，以将初始化电源的电压传送到第二节点N2。因此，可以初始化存储在与第二节点N2连接的存储电容器Cst中的电压。
存储电容器Cst可以连接在第一节点N1和第二节点N2之间。存储电容器Cst可以在一个帧周期期间充入与提供给第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
在本公开的一个或多个实施方式中，可以通过考虑显示装置DD的分辨率、像素PXL的发射区域的面积等，将如图4和图5所示的三串联结构(即，第一串联级SET1、第二串联级SET2和第三串联级SET3)应用于发光单元EMU。在下文中，将基于三串联结构来描述实施方式。
图6至图8是示出包括在图3所示的显示装置中的像素的示例的示意性平面图。
图6是示出第一像素PXL1和第二像素PXL2的发射区域EMA1和EMA2以及非发射区域NEA的视图，并且主要示出了堤部BNK。
图7和图8是基于图6所示的堤部BNK示出了包括在第一像素PXL1和第二像素PXL2中的一些部件的视图。图7是主要示出发光元件LD1、LD2和LD3以及对准电极ALE1至ALE7的视图，并且图8是主要示出发光元件LD1、LD2和LD3、像素电极PE1和PE2以及连接电极CNE1和CNE2的视图。
参考图6至图8，显示装置DD可以包括堤部BNK、对准电极ALE1至ALE7、发光元件LD1、LD2和LD3、像素电极PE1和PE2、以及连接电极CNE1和CNE2，以构成像素PXL1和PXL2。
如图6所示，堤部BNK可以将第一像素PXL1和第二像素PXL2分隔开。第一像素PXL1可以包括第一发射区域EMA1，并且第二像素PXL2可以包括第二发射区域EMA2。第一发射区域EMA1和第二发射区域EMA2中的每个是在其中发射光的区域，并且可以包括发光元件LD1、LD2和LD3。
第一发射区域EMA1和第二发射区域EMA2中的每个可以对应于由堤部BNK限定的开口。
在一个或多个实施方式中，堤部BNK可以形成可在其中容纳流体的空间。例如，在制造工艺期间，包括发光元件LD1、LD2和LD3的油墨可以被提供在可在其中容纳流体的空间中。
非发射区域NEA可以是基本上对应于堤部BNK的区域。当在平面上观察时，堤部BNK可以围绕第一发射区域EMA1和第二发射区域EMA2中的每个。例如，堤部BNK可以包括水平延伸部分HBNK和竖直延伸部分VBNK。
在一个或多个实施方式中，堤部BNK可以包括在第一方向DR1(例如，水平方向)上延伸的第一水平延伸部分HBNK1和第二水平延伸部分HBNK2。第一水平延伸部分HBNK1和第二水平延伸部分HBNK2可以在第二方向DR2(例如，竖直方向)上彼此间隔开。
在一个或多个实施方式中，堤部BNK可以包括在第二方向DR2上延伸的第一竖直延伸部分VBNK1、第二竖直延伸部分VBNK2和第三竖直延伸部分VBNK3。第一竖直延伸部分VBNK1、第二竖直延伸部分VBNK2和第三竖直延伸部分VBNK3可以在第一方向DR1上彼此间隔开。
第一发射区域EMA1可以由第一竖直延伸部分VBNK1、第二竖直延伸部分VBNK2、第一水平延伸部分HBNK1和第二水平延伸部分HBNK2在其中彼此交叉的区域形成(例如，限定)。类似地，第二发射区域EMA2可以由第二竖直延伸部分VBNK2、第三竖直延伸部分VBNK3、第一水平延伸部分HBNK1和第二水平延伸部分HBNK2在其中彼此交叉的区域形成(例如，限定)。因此，第一发射区域EMA1和第二发射区域EMA2可以彼此相邻，且第二竖直延伸部分VBNK2插置在其间。
随着显示装置DD的分辨率增加，包括在相同的区域中的像素的数量增加。这意指发射区域EMA1和EMA2的面积减小，并且基本上难以通过使用发光元件构成四个或更多个串联级。因此，如图7和图8所示，发射区域EMA1和EMA2中的每个可以包括三个串联级SET1、SET2和SET3。
在一个或多个实施方式中，如图7所示，第一像素PXL1可以包括第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4。第二像素PXL2可以包括第四对准电极ALE4、第五对准电极ALE5、第六对准电极ALE6和第七对准电极ALE7。换言之，第一像素PXL1和第二像素PXL2可以共享第四对准电极ALE4。
第一对准电极ALE1至第七对准电极ALE7可以沿着第一方向DR1顺序地布置，同时彼此间隔开。第一对准电极ALE1至第七对准电极ALE7可以在显示装置DD的厚度方向上设置在堤部BNK的下部分处。
在一个或多个实施方式中，第一对准电极ALE1至第七对准电极ALE7可以是用于对准发光元件LD1、LD2和LD3的电极。例如，可以在第一对准电极ALE1和第二对准电极ALE2之间形成电场，并且可以基于电场在第一对准电极ALE1和第二对准电极ALE2上对准第一发光元件LD1。例如，发光元件LD1、LD2和LD3可以根据电场通过力(例如，介电电泳(DEP)力)移动(或旋转)，以对准(或设置)在对准电极上。
在一个或多个实施方式中，在对准发光元件LD1、LD2和LD3的工艺(下文中，称为对准工艺)中，可以向第一对准电极ALE1至第七对准电极ALE7中的每个供应(或提供)第一对准信号或第二对准信号。例如，可以将不同的对准信号施加到彼此相邻的对准电极。第一对准信号和第二对准信号可以具有不同的波形、不同的电势和/或不同的相位。例如，第一对准信号可以是交流(AC)信号，并且第二对准信号可以是接地信号。然而，本公开不一定限于以上描述的示例。
在一个或多个实施方式中，第一对准电极ALE1可以与堤部BNK的第一竖直延伸部分VBNK1和第一发射区域EMA1重叠。在一个或多个实施方式中，第一对准电极ALE1的一部分也可以与第一竖直延伸部分VBNK1的左侧处的发射区域重叠。
在一个或多个实施方式中，第一对准电极ALE1可以通过第一接触孔CNT1连接到在其下方的第一信号线，并且在对准工艺中可以通过第一信号线将第一对准信号提供给第一对准电极ALE1。因此，可以将提供给与第一竖直延伸部分VBNK1重叠的电极(例如，第一对准电极ALE1)的对准信号统一。
第二对准电极ALE2可以与第一对准电极ALE1相邻，并且在第二方向DR2上延伸。第二对准电极ALE2可以与第一发射区域EMA1重叠。
在一个或多个实施方式中，第二对准电极ALE2可以通过第二接触孔CNT2连接到在其下方的第二信号线，并且在对准工艺中可以通过第二信号线将第二对准信号提供给第二对准电极ALE2。
第三对准电极ALE3可以与第二对准电极ALE2相邻，并且在第二方向DR2上延伸。第三对准电极ALE3可以与第一发射区域EMA1重叠。
在一个或多个实施方式中，第三对准电极ALE3可以通过第三接触孔CNT3连接到第一信号线，并且在对准工艺期间可以通过第一信号线将第一对准信号提供给第三对准电极ALE3。
在一个或多个实施方式中，第二对准电极ALE2和第三对准电极ALE3可以包括切割的端部分CB。例如，在对准工艺结束之后，第二对准电极ALE2和第三对准电极ALE3可以由于切割的端部分CB而作为虚设电极具有浮置状态。
第四对准电极ALE4可以与堤部BNK的第二竖直延伸部分VBNK2、第一发射区域EMA1和第二发射区域EMA2重叠。在一个或多个实施方式中，第四对准电极ALE4可以通过第四接触孔CNT4连接到在其下方的第二信号线，并且在对准工艺中可以通过第二信号线将第二对准信号提供给第四对准电极ALE4。因此，可以将提供给与第二竖直延伸部分VBNK2重叠的电极(例如，第四对准电极ALE4)的对准信号统一。
在一个或多个实施方式中，第一对准电极ALE1的平面形状可以与第四对准电极ALE4的平面形状基本上类似(例如，相同)。然而，可以向第一对准电极ALE1和第四对准电极ALE4提供不同的对准信号，以便实现具有三串联结构的发光元件LD1、LD2和LD3的布置。
在一个或多个实施方式中，第一对准电极ALE1和第四对准电极ALE4中的每个可以包括第一分支电极BRE1_1或BRE4_1以及第二分支电极BRE1_2或BRE4_2，其在与堤部BNK重叠的同时分支开以在第二方向DR2上延伸。类似地，第七对准电极ALE7可以包括第一分支电极BRE7_1和第二分支电极BRE7_2。
第一对准电极ALE1的第二分支电极BRE1_2可以与第一发射区域EMA1重叠。
第四对准电极ALE4的第一分支电极BRE4_1可以与第一发射区域EMA1重叠，并且第四对准电极ALE4的第二分支电极BRE4_2可以与第二发射区域EMA2重叠。
可以向第一对准电极ALE1的第一分支电极BRE1_1和第二分支电极BRE1_2提供相同的第一对准信号。可以向第四对准电极ALE4的第一分支电极BRE4_1和第二分支电极BRE4_2提供相同的第二对准信号。
第五对准电极ALE5可以与第四对准电极ALE4相邻，并且在第二方向DR2上延伸。第五对准电极ALE5可以与第二发射区域EMA2重叠。
在一个或多个实施方式中，第五对准电极ALE5可以通过第五接触孔CNT5连接到第一信号线，并且在对准工艺中可以通过第一信号线将第一对准信号提供给第五对准电极ALE5。
第六对准电极ALE6可以与第五对准电极ALE5相邻，并且在第二方向DR2上延伸。第六对准电极ALE6可以与第二发射区域EMA2重叠。
在一个或多个实施方式中，第六对准电极ALE6可以通过第六接触孔CNT6连接到第二信号线，并且在对准工艺中可以通过第二信号线将第二对准信号提供给第六对准电极ALE6。
在一个或多个实施方式中，第五对准电极ALE5和第六对准电极ALE6可以包括切割的端部分CB。第五对准电极ALE5和第六对准电极ALE6可以由于切割的端部分CB而作为虚设电极具有浮置状态。
第七对准电极ALE7可以与堤部BNK的第三竖直延伸部分VBNK3和第二发射区域EMA2重叠。在一个或多个实施方式中，第七对准电极ALE7的一部分也可以与第三竖直延伸部分VBNK3的右侧处的发射区域重叠。
在一个或多个实施方式中，第七对准电极ALE7可以通过第七接触孔CNT7连接到第一信号线，并且在对准工艺中可以通过第一信号线将第一对准信号提供给第七对准电极ALE7。
如上所述，在对准工艺中，可以将第一对准信号提供给奇数编号的对准电极ALE1、ALE3、ALE5和ALE7，并且可以将第二对准信号提供给偶数编号的对准电极ALE2、ALE4和ALE6。然而，这仅是说明性的。可以将第二对准信号提供给奇数编号的对准电极ALE1、ALE3、ALE5和ALE7，并且可以将第一对准信号提供给偶数编号的对准电极ALE2、ALE4和ALE6。
第一发射区域EMA1和第二发射区域EMA2二者均可以包括形成第一串联级SET1的第一发光元件LD1、形成第二串联级SET2的第二发光元件LD2、以及形成第三串联级SET3的第三发光元件LD3。在一个或多个实施方式中，发光元件LD1、LD2和LD3在第一发射区域EMA1和第二发射区域EMA2中的布置形式可以彼此基本上相同或类似。
在第一发射区域EMA1中，第一发光元件LD1可以与第一对准电极ALE1和第二对准电极ALE2重叠。例如，第一发光元件LD1可以布置在第一对准电极ALE1的第二分支电极BRE1_2和第二对准电极ALE2上。
在第一发射区域EMA1中，第二发光元件LD2可以与第二对准电极ALE2和第三对准电极ALE3重叠。例如，第二发光元件LD2可以布置在第二对准电极ALE2和第三对准电极ALE3上。
在第一发射区域EMA1中，第三发光元件LD3可以与第三对准电极ALE3和第四对准电极ALE4重叠。例如，第三发光元件LD3可以布置在第三对准电极ALE3、以及第四对准电极ALE4的第一分支电极BRE4_1上。
在第二发射区域EMA2中，第一发光元件LD1可以与第四对准电极ALE4和第五对准电极ALE5重叠。例如，第一发光元件LD1可以布置在第四对准电极ALE4的第二分支电极BRE4_2和第五对准电极ALE5上。
与第一发射区域EMA1类似，在第二发射区域EMA2中，第二发光元件LD2可以与第五对准电极ALE5和第六对准电极ALE6重叠，并且第三发光元件LD3可以与第六对准电极ALE6和第七对准电极ALE7重叠。
如上所述，对准电极(例如，第一对准电极ALE1、第四对准电极ALE4和第七对准电极ALE7)设置成使得仅一个对准信号被传送到与堤部BNK的竖直延伸部分VBNK中的每个重叠的对准电极(例如，使得第一对准信号被传送到第一对准电极ALE1和第七对准电极ALE7并且第二对准信号被传送到第四对准电极ALE4)。因此，可以抑制在竖直延伸部分VBNK中的每个下方的电场的生成。因此，当布置形成第一串联级SET1至第三串联级SET3的发光元件LD1、LD2和LD3时，可以减少或最小化发光元件在从其位置偏离时被设置在竖直延伸部分VBNK上的布置缺陷。
如图8所示，第一像素PXL1和第二像素PXL2中的每个可以包括第一像素电极PE1、第二像素电极PE2、第一连接电极CNE1和第二连接电极CNE2。第二像素PXL2的第一像素电极PE1、第二像素电极PE2、第一连接电极CNE1和第二连接电极CNE2与第一像素PXL1的第一像素电极PE1、第二像素电极PE2、第一连接电极CNE1和第二连接电极CNE2基本上相同，并且因此，将主要描述第一像素PXL1。
在一个或多个实施方式中，第一像素电极PE1、第二像素电极PE2、第一连接电极CNE1和第二连接电极CNE2可以设置在对准电极ALE1至ALE7以及发光元件LD1、LD2和LD3上。
在一个或多个实施方式中，第一像素电极PE1、第二像素电极PE2、第一连接电极CNE1和第二连接电极CNE2可以在第一发射区域EMA1中沿着第一方向DR1顺序地布置。
第一像素电极PE1的一部分可以与堤部BNK重叠。此外，第一像素电极PE1可以与第一对准电极ALE1的一部分重叠。例如，第一像素电极PE1可以与第一对准电极ALE1的第二分支电极BRE1_2的一部分重叠。第一像素电极PE1可以在不与第一对准电极ALE1重叠的部分处通过第八接触孔CNT8电连接到在其下方的晶体管(例如，图4中所示的第一晶体管T1)。因此，第一像素电极PE1可以与第一对准电极ALE1绝缘。
第一连接电极CNE1可以设置在第一发射区域EMA1中。多个第一发光元件LD1可以并联连接到第一像素电极PE1和第一连接电极CNE1。例如，第一像素电极PE1可以电连接到第一发光元件LD1的第一端部分，并且第一连接电极CNE1可以电连接到第一发光元件LD1的第二端部分。
在一个或多个实施方式中，第一连接电极CNE1可以与第二对准电极ALE2的一部分重叠。第一连接电极CNE1和第二对准电极ALE2可以彼此绝缘。例如，可以在避开第一连接电极CNE1的同时形成第二对准电极ALE2的第二接触孔CNT2。
第二连接电极CNE2可以设置在第一发射区域EMA1中。多个第二发光元件LD2可以并联连接到第一连接电极CNE1和第二连接电极CNE2。例如，第一连接电极CNE1可以电连接到第二发光元件LD2的第一端部分，并且第二连接电极CNE2可以电连接到第二发光元件LD2的第二端部分。
在一个或多个实施方式中，第二连接电极CNE2可以与第三对准电极ALE3的一部分重叠。第二连接电极CNE2和第三对准电极ALE3可以彼此绝缘。例如，可以在避开第二连接电极CNE2的同时形成第三对准电极ALE3的第三接触孔CNT3。
第二像素电极PE2可以与第二连接电极CNE2相邻。第二像素电极PE2的一部分可以与堤部BNK重叠。此外，第二像素电极PE2可以与第四对准电极ALE4的一部分重叠。例如，第二像素电极PE2可以与第四对准电极ALE4的第一分支电极BRE4_1的一部分重叠。
第二像素电极PE2可以在不与第四对准电极ALE4重叠的部分处通过第九接触孔CNT9电连接到在其下方的第二电力线(图4中所示的PL2)。因此，第二像素电极PE2可以与第四对准电极ALE4绝缘。然而，这仅是说明性的，并且第一像素PXL1的第二像素电极PE2和第二像素PXL2的第一像素电极PE1中的一个可以通过接触孔连接到在其下方的第四对准电极ALE4。
例如，第一像素PXL1的第二像素电极PE2可以通过接触孔连接到第四对准电极ALE4，并且第二像素PXL2的第一像素电极PE1可以与第四对准电极ALE4绝缘。第四对准电极ALE4可以用作桥接电极，并且第一像素PXL1的第二像素电极PE2和第二电力线(图4中示出的PL2)可以通过第四对准电极ALE4彼此电连接。
在另一示例中，第二像素PXL2的第一像素电极PE1可以通过接触孔连接到第四对准电极ALE4，并且第一像素PXL1的第二像素电极PE2可以与第四对准电极ALE4绝缘。第四对准电极ALE4可以用作桥接电极，并且第二像素PXL2的第一像素电极PE1和第二像素PXL2的第一晶体管(图4中示出的T1)可以通过第四对准电极ALE4彼此电连接。
如上所述，为了防止由与第一发射区域EMA1中的第二像素电极PE2和第二发射区域EMA2中的第一像素电极PE1重叠的第四对准电极ALE4引起的像素PXL1和PXL2的驱动误差，第一发射区域EMA1中的第二像素电极PE2和第二发射区域EMA2中的第一像素电极PE1中的至少一个可以与第四对准电极ALE4绝缘。
图9是沿着图7和图8中所示的线I-I'截取的示例的示意性剖视图。图10A至图10C是示出图8中所示的部分区域的示例的示意性剖视图。
参考图6、图7、图8、图9、图10A、图10B和图10C，第一像素PXL1可以包括衬底SUB、像素电路层PCL、显示元件层DPL、光学层OPL和滤色器层CFL。
衬底SUB可以形成显示装置DD的基础构件。衬底SUB可以是刚性或柔性的衬底或膜。衬底SUB可以包括透明绝缘材料，以使光能够透射穿过衬底SUB。
衬底SUB可以是刚性衬底。例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
此外，衬底SUB可以是柔性衬底。柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。然而，构成衬底SUB的材料可以不同地改变，并且包括纤维增强塑料(FRP)等。
像素电路层PCL可以设置在衬底SUB上。如图10A、图10B和图10C所示，像素电路层PCL可以包括下部辅助电极BML、缓冲层BFL、第一晶体管T1、栅极绝缘层GI、层间绝缘层ILD和保护层PSV。为了便于描述，在图10A、图10B和图10C中仅示出了电路元件中的第一晶体管T1。
下部辅助电极BML可以设置在衬底SUB上。下部辅助电极BML可以用作电信号移动穿过的路径。在一个或多个实施方式中，当在平面上观察时，下部辅助电极BML的一部分可以与第一晶体管T1重叠。
缓冲层BFL可以设置在衬底SUB上。缓冲层BFL可以覆盖下部辅助电极BML。缓冲层BFL可以防止杂质从外部扩散。缓冲层BFL可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的一种。
第一晶体管T1可以电连接到发光元件LD1、LD2和LD3。第一晶体管T1可以包括有源层AT、第一晶体管电极TE1、第二晶体管电极TE2和栅电极GE。
有源层AT可以是半导体层。有源层AT可以设置在缓冲层BFL上。有源层AT可以包括多晶硅、低温多晶硅(LTPS)、非晶硅和氧化物半导体中的一种。
有源层AT可以包括与第一晶体管电极TE1接触的第一接触区域和与第二晶体管电极TE2接触的第二接触区域。第一接触区域和第二接触区域可以对应于掺杂有杂质的半导体图案。第一接触区域和第二接触区域之间的区域可以是沟道区域。沟道区域可以对应于未掺杂杂质的本征半导体图案。
栅极绝缘层GI可以设置在有源层AT和缓冲层BFL上。栅电极GE可以设置在栅极绝缘层GI上。栅电极GE的位置可以对应于有源层AT的沟道区域的位置。例如，栅电极GE可以设置在有源层AT的沟道区域上，且栅极绝缘层GI插置在它们之间。
栅极绝缘层GI可以设置在有源层AT之上。栅极绝缘层GI可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的一种。
层间绝缘层ILD可以设置在栅电极GE和栅极绝缘层GI之上。层间绝缘层ILD可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的一种。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在层间绝缘层ILD上。第一晶体管电极TE1可以在穿透栅极绝缘层GI和层间绝缘层ILD的同时与有源层AT的第一接触区域接触，并且第二晶体管电极TE2可以在穿透栅极绝缘层GI和层间绝缘层ILD的同时与有源层AT的第二接触区域接触。在示例中，第一晶体管电极TE1可以是漏电极，并且第二晶体管电极TE2可以是源电极。然而，本公开不限于此。
在一个或多个实施方式中，如图10A所示，第二晶体管电极TE2可以通过穿透第一绝缘层INS1和保护层PSV的第八接触孔CNT8电连接到第一像素电极PE1。例如，可以在避开第一对准电极ALE1的同时形成第八接触孔CNT8。
在一个或多个实施方式中，第二电力线PL2可以设置在层间绝缘层ILD上。如图10A所示，第二电力线PL2可以通过穿透第一绝缘层INS1和保护层PSV的第九接触孔CNT9电连接到第二像素电极PE2。例如，可以在避开第四对准电极ALE4的同时形成第九接触孔CNT9。
在一个或多个实施方式中，如图10B所示，第一像素电极PE1可以通过接触孔(例如，预定的接触孔)连接到设置在保护层PSV上的第一对准电极ALE1，并且第一对准电极ALE1可以通过穿透保护层PSV的接触孔连接到第二晶体管电极TE2。第二像素电极PE2可以通过在避开第四对准电极ALE4的同时形成的第九接触孔CNT9连接到第二电力线PL2。第四对准电极ALE4可以是处于浮置状态中的虚设电极。
在一个或多个实施方式中，如图10C所示，第二像素电极PE2可以通过接触孔(例如，预定的接触孔)连接到设置在保护层PSV上的第四对准电极ALE4，并且第四对准电极ALE4可以通过穿透保护层PSV的接触孔连接到第二电力线PL2。第一像素电极PE1可以通过在避开第一对准电极ALE1的同时形成的第八接触孔CNT8连接到第二晶体管电极TE2。第四对准电极ALE4可以是处于浮置状态中的虚设电极。
保护层PSV可以设置在第一晶体管电极TE1、第二晶体管电极TE2、第二电力线PL2和层间绝缘层ILD之上。保护层PSV可以包括有机材料和/或无机材料。
显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括第一绝缘图案INP1、第二绝缘图案INP2、第三绝缘图案INP3、第四绝缘图案INP4、第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3、第四对准电极ALE4、第一绝缘层INS1、堤部BNK、第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第一像素电极PE1、第一连接电极CNE1、第二连接电极CNE2、第二像素电极PE2和颜色转换层CCL。
第一绝缘图案INP1、第二绝缘图案INP2、第三绝缘图案INP3和第四绝缘图案INP4可以设置在保护层PSV上。第一绝缘图案INP1、第二绝缘图案INP2、第三绝缘图案INP3和第四绝缘图案INP4可以在衬底SUB的厚度方向(例如，第三方向DR3)上突出。第一绝缘图案INP1、第二绝缘图案INP2、第三绝缘图案INP3和第四绝缘图案INP4可以包括有机材料和/或无机材料。
第一发光元件LD1设置在第一绝缘图案INP1和第二绝缘图案INP2之间。第二发光元件LD2可以设置在第二绝缘图案INP2和第三绝缘图案INP3之间。第三发光元件LD3可以设置在第三绝缘图案INP3和第四绝缘图案INP4之间。例如，第一绝缘图案INP1、第二绝缘图案INP2、第三绝缘图案INP3和第四绝缘图案INP4可以彼此间隔开，使得第一发光元件LD1、第二发光元件LD2和第三发光元件LD3被容纳并布置在它们之间。
第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4可以设置在保护层PSV上。第一对准电极ALE1的一部分可以设置在第一绝缘图案INP1之上，第二对准电极ALE2的一部分可以设置在第二绝缘图案INP2之上，第三对准电极ALE3的一部分可以设置在第三绝缘图案INP3之上，并且第四对准电极ALE4的一部分可以设置在第四绝缘图案INP4之上。第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4中的每个可以用作反射分隔壁。
在一个或多个实施方式中，第一对准电极ALE1和第四对准电极ALE4可以与发光元件LD1、LD2和LD3绝缘(参考图10A描述)。
在一个或多个实施方式中，第一对准电极ALE1可以通过第一像素电极PE1电连接到第一发光元件LD1，并且第四对准电极ALE4可以与发光元件LD1、LD2和LD3绝缘(参考图10B描述)。
在一个或多个实施方式中，第四对准电极ALE4可以通过第二像素电极PE2电连接到第三发光元件LD3，并且第一对准电极ALE1可以与发光元件LD1、LD2和LD3绝缘(参考图10C描述)。
第二对准电极ALE2和第三对准电极ALE3可以与发光元件LD1、LD2和LD3绝缘。
第一对准电极ALE1至第四对准电极ALE4可以包括导电材料。例如，第一对准电极ALE1至第四对准电极ALE4可以包括银(Al)，镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其任何合金中的一种。然而，本公开不限于以上描述的示例。
第一绝缘层INS1可以设置在保护层PSV上。第一绝缘层INS1可以覆盖第一对准电极ALE1至第四对准电极ALE4。第一绝缘层INS1可以稳定电极部件之间的连接，并减小外部影响。第一绝缘层INS1可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的一种。
堤部BNK可以设置在第一绝缘层INS1上。堤部BNK可以在衬底SUB的厚度方向(例如，第三方向DR3)上突出。堤部BNK可以具有围绕第一发射区域EMA1的形式。根据本公开的一个或多个实施方案，堤部BNK可以包括有机材料和/或无机材料。堤部BNK可以对应于非发射区域NEA。
第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以设置在第一绝缘层INS1上。第一发光元件LD1可以与第一对准电极ALE1的一部分和第二对准电极ALE2的一部分重叠。第二发光元件LD2可以与第二对准电极ALE2的一部分和第三对准电极ALE3的一部分重叠。第三发光元件LD3可以与第三对准电极ALE3的一部分和第四对准电极ALE4的一部分重叠。
第二绝缘层INS2可以设置在第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个上。第二绝缘层INS2可以覆盖第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个的有源层(图1中示出的12)。此外，第二绝缘层INS2可以防止相邻的电极(例如，第一像素电极PE1和第一连接电极CNE1)之间的短路。第二绝缘层INS2可以包括有机材料或无机材料。
第一像素电极PE1可以与第一发光元件LD1的第一端部分接触，并且可以设置在第一绝缘层INS1和第二绝缘层INS2上。第一像素电极PE1可以是电连接到第一晶体管T1的阳极电极。
第二连接电极CNE2可以与第二发光元件LD2的第二端部分和第三发光元件LD3的第一端部分接触，并且可以设置在第一绝缘层INS1和第二绝缘层INS2上。例如，第二发光元件LD2和第三发光元件LD3可以通过第二连接电极CNE2串联连接。
在一个或多个实施方式中，第一像素电极PE1和第二连接电极CNE2可以通过相同的工艺在相同的层处由相同的材料形成。
第三绝缘层INS3可以设置在第一像素电极PE1和第二连接电极CNE2之上，并且可以设置在第一像素电极PE1和第一连接电极CNE1之间、第一连接电极CNE1和第二连接电极CNE2之间、以及第二连接电极CNE2和第二像素电极PE2之间。第三绝缘层INS3可以防止第一像素电极PE1和第一连接电极CNE1之间的电短路、第一连接电极CNE1和第二连接电极CNE2之间的电短路、以及第二连接电极CNE2和第二像素电极PE2之间的电短路。
第三绝缘层INS3可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的一种。
第一连接电极CNE1可以设置在第一绝缘层INS1至第三绝缘层INS3上，并且可以与第一发光元件LD1的第二端部分和第二发光元件LD2的第一端部分接触。例如，第一发光元件LD1和第二发光元件LD2可以通过第一连接电极CNE1串联连接。
第二像素电极PE2可以设置在第一绝缘层INS1至第三绝缘层INS3上，并且可以与第三发光元件LD3的第二端部分接触。第二像素电极PE2可以是电连接到第二电力线PL2的阴极电极。
在一个或多个实施方式中，第一连接电极CNE1和第二像素电极PE2可以通过相同的工艺在相同的层处由相同的材料形成。
第一像素电极PE1、第二像素电极PE2、第一连接电极CNE1和第二连接电极CNE2可以包括导电材料。例如，第一像素电极PE1、第二像素电极PE2、第一连接电极CNE1和第二连接电极CNE2可以包括透明导电材料，其包括铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的一种。
第四绝缘层INS4可以设置在第三绝缘层INS3之上，并且覆盖第一连接电极CNE1和第二像素电极PE2。第四绝缘层INS4可以保护显示元件层DPL的下部部件。
第四绝缘层INS4可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的一种。
颜色转换层CCL可以设置在第四绝缘层INS4上。颜色转换层CCL可以改变从发光元件LD1、LD2和LD3提供的光的波长，或者允许从发光元件LD1、LD2和LD3提供的光透射穿过颜色转换层CCL。在一个或多个实施方式中，发光元件LD1、LD2和LD3可以发射蓝光。
例如，当第一像素PXL1是红色像素时，颜色转换层CCL的波长转换图案WCP可以包括用于将蓝光转换成红光的第一颜色转换颗粒(例如，量子点)。第一颜色转换颗粒可以吸收蓝光，并且通过根据能量转换变换蓝光的波长来发射红光。
当第一像素PXL1是绿色像素时，颜色转换层CCL的波长转换图案WCP可以包括用于将蓝光转换成绿光的第二颜色转换颗粒(例如，量子点)。第二颜色转换颗粒可以吸收蓝光，并且通过根据能量转换变换蓝光的波长来发射绿光。
颜色转换颗粒可以具有诸如球形状、棱锥形状、多臂形状、立方纳米颗粒、纳米线、纳米织物或纳米板的形状。然而，本公开不限于此。
当第一像素PXL1是蓝色像素时，颜色转换层CCL可以包括光透射图案来代替波长转换图案WCP。光透射图案用于有效地使用从发光元件LD发射的光，并且可以包括分散在诸如基础树脂的基质材料(例如，预定的基质材料)中的多个光散射颗粒。例如，光透射图案可以包括诸如硅土的光散射颗粒，但是构成光散射颗粒的材料不限于此。
光学层OPL可以设置在显示元件层DPL上。根据一个或多个实施方式，光学层OPL可以包括第一封盖层CAP1、低折射层LRL和第二封盖层CAP2。
第一封盖层CAP1可以密封(或覆盖)颜色转换层CCL。第一封盖层CAP1可以设置在低折射层LRL和显示元件层DPL之间。第一封盖层CAP1可以防止诸如湿气或空气的杂质从外部渗入。
例如，第一封盖层CAP1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的一种。
低折射层LRL可以设置在第一封盖层CAP1和第二封盖层CAP2之间。低折射层LRL可以再循环从颜色转换层CCL提供的光，从而改善光效率。为此，低折射层LRL可以具有比颜色转换层CCL的折射率低的折射率。
根据一个或多个实施方式，低折射层LRL可以包括基础树脂和分散在基础树脂中的中空颗粒。中空颗粒可以包括中空的硅土颗粒。可选地，中空颗粒可以是由致孔剂形成的孔，但本公开不一定限于此。此外，低折射层LRL可以包括锌氧化物(ZnOx)颗粒、二氧化钛(TiOx)颗粒和纳米硅酸盐颗粒中的一种，但是本公开不一定限于此。
第二封盖层CAP2可以设置在低折射层LRL上。第二封盖层CAP2可以防止诸如湿气或空气的杂质从外部渗入。第二封盖层CAP2可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的一种。
滤色器层CFL可以设置在第二封盖层CAP2上。滤色器层CFL可以包括滤色器CF(CF1、CF2和CF3)、以及外涂层OC。
第一滤色器CF1可以对应于第一像素PXL1的颜色设置成遍及第一发射区域EMA1和非发射区域NEA。第一滤色器CF1允许与第一像素PXL1的颜色对应的光透射穿过第一滤色器CF1，并且允许与第二像素PXL2和第三像素PXL3的颜色对应的光不透射穿过第一滤色器CF1。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以在非发射区域NEA中顺序地堆叠。
外涂层OC可以设置在滤色器CF1、CF2和CF3之上。外涂层OC可以防止湿气或空气渗入到下部构件中。此外，外涂层OC可以保护以上描述的下部构件不受诸如灰尘的异物的影响。
根据一个或多个实施方式，外涂层OC可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于以上描述的示例。
图11是示出包括在图7所示的像素中的对准电极的示例的概念图。
参考图7和图11，第一对准电极ALE1至第七对准电极ALE7可以沿着第一方向DR1布置。
在发光元件LD1、LD2和LD3的对准工艺中，第一对准信号AS1可以被提供给第一对准电极ALE1、第三对准电极ALE3、第五对准电极ALE5和第七对准电极ALE7，并且第二对准信号AS2可以被提供给第二对准电极ALE2、第四对准电极ALE4和第六对准电极ALE6。例如，第一对准信号AS1和第二对准信号AS2中的一个可以是AC信号，并且第一对准信号AS1和第二对准信号AS2中的另一个可以是接地信号。换言之，可以将不同的对准信号提供给相邻的对准电极。因此，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以通过根据形成在相邻的对准电极之间的电场的力来对准。
用于接收第一对准信号AS1的第一对准电极ALE1可以设置在堤部BNK的第一竖直延伸部分VBNK1的底部上。用于接收第二对准信号AS2的第四对准电极ALE4可以设置在堤部BNK的第二竖直延伸部分VBNK2的底部上。用于接收第一对准信号AS1的第七对准电极ALE7可以设置在堤部BNK的第三竖直延伸部分VBNK3的底部上。
在一个或多个实施方式中，可以将不同的对准信号提供给与彼此相邻的竖直延伸部分的底部重叠的对准电极。这是为了对准配置有三个串联级的发光单元的发光元件。
在一个或多个实施方式中，第一对准电极ALE1、第四对准电极ALE4和第七对准电极ALE7中的每个可以包括第一分支电极BRE1_1、BRE4_1或BRE7_1、以及第二分支电极BRE1_2、BRE4_2或BRE7_2。
如图11所示，第一像素PXL1的第三发光元件LD3可以通过在第四对准电极ALE4的第一分支电极BRE4_1和第三对准电极ALE3之间形成的电场来布置。此外，第二像素PXL2的第一发光元件LD1可以通过由第四对准电极ALE4的第二分支电极BRE4_2和第五对准电极ALE5形成的电场来布置。
因为将相同的信号提供给第一对准电极ALE1的分支电极BRE1_1和BRE1_2，所以在第一竖直延伸部分VBNK1的底部上不形成任何电场，或者根据电场的力可能不明显。因此，发光元件不会在从其位置偏离时被设置在第一竖直延伸部分VBNK1上。类似地，因为将相同的信号提供给第四对准电极ALE4的分支电极BRE4_1和BRE4_2，所以在第二竖直延伸部分VBNK2的底部上不形成任何电场，并且发光元件不会移动到第二竖直延伸部分VBNK2上。同样地，在第三竖直延伸部分VBNK3的底部上不形成任何电场，并且发光元件不会移动到第三竖直延伸部分VBNK3上。
图12是示出包括在图3所示的显示装置中的像素的示例的示意性平面图。图13是示出包括在图12所示的像素中的对准电极的示例的概念图。
在图12和图13中，与参考图7和图11描述的部件相同的部件由相同的附图标记表示，并且将省略它们的重叠描述。
参考图12和图13，在第一对准电极ALE1'、第四对准电极ALE4'和第七对准电极ALE7'中的每个在其中与堤部BNK重叠的区域中，第一对准电极ALE1'、第四对准电极ALE4'和第七对准电极ALE7'中的每个不分支开。
在一个或多个实施方式中，如图13所示，第一对准电极ALE1'、第四对准电极ALE4'和第七对准电极ALE7'中的每个的在第一方向DR1上的宽度可以大于其它的对准电极ALE2、ALE3、ALE5和ALE6中的每个的在第一方向DR1上的宽度。例如，在第一竖直延伸部分VBNK1的底部上的第一对准电极ALE1'可以具有管形状。因此，可以更有效地去除第一竖直延伸部分VBNK1的底部上的电场。
图14和图15是示出包括在图3所示的显示装置中的像素的示例的示意性平面图。图16是示出图15所示的部分区域的示例的示意性剖视图。
在图14、图15和图16中，与参考图7、图8和图10A描述的部件相同的部件由相同的附图标记表示，并且将省略它们的重叠描述。
参考图14、图15和图16，第一对准电极ALE1”、第四对准电极ALE4”和第七对准电极ALE7”中的每个可以包括第一子电极SUE1_1、SUE4_1或SUE7_1以及第二子电极SUE1_2、SUE4_2或SUE7_2。
第一子电极SUE1_1、SUE4_1或SUE7_1和第二子电极SUE1_2、SUE4_2或SUE7_2可以彼此间隔开。例如，第四对准电极ALE4”的第一子电极SUE4_1可以与第一像素PXL1的第三发光元件LD3和第二竖直延伸部分VBNK2重叠，并且第四对准电极ALE4”的第二子电极SUE4_2可以与第二像素PXL2的第一发光元件LD1和第二竖直延伸部分VBNK2重叠。第四对准电极ALE4”的第一子电极SUE4_1和第四对准电极ALE4”的第二子电极SUE4_2可以彼此间隔开。
在对准工艺中，可以向第一对准电极ALE1”的第一子电极SUE1_1和第二子电极SUE1_2提供相同的对准信号。随后，在显示装置中，第一子电极SUE1_1可以通过第十一接触孔CNT11连接到第二电力线PL2，并且第二子电极SUE1_2可以通过第十二接触孔CNT12连接到第一像素PXL1的第二晶体管电极TE2。即，在对准完成之后，第一子电极SUE1_1和第二子电极SUE1_2可以用作传送不同信号的桥接电极。
类似地，在对准工艺中，可以向第四对准电极ALE4”的第一子电极SUE4_1和第二子电极SUE4_2提供相同的对准信号。随后，在显示装置中，第一子电极SUE4_1可以通过第十三接触孔CNT13连接到第二电力线PL2，并且第二子电极SUE4_2可以通过第十四接触孔CNT14连接到第二像素PXL2的第二晶体管电极TE2。即，在对准完成之后，第一子电极SUE4_1和第二子电极SUE4_2可以用作传送不同信号的桥接电极。
在对准工艺中，可以向第七对准电极ALE7”的第一子电极SUE7_1和第二子电极SUE7_2提供相同的对准信号。随后，在显示装置中，第一子电极SUE7_1可以通过第十五接触孔CNT15连接到第二电力线PL2，并且第二子电极SUE7_2可以通过第十六接触孔CNT16连接到另一像素的第二晶体管电极TE2。
如图15和图16所示，第一像素PXL1的第一像素电极PE1可以通过第八接触孔CNT8'电连接到第一对准电极ALE1”的第二子电极SUE1_2。第一像素PXL1的第二像素电极PE2可以通过第九接触孔CNT9'电连接到第四对准电极ALE4”的第一子电极SUE4_1。
因此，子电极用作在像素电极PE1和PE2和下部部件之间进行连接的桥接电极，从而可以降低信号传送中的功率损失。
图17至图20是示出根据本公开的一个或多个实施方式的制造显示装置的方法的示意性平面图。
参考图17至图20，制造显示装置的方法包括：在衬底SUB上形成在第一方向DR1上布置同时彼此间隔开的第一对准电极ALE1至第七对准电极ALE7(参见图17)；在第一对准电极ALE1至第七对准电极ALE7上形成限定第一发射区域EMA1和第二发射区域EMA2的堤部BNK(参见图18)；在第一发射区域EMA1和第二发射区域EMA2中提供发光元件LD(参见图19)；以及通过使用对准信号来布置发光元件LD(参见图20)。
如图17所示，可以在衬底SUB上形成第一对准电极ALE1至第七对准电极ALE7。例如，第一对准电极ALE1至第七对准电极ALE7可以通过使用掩模对导电材料图案化来形成。第一对准电极ALE1至第七对准电极ALE7中的每个可以通过接触孔CNT1至CNT7之中的相应接触孔连接到向其传送相应对准信号的信号线。
如图18所示，可以形成限定第一像素PXL1的第一发射区域EMA1和第二像素PXL2的第二发射区域EMA2的堤部BNK。可以通过使用掩模对包括光阻挡材料的有机材料进行图案化来形成堤部BNK。
在一个或多个实施方式中，第一对准电极ALE1可以与堤部BNK的第一竖直延伸部分VBNK1和第一发射区域EMA1重叠，第四对准电极ALE4可以与堤部BNK的第一发射区域EMA1、第二发射区域EMA2和第二竖直延伸部分VBNK2重叠，并且第七对准电极ALE7可以与堤部BNK的第三竖直延伸部分VBNK3重叠。
如图19所示，可以在第一发射区域EMA1和第二发射区域EMA2中提供发光元件LD。在一个或多个实施方式中，包括发光元件LD的作为挥发性溶剂的油墨可以被输入到第一发射区域EMA1和第二发射区域EMA2(其是由堤部BNK限定的空间)。发光元件LD可以通过喷墨印刷工艺、狭缝涂布工艺或其它各种工艺来输入。
如图20所示，可以将第一对准信号AS1施加到第一对准电极ALE1、第三对准电极ALE3、第五对准电极ALE5和第七对准电极ALE7，并且可以将第二对准信号AS2施加到第二对准电极ALE2、第四对准电极ALE4和第六对准电极ALE6。因此，发光元件LD可以布置为第一串联级SET1的第一发光元件LD1、第二串联级SET2的第二发光元件LD2、以及第三串联级SET3的第三发光元件LD3。
在与第一竖直延伸部分VBNK1、第二竖直延伸部分VBNK2和第三竖直延伸部分VBNK3重叠的部分处可以不形成任何电场。因此，发光元件LD可以不设置在第一竖直延伸部分VBNK1、第二竖直延伸部分VBNK2和第三竖直延伸部分VBNK3上。
在第一发光元件LD1、第二发光元件LD2和第三发光元件LD3对准之后，可以使溶剂挥发或通过另一工艺将其去除。
随后，在一个或多个实施方式中，可以切割第二对准电极ALE2、第三对准电极ALE3、第五对准电极ALE5和第六对准电极ALE6中的每个的两端。因此，如图7所示，第二对准电极ALE2、第三对准电极ALE3、第五对准电极ALE5和第六对准电极ALE6中的每个可以包括切割的端部分CB。例如，第二对准电极ALE2、第三对准电极ALE3、第五对准电极ALE5和第六对准电极ALE6可以作为虚设电极具有浮置状态。
如上所述，在根据本公开的实施方式的显示装置及其制造方法中，对准电极(例如，第一对准电极ALE1、第四对准电极ALE4和第七对准电极ALE7)被设置成使得第一对准信号和第二对准信号中的仅一个被传送到与堤部BNK的竖直延伸部分中的每个重叠的对准电极中的每个。因此，在发光元件的对准工艺中，可以去除形成在堤部的底部上的电场。因此，在形成第一串联级至第三串联级的发光元件的布置中，可以减少或最小化发光元件在从其位置偏离时被设置在堤部BNK(例如，竖直延伸部分VBNK)上的布置缺陷。
在本文中已经公开了示例性实施方式，并且尽管使用了特定的术语，但是它们仅以概述性和描述性的含义使用，并且将仅以概述性和描述性的含义进行解释，而不是出于限制的目的。在一些情况下，如对于本领域的普通技术人在提交本申请时显而易见的是，除非另有明确指示，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域的技术人员将理解，在不背离如所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上做出各种改变。

Claims (10)

1.显示装置，其特征在于，包括：
第一对准电极、第二对准电极、第三对准电极和第四对准电极，在第一发射区域中沿着第一方向顺序地布置同时彼此间隔开；
堤部，在所述第一对准电极、所述第二对准电极、所述第三对准电极和所述第四对准电极上，所述堤部包括在所述第一方向上延伸的第一水平延伸部分和第二水平延伸部分以及在与所述第一方向交叉的第二方向上延伸的第一竖直延伸部分、第二竖直延伸部分和第三竖直延伸部分，所述堤部将所述第一发射区域和第二发射区域分隔开；
第一发光元件，与所述第一对准电极和所述第二对准电极重叠；
第二发光元件，与所述第二对准电极和所述第三对准电极重叠；以及
第三发光元件，与所述第三对准电极和所述第四对准电极重叠，
其中，所述第一对准电极与所述第一竖直延伸部分和所述第一发射区域重叠，以及
其中，所述第四对准电极与所述第一发射区域、所述第二发射区域和所述第二竖直延伸部分重叠。
2.根据权利要求1所述的显示装置，其特征在于，在对准所述第一发光元件、所述第二发光元件和所述第三发光元件时，所述第一对准电极和所述第三对准电极配置成接收第一对准信号，并且所述第二对准电极和所述第四对准电极配置成接收第二对准信号。
3.根据权利要求2所述的显示装置，其特征在于，所述第一对准信号不同于所述第二对准信号，以及
其中，所述第一对准电极的平面形状与所述第四对准电极的平面形状相同。
4.根据权利要求3所述的显示装置，其特征在于，所述第一对准电极和所述第四对准电极中的每个包括在所述第二方向上延伸并且与所述堤部重叠的第一分支电极和第二分支电极。
5.根据权利要求4所述的显示装置，其特征在于，所述第一分支电极和所述第二分支电极分别与彼此相邻的发射区域重叠。
6.根据权利要求2所述的显示装置，其特征在于，在所述第一发射区域和所述第二发射区域中的每个中，还包括沿着所述第一方向彼此间隔开的第一像素电极、第一连接电极、第二连接电极和第二像素电极。
7.根据权利要求6所述的显示装置，其特征在于，所述第一发光元件并联连接在所述第一像素电极和所述第一连接电极之间，
其中，所述第二发光元件并联连接在所述第一连接电极和所述第二连接电极之间，以及
其中，所述第三发光元件并联连接在所述第二连接电极和所述第二像素电极之间。
8.根据权利要求7所述的显示装置，其特征在于，所述第一像素电极与所述第一对准电极的一部分重叠，
其中，所述第一连接电极与所述第二对准电极的一部分重叠，
其中，所述第二连接电极与所述第三对准电极的一部分重叠，以及
其中，所述第二像素电极与所述第四对准电极的一部分重叠。
9.根据权利要求2所述的显示装置，其特征在于，还包括在所述第二发射区域中沿着所述第一方向顺序地布置同时彼此间隔开的第五对准电极、第六对准电极和第七对准电极，
其中，所述第七对准电极与所述第二发射区域和所述第三竖直延伸部分重叠。
10.根据权利要求2所述的显示装置，其特征在于，所述第四对准电极包括：
第一子电极，与所述第三发光元件和所述第二竖直延伸部分重叠；以及
第二子电极，与所述第一子电极间隔开，所述第二子电极与所述第二竖直延伸部分和所述第二发射区域重叠。
CN202321605037.8U 2022-06-24 2023-06-25 显示装置 Active CN220382103U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220077715A KR20240001747A (ko) 2022-06-24 2022-06-24 표시 장치 및 이의 제조 방법
KR10-2022-0077715 2022-06-24

Publications (1)

Publication Number Publication Date
CN220382103U true CN220382103U (zh) 2024-01-23

Family

ID=89322445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321605037.8U Active CN220382103U (zh) 2022-06-24 2023-06-25 显示装置

Country Status (3)

Country Link
US (1) US20230420628A1 (zh)
KR (1) KR20240001747A (zh)
CN (1) CN220382103U (zh)

Also Published As

Publication number Publication date
US20230420628A1 (en) 2023-12-28
KR20240001747A (ko) 2024-01-04

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
CN113302742A (zh) 显示装置
CN113454784A (zh) 发光元件和包括其的显示装置
CN115223458A (zh) 像素及包括其的显示装置
CN220382103U (zh) 显示装置
CN220830645U (zh) 显示设备
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
US20240097074A1 (en) Display device
EP4152387A1 (en) Display device
EP4138536A2 (en) Tiled display device
EP4235780A1 (en) Display device and manufacturing method for the same
CN117352529A (zh) 显示装置和制造该显示装置的方法
US20230307461A1 (en) Display device
EP4089730A1 (en) Display device and method of fabricating the same
EP4207322A1 (en) Display device and method of fabricating the same
KR20230059882A (ko) 표시 장치 및 그 제조 방법
KR20230088598A (ko) 표시 장치 및 이의 제조 방법
KR20240036781A (ko) 표시 장치 및 그 제조 방법
KR20240018013A (ko) 표시 장치
KR20230102037A (ko) 표시 장치
CN113644090A (zh) 显示装置
KR20230033185A (ko) 표시 장치, 발광 소자의 제조 방법, 및 이에 따라 제조된 발광 소자를 포함하는 표시 장치의 제조 방법
KR20230156219A (ko) 화소, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법
CN117650154A (zh) 显示装置及其制造方法
KR20240033780A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant