CN117650154A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN117650154A
CN117650154A CN202311102177.8A CN202311102177A CN117650154A CN 117650154 A CN117650154 A CN 117650154A CN 202311102177 A CN202311102177 A CN 202311102177A CN 117650154 A CN117650154 A CN 117650154A
Authority
CN
China
Prior art keywords
layer
light emitting
electrode
emitting element
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311102177.8A
Other languages
English (en)
Inventor
李炫旭
裵城槿
朴章淳
宋明勋
李太熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117650154A publication Critical patent/CN117650154A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供显示装置及其制造方法。实施例涉及的显示装置可以包括配置在基板上的多个像素。所述多个像素分别可以包括：第一对齐电极和第二对齐电极，位于所述基板上，彼此被间隔开；第一绝缘层，配置在所述第一对齐电极和所述第二对齐电极上；发光元件，位于所述第一对齐电极与所述第二对齐电极之间的所述第一绝缘层上；虚设图案，位于所述第一绝缘层与所述发光元件之间；第二绝缘层，位于所述发光元件上，使所述发光元件的第一端部和第二端部露出；第一电极，与所述发光元件的所述第一端部电连接；以及第二电极，与所述第一电极间隔开，与所述发光元件的所述第二端部电连接。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置及其制造方法。
背景技术
近几年，随着高度关注信息显示，正在持续进行对于显示装置的研究。
发明内容
本发明可以提供一种可提高可靠性的显示装置。
此外，本发明可以提供一种制造上述的显示装置的方法。
实施例涉及的显示装置可以包括配置在基板上的多个像素。所述多个像素分别可以包括：第一对齐电极和第二对齐电极，位于所述基板上，彼此被间隔开；第一绝缘层，配置在所述第一对齐电极和所述第二对齐电极上；发光元件，位于所述第一对齐电极与所述第二对齐电极之间的所述第一绝缘层上；虚设图案，位于述第一绝缘层与所述发光元件之间；第二绝缘层，位于所述发光元件上，使所述发光元件的第一端部和第二端部露出；第一电极，与所述发光元件的所述第一端部电连接；以及第二电极，与所述第一电极间隔开，与所述发光元件的所述第二端部电连接。
在实施例中，可以是，所述虚设图案位于被所述第一绝缘层和所述发光元件包围的空洞内。
在实施例中，可以是，所述虚设图案具有与所述第二绝缘层相同的宽度。
在实施例中，可以是，所述虚设图案在所述空洞内包括依次层叠的第一虚设层、第二虚设层以及第三虚设层。
在实施例中，可以是，所述第一虚设层位于所述第一绝缘层上而与所述第一绝缘层接触。可以是，所述第三虚设层位于所述发光元件的背面而与所述发光元件的所述背面接触。可以是，所述第二虚设层位于所述第一虚设层与所述第三虚设层之间。
在实施例中，可以是，所述第一虚设层和所述第三虚设层包括与所述第二绝缘层相同的物质，所述第二虚设层包括与所述第二绝缘层不同的物质。
在实施例中，可以是，所述第一虚设层、所述第三虚设层和所述第二绝缘层包括无机绝缘物质，所述第二虚设层包括有机绝缘物质。
在实施例中，可以是，所述虚设图案在所述空洞内被设置成与所述第二绝缘层对应。
在实施例中，可以是，所述空洞包括第一开口部和第二开口部且在所述第一开口部与所述第二开口部之间夹着所述虚设图案。可以是，所述第一开口部被设置成与所述发光元件的所述第一端部对应，所述第二开口部被设置成与所述发光元件的第二端部对应。
在实施例中，可以是，在截面上观察时，所述虚设图案具有包括倾斜率不同的侧面的多边形形状。
在实施例中，可以是，所述虚设图案填充整个所述空洞。
在实施例中，可以是，所述多个像素分别还包括：第三绝缘层，配置在所述第二绝缘层上。可以是，所述第三绝缘层覆盖所述第一电极和所述第二电极之中的一个，所述第一电极和所述第二电极之中的另一个位于所述第三绝缘层上。
在实施例中，可以是，所述虚设图案在所述空洞内被设置成与所述第一对齐电极和所述第二对齐电极之中的一个相邻。
在实施例中，可以是，所述第一电极和所述第二电极在其间夹着所述第二绝缘层而被间隔开。
在实施例中，可以是，所述第一电极和所述第二电极在所述空洞内在其间夹着所述虚设图案而被间隔开。
在实施例中，可以是，所述多个像素分别还包括：发光区域，所述发光元件位于所述发光区域中；不发光区域；第一坝部，位于所述不发光区域中，包括与所述发光区域对应的开口；色变换层，位于所述第一电极和所述第二电极的上部，在所述发光区域中被设置成与所述发光元件对应，包括色变换粒子；第二坝部，在所述不发光区域中位于所述第一坝部上，包围所述色变换层；以及滤色器层，位于所述色变换层上，从而使从所述色变换层射出的光选择性地透过。
实施例涉及的显示装置的制造方法可以包括如下的步骤来制造所述显示装置，即，包括：在基板上形成彼此间隔开来配置的第一对齐电极和第二对齐电极的步骤；在所述第一对齐电极和所述第二对齐电极上形成第一绝缘层的步骤；在所述第一对齐电极与所述第二对齐电极之间的所述第一绝缘层上对齐发光元件的步骤；在所述发光元件和所述第一绝缘层上形成第一层且所述第一层在被所述发光元件和所述第一绝缘层包围的空洞内分别位于所述发光元件的背面和所述第一绝缘层的一面上的步骤；在所述第一层上形成第二层且所述第二层在所述空洞内填充位于所述发光元件的背面的所述第一层与位于所述第一绝缘层的一面上的所述第一层之间的步骤；进行干式蚀刻工序来去除位于所述发光元件的上表面上的所述第一层上的所述第二层的步骤；以及进行光刻工序来去除所述第一层的一部分来在所述发光元件的所述上表面形成第二绝缘层的步骤。可以是，在形成所述第二绝缘层的步骤中，去除位于所述空洞内的所述第一层和所述第二层各自的一部分来形成虚设图案。
在实施例中，可以是，所述虚设图案在所述空洞内包括位于所述第一绝缘层上的第一虚设层、位于所述发光元件的所述背面的第三虚设层以及位于所述第一虚设层与所述第三虚设层之间的第二虚设层。
在实施例中，可以是，所述第一虚设层和所述第三虚设层包括与所述第二绝缘层相同的物质，所述第二虚设层包括与所述第二绝缘层不同的物质。
在实施例中，可以是，所述第一虚设层、所述第三虚设层和所述第二绝缘层包括无机绝缘物质，所述第二虚设层包括有机绝缘物质。
(发明效果)
根据实施例，在被发光元件以及位于其下部的绝缘层包围的空洞(作为一例，是空间或缝隙)内配置虚设图案，从而在所述空洞内防止第一电极与第二电极短路的不良，由此可以提高显示装置的可靠性。
此外，根据实施例，可以提供上述的显示装置的制造方法。
实施例涉及的效果并不限于以上例示的内容，在本说明书内包括更多的各种效果。
附图说明
图1是示意性表示实施例涉及的发光元件的立体图。
图2是图1的发光元件的示意性的剖视图。
图3是表示实施例涉及的显示装置的示意性的平面图。
图4和图5是表示图3所示的各个像素所包括的构成要素的电连接关系的示意性的电路图。
图6是表示实施例涉及的像素的显示元件层的示意性的平面图。
图7是沿着图6的Ⅰ～Ⅰ′线的示意性的剖视图。
图8至图12是沿着图6的Ⅱ～Ⅱ′线的示意性的剖视图。
图13a至图13d是图8的EA部分的示意性的放大图。
图14是沿着图6的Ⅲ～Ⅲ′线的示意性的剖视图。
图15是沿着图6的Ⅳ～Ⅳ′线的示意性的剖视图。
图16是沿着图6的Ⅴ～Ⅴ′线的示意性的剖视图。
图17和图18表示实施例涉及的像素，是与图6的Ⅱ～Ⅱ′线对应的示意性的剖视图。
图19至图27用于说明实施例涉及的显示装置的制造方法，是与图6的Ⅱ～Ⅱ′线及Ⅳ～Ⅳ′线对应的示意性的剖视图。
具体实施方式
本发明可以实现各种变更且可以具有各种形态，在附图中例示特定实施例，在此进行详细说明。但是，这并不是要将本发明限定于特定的公开形态，应理解为包括本发明的技术范围所包括的所有变更、等同物以及代替物。
说明各附图的同时，对于类似的构成要素使用了类似的符号。在附图中，为了明确说明本发明，比实际情况放大示出了结构物的尺寸。第一、第二等用语可以用于说明各种构成要素，但是所述的构成要素不应限于所述的用语。仅为了将一个构成要素区别于其他构成要素的目的而使用所述的用语。例如，在不超出本发明的权利范围的同时，第一构成要素可以被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。
在本申请中，“包括”或者“具有”等用语应理解为是指代说明书上记载的特征、数字、步骤、操作、构成要素、部件或者它们的组合的存在，并不是事先排除一个或者其以上的其他特征、数字、步骤、操作、构成要素、部件或者它们的组合的存在或附加可能性。此外，在层、膜、区域、板等部分位于其他部分上的情况下，不仅包括直接位于其他部分上的情况，还包括其间包括其他部分的情况。此外，在本说明书中，在层、膜、区域、板等部分形成在其他部分上(on)的情况下，形成的方向并不限于上部方向，包括在侧面方向或下部方向上形成的情况。相反，在层、膜、区域、板等部分位于其他部分下的情况下，不仅包括直接位于其他部分下的情况，还包括其间存在其他部分的情况。
在本申请中，在提及“某一构成要素(作为一例，是“第一构成要素”)与其他构成要素(作为一例，是“第二构成要素”)(功能性地或可进行通信地)连接((operatively orcommunicatively)coupled with/to)或者连接着(connected to)”时，应理解为所述某一构成要素与所述其他构成要素直接连接或者通过其他构成要素(作为一例，是“第三构成要素”)被连接。相反，在提及“某一构成要素(作为一例，是“第一构成要素”)与其他构成要素(作为一例，是“第二构成要素”)直接连接或者直接连接着”时，应理解为在所述某一构成要素与所述其他构成要素之间不存在其他构成要素(作为一例，是“第三构成要素”)。
以下，参照附图，详细说明本发明的优选实施例以及优选实施例以外的为了使本领域技术人员容易理解本发明的内容而所需的事项。在以下的说明中，单数的表述在文中没有明确指出仅包括单数的情况下还包括多数的表述。
图1是表示实施例涉及的发光元件LD的示意性的立体图，图2是图1的发光元件LD的示意性的剖视图。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13以及介于第一半导体层11与第二半导体层13之间的活性层12。作为一例，发光元件LD可以被实现为依次层叠了第一半导体层11、活性层12和第二半导体层13的发光层叠体(或层叠图案)。发光元件LD的种类和/或形状并不限于图1所示的实施例。
发光元件LD可以被设置为在一方向上延伸的形状。若将发光元件LD的延伸方向称为长度方向，则发光元件LD可以包括沿着长度方向彼此相向的第一端部EP1和第二端部EP2。在发光元件LD的第一端部EP1可以设置第一半导体层11和第二半导体层13之中的一个半导体层，在发光元件LD的第二端部EP2可以设置第一半导体层11和第二半导体层13之中的其余半导体层。作为一例，在发光元件LD的第一端部EP1可以设置第二半导体层13，在发光元件LD的第二端部EP2可以设置第一半导体层11。
发光元件LD可以被设置为各种形状。作为一例，如图1所示，发光元件LD可以具有在长度方向上长(或纵横比大于1)的杆形状(rod-like shape)、棒形状(bar-like shape)或柱形状。作为其他例，发光元件LD可以具有在长度方向上短(或纵横比小于1)的杆形状、棒形状或柱形状。作为又一例，发光元件LD可以具有纵横比为1的杆形状、棒形状或柱形状。
这种发光元件LD作为一例可以包括制作成超小型的发光二极管(light emittingdiode，LED)，该发光二极管小到具有纳米级别(nano scale)(或纳米)至微米级别(microscale)(或微米)程度的直径D和/或长度L的程度。
在发光元件LD为沿着长度方向长(即，纵横比大于1)的情况下，发光元件LD的直径D可以是0.5μm至6μm程度，其长度L可以是1μm至10μm程度。但是，发光元件LD的直径D和长度L并不限于此，发光元件LD的大小可以变更为符合于适用发光元件LD的照明装置或自发光显示装置的要求条件(或设计条件)。
第一半导体层11作为一例可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任一种半导体材料，可以是掺杂了如Si、Ge、Sn等这样的第一导电性掺杂剂(或n型掺杂剂)的n型半导体层。但是，构成第一半导体层11的物质并不限于此，除此以外也可以由各种物质构成第一半导体层11。
活性层12可以配置在第一半导体层11上，可以形成为单一或多重量子阱(quantumwells)结构。作为一例，在活性层12形成为多重量子阱结构的情况下，所述活性层12可以是以阻挡层(barrier layer，未图示)、压力强化层(strain reinforcing layer)和阱层(well layer)作为一个单元周期性地反复层叠的结构。压力强化层可以具有比阻挡层还小的晶格常数，从而进一步强化向阱层施加的压力(作为一例，是压缩压力)。但是，活性层12的结构并不限于上述的实施例。
活性层12可以射出具有400nm至900nm的波长的光，可以使用双异质结构(doublehetero structure)。在实施例中，也可以沿着发光元件LD的长度方向在活性层12的上部和/或下部形成掺杂了导电性掺杂剂的包覆层(clad layer)。作为一例，包覆层可以由AlGaN层或InAlGaN层形成。根据实施例，在形成活性层12时可以利用AlGaN、InAlGaN等物质，除此以外也可以由各种物质构成活性层12。活性层12可以包括与第一半导体层11接触的第一面以及与第二半导体层13接触的第二面。
若向发光元件LD的第一端部EP1和第二端部EP2施加预定电压以上的电场，则在活性层12中电子-空穴对结合的同时发光元件LD会发光。利用这种原理来控制发光元件LD的发光，从而可以将发光元件LD用作如显示装置的像素这样的各种发光装置的光源(或发光源)。
第二半导体层13可以配置在活性层12的第二面上，包括与第一半导体层11不同类型的半导体层。作为一例，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，可以包括掺杂了如Mg、Zn、Ca、Sr、Ba等这样的第二导电性掺杂剂(或p型掺杂剂)的p型半导体层。但是，构成第二半导体层13的物质并不限于此，除此以外也可以由各种物质构成第二半导体层13。
在实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有彼此不同的厚度。作为一例，沿着发光元件LD的长度方向，第一半导体层11可以具有比第二半导体层13相对厚的厚度。由此，发光元件LD的活性层12可以比第一半导体层11的下部面更靠近第二半导体层13的上部面。
在图1和图2中示出了第一半导体层11和第二半导体层13分别由一层构成的情况，但是并不限于此。在实施例中，根据活性层12的物质，第一半导体层11和第二半导体层13分别还可以包括一个以上的层，作为一例还可以包括包覆层和/或TSBR(tensile strainbarrier reducing，拉伸应变减小)层。TSBR层可以是配置在晶格结构不同的半导体层之间而起到用于减小晶格常数(lattice constant)差的缓冲作用的压力(strain)缓和层。TSBR层可以由如p-GaInP、p-AlInP、p-AlGaInP等这样的p型半导体层构成，但是并不限于此。
根据实施例，发光元件LD除了上述的第一半导体层11、活性层12和第二半导体层13以外还可以进一步包括配置在所述第二半导体层13的上部的接触电极(未图示，以下称为“第一接触电极”)。此外，根据其他实施例，发光元件LD还可以进一步包括配置在第一半导体层11的一端的另一接触电极(未图示，以下称为“第二接触电极”)。
第一接触电极和第二接触电极分别可以是欧姆(ohmic)接触电极，但是并不限于此。根据实施例，第一接触电极和第二接触电极可以是肖特基(schottky)接触电极。第一接触电极和第二接触电极可以包括导电性物质。例如，第一接触电极和第二接触电极可以包括单独或混合铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)和它们的氧化物或合金等来加以使用的不透明金属，但是并不限于此。根据实施例，第一接触电极和第二接触电极还可以包括如铟锡氧化物(indium tin oxide，ITO)、铟锌氧化物(indium zinc oxide，IZO)、锌氧化物(zinc oxide，ZnOx)、铟镓锌氧化物(indium gallium zinc oxide，IGZO)或铟锡锌氧化物(indium tin zinc oxide，ITZO)这样的透明导电性氧化物。在此，锌氧化物(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。
第一接触电极和第二接触电极所包括的物质可以彼此相同或不同。第一接触电极和第二接触电极实质上可以透明或半透明。由此，由发光元件LD生成的光可以分别透过第一接触电极和第二接触电极而被射出到发光元件LD的外部。根据实施例，在由发光元件LD生成的光不透过第一接触电极和第二接触电极而是通过除了所述发光元件LD的第一端部EP1和第二端部EP2以外的区域被射出到所述发光元件LD的外部的情况下，所述第一接触电极和所述第二接触电极也可以包括不透明金属。
在实施例中，发光元件LD还可以包括绝缘膜14。但是，根据实施例，绝缘膜14也可以被省略，还可以被设置成仅覆盖第一半导体层11、活性层12和第二半导体层13之中的一部分。
绝缘膜14可以防止活性层12可能与除了第一半导体层11和第二半导体层13以外的导电性物质接触而产生的短路。此外，绝缘膜14可以最小化发光元件LD的表面缺陷来提高发光元件LD的寿命和发光效率。此外，在密集地配置多个发光元件LD的情况下，绝缘膜14可以防止可能会在发光元件LD之间产生的不期望的短路。若活性层12可以防止与外部的导电性物质发生短路，则并不限定是否具备绝缘膜14。
绝缘膜14可以被设置成包围包括第一半导体层11、活性层12和第二半导体层13的发光层叠体的整个外周面的形态。
在上述的实施例中，说明了绝缘膜14被设置成包围第一半导体层11、活性层12和第二半导体层13各自的外周面的整体的形态，但是并不限于此。根据实施例，在发光元件LD包括第一接触电极的情况下，绝缘膜14可以包围第一半导体层11、活性层12、第二半导体层13和第一接触电极各自的外周面的整体。此外，根据其他实施例，绝缘膜14也可以不包围所述第一接触电极的整个外周面、或者仅包围所述第一接触电极的外周面的一部分且不包围所述第一接触电极的外周面的其余部分。此外，根据实施例，在发光元件LD的第一端部EP1配置第一接触电极且在所述发光元件LD的第二端部EP2配置第二接触电极的情况下，绝缘膜14也可以使所述第一接触电极和所述第二接触电极各自的至少一区域露出。
绝缘膜14可以包括透明的绝缘物质。例如，绝缘膜14可以包括选自由硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、钛氧化物(TiOx)、铪氧化物(HfOx)、锶钛氧化物(SrTiOx)、钴氧化物(CoxOy)、镁氧化物(MgO)、锌氧化物(ZnOx)、钌氧化物(RuOx)、镍氧化物(NiO)、钨氧化物(WOx)、钽氧化物(TaOx)、钆氧化物(GdOx)、锆氧化物(ZrOx)、镓氧化物(GaOx)、钒氧化物(VxOy)、ZnO:Al、ZnO:B、InxOy:H、铌氧化物(NbxOy)、氟化镁(MgFX)、氟化铝(AlFx)、铝基有机无机复合(Alucone)高分子膜、钛氮化物(TiN)、钽氮化物(TaN)、铝氮化物(AlNx)、镓氮化物(GaN)、钨氮化物(WN)、铪氮化物(HfN)、铌氮化物(NbN)、钆氮化物(GdN)、锆氮化物(ZrN)和钒氮化物(VN)等形成的组中的一种以上的绝缘物质，但是并不限于此，可以将具有绝缘性的各种材料用作所述绝缘膜14的材料。
绝缘膜14可以被设置成单层形态或者被设置成包括双层的多层形态。作为一例，在绝缘膜14由包括依次层叠的第一绝缘层和第二绝缘层的双层构成的情况下，所述第一绝缘层和所述第二绝缘层可以由彼此不同的物质(或材料)构成且可以通过不同的工序形成。根据实施例，所述第一绝缘层和所述第二绝缘层也可以包括相同的物质而通过连续的工序形成。
根据实施例，发光元件LD也可以通过芯体-壳体(core-shell)结构的发光图案来实现。
上述的发光元件LD可以被用作各种显示装置的发光源(或光源)。发光元件LD可以经过表面处理过程来制造。例如，在将多个发光元件LD混合到流动性溶液(或溶剂)中来供给到各个像素区域(作为一例，是各像素的发光区域或各子像素的发光区域)时，可以对各个发光元件LD进行表面处理使得所述多个发光元件LD不会不均匀地凝聚在所述溶液内并且可以被均匀地喷射。
包括上述的发光元件LD的发光部(发光装置或发光单元)可以被利用在如显示装置那样需要光源的各种种类的电子装置中。
图3是表示实施例涉及的显示装置DD的示意性的平面图。
在图3中，为了便于说明，以显示图像的显示区域DA为中心简单示出了显示装置DD(作为一例，是所述显示装置DD所具备的显示面板DP)的结构。显示装置DD可以是具有第一方向DR1上的短边和第二方向DR2上的长边的四边形形状，但是显示装置DD的形状并不限于此。
参照图1至图3，显示装置DD可以根据驱动发光元件LD的方式而被分类为被动矩阵型(passive matrix type)显示装置和主动矩阵型(active matrix type)显示装置。作为一例，在以主动矩阵型实现显示装置DD的情况下，各个像素PXL可以包括控制向发光元件LD供给的电流量的驱动晶体管以及向所述驱动晶体管传递数据信号的开关晶体管等。
显示面板DP(或显示装置DD)可以包括基板SUB以及配置在基板SUB上的多个像素PXL。各个像素PXL可以包括多个子像素SPXL。各个子像素SPXL可以包括至少一个发光元件LD。
基板SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是设置显示图像的多个像素PXL的区域。非显示区域NDA可以是设置用于驱动各个像素PXL(或子像素SPXL)的驱动部以及连接各个像素PXL与驱动部的布线部的一部分的区域。
非显示区域NDA可以被设置成与显示区域DA相邻。非显示区域NDA可以设置在显示区域DA的至少一侧。作为一例，非显示区域NDA可以包围显示区域DA的周围(或边缘位置)。在非显示区域NDA中可以设置与各个像素PXL连接的布线部以及与布线部连接且用于驱动所述像素PXL的驱动部。
布线部可以电连接驱动部与各个像素PXL。布线部可以包括向各像素PXL提供信号且与各像素PXL连接的多个信号布线(作为一例，是与扫描线、数据线等连接的扇出布线)。根据实施例，布线部可以为了实时地补偿各像素PXL的电特性变化而包括与各像素PXL连接的多个信号布线(作为一例，是与控制线、感测线等连接的扇出布线)。布线部可以包括向各像素PXL供给预定电压而与连接至各像素PXL的多个电源布线连接的扇出布线。
基板SUB可以包括透明绝缘物质而使光透过。基板SUB可以是刚性(rigid)基板或柔性(flexible)基板。
刚性基板例如可以是玻璃基板、石英基板、玻璃陶瓷基板和晶质玻璃基板之中的一个。
柔性基板可以是包括高分子有机物的膜基板和塑料基板之中的一个。例如，柔性基板可以包括聚苯乙烯(polystyrene)、聚乙烯醇(polyvinyl alcohol)、聚甲基丙烯酸甲酯(Polymethyl methacrylate)、聚醚砜(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyetherimide)、聚萘二甲酸乙二醇酯(polyethylenenaphthalate)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)、三醋酸纤维素(triacetate cellulose)和醋酸丙酸纤维素(celluloseacetate propionate)之中的至少一种。
基板SUB上的一区域可以被设置为显示区域DA而配置有多个像素PXL，所述基板SUB的其余区域可以被设置为非显示区域NDA。作为一例，基板SUB可以包括：显示区域DA，包括配置各个像素PXL的多个像素区域；以及非显示区域NDA，配置在显示区域DA的周边(或与显示区域DA相邻)。
各个像素PXL可以设置在基板SUB的显示区域DA内。多个像素PXL可以以条纹排列结构等排列在显示区域DA中，但是并不限于此。
各个像素PXL可以包括位于基板SUB上的像素电路层(参照图7的“PCL”)和显示元件层(参照图7的“DPL”)。
在像素电路层PCL中可以配置设置在基板SUB上且包括多个晶体管以及与所述多个晶体管连接的多个信号布线的像素电路(参照图4的“PXC”)。例如，各晶体管可以是夹着绝缘层依次层叠了半导体层、栅电极、第一端子和第二端子的形态。半导体层可以包括非晶硅(amorphous silicon)、多晶硅(poly silicon)、低温多晶硅(low temperature polysilicon)、有机半导体和/或氧化物半导体。栅电极、第一端子(或源电极)和第二端子(或漏电极)可以包括铝(Al)、铜(Cu)、钛(Ti)和钼(Mo)之中的一种，但是并不限于此。此外，像素电路层PCL可以包括一个以上的绝缘层。
在像素电路层PCL上可以配置显示元件层DPL。在显示元件层DPL中可以设置包括射出光的发光元件LD的发光部(参照图4的“EMU”)。在所述发光部EMU中可以配置彼此间隔开的第一对齐电极(或第一对齐布线)和第二对齐电极(或第二对齐布线)。在所述第一对齐电极与所述第二对齐电极之间可以配置发光元件LD。对于各像素PXL的构成的详细说明将后述。
各像素PXL可以包括根据对应的扫描信号和数据信号被驱动的一个以上的发光元件LD。发光元件LD可以具有纳米级别(或纳米)至微米级别(或微米)程度小的大小且与相邻配置的多个发光元件彼此并联连接，但是并不限于此。发光元件LD可以构成各像素PXL的光源。
图4和图5是表示图3所示的各个像素PXL所包括的构成要素的电连接关系的示意性的电路图。
例如，图4和图5根据实施例示出了可适用于主动矩阵型显示装置DD中的像素PXL所包括的构成要素的电连接关系。但是，各像素PXL的构成要素的连接关系并不限于此。
参照图1至图4，像素PXL可以包括生成与数据信号对应的亮度的光的发光部(或发光单元)EMU。此外，像素PXL还可以选择性地包括用于驱动发光部EMU的像素电路PXC。
根据实施例，发光部EMU可以包括在连接至第一驱动电源VDD而施加第一驱动电源VDD的电压的第一电源布线PL1与连接至第二驱动电源VSS而施加第二驱动电源VSS的电压的第二电源布线PL2之间并联连接的多个发光元件LD。例如，发光部EMU可以包括经由像素电路PXC及第一电源布线PL1而与第一驱动电源VDD连接的第一电极(或第一像素电极)PE1、通过第二电源布线PL2而与第二驱动电源VSS连接的第二电极(或第二像素电极)PE2以及在所述第一电极PE1与所述第二电极PE2之间沿着彼此相同的方向并联连接的多个发光元件LD。在实施例中，第一电极PE1可以是阳极(anode)，第二电极PE2可以是阴极(cathode)。
第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。此时，第一驱动电源VDD和第二驱动电源VSS的电位差可以被设定为在像素PXL的发光期间内大于或等于发光元件LD的阈值电压。
多个发光元件LD分别可以包括经由至少一个电极(作为一例，是第一电极PE1)、像素电路PXC和/或第一电源布线PL1等而与第一驱动电源VDD连接的第一端部(作为一例，是p型端部)EP1以及经由至少一个另一电极(作为一例，是第二电极PE2)及第二电源布线PL2等而与第二驱动电源VSS连接的第二端部(作为一例，是n型端部)EP2。即，多个发光元件LD可以在第一驱动电源VDD与第二驱动电源VSS之间沿着正向被连接。沿着正向连接的多个发光元件LD可以构成发光部EMU的有效光源。
发光部EMU的发光元件LD可以以与通过相应像素电路PXC供给的驱动电流对应的亮度发光。例如，在各个帧期间内，可以向发光部EMU供给与像素电路PXC的相应帧数据的灰度值对应的驱动电流。供给至发光部EMU的驱动电流可以分开流向各个发光元件LD。由此，各个发光元件LD可以以与在自身中流动的电流相应的亮度发光，同时发光部EMU可以射出与驱动电流对应的亮度的光。
说明了发光元件LD的第一端部EP1和第二端部EP2在第一驱动电源VDD与第二驱动电源VSS之间沿着同一方向被连接的实施例，但是并不限于此。根据实施例，发光部EMU除了构成各个有效光源的发光元件LD以外还可以包括至少一个非有效光源(作为一例，是逆方向发光元件LDr)。这种逆方向发光元件LDr与构成有效光源的发光元件LD一同并联连接在第一电极PE1与第二电极PE2之间，但是沿着与所述发光元件LD相反的方向连接在所述第一电极PE1与所述第二电极PE2之间。这种逆方向发光元件LDr即使向第一电极PE1与第二电极PE2之间施加预定驱动电压(作为一例，是正向的驱动电压)也维持未激活的状态，由此在逆方向发光元件LDr中实质上不会流过电流。
像素电路PXC可以与像素PXL的扫描线Si及数据线Dj连接。此外，像素电路PXC可以与像素PXL的控制线CLi及感测线SENj连接。作为一例，在像素PXL配置在显示区域DA的第i行和第j列的情况下，所述像素PXL的像素电路PXC可以与显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi及第j感测线SENj连接。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及储能电容器Cst。
第一晶体管T1是用于控制施加到发光部EMU的驱动电流的驱动晶体管，可以电连接在第一驱动电源VDD与发光部EMU之间。具体而言，第一晶体管T1的第一端子可以通过第一电源布线PL1而与第一驱动电源VDD电连接，第一晶体管T1的第二端子可以与第二节点N2电连接，第一晶体管T1的栅电极可以与第一节点N1电连接。第一晶体管T1可以根据施加到第一节点N1的电压，控制从第一驱动电源VDD通过第二节点N2施加到发光部EMU的驱动电流的量。在实施例中，第一晶体管T1的第一端子可以是漏电极，第一晶体管T1的第二端子可以是源电极，但是并不限于此。根据实施例，也可以是第一端子为源电极且第二端子为漏电极。
第二晶体管T2是响应于扫描信号而选择像素PXL且激活像素PXL的开关晶体管，可以电连接在数据线Dj与第一节点N1之间。第二晶体管T2的第一端子可以与数据线Dj电连接，第二晶体管T2的第二端子可以与第一节点N1电连接，第二晶体管T2的栅电极可以与扫描线Si电连接。第二晶体管T2的第一端子和第二端子是彼此不同的端子，例如，若第一端子是漏电极，则第二端子可以是源电极。
如上所述的第二晶体管T2可以在从扫描线Si供给栅极导通电压(作为一例，是高电平电压)的扫描信号时导通，从而电连接数据线Dj与第一节点N1。第一节点N1是第二晶体管T2的第二端子与第一晶体管T1的栅电极被电连接的地点，第二晶体管T2可以向第一晶体管T1的栅电极传递数据信号。
第三晶体管T3可以将第一晶体管T1电连接到感测线SENj，从而通过感测线SENj获得感测信号，利用感测信号来检测如第一晶体管T1的阈值电压等这样的像素PXL的特性。对于像素PXL的特性的信息可以利用于变换图像数据以便补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以与第一晶体管T1的第二端子电连接，第三晶体管T3的第一端子可以与感测线SENj电连接，第三晶体管T3的栅电极可以与控制线CLi电连接。此外，第三晶体管T3的第一端子可以与初始化电源电连接。第三晶体管T3是可以初始化第二节点N2的初始化晶体管，在从控制线CLi供给感测控制信号时导通，从而将初始化电源的电压传递到第二节点N2。由此，与第二节点N2电连接的储能电容器Cst的第二储能电极UE可以被初始化。
储能电容器Cst可以包括第一储能电极LE和第二储能电极UE。储能电容器Cst的第一储能电极LE可以与第一节点N1电连接，储能电容器Cst的第二储能电极UE可以与第二节点N2电连接。这种储能电容器Cst在一帧期间内充电与供给至第一节点N1的数据信号对应的数据电压。由此，储能电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之差相应的电压。
在图4中示出了构成发光部EMU的多个发光元件LD均被并联电连接的实施例，但是并不限于此。根据实施例，发光部EMU也可以构成为包括彼此并联电连接的多个发光元件LD的多个串联端被电连接的串并联混合结构。对于构成为串并联混合结构的发光部EMU将参照图5来说明。
参照图5，发光部EMU可以包括一个以上的串联端。各个串联端可以包括一对电极(作为一例，是两个电极)以及在所述一对电极之间正向连接的至少一个发光元件LD。在此，构成发光部EMU的串联端的个数以及构成各个串联端的发光元件LD的个数没有特别限制。作为一例，构成各个串联端的发光元件LD的个数可以彼此相同或不同，发光元件LD的个数没有特别限制。
发光部EMU例如可以包括具备至少一个第一发光元件LD1的第一串联端SET1以及具备至少一个第二发光元件LD2的第二串联端SET2。
第一串联端SET1可以包括第一电极PE1、中间电极(或桥接电极)CTE以及电连接在第一电极PE1与中间电极CTE之间的至少一个第一发光元件LD1。各个第一发光元件LD1可以在第一电极PE1与中间电极CTE之间被正向连接。例如，第一发光元件LD1的第一端部EP1可以与第一电极PE1电连接，第一发光元件LD1的第二端部EP2可以与中间电极CTE电连接。根据实施例，第一串联端SET1除了构成各个有效光源的第一发光元件LD1以外还可以包括至少一个非有效光源(作为一例，是逆方向发光元件LDr)。
第二串联端SET2可以包括中间电极CTE、第二电极PE2以及电连接在中间电极CTE与第二电极PE2之间的至少一个第二发光元件LD2。各个第二发光元件LD2可以在中间电极CTE与第二电极PE2之间被正向连接。例如，第二发光元件LD2的第一端部EP1可以与中间电极CTE电连接，第二发光元件LD2的第二端部EP2可以与第二电极PE2电连接。根据实施例，第二串联端SET2除了构成各个有效光源的第二发光元件LD2以外还可以包括至少一个非有效光源(作为一例，是逆方向发光元件LDr)。
发光部EMU的第一电极(作为一例，是第一电极PE1)可以是发光部EMU的阳极。发光部EMU的最后一个电极(作为一例，是第二电极PE2)可以是发光部EMU的阴极。
将多个发光元件LD连接成串并联结构的情况下，与仅并联连接相同个数的发光元件LD的情况相比，可以提高电力效率。此外，在将多个发光元件LD连接为串并联结构的像素PXL中，可以通过一部分串联端的多个发光元件LD表现出预定亮度，因此可以降低像素PXL的暗点不良可能性。
图6是表示实施例涉及的像素PXL的显示元件层的示意性的平面图。
在图6中，为了便于说明，省略了与发光元件LD电连接的多个晶体管以及与所述多个晶体管电连接的信号布线的图示。
在以下的实施例中，除了图6所示的像素PXL所包括的构成要素以外，还将提供(或设置)所述构成要素的区域包括在内指代为像素PXL。
参照图1至图6，像素PXL可以位于设置(或提供)在基板SUB的显示区域DA中的像素区域PXA中。像素区域PXA可以包括发光区域EMA和不发光区域NEA。
像素PXL可以包括位于不发光区域NEA中的第一坝部BNK1以及位于发光区域EMA中的发光元件LD。
第一坝部BNK1是定义(或划分)像素PXL以及与其相邻的各个相邻像素PXL的发光区域EMA的结构物，作为一例可以是像素定义膜。第一坝部BNK1可以是在向像素PXL供给(或投入)发光元件LD的过程中定义应供给发光元件LD的各个发光区域EMA的像素定义膜或堤结构物。作为一例，通过第一坝部BNK1划分像素PXL的发光区域EMA，从而可以向发光区域EMA供给(或投入)包括期望的量和/或种类的发光元件LD的混合液(作为一例，是墨液)。
第一坝部BNK1可以构成为包括至少一种遮光物质和/或反射物质(或散射物质)，从而在像素PXL和与其相邻的像素PXL之间防止光泄露的漏光不良。根据实施例，第一坝部BNK1可以包括透明物质(或材料)。作为透明物质，作为一例可以包括聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides resin)等，但是并不限于此。根据其他实施例，为了进一步提高从像素PXL射出的光的效率，在第一坝部BNK1上也可以单独设置和/或形成反射物质层。
第一坝部BNK1可以在像素区域PXA中包括使位于其下部的构成露出的至少一个开口。作为一例，第一坝部BNK1可以在像素区域PXA中包括使位于所述第一坝部BNK1的下部的构成露出的第一开口OP1和第二开口OP2。在实施例中，像素PXL的发光区域EMA和第一坝部BNK1的第一开口OP1可以彼此对应。
在像素区域PXA中，第二开口OP2可以被设置成与第一开口OP1间隔开，并且被设置成与所述像素区域PXA的一侧(作为一例，是上侧)相邻。第二开口OP2可以是至少一个对齐电极ALE与设置在沿着第二方向DR2相邻的像素PXL中的至少一个对齐电极ALE分离的电极分离区域，但是并不限于此。
像素PXL可以至少包括设置在发光区域EMA中的多个电极PE、与所述多个电极PE电连接的多个发光元件LD、设置在与所述多个电极PE对应的位置处的多个坝部图案BNP以及多个对齐电极ALE。作为一例，像素PXL至少可以包括设置在发光区域EMA中的第一电极PE1和第二电极PE2、多个发光元件LD、第一对齐电极ALE1、第二对齐电极ALE2以及多个坝部图案BNP。所述多个电极PE和/或所述多个对齐电极ALE各自的个数、形状、大小以及排列结构等可以根据像素PXL(尤其是，发光部EMU)的结构以各种方式变更。
在实施例中，可以以设置所述像素PXL的基板SUB的一面为基准按照多个坝部图案BNP、多个对齐电极ALE、多个发光元件LD和多个电极PE的顺序提供这些构成，但是并不限于此。根据实施例，像素PXL(或发光部EMU)所包括的构成的位置和形状顺序等可以以各种方式变更。对于像素PXL的层叠结构(或截面结构)的详细说明将参照图7至图16后述。
多个坝部图案BNP可以至少设置在发光区域EMA中，在所述发光区域EMA中可以在第一方向DR1上彼此间隔开且分别沿着第二方向DR2延伸。多个坝部图案BNP可以设置在与多个对齐电极ALE对应的位置处。
坝部图案(也称为“壁(wall)图案”、“突出图案”、“支承图案”或“壁结构物”)BNP可以在发光区域EMA中具有均匀的宽度。作为一例，坝部图案BNP可以在平面上观察时具有沿着在发光区域EMA内延伸的方向具有预定宽度的棒形状，但是并不限于此。
多个坝部图案BNP可以为了变更第一对齐电极ALE1和第二对齐电极ALE2各自的表面轮廓(或形状)以便在显示装置DD的图像显示方向(或正面方向)上维持从发光元件LD射出的光而位于第一对齐电极ALE1和第二对齐电极AL各自的下部，从而分别支承所述第一对齐电极ALE1和所述第二对齐电极ALE2。
坝部图案BNP可以至少在发光区域EMA中与对应的对齐电极ALE重叠。作为一例，多个坝部图案BNP可以至少在发光区域EMA中与第一对齐电极ALE1及第二对齐电极ALE2分别重叠。多个坝部图案BNP可以是与第一对齐电极ALE1及第二对齐电极ALE2一同在像素PXL的发光区域EMA中准确地定义(或规定)发光元件LD的对齐位置的结构物。
通过在发光区域EMA中在各个对齐电极ALE的一区域的下部设置坝部图案BNP，在形成有所述坝部图案BNP的区域中，各个对齐电极ALE的一区域可以朝向像素PXL的上部方向突出。由此，可以在发光元件LD的周边形成作为壁结构物的多个坝部图案BNP。例如，可以在发光区域EMA内形成作为壁结构物的多个坝部图案BNP以便与发光元件LD的第一端部EP1及第二端部EP2相向。
在坝部图案BNP和/或对齐电极ALE包括反射性物质的情况下，在发光元件LD的周边可以形成反射性的壁结构物。由此，可以使从发光元件LD射出的光朝向像素PXL的上部方向(作为一例，是显示装置DD的图像显示方向)的同时进一步改善像素PXL的出光效率。
多个对齐电极ALE可以至少位于发光区域EMA中且在所述发光区域EMA中沿着第一方向DR1彼此间隔开并且分别在第二方向DR2上延伸。多个对齐电极ALE可以包括在第一方向DR1上彼此间隔开来排列的第一对齐电极ALE1和第二对齐电极ALE2。
第一对齐电极ALE1和第二对齐电极ALE2之中的至少一个可以在像素PXL(或显示装置DD)的制造工序中在向像素区域PXA供给并对齐发光元件LD之后在第一坝部BNK1的第二开口(作为一例，是电极分离区域)OP2内与另一电极(作为一例，是在第二方向DR2上相邻的各个相邻像素PXL中设置的对齐电极ALE)分离。作为一例，第一对齐电极ALE1的一端可以在所述第二开口OP2内与沿着第二方向DR2位于相应像素PXL的上侧的像素PXL的第一对齐电极ALE1分离。
第一对齐电极ALE1可以通过第一接触部CNT1而与参照图4和图5说明的像素电路PXC电连接。所述第一接触部CNT1可以去除位于第一对齐电极ALE1与像素电路PXC之间的至少一个绝缘层的一部分而形成，通过所述第一接触部CNT1，可以使所述像素电路PXC的一部分构成露出。第二对齐电极ALE2可以通过第二接触部CNT2而与参照图4和图5说明的第二电源布线PL2(或第二驱动电源VSS)电连接。所述第二接触部CNT2可以去除位于第二对齐电极ALE2与第二电源布线PL2之间的至少一个绝缘层的一部分而形成，通过所述第二接触部CNT2，可以使所述第二电源布线PL2的一部分露出。
在实施例中，第一接触部CNT1和第二接触部CNT2可以位于不发光区域NEA内以便与第一坝部BNK1重叠。但是，并不限于此，根据实施例，第一接触部CNT1和第二接触部CNT2也可以位于发光区域EMA内或者位于第一坝部BNK1的第二开口OP2内。
第一对齐电极ALE1可以在不发光区域NEA中通过第一接触孔CH1而与第一电极PE1电连接。第二对齐电极ALE2可以在不发光区域NEA中通过第二接触孔CH2而与第二电极PE2电连接。
第一对齐电极ALE1和第二对齐电极ALE2分别可以在多个发光元件LD的对齐步骤中从位于非显示区域NDA中的对齐焊盘接收预定信号(作为一例，是对齐信号)。例如，第一对齐电极ALE1可以从第一对齐焊盘接收第一对齐信号，第二对齐电极ALE2可以从第二对齐焊盘接收第二对齐信号。上述的第一对齐信号和第二对齐信号可以是具有多个发光元件LD能够对齐在第一对齐电极ALE1与第二对齐电极ALE2之间的程度的电压差和/或相位差的信号。第一对齐信号和第二对齐信号之中的至少一个可以是交流信号，但是并不限于此。
各个对齐电极ALE可以被设置成沿着第二方向DR2具有一定宽度的棒形状，但是并不限于此。根据实施例，各个对齐电极ALE可以在作为不发光区域NEA和/或电极分离区域的第一坝部BNK1的第二开口OP2中具有弯曲部或者不具有弯曲部，在除了发光区域EMA以外的其余区域中的形状和/或大小没有特别限制，可以以各种方式变更。
在发光区域EMA(或像素区域PXA)中可以对齐和/或配置至少两个至数十个发光元件LD，但是所述发光元件LD的个数并不限于此。根据实施例，在所述发光区域EMA中对齐和/或配置的发光元件LD的个数可以以各种方式变更。
多个发光元件LD可以分别配置在第一对齐电极ALE1与第二对齐电极ALE2之间。在平面上观察时，各个发光元件LD可以包括在其长度方向(作为一例，是第一方向DR1)上位于两端(或彼此相向)的第一端部EP1和第二端部EP2。在实施例中，在第一端部(或p型端部)EP1可以设置包括p型半导体层的第二半导体层(参照图1的“13”)，在第二端部(或n型端部)EP2可以设置包括n型半导体层的第一半导体层(参照图1的“11”)。
多个发光元件LD可以被配置成彼此间隔开，实质上可以被对齐成彼此平行。多个发光元件LD被间隔开的间隔没有特别限制。根据实施例，也可以将多个发光元件LD相邻配置而形成群，其他多个发光元件LD以间隔开一定间隔的状态形成群，具有不均匀的密集度但是在一方向上被对齐。
多个发光元件LD可以通过喷墨打印方式、缝隙涂敷方式或其他各种方式被投入(或供给)到像素区域PXA(或发光区域EMA)中。作为一例，多个发光元件LD可以被混合到挥发性溶剂中而通过喷墨打印方式或缝隙涂敷方式被投入到所述像素区域PXA中。若施加与第一对齐电极ALE1及第二对齐电极ALE2分别对应的对齐信号，则在第一对齐电极ALE1与第二对齐电极ALE2之间可以形成电场。由此，可以在第一对齐电极ALE1与第二对齐电极ALE2之间对齐多个发光元件LD。在多个发光元件LD被对齐之后，可以使溶剂挥发或者通过除此以外的其他方式去除溶剂，由此可以在第一对齐电极ALE1与第二对齐电极ALE2之间稳定地对齐多个发光元件LD。
多个电极(或像素电极)PE至少可以被设置在发光区域EMA中，分别可以设置在与至少一个对齐电极ALE及发光元件LD对应的位置处。例如，各个电极PE可以形成在各个对齐电极ALE和对应的发光元件LD上以便与所述各个对齐电极ALE及所述对应的发光元件LD重叠，从而可以至少与发光元件LD电连接。
多个电极PE可以包括间隔开来配置的第一电极PE1和第二电极PE2。
第一电极(“第一像素电极”或“阳极”)PE1可以形成在第一对齐电极ALE1和各个发光元件LD的第一端部EP1上，从而与各个发光元件LD的第一端部EP1电连接。此外，第一电极PE1至少可以在不发光区域NEA(作为一例，是作为电极分离区域的第一坝部BNK1的第二开口OP2)内通过第一接触孔CH1而与第一对齐电极ALE1直接接触，从而与所述第一对齐电极ALE1以电方式和/或物理方式连接。所述第一接触孔CH1可以去除位于第一电极PE1与第一对齐电极ALE1之间的至少一个绝缘层的一部分来形成，通过所述第一接触孔CH1可以使第一对齐电极ALE1的一部分露出。说明了作为第一电极PE1与第一对齐电极ALE1的连接地点(或接触地点)的第一接触孔CH1位于第一坝部BNK1的第二开口OP2(或不发光区域NEA)中的情况，但是并不限于此。根据实施例，第一电极PE1与第一对齐电极ALE1的连接地点(或接触地点)也可以位于像素PXL的发光区域EMA中。
通过第一接触部CNT1和第一接触孔CH1，可以电连接像素电路PXC、第一对齐电极ALE1和第一电极PE1。
在上述的实施例中，说明了第一对齐电极ALE1和第一电极PE1通过第一接触孔CH1直接接触而被连接的情况，但是并不限于此。根据实施例，为了防止因第一对齐电极ALE1的材料特性引起的不良，第一电极PE1也可以不与所述第一对齐电极ALE1直接接触而是与像素电路PXC直接接触从而与所述像素电路PXC电连接。
第一电极PE1可以具有沿着第二方向DR2延伸的棒形状，但是并不限于此。根据实施例，第一电极PE1的形状可以在与多个发光元件LD1的第一端部EP1以电方式和/或物理方式稳定地连接的范围内以各种方式变更。此外，第一电极PE1的形状可以考虑与配置在其下部的第一对齐电极ALE1的配置和连接关系等来以各种方式变更。
第二电极(“第二像素电极”或“阴极”)PE2可以形成在第二对齐电极ALE2和各个发光元件LD的第二端部EP2上，从而与各个发光元件LD的第二端部EP2电连接。此外，第二电极PE2可以通过第二接触孔CH2而与第二对齐电极ALE2直接接触，从而与所述第二对齐电极ALE2以电方式和/或物理方式连接。所述第二接触孔CH2可以去除位于第二电极PE2与第二对齐电极ALE之间的至少一个绝缘层的一部分来形成，通过所述第二接触孔CH2，可以使所述第二对齐电极ALE2的一部分露出。根据实施例，作为第二电极PE2与第二对齐电极ALE2的连接地点(或接触地点)的第二接触孔CH2也可以位于像素PXL的发光区域EMA中。
通过第二接触部CNT2和第二接触孔CH2，第二电源布线PL2、第二对齐电极ALE2和第二电极PE2可以彼此被电连接。
在上述的实施例中，说明了第二对齐电极ALE2和第二电极PE2通过第二接触孔CH2直接接触而被连接的情况，但是并不限于此。根据实施例，为了防止因第二对齐电极ALE2的材料特性引起的不良，第二电极PE2也可以不与所述第二对齐电极ALE2直接接触而是与第二电源布线PL2直接接触从而与所述第二电源布线PL2电连接。
第二电极PE2可以具有沿着第二方向DR2延伸的棒形状，但是并不限于此。根据实施例，第二电极PE2的形状可以在与多个发光元件LD的第二端部EP2以电方式和/或物理方式稳定地连接的范围内以各种方式变更。此外，第二电极PE2的形状可以考虑与配置在其下部的第二对齐电极ALE2的配置和连接关系等来以各种方式变更。
第一电极PE1和第二电极PE2可以被配置成在其间夹着第二绝缘层INS2而彼此间隔开。
第二绝缘层INS2可以与多个发光元件LD重叠且配置在第一电极PE1与第二电极PE2之间。第二绝缘层INS2可以位于多个发光元件LD上而覆盖各个发光元件LD的外周面(或表面)的一部分，从而使各个发光元件LD的第一端部EP1和第二端部EP2露出于外部。
以下，参照图7至图16，以上述的实施例涉及的像素PXL的层叠结构(或截面结构)为中心进行说明。
图7是沿着图6的Ⅰ～Ⅰ′线的示意性的剖视图，图8至图12是沿着图6的Ⅱ～Ⅱ′线的示意性的剖视图，图13a至图13d是图8的EA部分的示意性的放大图，图14是沿着图6的Ⅲ～Ⅲ′线的示意性的剖视图，图15是沿着图6的Ⅳ～Ⅳ′线的示意性的剖视图，图16是沿着图6的Ⅴ～Ⅴ′线的示意性的剖视图。
图9至图12的实施例与第一电极PE1及第二电极PE2的形成步骤以及第三绝缘层INS3的有无相关联地表示图8的实施例的变形例。例如，在图9和图11中表示在形成第一电极PE1和第三绝缘层INS3之后形成第二电极PE2的实施例，在图10和图12中表示在形成第二电极PE2和第三绝缘层INS3之后形成第一电极PE1的实施例。
在图7至图16的实施例中，简化示出了像素PXL的层叠结构(或截面结构)，即，各个电极是单一膜的电极，将各个绝缘层仅示出为单一膜的绝缘层等，但是并不限于此。
关于图7至图16的实施例，为了避免重复的说明，主要以与上述的实施例的不同点为主进行说明。
参照图1至图16，像素PXL可以包括基板SUB、像素电路层PCL以及显示元件层DPL。
像素电路层PCL和显示元件层DPL可以在基板SUB的一面上被配置成彼此重叠。作为一例，基板SUB的显示区域DA可以包括配置在基板SUB的一面上的像素电路层PCL以及配置在所述像素电路层PCL上的显示元件层DPL。但是，基板SUB上的像素电路层PCL和显示元件层DPL的相互位置可以根据实施例而不同。在将像素电路层PCL和显示元件层DPL区分成彼此分开的层来重叠的情况下，在平面上，可以充分确保用于形成像素电路PXC和发光部EMU的各个布局空间。
基板SUB可以包括透明绝缘物质，从而使光透过。基板SUB可以是刚性基板或柔性基板。基板SUB可以是参照图3说明的基板SUB。
在像素电路层PCL的各像素区域PXA中可以配置构成相应像素PXL的像素电路PXC的多个电路元件(作为一例，多个晶体管T)以及与所述电路元件电连接的预定的多个信号布线。此外，在显示元件层DPL的各像素区域PXA中可以配置构成相应像素PXL的发光部EMU的多个对齐电极ALE、多个发光元件LD和/或多个电极PE。
像素电路层PCL除了多个电路元件和多个信号布线以外还可以包括一个以上的绝缘层。例如，像素电路层PCL可以包括沿着第三方向DR3依次层叠在基板SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV以及通孔层VIA。
缓冲层BFL可以在基板SUB上配置在整个面中。缓冲层BFL可以防止杂质扩散到像素电路PXC所包括的多个晶体管T。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)之中的至少一种。缓冲层BFL可以被设置为单一膜，但是也可以被设置为双重膜以上的多重膜。在缓冲层BFL被设置为多重膜的情况下，各层可以由彼此相同的材料形成或者由彼此不同的材料形成。缓冲层BFL也可以根据基板SUB的材料和工序条件等而被省略。
栅极绝缘层GI可以在缓冲层BFL上配置在整个面中。栅极绝缘层GI可以包括与上述的缓冲层BFL相同的物质，或者可以在作为缓冲层BFL的构成物质例示的多个物质中包括合适(或选择出)的物质。作为一例，栅极绝缘层GI可以是包括无机材料的无机绝缘膜。
层间绝缘层ILD可以在栅极绝缘层GI上设置和/或形成在整个面中。层间绝缘层ILD可以包括与缓冲层BFL相同的物质，或者可以在作为缓冲层BFL的构成物质例示的物质中包括合适(或选择出)的物质。
钝化层PSV可以在层间绝缘层ILD上设置和/或形成在整个面中。钝化层PSV可以包括与缓冲层BFL相同的物质，或者可以在作为缓冲层BFL的构成物质例示的物质中包括合适(或选择出)的一种以上的物质。根据实施例，钝化层PSV可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。
通孔层VIA可以在钝化层PSV上设置和/或形成在整个面中。通孔层VIA可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。无机绝缘膜例如可以包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)之中的至少一种，或者可以包括如铝氧化物(AlOx)那样的金属氧化物之中的至少一种。有机绝缘膜例如可以包括丙烯酸系树脂(polyacrylates resin)、环氧系树脂(epoxy resin)、酚醛系树脂(phenolic resin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides rein)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚苯醚系树脂(poly-phenylene ethers resin)、聚苯硫醚系树脂(poly-phenylene sulfides resin)和苯并环丁烯树脂(benzocyclobuteneresin)之中的至少一种。在实施例中，通孔层VIA可以是有机绝缘膜。
通孔层VIA可以包括第一接触部CNT1和第二接触部CNT2。作为一例，通孔层VIA可以被部分开口以便包括第一接触部CNT1和第二接触部CNT2。通孔层VIA可以被有效利用为在像素电路层PCL内缓和因位于其下部的像素电路PXC的构成产生的高低差的平坦化层。
在像素电路层PCL中可以配置一个以上的晶体管T。所述一个以上的晶体管T可以包括控制发光元件LD的驱动电流的驱动晶体管。所述晶体管T可以是参照图4和图5说明的像素电路PXC的第一晶体管T1。
晶体管T可以包括半导体图案以及与半导体图案的至少一部分重叠的栅电极GE。半导体图案可以包括沟道区域ACT、第一接触区域SE以及第二接触区域DE。第一接触区域SE可以是源极区域，第二接触区域DE可以是漏极区域。
栅电极GE可以在栅极绝缘层GI上被设置和/或形成为与半导体图案的沟道区域ACT对应。作为一例，栅电极GE可以位于栅极绝缘层GI与层间绝缘层ILD之间。栅电极GE可以被设置在栅极绝缘层GI上而与所述沟道区域ACT重叠。
半导体图案可以被设置和/或形成在缓冲层BFL上。沟道区域ACT、第一接触区域SE和第二接触区域DE可以是由多晶硅(poly silicon)、非晶硅(amorphous silicon)、氧化物半导体等形成的半导体图案。沟道区域ACT、第一接触区域SE和第二接触区域DE可以由未掺杂杂质或者掺杂了杂质的半导体层形成。作为一例，第一接触区域SE和第二接触区域DE可以由掺杂了杂质的半导体层形成，沟道区域ACT可以由未掺杂杂质的半导体层形成。
晶体管T的沟道区域ACT可以与晶体管T的栅电极GE重叠。
晶体管T的第一接触区域SE可以与沟道区域ACT的一端接触，通过第一连接部件TE1而与桥接图案BRP电连接。
第一连接部件TE1可以被设置和/或形成在层间绝缘层ILD上。第一连接部件TE1的一端可以通过依次贯通层间绝缘层ILD和栅极绝缘层GI的接触孔而以电方式和/或物理方式与晶体管T的第一接触区域SE连接。此外，第一连接部件TE1的另一端可以通过贯通位于层间绝缘层ILD上的钝化层PSV的接触孔而以电方式和/或物理方式与桥接图案BRP连接。
桥接图案BRP可以被设置和/或形成在钝化层PSV上。桥接图案BRP的一端可以通过第一连接部件TE1而与晶体管T的第一接触区域SE连接。此外，桥接图案BRP的另一端可以通过依次贯通钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔而以电方式和/或物理方式与下部金属图案BML连接。下部金属图案BML和晶体管T的第一接触区域SE可以通过桥接图案BRP和第一连接部件TE1而被电连接。
根据实施例，桥接图案BRP可以通过贯通通孔层VIA的第一接触部CNT1而与显示元件层DPL的一部分构成(作为一例，是第一对齐电极ALE1)电连接。
下部金属图案BML可以是位于基板SUB与缓冲层BFL之间的第一导电层。下部金属图案BML可以与晶体管T电连接。在该情况下，可以拓宽供给至晶体管T的栅电极GE的电压的驱动范围(driving range)。下部金属图案BML可以与晶体管T的第一接触区域SE电连接而使晶体管T的沟道区域ACT稳定。此外，通过下部金属图案BML与晶体管T电连接，从而可以防止下部金属图案BML的浮置(floating)。
下部金属图案BML可以形成由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)和它们的合金形成的组中的单独的物质或它们的混合物形成的单一膜，或者可以为了减小布线电阻而由作为低电阻物质的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双重膜或多重膜结构形成。
晶体管T的第二接触区域DE可以与沟道区域ACT的另一端接触，与第二连接部件TE2电连接。
第二连接部件TE2可以被设置和/或形成在层间绝缘层ILD上。第二连接部件TE2可以通过贯通层间绝缘层ILD和栅极绝缘层GI的接触孔而与晶体管T的第二接触区域DE电连接。此外，第二连接部件TE2可以与参照图4和图5说明的第二晶体管T2电连接。
在上述的实施例中，以晶体管T为顶栅(top gate)结构的薄膜晶体管的情况为例进行了说明，但是并不限于此，晶体管T的结构可以以各种方式变更。
在晶体管T、第一连接部件TE1和第二连接部件TE2上可以配置钝化层PSV。
像素电路层PCL可以包括配置在钝化层PSV上的预定电源布线。作为一例，像素电路层PCL可以包括配置在钝化层PSV上的第二电源布线PL2。向第二电源布线PL2可以施加第二驱动电源VSS的电压。像素电路层PCL还可以包括参照图4和图5说明的第一电源布线PL1。第一电源布线PL1可以通过与第二电源布线PL2相同的工序形成而设置在与所述第二电源布线PL2相同的层，或者也可以通过与所述第二电源布线PL2不同的工序形成而设置在与所述第二电源布线PL2不同的层。但是，并不限于此。
在桥接图案BRP和第二电源布线PL2上可以设置和/或形成通孔层VIA。通孔层VIA可以被部分开口以便包括使桥接图案BRP的一部分露出的第一接触部CNT1以及使第二电源布线PL2的一部分露出的第二接触部CNT2。
在通孔层VIA上可以配置显示元件层DPL。
显示元件层DPL可以包括多个坝部图案BNP、多个对齐电极ALE、第一坝部BNK1、发光元件LD以及多个电极PE。
坝部图案BNP可以位于通孔层VIA上。作为一例，坝部图案BNP可以在通孔层VIA的一面上朝向第三方向DR3突出。在该情况下，配置在坝部图案BNP上的多个对齐电极ALE的一区域可以朝向第三方向DR3(或基板SUB的厚度方向)突出。
坝部图案BNP可以包括含有无机材料的无机绝缘膜或者含有有机材料的有机绝缘膜。根据实施例，坝部图案BNP可以包括单一膜的有机绝缘膜和/或单一膜的无机绝缘膜，但是并不限于此。根据实施例，坝部图案BNP也可以被设置为层叠了一个以上的有机绝缘膜和一个以上的无机绝缘膜的多重膜的形态。但是，坝部图案BNP的材料并不限于上述的实施例，根据实施例，坝部图案BNP也可以包括导电性物质(或材料)。
多个坝部图案BNP至少可以在发光区域EMA中位于第一对齐电极ALE1和第二对齐电极ALE2各自的下部，从而与对应的对齐电极ALE重叠。
坝部图案BNP可以具有从通孔层VIA的一面(或上部面)开始沿着第三方向DR3越是朝向上部宽度越变窄的梯形形状的截面，但是并不限于此。根据实施例，坝部图案BNP也可以具有从通孔层VIA的一面开始沿着第三方向DR3越是朝向上部宽度越变窄的半椭圆形状、半圆形状(或半球形状)等的截面。坝部图案BNP的形状并不限于上述的实施例，在可提高从各个发光元件LD射出的光的效率的范围内可以以各种方式变更。
坝部图案BNP可以被有效利用为反射部件。作为一例，坝部图案BNP可以与配置在其上部的对齐电极ALE一同被有效利用为将从各个发光元件LD射出的光引导至显示装置DD的图像显示方向上来提高像素PXL的出光效率的反射部件。
在多个坝部图案BNP上可以设置多个对齐电极ALE。
多个对齐电极ALE可以配置在彼此相同的平面上，在第三方向DR3上可以具有相同的厚度。多个对齐电极ALE可以在同一工序中同时形成或者连续形成。
多个对齐电极ALE可以为了使从多个发光元件LD射出的光朝向显示装置DD的图像显示方向(或正面方向)行进而由具有反射率的材料构成。作为一例，多个对齐电极ALE可以由导电性物质(或材料)形成。作为导电性物质，可以包括适合朝向显示装置DD的图像显示方向反射从多个发光元件LD射出的光的不透明金属。作为不透明金属，作为一例可以包括如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)或它们的合金这样的金属。但是，多个对齐电极ALE的材料并不限于上述的实施例。根据实施例，多个对齐电极ALE可以包括透明导电性物质(或材料)。作为透明导电性物质(或材料)，可以包括如铟锡氧化物(indium tin oxide，ITO)、铟锌氧化物(indium zincoxide，IZO)、锌氧化物(zinc oxide、ZnOx)、铟镓锌氧化物(indium gallium zinc oxide，IGZO)或铟锡锌氧化物(indium tin zinc oxide，ITZO)这样的导电性氧化物、如PEDOT(poly(3,4-ethylenedioxythiophene)，聚(3,4-乙烯二氧噻吩))这样的导电性高分子等。在多个对齐电极ALE包括透明导电性物质(或材料)的情况下，还可以追加用于朝向显示装置DD的图像显示方向反射从多个发光元件LD射出的光的由不透明金属形成的单独的导电层。但是，多个对齐电极ALE的材料并不限于上述的材料。
各个对齐电极ALE可以由单一膜形成，但是并不限于此。根据实施例，各个对齐电极ALE也可以被设置和/或形成为由层叠了金属、合金、导电性氧化物和导电性高分子之中的两种以上的物质的多重膜。各个对齐电极ALE也可以为了减少或最小化向各个发光元件LD的两端部(作为一例，第一端部EP1和第二端部EP2)传递信号时因信号延迟引起的失真而由双重膜以上的多重膜形成。作为一例，各个对齐电极ALE可以由还选择性地包括至少一层反射电极层、配置在所述反射电极层的上部和/或下部的至少一层透明电极层以及覆盖所述反射电极层和/或所述透明电极层的上部的至少一层导电性盖层之中的至少一个的多重膜形成。
在多个对齐电极ALE由具有反射率的导电性物质构成的情况下，从各个发光元件LD的第一端部EP1和第二端部EP2射出的光可以在显示装置DD的图像显示方向上进一步行进。
第一对齐电极ALE1可以通过第一接触部CNT1而与像素电路层PCL的晶体管T电连接，第二对齐电极ALE2可以通过第二接触部CNT2而与像素电路层PCL的第二电源布线PL2电连接。
在多个对齐电极ALE上可以配置第一绝缘层INS1。
第一绝缘层INS1可以配置在多个对齐电极ALE和通孔层VIA上。第一绝缘层INS1可以部分被开口以便至少在不发光区域NEA中使位于其下部的构成露出。作为一例，第一绝缘层INS1可以部分被开口以便包括至少在不发光区域NEA中去除一区域而使第一对齐电极ALE1的一区域露出的第一接触孔CH1以及至少在所述不发光区域NEA中去除其他区域而使第二对齐电极ALE2的一区域露出的第二接触孔CH2。
第一绝缘层INS1可以由包括无机材料的无机绝缘膜形成。作为一例，第一绝缘层INS1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)之中的至少一种。由无机绝缘膜构成的第一绝缘层INS1可以具有与位于其下部的构成的轮廓对应的轮廓(或表面)。在该情况下，在各个发光元件LD与第一绝缘层INS1之间还可以存在空洞(作为一例，是“缝隙”或“空间”)SP。第一绝缘层INS1可以被设置为单一膜或多重膜。在第一绝缘层INS1被设置为多重膜的情况下，第一绝缘层INS1也可以被设置为交替地层叠了具有彼此不同的折射率的第一无机膜和第二无机膜的分散式布拉格反射镜(distributedbragg reflectors)结构。
可以经由各像素PXL的发光区域EMA和不发光区域NEA整体配置第一绝缘层INS1，但是并不限于此。根据实施例，第一绝缘层INS1也可以仅位于各像素PXL的特定区域(作为一例，是发光区域EMA)中。
在第一绝缘层INS1上可以设置第一坝部BNK1。
第一坝部BNK1至少在不发光区域NEA中可以配置在第一绝缘层INS1上，但是并不限于此。第一坝部BNK1可以形成在相邻像素PXL之间以包围各像素PXL的发光区域EMA来构成划分(或定义)相应像素PXL的发光区域EMA的像素定义膜。第一坝部BNK1可以是在向发光区域EMA提供多个发光元件LD的步骤中防止混合了多个发光元件LD的溶液(或墨液)流入相邻像素PXL的发光区域EMA中的情况或者进行控制以便向各个发光区域EMA供给一定量的溶液的堤结构物。
上述的第一坝部BNK1和坝部图案BNP可以通过不同的工序形成而设置在不同的层，但是并不限于此。根据实施例，第一坝部BNK1和坝部图案BNP也可以通过不同的工序形成但设置在相同的层或者通过相同的工序形成而设置在相同的层。
在形成了第一绝缘层INS1和第一坝部BNK1的像素PXL的发光区域EMA中，可以供给和对齐多个发光元件LD。作为一例，可以通过喷墨打印方式等，向所述发光区域EMA供给(或投入)多个发光元件LD，多个发光元件LD可以通过根据分别施加到多个对齐电极ALE的预定信号(或对齐信号)形成的电场而在多个对齐电极ALE之间被对齐。作为一例，多个发光元件LD可以对齐在第一对齐电极ALE1与第二对齐电极ALE2之间的第一绝缘层INS1上。
在多个发光元件LD上可以分别配置第二绝缘层(或绝缘图案)INS2。第二绝缘层INS2可以位于多个发光元件LD上而部分覆盖各个发光元件LD的外周面(或表面)，从而使各个发光元件LD的第一端部EP1和第二端部EP2露出于外部。
第二绝缘层INS2可以包括含有无机材料的无机绝缘膜或含有有机材料的有机绝缘膜。作为一例，第二绝缘层INS2可以包括适合于保护各个发光元件LD的活性层12免受外部的氧和水分等的影响的无机绝缘膜。第二绝缘层INS2可以由单一膜或多重膜构成。
在各像素PXL的发光区域EMA中，在完成对齐的多个发光元件LD上形成第二绝缘层INS2，从而可以防止多个发光元件LD脱离被对齐的位置的情况。
在未被第二绝缘层INS2覆盖的多个发光元件LD的第一端部EP1和第二端部EP2上可以形成多个电极PE。多个电极PE可以包括第一电极PE1和第二电极PE2。作为一例，在发光元件LD的第一端部EP1上可以形成第一电极PE1，在该发光元件LD的第二端部EP2上可以形成第二电极PE2。
第一电极PE1可以在第一对齐电极ALE1的上部被配置成与第一对齐电极ALE1重叠，第二电极PE2可以在第二对齐电极ALE2的上部被配置成与第二对齐电极ALE2重叠。
第一电极PE1可以通过第一绝缘层INS1的第一接触孔CH1而与第一对齐电极ALE1电连接，第二电极PE2可以通过第一绝缘层INS1的第二接触孔CH2而与第二对齐电极ALE2电连接。
第一电极PE1和第二电极PE2分别可以由各种透明导电物质构成。作为一例，第一电极PE1和第二电极PE2分别可以包括如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、铝锌氧化物(AZO)、镓锌氧化物(GZO)、锌锡氧化物(ZTO)或镓锡氧化物(GTO)这样的各种透明导电物质之中的至少一种，实质上可以实现为透明或半透明以便满足预定的透光度。由此，从多个发光元件LD的第一端部EP1和第二端部EP2射出的光可以通过第一电极PE1和第二电极PE2被射出到显示装置DD(或显示面板DP)的外部。
在实施例中，第一电极PE1和第二电极PE2可以形成在彼此相同或不同的层。例如，第一电极PE1和第二电极PE2的相互位置和/或形成顺序可以根据实施例而以各种方式变更。
在图8的实施例中，第一电极PE1和第二电极PE2可以夹着第二绝缘层INS2而同时形成。作为一例，第一电极PE1可以被设置成与第二绝缘层INS2的一侧面(作为一例，是左侧面)相邻，第二电极PE2可以被设置成与第二绝缘层INS2的另一侧面(作为一例，是右侧面)相邻。第一电极PE1可以与发光元件LD的第一端部EP1直接接触而与所述发光元件LD电连接。第二电极PE2可以与发光元件LD的第二端部EP2直接接触而与所述发光元件LD电连接。在图8的实施例中，在将配置在发光元件LD的第一端部EP1和第二端部EP2上的第一电极PE1和第二电极PE2配置在同一层且将它们同时形成的情况下，可以简化像素PXL(或显示装置DD)的制造工序，提高制造效率。
在图9和图11的实施例中，可以先形成与第二绝缘层INS2的一侧面相邻配置的第一电极PE1。然后，可以将第三绝缘层INS3形成为覆盖第一电极PE1。所述第三绝缘层INS3可以位于第一电极PE1上而覆盖所述第一电极PE1(或者使所述第一电极PE1不露出于外部)，从而保护所述第一电极PE1。第三绝缘层INS3可以包括由无机材料形成的无机绝缘膜或由有机材料形成的有机绝缘膜。此外，第三绝缘层INS3可以由单一层或多重层形成。在所述第三绝缘层INS3上可以形成第二电极PE2。
在图10和图12的实施例中，可以先形成与第二绝缘层INS2的另一侧面相邻配置的第二电极PE2。然后，可以将第三绝缘层INS3形成为覆盖第二电极PE2。所述第三绝缘层INS3可以位于第二电极PE2上而覆盖所述第二电极PE2(或者使所述第二电极PE2不露出于外部)，从而保护所述第二电极PE2。在所述第三绝缘层INS3上可以形成第一电极PE1。
如图9至图12的实施例那样在彼此不同的层配置设置在各发光元件LD的第一端部EP1和第二端部EP2上的多个电极的情况下，可以稳定地分离所述多个电极，因此可以确保发光元件LD的第一端部EP1与第二端部EP2之间的电稳定性。
根据实施例，在第一电极PE1和第二电极PE2的上部还可以进一步配置至少一层外涂层(例如，平坦化显示元件层DPL的上表面的层)。
根据其他实施例，在显示元件层DPL的上部也可以选择性地配置光学层。作为一例，光学层可以包括将从多个发光元件LD射出的光变换成具有出色的色再现性的光来射出的色变换层和滤色器层。对于光学层的详细说明将参照图17和图18后述。
另一方面，像素PXL可以包括位于各个发光元件LD与配置在其下部的第一绝缘层INS1之间的空洞SP。在截面上观察时，所述空洞SP可以是被各个发光元件LD和第一绝缘层INS1包围的空的空间(或缝隙)。
在实施例中，在空洞SP内可以设置虚设图案DMP。
虚设图案DMP可以是位于所述空洞SP内而在形成第一电极PE1和第二电极PE2的过程中阻断形成在所述空洞SP的内部的导电物质(作为一例，是所述第一电极PE1和所述第二电极PE2的基底导电物质)的电连接的结构物。虚设图案DMP可以形成为单独配置在多个发光元件LD的下部的分离型绝缘图案，但是并不限于此。
虚设图案DMP可以由多重膜构成。作为一例，虚设图案DMP可以包括沿着第三方向DR3依次层叠的第一虚设层DML1、第二虚设层DML2以及第三虚设层DML3。
第一虚设层DML1可以在空洞SP内直接配置在第一绝缘层INS1的一面上而与所述第一绝缘层INS1接触，第三虚设层DML3可以在所述空洞SP内直接配置在发光元件LD的一面(作为一例，是背面)而与所述发光元件LD接触，第二虚设层DML2可以在所述空洞SP内配置在所述第一虚设层DML1与所述第三虚设层DML3之间。
在实施例中，第一虚设层DML1和第三虚设层DML3可以由包括无机材料的无机绝缘膜形成，第二虚设层DML2可以由包括有机材料的有机绝缘膜形成。作为一例，无机绝缘膜可以包括硅氮化物(SiNx)、硅氧化物(SiOx)或硅氮氧化物(SiOxNy)等，但是并不限于此。作为一例，有机绝缘膜可以包括丙烯酸系树脂(polyacrylates resin)、环氧系树脂(epoxyresin)、酚醛系树脂(phenolic resin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides rein)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚苯醚系树脂(poly-phenylene ethers resin)、聚苯硫醚系树脂(poly-phenylene sulfides resin)或苯并环丁烯(benzocyclobutene，BCB)等有机绝缘物质，但是并不限于此。
在实施例中，第一虚设层DML1和第三虚设层DML3可以包括与第二绝缘层INS2相同的物质。
虚设图案DMP可以在空洞SP内被设置成与第二绝缘层INS2对应。作为一例，虚设图案DMP可以在第三方向DR3上与隔着各发光元件LD而位于所述发光元件LD上的第二绝缘层INS2相向。所述虚设图案DMP可以位于所述发光元件LD的下部，所述第二绝缘层INS2可以位于所述发光元件LD的上部。
在实施例中，虚设图案DMP的宽度d1可以与第二绝缘层INS2的宽度d2相同或类似。虚设图案DMP的宽度d1和第二绝缘层INS2的宽度d2可以小于发光元件LD的长度(参照图1的“L”)。作为一例，虚设图案DMP的宽度d1和第二绝缘层INS2的宽度d2可以是1.6μm±0.5μm，但是并不限于此。根据实施例，虚设图案DMP的宽度d1也可以比第二绝缘层INS2的宽度d2大或小。
当虚设图案DMP在空洞SP内被设置成与第二绝缘层INS2对应的情况下，虚设图案DMP可以不与发光元件LD的第一端部EP1及第二端部EP2重叠，而是与除了所述第一端部EP1和所述第二端部EP2以外的所述发光元件LD的其余区域重叠。作为一例，如图13a、图13b和图13d所示，虚设图案DMP可以在空洞SP内以发光元件LD的长度L为基准被设置成与所述发光元件LD的中间地点对应。若在所述空洞SP内设置虚设图案DMP，则所述空洞SP可以包括夹着所述虚设图案DMP而设置的第一开口部VO1和第二开口部VO2。第一开口部VO1可以被设置成与发光元件LD的第一端部EP1对应，第二开口部VO2可以被设置成与所述发光元件LD的第二端部EP2对应。
根据实施例，也可以考虑发光元件LD与位于其上部的第一电极PE1及第二电极PE2的接触余量等，仅限于所述第一电极PE1和所述第二电极PE2通过不同的工序位于不同的层的情况下，在空洞SP内偏向一侧设置虚设图案DMP。作为一例，如图11和图12所示，虚设图案DMP也可以被设置成在被发光元件LD和第一绝缘层INS1包围的空洞SP内与发光元件LD的第一端部EP1及第二端部EP2之中的一个端部对应地偏向一侧。
在图11的实施例中，虚设图案DMP可以在空洞SP内被设置成与接触到第一电极PE1的发光元件LD的第一端部EP1对应地偏向一侧。在该情况下，所述空洞SP可以包括与发光元件LD的第二端部EP2对应的开口部VO。在所述第一电极PE1上可以形成第三绝缘层INS3，在所述第三绝缘层INS3上可以形成第二电极PE2。
在图12的实施例中，虚设图案DMP可以在空洞SP内被设置成与接触到第二电极PE2的发光元件LD的第二端部EP2对应地偏向一侧。在该情况下，所述空洞SP可以包括与发光元件LD的第一端部EP1对应的开口部VO。在所述第二电极PE2上可以形成第三绝缘层INS3，在所述第三绝缘层INS3上可以形成第一电极PE1。
在截面上观察时，虚设图案DMP可以具有矩形形状，但是并不限于此。根据实施例，虚设图案DMP也可以具有在第三方向DR3上相邻设置的多个虚设层的侧面倾斜率不同的多边形形状。作为一例，如图13b所示，虚设图案DMP也可以具有多边形形状，该多边形形状包括具有逆锥形形状的第三虚设层DML3、具有正锥形形状的第一虚设层DML1以及具有比所述第一虚设层DML1及所述第三虚设层DML3各自的侧面更位于内侧方向上的侧面的第二虚设层DML2。
根据实施例，如图13c所示，虚设图案DMP也可以填充整个空洞SP。在该情况下，第一虚设层DML1和第三虚设层DML3可以在所述空洞SP内在第一绝缘层INS1的侧面上彼此被连接。
如图13d所示，第一电极PE1和第二电极PE2可以在其制造步骤中形成在空洞SP内。形成在所述空洞SP内的所述第一电极PE1和所述第二电极PE2分别可以在所述空洞SP内包围第一绝缘层INS1、发光元件LD和虚设图案DMP。作为一例，所述第一电极PE1可以在所述空洞SP内包围发光元件LD的背面、第一绝缘层INS1和虚设图案DMP的一侧面(作为一例，是左侧面)。所述第二电极PE2可以在所述空洞SP内包围发光元件LD的背面、第一绝缘层INS1和虚设图案DMP的另一侧面(作为一例，是右侧面)。所述第一电极PE1和所述第二电极PE2可以在所述空洞SP内在其间夹着虚设图案DMP而被间隔开。即，所述第一电极PE1和所述第二电极PE2可以在所述空洞SP内通过虚设图案DMP以电方式和物理方式被分离。
在实施例中，第一电极PE1和第二电极PE2可以在位于发光元件LD的下部的空洞SP内通过虚设图案DMP以电方式和物理方式被分离，并且可以通过位于发光元件LD的上部的第二绝缘层INS2以电方式和物理方式被分离。
根据上述的实施例，即使在被发光元件LD和第一绝缘层INS1包围的空洞SP内配置虚设图案DMP来在所述空洞SP内形成第一电极PE1和第二电极PE2，也可以利用所述虚设图案DMP以电方式和物理方式完全分离所述第一电极PE1与所述第二电极PE2，从而可以减少或最小化所述第一电极PE1与所述第二电极PE2可能短路而产生的不良。由此，可以提高像素PXL以及具备其的显示装置DD的可靠性。
根据上述的实施例，在所述空洞SP内形成第一电极PE1和第二电极PE2的情况下，可以进一步确保发光元件LD与所述第一电极PE1及所述第二电极PE2各自的接触面积，从而减少或最小化与所述发光元件LD对应的所述第一电极PE1及所述第二电极PE2的接触不良。
根据上述的实施例，在将虚设图案DMP设置成填充被发光元件LD和第一绝缘层INS1包围的整个空洞SP的形态的情况下，所述虚设图案DMP可以填满所述空洞SP而稳定地支承所述发光元件LD的背面(或下部面)。
根据上述的实施例，虚设图案DMP位于发光元件LD的背面且第二绝缘层INS2位于发光元件LD的上表面，从而可以更加稳定地固定发光元件LD，由此可以减少或最小化发光元件LD脱离被对齐的位置的情况。
图17和图18表示实施例涉及的像素PXL，是与图6的Ⅱ～Ⅱ′线对应的示意性的剖视图。
图17和图18的实施例关于色变换层CCL的位置而表示彼此不同的变形例。例如，在图17中公开色变换层CCL和滤色器层CFL通过连续的工序位于第一电极PE1和第二电极PE2的上部的实施例，在图18中公开包括色变换层CCL和滤色器层CFL的上部基板U_SUB通过利用了中间层CTL的粘接工序而位于显示元件层DPL上的实施例。
关于图17和图18的实施例，为了避免重复的说明，以与上述的实施例的不同点为主进行说明。
首先，参照图1至图17，各像素PXL可以包括基板SUB、像素电路层PCL、显示元件层DPL、滤色器层CFL以及内盖层ENC。
显示元件层DPL可以包括坝部图案BNP、第一对齐电极ALE1、第二对齐电极ALE2、第一坝部BNK1、发光元件LD、第一电极PE1以及第二电极PE2。在实施例中，显示元件层DPL还可以包括配置在第一坝部BNK1上的第二坝部BNK2、配置在第一电极PE1和第二电极PE2上的色变换层CCL以及配置在色变换层CCL和第二坝部BNK2上的第一盖层CPL1。
第二坝部BNK2可以在像素PXL的不发光区域NEA中配置在第一坝部BNK1上。第二坝部BNK2可以是包围像素PXL的发光区域EMA且定义应供给色变换层CCL的位置来最终定义所述发光区域EMA的堤结构物。
第二坝部BNK2可以包括遮光物质。作为一例，第二坝部BNK2可以是黑色矩阵，但是并不限于此。根据实施例，第二坝部BNK2可以构成为包括至少一种遮光物质和/或反射物质，从而使从色变换层CCL射出的光朝向显示装置DD的图像显示方向进一步行进，由此提高色变换层CCL的出光效率。
色变换层CCL可以包括与特定颜色对应的多个色变换粒子QD。作为一例，色变换层CCL可以包括将从发光元件LD射出的第一颜色的光变换为第二颜色的光(特定颜色的光或色再现率出色的光)的多个色变换粒子QD。
在像素PXL为红色像素(或红色子像素)的情况下，所述像素PXL的色变换层CCL可以包括将从发光元件LD射出的第一颜色的光变换为第二颜色的光(作为一例，是红色光)的红色量子点的色变换粒子QD。
在像素PXL为绿色像素(或绿色子像素)的情况下，所述像素PXL的色变换层CCL可以包括将从发光元件LD射出的第一颜色的光变换为第二颜色的光(作为一例，是绿色光)的绿色量子点的色变换粒子QD。
在像素PXL为蓝色像素(或蓝色子像素)的情况下，所述像素PXL的色变换层CCL可以包括将从发光元件LD射出的第一颜色的光变换为第二颜色的光(作为一例，是蓝色光)的蓝色量子点的色变换粒子QD。在像素PXL为蓝色像素(或蓝色子像素)的情况下，根据实施例，也可以代替包括色变换粒子QD的色变换层CCL而具备包括光散射粒子SCT的光散射层。作为一例，在发光元件LD射出蓝色系光的情况下，像素PXL也可以包括具有光散射粒子SCT的光散射层。上述的光散射层也可以根据实施例而被省略。在像素PXL为蓝色像素(或蓝色子像素)的情况下，根据其他实施例，也可以代替色变换层CCL而提供透明聚合物。
在色变换层CCL和第二坝部BNK2上可以配置第一盖层CPL1。
第一盖层CPL1可以在设置有像素PXL的显示区域DA中设置在整个面中以便覆盖第二坝部BNK2和色变换层CCL。
第一盖层CPL1可以是包括无机材料的无机绝缘膜。第一盖层CPL1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)等之中的至少一种。第一盖层CPL1可以整体覆盖第二坝部BNK2和色变换层CCL，从而阻断水分或氧等从外部流入色变换层CCL。
根据实施例，第一盖层CPL1可以缓和因配置在其下部的构成产生的高低差且具有平坦的表面。作为一例，第一盖层CPL1可以包括含有有机材料的有机绝缘膜，但是并不限于此。第一盖层CPL1可以是共同设置在显示区域DA中的公共层。
在第一盖层CPL1上可以配置滤色器层CFL。
滤色器层CFL可以包括与各像素PXL的发光区域EMA对应的滤色器CF。例如，滤色器层CFL可以包括配置在一个像素(以下，称为“第一像素”)PXL的色变换层CCL上的第一滤色器CF1、配置在与第一像素PXL相邻的相邻像素(以下，称为“第二像素”)的色变换层上的第二滤色器CF2以及配置在与第二像素相邻的相邻像素(以下，称为“第三像素”)的色变换层上的第三滤色器CF3。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以在不发光区域NEA中被配置成彼此重叠，从而被有效利用为阻断相邻的像素PXL之间的光干涉的遮光部件。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3分别可以包括使由对应的色变换层CCL变换的第二颜色的光选择性地透过的滤色器物质。作为一例，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，第三滤色器CF3可以是蓝色滤色器，但是并不限于此。
在滤色器层CFL上可以配置内盖层ENC。
内盖层ENC可以包括第二盖层CPL2。第二盖层CPL2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。第二盖层CPL2可以整体覆盖位于其下部的构成，从而阻断水分或湿气等从外部流入到滤色器层CFL和/或显示元件层DPL。根据实施例，内盖层ENC也可以被有效利用为缓和因位于其下部的滤色器层CFL和/或显示元件层DPL的构成产生的高低差的平坦化层。
第二盖层CPL2可以由多重层形成。例如，第二盖层CPL2可以包括至少两层无机绝缘膜以及介于所述至少两层无机绝缘膜之间的至少一层有机绝缘膜。但是，第二盖层CPL2的构成物质和/或结构可以以各种方式变更。此外，根据实施例，在第二盖层CPL2的上部还可以进一步配置至少一层外涂层、填充材料层和/或其他基板等。
上述的实施例涉及的像素PXL可以在发光元件LD上通过连续的工序配置色变换层CCL和滤色器层CFL，从而通过所述色变换层CCL和所述滤色器层CFL来射出具有出色的色再现性的光，由此提高出光效率。
根据实施例，如图18所示，色变换层CCL和滤色器层CFL可以在基底层BSL的一面上通过连续的工序形成而构成单独的基板(作为一例，是上部基板U_SUB)。所述上部基板U_SUB也可以通过中间层CTL而与包括第一电极PE1和第二电极PE2等的显示元件层DPL结合。此时，在所述第一电极PE1和所述第二电极PE2上可以配置第四绝缘层INS4。所述第四绝缘层INS4可以在结合显示元件层DPL与上部基板U_SUB的过程中覆盖第一电极PE1和第二电极PE2，从而不会使所述第一电极PE1和所述第二电极PE2露出于外部。所述第四绝缘层INS4可以是包括无机材料的无机绝缘膜，但是并不限于此。
中间层CTL可以是用于强化显示元件层DPL与上部基板U_SUB之间的粘接力的透明的粘合层(或粘接层)，作为一例可以是光学用透明粘接层(Optically Clear Adhesive)，但是并不限于此。根据实施例，中间层CTL也可以是用于改变从发光元件LD射出而朝向上部基板U_SUB行进的光的折射率来提高像素PXL的发光亮度的折射率变换层。根据实施例，中间层CTL也可以包括由具有绝缘性和粘接性的绝缘物质构成的填充材料。
上部基板U_SUB可以包括基底层BSL、滤色器层CFL、第五绝缘层INS5、第二坝部BNK2、色变换层CCL以及第六绝缘层INS6。
基底层BSL可以是刚性基板或柔性基板，其材料或物性没有特别限制。基底层BSL也可以由与基板SUB相同的物质构成或者由与基板SUB不同的物质构成。
滤色器层CFL可以配置在基底层BSL的一面上以便与显示元件层DPL相向。滤色器层CFL的第一滤色器CF1可以在发光区域EMA中设置在基底层BSL的一面上以便与色变换层CCL对应。滤色器层CFL的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以在不发光区域NEA中被配置成彼此重叠而被有效利用为遮光部件。
在滤色器层CFL与色变换层CCL之间可以配置第五绝缘层INS5。
第五绝缘层INS5可以位于滤色器层CFL上而覆盖所述滤色器层CFL，从而保护所述滤色器层CFL。第五绝缘层INS5可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。
在第五绝缘层INS5的一面上可以设置第二坝部BNK2和色变换层CCL。
在第二坝部BNK2和色变换层CCL上可以在整个面中配置第六绝缘层INS6。
第六绝缘层INS6可以包括如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)这样的金属氧化物之中的至少一种，但是并不限于此。根据实施例，第六绝缘层INS6也可以由包括有机材料的有机膜构成。第六绝缘层INS6可以位于色变换层CCL上而保护色变换层CCL免受外部的水分和湿气等的影响，从而可以进一步提高色变换层CCL的可靠性。
上述的上部基板U_SUB可以利用中间层CTL而与显示元件层DPL结合。
图19至图27用于说明实施例涉及的显示装置的制造方法，是与图6的Ⅱ～Ⅱ′线及Ⅳ～Ⅳ′线对应的示意性的剖视图。
以下，参照图19至图27，根据制造方法依次说明实施例涉及的显示装置DD。
在实施例中，根据剖视图说明为显示装置的制造步骤被依次执行的情况，但是只要不变更发明的技术领域，示为连续执行的一部分步骤可以被同时执行、各步骤的顺序可以被变更、可以省略一部分步骤、或者可以在各步骤之间还包括其他步骤是显而易见的。
在图19至图27中，为了避免重复的说明，以与上述的实施例的不同点为中心进行说明。
参照图1至图19，在像素区域PXA的基板SUB上形成像素电路层PCL。在像素电路层PCL上形成坝部图案BNP。
在像素电路层PCL中可以配置多个绝缘层以及多个电路元件。
参照图1至图20，在对应的坝部图案BNP上形成第一对齐电极ALE1和第二对齐电极ALE2。第一对齐电极ALE1和第二对齐电极ALE2可以被配置成间隔开。
第一对齐电极ALE1和第二对齐电极ALE2可以由包括如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和它们的合金这样的金属的不透明金属构成。作为一例，第一对齐电极ALE1和第二对齐电极ALE2可以由包括铝(Al)的不透明金属构成。
参照图1至图21，在第一对齐电极ALE1、第二对齐电极ALE2和像素电路层PCL的通孔层VIA上形成第一绝缘层INS1。第一绝缘层INS1可以是包括无机材料的无机绝缘膜。第一绝缘层INS1可以具有与第一对齐电极ALE1及第二对齐电极ALE2的轮廓对应的轮廓，因此在第一对齐电极ALE1与第二对齐电极ALE2之间可能会产生高低差。
参照图1至图22，在第一绝缘层INS1上形成第一坝部BNK1。第一坝部BNK1可以定义像素PXL以及与其相邻的各个相邻像素PXL的发光区域EMA。第一坝部BNK1可以定义在向对应的像素PXL供给发光元件LD时应供给所述发光元件LD的各个发光区域EMA。
参照图1至图23，向第一对齐电极ALE1和第二对齐电极ALE2分别施加对应的对齐信号，从而在第一对齐电极ALE1与第二对齐电极ALE2之间形成电场。
利用喷墨打印方式等，向像素区域PXA中投入包括发光元件LD的墨液。作为一例，可以在第一绝缘层INS1上配置一个以上的喷墨喷嘴，通过喷墨喷嘴向像素区域PXA中投入混合了多个发光元件LD的墨液。在第一对齐电极ALE1与第二对齐电极ALE2之间的第一绝缘层INS1上可以诱导出发光元件LD的自我对齐。
在发光元件LD自我对齐之后，通过使墨液所包括的溶剂挥发或者其他方式来将其去除。
由于位于第一对齐电极ALE1与第二对齐电极ALE2之间的第一绝缘层INS1的高低差，在发光元件LD与位于其下部的第一绝缘层INS1之间可以形成空洞SP。所述空洞SP可以是被发光元件LD和第一绝缘层INS1包围的空的空间。
参照图1至图24，利用化学气相沉积方法(Chemical Vapor Deposition，CVD)等，在发光元件LD、第一绝缘层INS1和第一坝部BNK1上在整个面中形成第一层FL。
第一层FL可以是包括无机材料的无机绝缘膜。作为一例，第一层FL可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)之中的至少一种。
在上述的沉积步骤中，第一层FL可以流入空洞SP的内部而分别形成在发光元件LD的背面(或下部面)、第一绝缘层INS1的上表面和侧面上。形成在所述空洞SP的内部的第一层FL可以彼此被连接而连续。
参照图1至图25，利用旋涂方式等，在第一层FL上在整个面中形成第二层SL。
第二层SL可以是包括有机材料的有机绝缘膜。作为一例，第二层SL可以包括丙烯酸系树脂(polyacrylates resin)、环氧系树脂(epoxy resin)、酚醛系树脂(phenolicresin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides rein)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚苯醚系树脂(poly-phenylene ethersresin)、聚苯硫醚系树脂(poly-phenylene sulfides resin)和苯并环丁烯树脂(benzocyclobutene resin)之中的至少一种。
在上述的涂敷步骤中，第二层SL可以流入空洞SP的内部，从而填满未形成第一层FL的空洞SP。
参照图1至图26，利用干式蚀刻方式，去除第二层SL来使第一层FL露出于外部。
在上述的干式蚀刻步骤中，形成在空洞SP内的第一层FL和第二层SL由于位于它们上部的发光元件LD而不会被蚀刻。
参照图1至图27，进行利用掩模的光刻工序来去除露出于外部的第一层FL的一部分，从而形成第二绝缘层INS2。
第二绝缘层INS2可以位于发光元件LD的上部面，使发光元件LD的第一端部EP1和第二端部EP2露出。此外，第二绝缘层INS2可以在未配置发光元件LD的发光区域EMA中位于第一对齐电极ALE1与第二对齐电极ALE2之间的第一绝缘层INS1上。
可以通过在上述的工序中所使用的蚀刻气体去除位于空洞SP内的第一层FL和第二层SL各自的一部分，从而形成虚设图案DMP。作为一例，在所述空洞SP内去除位于第一绝缘层INS1的侧面的第一层FL，去除位于所述第一绝缘层INS1的上表面的第一层FL的一部分，从而形成第一虚设层DML1。此外，在所述空洞SP内去除位于发光元件LD的背面的第一层FL的一部分，从而形成第三虚设层DML3。在所述空洞SP内去除第二层SL的一部分，从而形成第二虚设层DML2。
在空洞SP内可以最终形成包括沿着第三方向DR3依次层叠的第一虚设层DML1、第二虚设层DML2以及第三虚设层DML3的虚设图案DMP。
第一虚设层DML1、第三虚设层DML3和第二绝缘层INS2可以是无机绝缘膜，第二虚设层DML2可以是有机绝缘膜。
在形成虚设图案DMP和第二绝缘层INS2之后，可以进行涂敷基底导电物质来形成第一电极PE1和第二电极PE2的工序。在上述的工序中，可以通过空洞SP的两侧面向所述空洞SP的内部形成所述基底导电物质。通过在所述空洞SP内设置与发光元件LD的背面接触且与第一绝缘层INS1的上表面接触的虚设图案DMP，从而在所述空洞SP的内部，可以防止位于所述虚设图案DMP的一侧的所述基底导电物质和位于所述虚设图案DMP的另一侧的所述基底导电物质彼此被连接而短路的不良。
通过上述的制造方法形成的显示装置DD(或像素PXL)可以在形成于第一绝缘层INS1与发光元件LD之间的空洞SP的内部配置包括绝缘物质的虚设图案DMP，从而可以减少或最小化第一电极PE1和第二电极PE2在所述空洞SP内彼此被连接而短路的不良，由此可以提高可靠性。
以上，参照本发明的优选实施例进行了说明，但是本领域熟练技术人员或本领域普通技术人员应当能够理解在不超出权利要求书所记载的本发明的技术领域的范围内可以对本发明进行各种修正以及变更。
因此，本发明的技术范围并不限于说明书的详细说明所记载的内容，应仅通过权利要求书来确定。

Claims (20)

1.一种显示装置，包括：
多个像素，配置在基板上，
所述多个像素分别包括：
第一对齐电极和第二对齐电极，位于所述基板上，彼此被间隔开；
第一绝缘层，配置在所述第一对齐电极和所述第二对齐电极上；
发光元件，位于所述第一对齐电极与所述第二对齐电极之间的所述第一绝缘层上；
虚设图案，位于述第一绝缘层与所述发光元件之间；
第二绝缘层，位于所述发光元件上，使所述发光元件的第一端部和第二端部露出；
第一电极，与所述发光元件的所述第一端部电连接；以及
第二电极，与所述第一电极间隔开，与所述发光元件的所述第二端部电连接。
2.根据权利要求1所述的显示装置，其中，
所述虚设图案位于被所述第一绝缘层和所述发光元件包围的空洞内。
3.根据权利要求2所述的显示装置，其中，
所述虚设图案具有与所述第二绝缘层相同的宽度。
4.根据权利要求2所述的显示装置，其中，
所述虚设图案在所述空洞内包括依次层叠的第一虚设层、第二虚设层以及第三虚设层。
5.根据权利要求4所述的显示装置，其中，
所述第一虚设层位于所述第一绝缘层上而与所述第一绝缘层接触，
所述第三虚设层位于所述发光元件的背面而与所述发光元件的所述背面接触，
所述第二虚设层位于所述第一虚设层与所述第三虚设层之间。
6.根据权利要求5所述的显示装置，其中，
所述第一虚设层和所述第三虚设层包括与所述第二绝缘层相同的物质，所述第二虚设层包括与所述第二绝缘层不同的物质。
7.根据权利要求6所述的显示装置，其中，
所述第一虚设层、所述第三虚设层和所述第二绝缘层包括无机绝缘物质，所述第二虚设层包括有机绝缘物质。
8.根据权利要求5所述的显示装置，其中，
所述虚设图案在所述空洞内被设置成与所述第二绝缘层对应。
9.根据权利要求8所述的显示装置，其中，
所述空洞包括第一开口部和第二开口部且在所述第一开口部与所述第二开口部之间夹着所述虚设图案，
所述第一开口部被设置成与所述发光元件的所述第一端部对应，所述第二开口部被设置成与所述发光元件的所述第二端部对应。
10.根据权利要求9所述的显示装置，其中，
在截面上观察时，所述虚设图案具有包括倾斜率不同的侧面的多边形形状。
11.根据权利要求5所述的显示装置，其中，
所述虚设图案填充整个所述空洞。
12.根据权利要求5所述的显示装置，其中，
所述多个像素分别还包括：第三绝缘层，配置在所述第二绝缘层上，
所述第三绝缘层覆盖所述第一电极和所述第二电极之中的一个，
所述第一电极和所述第二电极之中的另一个位于所述第三绝缘层上。
13.根据权利要求12所述的显示装置，其中，
所述虚设图案在所述空洞内被设置成与所述第一对齐电极和所述第二对齐电极之中的一个相邻。
14.根据权利要求2所述的显示装置，其中，
所述第一电极和所述第二电极在其间夹着所述第二绝缘层而被间隔开。
15.根据权利要求2所述的显示装置，其中，
所述第一电极和所述第二电极在所述空洞内在其间夹着所述虚设图案而被间隔开。
16.根据权利要求1所述的显示装置，其中，
所述多个像素分别还包括：
发光区域，所述发光元件位于所述发光区域中；
不发光区域；
第一坝部，位于所述不发光区域中，包括与所述发光区域对应的开口；
色变换层，位于所述第一电极和所述第二电极的上部，在所述发光区域中被设置成与所述发光元件对应，包括色变换粒子；
第二坝部，在所述不发光区域中位于所述第一坝部上，包围所述色变换层；以及
滤色器层，位于所述色变换层上，从而使从所述色变换层射出的光选择性地透过。
17.一种显示装置的制造方法，包括：
在基板上形成彼此间隔开来配置的第一对齐电极和第二对齐电极的步骤；
在所述第一对齐电极和所述第二对齐电极上形成第一绝缘层的步骤；
在所述第一对齐电极与所述第二对齐电极之间的所述第一绝缘层上对齐发光元件的步骤；
在所述发光元件和所述第一绝缘层上形成第一层且所述第一层在被所述发光元件和所述第一绝缘层包围的空洞内分别位于所述发光元件的背面和所述第一绝缘层的一面上的步骤；
在所述第一层上形成第二层且所述第二层在所述空洞内填充位于所述发光元件的所述背面的所述第一层与位于所述第一绝缘层的一面上的所述第一层之间的步骤；
进行干式蚀刻工序来去除位于所述发光元件的上表面上的所述第一层上的所述第二层的步骤；以及
进行光刻工序来去除所述第一层的一部分来在所述发光元件的所述上表面形成第二绝缘层的步骤，
在形成所述第二绝缘层的步骤中，去除位于所述空洞内的所述第一层和所述第二层各自的一部分来形成虚设图案。
18.根据权利要求17所述的显示装置的制造方法，其中，
所述虚设图案在所述空洞内包括位于所述第一绝缘层上的第一虚设层、位于所述发光元件的所述背面的第三虚设层以及位于所述第一虚设层与所述第三虚设层之间的第二虚设层。
19.根据权利要求18所述的显示装置的制造方法，其中，
所述第一虚设层和所述第三虚设层包括与所述第二绝缘层相同的物质，所述第二虚设层包括与所述第二绝缘层不同的物质。
20.根据权利要求19所述的显示装置的制造方法，其中，
所述第一虚设层、所述第三虚设层和所述第二绝缘层包括无机绝缘物质，所述第二虚设层包括有机绝缘物质。
CN202311102177.8A 2022-09-02 2023-08-30 显示装置及其制造方法 Pending CN117650154A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220111712A KR20240033728A (ko) 2022-09-02 2022-09-02 표시 장치 및 그의 제조 방법
KR10-2022-0111712 2022-09-02

Publications (1)

Publication Number Publication Date
CN117650154A true CN117650154A (zh) 2024-03-05

Family

ID=87863578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311102177.8A Pending CN117650154A (zh) 2022-09-02 2023-08-30 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20240079527A1 (zh)
EP (1) EP4333057A1 (zh)
KR (1) KR20240033728A (zh)
CN (1) CN117650154A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210057891A (ko) * 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220006164A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 표시 장치
KR20220054507A (ko) * 2020-10-23 2022-05-03 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
US20240079527A1 (en) 2024-03-07
EP4333057A1 (en) 2024-03-06
KR20240033728A (ko) 2024-03-13

Similar Documents

Publication Publication Date Title
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
US20230121816A1 (en) Display device and manufacturing method thereof
CN115707313A (zh) 显示装置和制造该显示装置的方法
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
CN116261359A (zh) 像素、包括该像素的显示装置及制造该显示装置的方法
CN115458562A (zh) 显示装置和制造该显示装置的方法
KR20230020627A (ko) 표시 장치
CN117650154A (zh) 显示装置及其制造方法
CN221529950U (zh) 像素和具有像素的显示装置
US20240038956A1 (en) Pixel and display device including the same
CN219800895U (zh) 显示装置
US20240014351A1 (en) Display device and method of fabricating the same
CN220963346U (zh) 显示装置
CN220106526U (zh) 显示装置
US20240145643A1 (en) Display device and manufacturing method thereof
KR20240005284A (ko) 표시 장치 및 이의 제조 방법
KR20240027935A (ko) 표시 장치 및 그의 제조 방법
KR20240002279A (ko) 표시 장치
KR20220154315A (ko) 표시 장치 및 그의 제조 방법
KR20230104411A (ko) 표시 장치 및 그의 제조 방법
KR20230156219A (ko) 화소, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법
KR20240010636A (ko) 표시 장치 및 그 제조 방법
CN116417492A (zh) 显示装置
KR20240018013A (ko) 표시 장치
KR20230088598A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication