CN113178139B - 一种显示面板、制备方法及装置 - Google Patents

一种显示面板、制备方法及装置 Download PDF

Info

Publication number
CN113178139B
CN113178139B CN202110459473.8A CN202110459473A CN113178139B CN 113178139 B CN113178139 B CN 113178139B CN 202110459473 A CN202110459473 A CN 202110459473A CN 113178139 B CN113178139 B CN 113178139B
Authority
CN
China
Prior art keywords
sub
substrate
panel
display
panels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110459473.8A
Other languages
English (en)
Other versions
CN113178139A (zh
Inventor
于泉鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202110459473.8A priority Critical patent/CN113178139B/zh
Publication of CN113178139A publication Critical patent/CN113178139A/zh
Priority to US17/512,860 priority patent/US12033974B2/en
Application granted granted Critical
Publication of CN113178139B publication Critical patent/CN113178139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3316—Random layout, i.e. layout with no symmetry
    • H01L2224/33164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例公开了一种显示面板、制备方法及装置。多个子面板，子面板包括第一基板、第二基板、位于第一基板和第二基板之间的边框胶、多个挡墙结构以及多个发光元件；至少一个发光元件形成像素单元；挡墙结构位于相邻的像素单元之间；接缝胶，位于相邻子面板之间；其中，多个子面板的第一基板为同一第一基板，接缝胶设置于该第一基板上；第一基板包括显示区和围绕显示区的非显示区；发光元件和挡墙结构位于显示区，边框胶位于非显示区。本发明实施例提供的显示面板，可有效减小相邻子面板之间的拼接缝隙，进而提高显示面板的显示效果。

Description

一种显示面板、制备方法及装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板、制备方法及装置。
背景技术
由于大尺寸的显示面板具有大场景的显示效果，能够为用户带来身临其境的视觉体验而广泛应用于显示领域。
然而较大尺寸的显示面板又会带来新的问题而影响显示效果。
发明内容
本发明实施例提供一种显示面板、制备方法及装置，以减小相邻子面板之间的拼接缝隙，优化显示面板的显示效果。
第一方面，本发明实施例提供了一种显示面板，该显示面板包括多个子面板，所述子面板包括第一基板、第二基板、位于所述第一基板和所述第二基板之间的边框胶、多个挡墙结构以及多个发光元件；至少一个所述发光元件形成像素单元；所述挡墙结构位于相邻的所述像素单元之间；
接缝胶，位于相邻所述子面板之间；
其中，多个所述子面板的第一基板为同一第一基板，所述接缝胶设置于该第一基板上；
所述第一基板包括显示区和围绕所述显示区的非显示区；所述发光元件和所述挡墙结构位于所述显示区，所述边框胶位于所述非显示区。
第二方面，本发明实施例提供了一种显示面板的制备方法，该显示面板的制备方法包括：
提供一第一基板和多个第二基板；其中，所述第一基板包括显示区和围绕所述显示区的非显示区；
将多个所述第二基板与所述第一基板对位贴合；其中，一个所述第二基板与所述第一基板构成子面板；所述第一基板和所述第二基板之间设置有边框胶、多个挡墙结构以及多个发光元件；至少一个所述发光元件形成像素单元；所述挡墙结构位于相邻的所述像素单元之间；所述发光元件和所述挡墙结构位于所述显示区，所述边框胶位于所述非显示区；
在第一基板，且位于相邻所述子面板之间形成接缝胶；
对所述接缝胶进行固化，以形成显示面板。
第三方面，本发明实施例提供了一种显示装置，该显示装置包括第一方面所述的显示面板。
本发明实施例提供的显示面板、制备方法及显示装置，通过多个子面板的第一基板为同一第一基板，将接缝胶设置于第一基板上，且位于相邻的第二基板之间，第一基板和第二基板之间还设置有位于非显示区的边框胶，相比于现有技术中每一子面板显示区的边缘均设置有边框胶，在相邻子面板拼接过程中，由于边框胶的存在，使得拼接处边框胶占用宽度较大，影响显示效果，本发明实施例提供的显示面板采用在子面板的非显示区设置边框胶，在相邻子面板的拼接处设置接缝胶而无需设置边框胶，减少边框胶占用显示面板显示区的面积，进而减少子面板与子面板之间的拼接缝隙，保证显示画面的连贯性以及显示面板的拼接效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本发明的一些具体的实施例，对于本领域的技术人员来说，可以根据本发明的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本发明的权利要求范围之内。
图1为本发明实施例提供的一种显示面板的俯视结构示意图；
图2为图1沿AA的剖视图；
图3为本发明实施例提供的一种发光元件与挡墙结构之间的俯视结构示意图；
图4为本发明实施例提供的另一种发光元件与挡墙结构之间的俯视结构示意图；
图5为本发明实施例提供的一种显示面板的膜层结构示意图；
图6为本发明实施例提供的另一种显示面板的膜层结构示意图；
图7为本发明实施例提供的另一种显示面板的膜层结构示意图；
图8为本发明实施例提供的另一种显示面板的膜层结构示意图；
图9为本发明实施例提供的另一种显示面板的膜层结构示意图；
图10为本发明实施例提供的另一种显示面板的膜层结构示意图；
图11为本发明实施例提供的另一种显示面板的俯视结构示意图；
图12为本发明实施例提供的另一种显示面板的俯视结构示意图；
图13为本发明实施例提供的另一种显示面板的俯视结构示意图；
图14为本发明实施例提供的另一种显示面板的俯视结构示意图；
图15为本发明实施例提供的另一种显示面板的膜层结构示意图；
图16为本发明实施例提供的另一种显示面板的俯视结构示意图；
图17为图16沿BB的剖视图；
图18为本发明实施例提供的另一种显示面板的膜层结构示意图；
图19为本发明实施例提供的另一种显示面板的膜层结构示意图；
图20为本发明实施例提供的另一种显示面板的膜层结构示意图；
图21为本发明实施例提供的另一种显示面板的膜层结构示意图；
图22为本发明实施例提供的另一种显示面板的膜层结构示意图；
图23为本发明实施例提供的另一种显示面板的膜层结构示意图；
图24为本发明实施例提供的另一种显示面板的膜层结构示意图；
图25为本发明实施例提供的另一种显示面板的膜层结构示意图；
图26为本发明实施例提供的一种显示面板的制作方法的流程示意图；
图27为本发明实施例提供的另一种显示面板的制作方法的流程示意图；
图28为本发明实施例提供的另一种显示面板的制作方法的工艺流程示意图；
图29为本发明实施例提供的另一种显示面板的制作方法的流程示意图；
图30为本发明实施例提供的另一种显示面板的制作方法的工艺流程示意图；
图31为本发明实施例提供的另一种显示面板的制作方法的流程示意图；
图32为本发明实施例提供的另一种显示面板的制作方法的流程示意图；
图33为本发明实施例提供的另一种显示面板的制作方法的工艺流程示意图；
图34为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本发明保护的范围。
在制备大尺寸的显示面板时，通常由多个子面板进行拼接形成。各子面板的每个边缘均设置有边框胶，且考虑到边框胶的工艺精度，需要在子面板的边缘预留出一定的区域，如此，使得相邻的子面板之间存在较宽的拼接缝隙，无疑，这将破坏显示装置显示图像的连续性，进而影响显示效果。
有鉴于背景技术的问题，本发明实施例提供了一种显示面板的结构示意图，包括：多个子面板，子面板包括第一基板、第二基板、位于第一基板和第二基板之间的边框胶、多个挡墙结构以及多个发光元件；至少一个发光元件形成像素单元；挡墙结构位于相邻的像素单元之间；接缝胶，位于相邻子面板之间；其中，多个子面板的第一基板为同一第一基板，接缝胶设置于该第一基板上；第一基板包括显示区和围绕显示区的非显示区；发光元件和挡墙结构位于显示区，边框胶位于非显示区。
采用上述技术方案，通过多个子面板的第一基板为同一第一基板，将接缝胶设置于第一基板上，且位于相邻的第二基板之间，第一基板和第二基板之间还设置有位于非显示区的边框胶，相比于现有技术中每一子面板显示区的边缘均设置有边框胶，在相邻子面板拼接过程中，由于边框胶的存在，使得拼接处边框胶占用宽度较大，影响显示效果，本发明实施例提供的显示面板采用在子面板的非显示区设置边框胶，在相邻子面板的拼接处设置接缝胶而无需设置边框胶，减少边框胶占用显示面板显示区的面积，进而减少子面板与子面板之间的拼接缝隙，保证显示画面的连贯性以及显示面板的拼接效果。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其它实施例，都属于本发明实施例保护的范围。
图1为本发明实施例提供的一种显示面板的俯视结构示意图，图2为图1沿AA的剖视图，如图1和图2所示，显示面板100包括：
多个子面板101，子面板101包括第一基板102、第二基板103、位于第一基板102和第二基板103之间的边框胶104、多个挡墙结构105以及多个发光元件106；至少一个发光元件106形成像素单元1061；挡墙结构105位于相邻的像素单元1061之间；
接缝胶107，位于相邻子面板101之间；
其中，多个子面板101的第一基板102为同一第一基板102，接缝胶107设置于该第一基板102上；
第一基板102包括显示区1021和围绕显示区1021的非显示区1022，显示区1021由子面板101拼接显示；发光元件106和挡墙结构105位于显示区1021，边框胶104位于非显示区1022。
其中，边框胶104位于第一基板102和第二基板103之间，且位于第一基板102的非显示区1022，边框胶104可以实现非显示区1022第一基板102与第二基板103之间的粘结；接缝胶107位于相邻子面板101的第二基板103之间，接缝胶107可以实现相邻子面板101之间的粘结和拼接，通过边框胶104和接缝胶107使得子面板101密封，防止外部水氧对第一基板102与第二基板103之间的多个发光元件106以及其他膜层造成损坏。
可选的，发光元件106可以为微米发光二极管(Micro LED)，也可以为次毫米发光二极管(Mini LED)。需要说明的是，发光元件106的类型包括但不限于示例。
可选的，边框胶104可以为环氧树脂低聚物、丙烯酸单体、光引发剂、热固化剂、交联剂、填料和添加剂，热固化剂主链包括醚氧基团等材料。边框胶104可以为无色透明材料、有色透明材料或非透明材料。
可选的，接缝胶107的材料包括：亚克力胶。其中，接缝胶107可以为亚克力胶，区别于传统的粘接剂，亚克力胶的粘结速度快、强度大、无气泡、不发白、不发黄、不发裂、透明度极佳，不需要紫外线灯光照射，借助太阳光或自然光即可瞬间固化，可节省大量的生产成本。
需要说明的是，至少一个发光元件106形成像素单元1061，可以是一个发光元件106形成像素单元1061；还可以是多个发光元件106，例如三个发光元件106形成像素单元1061，示例性的，图3为本发明实施例提供的一种发光元件与挡墙结构之间的俯视结构示意图，如图3所示，一个像素单元1061由红光发光元件1062、绿光发光元件1063和蓝光发光元件1064组成，挡墙结构105设置在相邻的像素单元1061之间，用于防止相邻像素单元1061之间的光串扰。图4为本发明实施例提供的另一种发光元件与挡墙结构之间的俯视结构示意图。如图4所示，像素单元1061包括一个发光元件，例如，红光发光元件1062、绿光发光元件1063、蓝光发光元件1064各构成一个像素单元1061，相邻的两个发光元件106之间设置有挡墙结构105，以防止不同发光元件106之间发出的光产生光串扰。
继续参见图1和图2，本实施方案中，多个子面板101的第一基板102共用同一第一基板102，接缝胶107位于相邻子面板101的第二基板103之间，且接缝胶107设置于第一基板102上，接缝胶107用于填补相邻子面板101的第二基板103之间的缝隙，实现子面板101之间的粘结；进一步的，由于接缝胶107设置在相邻子面板101之间，此时，相邻的两个子面板101中，均无需在子面板101靠近接缝胶107的一侧设置边框胶，且无需预留出一定的区域以防止边框胶的制备工艺误差，减少现有技术中在相邻子面板101之间设置边框胶104占用显示区面积，如此可以减小子面板101和子面板101之间的缝隙，保证显示画面的连贯性以及显示面板的拼接效果。
可选的，请继续参见图2，第一基板102上设置有多个挡墙结构105；第二基板103上设置有多个发光元件106，即将设置有挡墙结构105的基板作为第一基板102，将设置有发光元件106的基板作为第二基板103。可选的，第一基板102上还设置有黑矩阵111、红色色阻块112、绿色色阻块113、蓝色色阻块114，设置黑矩阵111遮挡发光元件106之间的漏光，通过设置色阻块提高对应波长的光的吸收率，红色色阻块112允许红光通过、绿色色阻块113允许绿光通过、蓝色色阻块114允许蓝光通过，保证出射光的光纯度。可选的，驱动发光元件106发光的方式可以为无源驱动方式，也可以为有源驱动方式，示例性的，图5为本发明实施例提供的一种显示面板的膜层结构示意图，如图5所示，驱动发光元件106发光的方式为有源驱动方式，此时第二基板103还设置有像素驱动电路层1081，像素驱动电路层1081包括多个像素驱动电路1082，多个像素驱动电路1082与多个发光元件106一一对应电连接。用于驱发光元件106发光的像素驱动电路1082可为3T1C电路，即具有3个薄膜晶体管和1个存储电容的电路，或7T1C电路，即具有7个薄膜晶体管和1个存储电容的电路等。图6为本发明实施例提供的另一种显示面板的膜层结构示意图，如图6所示，驱动发光元件106发光的方式为无源驱动方式，此时第二基板103还设置有金属层108，金属层108上设置有信号线，信号线用于与发光元件106连接，如此，无需单独设置像素驱动电路，仅需要信号线提供发光电压信号即可。可选的，图7为本发明实施例提供的另一种显示面板的结构示意图，如图7所示，当发光元件106发出相同颜色的光，例如发光元件106为蓝光发光元件1064，位于色阻块靠近发光元件106一侧还设置有量子点，例如对应红色色阻块112的位置设置红色量子点115、对应绿色色阻块113的位置设置绿色量子点116，对应蓝色色阻块114的位置设置散射材料117，红色量子点115用于将发光元件106发出的蓝光转换为红光，绿色量子点116用于将发光元件106发出的蓝光转换为绿光，散射材料117用于保证蓝光出射光线均匀，如此，使得经发光元件106出射的光线经红色量子点115、绿色量子点116以及散射材料117，实现显示面板的彩色发光。
继续参考图1，可选的，第一基板102复用为显示面板100的盖板。
其中，当设置有挡墙结构105的基板作为第一基板102，将设置有发光元件106的基板作为第二基板103，当第一基板102与第二基板103贴合后，第一基板102可以起到隔绝外部水氧的作用，与显示面板100的盖板起到相同的作用，因此，第一基板102可复用为显示面100板的盖板，保证显示面板100的显示效果，降低制作成本。
可选的，图8为本发明实施例提供的另一种显示面板的膜层结构示意图，如图8所示，第一基板102上设置有多个发光元件106；第二基板103上设置有多个挡墙结构105。即将设置有发光元件106的基板作为第一基板102，将设置有挡墙结构105的基板作为第二基板103。可选的，第二基板103上还设置有黑矩阵111、红色色阻块112、绿色色阻块113、蓝色色阻块114，设置黑矩阵111遮挡发光元件106之间的漏光，通过设置色阻块提高对对应波长的光的吸收率，红色色阻块112允许红光通过、绿色色阻块113允许绿光通过、蓝色色阻块114允许蓝光通过，保证经出射光的光纯度。可选的，驱动发光元件106发光的方式可以为无源驱动方式，也可以为有源驱动方式，示例性的，如图8所示，驱动发光元件106发光的方式为有源驱动方式，此时第一基板102还设置有像素驱动电路层1081，像素驱动电路层1081包括多个像素驱动电路1082，多个像素驱动电路1082与多个发光元件106一一对应电连接。用于驱发光元件106发光的像素驱动电路1082可为3T1C电路，即具有3个薄膜晶体管和1个存储电容的电路，或7T1C电路，即具有7个薄膜晶体管和1个存储电容的电路等。图9为本发明实施例提供的另一种显示面板的膜层结构示意图，如图9所示，驱动发光元件106发光的方式为无源驱动方式，此时第一基板102还设置有金属层108，金属层108上设置有信号线，信号线用于与发光元件106连接，如此，无需单独设置像素驱动电路，仅需要信号线提供发光电压信号即可。
在上述实施例的基础上，可选的，图10为本发明实施例提供的另一种显示面板的膜层结构示意图，如图10所示，当位于第一基板102的发光元件106发出相同颜色的光，例如发光元件106为蓝光发光元件1064，位于色阻块靠近发光元件106一侧还设置有量子点，对应红色色阻块112的位置设置红色量子点115、对应绿色色阻块113的位置设置绿色量子点116，对应蓝色色阻块114的位置设置散射材料117，红色量子点115用于将发光元件106发出的蓝光转换为红光，绿色量子点116用于将发光元件106发出的蓝光转换为绿光，散射材料117用于保证蓝光出射光线均匀。使得经发光元件106出射的光线经红色量子点115、绿色量子点116以及散射材料117，实现显示面板的彩色发光。可选的，图11为本发明实施例提供的另一种显示面板的俯视结构示意图，如图11所示，边框胶104设置于第一基板102上。即边框胶104可直接形成在第一基板102上，如此，可通过一次工艺直接制备完成，简化工艺步骤，提高显示面板的制备效率。可以理解的是，图11中为了清楚的展示边框胶104，而未展示接缝胶107。
可选的，继续参考图11，边框胶104形成闭合环状结构。
其中，边框胶104为形成于第一基板102的闭合环状结构，边框胶104为闭合环状结构，使得每个子面板101的密封性好，防止外界的水氧对子面板101内部的由有机材料组成的量子点或挡墙结构等的影响。
可选的，继续参考图1，多个子面板101构成M行N列的阵列结构；其中，图1以2行2列为例进行的说明。
继续参见图1，子面板101包括第一类子面板1011和第二类子面板1012；
位于阵列结构的第一行第一列、第一行第N列、第M行第一列和第M行第N列的子面板为第一类子面板1011；
第一类子面板1011之外的子面板101为第二类子面板1012；
第一类子面板1011的边框胶104位于第一类子面板1011的两个边缘；
第二类子面板1012的边框胶104位于第二类子面板1012的一个边缘；
其中，M和N均为正整数，且M＝2，N≥2；或者，
M和N均为正整数，且N＝2，M≥2。
示例性的，多个子面板101构成2行2列的阵列结构，其中，M＝2，N＝2，此时子面板101只包括第一类子面板1011。接缝胶107分别位于任意相邻两个第一类子面板1011之间，使得四个第一类子面板1011拼接于同一第一基板102上，由于无需在子面板101靠近接缝胶107的一侧设置边框胶，且无需预留出一定的区域以防止边框胶的制备工艺误差，减少现有技术中在相邻子面板101之间设置边框胶104占用显示区面积，如此可以减小子面板101和子面板101之间的缝隙，保证显示画面的连贯性以及显示面板的拼接效果。接缝胶107可以实现相邻的两个第一类子面板1011之间的拼接，结合第一基板102上的边框胶104，保证显示面板100的显示效果和密封性。
示例性的，图12为本发明实施例提供的另一种显示面板的俯视结构示意图，如图12所示，多个子面板构成2行3列的阵列结构，其中，M＝2，N＝3。示例性的以多个子面板101构成2行3列的阵列结构为例进行说明，如图12所示，由四个第一类子面板1011和两个第二类子面板1012形成显示面板进行显示，此时，显示区由多个子面板101和子面板101之间的接缝胶107组成，非显示区1022围绕显示区1021。第一类子面板1011的边框胶104位于第一类子面板1011的两个边缘，且两个边缘相交设置，位于两个边缘对应设置的边框胶104也相交设置，同时第二类子面板1012的边框胶104位于第二类子面板1012的一个边缘，即边框胶104围绕显示区1021设置；而未设置边框胶104的子面板的边缘设置有接缝胶107。由于无需在子面板101靠近接缝胶107的一侧设置边框胶104且无需预留出一定的区域以防止边框胶的制备工艺误差，减少现有技术中在相邻子面板101之间设置边框胶104占用显示区面积，如此可以减小子面板101和子面板101之间的缝隙，保证显示画面的连贯性以及显示面板的拼接效果。
可选的，图13为本发明实施例提供的另一种显示面板的俯视结构示意图，如图13所示，子面板101还包括柔性电路板120，非显示区1022包括第一非显示区1023和第二非显示区1024；
显示面板100包括2行N列的子面板101，位于第一行的子面板101的柔性电路板120绑定在第一非显示区1023，第一非显示区1023为第一行的子面板101远离第二行的子面板101一侧的非显示区1022；位于第二行的子面板101的柔性电路板120绑定在第二非显示区1024，第二非显示区1024为第二行的子面板101远离第一行的子面板101一侧的非显示区1022，图13以显示面板100包括2行2列的子面板101为例进行的说明。
本实施方案中，位于第一行的子面板101的柔性电路板120绑定在第一非显示区1023，第一非显示区1023为第一行的子面板101远离第二行的子面板101一侧的非显示区1022；位于第二行的子面板101的柔性电路板120绑定在第二非显示区1024，第二非显示区1024为第二行的子面板101远离第一行的子面板101一侧的非显示区1022；柔性电路板120绑定在沿图中Y方向设置，可有效减少非显示区1022在X方向的延伸长度，进而减少显示面板100的X方向非显示区面积；或者，图14为本发明实施例提供的另一种显示面板的俯视结构示意图，其中，显示面板100包括M行2列的子面板101，位于第一列的子面板101的柔性电路板120绑定在第三非显示区1025，第三非显示区1025为第一列的子面板101远离第二列的子面板101一侧的非显示区1022；位于第二列的子面板101的柔性电路板120绑定在第四非显示区1026，第四非显示区1026为第二列的子面板101远离第一列的子面板101一侧的非显示区1022。图14以显示面板100包括3行2列的子面板101为例进行的说明。
如图14所示，位于第一列的子面板101的柔性电路板120绑定在第三非显示区1025，第三非显示区1025为第一列的子面板101远离第二列的子面板101一侧的非显示区1022；位于第二列的子面板101的柔性电路板120绑定在第四非显示区1026，第四非显示区1026为第二列的子面板101远离第一列的子面板101一侧的非显示区1022。柔性电路板120绑定在沿图中X方向设置，可有效减少非显示区1022在Y方向的延伸长度，进而减少显示面板100的Y方向非显示区面积。可选的，图15为本发明实施例提供的另一种显示面板的膜层结构示意图，如图15所示，第一类子面板1011和第二类子面板1012之间的接缝胶107延伸至第一基板102和第二基板103之间；
平行于接缝胶107延伸方向且平行于第一基板102的方向，延伸至第一类子面板1011对应的第一基板102和第二基板103之间的接缝胶107的宽度为第一宽度D1；延伸至第二类子面板1012对应的第一基板102和第二基板103之间的接缝胶107的宽度为第二宽度D2；
其中，第一宽度D1小于第二宽度D2。
考虑到第一类子面板1011的两个边缘设置有边框胶104，而第二类子面板1012的一个边缘设置有边框胶104，即第一类子面板1011封框面积大于第二类子面板1012封框面积，所以本实施方案中，通过设置延伸至第二类子面板1012对应的第一基板102和第二基板103之间的接缝胶107的宽度大于延伸至第一类子面板1011对应的第一基板102和第二基板103之间的接缝胶107的宽度，使得第一类子面板1011与第二类子面板1012封框效果保持一致。
可选的，图16为本发明实施例提供的另一种显示面板的俯视结构示意图，图17为图16沿BB的剖视图，如图16和17所示，子面板101包括第三类子面板1013和第四类子面板1014；
第三类子面板1013的面积大于第四类子面板1014的面积；
第三类子面板1013和第四类子面板1014之间的接缝胶107延伸至第一基板102和第二基板103之间；
平行于接缝胶107延伸方向且平行于第一基板102的方向，延伸至第三类子面板1013对应的第一基板102和第二基板103之间的接缝胶107的宽度为第三宽度D3；延伸至第四类子面板1014对应的第一基板102和第二基板103之间的接缝胶107的宽度为第四宽度D4；
其中，第三宽度D3大于第四宽度D4。
示例性的，继续参见图16和图17，第三类子面板1013的三个边缘设置有边框胶104，第四类子面板1014的两个边缘设置有边框胶104，即第三类子面板1013封框面积大于第四类子面板1014，所以第三类子面板1013内的膜层受到外界水氧破坏的风险较低。本实施方案中在相邻子面板101之间的拼接缝隙一定的情况下，让接缝胶107尽可能在第四类子面板1014对应的第一基板102和第二基板103之间的宽度增加，使得当外部水氧在相邻子面板101拼接缝隙处想入侵至第四类子面板1014时，进入第四类子面板1014内部的路径就会变长，进而降低第四类子面板1014内的有机材料被水氧破坏的风险，使得第三类子面板1013和第四类子面板1014均具备较好的密封性。
图18为本发明实施例提供的另一种显示面板的膜层结构示意图，如图18所示，可选的，多个挡墙结构105包括位于第二基板103边缘的多个第一挡墙结构121；至少一个第一挡墙结构121包括靠近第一基板102的第一表面1051、远离第一基板102的第二表面1052以及与第一表面1051和第二表面1052相连接的第三表面1053；
相邻子面板101的第一挡墙结构121的第三表面1053之间设置有接缝胶107，且均与接缝胶107接触。
其中，相邻子面板101的第一挡墙结构121的第三表面1053之间设置有接缝胶107，且均与接缝胶107接触，接缝胶107与第一挡墙结构121的第三表面1053直接接触，增加了接缝胶107与相邻子面板101之间的粘结面积，有利于提高相邻子面板101之间的粘合效果，提高显示面板100的可靠性；同时提高子面板101的密封效果，防止外部水氧从相邻子面板101拼接缝隙处入侵至子面板101。
可选的，图19为本发明实施例提供的另一种显示面板的膜层结构示意图，如图19所示，接缝胶107包括靠近第一基板102的第四表面1054和远离第一基板102的第五表面1055；
第二基板103包括靠近第一基板102的第六表面1056和远离第一基板102的第七表面1057；
第五表面1055到第一基板102的距离大于第七表面1057到第一基板102的距离。
其中，在相邻子面板101之间的第一挡墙结构121之间设置接缝胶107，接缝胶107的第五表面1055到达第一基板102的距离可以大于、小于或等于第二基板103的第七表面1057到第一基板102的距离。当设置接缝胶107的第五表面1055到达第一基板102的距离大于第二基板103的第七表面1057到第一基板102的距离，有利于保证接缝胶107与第二基板103的粘结面积，有利于提高相邻子面板101之间的粘合效果以及密封效果。
可选的，图20为本发明实施例提供的另一种显示面板的膜层结构示意图，如图20所示，接缝胶107包括连续的第一分部1071和第二分部1072；第一分部1071位于相邻子面板101之间，第二分部1072与第七表面1057接触；
沿平行于第一基板102所在平面的方向，第一分部1071的宽度小于第二分部1072的宽度。
本实施方案中，接缝胶107的第五表面1055到达第一基板102的距离大于第二基板103的第七表面1057到第一基板102的距离，接缝胶107包括连续的第一分部1071和第二分部1072，第二分部1072与第七表面1057接触，且在沿平行于第一基板102所在平面的方向，第一分部1071的宽度小于第二分部1072的宽度，第二分部1072与相邻子面板101的第二基板103的粘结面积明显增大，进而相邻子面板101之间的粘合力增加，有利于提高相邻子面板101之间的粘合效果以及密封效果。
作为另一种可实施方式，图21为本发明实施例提供的另一种显示面板的膜层结构示意图，如图21所示，与图20不同的是，相邻子面板101的接缝胶107与相邻子面板101的挡墙结构105不直接接触。
可选的，图22为本发明实施例提供的另一种显示面板的膜层结构示意图，如图22所示，沿第一基板102指向第二基板103的方向，接缝胶107包括连续的第三分部1073和第四分部1074；
第三分部1073位于相邻子面板101的第一挡墙结构121的第三表面1053之间；
第四分部1074位于子面板101的第二基板103之间；
第三分部1073的截面形状倒梯形。
其中，接缝胶107的第三分部1073与相邻子面板101的第一挡墙结构121的第三表面1053直接接触，同时将接缝胶107的第三分部1073的截面形状设置成倒梯形，相比于截面形状成矩形，接缝胶107的第三分部1073与相邻子面板101的第一挡墙结构121的第三表面1053的粘结面积更大，相邻子面板101之间的粘合力增加。
可选的，图23为本发明实施例提供的另一种显示面板的膜层结构示意图，如图23所示，第三表面1053为粗糙起伏表面。
可将相邻子面板101的第一挡墙结构121的第三表面1053设置成粗糙起伏表面，如此，第三表面1053与接缝胶107的粘结面积进一步增大，相邻子面板101之间的粘合力进一步增加。可选的，可采用分层制备挡墙结构105的方式，使得第三表面1053为粗糙起伏表面。
可选的，图24为本发明实施例提供的另一种显示面板的膜层结构示意图，如图24所示，接缝胶107包括连续的第三分部1073和第四分部1074；
第三分部1073位于相邻子面板101的第一挡墙结构121的第三表面1053之间；
第四分部1074位于子面板101的第二基板103之间；
沿平行于第一基板102的方向，第三分部1073的宽度大于第四分部1074的宽度。
其中，第三分部1073位于相邻子面板101的第一挡墙结构121的第三表面1053之间，第三分部1073与第三表面1053直接接触，同时沿平行于第一基板102的方向，第三分部1073的宽度大于第四分部1074的宽度，增加接缝胶107与第一挡墙结构121、第一基板102以及第二基板103之间的粘结面积，进而增加相邻子面板101之间的粘合力。
可选的，子面板101还包括反射层122，位于挡墙结构105的表面；
相邻子面板101的第一挡墙结构121的第三表面1053之间设置的接缝胶107与该第三表面1053之间未设置有反射层122。
其中，继续参考图24等，挡墙结构105表面设置有反射层122，反射层122可提高发光元件106出射的光线透过量子点的光效率。但在相邻子面板101的第一挡墙结构121的第三表面1053之间设置的接缝胶107与该第三表面1053之间未设置有反射层122，使得挡墙结构105和接缝胶107直接接触，因为挡墙结构105和接缝胶107均为有机材料，所以可通过使相邻的子面板101的第一挡墙结构121的第三表面1053之间设置的接缝胶107与该第三表面1053之间未设置有反射层122，来增加挡墙结构105与接缝胶107之间的粘合力，进而保证相邻子面板101之间的粘合效果。
可选的，图25为本发明实施例提供的另一种显示面板的膜层结构示意图，如图25所示，子面板101包括多个子像素；
第一基板102包括第五分部1075和第六分部1076；
第五分部1075位于同一子面板101中两个相邻的子像素在第一基板102所在平面的垂直投影之间；
第六分部1076位于不同的两个子面板101中两个相邻的子像素在第一基板102所在平面的垂直投影之间；
第五分部1075的弹性模量小于第六分部1076的弹性模量。
其中，可拉伸的显示面板100，显示区1021也会拉伸，子面板101之间也会拉伸，显示区1021可拉伸的位置例如在同一子面板101中两个相邻的子像素之间第一基板102和第二基板103的位置，即图25中的第五分部1075，通过改变该区域的弹性模量使得显示区1021可拉伸，因为接缝胶107对应的区域仅有一个基板，即第一基板102，且对应的区域为图25中的第六分部1076，另外的地方使用有机胶填充，此处的弹性模量比较小，柔性比较大，同样的拉伸情况下，导致第六分部1076比第五分部1075的拉伸程度大，如此，缝隙会变大，影响显示，所以本实施方案中，通过设置第六分部1076的弹性模量大于第五分部1075的弹性模量，同样的拉伸情况下，使得第六分部1076与第五分部1075的形变相同。例如可以通过接缝胶107固化时间增长或者对第六分部1076进行固化掺杂，使得第六分部1076的弹性模量变大。
基于同一发明构思，本发明实施例还提供一种显示面板的制作方法，或者理解为该显示面板的制作方法可形成上述实施方式提供的显示面板，因此该显示面板的制作方法也具有上述显示面板所具有的有益效果，相同之处可参照上文对显示面板的解释说明进行理解，下文中不再赘述。
示例性的，图26为本发明实施例提供的一种显示面板的制作方法的流程示意图。参照图26，该显示面板的制作方法包括：
S201，提供一第一基板和多个第二基板；其中，第一基板包括显示区和围绕显示区的非显示区。
其中，可以包括当设置有挡墙结构的基板作为第一基板，将设置有发光元件的基板作为第二基板；或当设置有多个发光元件的基板作为第一基板，将设置有有挡墙结构的基板作为第二基板不管上述任意一种组合形式，第一基板的面积均大于第二基板的面积，第二基板均设置在第一基板的显示区，进而保证显示效果。
S202，将多个第二基板与第一基板对位贴合；其中，一个第二基板与第一基板构成子面板；第一基板和第二基板之间设置有边框胶、多个挡墙结构以及多个发光元件；至少一个发光元件形成像素单元；挡墙结构位于相邻的像素单元之间；发光元件和挡墙结构位于显示区，边框胶位于非显示区。
其中，边框胶通常采用丝网印刷工艺或涂布工艺的方式设置在非显示区，边框胶的宽度通常设置在0.1～2mm之间，以保证第一基板和第二基板的贴合效果。挡墙结构用于防止相邻发光元件发出光线之间的相互串扰。
S203，在第一基板，且位于相邻子面板之间形成接缝胶。
其中，接缝胶位于相邻子面板之间，用于对相邻子面板之间的拼接间隙进行填充，通常相邻子面板的拼接间隙在0.5～5mm之间，拼接间隙越小，显示面板的显示效果越好。
S204，对接缝胶进行固化，以形成显示面板。
其中，接缝胶可通过紫外光或自然光进行固化成型，接缝胶的材质可以为亚克力胶，只需要自然光便固化成型，降低制作工艺成本。
采用上述显示面板的制作方法可制备上述实施例中图1所示的显示面板，通过该方法，可以减少边框胶占用显示面板显示区的面积，进而减少子面板与子面板之间的拼接缝隙，保证显示画面的连贯性以及显示面板的拼接效果。
可选的，图27为本发明实施例提供的另一种显示面板的制作方法的流程示意图，图28为本发明实施例提供的另一种显示面板的制作方法的工艺流程示意图，示例性的以多个子面板构成2行2列的阵列结构进行画图示意。参照图27和28，该显示面板的制作方法还可包括：
S301，提供一第一基板和多个第二基板；其中，第一基板包括显示区和围绕显示区的非显示区。
S302，在第一基板上，且位于非显示区内形成边框胶。
其中，在第一基板的非显示区内形成边框胶，即边框胶可以采用一步工艺形成，简化工艺步骤，提高显示面板的制备效率。可选的，边框胶可以为闭合环结构或者非闭环结构，当边框胶104为闭合环状结构，使得每个子面板101的密封性好，防止外界的水氧对子面板内部的由有机材料组成的量子点或挡墙结构等的影响。图28以边框胶为闭合环结构为例进行的说明。
S303，将多个第二基板与第一基板对位贴合；其中，一个第二基板与第一基板构成子面板；第一基板和第二基板之间设置有边框胶、多个挡墙结构以及多个发光元件；至少一个发光元件形成像素单元；挡墙结构位于相邻的像素单元之间；发光元件和挡墙结构位于显示区，边框胶位于非显示区。
其中，第一基板与第二基板，在工艺制备过程中，二者可独立制作，分别制备完成后将第一基板和第二基板进行对位贴合。
S304，在第一基板，且位于相邻子面板之间形成接缝胶。
S305，对接缝胶进行固化，以形成显示面板。
可选的，图29为本发明实施例提供的另一种显示面板的制作方法的流程示意图，图30本发明实施例提供的另一种显示面板的制作方法的工艺流程示意图。参照图29和30，该显示面板的制作方法还可包括：
S401，提供一第一基板和多个第二基板；其中，第一基板包括显示区和围绕显示区的非显示区。
S402，在第一基板上，且位于非显示区内形成边框胶。
S403，将多个第二基板进行拼接。
其中，多个第二基板根据实际需求进行图案拼接，多个第二基板的尺寸可以相同或部分相同，相比于上述的制作方法，在第二基板与第一基板对位贴合过程中需要考虑横向、纵向和高度三个方向上的对位精度，将多个第二基板进行拼接只需要考虑各个第二基板横向和纵向的对位精度，有效降低拼接难度。
S404，以边框胶朝向第二基板的方式在拼接后的多个第二基板上设置第一基板；其中，一个第二基板与第一基板构成子面板；第一基板和第二基板之间设置有边框胶、多个挡墙结构以及多个发光元件；至少一个发光元件形成像素单元；挡墙结构位于相邻的像素单元之间；发光元件和挡墙结构位于显示区，边框胶位于非显示区。
其中，多个第二基板拼接完成，由于第一基板的面积大于第二基板的面积，将设置有边框胶的第一基板与拼接完成的多个第二基板进行对位贴合，对位贴合过程，保证挡墙结构位于相邻的像素单元之间，防止发光元件发出光线之间的相互串扰。
S405，在第一基板，且位于相邻子面板之间形成接缝胶。
S406，对接缝胶进行固化，以形成显示面板。
可选的，图31为本发明实施例提供的另一种显示面板的制作方法的流程示意图。如图31所示，至少部分第二基板包括框胶设置区，非显示区包括框胶设置区。该显示面板的制作方法还可包括：
S501，提供一第一基板和多个第二基板；其中，第一基板包括显示区和围绕显示区的非显示区。
S502，在第二基板上，且位于框胶设置区内形成边框胶。
S503，将多个第二基板与第一基板对位贴合；其中，一个第二基板与第一基板构成子面板；第一基板和第二基板之间设置有边框胶、多个挡墙结构以及多个发光元件；至少一个发光元件形成像素单元；挡墙结构位于相邻的像素单元之间；发光元件和挡墙结构位于显示区，边框胶位于非显示区。
S504，在第一基板，且位于相邻子面板之间形成接缝胶。
S505，对接缝胶进行固化，以形成显示面板。
其中，通过在第二基板上的框胶设置区设置边框胶，将带有边框胶的第二基板分别与第一基板进行对位贴合，控制相邻第二基板之间的拼接缝隙，并在相邻第二基板的拼接缝隙处填充接缝胶，保证形成显示面板的显示效果和密封性。
可选的，图32为本发明实施例提供的另一种显示面板的制作方法的流程示意图，图33为本发明实施例提供的另一种显示面板的制作方法的工艺流程示意图，示例性的以多个子面板构成2行2列的阵列结构进行画图示意，如图32和图33所示。至少部分第二基板包括框胶设置区，非显示区包括框胶设置区。该显示面板的制作方法还可包括：
S601，提供一第一基板和多个第二基板；其中，第一基板包括显示区和围绕显示区的非显示区。
S602，在第二基板上，且位于框胶设置区内形成边框胶。
S603，将多个第二基板进行拼接。
S604，在拼接后的多个第二基板上设置第一基板；其中，一个第二基板与第一基板构成子面板；第一基板和第二基板之间设置有边框胶、多个挡墙结构以及多个发光元件；至少一个发光元件形成像素单元；挡墙结构位于相邻的像素单元之间；发光元件和挡墙结构位于显示区，边框胶位于非显示区。
S605，在第一基板，且位于相邻子面板之间形成接缝胶。
其中，接缝胶位于相邻子面板之间，用于对相邻子面板之间的拼接间隙进行填充，通常相邻子面板，拼接间隙越小，显示面板的显示效果越好。
S606，对接缝胶进行固化，以形成显示面板。
其中，通过在第二基板上的框胶设置区设置边框胶，将带有边框胶的第二基板与第一基板进行对位贴合之间，将第二基板进行拼接形成根据实际需要的阵列结构，第二基板拼接过程只需要各个第二基板横向和纵向的对位精度，在拼接后的多个第二基板上设置第一基板，有效降低拼接难度，并在相邻第二基板的拼接缝隙出填充接缝胶，保证形成显示面板的显示效果和密封性。
本发明实施例还提供了一种显示装置，该显示装置包括上述实施方式提供的任一种显示面板。示例性的，如图34所示，该显示装置300包括显示面板301。因此，该显示装置也具有上述实施方式中的显示面板所具有的有益效果，相同之处可参照上文对显示面板的解释说明进行理解，下文不再赘述。
本发明实施例提供的显示装置300可以为图34所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、工控设备、医用显示屏、触摸交互终端等，本发明实施例对此不作特殊限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互组合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (24)

1.一种显示面板，其特征在于，包括：
多个子面板，所述子面板包括第一基板、第二基板、位于所述第一基板和所述第二基板之间的边框胶、多个挡墙结构以及多个发光元件；至少一个所述发光元件形成像素单元；所述挡墙结构位于相邻的所述像素单元之间；
接缝胶，位于相邻所述子面板之间；
其中，多个所述子面板的第一基板为同一第一基板，所述接缝胶设置于该第一基板上；
所述第一基板包括显示区和围绕所述显示区的非显示区；所述发光元件和所述挡墙结构位于所述显示区，所述边框胶位于所述非显示区；
多个所述子面板构成M行N列的阵列结构；
所述子面板包括第一类子面板和第二类子面板；
位于所述阵列结构的第一行第一列、第一行第N列、第M行第一列和第M行第N列的子面板为所述第一类子面板；
所述第一类子面板之外的子面板为所述第二类子面板；
所述第一类子面板的边框胶位于所述第一类子面板的两个边缘；
所述第二类子面板的边框胶位于所述第二类子面板的一个边缘；
其中，M和N均为正整数，且M＝2，N≥2；或者，
M和N均为正整数，且N＝2，M≥2。
2.根据权利要求1所述的显示面板，其特征在于，所述接缝胶的材料包括：亚克力胶。
3.根据权利要求1所述的显示面板，其特征在于，所述边框胶设置于所述第一基板上。
4.根据权利要求3所述的显示面板，其特征在于，所述边框胶形成闭合环状结构。
5.根据权利要求1所述的显示面板，其特征在于，所述子面板还包括柔性电路板，所述非显示区包括第一非显示区、第二非显示区、第三非显示区和第四非显示区；
所述显示面板包括2行N列的所述子面板，位于第一行的所述子面板的所述柔性电路板绑定在所述第一非显示区，所述第一非显示区为第一行的所述子面板远离第二行的所述子面板一侧的所述非显示区；位于第二行的所述子面板的所述柔性电路板绑定在所述第二非显示区，所述第二非显示区为第二行的所述子面板远离第一行的所述子面板一侧的所述非显示区；或者，
所述显示面板包括M行2列的子面板，位于第一列的所述子面板的所述柔性电路板绑定在所述第三非显示区，所述第三非显示区为第一列的所述子面板远离第二列的所述子面板一侧的所述非显示区；位于第二列的所述子面板的所述柔性电路板绑定在所述第四非显示区，所述第四非显示区为第二列的所述子面板远离第一列的所述子面板一侧的所述非显示区。
6.根据权利要求1所述的显示面板，其特征在于，所述第一类子面板和所述第二类子面板之间的所述接缝胶延伸至所述第一基板和所述第二基板之间；
平行于所述接缝胶延伸方向且平行于所述第一基板的方向，延伸至所述第一类子面板对应的所述第一基板和所述第二基板之间的所述接缝胶的宽度为第一宽度；延伸至所述第二类子面板对应的所述第一基板和所述第二基板之间的所述接缝胶的宽度为第二宽度；
其中，所述第一宽度小于所述第二宽度。
7.根据权利要求1所述的显示面板，其特征在于，所述子面板包括第三类子面板和第四类子面板；
所述第三类子面板的面积大于所述第四类子面板的面积；
所述第三类子面板和所述第四类子面板之间的所述接缝胶延伸至所述第一基板和所述第二基板之间；
平行于所述接缝胶延伸方向且平行于所述第一基板的方向，延伸至所述第三类子面板对应的所述第一基板和所述第二基板之间的所述接缝胶的宽度为第三宽度；延伸至所述第四类子面板对应的所述第一基板和所述第二基板之间的所述接缝胶的宽度为第四宽度；
其中，所述第三宽度大于所述第四宽度。
8.根据权利要求1所述的显示面板，其特征在于，多个所述挡墙结构包括位于所述第二基板边缘的多个第一挡墙结构；至少一个所述第一挡墙结构包括靠近所述第一基板的第一表面、远离所述第一基板的第二表面以及与所述第一表面和所述第二表面相连接的第三表面；
相邻所述子面板的所述第一挡墙结构的第三表面之间设置有所述接缝胶，且均与所述接缝胶接触。
9.根据权利要求8所述的显示面板，其特征在于，所述接缝胶包括靠近所述第一基板的第四表面和远离所述第一基板的第五表面；
所述第二基板包括靠近所述第一基板的第六表面和远离所述第一基板的第七表面；
所述第五表面到所述第一基板的距离大于所述第七表面到所述第一基板的距离。
10.根据权利要求9所述的显示面板，其特征在于，所述接缝胶包括连续的第一分部和第二分部；所述第一分部位于相邻所述子面板之间，所述第二分部与所述第七表面接触；
沿平行于所述第一基板所在平面的方向，所述第一分部的宽度小于第二分部的宽度。
11.根据权利要求8所述的显示面板，其特征在于，沿所述第一基板指向所述第二基板的方向，所述接缝胶包括连续的第三分部和第四分部；
所述第三分部位于相邻所述子面板的所述第一挡墙结构的第三表面之间；
所述第四分部位于所述子面板的所述第二基板之间；
所述第三分部的截面形状倒梯形。
12.根据权利要求8所述的显示面板，其特征在于，所述第三表面为粗糙起伏表面。
13.根据权利要求8所述的显示面板，其特征在于，所述接缝胶包括连续的第三分部和第四分部；
所述第三分部位于相邻所述子面板的所述第一挡墙结构的第三表面之间；
所述第四分部位于所述子面板的所述第二基板之间；
沿平行于所述第一基板的方向，所述第三分部的宽度大于所述第四分部的宽度。
14.根据权利要求8所述的显示面板，其特征在于，所述子面板还包括反射层，位于所述挡墙结构的表面；
相邻所述子面板的所述第一挡墙结构的第三表面之间设置的所述接缝胶与该第三表面之间未设置有所述反射层。
15.根据权利要求1所述的显示面板，其特征在于，所述第一基板上设置有多个所述挡墙结构；所述第二基板上设置有多个所述发光元件。
16.根据权利要求15所述的显示面板，其特征在于，所述第一基板复用为所述显示面板的盖板。
17.根据权利要求1所述的显示面板，其特征在于，所述第一基板上设置有多个所述发光元件；所述第二基板上设置有多个挡墙结构。
18.根据权利要求1所述的显示面板，其特征在于，所述子面板包括多个子像素；
所述第一基板包括第五分部和第六分部；
所述第五分部位于同一所述子面板中两个相邻的子像素在所述第一基板所在平面的垂直投影之间；
所述第六分部位于不同的两个所述子面板中两个相邻的子像素在所述第一基板所在平面的垂直投影之间；
所述第五分部的弹性模量小于第六分部的弹性模量。
19.一种显示面板的制备方法，其特征在于，包括：
提供一第一基板和多个第二基板；其中，所述第一基板包括显示区和围绕所述显示区的非显示区；
将多个所述第二基板与所述第一基板对位贴合；其中，一个所述第二基板与所述第一基板构成子面板；所述第一基板和所述第二基板之间设置有边框胶、多个挡墙结构以及多个发光元件；至少一个所述发光元件形成像素单元；所述挡墙结构位于相邻的所述像素单元之间；所述发光元件和所述挡墙结构位于所述显示区，所述边框胶位于所述非显示区；
在第一基板，且位于相邻所述子面板之间形成接缝胶；
对所述接缝胶进行固化，以形成显示面板；
多个所述子面板构成M行N列的阵列结构；
所述子面板包括第一类子面板和第二类子面板；
位于所述阵列结构的第一行第一列、第一行第N列、第M行第一列和第M行第N列的子面板为所述第一类子面板；
所述第一类子面板之外的子面板为所述第二类子面板；
所述第一类子面板的边框胶位于所述第一类子面板的两个边缘；
所述第二类子面板的边框胶位于所述第二类子面板的一个边缘；
其中，M和N均为正整数，且M＝2，N≥2；或者，
M和N均为正整数，且N＝2，M≥2。
20.根据权利要求19所述的制备方法，其特征在于，将多个所述第二基板与所述第一基板对位贴合之前，还包括：
在所述第一基板上，且位于所述非显示区内形成所述边框胶。
21.根据权利要求20所述的制备方法，其特征在于，将多个所述第二基板与所述第一基板对位贴合之前，还包括：
将多个第二基板进行拼接；
将多个所述第二基板与所述第一基板对位贴合，包括：
以所述边框胶朝向所述第二基板的方式在拼接后的多个所述第二基板上设置所述第一基板。
22.根据权利要求19所述的制备方法，其特征在于，至少部分所述第二基板包括框胶设置区，所述非显示区包括所述框胶设置区；
将多个所述第二基板与所述第一基板对位贴合之前，还包括：
在所述第二基板上，且位于所述框胶设置区内形成所述边框胶。
23.根据权利要求22所述的制备方法，其特征在于，将多个所述第二基板与所述第一基板对位贴合之前，还包括：
将多个第二基板进行拼接；
将多个所述第二基板与所述第一基板对位贴合，包括：
在拼接后的多个所述第二基板上设置所述第一基板。
24.一种显示装置，其特征在于，包括权利要求1-18任一项所述的显示面板。
CN202110459473.8A 2021-04-27 2021-04-27 一种显示面板、制备方法及装置 Active CN113178139B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110459473.8A CN113178139B (zh) 2021-04-27 2021-04-27 一种显示面板、制备方法及装置
US17/512,860 US12033974B2 (en) 2021-04-27 2021-10-28 Display panel, preparation method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110459473.8A CN113178139B (zh) 2021-04-27 2021-04-27 一种显示面板、制备方法及装置

Publications (2)

Publication Number Publication Date
CN113178139A CN113178139A (zh) 2021-07-27
CN113178139B true CN113178139B (zh) 2023-08-04

Family

ID=76926462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110459473.8A Active CN113178139B (zh) 2021-04-27 2021-04-27 一种显示面板、制备方法及装置

Country Status (1)

Country Link
CN (1) CN113178139B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038334B (zh) * 2021-12-01 2023-11-17 厦门天马微电子有限公司 一种拼接显示面板及显示装置
CN114373778A (zh) * 2022-01-24 2022-04-19 厦门天马微电子有限公司 发光面板和显示装置
CN114842758A (zh) * 2022-04-19 2022-08-02 Tcl华星光电技术有限公司 拼接显示面板的制作方法及拼接显示面板
CN117270253A (zh) * 2022-04-27 2023-12-22 Tcl华星光电技术有限公司 显示面板和电子装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1120178A (zh) * 1994-09-02 1996-04-10 夏普公司 液晶显示装置
CN205302861U (zh) * 2016-01-04 2016-06-08 京东方科技集团股份有限公司 显示屏和显示装置
CN106133812A (zh) * 2014-03-31 2016-11-16 索尼公司 显示设备、显示模块和显示构件
CN106684108A (zh) * 2015-11-05 2017-05-17 群创光电股份有限公司 发光二极管显示设备
CN107589578A (zh) * 2017-10-31 2018-01-16 武汉华星光电技术有限公司 拼接显示器及其制造方法
CN107610596A (zh) * 2017-09-26 2018-01-19 深圳英伦科技股份有限公司 基于lcd、oled、qled器件的2d、3d的超大尺寸极高清无缝拼接显示屏
CN108181752A (zh) * 2018-02-02 2018-06-19 惠州市华星光电技术有限公司 拼接显示屏的制作方法及拼接显示屏
CN109884814A (zh) * 2018-11-13 2019-06-14 中国电子科技集团公司第五十五研究所 超窄边拼接液晶显示屏及制作方法
CN111128051A (zh) * 2020-01-21 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种大尺寸显示器及其拼接方法
CN111490090A (zh) * 2020-04-30 2020-08-04 上海天马微电子有限公司 显示面板及显示装置
CN112133734A (zh) * 2020-09-29 2020-12-25 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112562526A (zh) * 2020-12-11 2021-03-26 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1120178A (zh) * 1994-09-02 1996-04-10 夏普公司 液晶显示装置
CN106133812A (zh) * 2014-03-31 2016-11-16 索尼公司 显示设备、显示模块和显示构件
CN106684108A (zh) * 2015-11-05 2017-05-17 群创光电股份有限公司 发光二极管显示设备
CN205302861U (zh) * 2016-01-04 2016-06-08 京东方科技集团股份有限公司 显示屏和显示装置
CN107610596A (zh) * 2017-09-26 2018-01-19 深圳英伦科技股份有限公司 基于lcd、oled、qled器件的2d、3d的超大尺寸极高清无缝拼接显示屏
CN107589578A (zh) * 2017-10-31 2018-01-16 武汉华星光电技术有限公司 拼接显示器及其制造方法
CN108181752A (zh) * 2018-02-02 2018-06-19 惠州市华星光电技术有限公司 拼接显示屏的制作方法及拼接显示屏
CN109884814A (zh) * 2018-11-13 2019-06-14 中国电子科技集团公司第五十五研究所 超窄边拼接液晶显示屏及制作方法
CN111128051A (zh) * 2020-01-21 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种大尺寸显示器及其拼接方法
CN111490090A (zh) * 2020-04-30 2020-08-04 上海天马微电子有限公司 显示面板及显示装置
CN112133734A (zh) * 2020-09-29 2020-12-25 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112562526A (zh) * 2020-12-11 2021-03-26 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN113178139A (zh) 2021-07-27
US20220052022A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
CN113178139B (zh) 一种显示面板、制备方法及装置
CN113703211B (zh) 拼接显示装置
US11600799B2 (en) Display device
US20210202449A1 (en) Display apparatus having display module and manufacturing method thereof
US20240036374A1 (en) Display module and seamless splicing display device
US20220084994A1 (en) Display apparatus having display module and method of manufacturing the same
TW202209279A (zh) 顯示裝置
KR102635781B1 (ko) 배선 필름 및 그를 포함한 표시 장치
EP3835856A1 (en) Display apparatus having display module and method of manufacturing the same
US20220085000A1 (en) Light-emitting module and manufacturing method thereof and display device
CN114898668B (zh) 拼接显示面板和拼接显示装置
US12033974B2 (en) Display panel, preparation method thereof, and display device
JP2014154482A (ja) 有機ｅｌ表示装置及びその製造方法
KR20220091278A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
CN116632033B (zh) 显示面板及显示装置
EP4202891A1 (en) Display apparatus having display module, and method of manufacturing same
US20240184161A1 (en) Display device and tiled display device including the same
US20240224714A1 (en) Display device
US20230299251A1 (en) Display apparatus having display module and manufacturing method thereof
US20230090105A1 (en) Display apparatus including display module and manufacturing method thereof
US20230275114A1 (en) Display device and tiled display device including the same
US20240204149A1 (en) Display device comprising display module, and method for manufacturing same
EP4290504A1 (en) Display apparatus including display module and manufacturing method thereof
EP4395504A2 (en) Display device
US20230275193A1 (en) Display apparatus having display module and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant