CN115803888A - 显示装置和用于该显示装置的制造方法 - Google Patents

显示装置和用于该显示装置的制造方法 Download PDF

Info

Publication number
CN115803888A
CN115803888A CN202180049085.0A CN202180049085A CN115803888A CN 115803888 A CN115803888 A CN 115803888A CN 202180049085 A CN202180049085 A CN 202180049085A CN 115803888 A CN115803888 A CN 115803888A
Authority
CN
China
Prior art keywords
layer
electrode
insulating layer
disposed
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180049085.0A
Other languages
English (en)
Inventor
金德星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115803888A publication Critical patent/CN115803888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置可以包括：基底，包括均具有第一区域和第二区域的多个像素区域；以及像素，设置在多个像素区域中。像素可以包括：像素电路部分，设置在第一区域中并且包括设置在基底上的底部金属层和设置在底部金属层上的至少一个晶体管；以及显示元件部分，设置在第二区域处并且包括彼此间隔开的第一电极和第二电极以及设置在第一电极与第二电极之间以发射光的多个发光二极管。第一电极和第二电极以及底部金属层可以设置在同一层。

Description

显示装置和用于该显示装置的制造方法
技术领域
本发明涉及一种显示装置和一种制造该显示装置的方法。
背景技术
随着对信息显示的兴趣和对便携式信息媒介的需求增加，对显示装置的研究和商业化正在积极地进行。
发明内容
技术问题
本发明的实施例提供了一种通过简单的制造工艺制造的显示装置和制造该显示装置的方法，该简单的制造工艺通过使发光元件的未对准最小化来提高光输出效率且还减少掩模的数量。
技术方案
根据本发明的实施例的显示装置可以包括：基底，包括均具有第一区域和第二区域的多个像素区域；以及像素，设置在多个像素区域中的每个中，像素可以包括：像素电路部分，设置在第一区域中并且包括设置在基底上的底部金属层和设置在底部金属层上的至少一个晶体管；以及显示元件部分，设置在第二区域中并且包括彼此间隔开的第一电极和第二电极以及设置在第一电极与第二电极之间以发射光的多个发光元件。
在本发明的实施例中，第一电极和第二电极以及底部金属层可以设置在同一层。
在本发明的实施例中，像素电路部分和显示元件部分中的每个可以设置为包括一个或更多个导电层以及一个或更多个绝缘层的多层。在此，像素电路部分的至少一个层和显示元件部分的至少一个层可以设置在同一层。
在本发明的实施例中，包括在像素电路部分和显示元件部分中的每个中的绝缘层可以包括顺序地设置在基底上的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。包括在像素电路部分中的导电层可以包括设置在基底与第一绝缘层之间的第一导电层、设置在第一绝缘层上的第二导电层、设置在第二绝缘层上的第三导电层以及设置在第四绝缘层上的第四导电层。包括在显示元件部分中的导电层可以包括设置在基底与第一绝缘层之间的第一导电层和设置在第四绝缘层上的第四导电层。
在本发明的实施例中，第一导电层可以包括底部金属层、第一电极和第二电极。
在本发明的实施例中，第二区域可以包括光从其发射的发射区域。显示元件部分的第三绝缘层可以在发射区域中设置在第一电极和第二电极上，以暴露第一电极和第二电极中的每个的一部分。显示元件部分的第四绝缘层可以在发射区域中仅设置在多个发光元件中的每个的一个表面上。
在本发明的实施例中，设置在多个发光元件中的每个的一个表面上的第四绝缘层可以暴露多个发光元件中的每个的两个端部。
在本发明的实施例中，显示元件部分还可以包括第一接触电极和第二接触电极，第一接触电极设置在第四绝缘层上以将多个发光元件中的每个和第一电极连接，第二接触电极设置在第四绝缘层上以将多个发光元件中的每个和第二电极连接。第四导电层可以包括第一接触电极和第二接触电极。
在本发明的实施例中，基底可以包括显示区域和非显示区域，在显示区域中设置有多个像素区域，非显示区域围绕显示区域的至少一侧。电连接到像素电路部分的线部分和连接到线部分的垫部分可以设置在非显示区域中。垫部分可以包括设置在第二绝缘层上的第一垫电极和设置在第一垫电极上并与第一垫电极接触的第二垫电极。
在本发明的实施例中，第二垫电极可以设置在第四绝缘层上。第四导电层可以包括第二垫电极。在此，第一接触电极和第二接触电极以及第二垫电极可以设置在同一层。
在本发明的实施例中，显示装置还可以包括设置在第三绝缘层与第四绝缘层之间的保护层。保护层可以设置在非显示区域、第一区域和第二区域的除了发射区域之外的剩余区域中的每个中。
在本发明的实施例中，显示装置还可以包括设置在保护层上的光阻挡层。光阻挡层可以包括黑矩阵。
在本发明的实施例中，显示装置还可以包括设置在第二区域的发射区域中并且设置在第一接触电极和第二接触电极上的光转换图案层。此外，显示装置还可以包括设置在光转换图案层上的第五绝缘层。
在本发明的实施例中，晶体管可以包括：有源图案，在底部金属层上设置在缓冲层上；栅电极，设置在第一绝缘层上并与有源图案叠置；以及第一端子和第二端子，与有源图案的两端接触。在此，第二导电层可以包括栅电极。
上述显示装置可以通过一种制造显示装置的方法来制造，该方法包括在基底上设置像素，该像素包括具有第一区域和第二区域的至少一个像素区域。
在本发明的实施例中，设置像素的步骤可以包括以下步骤：在基底上形成第一导电层；在第一导电层上形成缓冲层，并且在第一区域中在缓冲层上形成半导体层；在包括半导体层的缓冲层上形成第一绝缘层，并且在第一绝缘层上形成第二导电层；在包括第二导电层的第一绝缘层上形成第二绝缘层，第二绝缘层包括被构造为暴露第二区域的第一导电层的开口；在第二绝缘层上形成第三导电层；在包括第三导电层的第二绝缘层和暴露的第一导电层中的每个上施用绝缘材料层，并且在除了绝缘材料层的与暴露的第一导电层对应的一区域之外的剩余区域上形成保护层；在暴露的第一导电层上在绝缘材料层上将发光元件对准；在保护层和发光元件上形成第四绝缘层，并且蚀刻绝缘材料层以形成第三绝缘层，第三绝缘层暴露第二区域的第一导电层的一部分；以及在第四绝缘层上形成第四导电层。
有益效果
根据本发明的实施例，像素电路部分和显示元件部分可以设置在同一基底的一个表面上，从而提供具有减小的厚度的细长的显示装置和制造该显示装置的方法。
此外，根据本发明的实施例，包括在像素电路部分中的组件和包括在显示元件部分中的组件可以通过同一工艺形成，从而简化显示装置的制造工艺。
本发明的实施例的效果不限于上述效果，并且更多样的效果包括在本说明书中。
附图说明
图1是示出根据本发明的实施例的发光元件的示意性透视图。
图2是图1的发光元件的剖视图。
图3是示出根据本发明的另一实施例的发光元件的示意性透视图。
图4是图3的发光元件的剖视图。
图5是示出根据本发明的实施例的显示装置的图，具体地，是使用图1至图4中所示的发光元件中的任何一个发光元件作为光源的显示装置的示意性平面图。
图6a至图6c是示出根据各种实施例的包括在图5中所示的像素中的组件之间的电连接关系的电路图。
图7是图5的部分EA的放大示意性平面图。
图8是沿着图7的线I-I’截取的剖视图。
图9是沿着图7的线II-II’截取的剖视图。
图10a至图10m是顺序地示出制造图8中所示的显示装置的方法的剖视图。
具体实施方式
尽管本发明接受各种修改和替代实施例，但是其特定实施例将在附图中通过示例的方式描述和示出。然而，这并不旨在将本发明限制于特定的公开形式，而是其应该被理解为包括在本发明的构思和技术范围内的所有修改、等同物和替代物。
在整个附图的描述中，同样的标号指同样的元件。在附图中，结构的尺寸可以被夸大以阐明所描述的技术。尽管可以使用诸如“第一”、“第二”等的术语来描述各种组件，但是这样的组件不必被理解为限于上面的术语。这些术语仅用于将一个元件与另一元件区分开的目的。例如，在不脱离本发明的范围的情况下，第一组件可以被称为第二组件，并且同样地，第二组件可以被称为第一组件。除非上下文另外清楚地指示，否则单数表达包括复数表达。
在本申请中，应该理解的是，诸如“包括”或“具有”的术语旨在表示存在说明书中描述的特征、数量、步骤、操作、组件、部件或它们的组合，并且它们不预先排除存在或添加一个或更多个其它特征、数量、步骤、操作、组件、部件或它们的组合的可能性。另外，当部分(诸如层、膜、区域、板等)被称为“在”另一部分“上”时，这不仅包括其中该部分“直接在”所述另一部分“上”的情况，而且包括其中又一部分置于该部分与所述另一部分之间的情况。此外，在本说明书中，当部分(诸如层、膜、区域、板等)形成在另一部分上时，该部分形成所沿的方向不仅限于向上方向，并且包括横向方向或向下方向。另一方面，当部分(诸如层、膜、区域、板等)被称为“在”另一部分“下面”时，这不仅包括其中该部分“直接在”所述另一部分“下面”的情况，而且包括其中又一部分置于该部分与所述另一部分之间的情况。
应该理解的是，如果元件(例如，第一元件)被称为(可操作地或通信地)“连接”或“结合”到另一元件(例如，第二元件)，则该元件可以直接连接或直接结合到所述另一元件，或者任何其它元件(例如，第三元件)可以置于该元件与所述另一元件之间。相反，可以理解的是，如果元件(例如，第一元件)被称为“直接连接”或“直接结合”到另一元件(例如，第二元件)，则可以不存在置于该元件与所述另一元件之间的元件(例如，第三元件)。
在下文中，将参照附图详细描述本发明的实施例和对于本领域技术人员容易理解本发明的内容所需的事项。除非上下文另外清楚地指示，否则如在此所使用的单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。
图1是示出根据本发明的实施例的发光元件LD的示意性透视图。图2是图1的发光元件LD的剖视图。图3是示出根据本发明的另一实施例的发光元件LD的示意性透视图。图4是图3的发光元件LD的剖视图。
在本发明的实施例中，发光元件LD的类型和/或形状不限于图1至图4中所示的实施例。
参照图1至图4，发光元件LD可以包括第一半导体层11、第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。作为示例，发光元件LD可以实现其中顺序地堆叠有第一半导体层11、活性层12和第二半导体层13的发光堆叠体。
发光元件LD可以以在一方向上延伸的形状设置。当假设发光元件LD的延伸方向为其长度方向时，发光元件LD可以包括在延伸方向上的一个端部(或下端部)和另一端部(或上端部)。第一半导体层11和第二半导体层13中的任何一个半导体层可以设置在发光元件LD的任何一个端部(或下端部)处，并且第一半导体层11和第二半导体层13中的另一半导体层可以设置在发光元件LD的另一端部(或上端部)处。作为示例，第一半导体层11可以设置在发光元件LD的一个端部(或下端部)处，并且第二半导体层13可以设置在发光元件LD的另一端部(或上端部)处。
发光元件LD可以以各种形状设置。作为示例，发光元件LD可以具有在其长度方向上长(即，具有大于1的长宽比)的长的棒状形状或杆状形状。在本发明的实施例中，发光元件LD的在长度方向上的长度L可以大于剖面的直径D或宽度。发光元件LD可以包括例如以超小尺寸制造的发光二极管(LED)，以具有纳米级至微米级的范围的直径D和/或长度L。
发光元件LD的直径D可以在约0.5μm至500μm的范围内，并且其长度L可以在约1μm至1000μm的范围内。然而，发光元件LD的直径D和长度L不限于此，并且可以改变发光元件LD的尺寸以满足发光元件LD应用到其的照明装置或自发光显示装置的要求(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括选自于InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任何一种半导体材料，并且可以是掺杂有诸如Si、Ge或Sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，构成第一半导体层11的材料不限于此，并且第一半导体层11可以由各种材料制成。第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。第一半导体层11可以包括在发光元件LD的长度L的方向上与活性层12接触的上表面和暴露到外部的下表面。第一半导体层11的下表面可以对应于发光元件LD的一个端部(或下端部)。
活性层12可以设置在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。作为示例，在活性层12以多量子阱结构形成的情况下，在活性层12中，势垒层(未示出)、应变增强层和阱层可以周期性地且重复地堆叠为一个单元。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强施加到阱层的应变(例如，压缩应变)。然而，活性层12的结构不限定于上述实施例。
活性层12可以发射具有400nm至900nm的波长的光，并且可以使用双异质结构。在本发明的实施例中，掺杂有导电掺杂剂的覆层(未示出)可以形成在活性层12的在发光元件LD的长度L的方向上的上部分和/或下部分上。作为示例，覆层可以形成为AlGaN层或InAlGaN层。根据实施例，可以使用诸如AlGaN或InAlGaN的材料来形成活性层12，并且各种材料可以构成活性层12。活性层12可以包括与第一半导体层11接触的第一表面和与第二半导体层13接触的第二表面。
在具有一定电压或更高电压的电场施加到发光元件LD的两端的情况下，电子-空穴对可以在活性层12中产生，使得发光元件LD发射光。通过使用这样的原理控制发光元件LD的光发射，发光元件LD可以用作显示装置的像素以及各种发光装置的光源(发光源)。
第二半导体层13可以设置在活性层12的第二表面上，并且可以包括与第一半导体层11的类型不同类型的半导体层。作为示例，第二半导体层13可以包括例如至少一个p型半导体层。例如，第二半导体层13可以包括选自于InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任何一种半导体材料，并且可以是掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，构成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种材料制成。在本发明的实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。第二半导体层13可以包括在发光元件LD的长度L的方向上与活性层12的第二表面接触的下表面和暴露到外部的上表面。在此，第二半导体层13的上表面可以对应于发光元件LD的另一端部(或上端部)。
在本发明的实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L的方向上具有不同的厚度。作为示例，在发光元件LD的长度L的方向上，第一半导体层11可以比第二半导体层13相对厚。因此，发光元件LD的活性层12可以定位为与靠近第一半导体层11的下表面相比更靠近第二半导体层13的上表面。
同时，尽管第一半导体层11和第二半导体层13均被示出为形成为一个层，但是本发明不限于此。在本发明的实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括一个或更多个层(例如，覆层和/或拉伸应变势垒减小(TSBR)层)。TSBR层可以是设置在具有不同晶格结构的半导体层之间的应变减轻层，以用作用于减小晶格常数差异的缓冲件。TSBR层可以形成为包括p-GaInP、p-AlInP或p-AlGaInP的p型半导体层，但是本发明不限于此。
根据实施例，除了上面描述的第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括附加电极(未示出，在下文中，被称为“第一附加电极”)。此外，根据另一实施例，发光元件LD还可以包括设置在第一半导体层11的一端处的另一附加电极(未示出，在下文中，被称为“第二附加电极”)。
第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但是本发明不限于此。根据实施例，第一附加电极和第二附加电极可以是肖特基接触电极。第一附加电极和第二附加电极可以包括导电材料(或物质)。例如，第一附加电极和第二附加电极可以包括其中铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)以及其氧化物或合金单独使用或组合使用的不透明金属，但是本发明不限于此。根据实施例，第一附加电极和第二附加电极可以包括透明导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))。
包括在第一附加电极和第二附加电极中的材料可以相同或不同。第一附加电极和第二附加电极可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以穿过第一附加电极和第二附加电极中的每个以被发射到发光元件LD的外部。根据实施例，在由发光元件LD产生的光通过发光元件LD的除了两个端部之外的区域被发射到发光元件LD的外部而不穿过第一附加电极和第二附加电极的情况下，第一附加电极和第二附加电极可以包括不透明金属。
在本发明的实施例中，发光元件LD还可以包括绝缘膜14。然而，在一些实施例中，绝缘膜14可以被省略或者设置为仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些。
绝缘膜14可以防止在活性层12与除了第一半导体层11和第二半导体层13之外的导电材料接触的情况下可能发生的电短路。此外，绝缘膜14可以使发光元件LD的表面缺陷最小化，从而提高发光元件LD的寿命和发光效率。此外，在多个发光元件LD紧密地布置的情况下，绝缘膜14可以防止发光元件LD之间的不期望的短路。在可以防止活性层12与外部导电材料之间的短路的情况下，是否设置绝缘膜14没有限制。
绝缘膜14可以以围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠体的整个外圆周表面的形式设置。
在上述实施例中，已经以围绕第一半导体层11、活性层12和第二半导体层13中的每个的整个外圆周表面的形式描述了绝缘膜14，但是本发明不限于此。根据实施例，在发光元件LD包括第一附加电极的情况下，绝缘膜14可以围绕第一半导体层11、活性层12、第二半导体层13和第一附加电极中的每个的整个外圆周表面。此外，根据另一实施例，绝缘膜14可以不围绕第一附加电极的整个外圆周表面，或者仅围绕第一附加电极的外圆周表面的一部分而可以不围绕第一附加电极的外圆周表面的其余部分。此外，根据又一实施例，在第一附加电极设置在发光元件LD的另一端部(或上端部)处，并且第二附加电极设置在发光元件LD的一个端部(或下端部)处的情况下，绝缘膜14可以暴露第一附加电极和第二附加电极中的每个的至少一个区域。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自于由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiO2)组成的组中的至少一种绝缘材料，但是本发明不限于此。具有绝缘性质的各种材料可以用作绝缘膜14的材料。
根据实施例，发光元件LD可以包括如图3和图4中所示的具有芯-壳结构的发光图案10。在这种情况下，第一半导体层11可以位于发光元件LD的芯中(即，发光元件LD的中间(或中心)中)，活性层12可以在发光元件LD的长度L的方向上以围绕第一半导体层11的外圆周表面的形式设置和/或形成，并且第二半导体层13可以在发光元件LD的长度L的方向上以围绕活性层12的形式设置和/或形成。此外，发光元件LD还可以包括围绕第二半导体层13的至少一侧的附加电极(未示出)。此外，根据实施例，发光元件LD还可以包括绝缘膜14，绝缘膜14设置在具有芯-壳结构的发光图案10的外圆周表面上并且包括透明绝缘材料。包括具有芯-壳结构的发光图案10的发光元件LD可以通过生长方法制造。
上述发光元件LD可以用作各种显示装置的发光源。发光元件LD可以通过表面处理工艺来制造。例如，在多个发光元件LD与可流动的溶液(或溶剂)混合并被供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，可以对发光元件LD中的每个进行表面处理，使得发光元件LD可以均匀地喷射而在溶液中不聚集。
包括上述发光元件LD的发射单元(或发射器件)可以用在显示装置以及需要光源的各种类型的电子装置中。例如，在多个发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用在需要光源的其它类型的电子装置(诸如照明装置)中。
图5是示出根据本发明的实施例的显示装置的图，具体地，是使用图1至图4中所示的发光元件LD中的任何一个发光元件作为光源的显示装置的示意性平面图。
在图5中，为了方便起见，以其中显示有图像的显示区域DA为中心，示意性地示出了显示装置的结构。
参照图1至图5，根据本发明的实施例的显示装置可以包括：基底SUB；多个像素PXL，设置在基底SUB上并且均包括一个或更多个发光元件LD；驱动器，设置在基底SUB上并且驱动像素PXL；以及线部分，将像素PXL和驱动器连接。
在显示装置是其中显示表面应用到其至少一个表面的电子装置(诸如智能电话、电视、平板个人计算机(PC)、移动电话、图像电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、照相机或可穿戴装置)的情况下，可以应用本发明。
根据发光元件LD的驱动方法，显示装置可以被分类成无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型的情况下，像素PXL中的每个可以包括控制供应到发光元件LD的电流的量的驱动晶体管、将数据信号传输到驱动晶体管的开关晶体管等。
显示装置可以以各种形状设置，例如，可以以具有彼此平行的两对边的矩形板形状设置，但是本发明不限于此。在显示装置以矩形板形状设置的情况下，两对边中的一对边可以设置得比另一对边长。为了方便起见，示出了其中显示装置具有含有一对长边和一对短边的矩形形状的情况。长边的延伸方向指示为第二方向DR2，并且短边的延伸方向指示为第一方向DR1。在以矩形板形状设置的显示装置中，一条长边和一条短边彼此接触(或相遇)所呈的角部可以具有圆形(倒圆)形状。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器以及用于将像素PXL和驱动器连接的线部分的一部分的区域。为了方便起见，在图5中仅示出了一个像素PXL，但是多个像素PXL可以基本上设置在基底SUB的显示区域DA中。
非显示区域NDA可以设置在显示区域DA的至少一侧上。非显示区域NDA可以围绕显示区域DA的圆周(或边缘)。在非显示区域NDA中，可以设置连接到像素PXL的线部分和连接到线部分以驱动像素PXL的驱动器。
线部分可以将驱动器和像素PXL电连接。线部分可以将信号提供到每个像素PXL，并且可以是连接到与每个像素PXL连接的信号线(例如，扫描线、数据线、发射控制线等)的扇出线。此外，线部分可以是连接到与每个像素PXL连接的信号线(例如，控制线、感测线等)的扇出线，以实时补偿每个像素PXL的电特性的变化。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB的一区域可以设置为显示区域DA，使得像素PXL设置在显示区域DA中，并且基底SUB的剩余区域可以设置为非显示区域NDA。例如，基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有每个像素PXL的像素区域，非显示区域NDA设置在显示区域DA周围(或与显示区域DA相邻)。
像素PXL中的每个可以设置在基底SUB的显示区域DA中。在本发明的实施例中，像素PXL可以在显示区域DA中以条纹布置结构等布置，但是本发明不限于此。
每个像素PXL可以包括由对应的扫描信号和数据信号驱动的一个或更多个发光元件LD。发光元件LD可以具有纳米级至微米级的范围的小尺寸，并且可以与相邻的发光元件并联地连接，但是本发明不限于此。发光元件LD可以构成每个像素PXL的光源。
每个像素PXL可以包括由特定信号(例如，扫描信号和数据信号)和/或特定电力(例如，第一驱动电力和第二驱动电力)驱动的至少一个光源(例如，图1至图4中所示的发光元件LD)。然而，在本发明的实施例中，可用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过线部分将特定信号和特定电力提供到每个像素PXL，因此可以控制像素PXL的驱动。驱动器可以包括扫描驱动器、发射驱动器、数据驱动器、时序控制器等。
图6a至图6c是示出根据各种实施例的包括在图5中所示的像素PXL中的组件之间的电连接关系的电路图。
例如，图6a至图6c示出了包括在适用于根据不同实施例的有源型显示装置的像素PXL中的组件之间的电连接关系。然而，包括在本发明的实施例可适用到其的像素PXL中的组件的类型不限于此。
在图6a至图6c中，不仅包括在图5中所示的像素PXL中的每个中的组件，而且其中设置有(或定位有)组件的区域被称为像素PXL。
参照图1至图6c，像素PXL(在下文中，被称为“像素”)可以包括发射单元EMU，发射单元EMU产生具有与数据信号对应的亮度的光。此外，像素PXL还可以选择地包括用于驱动发射单元EMU的像素电路PXC。
发射单元EMU可以包括在第一电力线PL1与第二电力线PL2之间并联连接的多个发光元件，第一驱动电源VDD的电压施加到第一电力线PL1，第二驱动电源VSS的电压施加到第二电力线PL2。例如，发射单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)以及在第一电极EL1与第二电极EL2之间在同一方向上并联连接的多个发光元件LD。在本发明的实施例中，第一电极EL1可以是阳极，并且第二电极EL2可以是阴极。
包括在发射单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的一端部以及通过第二电极EL2连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。作为示例，第一驱动电源VDD可以被设定为高电位电源，并且第二驱动电源VSS可以被设定为低电位电源。
在第一电极EL1与第二电极EL2之间在同一方向上并联连接的发光元件LD中的每个可以构成每个有效光源，具有不同电位的电压分别供应到第一电极EL1和第二电极EL2。有效光源可以聚集以构造像素PXL的发射单元EMU。
发射单元EMU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与对应的帧数据的灰度值对应的驱动电流供应到发射单元EMU。供应到发射单元EMU的驱动电流可以被分流以在发光元件LD中流动。因此，当每个发光元件LD可以发射具有与流过其中的电流对应的亮度的光时，发射单元EMU可以发射具有与驱动电流对应的亮度的光。
除了构成每个有效光源的发光元件LD之外，发射单元EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr可以与构成有效光源的发光元件LD并联连接在第一电极EL1与第二电极EL2之间，并且可以在与发光元件LD的方向相反的方向上连接在第一电极EL1与第二电极EL2之间。即使在特定驱动电压(例如，正向驱动电压)施加在第一电极EL1与第二电极EL2之间的情况下，反向发光元件LDr也可以保持非激活状态，并且因此电流可以基本上不在反向发光元件LDr中流动。
像素电路PXC可以连接到对应的像素PXL的扫描线Si和数据线Dj。例如，当假设像素PXL设置在显示区域DA的第i行第j列(其中，i是自然数，并且j是自然数)中时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。根据实施例，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路PXC的结构不限于图6a至图6c中所示的实施例。
首先，参照图6a，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(或开关晶体管)的第一端子可以连接到第j数据线Dj，并且其第二端子可以连接到第一节点N1。在此，第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，在第一端子是源电极的情况下，第二端子可以是漏电极。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。在具有第二晶体管T2可以在其处导通的电压(例如，低电压)的扫描信号从第i扫描线Si供应的情况下，第二晶体管T2可以导通以使第j数据线Dj和第一节点N1电连接。在这种情况下，对应的帧的数据信号可以供应到第j数据线Dj，并且因此数据信号可以传输到第一节点N1。传输到第一节点N1的数据信号可以被充入在存储电容器Cst中。
第一晶体管T1(或驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以连接到第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
存储电容器Cst的一电极可以连接到第一驱动电源VDD，并且其另一电极可以连接到第一节点N1。存储电容器Cst可以被充有与供应到第一节点N1的数据信号对应的电压，并且可以保持被充入的电压直到供应下一帧的数据信号。
图6a示出了像素电路PXC，像素电路PXC包括用于将数据信号传输到像素PXL中的第二晶体管T2、用于存储数据信号的存储电容器Cst以及用于将与数据信号对应的驱动电流供应到发光元件LD的第一晶体管T1。
然而，本发明不限于此，并且像素电路PXC的结构可以各种地改变。作为示例，像素电路PXC还可以包括其它电路元件(诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的发射时间的晶体管元件中的至少一个晶体管元件以及用于使第一节点N1的电压升压的升压电容器)。
另外，尽管包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2两者)在图6a中被示出为p型晶体管，但是本发明不限于此。也就是说，包括在像素电路PXC中的第一晶体管T1和第二晶体管T2中的至少一个可以改变为n型晶体管，或者第一晶体管T1和第二晶体管T2两者可以改变为n型晶体管。
根据实施例，像素电路PXC还可以连接到至少一条扫描线。如上面所描述的，在像素PXL设置在显示区域DA的第i像素行中的情况下，对应的像素PXL的像素电路PXC还可以连接到如图6b中所示的第i-1扫描线Si-1和/或第i+1扫描线Si+1。此外，根据实施例，除了第一驱动电源VDD和第二驱动电源VSS之外，像素电路PXC还可以连接到第三电源。例如，像素电路PXC也可以连接到初始化电源Vint。在这种情况下，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1(或驱动晶体管)的第一端子(例如，源电极)可以通过第五晶体管T5连接到第一驱动电源VDD，并且其第二端子(例如，漏电极)可以通过第六晶体管T6电连接到发光元件LD的一端部。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制通过发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。
第二晶体管T2(或开关晶体管)可以连接在连接到像素PXL的第j数据线Dj与第一晶体管T1的第一端子之间。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。在具有栅极导通电压(例如，低电压)的扫描信号从第i扫描线Si供应的情况下，第二晶体管T2可以导通以将第j数据线Dj电连接到第一晶体管T1的第一端子。因此，在第二晶体管T2导通的情况下，从第j数据线Dj供应的数据信号可以传输到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的第二端子与第一节点N1之间。此外，第三晶体管T3的栅电极可以连接到第i扫描线Si。在具有栅极导通电压的扫描信号从第i扫描线Si供应的情况下，第三晶体管T3可以导通以使第一晶体管T1的第二端子和第一节点N1电连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint的电压施加到其的初始化电力线IPL之间。此外，第四晶体管T4的栅电极可以连接到前一扫描线(例如，第i-1扫描线Si-1)。在具有栅极导通电压的扫描信号从第i-1扫描线Si-1供应的情况下，第四晶体管T4可以导通以将初始化电源Vint的电压传输到第一节点N1。在此，初始化电源Vint可以具有小于或等于数据信号的最低电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD与第一晶体管T1之间。此外，第五晶体管T5的栅电极可以连接到对应的发射控制线(例如，第i发射控制线Ei)。第五晶体管T5可以在当具有栅极截止电压的发射控制信号供应到第i发射控制线Ei时截止，并且可以在其它情况下导通。
第六晶体管T6可以连接在第一晶体管T1与第二节点N2之间，第二节点N2电连接到发光元件LD的一个端部。此外，第六晶体管T6的栅电极可以连接到第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号供应到第i发射控制线Ei的情况下截止，并且可以在其它情况下导通。
第七晶体管T7可以连接在电连接到发光元件LD的一端部的第二节点N2与初始化电力线IPL之间。此外，第七晶体管T7的栅电极可以连接到下一行的扫描线中的任何一条(例如，第i+1扫描线Si+1)。在具有栅极导通电压的扫描信号从第i+1扫描线Si+1供应的情况下，第七晶体管T7可以导通以将初始化电源Vint的电压供应到发光元件LD的一端部。
存储电容器Cst可以连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以在每个帧周期中存储供应到第一节点N1的数据信号和与第一晶体管T1的阈值电压对应的电压。
包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7中的全部)在图6b中被示出为p型晶体管，但是本发明不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为n型晶体管，或者第一晶体管T1至第七晶体管T7中的全部可以改变为n型晶体管。
在本公开的实施例中，像素电路PXC的构造不限于图6a和图6b中所示的实施例。作为示例，像素电路PXC可以具有与图6c中所示的实施例中的构造相同的构造。
像素电路PXC还可以连接到如图6c中所示的控制线CLi和感测线SENj。例如，像素电路PXC可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。除了图6a中所示的第一晶体管T1和第二晶体管T2之外，上述像素电路PXC还可以包括第三晶体管T3。第一晶体管T1至第三晶体管T3可以设置为n型晶体管。
第三晶体管T3可以连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的一电极可以连接到第一晶体管T1的与第一电极EL1连接的第一端子(例如，源电极)，并且第三晶体管T3的另一电极可以连接到第j感测线SENj。
在实施例中，第三晶体管T3的栅电极可以连接到第i控制线CLi。第三晶体管T3可以在特定感测时段期间通过供应到第i控制线CLi的具有栅极导通电压(例如，高电平)的控制信号而导通，从而使第j感测线SENj和第一晶体管T1电连接。
根据实施例，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压)的时段。在上述感测时段期间，第一晶体管T1可以在其处导通的特定参考电压可以通过第j数据线Dj和第二晶体管T2供应到第一节点N1，或者每个像素PXL可以连接到电流源，从而使第一晶体管T1导通。另外，具有栅极导通电压的控制信号可以供应到第三晶体管T3以使第三晶体管T3导通，从而将第一晶体管T1连接到第j感测线SENj。因此，包括第一晶体管T1的阈值电压的每个像素PXL的特性信息可以通过上述第j感测线SENj提取。提取的特性信息可以用于转换图像数据，使得补偿像素PXL之间的特性偏差。
同时，尽管在图6c中示出了其中第一晶体管T1至第三晶体管T3中的全部为n型晶体管的实施例，但是本发明不限于此。例如，第一晶体管T1至第三晶体管T3中的至少一个可以改变为p型晶体管。此外，尽管在图6c中示出了其中发射单元EMU连接在像素电路PXC与第二驱动电源VSS之间的实施例，但是发射单元EMU可以连接在第一驱动电源VDD与像素电路PXC之间。
尽管在图6b和图6c中示出了其中构成每个发射单元EMU的发光元件LD中的全部并联连接的实施例，但是本发明不限于此。根据实施例，发射单元EMU可以设置为包括至少一个串联级，该串联级包括彼此并联连接的多个发光元件LD。例如，如图6a中所示，发射单元EMU可以以串并联组合结构设置。
参照图6a，发射单元EMU可以包括顺序地连接在第一驱动电源VDD与第二驱动电源VSS之间的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2可以包括构成对应的串联级的电极对的两个电极EL1和CTE1以及两个电极CTE2和EL2以及在两个电极EL1和CTE1之间和在两个电极CTE2和EL2之间在同一方向上并联连接的多个发光元件LD。
第一串联级SET1可以包括第一电极EL1和第一中间电极CTE1，并且可以包括连接在第一电极EL1与第一中间电极CTE1之间的一个或更多个第一发光元件LD1。另外，第一串联级SET1可以包括在第一电极EL1与第一中间电极CTE1之间在与第一发光元件LD1的方向相反的方向上连接的反向发光元件LDr。
第二串联级SET2可以包括第二中间电极CTE2和第二电极EL2以及连接在第二中间电极CTE2与第二电极EL2之间的一个或更多个第二发光元件LD2。此外，第二串联级SET2可以包括在第二中间电极CTE2与第二电极EL2之间在与第二发光元件LD2的方向相反的方向上连接的反向发光元件LDr。
第一串联级SET1的第一中间电极CTE1和第二串联级SET2的第二中间电极CTE2可以一体地设置为彼此连接。也就是说，第一中间电极CTE1和第二中间电极CTE2可以构成将连续的第一串联级SET1和第二串联级SET2电连接的中间电极CTE。在第一中间电极CTE1和第二中间电极CTE2一体地设置的情况下，第一中间电极CTE1和第二中间电极CTE2是中间电极CTE的不同区域。
在上述实施例中，第一串联级SET1的第一电极EL1可以是每个像素PXL的发射单元EMU的阳极，并且第二串联级SET2的第二电极EL2可以是发射单元EMU的阴极。
如上面所描述的，在包括以串并联组合结构连接的发光元件LD的像素PXL的发射单元EMU中，可以根据所应用的产品规格容易地调节驱动电流/电压条件。
在包括以串并联组合结构连接的发光元件LD的像素PXL的发射单元EMU中，与具有其中发光元件LD并联连接的结构的发射单元EMU相比，驱动电流可以减小。此外，在包括以串并联组合结构连接的发光元件LD的像素PXL的发射单元EMU中，与具有其中发光元件LD中的全部串联连接的结构的发射单元EMU相比，施加到发射单元EMU的两端的驱动电压可以减小。
适用于本发明的像素PXL的结构不限于图6a至图6c中所示的实施例，并且像素PXL可以具有各种结构。例如，每个像素PXL可以设置在无源发光显示装置等内部。在这种情况下，可以省略像素电路PXC，并且包括在发射单元EMU中的发光元件LD的两个端部可以直接连接到第i扫描线Si、第j数据线Dj、第一驱动电源VDD的电压施加到其的第一电力线PL1、第二驱动电源VSS的电压施加到其的第二电力线PL2和/或特定控制线。
图7是图5的部分EA的放大示意性平面图。图8是沿着图7的线I-I’截取的剖视图。图9是沿着图7的线II-II’截取的剖视图。
图7中所示的像素可以是参照图5描述的像素中的一个。
为了方便起见，基于在部分EA中设置在第j像素列和第i像素行的相交处的一个像素PXL，图7示出了连接到像素PXL的扫描线Si、控制线CLi、数据线Dj、电力线PL1和PL2以及初始化电力线IPL。在此，第i像素行可以是第一像素行。
此外，为了便于描述，在设置在像素PXL中的线中，数据信号可以施加到其的第j列的数据线Dj被称为“数据线Dj”，第i行的扫描线被称为“扫描线Si”，第一驱动电源VDD的电压可以施加到其的电力线被称为“第一电力线PL1”，并且第二驱动电源VSS的电压可以施加到其的电力线被称为“第二电力线PL2”。
在图7至图9中，每个电极被示出为单层电极，并且每个绝缘层仅被示出为单层绝缘层以简化和示出像素PXL，但是本发明不限于此。
此外，在本发明的实施例中，措辞“组件设置和/或形成在同一层”可以意味着组件通过同一工艺形成，并且措辞“组件设置和/或形成在不同的层”可以意味着组件通过不同的工艺形成。
此外，在本发明的实施例中，术语“连接”在两个组件之间可以意味着包括地使用电连接和物理连接两者。
此外，在本发明的实施例中，为了便于描述，在平面图中的横向方向(或水平方向)由第一方向DR1指示，在平面图中的纵向方向(或竖直方向)由第二方向DR2指示，并且基底SUB的在剖面中的厚度由第三方向DR3指示。第一方向DR1、第二方向DR2和第三方向DR3可以分别指由第一方向DR1、第二方向DR2和第三方向DR3指示的方向。
参照图7至图9，根据实施例的显示装置可以包括基底SUB、线部分和多个像素PXL。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
刚性基底可以是例如玻璃基底、石英基底、玻璃陶瓷基底和晶体玻璃基底中的一种。
柔性基底可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，柔性基底可以包括选自于聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素之中的至少一种。
然而，构成基底SUB的材料可以各种地改变。在显示装置的制造工艺期间，施用到基底SUB的材料可以优选地具有抵抗高处理温度的耐受性(或耐热性)。
基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有每个像素PXL的至少一个像素区域PXA，非显示区域NDA设置在显示区域DA周围(或与显示区域DA相邻)。像素区域PXA可以包括光从其发射的发射区域EMA和与发射区域EMA相邻(或围绕发射区域的圆周)的外围区域。在本发明的实施例中，外围区域可以包括光不从其发射的非发射区域。
将每个像素PXL和驱动器连接的线部分可以位于非显示区域NDA中。线部分可以包括多条扇出线。扇出线可以连接到与每个像素PXL连接的信号线。上述信号线可以包括数据信号施加到其的数据线Dj、扫描信号施加到其的扫描线Si、控制信号施加到其的控制线CLi、初始化电源Vint的电压施加到其的初始化电力线IPL、第一驱动电源VDD的电压施加到其的第一电力线PL1以及第二驱动电源VSS的电压施加到其的第二电力线PL2。在此，初始化电力线IPL可以是参照图6c描述的第j感测线SENj。
顺序地堆叠的第一导电层CL1至第四导电层CL4可以设置和/或形成在基底SUB上。一个或更多个绝缘层可以位于第一导电层CL1至第四导电层CL4之间。绝缘层可以包括设置在基底SUB上的缓冲层BFL、设置在缓冲层BFL上的栅极绝缘层GI、设置在栅极绝缘层GI上的第一层间绝缘层ILD1、设置在第一层间绝缘层ILD1上的第二层间绝缘层ILD2、设置在第二层间绝缘层ILD2上的保护层PSV以及设置在保护层PSV上的第一绝缘层INS1。
第一导电层CL1可以包括设置和/或形成在基底SUB上的导电材料。第二导电层CL2可以包括设置和/或形成在栅极绝缘层GI上的导电材料。第三导电层CL3可以包括设置和/或形成在第一层间绝缘层ILD1上的导电材料。第四导电层CL4可以包括设置和/或形成在第一绝缘层INS1上的导电材料。
图7中所示的像素PXL可以是设置在第一像素行和第j像素列的相交区域处的像素。像素PXL可以具有基本上相似或相同的结构。因此，为了方便起见，多个像素PXL的描述将被替换成参照图7的设置在第一像素行和第j像素列的相交区域处的一个像素PXL的描述。
一个像素PXL(在下文中，被称为“像素”)可以是红色像素、绿色像素和蓝色像素，但是本发明不限于此。像素PXL可以是最靠近非显示区域NDA设置的像素PXL，并且可以是在第二方向DR2上连接到设置在非显示区域NDA中的线部分的第一像素PXL。
在基底SUB的显示区域DA中，其中设置有像素PXL的区域可以是像素区域PXA。
像素PXL可以电连接到位于像素区域PXA中的扫描线Si、控制线CLi、数据线Dj以及第一电力线PL1和第二电力线PL2。在此，第一电力线PL1可以是参照图6a至图6c描述的第一电力线PL1，并且第二电力线PL2可以是参照图6a至图6c描述的第二电力线PL2。
扫描线Si可以在第一方向DR1上延伸。扫描线Si可以是上述导电层中的一个导电层。作为示例，扫描线Si可以是设置和/或形成在栅极绝缘层GI上的第二导电层CL2。
第二导电层CL2可以形成为由选自于由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)和它们的合金组成的组中的一种制成的单个膜，或者可以以诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的低电阻材料的双层结构或多层结构形成，以降低线电阻。作为示例，第二导电层CL2可以形成为以钛(Ti)/铜(Cu)的顺序堆叠的双膜。
栅极绝缘层GI可以是包括无机材料的无机绝缘膜。无机绝缘膜可以包括例如选自于诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物之中的至少一种。根据实施例，栅极绝缘层GI可以形成为包括有机材料的有机绝缘膜。栅极绝缘层GI可以设置为单个膜，或者可以设置为包括至少两个膜的多膜。
控制线CLi可以在与扫描线Si的方向相同的方向上延伸。在特定感测时段期间，具有栅极导通电压(例如，高电平)的控制信号可以施加到控制线CLi。在本发明的实施例中，控制线CLi可以是设置和/或形成在栅极绝缘层GI上的第二导电层CL2。
初始化电力线IPL可以在与扫描线Si和控制线CLi的方向相同的方向上延伸。初始化电力线IPL可以电连接到对应的像素PXL，并且初始化电源Vint的电压可以施加到对应的像素PXL。初始化电力线IPL可以是设置和/或形成在栅极绝缘层GI上的第二导电层CL2。然而，本发明不限于此，并且根据实施例，初始化电力线IPL可以是设置在第一层间绝缘层ILD1上的第三导电层CL3。
数据线Dj可以在与第一方向DR1不同(例如，与第一方向DR1相交)的第二方向DR2上延伸。对应的数据信号可以施加到数据线Dj。数据线Dj可以是设置在基底SUB上的导电层中的一个导电层。作为示例，数据线Dj可以是设置在第一层间绝缘层ILD1上的第三导电层CL3。
与第二导电层CL2相似，第三导电层CL3可以形成为由选自于由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)和它们的合金组成的组中的一种制成的单个膜，或者可以以诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的低电阻材料的双层结构或多层结构形成，以降低线电阻。作为示例，第三导电层CL3可以形成为以钛(Ti)/铜(Cu)的顺序堆叠的双膜。
第一层间绝缘层ILD1可以包括与栅极绝缘层GI的材料相同的材料，或者可以包括选自于公开为栅极绝缘层GI的结构材料的材料之中的至少一种材料。
数据线Dj可以连接到包括在线部分中的第二扇出线FOL2。第二扇出线FOL2可以是设置和/或形成在非显示区域NDA的第一层间绝缘层ILD1上的第三导电层CL3。第二扇出线FOL2可以与数据线Dj一体地设置。第二扇出线FOL2的一端可以与数据线Dj接触，并且其另一端可以与第二-第一垫(“pad”，又被称为“焊盘”或“焊垫”)电极PD2_1接触。第二-第一垫电极PD2_1可以与第二扇出线FOL2一体地设置，并且可以将通过膜上芯片或集成电路实现的驱动器和对应的像素PXL电连接。作为示例，第二-第一垫电极PD2_1可以通过第二扇出线FOL2将驱动器和数据线Dj连接，以将数据信号传输到数据线Dj。根据实施例，第二-第一垫电极PD2_1可以与第二扇出线FOL2非一体地设置，并且可以通过诸如桥接电极的单独的连接电连接到第二扇出线FOL2。
第一电力线PL1和第二电力线PL2可以在与数据线Dj的方向相同的方向上延伸。第一电力线PL1和第二电力线PL2可以是与数据线Dj设置在同一层的组件。作为示例，第一电力线PL1和第二电力线PL2可以是设置在第一层间绝缘层ILD1上的第三导电层CL3。第一驱动电源VDD的电压可以施加到第一电力线PL1，并且第二驱动电源VSS的电压可以施加到第二电力线PL2。
第一电力线PL1可以连接到包括在线部分中的第三扇出线FOL3。第三扇出线FOL3可以是设置和/或形成在非显示区域NDA的第一层间绝缘层ILD1上的第三导电层CL3。第三扇出线FOL3可以与第一电力线PL1一体地设置。第三扇出线FOL3的一端可以与第一电力线PL1接触，并且其另一端可以与第三-第一垫电极PD3_1接触。第三-第一垫电极PD3_1可以与第三扇出线FOL3一体地设置，并且可以将驱动器和对应的像素PXL电连接。也就是说，第三-第一垫电极PD3_1可以通过第三扇出线FOL3将驱动器和第一电力线PL1连接，以将第一驱动电源VDD的电压传输到第一电力线PL1。根据实施例，第三-第一垫电极PD3_1可以与第三扇出线FOL3非一体地设置，并且可以通过诸如桥接电极的单独的连接电连接到第三扇出线FOL3。
第二电力线PL2可以连接到包括在线部分中的第四扇出线FOL4。第四扇出线FOL4可以是设置和/或形成在非显示区域NDA的第一层间绝缘层ILD1上的第三导电层CL3。第四扇出线FOL4可以与第二电力线PL2一体地设置。第四扇出线FOL4的一端可以与第二电力线PL2接触，并且其另一端可以与第四-第一垫电极PD4_1接触。第四-第一垫电极PD4_1可以与第四扇出线FOL4一体地设置，并且可以将驱动器和对应的像素PXL电连接。也就是说，第四-第一垫电极PD4_1可以通过第四扇出线FOL4将驱动器和第二电力线PL2连接，以将第二驱动电源VDD的电压传输到第二电力线PL2。另外，第四-第一垫电极PD4_1可以在发光元件LD对准之前将对准信号(或对准电压)传输到第二电力线PL2。根据实施例，第四-第一垫电极PD4_1可以与第四扇出线FOL4非一体地设置，并且可以通过诸如桥接电极的单独的连接装置电连接到第四扇出线FOL4。
发光元件LD可以位于像素区域PXA的发射区域EMA中，并且用于驱动发光元件LD的电路元件可以设置在像素区域PXA的外围区域中。
在实施例中，像素区域PXA可以包括在一个方向上分隔的第一区域A1和第二区域A2。像素电路部分PCL可以位于第一区域A1中，并且显示元件部分DPL可以位于第二区域A2中。第二区域A2可以包括发射区域EMA。
为了方便起见，首先将描述像素电路部分PCL，然后将描述显示元件部分DPL。
像素电路部分PCL可以包括位于像素区域PXA的第一区域A1中的底部金属层BML、缓冲层BFL和像素电路(见图6c中的“PXC”)。
底部金属层BML可以设置在基底SUB上。底部金属层BML可以是阻挡通过基底SUB的后表面引入的光行进到像素PXL的第一晶体管T1的光阻挡层。具体地，底部金属层BML可以通过阻挡通过基底SUB的后表面引入的光行进到第一晶体管T1的半导体层(例如，第一有源图案ACT1)来防止第一晶体管T1的故障。为此，底部金属层BML可以位于基底SUB上以与第一晶体管T1叠置。作为示例，底部金属层BML可以位于基底SUB上以与第一晶体管T1的第一栅电极GE1叠置。在本发明的实施例中，底部金属层BML可以是设置和/或形成在基底SUB上的第一导电层CL1。
第一导电层CL1可以由具有一定反射率的导电材料(或物质)制成。第一导电层CL1可以包括与第二导电层CL2和第三导电层CL3的材料相同的材料，或者可以包括选自于公开为第二导电层CL2和第三导电层CL3的材料的材料之中的至少一种。作为示例，第一导电层CL1可以形成为包括铝钕(AlNd)的单个膜。
底部金属层BML可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH连接到第五连接线CNL5。
第五连接线CNL5可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层CL3，并且可以在平面图或剖面中与底部金属层BML叠置。第五连接线CNL5可以与数据线Dj以及第一电力线PL1和第二电力线PL2设置在同一层，可以包括与数据线Dj以及第一电力线PL1和第二电力线PL2的材料相同的材料，并且可以与数据线Dj以及第一电力线PL1和第二电力线PL2通过同一工艺形成。
第五连接线CNL5的一端可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH连接到底部金属层BML。另外，第五连接线CNL5的另一端可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH连接到第一晶体管T1的第一源区。结果，底部金属层BML可以通过第五连接线CNL5连接到第一晶体管T1的第一源区SE1。
如上面所描述的，在底部金属层BML连接到第一晶体管T1的第一源区SE1的情况下，可以确保第二驱动电源VDD的摆幅裕度(swing width margin)。在这种情况下，可以扩宽施加到第一晶体管T1的第一栅电极GE1的栅极电压的驱动范围。
缓冲层BFL可以设置和/或形成在底部金属层BML上。缓冲层BFL可以防止杂质扩散到包括在像素电路PXC中的第一晶体管T1至第三晶体管T3中。缓冲层BFL可以包括包含无机材料的无机绝缘膜。无机绝缘膜可以包括例如选自于诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物之中的至少一种。缓冲层BFL可以设置为单个膜，或者可以设置为包括至少两个膜的多膜。在缓冲层BFL设置为多膜的情况下，膜可以由相同的材料制成或可以由不同的材料制成。可以根据基底SUB的材料和工艺条件省略缓冲层BFL。
可以根据基底SUB的材料、工艺条件等省略缓冲层BFL。第一晶体管T1可以为参照图6a至图6c描述的第一晶体管T1，第二晶体管T2可以为参照图6a至图6c描述的第二晶体管T2，并且第三晶体管T3可以为参照图6a至图6c描述的第三晶体管T3。
第一晶体管T1(驱动晶体管)可以包括第一栅电极GE1、第一有源图案ACT1、第一源区SE1和第一漏区DE1。
第一栅电极GE1可以通过第二连接线CNL2连接到第二晶体管T2的第二源区SE2。第一栅电极GE1可以形成和/或设置在栅极绝缘层GI上。第一栅电极GE1可以是设置在栅极绝缘层GI上的第二导电层CL2。第一栅电极GE1可以与扫描线Si设置在同一层，可以包括与扫描线Si的材料相同的材料，并且可以与扫描线Si通过同一工艺形成。
第二连接线CNL2可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层CL3。第二连接线CNL2可以与数据线Dj以及第一电力线PL1和第二电力线PL2设置在同一层，可以包括与数据线Dj以及第一电力线PL1和第二电力线PL2的材料相同的材料，并且可以与数据线Dj以及第一电力线PL1和第二电力线PL2通过同一工艺形成。第二连接线CNL2的一端可以通过穿过第一层间绝缘层ILD1的接触孔CH连接到第一栅电极GE1。第二连接线CNL2的另一端可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔连接到第二源区SE2。
第一有源图案ACT1、第一源区SE1和第一漏区DE1可以是由多晶硅、非晶硅或氧化物半导体制成的半导体图案。第一有源图案ACT1、第一源区SE1和第一漏区DE1可以形成为未掺杂杂质的半导体层或掺杂有杂质的半导体层。作为示例，第一源区SE1和第一漏区DE1可以是掺杂有杂质的半导体层，并且第一有源图案ACT1可以形成为未掺杂杂质的半导体层。作为杂质，例如，可以使用n型杂质。
第一有源图案ACT1、第一源区SE1和第一漏区DE1可以设置和/或形成在缓冲层BFL上。
第一有源图案ACT1可以是与第一栅电极GE1叠置的区域，并且可以是第一晶体管T1的沟道区。在第一有源图案ACT1形成为长的情况下，第一晶体管T1的沟道区可以形成为长的。在这种情况下，可以扩宽施加到第一晶体管T1的栅极电压(或扫描信号)的驱动范围。因此，可以能够精细地控制从发光元件LD发射的光(或光束)的灰度。
第一源区SE1可以连接到第一有源图案ACT1的一端(或与第一有源图案ACT1的一端接触)。另外，第一源区SE1可以通过上电极UE连接到第三晶体管T3的第三源区SE3。
上电极UE可以是构成存储电容器Cst的电极。上电极UE可以由设置和/或形成在第一层间绝缘层ILD1上的第三导电层CL3形成。上电极UE可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH连接到第一源区SE1。此外，上电极UE可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH连接到第三晶体管T3的第三源区SE3。另外地，上电极UE可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH连接到显示元件部分DPL的一些组件。将在下面参照显示元件部分DPL来提供其详细描述。
在上述实施例中，已经描述的是，上电极UE是设置和/或形成在第一层间绝缘层ILD1上的第三导电层CL3，但是本发明不限于此。根据实施例，在附加绝缘层设置在栅极绝缘层GI与第一层间绝缘层ILD1之间的情况下，上电极UE可以由设置和/或形成在附加绝缘层上的导电层形成。
第一漏区DE1可以连接到第一有源图案ACT1的另一端(或与第一有源图案ACT1的另一端接触)。另外，第一漏区DE1可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH连接到第一电力线PL1。因此，第一驱动电源VDD的电压可以施加到第一漏区DE1。
第二晶体管T2(开关晶体管)可以包括第二栅电极GE2、第二有源图案ACT2、第二源区SE2和第二漏区DE2。
第二栅电极GE2可以通过第一连接线CNL1连接到扫描线Si。第二栅电极GE2可以是设置和/或形成在栅极绝缘层GI上的第二导电层CL2。像第一栅电极GE1一样，第二栅电极GE2可以与扫描线Si设置在同一层，可以包括与扫描线Si的材料相同的材料，并且可以与扫描线Si通过同一工艺形成。
第一连接线CNL1可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层CL3。第一连接线CNL1的一端可以通过穿过第一层间绝缘层ILD1的接触孔CH连接到扫描线Si。另外，第一连接线CNL1的另一端可以通过穿过第一层间绝缘层ILD1的接触孔CH连接到第二栅电极GE2。
在上述实施例中，已经描述的是，第二栅电极GE2与扫描线Si非一体地设置，并且通过单独的连接(例如，第一连接线CNL1)连接到扫描线Si，但是本发明不限于此。根据实施例，第二栅电极GE2可以与扫描线Si一体地设置。在这种情况下，第二栅电极GE2可以设置为扫描线Si的一部分，或者可以以从扫描线Si突出的形状设置。
第二有源图案ACT2、第二源区SE2和第二漏区DE2可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第二有源图案ACT2、第二源区SE2和第二漏区DE2可以形成为未掺杂杂质的半导体层或掺杂有杂质的半导体层。作为示例，第二源区SE2和第二漏区DE2可以是掺杂有杂质的半导体层，并且第二有源图案ACT2可以形成为未掺杂杂质的半导体层。作为杂质，例如，可以使用n型杂质。
第二有源图案ACT2、第二源区SE2和第二漏区DE2可以设置和/或形成在缓冲层BFL上。
第二有源图案ACT2可以是与第二栅电极GE2叠置的区域，并且可以是第二晶体管T2的沟道区。
第二源区SE2可以连接到第二有源图案ACT2的一端(或与第二有源图案ACT2的一端接触)。另外，第二源区SE2可以通过第二连接线CNL2连接到第一栅电极GE1。
第二漏区DE2可以连接到第二有源图案ACT2的另一端(或与第二有源图案ACT2的另一端接触)。另外，第二漏区DE2可以通过顺序地穿过栅极绝缘层GI和第一层间绝缘层ILD1的接触孔CH连接到数据线Dj。因此，施加到数据线Dj的数据信号可以传输到第二漏区DE2。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源区SE3和第三漏区DE3。
第三栅电极GE3可以通过第三连接线CNL3连接到控制线CLi。第三栅电极GE3可以是设置和/或形成在栅极绝缘层GI上的第二导电层CL2。第三栅电极GE3可以与扫描线Si、控制线CLi以及第一栅电极GE1和第二栅电极GE2设置在同一层，可以包括与扫描线Si、控制线CLi以及第一栅电极GE1和第二栅电极GE2的材料相同的材料，并且可以与扫描线Si、控制线CLi以及第一栅电极GE1和第二栅电极GE2通过同一工艺形成。
第三连接线CNL3可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层CL3。第三连接线CNL3的一端可以通过穿过第一层间绝缘层ILD1的接触孔CH连接到第三栅电极GE3。另外，第三连接线CNL3的另一端可以通过穿过第一层间绝缘层ILD1的接触孔CH连接到控制线CLi。
在上述实施例中，已经描述的是，第三栅电极GE3与控制线CLi非一体地设置，并且通过单独的连接(例如，第三连接线CNL3)连接到控制线CLi，但是本发明不限于此。根据实施例，第三栅电极GE3可以设置为控制线CLi的一部分，或者可以以从控制线CLi突出的形状设置。
第三有源图案ACT3、第三源区SE3和第三漏区DE3可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第三有源图案ACT3、第三源区SE3和第三漏区DE3可以形成为未掺杂杂质的半导体层或掺杂有杂质的半导体层。作为示例，第三源区SE3和第三漏区DE3可以是掺杂有杂质的半导体层，并且第三有源图案ACT3可以形成为未掺杂杂质的半导体层。作为杂质，例如，可以使用n型杂质。
第三有源图案ACT3、第三源区SE3和第三漏区DE3可以设置和/或形成在缓冲层BFL上。
第三有源图案ACT3可以是与第三栅电极GE3叠置的区域，并且可以是第三晶体管T3的沟道区。
第三源区SE3可以连接到第三有源图案ACT3的一端(或与第三有源图案ACT3的一端接触)。另外，第三源区SE3可以通过上电极UE和对应的接触孔CH连接到第一源区SE1。
第三漏区DE3可以连接到第三有源图案ACT3的另一端(或与第三有源图案ACT3的另一端接触)。另外，第三漏区DE3可以通过第四连接线CNL4连接到初始化电力线IPL。
第四连接线CNL4可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层CL3。第四连接线CNL4的一端可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH连接到第三漏区DE3。此外，第四连接线CNL4的另一端可以通过穿过第一层间绝缘层ILD1的接触孔CH连接到初始化电力线IPL。
存储电容器Cst可以包括下电极LE和上电极UE。
下电极LE可以是设置和/或形成在栅极绝缘层GI上的第二导电层CL2。下电极LE可以与第一栅电极GE1一体地设置。在下电极LE与第一栅电极GE1一体地设置的情况下，下电极LE可以是第一栅电极GE1的区域。
上电极UE可以设置为与下电极LE叠置，并且可以具有比下电极LE的面积大的面积。在平面图中，上电极UE的一部分可以在第二方向DR2上延伸，并且可以与第一源区SE1和第三源区SE3中的每个叠置。上电极UE可以通过对应的接触孔CH连接到第一源区SE1和第三源区SE3。另外，上电极UE可以通过对应的接触孔CH连接到底部金属层BML。
桥接线BRL可以进一步设置在像素PXL的像素区域PXA中。
桥接线BRL可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层CL3。在平面图中，桥接线BRL可以在与数据线Dj的方向相同的方向上延伸，并且可以在第一方向DR1上与数据线Dj间隔开。
桥接线BRL可以连接到包括在非显示区域NDA的线部分中的第一扇出线FOL1。第一扇出线FOL1可以是设置和/或形成在非显示区域NDA的第一层间绝缘层ILD1上的第三导电层CL3。第一扇出线FOL1可以与桥接线BRL一体地设置。第一扇出线FOL1的一端可以与桥接线BRL接触，并且其另一端可以与第一-第一垫电极PD1_1接触。第一-第一垫电极PD1_1可以与第一扇出线FOL1一体地设置，并且可以将驱动器和对应的像素PXL电连接。作为示例，第一-第一垫电极PD1_1可以通过第一扇出线FOL1和桥接线BRL将驱动器和导电图案CP连接。第一-第一垫电极PD1_1、第一扇出线FOL1和桥接线BRL可以用作在发光元件LD在像素区域PXA中对准的情况下用于将对准信号(或对准电压)供应到导电图案CP的对准信号供应。
上述桥接线BRL可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH连接到导电图案CP。在发光元件LD在像素区域PXA中对准的情况下，导电图案CP可以保持连接到第一电极EL1的状态，并且在发光元件LD对准之后，导电图案CP可以在工艺中被部分地去除以与第一电极EL1分离(或电分离)。在发光元件LD在像素区域PXA中对准的情况下，桥接线BRL可以通过对应的接触孔CH和导电图案CP将特定对准信号(或对准电压)传输到第一电极EL1，从而允许第一电极EL1用作第一对准电极(或第一对准线)。根据实施例，在发光元件LD对准之后，用于驱动像素PXL所需的特定信号可以施加到桥接线BRL。
第二层间绝缘层ILD2可以设置和/或形成在第三导电层CL3上。作为示例，第二层间绝缘层ILD2可以设置和/或形成在数据线Dj、第一电力线PL1和第二电力线PL2、桥接线BRL、上电极UE、第一连接线CNL1至第五连接线CNL5、第一扇出线FOL1至第四扇出线FOL4以及第一-第一垫电极PD1_1至第四-第一垫电极PD4_1上。
第二层间绝缘层ILD2可以包括与栅极绝缘层GI的材料相同的材料，或者可以包括选自于公开为栅极绝缘层GI的结构材料的材料之中的至少一种材料。根据实施例，第二层间绝缘层ILD2可以包括包含有机材料的有机绝缘膜。
保护层PSV可以设置和/或形成在第二层间绝缘层ILD2上。
保护层PSV可以以包括有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘膜的形式设置。无机绝缘膜可以包括例如选自于诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物之中的至少一种。例如，有机绝缘膜可以包括选自于丙烯酸类树脂(聚丙烯酸酯树脂)、环氧类树脂、酚醛类树脂、聚酰胺类树脂、聚酰亚胺类树脂、不饱和聚酯类树脂、聚苯醚类树脂、聚苯硫醚类树脂和苯并环丁烯树脂之中的至少一种。
在上述实施例中，桥接线BRL、数据线Dj以及第一电力线PL1和第二电力线PL2可以是设置在像素区域PXA的第一区域A1和第二区域A2两者中的组件。
第一绝缘层INS1可以设置和/或形成在保护层PSV上。第一绝缘层INS1可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。
光阻挡层LBL可以设置和/或形成在第一绝缘层INS1上。光阻挡层LBL可以包括防止其中光(或光束)在像素PXL与同其相邻的像素PXL之间泄漏的光泄漏缺陷的光阻挡材料。在这种情况下，光阻挡层LBL可以是黑矩阵。光阻挡层LBL可以防止从相邻的像素PXL中的每个发射的光的颜色混合。根据实施例，光阻挡层LBL可以设置为包括至少一种光阻挡材料和/或反射材料，并且允许从位于像素区域PXA的第二区域A2中的发光元件LD发射的光在显示装置的图像显示方向上进一步行进，从而提高发光元件LD的发光效率。
上述光阻挡层LBL可以设置在像素区域PXA中的除了发射区域EMA和非显示区域NDA之外的显示区域DA的区域中。
第二绝缘层INS2和第三绝缘层INS3可以顺序地设置和/或形成在光阻挡层LBL上。
第二绝缘层INS2可以是用于保护光阻挡层LBL的保护层。第二绝缘层INS2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。第三绝缘层INS3可以设置和/或形成在第二绝缘层INS2上，并且可以包括与第二绝缘层INS2的材料相同的材料。
在非显示区域NDA中，第二绝缘层INS2可以设置在第一-第二垫电极PD1_2至第四-第二垫电极PD4_2上。
第一-第二垫电极PD1_2可以是设置和/或形成在第一绝缘层INS1上的第四导电层CL4。第一-第二垫电极PD1_2可以通过顺序地穿过第一绝缘层INS1、保护层PSV和第二层间绝缘层ILD2的接触孔CH连接到第一-第一垫电极PD1_1。第一-第二垫电极PD1_2可以是与实现为膜上芯片或集成电路的驱动器的一端子直接接触的组件。为此，第一-第二垫电极PD1_2可以通过顺序地穿过位于第一-第二垫电极PD1_2上的第二绝缘层INS2和第三绝缘层INS3的接触孔CH与驱动器直接接触。
第四导电层CL4可以由各种透明导电材料(或物质)制成。作为示例，第四导电层CL4可以包括选自于诸如ITO、IZO、ZnO、IGZO和ITZO的各种透明导电材料之中的至少一种，并且可以形成为基本上透明的或半透明的以满足一定透光率(或透射率)。然而，第四导电层CL4的材料不限于上述实施例。根据实施例，第四导电层CL4可以由各种不透明导电材料制成。不透明导电材料可以包括例如钛(Ti)、铝(Al)、银(Ag)等，但是本发明不限于此。第四导电层CL4可以形成为单个膜或多膜。
第二-第二垫电极PD2_2可以是设置和/或形成在第一绝缘层INS1上的第四导电层CL4。第二-第二垫电极PD2_2可以通过顺序地穿过第一绝缘层INS1、保护层PSV和第二层间绝缘层ILD2的接触孔CH连接到第二-第一垫电极PD2_1。第二-第二垫电极PD2_2可以是与驱动器的一端子直接接触的组件。为此，第二-第二垫电极PD2_2可以通过顺序地穿过位于第二-第二垫电极PD2_2上的第二绝缘层INS2和第三绝缘层INS3的接触孔CH与驱动器直接接触。
第三-第二垫电极PD3_2可以是设置和/或形成在第一绝缘层INS1上的第四导电层CL4。第三-第二垫电极PD3_2可以通过顺序地穿过第一绝缘层INS1、保护层PSV和第二层间绝缘层ILD2的接触孔CH连接到第三-第一垫电极PD3_1。第三-第二垫电极PD3_2可以是与驱动器的一个端子直接接触的组件。为此，第三-第二垫电极PD3_2可以通过顺序地穿过位于第三-第二垫电极PD3_2上的第二绝缘层INS2和第三绝缘层INS3的接触孔CH与驱动器直接接触。
第四-第二垫电极PD4_2可以是设置和/或形成在第一绝缘层INS1上的第四导电层CL4。第四-第二垫电极PD4_2可以通过顺序地穿过第一绝缘层INS1、保护层PSV和第二层间绝缘层ILD2的接触孔CH连接到第四-第一垫电极PD4_1。第四-第二垫电极PD4_2可以是与驱动器的一端子直接接触的组件。为此，第四-第二垫电极PD4_2可以通过顺序地穿过位于第四-第二垫电极PD4_2上的第二绝缘层INS2和第三绝缘层INS3的接触孔CH与驱动器直接接触。
上述第一-第二垫电极PD1_2至第四-第二垫电极PD4_2可以设置在同一层，可以包括相同的材料，并且可以通过同一工艺形成。
第四绝缘层INS4可以设置和/或形成在第三绝缘层INS3上。
第四绝缘层INS4可以是减轻由设置在其下面的组件产生的台阶差的平坦化层。另外，第四绝缘层INS4可以是用于保护设置在像素区域PXA中的所有组件的保护层。第四绝缘层INS4可以不设置在非显示区域NDA中，以将第一-第二垫电极PD1_2至第四-第二垫电极PD4_2中的每个和驱动器连接。
接下来，将描述像素PXL的显示元件部分DPL。
显示元件部分DPL可以包括位于像素区域PXA的第二区域A2中的导电图案CP、第一电极EL1和第二电极EL2、第六连接线CNL6、发光元件LD、第一接触电极CNE1和第二接触电极CNE2。
导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6可以设置在基底SUB上。导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6可以是设置和/或形成在基底SUB上的第一导电层CL1。导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6可以与设置在像素区域PXA的第一区域A1中的底部金属层BML设置在同一层，可以包括与底部金属层BML的材料相同的材料，并且可以与底部金属层BML通过同一工艺形成。
导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6可以由具有一定反射率的材料制成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进。导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6中的每者可以包括具有一定反射率的导电材料(或物质)。导电材料(或物质)可以包括不透明金属，不透明金属有利于在显示装置的图像显示方向上反射从发光元件LD发射的光。不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属或它们的合金。根据实施例，导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6中的每者可以包括透明导电材料(或物质)。透明导电材料可以包括诸如ITO、IZO、ZnO、IGZO或ITZO的透明氧化物和诸如聚(3,4-乙撑二氧噻吩)(PEDOT)的导电聚合物。在导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6中的每者包括导电材料的情况下，由不透明金属制成的单独的导电层可以设置为在显示装置的图像显示方向上反射从发光元件LD发射的光。然而，导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6中的每者的材料不限于上述材料。
此外，导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6中的每者可以设置和/或形成为单个层，但是本发明不限于此。根据实施例，导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6中的每者可以形成为其中堆叠有选自于金属、合金、导电氧化物和导电聚合物之中的两种或更多种材料的多膜。根据实施例，导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6中的每者可以形成为包括至少两个膜的多膜，以使在信号(或电压)传输到发光元件LD中的每个的两个端部的情况下由于信号延迟而引起的失真最小化。在本发明的实施例中，导电图案CP、第一电极EL1和第二电极EL2以及第六连接线CNL6可以形成为包括铝钕(AlNd)的单个膜。
导电图案CP可以通过对应的接触孔CH连接到桥接线BRL。在平面图中，导电图案CP可以与第一电极EL1间隔开。在发光元件LD在像素区域PXA中对准之前，导电图案CP可以以连接到第一电极EL1的形式设置。也就是说，在发光元件LD对准之前，导电图案CP和第一电极EL1可以彼此连接。在发光元件LD对准之后，导电图案CP和第一电极EL1可以彼此间隔开以彼此电分离和/或物理分离。
第六连接线CNL6可以通过顺序地穿过层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔CH连接到第二电力线PL2。在发光元件LD在像素区域PXA中对准的情况下，第六连接线CNL6可以从第二电力线PL2接收对准信号(或对准电压)以将对准信号施加到第二电极EL2。因此，在发光元件LD对准之前，第二电极EL2可以用作第二对准电极(或第二对准线)。在发光元件LD在像素区域PXA中对准之后，第二驱动电源VSS的电压可以通过第六连接线CNL6从第二电力线PL2传输到第二电极EL2。因此，第二电极EL2可以用作用于驱动发光元件LD的驱动电极。
第六连接线CNL6可以在第一方向DR1上延伸。第六连接线CNL6可以公共地设置到像素PXL与同其相邻的像素PXL。因此，在第一方向DR1上设置在同一像素行(例如，第一像素行)中的多个像素PXL可以公共地连接到第六连接线CNL6。
第一电极EL1可以在第二方向DR2上延伸。在发光元件LD在像素区域PXA中对准之前，第一电极EL1可以从桥接线BRL和导电图案CP接收对准信号(或对准电压)，以用作第一对准电极(或第一对准线)。在发光元件LD在像素区域PXA中对准之后，第一电极EL1可以与导电图案CP电分离，并且可以通过接触孔CH连接到上电极UE，以用作用于驱动发光元件LD的驱动电极。
第二电极EL2可以在第二方向DR2上从第六连接线CNL6分支。第二电极EL2可以与第六连接线CNL6一体地设置。因此，第二电极EL2和第六连接线CNL6可以彼此电连接和/或物理连接。在这种情况下，第六连接线CNL6可以是第二电极EL2的一个区域，或者第二电极EL2可以是第六连接线CNL6的一个区域。然而，本发明不限于此，并且根据实施例，第二电极EL2和第六连接线CNL6可以彼此单独地形成，并且可以通过单独的连接等而彼此电连接。
施加到第一电极EL1的对准信号(或对准电压)和施加到第二电极EL2的对准信号(或对准电压)可以是具有足以在第一电极EL1与第二电极EL2之间使发光元件LD对准的电压差和/或相位差的信号。施加到第一电极EL1的对准信号(或对准电压)和施加到第二电极EL2的对准信号(或对准电压)中的至少一个对准信号(或对准电压)可以是交流信号，但是本发明不限于此。
在本发明的实施例中，第一电极EL1可以是阳极，并且第二电极EL2可以是阴极。
第一电极EL1和第二电极EL2可以位于像素区域PXA的第二区域A2的发射区域EMA中。发射区域EMA可以是其中在像素区域PXA中最终发射光的区域。
第二层间绝缘层ILD2可以设置和/或形成在第一电极EL1和第二电极EL2上。第二层间绝缘层ILD2可以是与位于像素区域PXA的第一区域A1中的第二层间绝缘层ILD2相同的组件。第二层间绝缘层ILD2可以将第一电极EL1的一部分和第二电极EL2的一部分暴露到外部。
发光元件LD可以设置在第二层间绝缘层ILD2上。
发光元件LD中的每个可以是由具有无机晶体结构的材料制成的超小尺寸发光二极管(例如，具有纳米级至微米级的范围的小尺寸的发光二极管)。例如，发光元件LD中的每个可以是通过蚀刻方法制造的超小尺寸发光二极管或通过生长方法制造的超小尺寸发光二极管。
发光元件LD中的至少两个至几十个可以布置和/或设置在像素区域PXA中，但是发光元件LD的数量不限于此。根据实施例，布置和/或设置在像素区域PXA中的发光元件LD的数量可以各种地改变。发光元件LD可以位于像素区域PXA的发射区域EMA中。
发光元件LD中的每个可以发射颜色光和/或白光中的任何一种。发光元件中的每个可以在第一电极EL1与第二电极EL2之间在第二层间绝缘层ILD2上对准，使得其延伸方向(或长度L的方向)平行于第一方向DR1。发光元件LD可以以在溶液中喷射的形式提供并注入到像素区域PXA中。
发光元件LD可以通过喷墨印刷方法、狭缝涂覆方法或其它各种方法注入到每个像素PXL的像素区域PXA中。作为示例，发光元件LD可以混合在挥发性溶剂中，并且可以通过喷墨印刷方法或狭缝涂覆方法供应到像素区域PXA。在这种情况下，在施加与设置在像素区域PXA中的第一电极EL1和第二电极EL2中的每个对应的对准信号的情况下，可以在第一电极EL1与第二电极EL2之间形成电场。因此，发光元件LD可以在第一电极EL1与第二电极EL2之间对准。
在发光元件LD对准之后，溶剂可以通过其它方法被蒸发或去除以最终使发光元件LD对准和/或设置在每个像素PXL的像素区域PXA中。
保护层PSV可以设置和/或形成在第二层间绝缘层ILD2上。保护层PSV可以具有与位于像素区域PXA的第一区域A1中的保护层PSV的组成相同的组成。
在像素区域PXA的第二区域A2中的保护层PSV可以是在发光元件LD在像素区域PXA中对准的情况下用于引导发光元件LD的对准位置的堤。在保护层PSV是堤的情况下，保护层PSV可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。根据实施例，保护层PSV可以包括单层有机绝缘膜和/或单层无机绝缘膜，但是本发明不限于此。根据实施例，保护层PSV可以以其中堆叠有至少一个有机绝缘膜和至少一个无机绝缘膜的多膜的形式设置。然而，保护层PSV的材料不限于上述实施例。
上述保护层PSV可以设置在像素区域PXA的除了发射区域EMA之外的区域中。
第一绝缘层INS1可以设置在发光元件LD中的每个上。第一绝缘层INS1可以是与位于像素区域PXA的第一区域A1中的第一绝缘层INS1相同的组件。
在发射区域EMA中，第一绝缘层INS1可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外圆周表面(或表面)，并且也将发光元件LD的两个端部暴露到外部。第一绝缘层INS1可以形成为单个膜或多膜，并且可以包括包含至少一种无机材料的无机绝缘膜或包含至少一种有机材料的有机绝缘膜。第一绝缘层INS1还可以固定发光元件LD中的每个。第一绝缘层INS1可以包括有利于保护发光元件LD中的每个的活性层12免受外部氧和湿气的影响的无机绝缘膜。然而，本发明不限于此。根据发光元件LD应用到其的显示装置的设计条件，第一绝缘层INS1可以形成为包括有机材料的有机绝缘膜。
在像素区域PXA中的发光元件LD的对准完成之后，第一绝缘层INS1可以形成在发光元件LD上，从而防止发光元件LD偏离其处设置有发光元件LD的位置。在间隙(或空间)在形成第一绝缘层INS1之前存在于第二层间绝缘层ILD2与发光元件LD之间的情况下，间隙可以在形成第一绝缘层INS1的工艺中被第一绝缘层INS1填充。因此，第一绝缘层INS1可以形成为有利于填充第二层间绝缘层ILD2与发光元件LD之间的间隙的有机绝缘膜。
另外，第一绝缘层INS1可以设置在围绕发射区域EMA的外围区域中。在这种情况下，第一绝缘层INS1可以设置和/或形成在保护层PSV上。具体地，第一绝缘层INS1可以设置和/或形成在位于像素区域PXA的第二区域A2中的每个保护层PSV上。
第一接触电极CNE1和第二接触电极CNE2可以是分别将第一电极EL1和第二电极EL2与发光元件LD更稳定地电连接的组件。第一接触电极CNE1和第二接触电极CNE2可以是设置和/或形成在第一绝缘层INS1上的第四导电层CL4。第一接触电极CNE1和第二接触电极CNE2可以与设置在像素区域PXA的第一区域A1中的第一-第二垫电极PD1_2至第四-第二垫电极PD4_2设置在同一层，可以包括与第一-第二垫电极PD1_2至第四-第二垫电极PD4_2的材料相同的材料，并且可以与第一-第二垫电极PD1_2至第四-第二垫电极PD4_2通过同一工艺形成。
第一接触电极CNE1可以设置在第一绝缘层INS1上，并且可以连接到暴露到外部的第一电极EL1。此外，第一接触电极CNE1可以设置和/或形成在发光元件LD中的每个的一端部上，以连接到发光元件LD中的每个的一个端部。施加到第一电极EL1的特定信号可以通过第一接触电极CNE1传输到发光元件LD中的每个的一个端部。
第二接触电极CNE2可以设置在第一绝缘层INS1上，并且可以连接到暴露到外部的第二电极EL2。此外，第二接触电极CNE2可以设置和/或形成在发光元件LD中的每个的另一端部上，以连接到发光元件LD中的每个的另一端部。施加到第二电极EL2的特定信号可以通过第二接触电极CNE2传输到发光元件LD中的每个的另一端部。
在平面图中，第一接触电极CNE1和第二接触电极CNE2中的每个可以具有在第二方向DR2上延伸的杆形状，但是本发明不限于此。根据实施例，第一接触电极CNE1和第二接触电极CNE2中的每个的形状可以在其中第一接触电极CNE1和第二接触电极CNE2稳定地电连接到发光元件LD中的每个的范围内各种地改变。另外，第一接触电极CNE1和第二接触电极CNE2中的每个的形状可以考虑到与设置在其下面的电极的连接关系而各种地改变。
第一接触电极CNE1和第二接触电极CNE2可以位于像素区域PXA的发射区域EMA中。
第二绝缘层INS2可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2上。第二绝缘层INS2可以是与位于像素区域PXA的第一区域A1中的第二绝缘层INS2相同的组件。第二绝缘层INS2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。作为示例，第二绝缘层INS2可以具有其中交替地堆叠有至少一个无机绝缘膜或至少一个有机绝缘膜的结构。第二绝缘层INS2可以是覆盖整个显示元件部分DPL并阻挡被引入到包括发光元件LD的显示元件部分DPL中的外部湿气或湿气的封装层。
光转换图案层LCP可以设置和/或形成在第二绝缘层INS2上。光转换图案层LCP可以位于像素区域PXA的发射区域EMA中。光转换图案层LCP可以包括颜色转换层CCL和滤色器CF。
颜色转换层CCL可以包括对应于特定颜色的颜色转换颗粒QD。滤色器CF可以选择性地透射具有特定颜色的光。
颜色转换层CCL可以包括将从设置在像素PXL中的发光元件LD发射的光转换成具有特定颜色的光的颜色转换颗粒QD。作为示例，在像素PXL是红色像素的情况下，颜色转换层CCL可以包括将从发光元件LD发射的光转换成红光的红色量子点的颜色转换颗粒QD。作为另一示例，在像素PXL是绿色像素的情况下，颜色转换层CCL可以包括将从发光元件LD发射的光转换成绿光的绿色量子点的颜色转换颗粒QD。作为又一示例，在像素PXL是蓝色像素的情况下，颜色转换层CCL可以包括将从发光元件LD发射的光转换成蓝光的蓝色量子点的颜色转换颗粒QD。
第三绝缘层INS3可以设置和/或形成在颜色转换层CCL上。第三绝缘层INS3可以是与位于像素区域PXA的第一区域A1中的第三绝缘层INS3相同的组件。第三绝缘层INS3可以包括与第二绝缘层INS2的材料相同的材料，或者可以包括选自于公开为第二绝缘层INS2的结构材料的材料之中的至少一种材料。作为示例，第三绝缘层INS3可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。
滤色器CF可以设置和/或形成在第三绝缘层INS3上。滤色器CF可以与颜色转换层CCL一起构成光转换图案层LCP，并且可以包括选择性地透射由颜色转换层CCL转换的具有特定颜色的光的滤色器材料。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。上述滤色器CF可以设置在像素区域PXA的发射区域EMA中以对应于颜色转换层CCL。
第四绝缘层INS4可以设置在滤色器CF上。第四绝缘层INS4可以是与位于像素区域PXA的第一区域A1中的第四绝缘层INS4相同的组件。第四绝缘层INS4可以是减轻由在像素区域PXA的第二区域A2中设置在其下面的组件产生的台阶差的平坦化层。
在驱动电流通过包括在像素PXL的像素电路PXC中的第一晶体管T1通过像素电路PXC从第一电力线PL1流到第二电力线PL2的情况下，驱动电流可以通过第六晶体管T6和上电极UE流入到像素PXL的发射单元(见图6a至图6c中的“EMU”)中。作为示例，驱动电流通过上电极UE和对应的接触孔CH供应到第一电极EL1，并且驱动电流通过发光元件LD流到第二电极EL2。因此，发光元件LD中的每个可以以对应于分布的电流的亮度发射光。
如上面所描述的，像素PX的像素电路部分PCL和显示元件部分DPL中的每个可以设置为包括设置和/或形成在基底SUB的一个表面上的至少一个导电层和至少一个绝缘层的多层。像素电路部分PCL的至少一个层和显示元件部分DPL的至少一个层可以设置在同一层，可以包括相同的材料，并且可以通过同一工艺形成。
此外，根据上述实施例，包括在像素电路部分PCL中的组件和包括在显示元件部分DPL中的组件可以通过同一工艺形成，从而与其中像素电路部分PCL和显示元件部分DPL通过单独的工艺形成的现有的显示装置相比，提供了其中掩模的数量减少以简化制造工艺的显示装置。在显示装置的制造工艺简化的情况下，显示装置的制造成本可以降低。
另外地，根据上述实施例，发光元件LD可以在期望区域(或目标区域)中(例如，在其中显示元件部分DPL位于像素PXL的像素区域PXA中的第二区域A2中)集中地对准，使得在像素PXL中的发光元件LD的对准分布和在相邻的像素PXL中的发光元件LD的对准分布可以是均匀的。在这种情况下，显示装置可以在整个区域中具有均匀的光发射分布。
此外，根据上述实施例，在发光元件LD在目标区域中集中地对准的情况下，未对准的发光元件LD的数量可以减少。因此，可以能够使发光元件LD的损耗最小化，并且可以能够防止其中发光元件LD在不期望的区域中对准的异常未对准。
图10a至图10m是顺序地示出制造图8中所示的显示装置的方法的剖视图。
在下文中，将参照图10a至图10m根据制造方法顺序描述图8中所示的根据本发明的实施例的显示装置。
参照图1至图5、图7、图8和图10a，提供了基底SUB。
可以在基底SUB上在第一区域A1和第二区域A2中的每个中形成由具有高反射率的导电材料(或物质)制成的第一导电层CL1。
第一区域A1的第一导电层CL1可以是包括在像素电路部分PCL中的导电层之中的位于基底SUB上的第一导电层，并且第二区域A2的第一导电层CL1可以是包括在显示元件部分DPL中的导电层之中的位于基底SUB上的第一导电层。
像素电路部分PCL的第一导电层CL1和显示元件部分DPL的第一导电层CL1可以设置在同一层，可以包括相同的材料，并且可以通过同一工艺形成。
像素电路部分PCL的第一导电层CL1可以包括底部金属层BML。显示元件部分DPL的第一导电层CL1可以包括第一电极EL1和第二电极EL2、导电图案CP以及第六连接线CNL6。
参照图1至图5、图7、图8、图10a和图10b，可以在包括第一导电层CL1的基底SUB上形成缓冲层BFL。可以在缓冲层BFL上形成半导体层SCL。
半导体层SCL可以由硅(Si)(即，非晶硅或多晶硅)制成。在半导体层SCL由非晶硅制成的情况下，可以使用激光等进一步执行晶化工艺。
根据实施例，半导体层SCL可以由半导体氧化物制成，半导体氧化物包括包含铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)和镁(Mg)的二元化合物(ABx)、三元化合物(ABxCy)、四元化合物(ABxCyDz)等。可以单独使用材料或组合使用材料。
可以仅在包括在像素PXL的像素区域PXA中的第一区域A1中设置半导体层SCL，但是本发明不限于此。根据实施例，也可以在包括在像素区域PXA中的第二区域A2中设置半导体层SCL。
参照图1至图5、图7、图8和图10a至图10c，可以在包括半导体层SCL的缓冲层BFL上形成栅极绝缘层GI。
接下来，可以在栅极绝缘层GI上形成第二导电层CL2。
第二导电层CL2可以包括位于像素区域PXA的第一区域A1中的存储电容器Cst的下电极LE、第一栅电极GE1至第三栅电极GE3、初始化电力线IPL、控制线CLi以及扫描线Si。
半导体层SCL的与第一栅电极GE1叠置的区域可以是第一有源图案ACT1。第一有源图案ACT1的不与第一栅电极GE1叠置的两个侧部可以成为第一源区SE1和第一漏区DE1。第一有源图案ACT1、第一栅电极GE1、第一源区SE1和第一漏区DE1可以构成第一晶体管T1。
半导体层SCL的与第二栅电极GE2叠置的区域可以成为第二有源图案ACT2。第二有源图案ACT2的不与第二栅电极GE2叠置的两个侧部可以成为第二源区SE2和第二漏区DE2。第二有源图案ACT2、第二栅电极GE2、第二源区SE2和第二漏区DE2可以构成第二晶体管T2。
半导体层SCL的与第三栅电极GE3叠置的区域可以成为第三有源图案ACT3。第三有源图案ACT3的不与第三栅电极GE3叠置的两个侧部可以成为第三源区SE3和第三漏区DE3。第三有源图案ACT3、第三栅电极GE3、第三源区SE3和第三漏区DE3可以构成第三晶体管T3。
参照图1至图5、图7、图8和图10a至图10d，在第二导电层CL2上施用绝缘材料层之后，可以执行使用掩模的工艺以形成包括多个接触孔CH和暴露像素区域PXA的第二区域A2的一部分的开口OPN的第一层间绝缘层ILD1。开口OPN可以是发射区域EMA，在发射区域EMA中，在发光元件LD在像素区域PXA中对准之后，可以从发光元件LD发射光。
通过这样的工艺，可以形成顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL以暴露底部金属层BML的一部分、第一电极EL1的一部分、导电图案CP的一部分和第六连接线CNL6的一部分的接触孔CH、顺序地穿过栅极绝缘层GI和第一层间绝缘层ILD1以暴露第一源区SE1至第三源区SE3的部分的接触孔CH以及暴露第一漏区DE1至第三漏区DE3的部分的接触孔CH。此外，通过上述工艺，可以形成穿过第一层间绝缘层ILD1以暴露扫描线Si的一部分、控制线CLi的一部分和初始化电力线IPL的一部分的接触孔CH。另外地，通过上述工艺，可以形成穿过第一层间绝缘层ILD1以暴露第一栅电极GE1至第三栅电极GE3的部分的接触孔CH。
参照图1至图5、图7、图8和图10a至图10e，可以在包括多个接触孔CH的第一层间绝缘层ILD1上形成第三导电层CL3。
第三导电层CL3可以包括位于像素区域PXA的第一区域A1中的第一连接线CNL1至第五连接线CNL5以及存储电容器Cst的上电极UE。此外，第三导电层CL3可以包括遍及像素区域PXA的第一区域A1和第二区域A2定位的桥接线BRL、数据线Dj以及第一电力线PL1和第二电力线PL2。另外地，第三导电层CL3可以包括位于非显示区域NDA中的第一扇出线FOL1至第四扇出线FOL4以及第一-第一垫电极PD1_1至第四-第一垫电极PD4_1。
桥接线BRL可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH电连接到导电图案CP。桥接线BRL可以与非显示区域NDA的第一扇出线FOL1和第一-第一垫电极PD1_1一体地设置。
数据线Dj可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第二漏区DE2。数据线Dj可以与非显示区域NDA的第二扇出线FOL2和第二-第一垫电极PD2_1一体地设置。
第一电力线PL1可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第一漏区DE1。第一电力线PL1可以与非显示区域NDA的第三扇出线FOL3和第三-第一垫电极PD3_1一体地设置。
第二电力线PL2可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH电连接到第六连接线CNL6。第二电力线PL2可以与非显示区域NDA的第四扇出线FOL4和第四-第一垫电极PD4_1一体地设置。
上电极UE可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH电连接到底部金属层BML。此外，上电极UE可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH分别电连接到第一源区SE1和第三源区SE3。另外地，上电极UE可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH电连接到第一电极EL1。
第一连接线CNL1可以通过穿过第一层间绝缘层ILD1的接触孔CH分别电连接到扫描线Si和第二栅电极GE2。
第二连接线CNL2可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第二源区SE，并且可以通过穿过第一层间绝缘层ILD1的接触孔CH电连接到第一栅电极GE1。
第三连接线CNL3可以通过穿过第一层间绝缘层ILD1的接触孔CH电连接到第三栅电极GE3，并且可以通过穿过第一层间绝缘层ILD1的接触孔CH电连接到控制线CLi。
第四连接线CNL4可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第三漏区DE3，并且可以通过穿过第一层间绝缘层ILD1的接触孔CH电连接到初始化电力线IPL。
第五连接线CNL5可以通过顺序地穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH电连接到底部金属层BML，并且可以通过顺序地穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第一源区SE1。
在通过上述工艺形成的第三导电层CL3形成为以钛(Ti)/铜(Cu)的顺序堆叠的双层的情况下，在第二区域A2中暴露到外部的第一电极EL1和第二电极EL2可能受到在形成第三导电层CL3的蚀刻工艺中使用的蚀刻剂的影响。因此，可以通过选择不受蚀刻剂影响的导电材料(或物质)来形成第一电极EL1和第二电极EL2。
参照图1至图5、图7、图8和图10a至图10f，可以在第三导电层CL3上顺序地形成第二层间绝缘层ILD2和保护层PSV。
在像素区域PXA的第二区域A2中，可以在通过开口OPN而暴露到外部的第一电极EL1和第二电极EL2上定位第二层间绝缘层ILD2，以覆盖第一电极EL1和第二电极EL2。
可以在第二层间绝缘层ILD2上设置保护层PSV。
保护层PSV可以暴露非显示区域NDA的第二层间绝缘层ILD2的一部分，并且可以不在第一电极EL1和第二电极EL2上设置在第二层间绝缘层ILD2上。在这种情况下，第二层间绝缘层ILD2的在非显示区域NDA中部分地暴露的一部分可以对应于第一-第一垫电极PD1_1至第四-第一垫电极PD4_1中的每个的位置。
保护层PSV可以不在第一电极EL1和第二电极EL2上设置在第二层间绝缘层ILD2上。保护层PSV可以不与第一电极EL1和第二电极EL2叠置并且围绕第一电极EL1和第二电极EL2，从而用作用于引导在像素区域PXA的第二区域A2中的发光元件LD的对准位置的堤。
参照图1至图5、图7、图8和图10a至图10g，可以通过第一-第一垫电极PD1_1和第四-第一垫电极PD4_1以及第一扇出线FOL1和第四扇出线FOL4施加对应于第一电极EL1和第二电极EL2的对准信号(或对准电压)，从而在第一电极EL1与第二电极EL2之间形成电场。在这种情况下，第一-第一垫电极PD1_1和第一扇出线FOL1的对准信号可以通过桥接线BRL和导电图案CP传输到第一电极EL1，并且第四-第一垫电极PD4_1和第四扇出线FOL4的对准信号可以通过第二电力线PL2和第六连接线CNL6传输到第二电极EL2。
第一电极EL1和第二电极EL2中的每个可以是用于使在像素区域PXA的第二区域A2中的发光元件LD对准的对准电极(或对准线)。
在具有特定电压和周期的交流(AC)电力或直流(DC)电力的对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每个的情况下，可以在第一电极EL1与第二电极EL2之间形成根据在第一电极EL1与第二电极EL2之间的电位差的电场。在其中在第一电极EL1与第二电极EL2之间形成电场的状态下，使用喷墨印刷方法等将包括发光元件LD的混合溶液注入到像素区域PXA中。作为示例，可以在第二区域A2的第二层间绝缘层ILD2上方设置喷墨喷嘴，并且可以通过喷墨喷嘴将与多个发光元件LD混合的溶剂注入到像素区域PXA中。在此，溶剂可以是选自于丙酮、水、醇和甲苯之中的至少一种，但是本发明不限于此。例如，溶剂可以呈墨或糊的形式。将发光元件LD注入到像素区域PXA中的方法不限于上述实施例，并且注入发光元件LD的方法可以各种地改变。
在将发光元件LD注入之后，可以去除溶剂。
在将发光元件LD注入到像素区域PXA中的情况下，由于在第一电极EL1与第二电极EL2之间形成的电场，可以诱导发光元件LD的自对准。因此，可以在第一电极EL1与第二电极EL2之间对准发光元件LD。具体地，可以在位于像素区域PXA的第二区域A2中的第二层间绝缘层ILD2上对准发光元件LD中的每个。
参照图1至图5、图7、图8和图10a至图10h，在将发光元件LD对准之后，可以在保护层PSV和发光元件LD上施用绝缘材料层，并且可以执行使用掩模的工艺以形成第一绝缘层INS1。
第一绝缘层INS1可以包括暴露非显示区域NDA中的第一-第一垫电极PD1_1至第四-第一垫电极PD4_1的部分的接触孔CH，并且可以覆盖发光元件LD中的每个的顶表面的至少一部分以将发光元件LD中的每个的两个端部暴露到外部。
通过上述工艺，可以去除第二层间绝缘层ILD2的位于像素区域PXA的第二区域A2中的一部分，以暴露第一电极EL1和第二电极EL2中的每个的一部分。
此外，通过上述工艺，可以去除导电图案CP的一部分或第一电极EL1的一部分以使导电图案CP与第一电极EL1电分离，使得像素PXL与同其相邻的像素PXL独立地(或单独地)驱动。
参照图1至图5、图7、图8和图10a至图10i，可以在第一绝缘层INS1上形成第四导电层CL4。
第四导电层CL4可以包括位于像素区域PXA的第二区域A2中的第一接触电极CNE1和第二接触电极CNE2。此外，第四导电层CL4可以包括在非显示区域NDA中的第一-第二垫电极PD1_2至第四-第二垫电极PD4_2。
第一-第二垫电极PD1_2可以通过顺序地穿过第一绝缘层INS1、保护层PSV和第二层间绝缘层ILD2的接触孔CH电连接到暴露到外部的第一-第一垫电极PD1_1。
第二-第二垫电极PD2_2可以通过顺序地穿过第一绝缘层INS1、保护层PSV和第二层间绝缘层ILD2的接触孔CH电连接到暴露到外部的第二-第一垫电极PD2_1。
第三-第二垫电极PD3_2可以通过顺序地穿过第一绝缘层INS1、保护层PSV和第二层间绝缘层ILD2的接触孔CH电连接到暴露到外部的第三-第一垫电极PD3_1。
第四-第二垫电极PD4_2可以通过顺序地穿过第一绝缘层INS1、保护层PSV和第二层间绝缘层ILD2的接触孔CH电连接到暴露到外部的第四-第一垫电极PD4_1。
第一接触电极CNE1可以设置在第一绝缘层INS1上，并且可以与发光元件LD中的每个的两个端部中的一端部和第一电极EL1叠置。第一接触电极CNE1可以连接到暴露到外部的第一电极EL1，并且可以连接到发光元件LD中的每个的两个端部中的一端部。
第二接触电极CNE2可以设置在第一绝缘层INS1上，并且可以与发光元件LD中的每个的两个端部中的另一端部和第二电极EL2叠置。第二接触电极CNE2可以连接到暴露到外部的第二电极EL2，并且可以连接到发光元件LD中的每个的两个端部中的另一端部。
参照图1至图5、图7、图8和图10a至图10j，可以在像素区域PXA中形成光阻挡层LBL。
可以在像素区域PXA的第一区域A1的第一绝缘层INS1上设置光阻挡层LBL。另外，可以在像素区域PXA的第二区域A2中在除了发射区域EMA之外的剩余区域的第一绝缘层INS1上设置光阻挡层LBL，在发射区域EMA中，发光元件LD对准以发射光。
光阻挡层LBL可以包括防止其中光(或光束)在像素PXL与同其相邻的像素PXL之间泄漏的光泄漏缺陷的光阻挡材料。作为示例，光阻挡层LBL可以包括黑矩阵。
参照图1至图5、图7、图8和图10a至图10k，可以分别在光阻挡层LBL和第四导电层CL4上形成第二绝缘层INS2。
接下来，可以在第四导电层CL4上在第二绝缘层INS2上形成包括颜色转换颗粒QD的颜色转换层CCL。可以在第二区域A2的第二绝缘层INS2上设置颜色转换层CCL，以对应于像素区域PXA的发射区域EMA。
随后，可以在包括颜色转换层CCL的第二绝缘层INS2上形成第三绝缘层INS3。第二绝缘层INS2和第三绝缘层INS3可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。
参照图1至图5、图7、图8和图10a至图10l，可以在颜色转换层CCL上在第三绝缘层INS3上形成滤色器CF。可以在第三绝缘层INS3的一区域上设置滤色器CF以对应于颜色转换层CCL。滤色器CF和颜色转换层CCL可以构成光转换图案层LCP，光转换图案层LCP将从发光元件LD发射的光转换成具有特定颜色的光并选择性地透射光。
参照图1至图5、图7、图8和图10a至图10m，可以执行使用掩模的工艺以形成顺序地穿过第二绝缘层INS2和第三绝缘层INS3的接触孔CH，从而将第一-第二垫电极PD1_2至第四-第二垫电极PD4_2暴露到外部。
通过接触孔CH暴露到外部的第一-第二垫电极PD1_2至第四-第二垫电极PD4_2中的每个可以直接连接到实现为膜上芯片或集成电路的驱动器。
接下来，可以在第三绝缘层INS3上形成第四绝缘层INS4。可以仅在像素区域PXA中设置第四绝缘层INS4。
在通过这样的制造工艺制造的显示装置中，像素电路部分PCL和显示元件部分DPL可以设置在同一基底SUB的一个表面上，使得与其中显示元件部分DPL设置在像素电路部分PCL上的现有的显示装置相比，显示装置的厚度可以减小。
此外，在通过上述制造工艺制造的显示装置中，包括在像素电路部分PCL中的组件和包括在显示元件部分DPL中的组件可以通过同一工艺形成，从而与其中像素电路部分PCL和显示元件部分DPL通过单独的工艺形成的现有的显示装置相比，减少了掩模的数量以简化制造工艺。
尽管已经参照本发明的实施例描述了本发明，但是本领域普通技术人员将理解的是，在不脱离如由所附权利要求限定的本发明的精神和范围的情况下，可以对本发明进行各种地修改和改变。
因此，本发明的技术范围不应该限于说明书的详细描述中描述的内容，而应该由权利要求限定。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括均具有第一区域和第二区域的多个像素区域；以及
像素，设置在所述多个像素区域中的每个中，
其中：
所述像素包括：像素电路部分，设置在所述第一区域中并且包括设置在所述基底上的底部金属层和设置在所述底部金属层上的至少一个晶体管；以及显示元件部分，设置在所述第二区域中并且包括彼此间隔开的第一电极和第二电极以及设置在所述第一电极与所述第二电极之间以发射光的多个发光元件；并且
所述第一电极和所述第二电极以及所述底部金属层设置在同一层。
2.根据权利要求1所述的显示装置，其中：
所述像素电路部分和所述显示元件部分中的每个设置为包括一个或更多个导电层以及一个或更多个绝缘层的多层；并且
所述像素电路部分的至少一个层和所述显示元件部分的至少一个层设置在同一层。
3.根据权利要求2所述的显示装置，其中：
包括在所述像素电路部分和所述显示元件部分中的每个中的所述绝缘层包括顺序地设置在所述基底上的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层；
包括在所述像素电路部分中的所述导电层包括设置在所述基底与所述第一绝缘层之间的第一导电层、设置在所述第一绝缘层上的第二导电层、设置在所述第二绝缘层上的第三导电层以及设置在所述第四绝缘层上的第四导电层；
包括在所述显示元件部分中的所述导电层包括设置在所述基底与所述第一绝缘层之间的第一导电层和设置在所述第四绝缘层上的第四导电层；并且
所述第一导电层包括所述底部金属层、所述第一电极和所述第二电极。
4.根据权利要求3所述的显示装置，其中：
所述第二区域包括所述光从其发射的发射区域；
所述显示元件部分的所述第三绝缘层在所述发射区域中设置在所述第一电极和所述第二电极上，以暴露所述第一电极和所述第二电极中的每个的一部分；并且
所述显示元件部分的所述第四绝缘层在所述发射区域中仅设置在所述多个发光元件中的每个的一个表面上。
5.根据权利要求4所述的显示装置，其中，设置在所述多个发光元件中的每个的所述一个表面上的所述第四绝缘层暴露所述多个发光元件中的每个的两个端部。
6.根据权利要求4所述的显示装置，其中：
所述显示元件部分还包括第一接触电极和第二接触电极，所述第一接触电极设置在所述第四绝缘层上以将所述多个发光元件中的每个和所述第一电极连接，所述第二接触电极设置在所述第四绝缘层上以将所述多个发光元件中的每个和所述第二电极连接；并且
所述第四导电层包括所述第一接触电极和所述第二接触电极。
7.根据权利要求6所述的显示装置，其中：
所述基底包括显示区域和非显示区域，在所述显示区域中设置有所述多个像素区域，所述非显示区域围绕所述显示区域的至少一侧；
电连接到所述像素电路部分的线部分和连接到所述线部分的垫部分设置在所述非显示区域中；并且
所述垫部分包括设置在所述第二绝缘层上的第一垫电极和设置在所述第一垫电极上并与所述第一垫电极接触的第二垫电极。
8.根据权利要求7所述的显示装置，其中：
所述第二垫电极设置在所述第四绝缘层上；并且
所述第四导电层包括所述第二垫电极。
9.根据权利要求8所述的显示装置，其中，所述第一接触电极和所述第二接触电极以及所述第二垫电极设置在同一层。
10.根据权利要求8所述的显示装置，所述显示装置还包括设置在所述第三绝缘层与所述第四绝缘层之间的保护层，
其中，所述保护层设置在所述非显示区域、所述第一区域和所述第二区域的除了所述发射区域之外的剩余区域中的每个中。
11.根据权利要求10所述的显示装置，所述显示装置还包括设置在所述保护层上的光阻挡层。
12.根据权利要求11所述的显示装置，其中，所述光阻挡层包括黑矩阵。
13.根据权利要求11所述的显示装置，所述显示装置还包括设置在所述第二区域的所述发射区域中并且设置在所述第一接触电极和所述第二接触电极上的光转换图案层。
14.根据权利要求13所述的显示装置，所述显示装置还包括设置在所述光转换图案层上的第五绝缘层。
15.根据权利要求3所述的显示装置，其中：
所述晶体管包括：有源图案，在所述底部金属层上设置在缓冲层上；栅电极，设置在所述第一绝缘层上并与所述有源图案叠置；以及第一端子和第二端子，与所述有源图案的两端接触；并且
所述第二导电层包括所述栅电极。
16.一种制造显示装置的方法，所述方法包括在基底上设置像素，所述像素包括具有第一区域和第二区域的至少一个像素区域，
其中，设置所述像素的步骤包括以下步骤：
在所述基底上形成第一导电层；
在所述第一导电层上形成缓冲层，并且在所述第一区域中在所述缓冲层上形成半导体层；
在包括所述半导体层的所述缓冲层上形成第一绝缘层，并且在所述第一绝缘层上形成第二导电层；
在包括所述第二导电层的所述第一绝缘层上形成第二绝缘层，所述第二绝缘层包括被构造为暴露所述第二区域的所述第一导电层的开口；
在所述第二绝缘层上形成第三导电层；
在包括所述第三导电层的所述第二绝缘层和暴露的所述第一导电层中的每个上施用绝缘材料层，并且在除了所述绝缘材料层的与暴露的所述第一导电层对应的区域之外的剩余区域上形成保护层；
在暴露的所述第一导电层上在所述绝缘材料层上将发光元件对准；
在所述保护层和所述发光元件上形成第四绝缘层，并且蚀刻所述绝缘材料层以形成第三绝缘层，所述第三绝缘层暴露所述第二区域的所述第一导电层的一部分；以及
在所述第四绝缘层上形成第四导电层。
17.根据权利要求16所述的方法，其中：
所述第一区域的所述第一导电层包括设置在所述基底上的底部金属层；
所述第二区域的所述第一导电层包括在所述基底上彼此间隔开的第一电极和第二电极；并且
通过同一工艺形成所述底部金属层以及所述第一电极和所述第二电极。
18.根据权利要求17所述的方法，其中：
所述基底包括显示区域和非显示区域，在所述显示区域中设置有所述像素区域，所述非显示区域围绕所述显示区域的至少一侧，并且在所述非显示区域中设置有所述缓冲层、所述第一绝缘层至所述第四绝缘层和所述保护层；
所述非显示区域包括设置在所述第二绝缘层上的第一垫电极和设置在所述第四绝缘层上并与所述第一垫电极接触的第二垫电极；
所述第三导电层包括所述第一垫电极；并且
所述第四导电层包括所述第二垫电极。
19.根据权利要求18所述的方法，其中：
所述第二区域的所述第四导电层包括第一接触电极和第二接触电极，所述第一接触电极将所述第一电极和所述发光元件电连接，所述第二接触电极将所述第二电极和所述发光元件电连接；并且
通过同一工艺形成所述第二垫电极以及所述第一接触电极和所述第二接触电极。
20.根据权利要求19所述的方法，所述方法还包括以下步骤：
在形成所述第四导电层的步骤之后，
在包括所述第四导电层的所述第四绝缘层上形成光阻挡层；
在所述光阻挡层上形成光转换图案层；以及
在所述光转换图案层上形成第五绝缘层。
CN202180049085.0A 2020-07-09 2021-06-17 显示装置和用于该显示装置的制造方法 Pending CN115803888A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0084890 2020-07-09
KR1020200084890A KR20220007777A (ko) 2020-07-09 2020-07-09 표시 장치 및 그의 제조 방법
PCT/KR2021/007623 WO2022010126A1 (ko) 2020-07-09 2021-06-17 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN115803888A true CN115803888A (zh) 2023-03-14

Family

ID=79553325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180049085.0A Pending CN115803888A (zh) 2020-07-09 2021-06-17 显示装置和用于该显示装置的制造方法

Country Status (4)

Country Link
US (1) US20230299120A1 (zh)
KR (1) KR20220007777A (zh)
CN (1) CN115803888A (zh)
WO (1) WO2022010126A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102503172B1 (ko) * 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
CN110277421B (zh) * 2018-03-16 2021-10-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102524569B1 (ko) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102553231B1 (ko) * 2018-11-27 2023-07-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102535276B1 (ko) * 2018-12-20 2023-05-23 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20220007777A (ko) 2022-01-19
WO2022010126A1 (ko) 2022-01-13
US20230299120A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
EP3968383A1 (en) Pixel and display device comprising same
KR20220006164A (ko) 표시 장치
US20220384402A1 (en) Pixel, display device including same, and manufacturing method therefor
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
EP4075502A1 (en) Pixel and display device including the same
US20220158054A1 (en) Display device
US20210407970A1 (en) Pixel and display device having the same
CN115707288A (zh) 显示设备
KR20220053766A (ko) 표시 장치 및 그의 제조 방법
KR20220044060A (ko) 표시 장치 및 그의 제조 방법
CN115803888A (zh) 显示装置和用于该显示装置的制造方法
US20230028194A1 (en) Display device
US20230420616A1 (en) Display device and method of repairing the same
US20230317906A1 (en) Pixel, display device having the same, and method of fabricating the display device
CN115812252A (zh) 显示装置及其制造方法
US20240072103A1 (en) Display device and method of fabricating the same
CN220934085U (zh) 显示装置
US20220367433A1 (en) Display device and method of fabricating the same
US11710762B2 (en) Display device and method of fabricating the same
US20230108716A1 (en) Pixel and display device including the same
EP4207322A1 (en) Display device and method of fabricating the same
EP3958312A1 (en) Pixel and display device having the same
CN113644093A (zh) 像素和包括像素的显示装置
CN114388551A (zh) 显示装置及其制造方法
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination