CN114388551A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN114388551A
CN114388551A CN202111160086.0A CN202111160086A CN114388551A CN 114388551 A CN114388551 A CN 114388551A CN 202111160086 A CN202111160086 A CN 202111160086A CN 114388551 A CN114388551 A CN 114388551A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
end portion
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111160086.0A
Other languages
English (en)
Inventor
南毓铉
朴商勳
尹晟在
李恒在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114388551A publication Critical patent/CN114388551A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置及其制造方法，所述显示装置包括：第一电极和第二电极，在基底上彼此间隔开；发光元件，在基底上设置在第一电极与第二电极之间；第三电极，设置在发光元件的端部和第一电极上；第四电极，设置在发光元件的另一端部和第二电极上；第一绝缘图案，设置在第三电极上；以及第二绝缘图案，设置在第一绝缘图案上。第一绝缘图案的与发光元件的端部对应的端部比第三电极的端部朝向发光元件的另一端部突出得远，并且第二绝缘图案填充与第三电极的端部相邻并且形成在第一绝缘图案下面的空间。

Description

显示装置及其制造方法
本申请要求于2020年10月5日在韩国知识产权局(KIPO)提交的第10-2020-0128209号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及显示装置及其制造方法。
背景技术
随着对信息显示的兴趣的增加和对便携式信息媒介的需求的增加，显示装置的需求和商业化已经成为焦点。
发明内容
公开的目的是提供通过允许减少掩模数量的简单制造工艺形成的显示装置及其制造方法。
根据公开的实施例的显示装置可以包括：第一电极和第二电极，在基底上彼此间隔开；发光元件，在基底上设置在第一电极与第二电极之间；第三电极，设置在发光元件的端部和第一电极上，以使第一电极和发光元件的端部电连接；第四电极，设置在发光元件的另一端部和第二电极上，以使第二电极和发光元件的另一端部电连接；第一绝缘图案，设置在第三电极上；以及第二绝缘图案，设置在第一绝缘图案上。第一绝缘图案的与发光元件的端部对应的端部可以比第三电极的端部朝向发光元件的另一端部突出得远，并且第二绝缘图案可以填充与第三电极的端部相邻并且形成在第一绝缘图案下面的空间。
在实施例中，第四电极可以在第一电极与第二电极之间设置在第二绝缘图案上。
在实施例中，第四电极的一部分可以在平面图中与第三电极的一部分叠置。
在实施例中，显示装置还可以包括：封装层，设置在第二绝缘图案和第四电极上，以与第二绝缘图案和第四电极叠置。
在实施例中，显示装置还可以包括：第一堤图案，设置在基底与第一电极之间并且在基底的厚度方向上突出，使得第一电极的设置在第一堤图案上的部分在基底的厚度方向上突出；以及第二堤图案，设置在基底与第二电极之间并且在基底的厚度方向上突出，使得第二电极的设置在第二堤图案上的部分在基底的厚度方向上突出。
在实施例中，显示装置还可以包括：第三绝缘图案，设置在基底与发光元件之间。
在实施例中，第二绝缘图案可以填充发光元件与第三绝缘图案之间的空间。
在实施例中，第二绝缘图案可以设置在第一绝缘图案、发光元件和第四电极上，并且可以与第一绝缘图案、发光元件和第四电极叠置。
在实施例中，第四电极可以在平面图中与第三电极间隔开。
在实施例中，第四电极可以在平面图中与第一绝缘图案间隔开。
根据公开的实施例的显示装置可以包括：第一电极和第二电极，在基底上设置为彼此间隔开；发光元件，在基底上设置在第一电极与第二电极之间；第三电极，设置在发光元件的端部和第一电极上，以使第一电极和发光元件的端部电连接；第四电极，设置在发光元件的另一端部和第二电极上，以使第二电极和发光元件的另一端部电连接；第一绝缘图案，设置在第三电极上；以及第二绝缘图案，设置在第一绝缘图案上。第一绝缘图案的与发光元件的端部对应的端部和第三电极的与发光元件的端部对应的端部可以在虚拟线上彼此对齐，虚拟线与基底基本上垂直。
根据公开的实施例的显示装置的制造方法可以包括以下步骤：在基底上形成彼此间隔开的第一电极和第二电极；在第一电极与第二电极之间布置发光元件；在基底上形成第一电极层；在第一电极层上形成第一绝缘层；通过使用第一掩模来蚀刻第一绝缘层，以形成与发光元件的端部和第一电极叠置的第一绝缘图案；通过使用第一掩模来蚀刻第一电极层，以形成与第一绝缘图案叠置的第三电极；以及在第二电极上形成与发光元件的另一端部和第二电极叠置的第四电极。
在实施例中，形成第一绝缘图案的步骤可以包括通过干蚀刻技术来蚀刻第一绝缘层，并且第一绝缘图案的端部可以与第一掩模的侧表面对齐。
在实施例中，形成第三电极的步骤可以包括通过湿蚀刻技术蚀刻第一电极层，并且第三电极的端部可以被形成为比第一掩模的侧表面邻近发光元件的端部。
在实施例中，显示装置的制造方法还可以包括以下步骤：在第三电极上形成第二绝缘图案，其中，第二绝缘图案可以填充与第三电极的端部相邻并且形成在第一绝缘图案下面的空间。
在实施例中，第四电极的一部分可以形成在第二绝缘图案上。
在实施例中，形成第四电极的步骤可以包括以下步骤：在第一绝缘图案和第二电极上形成第二电极层；以及通过使用第二掩模来蚀刻第二电极层，以形成第四电极。
在实施例中，第二掩模可以在平面图中不与第一绝缘图案叠置。
在实施例中，形成第四电极的步骤还可以包括以下步骤：通过湿蚀刻技术来蚀刻第二电极层，其中，第四电极的端部可以被形成为比第二掩模的侧表面邻近发光元件的另一端部。
在实施例中，显示装置的制造方法还可以包括以下步骤：在第一绝缘图案和第四电极上形成第二绝缘图案，其中，第二绝缘图案可以填充与第三电极的端部相邻并且形成在第一绝缘图案下面的空间。
依据根据公开的实施例的显示装置及其制造方法，可以通过使用同一掩模来形成第三电极(或第一接触电极)和第一绝缘图案。因此，可以减少用于形成第三电极(或第一接触电极)、第一绝缘图案和第二绝缘图案(即，第三电极与第四电极之间的绝缘图案)以及第四电极(或第一中间电极)的光工艺(和掩模)的数量。例如，可以简化显示装置的制造工艺，并且可以降低其制造成本。
在通过使用同一掩模形成第三电极(或第一接触电极)和第一绝缘图案之后，可以形成第四电极(或第一中间电极)而不形成第二绝缘图案。在这种情况下，可以省略用于形成第二绝缘图案的光工艺(和掩模)。例如，可以简化显示装置的制造工艺，并且可以进一步降低制造成本。
公开的实施例的效果不受以上所示的内容限制，并且更多的各种效果包括在本说明书中。
附图说明
通过参照附图详细地描述公开的实施例，根据公开的实施例的额外理解将变得更加明显。
图1是示意性地示出根据公开的实施例的发光元件的透视图。
图2是图1的发光元件的剖视图。
图3是示意性地示出根据公开的实施例的显示装置的平面图。
图4是示出包括在根据实施例的图3中示出的像素中的元件之间的电连接关系的电路图。
图5是示意性地示出图4的像素的平面图。
图6是示出沿着图5的线I-I’截取的像素的剖视图。
图7和图8是示出沿着图5的线I-I’截取的像素的各种实施例的剖视图。
图9至图15是示意性地示出根据公开的实施例的显示装置的制造方法的剖视图。
图16至图18是示意性地示出根据公开的另一实施例的显示装置的制造方法的剖视图。
具体实施方式
对于本领域技术人员将明显的是，在不脱离公开的精神或范围的情况下，可以在公开中做出各种修改和变化，并且在附图中举例说明并在详细描述中解释了特定实施例。因此，意图的是，公开覆盖本公开的修改和变化，只要它们落入公开和它们的等同物的范围内。
贯穿说明书，同样的附图标记表示同样的元件。在附图中，为了清楚，夸大了结构的尺寸。术语“第一”、“第二”等可以简单地用于各种构成元件的描述，但是这些含义可以不限于受限制的含义。以上术语仅用于将一个元件与其他元件区分开。例如，在所附权利要求的范围内，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件。
在说明书中，词语“包含”、“包括”或“具有”用来说明特征、数量、工艺、操作、元件、部件或其组合的存在，并且将理解的是，不排除一个或更多个其他特征、数量、工艺、操作、元件、部件或其组合的存在或添加的可能性。另外，将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。在说明书中，将理解的是，当诸如层、膜、区域或基底的元件被称为设置“在”另一元件“上”时，设置方向不限于上方向，而是包括侧方向或下方向。相比之下，将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“之下”时，该元件可以直接在所述另一元件之下，或者也可以存在中间元件。
在申请中，当一个组件(例如，“第一组件”)被称为“与”另一组件(例如，“第二组件”)“(可操作地或可通信地)结合”/“(可操作地或可通信地)结合到”或“连接到”另一组件(例如，“第二组件”)时，应当理解的是，一个组件可以直接连接到另一组件，或者可以通过又一组件(例如，“第三组件”)连接。另一方面，当一个组件(例如，“第一组件”)被称为“直接结合”或“直接连接”到另一组件(例如，“第二组件”)时，可以理解的是，在一个组件和另一组件之间不存在其他组件(例如，“第三组件”)。
在说明书和权利要求书中，短语“……中的至少一个(种/者)”出于其含义和解释的目的而意图包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。
除非在这里另外定义或暗示，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，除非在这里清楚地如此定义，否则术语(诸如在通用字典中定义的术语)应被解释为具有与它们在相关领域和本公开的背景下的含义一致的含义，而不应当以理想化的或过于形式化的意思来解释。
在下文中，参照附图，将更详细地描述本领域技术人员理解公开的内容所需的公开的实施例和其他内容。除非指示为相反，否则单数形式的术语可以包括复数形式。
图1是示意性地示出根据实施例的发光元件的示意性透视图。图2是图1的发光元件的示意性剖视图。
在实施例中，发光元件的类型和/或形状不限于图1和图2中示出的实施例。
参照图1和图2，发光元件(或发光二极管)LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为其中顺序地堆叠有第一半导体层11、活性层12和第二半导体层13的发光堆叠构件。
发光元件LD可以以在一方向上延伸的形状设置。在发光元件LD的延伸方向被称为纵向的情况下，发光元件LD可以在延伸方向上包括端部(或下端部)和另一端部(或上端部)。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的端部(或下端部)处，第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端部(或上端部)处。例如，第一半导体层11可以设置在发光元件LD的端部(或下端部)处，第二半导体层13可以设置在发光元件LD的另一端部(或上端部)处。
发光元件LD可以以各种形状设置。例如，发光元件LD可以具有在长度方向上长(即，纵横比大于1)的杆状形状或棒状形状。在实施例中，发光元件LD在长度方向上的长度L可以比其直径D(或其剖面的宽度)大。发光元件LD可以包括例如以超小尺寸制造的发光二极管(LED)，以具有在约纳米级至微米级的范围内的直径D和/或长度L。
发光元件LD的直径D可以为约0.5μm至约5μm，并且其长度L可以为约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此，发光元件LD的尺寸可以改变以满足发光元件LD应用于其的照明装置或自发光显示装置的要求(或设计条件)。
第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且可以是掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，形成(或构成)第一半导体层11的材料不限于此，各种其他材料可以形成第一半导体层11。在实施例中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。第一半导体层11可以包括接触活性层12的上表面和在发光元件LD的长度方向上暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的端部(或下端部)。
活性层12可以设置在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。例如，在活性层12以多量子阱结构形成的情况下，活性层12可以具有其中周期性地重复堆叠有包括势垒层(未示出)、应变增强层和阱层的单元的结构。由于应变增强层具有比势垒层小的晶格常数，因此它可以进一步增强施加到阱层的应变，例如，压缩应变。然而，活性层12的结构不限于上面描述的实施例。
活性层12可以发射具有约400nm至约900nm的波长的光，并且可以使用双异质结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以在发光元件LD的长度方向上形成在活性层12上和/或下面。例如，包覆层可以由AlGaN层或InAlGaN层形成。根据实施例，可以使用诸如AlGaN、AlInGaN等的材料来形成活性层12，并且各种材料可以形成活性层12。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
在将预定电压或更高电压的电场施加到发光元件LD的相对的端部的情况下，发光元件LD可以通过在活性层12中的电子-空穴对的结合来发射光。通过利用该原理控制发光元件LD的发光，发光元件LD可以用作各种发光器件(包括显示装置的像素)的光源(或发光源)。
第二半导体层13可以设置在活性层12的第二表面上，并且可以包括与第一半导体层11不同类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，形成第二半导体层13的材料不限于此，各种其他材料可以形成第二半导体层13。在实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。第二半导体层13可以包括与活性层12的第二表面接触的下表面和在发光元件LD的长度方向上暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端部(或上端部)。
在实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有不同的厚度。例如，在发光元件LD的长度方向上，第一半导体层11可以具有比第二半导体层13的厚度相对大的厚度。因此，发光元件LD的活性层12可以被设置为比靠近第一半导体层11的下表面更靠近第二半导体层13的上表面。
第一半导体层11和第二半导体层13中的每个被示出为包括单层，但是公开不限于此。在实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括一层或更多层，例如，包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间并且用作用于减小晶格常数的差异的缓冲层的应变缓解层。TSBR层可以包括诸如p-GaInP、p-AlInP、p-AlGaInP等的p型半导体层，但是公开不限于此。
根据实施例，除了上面描述的第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的附加电极(未示出，在下文中称为“第一附加电极”)。根据另一实施例，它还可以包括设置在第一半导体层11的端部处的另一附加电极(未示出，在下文中称为“第二附加电极”)。
第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但是公开不限于此。根据实施例，第一附加电极和第二附加电极可以是肖特基接触电极。第一附加电极和第二附加电极可以包括导电材料。例如，第一附加电极和第二附加电极可以单独地或组合地包括包含铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)的不透明金属、氧化物和/或合金，但是公开不限于此。根据实施例，第一附加电极和第二附加电极可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)的透明导电氧化物。
包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以透射第一附加电极和第二附加电极中的每个，以发射到发光元件LD的外部。根据实施例，在由发光元件LD产生的光穿过除了发光元件LD的两个端部之外的区域发射到发光元件LD外部而不行进穿过第一附加电极和第二附加电极的情况下，第一附加电极和第二附加电极可以包括不透明金属。
在实施例中，发光元件LD还可以包括绝缘膜14。然而，根据实施例，可以省略绝缘膜14，并且绝缘膜14可以被设置为覆盖第一半导体层11、活性层12和第二半导体层13中的仅部分或者与第一半导体层11、活性层12和第二半导体层13中的仅部分叠置。
绝缘膜14可以防止在活性层12接触除第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。绝缘膜14可以减少发光元件LD的表面缺陷或使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和发光效率。在发光元件LD紧密地设置的情况下，绝缘膜14可以防止发光元件LD之间可能发生的不希望的短路。只要防止活性层12与外部导电材料短路，公开就不限于是否设置绝缘膜14。
绝缘膜14可以完全覆盖包括第一半导体层11、活性层12和第二半导体层13的发光堆叠构件的外周表面。
在上面描述的实施例中，绝缘膜14已经被描述为完全覆盖第一半导体层11、活性层12和第二半导体层13中的每个的外周表面，但是公开不限于此。根据实施例，在发光元件LD包括第一附加电极的情况下，绝缘膜14可以完全覆盖第一半导体层11、活性层12、第二半导体层13和第一附加电极中的每个的外周表面。根据另一实施例，绝缘膜14可以不完全覆盖第一附加电极的外周表面，或者可以覆盖第一附加电极的外周表面的仅一部分并且可以不围绕第一附加电极的外周表面的其余部分。根据实施例，在第一附加电极设置在发光元件LD的另一端部(或上端部)处并且第二附加电极设置在发光元件LD的端部(或下端部)处的情况下，绝缘膜14可以暴露第一附加电极和第二附加电极中的每个的至少一部分。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)等组成的组中的至少一种绝缘材料，但是公开不限于此，可以使用具有绝缘性质的各种材料作为绝缘膜14的材料。
根据实施例，发光元件LD可以被实现为具有核-壳结构的发光图案。上面描述的第一半导体层11可以设置在核(例如，发光元件LD的中心)中，活性层12可以被设置并且/或者被形成为覆盖第一半导体层11的外周表面，第二半导体层13可以被设置并且/或者被形成为覆盖活性层12。发光元件LD还可以包括覆盖第二半导体层13的至少一侧的附加电极(未示出)。根据实施例，发光元件LD还可以包括设置在具有核-壳结构的发光图案的外周表面上并且包括透明绝缘材料的绝缘膜14。可以通过生长方法制造以具有核-壳结构的发光图案实现的发光元件LD。
上面描述的发光元件LD可以用作各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺来制造。例如，在发光元件LD与流体溶液(或溶剂)混合并供应到每个像素区域(例如，每个像素的发光区域或每个子像素的发光区域)的情况下，每个发光元件LD可以被表面处理，使得发光元件LD可以被均匀地喷射而不在溶液中不均匀地聚集。
包括上面描述的发光元件LD的发光单元(或发光器件)可以用于包括显示装置的需要光源的各种类型的电子装置。例如，当在显示面板的每个像素的像素区域中设置发光元件LD时，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上面描述的实施例。例如，发光元件LD可以用于诸如照明装置的需要光源的其他类型的电子装置。
图3是示意性地示出根据实施例的显示装置的示意性平面图。图3是使用图1和图2中示出的发光元件LD作为光源的显示装置DD的示意性平面图。为了便于描述，图3基于其中显示图像的显示区域DA示意性地示出显示装置DD的结构。
参照图1至图3，显示装置DD可以包括基底SUB、设置在基底SUB上并且分别包括至少一个发光元件LD的像素PXL、设置在基底SUB上并且驱动像素PXL的驱动器以及使像素PXL电连接到驱动器的线部分。
在显示装置DD是具有形成在其至少一个表面上的显示表面的电子装置(诸如智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上型计算机、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗设备、相机、可穿戴装置等)的情况下，公开可以应用于显示装置DD。
显示装置DD可以根据驱动发光元件LD的方法被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置DD被实现为有源矩阵型的情况下，像素PXL中的每个可以包括控制供应到发光元件LD的电流量的驱动晶体管、向驱动晶体管传输数据信号的开关晶体管等。
显示装置DD可以以各种形状(例如，具有彼此平行的两对边的矩形板的形状)设置，但是公开不限于此。在显示装置DD以矩形板形状设置的情况下，两对边中的一对边可以被设置为比另一对边长。为了便于描述，示出了其中显示装置DD具有矩形形状(矩形形状具有一对长边和一对短边)的情况，长边的延伸方向被指示为第二方向DR2，短边的延伸方向被指示为第一方向DR1，与长边和短边的延伸方向垂直的方向被指示为第三方向DR3。根据实施例，在以矩形板形状设置的显示装置DD中，长边和短边彼此接触(或相遇)的角部可以具有圆形形状。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置有显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和使像素PXL电连接到驱动器的线部分的一部分的区域。为了便于描述，图3示出了仅一个像素PXL，但是多个像素PXL可以实质上设置在基底SUB的显示区域DA中。
非显示区域NDA可以设置在显示区域DA的至少一侧上。非显示区域NDA可以围绕显示区域DA的外围(或边缘)。在非显示区域NDA中，可以设置连接到像素PXL的线部分和连接到线部分并用于驱动像素PXL的驱动器。
线部分可以使驱动器与像素PXL电连接。线部分可以是向每个像素PXL提供信号并与每个像素PXL电连接的信号线，例如，电连接到扫描线、数据线、发射控制线等的扇出线。线部分可以是连接到每个像素PXL以实时补偿每个像素PXL的电特性的变化的信号线，例如，电连接到控制线、感测线等的扇出线。
基底SUB可以包括透明绝缘材料并透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB的区域可以被设置为显示区域DA，使得像素PXL可以设置在其中，基底SUB的剩余区域可以被设置为非显示区域NDA。
像素PXL中的每个可以设置在基底SUB的显示区域DA中。在实施例中，像素PXL可以以条带布置结构或
Figure BDA0003289789090000111
布置结构布置在显示区域DA中，但是公开不限于此。
每个像素PXL可以包括由对应的扫描信号和对应的数据信号驱动的至少一个发光元件LD。发光元件LD可以具有微米级至纳米级的范围内的尺寸，并且可以与被设置为彼此相邻的发光元件LD并联电连接，但是公开不限于此。发光元件LD可以是每个像素PXL的光源。
每个像素PXL可以包括由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源，例如，图1和图2中示出的发光元件LD。然而，在实施例中可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过线部分向每个像素PXL提供预定信号和预定电源，从而控制像素PXL的驱动。驱动器可以包括扫描驱动器、发光驱动器、数据驱动器和时序控制器。
图4是示出包括在根据实施例的图3中示出的像素中的元件之间的电连接关系的示意性电路图。
例如，图4示出了包括在根据实施例的可以应用于有源显示装置的像素PXL中的构成元件之间的电连接关系。然而，包括在实施例可以应用于其的像素PXL中的元件的类型不限于此。
在图4中，不仅包括在图3中示出的像素PXL中的元件而且其中设置有所述元件的区域被称为像素PXL。
参照图3和图4，像素PXL(下文中称为“像素”)可以包括产生具有与数据信号对应的亮度的光的发光单元EMU。像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以电连接到对应的像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i行(其中，i是自然数)第j列(其中，j是自然数)的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。像素电路PXC也可以电连接到显示区域DA的第i控制线CLi和第j感测线SENj。
上面描述的像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第二晶体管T2(例如，开关晶体管)的第一端子可以电连接到第j数据线Dj，其第二端子可以电连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，在第一端子是漏电极的情况下，第二端子可以是源电极。第二晶体管T2的栅电极可以电连接到第i扫描线Si。
在具有可以使第二晶体管T2导通的电压的扫描信号从第i扫描线Si供应到第二晶体管T2的情况下，第二晶体管T2可以导通以使第j数据线Dj和第一节点N1电连接。在这种情况下，对应帧的数据信号可以供应到第j数据线Dj，因此，数据信号可以传输到第一节点N1。传输到第一节点N1的数据信号可以充电至存储电容器Cst。
第一晶体管T1(或驱动晶体管)的第一端子可以电连接到第一驱动电源VDD，第一晶体管T1的第二端子可以电连接到发光单元EMU的第一电极EL1。第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
第三晶体管T3可以电连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的第一端子可以电连接到第一晶体管T1的与第一电极EL1电连接的第二端子，第三晶体管T3的第二端子可以连接到第j感测线SENj。第三晶体管T3的栅电极可以电连接到第i控制线CLi。第三晶体管T3可以在预定感测时段期间通过从第i控制线CLi向其供应的栅极导通电压的控制信号来导通，以使第j感测线SENj和第一晶体管T1电连接。
感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压)的时段。
存储电容器Cst的电极可以电连接到第一驱动电源VDD，存储电容器Cst的另一电极可以电连接到第一节点N1。存储电容器Cst可以充电有与供应到第一节点N1的数据信号对应的电压，并保持充电电压，直到供应下一帧的数据信号。
与图4不同，发光单元EMU可以包括在第一电力线PL1与第二电力线PL2之间并联电连接的发光元件LD，第一电力线PL1被施加有第一驱动电源VDD的电压，第二电力线PL2被施加有第二驱动电源VSS的电压。例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一电极EL1(或第一对准电极)、通过第二电力线PL2电连接到第二驱动电源VSS的第二电极EL2(或第二对准电极)和在第一电极EL1与第二电极EL2之间在同一方向上彼此并联连接的发光元件LD。
包括在发光单元EMU中的发光元件LD中的每个可以具有通过第一电极EL1电连接到第一驱动电源VDD的端部和通过第二电极EL2电连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有彼此不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。在这种情况下，在像素PXL的发光时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为发光元件LD的阈值电压或更高电压。
如上所述，在具有不同电位的电压供应于其的第一电极EL1与第二电极EL2之间在同一方向(例如，正向方向)上彼此并联电连接的每个发光元件LD可以形成每个有效光源。这些有效光源可以形成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU供应与对应的帧数据的灰度值对应的驱动电流。供应到发光单元EMU的驱动电流可以被分流并流入到发光元件LD中的每个中。因此，虽然每个发光元件LD可以发射具有与在其中流动的电流对应的亮度的光，但是发光单元EMU可以发射与驱动电流对应的亮度的光。
根据实施例，除了形成每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个非有效光源(例如，反向发光元件LDr)。反向发光元件LDr可以与形成有效光源的发光元件LD一起在第一电极EL1与第二电极EL2之间并联电连接，但是可以在与发光元件LD相反的方向上在第一电极EL1与第二电极EL2之间电连接。即使在第一电极EL1与第二电极EL2之间施加预定驱动电压(例如，正向方向的驱动电压)的情况下，反向发光元件LDr也可以保持非激活状态，使得电流基本上不流过反向发光元件LDr。
每个发光单元EMU可以被构造为包括包含彼此并联电连接的发光元件LD的至少一个串联级。例如，发光单元EMU可以被构造为如图4中示出的串联/并联混合结构。
发光单元EMU可以包括在第一驱动电源VDD与第二驱动电源VSS之间顺序地连接的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2中的每个可以包括形成对应的串联级的电极对的两个电极(EL1和CTE1以及CTE2和EL2)以及在两个电极(EL1和CTE1以及CTE2和EL2)之间在同一方向上并联电连接的发光元件LD。
第一串联级(或第一串联端子)SET1可以包括第一电极EL1和第一中间电极CTE1，并且还可以包括在第一电极EL1与第一中间电极CTE1之间电连接的至少一个第一发光元件LD1。第一串联级SET1还可以包括在与第一发光元件LD1相反的方向上在第一电极EL1与第一中间电极CTE1之间电连接的反向发光元件LDr。
第二串联级(或第二串联端子)SET2可以包括第二中间电极CTE2和第二电极EL2，并且还可以包括在第二中间电极CTE2与第二电极EL2之间电连接的至少一个第二发光元件LD2。第二串联级SET2可以包括在与第二发光元件LD2相反的方向上在第二中间电极CTE2与第二电极EL2之间电连接的反向发光元件LDr。
第一串联级SET1的第一中间电极CTE1和第二串联级SET2的第二中间电极CTE2可以彼此成一整体并且/或者彼此电连接。例如，第一中间电极CTE1和第二中间电极CTE2可以形成电连接连续的第一串联级SET1和第二串联级SET2的中间电极CTE。在第一中间电极CTE1和第二中间电极CTE2彼此成一整体的情况下，第一中间电极CTE1和第二中间电极CTE2可以是中间电极CTE的不同区域。
在上面描述的实施例中，第一串联级SET1的第一电极EL1可以是每个像素PXL的发光单元EMU的阳极电极，第二串联级SET2的第二电极EL2可以是发光单元EMU的阴极电极。
图4示出了其中第一晶体管T1至第三晶体管T3中的全部都是N型晶体管的实施例，但是公开不限于此。例如，上面描述的第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。图4公开了其中发光单元EMU在像素电路PXC与第二驱动电源VSS之间电连接的实施例，但是发光单元EMU可以在第一驱动电源VDD与像素电路PXC之间电连接。
像素电路PXC的结构可以不同地改变。例如，像素电路PXC还可以包括至少一个晶体管元件(诸如用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件)或其他电路元件(诸如用于使第一节点N1的电压升压的升压电容器)。
可应用于公开的像素PXL的结构不限于图4中示出的实施例，像素PXL可以具有各种结构。例如，每个像素PXL可以形成在无源发光显示装置等内部。在这种情况下，可以省略像素电路PXC，并且包括在发光单元EMU中的发光元件LD的两个端部可以直接连接到第i扫描线Si、第j数据线Dj、第一驱动电源VDD施加于其的第一电力线PL1、第二驱动电源VSS施加于其的第二电力线PL2和/或预定控制线。
在图4中，发光单元EMU(或像素PXL)被示出为包括彼此串联电连接的第一发光元件LD1和第二发光元件LD2(或者第一串联级SET1和第二串联级SET2)，但不限于此。例如，发光单元EMU可以仅包括第一发光元件LD1或第二发光元件LD2(或者第一串联级SET1或第二串联级SET2)。例如，发光单元EMU可以仅包括并联电连接的发光元件LD。在这种情况下，可以省略中间电极CTE，第一发光元件LD1或第二发光元件LD2可以通过第一电极EL1电连接到像素电路PXC并且可以通过第二电极EL2电连接到第二电力线PL2。
图5是示意性地示出图4的像素的平面图。图6是沿着图5的线I-I’截取的像素的示意性剖视图。
为了便于描述，在图5中，结合设置在第j像素列和第i像素行的交叉区域中的像素PXL，示出了电连接到像素PXL的扫描线Si、控制线CLi、数据线Dj、电力线PL1和PL2以及初始化电力线IPL。这里，初始化电力线IPL可以是参照图4描述的第j感测线SENj。
为了便于描述，在设置在像素PXL中的线中，数据信号施加于其的第j列的数据线Dj称为“数据线Dj”，第i行的扫描线Si称为“扫描线Si”，第一驱动电源VDD施加于其的电力线称为“第一电力线PL1”，第二驱动电源VSS施加于其的电力线称为“第二电力线PL2”。
图4至图6示出了其中每个像素PXL的发光区域EMA包括设置在两个串联级中的发光元件LD的实施例，但是公开不限于此。设置在发光区域EMA中的串联级的数量可以根据实施例不同地改变。
在图5和图6中，示出了包括单层的电极和单层的绝缘层等的示意性像素PXL，但是公开不限于此。例如，像素PXL可以包括包含多层的电极和包含多层的绝缘层。
在实施例中，除非另有陈述，否则形成并且/或者设置“在同一层上”可以指通过同一工艺形成，并且形成并且/或者设置“在不同层上”可以指通过不同的工艺形成。
参照图3至图6，根据实施例的像素PXL可以设置在像素区域PXA中，像素区域PXA设置在基底SUB的显示区域DA中。
绝缘层和导电层可以设置在基底SUB上。绝缘层可以包括例如顺序地设置在基底SUB上的缓冲层、栅极绝缘层、层间绝缘层、保护层、封装层ENCAP等。
绝缘层中的每个可以包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层。例如，无机绝缘层可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。例如，有机绝缘层可以包括选自由聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂组成的组中的至少一种。
导电层可以设置并且/或者形成在上面描述的绝缘层之间。导电层可以包括例如设置在基底SUB上的第一导电层(例如，底金属层BML)、设置在栅极绝缘层上的第二导电层(例如，晶体管的栅电极)、设置在层间绝缘层上的第三导电层(例如，晶体管的源电极和/或漏电极)、设置在保护层上的第四导电层(例如，使晶体管和发光单元EMU电连接的桥接图案)等。导电层中的每个可以以选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的单一材料或其混合物制成的单层结构形成，或者可以以由诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的低电阻材料制成的双层或多层结构形成以降低线电阻。将单独描述包括具有特殊特性的导电材料的导电层。
然而，设置在基底SUB上的绝缘层和导电层不限于上面描述的实施例中的绝缘层和导电层，并且根据实施例，除了所述绝缘层和所述导电层之外，还可以设置其他绝缘层和其他导电层。
电连接到像素PXL的线部分可以设置在基底SUB的上表面(例如，第三方向DR3上的表面)上。线部分可以包括将预定信号(或预定电压)传输到像素PXL的信号线。信号线可以包括扫描线Si、数据线Dj、控制线CLi、第一电力线PL1、第二电力线PL2和初始化电力线IPL。
扫描线Si可以在第一方向DR1(或水平方向)上延伸。扫描信号可以施加到扫描线Si。扫描线Si可以是参照图4描述的第i扫描线Si。
数据线Dj可以在第二方向DR2(或竖直方向)上延伸。数据信号可以施加到数据线Dj。数据线Dj可以是参照图4描述的第j数据线Dj。数据线Dj可以电连接到像素PXL的第二晶体管T2。
控制线CLi可以在第一方向DR1上延伸，以与扫描线Si间隔开。控制信号可以施加到控制线CLi。控制线CLi可以是参照图4描述的第i控制线CLi。控制线CLi和扫描线Si可以设置并且/或者形成在同一层上。
第一驱动电源VDD的电压可以施加到第一电力线PL1。第一电力线PL1可以是参照图4描述的第一电力线PL1。第一电力线PL1可以在第二方向DR2上延伸，并且可以设置在像素区域PXA中以与数据线Dj在第一方向DR1上间隔开。第一电力线PL1和数据线Dj可以设置在同一层上。
第二驱动电源VSS的电压可以施加到第二电力线PL2。第二电力线PL2可以是参照图4描述的第二电力线PL2。第二电力线PL2可以在第一方向DR1上延伸。
初始化电力线IPL可以在第一方向DR1上延伸，并且可以被设置为与控制线CLi间隔开。初始化电力线IPL可以是参照图4描述的第j感测线SENj。初始化电力线IPL可以电连接到设置在像素区域PXA中的第三晶体管T3。初始化电源的电压可以施加到初始化电力线IPL。扫描线Si、控制线CLi和初始化电力线IPL可以设置并且/或者形成在同一层上。
发光元件LD可以设置在像素区域PXA的发光区域EMA中，用于驱动发光元件LD的电路元件可以设置在像素区域PXA的外围区域中。
在实施例中，像素区域PXA可以包括在一方向(例如，第二方向DR2)上划分的第一区域A1和第二区域A2。像素电路部分PCL可以设置在第一区域A1中，显示元件部分DPL可以设置在第二区域A2中。第一区域A1可以与相邻于发光区域EMA的外围区域对应，第二区域A2可以与发光区域EMA对应。这里，外围区域可以包括不发射光的非发射区域。
为了便于描述，将首先描述像素电路部分PCL，并且将描述显示元件部分DPL。
像素电路部分PCL可以包括设置在第一区域A1中的底金属层BML、像素电路PXC(见图4)和电连接到像素电路PXC的信号线。
底金属层BML可以设置并且/或者形成在基底SUB上。底金属层BML可以是阻挡入射穿过基底SUB的下表面的光行进到像素PXL的第一晶体管T1的光阻挡层。具体地，底金属层BML可以通过阻挡入射穿过基底SUB的下表面的光行进到第一晶体管T1的半导体层来防止第一晶体管T1的故障。为此，底金属层BML可以设置在基底SUB上，以与第一晶体管T1叠置。例如，底金属层BML可以设置在基底SUB上，以与第一晶体管T1的第一栅电极GE1叠置。
底金属层BML可以通过穿透绝缘层的接触孔CH电连接并且/或者物理连接到存储电容器Cst的上电极UE。
在平面图和剖视图中，上电极UE可以与底金属层BML叠置。上电极UE、数据线Dj和第一电力线PL1可以设置在同一层上，可以包括相同的材料，并且可以通过同一工艺形成。
上电极UE的区域可以通过穿透绝缘层的接触孔CH电连接到底金属层BML。上电极UE的另一区域可以通过穿透绝缘层的接触孔CH电连接到第一晶体管T1的第一源区SE1。结果，底金属层BML可以电连接到第一晶体管T1的第一源区SE1。
如上所述，在底金属层BML电连接到第一晶体管T1的第一源区SE1的情况下，可以确保第二驱动电源VSS的摆动宽度裕度。在这种情况下，可以扩宽施加到第一晶体管T1的第一栅电极GE1的栅极电压的驱动范围。
像素电路PXC可以包括设置在基底SUB上的第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是参照图4描述的第一晶体管T1，第二晶体管T2可以是参照图4描述的第二晶体管T2，第三晶体管T3可以是参照图4描述的第三晶体管T3。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源区SE1和第一漏区DE1。
第一栅电极GE1可以通过穿透绝缘层的接触孔CH电连接到第二晶体管T2的第二源区SE2。
第一有源图案ACT1、第一源区SE1和第一漏区DE1可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第一有源图案ACT1、第一源区SE1和第一漏区DE1可以由掺杂有杂质或未掺杂有杂质的半导体层形成。例如，第一源区SE1和第一漏区DE1可以由掺杂有杂质的半导体层形成，第一有源图案ACT1可以由未掺杂有杂质的半导体层形成。例如，杂质可以包括n型杂质。
第一有源图案ACT1可以是与第一栅电极GE1叠置的区域，并且可以是第一晶体管T1的沟道区。在第一有源图案ACT1形成得长的情况下，第一晶体管T1的沟道区可以形成得长。在这种情况下，可以扩宽施加到第一晶体管T1的栅极电压(或栅极信号)的驱动范围。因此，可以精确地控制从发光元件LD发射的光的灰度。
第一源区SE1可以电连接到第一有源图案ACT1的端部或者可以电接触第一有源图案ACT1的端部。第一源区SE1可以通过穿透绝缘层的接触孔CH电连接到上电极UE。
第一漏区DE1可以电连接到第一有源图案ACT1的另一端部或者可以电接触第一有源图案ACT1的另一端部。第一漏区DE1可以通过穿透绝缘层的接触孔CH电连接到第一电力线PL1。因此，第一驱动电源VDD的电压可以施加到第一漏区DE1。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源区SE2和第二漏区DE2。
第二栅电极GE2可以与扫描线Si成一整体。第二栅电极GE2可以被设置为扫描线Si的一部分，或者可以从扫描线Si突出。
在上面描述的实施例中，已经描述了第二栅电极GE2与扫描线Si成一整体以电连接到扫描线Si，但是公开不限于此。根据实施例，第二栅电极GE2可以与扫描线Si分开设置，以通过单独的连接手段等电连接到扫描线Si。
第二有源图案ACT2、第二源区SE2和第二漏区DE2可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第二有源图案ACT2、第二源区SE2和第二漏区DE2可以由掺杂有杂质或未掺杂有杂质的半导体层形成。例如，第二源区SE2和第二漏区DE2可以由掺杂有杂质的半导体层形成，第二有源图案ACT2可以由未掺杂有杂质的半导体层形成。例如，杂质可以包括n型杂质。
第二有源图案ACT2可以是与第二栅电极GE2叠置的区域，并且可以是第二晶体管T2的沟道区。
第二源区SE2可以电连接到第二有源图案ACT2的端部或者可以电接触第二有源图案ACT2的端部。第二源区SE2也可以通过穿透绝缘层的接触孔CH电连接到第一晶体管T1的第一栅电极GE1。
第二漏区DE2可以电连接到第二有源图案ACT2的另一端部或者可以电接触第二有源图案ACT2的另一端部。第二漏区DE2可以通过穿透绝缘层的接触孔CH电连接到数据线Dj。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源区SE3和第三漏区DE3。
第三栅电极GE3可以与控制线CLi成一整体。在这种情况下，第三栅电极GE3可以被设置为控制线CLi的一部分，或者可以从控制线CLi突出。
在上面描述的实施例中，已经描述了第三栅电极GE3与控制线CLi成一整体以电连接到控制线CLi，但是公开不限于此。根据实施例，第三栅电极GE3可以与控制线CLi分开设置，并且可以通过单独的连接手段等电连接到控制线CLi。
第三有源图案ACT3、第三源区SE3和第三漏区DE3可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第三有源图案ACT3、第三源区SE3和第三漏区DE3可以由掺杂有杂质或未掺杂有杂质的半导体层形成。例如，第三源区SE3和第三漏区DE3可以由掺杂有杂质的半导体层形成，第三有源图案ACT3可以由未掺杂有杂质的半导体层形成。例如，杂质可以包括n型杂质。
第三有源图案ACT3可以是与第三栅电极GE3叠置的区域，并且可以是第三晶体管T3的沟道区。
第三源区SE3可以电连接到或电接触第三有源图案ACT3的端部。第三源区SE3也可以电连接到第一晶体管T1的第一源区SE1。
第三漏区DE3可以电连接到或电接触第三有源图案ACT3的另一端部。第三漏区DE3可以通过连接线CNL电连接到初始化电力线IPL。
连接线CNL的端部可以通过穿透绝缘层的接触孔CH电连接到第三漏区DE3。连接线CNL的另一端部可以通过穿透绝缘层的接触孔CH电连接到初始化电力线IPL。
存储电容器Cst可以包括下电极LE和上电极UE。这里，存储电容器Cst可以是参照图4描述的存储电容器Cst。
下电极LE可以与第一栅电极GE1成一整体。在下电极LE与第一栅电极GE1成一整体的情况下，下电极LE可以是第一栅电极GE1的一部分。
在平面图中，上电极UE可以与下电极LE叠置，并且可以被设计为具有比下电极LE的面积(或尺寸)大的面积(或尺寸)。在平面图中，上电极UE可以与第一源区SE1叠置，并且可以与底金属层BML叠置。上电极UE可以与数据线Dj和第一电力线PL1设置并且/或者形成在同一层上。
上电极UE可以电连接到第一晶体管T1的第一源区SE1、第三晶体管T3的第三源区SE3和底金属层BML。
像素电路部分PCL还可以包括设置在像素区域PXA的第一区域A1中的第二桥接图案BRP2。
第二桥接图案BRP2可以是使像素电路部分PCL的一部分(例如，存储电容器Cst)电连接到显示元件部分DPL的一部分(例如，第一电极EL1)的中间媒介。
第二桥接图案BRP2的端部可以通过穿透绝缘层的接触孔CH电连接到上电极UE。第二桥接图案BRP2的另一端部可以电连接到第一电极EL1。
在上面描述的实施例中，数据线Dj和第一电力线PL1可以被设置为遍及像素区域PXA的第一区域A1和第二区域A2中的全部。
堤BNK可以设置并且/或者形成在图5中示出的像素电路部分PCL(或与像素电路部分PCL对应的层)上。
堤BNK可以是限定(或划分)对应的像素PXL和与其相邻的像素PXL中的每个的像素区域PXA或发光区域EMA的结构，并且可以是例如像素限定层。堤BNK可以是限定在向像素PXL供应发光元件LD的工艺中发光元件LD应当供应于其的发光区域EMA的像素限定层或坝结构。例如，由于像素PXL的发光区域EMA被堤BNK划分，因此包括所希望的量和/或类型的发光元件LD的混合溶液(例如，墨水)可以供应(或输入)到发光区域EMA。
堤BNK可以被构造为包括至少一种光阻挡材料和/或反射材料，以防止其中光在每个像素PXL与相邻的像素PXL之间泄漏的漏光缺陷。根据实施例，堤BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂和聚酰亚胺树脂等，但是公开不限于此。根据另一实施例，反射材料层可以单独地设置并且/或者形成在堤BNK上，以进一步改善从每个像素PXL发射的光的效率。
堤BNK可以在像素PXL的像素区域PXA中包括暴露设置在堤BNK下面的元件的至少一个开口。像素PXL的发光区域EMA可以由堤BNK的开口限定。例如，堤BNK可以在像素PXL的像素区域PXA中包括暴露设置在堤BNK下面的元件的第二开口OP2和第三开口OP3。像素PXL的发光区域EMA可以与堤BNK的第二开口OP2对应。
堤BNK的第二开口OP2可以设置在像素区域PXA的第二区域A2中。第二开口OP2可以与第三开口OP3间隔开。第二开口OP2可以与发光元件LD和向发光元件LD施加电信号的电极叠置。
堤BNK的第三开口OP3可以设置在像素区域PXA的第一区域A1中。第三开口OP3可以与第二开口OP2间隔开。堤BNK可以与第二电力线PL2和第四电极EL4之间的电接触部分叠置。
将在下面描述像素PXL的显示元件部分DPL。
显示元件部分DPL可以包括设置在其中设置有像素PXL的像素区域PXA的第二区域A2中的第一电极EL1至第四电极EL4、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE。根据实施例，显示元件部分DPL还可以包括滤色器和颜色转换层。
显示元件部分DPL和像素电路部分PCL可以包括相同的绝缘层。在实施例中，如图6中所示，显示元件部分DPL的第一电极EL1和第二电极EL2、第一发光元件LD1、第一接触电极CNE1和第一中间电极CTE1可以设置在像素电路部分PCL(或与像素电路部分PCL对应的层)上。
第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以设置并且/或者形成在基底SUB上。
第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在第一方向DR1上顺序地布置。第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在与第一方向DR1不同的方向上延伸，例如，在与第一方向DR1交叉的第二方向DR2上延伸。在显示装置DD的制造工艺中，在像素区域PXA中供应并对准发光元件LD之后，可以使第一电极EL1至第四电极EL4与其他电极(例如，在第二方向DR2上设置在相邻的像素PXL中的电极)分离。
在像素PXL的发光区域EMA中，第一电极EL1至第四电极EL4中的每个可以被设置为与相邻的电极在第一方向DR1上间隔开。例如，第一电极EL1可以被设置为与第二电极EL2间隔开，第二电极EL2可以被设置为与第三电极EL3间隔开，第三电极EL3可以被设置为与第四电极EL4间隔开。第一电极EL1与第二电极EL2之间的距离、第二电极EL2与第三电极EL3之间的距离以及第三电极EL3与第四电极EL4之间的距离可以相同，但是公开不限于此。根据实施例，第一电极EL1与第二电极EL2之间的距离、第二电极EL2与第三电极EL3之间的距离以及第三电极EL3与第四电极EL4之间的距离可以彼此不同。
在实施例中，第一电极EL1至第四电极EL4可以由具有反射率的导电材料(或导电物质)形成。导电材料(或导电物质)可以包括不透明金属(或不透明导电材料)。不透明金属可以包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属及其合金。根据实施例，第一电极EL1至第四电极EL4可以包括透明导电材料(或透明导电物质)。透明导电材料(或透明导电物质)可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))、导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))等。在第一电极EL1至第四电极EL4包括透明导电材料(或透明导电物质)的情况下，可以添加用于将从发光元件LD发射的光向显示装置的图像显示方向反射的由不透明金属制成的单独的导电层。
第一电极EL1至第四电极EL4中的每个可以被设置并且/或者形成为单层，但是公开不限于此。根据实施例，第一电极EL1至第四电极EL4中的每个可以被设置并且/或者形成为其中堆叠有金属、合金、导电氧化物和导电聚合物中的至少两种材料的多层。第一电极EL1至第四电极EL4中的每个可以由至少为双层的多层形成，以在信号(或电压)传输到每个发光元件LD的两个端部的情况下使由于信号延迟引起的失真最小化。
第一电极EL1的一部分可以延伸到像素PXL的第一区域A1，以与第二桥接图案BRP2叠置。例如，第一电极EL1的一部分可以设置在第一区域A1中的第二桥接图案BRP2上。因此，第一电极EL1可以电连接并且/或者物理连接到第二桥接图案BRP2。
第四电极EL4的一部分可以延伸到像素PXL的第一区域A1以与第二电力线PL2叠置。例如，第四电极EL4的一部分可以设置在第一区域A1中的第二电力线PL2上。因此，第四电极EL4可以电连接并且/或者物理连接到第二电力线PL2。
在发光元件LD在像素PXL的发光区域EMA中对准之前，第一电极EL1至第四电极EL4中的每个可以从对应的垫(pad，或称为“焊盘”)电极接收预定的对准信号(或对准电压)，以用作用于发光元件LD的对准的对准电极(或对准线)。
传输到第一电极EL1至第四电极EL4中的每个的对准信号(或对准电压)可以是具有电压差和/或相位差的信号，使得发光元件LD可以在第一电极EL1至第四电极EL4之间对准。传输到第一电极EL1至第四电极EL4中的每个的对准信号(或对准电压)中的至少一个对准信号(或对准电压)可以是AC信号(或AC电压)，但是公开不限于此。
在像素PXL的发光区域EMA中，第一电极EL1和第二电极EL2可以与在它们之间并联电连接的发光元件LD一起形成(或构成)第一串联级SET1(见图4)，第三电极EL3和第四电极EL4可以与在它们之间并联电连接的发光元件LD一起形成第二串联级SET2(见图4)。关于附图标记“EL2”，图5和图6中示出的EL2不与图4中示出的EL2对应，图5中示出的EL4与图4中示出的EL2对应。
在实施例中，第一串联级SET1和第二串联级SET2可以设置在像素PXL的发光区域EMA中，第一串联级SET1和第二串联级SET2可以形成对应像素PXL的发光单元EMU。
包括在第一串联级SET1中的第一电极EL1可以是发光单元EMU的阳极，包括在第二串联级SET2中的第四电极EL4可以是发光单元EMU的阴极。
第一绝缘图案INS1(例如，第一绝缘层或第一钝化层)可以设置并且/或者形成在第一电极EL1至第四电极EL4上。
第一绝缘图案INS1可以设置并且/或者形成在像素电路部分PCL(或与像素电路部分PCL对应的层)上，以完全覆盖第一电极EL1至第四电极EL4或者与第一电极EL1至第四电极EL4完全叠置。在第一绝缘图案INS1上供应并对准发光元件LD之后，可以使第一绝缘图案INS1部分地开口以暴露第一电极EL1和第四电极EL4中的每个的区域。在第一绝缘图案INS1上供应并对准发光元件LD之后，可以以局部地设置在发光元件LD下面的单独图案的形式图案化第一绝缘图案INS1。在第二区域A2中，第一绝缘图案INS1可以与除了第一电极EL1至第四电极EL4中的每个的区域之外的其他区域叠置。在第一电极EL1至第四电极EL4之间，第一绝缘图案INS1在第一方向DR1上的长度(或宽度)可以大于或等于发光元件LD在第一方向DR1上的长度。根据实施例，可以省略第一绝缘图案INS1。
发光元件LD可以设置在第一绝缘图案INS1上。
例如，发光元件LD可以是具有约纳米级至微米级范围内的尺寸并包括具有无机晶体结构的超小尺寸材料的发光二极管。发光元件LD中的每个可以是通过蚀刻法制造的超小型发光二极管，或者是通过生长法制造的超小型发光二极管。
两个至数十个发光元件LD可以在像素PXL的发光区域EMA中对准并且/或者设置，但是发光元件LD的数量不限于此。根据实施例，在发光区域EMA中对准并且/或者设置的发光元件LD的数量可以不同地改变。
发光元件LD中的每个可以发射彩色光和白色光中的一种。在实施例中，发光元件LD中的每个可以发射第一颜色的光。这里，第一颜色的光可以是短波长范围内的蓝色光。
发光元件LD中的每个可以在第一电极EL1至第四电极EL4中的两个相邻电极之间在第一绝缘图案INS1上对准，使得延伸方向(或长度方向)在平面图和剖视图中与第一方向DR1平行。发光元件LD可以分散在溶液中，并且可以注入到每个像素PXL的像素区域PXA中。
发光元件LD可以通过喷墨印刷法、狭缝涂布法或各种其他方法注入到每个像素PXL的像素区域PXA中。例如，发光元件LD可以与挥发性溶剂混合并且通过喷墨印刷法或狭缝涂布法供应到像素区域PXA。在施加与设置到像素区域PXA的第一电极EL1至第四电极EL4中的每个对应的对准信号的情况下，可以在第一电极EL1至第四电极EL4中的两个相邻电极之间形成电场。因此，发光元件LD可以在第一电极EL1至第四电极EL4中的两个相邻电极之间对准。
在发光元件LD对准之后，可以挥发或以任何其他方式去除溶剂，使得发光元件LD可以最终对准并且/或者设置在每个像素PXL的像素区域PXA中。
其长度方向(见图1)与第一方向DR1平行的发光元件LD可以在第一电极EL1至第四电极EL4中的两个相邻电极之间对准，但是公开不限于此。根据实施例，发光元件LD中的一些可以在两个相邻电极之间对准，使得其长度方向与第二方向DR2和/或相对于第二方向DR2倾斜的方向平行。根据实施例，以反向方向电连接的至少一个反向发光元件LDr(见图4)可以进一步设置在两个相邻电极之间。
在实施例中，发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。
第一发光元件LD1可以在第一电极EL1与第二电极EL2之间设置在第一绝缘图案INS1上。第二发光元件LD2可以设置在第三电极EL3与第四电极EL4之间。
第一发光元件LD1可以在第一电极EL1与第二电极EL2之间在同一方向上对准。例如，第一发光元件LD1中的每个的端部EP1可以电连接到第一电极EL1，其另一端部EP2可以电连接到第二电极EL2。第一电极EL1和第二电极EL2可以与在它们之间沿同一方向并联电连接的第一发光元件LD1一起形成第一串联级SET1。
第二发光元件LD2可以在第三电极EL3与第四电极EL4之间沿同一方向对准。例如，第二发光元件LD2中的每个的端部可以电连接到第三电极EL3，其另一端部可以电连接到第四电极EL4。第三电极EL3和第四电极EL4可以与在它们之间沿同一方向电连接的第二发光元件LD2一起形成第二串联级SET2。
第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以设置并且/或者形成在第一电极EL1至第四电极EL4上。
第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以是更稳定地电连接第一电极EL1至第四电极EL4和发光元件LD的元件。
如图6中所示，第一接触电极CNE1可以设置并且/或者形成在第一电极EL1上。第一接触电极CNE1可以直接接触第一电极EL1以电连接并且/或者物理连接到第一电极EL1。第一接触电极CNE1可以设置并且/或者形成在第一发光元件LD1中的每个的端部EP1上，以电连接并且/或者物理连接到第一发光元件LD1中的每个的端部EP1。因此，第一电极EL1和第一发光元件LD1中的每个的端部EP1可以通过第一接触电极CNE1彼此电连接。
与第一接触电极CNE1类似，第二接触电极CNE2可以设置并且/或者形成在第四电极EL4上。第二接触电极CNE2可以直接接触第四电极EL4，以电连接并且/或者物理连接到第四电极EL4。第二接触电极CNE2可以电连接并且/或者物理连接到第二发光元件LD2中的每个的另一端部。因此，第四电极EL4和第二发光元件LD2中的每个的另一端部可以通过第二接触电极CNE2彼此电连接。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料形成，使得从发光元件LD中的每个发射的光在显示装置的图像显示方向(例如，第三方向DR3)上行进而没有损失。例如，第一接触电极CNE1和第二接触电极CNE2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)等的各种透明导电材料(或透明导电物质)中的至少一种，并且可以被构造为基本上透明的或半透明的以满足预定透射率(或透射率)。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上面描述的实施例。根据实施例，第一接触电极CNE1和第二接触电极CNE2可以由各种不透明导电材料(或不透明导电物质)形成。第一接触电极CNE1和第二接触电极CNE2可以形成为单层或多层。
在平面图中，第一接触电极CNE1和第二接触电极CNE2中的每个可以具有在第二方向DR2上延伸的条形状，但是公开不限于此。根据实施例，第一接触电极CNE1和第二接触电极CNE2的形状可以不同地改变，只要它们稳定地电连接到发光元件LD中的每个即可。考虑到与设置在第一接触电极CNE1和第二接触电极CNE2下面的电极的连接关系，第一接触电极CNE1和第二接触电极CNE2中的每个的形状可以不同地改变。
在实施例中，第二绝缘图案INS2(例如，第二绝缘层或第二钝化层)可以设置并且/或者形成在第一接触电极CNE1上，第三绝缘图案INS3(例如，第三绝缘层或第三钝化层)可以设置并且/或者形成在第二绝缘图案INS2上。类似地，第二绝缘图案INS2和第三绝缘图案INS3也可以设置并且/或者形成在第二接触电极CNE2上。
如图6中所示，第二绝缘图案INS2可以设置在第一接触电极CNE1上，并且可以与第一接触电极CNE1叠置。
在实施例中，第二绝缘图案INS2的与第一发光元件LD1的端部EP1对应的端部可以比第一接触电极CNE1的端部朝向第一发光元件LD1的另一端部EP2突出得远。如图6中所示，第二绝缘图案INS2的端部可以设置在沿第三方向DR3延伸的第一虚拟线L_V1上，第一接触电极CNE1的端部可以设置在在第一方向DR1上与第一虚拟线L_V1间隔开的第二虚拟线L_V2上。
如将在下面参照图13描述的，第二绝缘图案INS2和第一接触电极CNE1可以通过使用同一掩模的蚀刻工艺形成，第二绝缘图案INS2可以通过干蚀刻工艺形成，第一接触电极CNE1可以通过湿蚀刻工艺形成。由于湿蚀刻工艺的特性，第一接触电极CNE1可以比第二绝缘图案INS2被蚀刻得多。在这种情况下，由于湿蚀刻工艺的特性，第一接触电极CNE1的端部可以被形成为比第二绝缘图案INS2的端部邻近第一发光元件LD1的端部EP1。
在实施例中，第一接触电极CNE1的端部与第二绝缘图案INS2的端部之间在第一方向DR1上的距离可以在约0.4μm至约0.8μm内。随着第一接触电极CNE1的厚度增加，针对第一接触电极CNE1的蚀刻时间可以增加，第一接触电极CNE1的端部与第二绝缘图案INS2的端部之间在第一方向DR1上的距离可以增加。相反，随着第一接触电极CNE1的厚度减小，第一接触电极CNE1的蚀刻时间可以减小，第一接触电极CNE1的端部与第二绝缘图案INS2的端部之间在第一方向DR1上的距离可以减小。
如图6中所示，第三绝缘图案INS3可以设置在第二绝缘图案INS2上，并且可以覆盖第二绝缘图案INS2的端部或与第二绝缘图案INS2的端部叠置。第三绝缘图案INS3可以与第一接触电极CNE1的端部相邻，可以填充形成在第二绝缘图案INS2下面的空间，并且可以与第一接触电极CNE1叠置。例如，第三绝缘图案INS3可以填充在第二绝缘图案INS2下面在第一虚拟线L_V1与第二虚拟线L_V2之间的空间。如将在下面描述的，第三绝缘图案INS3可以设置在直接在第一发光元件LD1上的第一接触电极CNE1与第一中间电极CTE1之间，并且可以使第一接触电极CNE1和第一中间电极CTE1彼此绝缘。
在形成第三绝缘图案INS3之前在第一电极EL1与第二电极EL2之间在发光元件LD下面存在空白间隙(或空间)的情况下，可以在形成第三绝缘图案INS3的同时用第三绝缘图案INS3填充间隙。因此，第三绝缘图案INS3可以包括有利于填充在第一电极EL1与第二电极EL2之间在发光元件LD下面的间隙的有机绝缘层。
第一绝缘图案INS1、第二绝缘图案INS2和第三绝缘图案INS3中的每个可以被设置为无机绝缘层，或者可以包括无机绝缘层。
中间电极CTE可以包括在第二方向DR2上延伸的第一中间电极CTE1和第二中间电极CTE2。
如图6中所示，第一中间电极CTE1可以设置在第二电极EL2上，并且可以在平面图中与第二电极EL2叠置。第一中间电极CTE1可以在每个像素PXL的发光区域EMA中设置在第一发光元件LD1中的每个的另一端部EP2上，以电连接并且/或者物理连接到第一发光元件LD1。
此外，第一中间电极CTE1的端部可以设置在第二绝缘图案INS2和第三绝缘图案INS3上。例如，第一中间电极CTE1可以设置在第一接触电极CNE1上，且第二绝缘图案INS2和第三绝缘图案INS3置于第一中间电极CTE1与第一接触电极CNE1之间。例如，第一中间电极CTE1可以通过第二绝缘图案INS2和第三绝缘图案INS3与第一接触电极CNE1电绝缘。
在实施例中，第一中间电极CTE1可以在第三方向DR3上与第一接触电极CNE1部分地叠置。在第一中间电极CTE1形成为不与第一接触电极CNE1叠置的情况下，第一中间电极CTE1可能由于工艺误差而不稳定地接触第一发光元件LD1的另一端部EP2。因此，第一中间电极CTE1可以被形成为在第三方向DR3上与第一接触电极CNE1部分地叠置，使得第一中间电极CTE1被形成为稳定地接触第一发光元件LD1的另一端部EP2。
与第一中间电极CTE1类似，第二中间电极CTE2可以设置在第三电极EL3上，并且可以在平面图中与第三电极EL3叠置。
第一中间电极CTE1和第二中间电极CTE2可以彼此成一整体。第一中间电极CTE1和第二中间电极CTE2可以是中间电极CTE的不同区域。第一中间电极CTE1和参照图4描述的第一中间电极CTE1可以具有相同的构造，第二中间电极CTE2和参照图4描述的第二中间电极CTE2可以具有相同的构造。中间电极CTE可以用作使第一发光元件LD1中的每个的另一端部EP2和第二发光元件LD2中的每个的端部电连接的桥接电极(或连接电极)。例如，中间电极CTE可以是使第一串联级SET1和第二串联级SET2连接的桥接电极(或连接电极)。
第一接触电极CNE1、第二接触电极CNE2和中间电极CTE可以在平面图和剖视图中被设置为彼此间隔开。
在平面图中，第一接触电极CNE1可以面对中间电极CTE的区域(例如，第一中间电极CTE1)。第一接触电极CNE1和第一中间电极CTE1可以在同一方向上延伸，例如，在第二方向DR2上延伸。第一接触电极CNE1和第一中间电极CTE1可以在第一方向DR1上彼此间隔开。第二接触电极CNE2可以面对中间电极CTE的另一区域(例如，第二中间电极CTE2)。第二接触电极CNE2和第二中间电极CTE2可以在第二方向DR2上延伸。第二接触电极CNE2和第二中间电极CTE2可以在第一方向DR1上彼此间隔开。
中间电极CTE可以由各种透明导电材料制成，使得从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进而没有损失。
上面描述的第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以被设置为与像素PXL的第二区域A2(例如，发光区域EMA)对应。具体地，第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以设置在第一绝缘图案INS1上以与堤BNK的第二开口OP2对应。
根据实施例，支撑构件PW可以设置在第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE下面(或在第一电极EL1至第四电极EL4下面)。例如，如图6中所示，第一堤图案PW1可以设置在第一接触电极CNE1下面，并且第二堤图案PW2可以设置在第一中间电极CTE1下面。
支撑构件PW(例如，第一堤图案PW1和第二堤图案PW2)可以设置在像素PXL的发光区域EMA中。支撑构件PW可以是在第三方向DR3上引导从发光元件LD发射的光的引导构件。具体地，通过支撑第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE中的每个的至少一部分，支撑构件PW可以是通过改变第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE中的每个的表面轮廓(或形状)使得第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE中的每个具有在第三方向DR3上突出的形状来进一步在期望的方向上引导从发光元件LD发射的光的引导构件。
支撑构件PW(例如，第一堤图案PW1和第二堤图案PW2)可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。根据实施例，支撑构件PW可以包括单层的有机绝缘层和/或单层的无机绝缘层，但是公开不限于此。根据实施例，支撑构件PW可以被设置为其中堆叠有至少一个有机绝缘层和至少一个无机绝缘层的多层。然而，支撑构件PW的材料不限于上面描述的实施例，根据实施例，支撑构件PW可以包括导电材料。在实施例中，支撑构件PW可以包括透明材料(或透明物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但是公开不限于此。
支撑构件PW(例如，第一堤图案PW1和第二堤图案PW2)可以具有梯形剖面，其宽度在第三方向DR3上朝向其上部变窄，但是公开不限于此。根据实施例，支撑构件PW可以包括具有半椭圆形形状、半圆形形状(或半球形形状)等的剖面的弯曲表面，其宽度在第三方向DR3上朝向其上部变窄。在剖视图中，支撑构件PW的形状不限于上面描述的实施例，并且可以不同地改变，只要可以改善从发光元件LD中的每个发射的光的效率即可。
根据实施例，颜色转换层可以设置并且/或者形成在第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE上。
颜色转换层可以包括特定颜色的颜色转换颗粒。颜色转换层可以包括将从设置在像素PXL中的发光元件LD发射的第一颜色的光转换为第二颜色(或特定颜色)的光的颜色转换颗粒。例如，在像素PXL为红色像素的情况下，颜色转换层可以包括将从发光元件LD发射的光转换为红色光的红色量子点的颜色转换颗粒。例如，在像素PXL为绿色像素的情况下，颜色转换层可以包括将从发光元件LD发射的光转换为绿色光的绿色量子点的颜色转换颗粒。例如，在像素PXL为蓝色像素的情况下，颜色转换层可以包括将从发光元件LD发射的光转换为蓝色光的蓝色量子点的颜色转换颗粒。
封装层ENCAP(或第四绝缘层)可以设置并且/或者形成在第三绝缘图案INS3和中间电极CTE上。封装层ENCAP可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，封装层ENCAP可以具有其中交替地堆叠有至少一个无机绝缘层或至少一个有机绝缘层的结构。如图6中所示，封装层ENCAP可以完全覆盖第三绝缘图案INS3和第一中间电极CTE1或与第三绝缘图案INS3和第一中间电极CTE1完全叠置，以阻挡来自外部的水分或湿气被引入封装层ENCAP下面。
根据实施例，滤色器可以设置在像素PXL的发光区域EMA中。滤色器可以设置在封装层ENCAP上。
滤色器可以选择性地透射从颜色转换层发射的光(例如，转换为特定颜色的光)。滤色器可以包括红色滤色器、绿色滤色器和蓝色滤色器。
在驱动电流通过包括在像素PXL的像素电路PXC中的第一晶体管T1经由像素电路PXC从第一电力线PL1流到第二电力线PL2的情况下，驱动电流可以通过第一晶体管T1和上电极UE流入第一电极EL1中。驱动电流可以通过直接接触(或直接连接到)第一电极EL1的第一接触电极CNE1经由第一发光元件LD1流到中间电极CTE。因此，第一串联级SET1中的第一发光元件LD1可以发射具有与分布于其的电流对应的亮度的光。流过中间电极CTE的驱动电流可以经由中间电极CTE和第二发光元件LD2流到第二接触电极CNE2。因此，第二串联级SET2中的第二发光元件LD2可以发射具有与分布于其的电流对应的亮度的光。
在上面描述的方式中，像素PXL的驱动电流可以经由第一串联级SET1的第一发光元件LD1和第二串联级SET2的第二发光元件LD2顺序地流动。因此，每个像素PXL可以发射具有与在每个帧周期期间供应的数据信号对应的亮度的光。
如上所述，第一接触电极CNE1和第二绝缘图案INS2可以通过使用同一掩模形成，因此，第二绝缘图案INS2的与第一发光元件LD1的端部EP1对应的端部可以比第一接触电极CNE1的端部朝向第一发光元件LD1的另一端部EP2突出得远。第三绝缘图案INS3可以设置在第二绝缘图案INS2上以使第一接触电极CNE1与第一中间电极CTE1绝缘，第三绝缘图案INS3可以覆盖第二绝缘图案INS2的端部或与第二绝缘图案INS2的端部叠置并且填充在第二绝缘图案INS2下面的空间。例如，第二绝缘图案INS2和第三绝缘图案INS3可以设置在第一接触电极CNE1与第一中间电极CTE1之间，并且第一接触电极CNE1和第一中间电极CTE1可以彼此绝缘。
图7和图8是示出沿着图5的线I-I’截取的像素的各种实施例的示意性剖视图。
首先，参照图6和图7，在图7中，第一接触电极CNE1的端部和第二绝缘图案INS2的端部可以形成在第一虚拟线L_V1上。
如上所述，第一接触电极CNE1和第二绝缘图案INS2可以通过使用同一掩模的蚀刻工艺形成，第一接触电极CNE1的端部和第二绝缘图案INS2的端部可以通过减少用于第一接触电极CNE1的蚀刻时间或通过改变第一接触电极CNE1的蚀刻方法(例如，通过使用与用于第二绝缘图案INS2的蚀刻方法相同的方法，例如，干蚀刻方法)来设置在同一第一虚拟线L_V1上。
参照图6和图8，在图8中，可以省略图6中示出的第三绝缘图案INS3。
如参照图6描述的，第二绝缘图案INS2可以设置在第一接触电极CNE1上，并且可以与第一接触电极CNE1叠置。第二绝缘图案INS2的与第一发光元件LD1的端部EP1对应的端部可以比第一接触电极CNE1的端部朝向第一发光元件LD1的另一端部EP2突出得远。
第一中间电极CTE1_1可以设置在第二电极EL2上，并且可以在平面图中与第二电极EL2叠置。第一中间电极CTE1_1可以设置在第一发光元件LD1的另一端部EP2上，以电连接并且/或者物理连接到第一发光元件LD1。
第一中间电极CTE1_1和第一接触电极CNE1可以设置在同一层上。然而，如下面参照图16至图18描述的，第一中间电极CTE1_1可以通过与第一接触电极CNE1的工艺不同的工艺形成。
第一中间电极CTE1_1可以设置在第一发光元件LD1上以与第一接触电极CNE1间隔开。例如，在平面图中，第一中间电极CTE1_1可以不与第一接触电极CNE1叠置，并且可以与第一接触电极CNE1间隔开。第一中间电极CTE1_1可以设置在第一发光元件LD1上以与第二绝缘图案INS2间隔开。
封装层ENCAP_1可以设置并且/或者形成在第二绝缘图案INS2和第一中间电极CTE1_1上。封装层ENCAP_1可以与第二绝缘图案INS2、第一发光元件LD1和第一中间电极CTE1_1完全叠置，以阻挡来自外部的水分或湿气进入封装层ENCAP_1的下部。
在形成封装层ENCAP_1之前，在第一电极EL1与第二电极EL2之间在第一发光元件LD1下面存在空白间隙(或空间)的情况下，可以在形成封装层ENCAP_1的工艺中用封装层ENCAP_1填充间隙。
如参照图7描述的，由于第一接触电极CNE1和第二绝缘图案INS2通过使用同一掩模的蚀刻工艺形成，因此第一接触电极CNE1的端部和第二绝缘图案INS2的端部可以设置在同一第一虚拟线L_V1上。
此外，如参照图8描述的，第一中间电极CTE1_1和第一接触电极CNE1可以设置在同一层上。在这种情况下，可以省略参照图6描述的第三绝缘图案INS3，并且可以省略用于形成第三绝缘图案INS3的光工艺或光刻工艺(和掩模)。例如，可以更简化显示装置的制造工艺，并且可以降低其制造成本。
在下文中，将参照图9至图15描述显示装置的制造方法。
图9至图15是示意性地示出根据沿着图5的线I-I’截取的像素的实施例的显示装置的制造方法的剖视图。
首先，参照图3、图5、图6和图9，可以在基底SUB(或与像素电路部分PCL对应的层)上形成在第一方向DR1上彼此间隔开的第一电极EL1和第二电极EL2。
可以在第一电极EL1和第二电极EL2上形成第一绝缘图案INS1。可以在基底SUB上形成第一绝缘图案INS1(或第一绝缘层)，以与第一电极EL1和第二电极EL2叠置，此后，可以使第一绝缘图案INS1(或第一绝缘层)部分地开口，以暴露第一电极EL1和第二电极EL2中的每个的区域。作为另一示例，可以使第一绝缘图案INS1图案化为局部地设置在第一发光元件LD1下面的单独图案。
可以在第一电极EL1与第二电极EL2之间在第一绝缘图案INS1上设置第一发光元件LD1。虽然未示出，但是间隙可以存在于第一绝缘图案INS1与第一发光元件LD1之间。
如上所述，可以将第一发光元件LD1分散在预定的溶液或溶剂中，并且可以通过喷墨印刷方法或狭缝涂布方法将第一发光元件LD1供应到像素区域PXA的发光区域EMA(见图5)。在第一电极EL1与第二电极EL2之间施加预定电压的情况下，可以在第一电极EL1与第二电极EL2之间形成电场，然后可以使第一发光元件LD1在第一电极EL1与第二电极EL2之间自对准。在第一发光元件LD1对准之后，可以挥发或以任何其他方式去除溶剂，使得第一发光元件LD1可以在第一电极EL1与第二电极EL2之间稳定地对准。
如图10中所示，可以沉积或形成与第一电极EL1、第二电极EL2和第一发光元件LD1叠置的第一电极层L_CNE(或接触电极层)。第一电极层L_CNE可以完全形成在基底SUB上。
在实施例中，第一电极层L_CNE可以包括透明导电材料(或透明导电物质)。透明导电材料可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))和导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))。
此后，如图10中所示，可以在第一电极层L_CNE上形成第二绝缘层L_INS2。第二绝缘层L_INS2可以完全形成在基底SUB上。
此后，如图11至图13中所示，可以通过光工艺和蚀刻工艺来形成第一接触电极CNE1和第二绝缘图案INS2。
如图11中所示，可以通过光工艺在第二绝缘层L_INS2上形成第一光致抗蚀剂PR1。可以在第一虚拟线L_V1上设置第一光致抗蚀剂PR1的侧表面。例如，可以在基底SUB上完全形成光致抗蚀剂，以覆盖第二绝缘层L_INS2或与第二绝缘层L_INS2叠置，此后，可以设置与图11中示出的第一光致抗蚀剂PR1叠置的掩模，并且可以在与第三方向DR3相反的方向上向基底SUB照射光(例如，紫外光)(换言之，可以执行曝光工艺)，并且可以通过曝光技术(或曝光工艺)去除光致抗蚀剂的用光照射的部分(即，除了第一光致抗蚀剂PR1之外的剩余部分)。第一光致抗蚀剂PR1可以包括正型光致抗蚀剂组合物，但不限于此。
如图12中所示，可以使用第一光致抗蚀剂PR1通过蚀刻工艺从第二绝缘层L_INS2形成第二绝缘图案INS2。例如，可以通过干蚀刻工艺去除第二绝缘层L_INS2的被第一光致抗蚀剂PR1暴露的部分，从而可以形成第二绝缘图案INS2。
如图13中所示，可以使用第一光致抗蚀剂PR1通过蚀刻工艺从第一电极层L_CNE形成第一接触电极CNE1(和第二绝缘图案INS2)。例如，可以通过湿蚀刻工艺去除第一电极层L_CNE的被第一光致抗蚀剂PR1暴露的部分，从而可以形成第一接触电极CNE1。
如上所述，可以在第二虚拟线L_V2上设置第一接触电极CNE1的端部。第二虚拟线L_V2可以在与第一方向DR1相反的方向上被设置为比其上设置有第二绝缘图案INS2的端部的第一虚拟线L_V1远，因此，第二绝缘图案INS2可以与第一接触电极CNE1叠置。在通过湿蚀刻形成第一接触电极CNE1的情况下，由于第一电极层L_CNE相对于用作掩模的第一光致抗蚀剂PR1(和第二绝缘图案INS2)的蚀刻选择性，第一接触电极CNE1可以比第二绝缘图案INS2被蚀刻得多。
在实施例中，第一接触电极CNE1的端部与第二绝缘图案INS2的端部之间在第一方向DR1上的距离可以在约0.4μm至约0.8μm内。随着针对第一电极层CNE的蚀刻时间增加，第一接触电极CNE1的端部与第二绝缘图案INS2的端部之间在第一方向DR1上的距离增加，并且随着针对第一电极层L_CNE的蚀刻时间减小，第一接触电极CNE1的端部与第二绝缘图案INS2的端部之间在第一方向DR1上的距离可以减小。
在图13中，已经描述了第一接触电极CNE1的端部比第二绝缘图案INS2的端部向内设置，但是公开不限于此。在通过同一蚀刻技术(例如，干蚀刻)形成第一接触电极CNE1和第二绝缘图案INS2的情况下，或者在针对形成第一接触电极CNE1的蚀刻时间减少的情况下，如参照图7描述的，可以在基本上同一虚拟线(例如，第一虚拟线L_V1)上设置第一接触电极CNE1的端部和第二绝缘图案INS2的端部。
在形成第二绝缘图案INS2和第一接触电极CNE1之后，可以剥离或去除第一光致抗蚀剂PR1。例如，可以使用单独的光致抗蚀剂剥离剂来剥离第一光致抗蚀剂PR1。
此后，如图14中所示，可以在第二绝缘图案INS2上形成第三绝缘图案INS3。与形成第二绝缘图案INS2的工艺类似，可以通过光工艺和蚀刻工艺(例如，干蚀刻)来形成第三绝缘图案INS3。
第三绝缘图案INS3可以与第二绝缘图案INS2的端部叠置。第三绝缘图案INS3可以与第一接触电极CNE1的端部相邻，可以填充形成在第二绝缘图案INS2下面的空间，并且可以与第一接触电极CNE1叠置。例如，第三绝缘图案INS3可以填充在第一虚拟线L_V1与第二虚拟线L_V2之间在第二绝缘图案INS2下面的空间。例如，可以通过化学气相沉积(CVD)来形成第三绝缘图案INS3，因此，第三绝缘图案INS3可以填充在第一虚拟线L_V1与第二虚拟线L_V2之间在第二绝缘图案INS2下面的空间。
如参照图6描述的，在形成第三绝缘图案INS3之前，在第一电极EL1与第二电极EL2之间在第一发光元件LD1下面存在间隙(或空间)的情况下，在形成第三绝缘图案INS3的工艺中，可以用第三绝缘图案INS3填充间隙。
如图15中所示，可以形成第一中间电极CTE1，以与第三绝缘图案INS3、第一发光元件LD1和第二电极EL2叠置。与形成第一接触电极CNE1的工艺类似，可以通过光工艺和蚀刻工艺(例如，干蚀刻)形成第一中间电极CTE1。
第一中间电极CTE1可以在第三方向DR3上与第一接触电极CNE1(和第二绝缘图案INS2)部分地叠置。在第一中间电极CTE1被形成为不与第一接触电极CNE1叠置的情况下，由于工艺误差(例如，用于形成第一中间电极CTE1的掩模在第一方向DR1上移位的情况)，第一中间电极CTE1可能不稳定地接触第一发光元件LD1的另一端部EP2。因此，第一中间电极CTE1可以被形成为在第三方向DR3上与第一接触电极CNE1部分地叠置，使得第一中间电极CTE1被形成为稳定地接触第一发光元件LD1的另一端部EP2。
如图6中所示，可以在第三绝缘图案INS3和第一中间电极CTE1上形成封装层ENCAP。
根据实施例，还可以在第三绝缘图案INS3和第一中间电极CTE1上形成滤色器、颜色转换层等。
如参照图9至图15描述，可以通过使用同一掩模(例如，第一光致抗蚀剂PR1)来形成第一接触电极CNE1和第二绝缘图案INS2。因此，用于形成第一接触电极CNE1、第二绝缘图案INS2、第三绝缘图案INS3和第一中间电极CTE1的光工艺(和掩模)的数量可以比一般光工艺(例如，单独形成第一接触电极CNE1、第二绝缘图案INS2、第三绝缘图案INS3和第一中间电极CTE1的工艺)的数量减少。例如，光工艺的数量可以从四个减少到三个。显示装置的制造工艺可以更简化，并且其制造成本可以降低。
在第一接触电极CNE1与第一中间电极CTE1之间，第三绝缘图案INS3可以与第二绝缘图案INS2的端部叠置，并且可以填充在第二绝缘图案INS2下面的空间中。因此，第一接触电极CNE1和第一中间电极CTE1可以通过第二绝缘图案INS2和第三绝缘图案INS3绝缘。
图16至图18是示意性地示出根据沿着图5的线I-I’截取的像素的另一实施例的显示装置的制造方法的剖视图。
首先，参照图3、图5、图8至图13以及图16，可以在图9至图13的工艺之后执行图16的工艺。
可以准备包括形成在基底SUB上的第一电极EL1和第二电极EL2以及在第一电极EL1和第二电极EL2上对准的第一发光元件LD1的结构，通过图9至图13的工艺，可以形成第一接触电极CNE1和与第一接触电极CNE1叠置的第二绝缘图案INS2。
此后，如图16中所示，可以在基底SUB上形成第二电极层L_CTE(或中间电极层)。第二电极层L_CTE可以完全形成在基底SUB上，以与第二绝缘图案INS2和第二电极EL2叠置。
在实施例中，可以通过溅射沉积形成第二电极层L_CTE。在这种情况下，可以在基底SUB的在第三方向DR3上暴露的区域中形成第二电极层L_CTE，并且可以不在形成在第二绝缘图案INS2下面以与第一接触电极CNE1的端部相邻的空间(例如，在第三方向DR3上被第二绝缘图案INS2覆盖的空间)中形成第二电极层L_CTE。例如，第二电极层L_CTE可以不电接触第一接触电极CNE1。
此后，如图17中所示，可以通过光工艺在第二电极层L_CTE上形成第二光致抗蚀剂PR2。由于形成第二光致抗蚀剂PR2的工艺与参照图11描述的形成第一光致抗蚀剂PR1的工艺基本上相同或相似，因此将省略其重复描述。
可以在第三虚拟线L_V3上设置第二光致抗蚀剂PR2的侧表面。第三虚拟线L_V3可以被设置为在第一方向DR1上比第一虚拟线L_V1邻近第一发光元件LD1的第二端部EP2。在第一发光元件LD1上，为了将第一中间电极CTE1_1与第一接触电极CNE1充分分离，第二光致抗蚀剂PR2可以被形成为不与第一接触电极CNE1和第二绝缘图案INS2叠置。
此后，如图18中所示，可以使用第二光致抗蚀剂PR2通过蚀刻工艺从第二电极层L_CTE形成第一中间电极CTE1_1。例如，可以通过湿蚀刻去除第二电极层L_CTE的被第二光致抗蚀剂PR2暴露的部分，从而可以形成第一中间电极CTE1_1。
第一中间电极CTE1_1的端部可以被设置为比第三虚拟线L_V3向内，即，与第一发光元件LD1的另一端部EP2相邻。与第一接触电极CNE1类似，在通过湿蚀刻形成第一中间电极CTE1_1的情况下，由于第二电极层L_CTE相对于用作掩模的第二光致抗蚀剂PR2的蚀刻选择性，第一中间电极CTE1_1可以比第二光致抗蚀剂PR2被蚀刻得多。
如图18中所示，通过与第一接触电极CNE1的工艺不同的工艺来形成第一中间电极CTE1_1，但是可以在同一层上设置第一中间电极CTE1_1和第一接触电极CNE1。
第一中间电极CTE1_1可以在第一发光元件LD1上与第一接触电极CNE1间隔开。例如，在平面图中，第一中间电极CTE1_1可以不与第一接触电极CNE1叠置，并且可以被设置为与第一接触电极CNE1间隔开。第一中间电极CTE1_1可以在第一发光元件LD1上与第二绝缘图案INS2间隔开。
根据实施例，在用于形成第一中间电极CTE1_1的蚀刻工艺期间，可以进一步蚀刻第一接触电极CNE1。在这种情况下，第一接触电极CNE1的端部可以被设置为比第二虚拟线L_V2向内(即，与第一发光元件LD1的端部EP1相邻)，第一接触电极CNE1和第一中间电极CTE1_1可以彼此间隔开更多。在形成第一接触电极CNE1的工艺中，一些残留物(例如，第一电极层L_CNE(见图12)的残留物)可能残留在第一虚拟线L_V1与第二虚拟线L_V2之间，但是可以在形成第一中间电极CTE1_1的工艺中去除这样的残留物。例如，在形成第一中间电极CTE1_1的工艺中，由于第一接触电极CNE1和第一中间电极CTE1_1可以彼此间隔开更多，并且可以去除第一接触电极CNE1与第一中间电极CTE1_1之间的残留物，因此可以防止第一接触电极CNE1与第一中间电极CTE1_1之间的短路。
在形成第一中间电极CTE1_1之后，可以剥离第二光致抗蚀剂PR2。
如图8中所示，可以在第二绝缘图案INS2和第一中间电极CTE1_1上形成封装层ENCAP_1。
根据实施例，还可以在第二绝缘图案INS2和第一中间电极CTE1_1上形成滤色器、颜色转换层等。
如参照图16至图18描述的，在通过使用同一掩模形成第一接触电极CNE1和第二绝缘图案INS2之后，可以在第二绝缘图案INS2上形成第一中间电极CTE1_1而不形成第三绝缘图案INS3(见图6)。在这种情况下，可以省略用于形成第三绝缘图案INS3的光工艺(和掩模)。例如，可以更简化显示装置的制造工艺，并且可以降低其制造成本。
虽然已经参照公开的某些实施例示出并描述了公开，但是本领域技术人员将理解的是，在不脱离公开的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。
因此，所要求保护的发明的技术范围应当由所附权利要求的技术范围确定。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一电极和第二电极，在基底上彼此间隔开；
发光元件，在所述基底上设置在所述第一电极与所述第二电极之间；
第三电极，设置在所述发光元件的端部和所述第一电极上，以使所述第一电极和所述发光元件的所述端部电连接；
第四电极，设置在所述发光元件的另一端部和所述第二电极上，以使所述第二电极和所述发光元件的所述另一端部电连接；
第一绝缘图案，设置在所述第三电极上；以及
第二绝缘图案，设置在所述第一绝缘图案上，其中，
所述第一绝缘图案的与所述发光元件的所述端部对应的端部比所述第三电极的端部朝向所述发光元件的所述另一端部突出得远，并且
所述第二绝缘图案填充与所述第三电极的所述端部相邻并且形成在所述第一绝缘图案下面的空间。
2.根据权利要求1所述的显示装置，其中，所述第四电极在所述第一电极与所述第二电极之间设置在所述第二绝缘图案上。
3.根据权利要求2所述的显示装置，其中，所述第四电极的一部分在平面图中与所述第三电极的一部分叠置。
4.根据权利要求2所述的显示装置，所述显示装置还包括：
封装层，设置在所述第二绝缘图案和所述第四电极上，以与所述第二绝缘图案和所述第四电极叠置。
5.根据权利要求1所述的显示装置，所述显示装置还包括：
第一堤图案，设置在所述基底与所述第一电极之间并且在所述基底的厚度方向上突出，使得所述第一电极的设置在所述第一堤图案上的部分在所述基底的所述厚度方向上突出；以及
第二堤图案，设置在所述基底与所述第二电极之间并且在所述基底的所述厚度方向上突出，使得所述第二电极的设置在所述第二堤图案上的部分在所述基底的所述厚度方向上突出。
6.根据权利要求1所述的显示装置，所述显示装置还包括：
第三绝缘图案，设置在所述基底与所述发光元件之间。
7.根据权利要求6所述的显示装置，其中，所述第二绝缘图案填充所述发光元件与所述第三绝缘图案之间的空间。
8.根据权利要求1所述的显示装置，其中，所述第二绝缘图案设置在所述第一绝缘图案、所述发光元件和所述第四电极上，并且与所述第一绝缘图案、所述发光元件和所述第四电极叠置。
9.根据权利要求8所述的显示装置，其中，所述第四电极在平面图中与所述第三电极间隔开。
10.根据权利要求9所述的显示装置，其中，所述第四电极在平面图中与所述第一绝缘图案间隔开。
11.一种显示装置，所述显示装置包括：
第一电极和第二电极，在基底上彼此间隔开；
发光元件，在所述基底上设置在所述第一电极与所述第二电极之间；
第三电极，设置在所述发光元件的端部和所述第一电极上，以使所述第一电极和所述发光元件的所述端部电连接；
第四电极，设置在所述发光元件的另一端部和所述第二电极上，以使所述第二电极和所述发光元件的所述另一端部电连接；
第一绝缘图案，设置在所述第三电极上；以及
第二绝缘图案，设置在所述第一绝缘图案上，
其中，所述第一绝缘图案的与所述发光元件的所述端部对应的端部和所述第三电极的与所述发光元件的所述端部对应的端部在虚拟线上彼此对齐，所述虚拟线与所述基底垂直。
12.一种显示装置的制造方法，所述制造方法包括以下步骤：
在基底上形成彼此间隔开的第一电极和第二电极；
在所述第一电极与所述第二电极之间布置发光元件；
在所述基底上形成第一电极层；
在所述第一电极层上形成第一绝缘层；
通过使用第一掩模来蚀刻所述第一绝缘层，以形成与所述发光元件的端部和所述第一电极叠置的第一绝缘图案；
通过使用所述第一掩模来蚀刻所述第一电极层，以形成与所述第一绝缘图案叠置的第三电极；以及
在所述第二电极上形成与所述发光元件的另一端部和所述第二电极叠置的第四电极。
13.根据权利要求12所述的制造方法，其中，
形成所述第一绝缘图案的步骤包括通过干蚀刻技术来蚀刻所述第一绝缘层，并且
所述第一绝缘图案的端部与所述第一掩模的侧表面对齐。
14.根据权利要求13所述的制造方法，其中，
形成所述第三电极的步骤包括通过湿蚀刻技术蚀刻所述第一电极层，并且
所述第三电极的端部被形成为比所述第一掩模的所述侧表面邻近所述发光元件的所述端部。
15.根据权利要求14所述的制造方法，所述制造方法还包括以下步骤：
在所述第三电极上形成第二绝缘图案，
其中，所述第二绝缘图案填充与所述第三电极的所述端部相邻并且形成在所述第一绝缘图案下面的空间。
16.根据权利要求15所述的制造方法，其中，所述第四电极的一部分形成在所述第二绝缘图案上。
17.根据权利要求12所述的制造方法，其中，形成所述第四电极的步骤包括以下步骤：
在所述第一绝缘图案和所述第二电极上形成第二电极层；以及
通过使用第二掩模来蚀刻所述第二电极层，以形成所述第四电极。
18.根据权利要求17所述的制造方法，其中，所述第二掩模在平面图中不与所述第一绝缘图案叠置。
19.根据权利要求18所述的制造方法，其中，
形成所述第四电极的步骤还包括以下步骤：通过湿蚀刻技术来蚀刻所述第二电极层，并且
所述第四电极的端部被形成为比所述第二掩模的侧表面邻近所述发光元件的所述另一端部。
20.根据权利要求12所述的制造方法，所述制造方法还包括以下步骤：
在所述第一绝缘图案和所述第四电极上形成第二绝缘图案，
其中，所述第二绝缘图案填充与所述第三电极的端部相邻并且形成在所述第一绝缘图案下面的空间。
CN202111160086.0A 2020-10-05 2021-09-30 显示装置及其制造方法 Pending CN114388551A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200128209A KR20220045593A (ko) 2020-10-05 2020-10-05 표시 장치 및 이의 제조 방법
KR10-2020-0128209 2020-10-05

Publications (1)

Publication Number Publication Date
CN114388551A true CN114388551A (zh) 2022-04-22

Family

ID=80932482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111160086.0A Pending CN114388551A (zh) 2020-10-05 2021-09-30 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20220109085A1 (zh)
KR (1) KR20220045593A (zh)
CN (1) CN114388551A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102503172B1 (ko) * 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
US10943526B2 (en) * 2018-07-31 2021-03-09 Innolux Corporation Display device, backlight module and electronic device
KR20200103925A (ko) * 2019-02-25 2020-09-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200026677A (ko) * 2019-06-20 2020-03-11 엘지전자 주식회사 마이크로 엘이디를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
KR20220045593A (ko) 2022-04-13
US20220109085A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
US20230005898A1 (en) Pixel and display device including the same
EP4135031A1 (en) Display device and method of fabricating the same
CN113675235A (zh) 像素和包括其的显示设备
CN116261359A (zh) 像素、包括该像素的显示装置及制造该显示装置的方法
CN116018014A (zh) 显示装置及其制造方法
CN116547806A (zh) 显示装置及其制造方法
CN114388551A (zh) 显示装置及其制造方法
US20230317906A1 (en) Pixel, display device having the same, and method of fabricating the display device
EP4333057A1 (en) Display device and method of fabricating the same
US20240072103A1 (en) Display device and method of fabricating the same
US20230028194A1 (en) Display device
US20220085243A1 (en) Display device and method of fabricating display device
EP4089730A1 (en) Display device and method of fabricating the same
US20230268330A1 (en) Display device and manufacturing method therefor
US11961844B2 (en) Pixel and display device including the same
EP4207322A1 (en) Display device and method of fabricating the same
US20230275099A1 (en) Display device
EP4333058A1 (en) Display device
CN115803888A (zh) 显示装置和用于该显示装置的制造方法
CN114078898A (zh) 像素和具有该像素的显示装置
CN116648788A (zh) 显示装置
KR20240017226A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210155440A (ko) 화소 및 이를 구비한 표시 장치
KR20230013728A (ko) 표시 장치 및 이의 제조 방법
KR20240017272A (ko) 화소 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination