KR20230014124A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230014124A
KR20230014124A KR1020210094918A KR20210094918A KR20230014124A KR 20230014124 A KR20230014124 A KR 20230014124A KR 1020210094918 A KR1020210094918 A KR 1020210094918A KR 20210094918 A KR20210094918 A KR 20210094918A KR 20230014124 A KR20230014124 A KR 20230014124A
Authority
KR
South Korea
Prior art keywords
disposed
layer
light emitting
electrode
light
Prior art date
Application number
KR1020210094918A
Other languages
English (en)
Inventor
이진형
김대원
김수정
손정호
정지윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210094918A priority Critical patent/KR20230014124A/ko
Priority to US17/690,366 priority patent/US20230023079A1/en
Priority to CN202210856284.9A priority patent/CN115642169A/zh
Publication of KR20230014124A publication Critical patent/KR20230014124A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 후면 발광 화소 및 전면 발광 화소를 포함하며, 제1 기판, 상기 제1 기판의 일면 상에 배치되며, 평면상 상기 후면 발광 화소와 중첩하는 제1 개구부를 포함하는 하부 금속층, 상기 후면 발광 화소 및 상기 전면 발광 화소 각각에 마련되며, 상기 하부 금속층 상에서 서로 이격 배치된 제1 전극 및 제2 전극, 상기 후면 발광 화소에 마련된 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제1 발광 소자들, 상기 전면 발광 화소에 마련된 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제2 발광 소자들, 및 상기 제1 발광 소자들 상에 배치되며, 평면상 상기 후면 발광 화소와 중첩된 반사층을 포함하되, 상기 반사층은 상기 제1 발광 소자들 중 적어도 하나를 커버한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 하나의 표시 패널을 이용하여 독립적으로 구동 가능한 양면 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 후면 발광 화소 및 전면 발광 화소를 포함하며, 제1 기판, 상기 제1 기판의 일면 상에 배치되며, 평면상 상기 후면 발광 화소와 중첩하는 제1 개구부를 포함하는 하부 금속층, 상기 후면 발광 화소 및 상기 전면 발광 화소 각각에 마련되며, 상기 하부 금속층 상에서 서로 이격 배치된 제1 전극 및 제2 전극, 상기 후면 발광 화소에 마련된 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제1 발광 소자들, 상기 전면 발광 화소에 마련된 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제2 발광 소자들, 및 상기 제1 발광 소자들 상에 배치되며, 평면상 상기 후면 발광 화소와 중첩된 반사층을 포함하되, 상기 반사층은 상기 제1 발광 소자들 중 적어도 하나를 커버한다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 발광 영역, 제2 발광 영역 및 상기 제1 발광 영역과 상기 제2 발광 영역을 둘러싸는 비발광 영역을 포함하는 제1 기판, 상기 제1 기판의 일면 상에 배치되는 하부 금속층, 상기 하부 금속층 상에 배치된 버퍼층, 상기 버퍼층 상에 배치되며, 트랜지스터의 액티브 패턴을 포함하는 반도체층, 상기 반도체층 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치되며, 상기 트랜지스터의 게이트 전극을 포함하는 제1 도전층, 상기 제1 도전층 상에 배치된 층간 절연막, 상기 층간 절연막 상에 배치되며, 상기 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 도전층, 상기 제2 도전층 상에 배치된 비아층, 상기 제1 발광 영역 및 상기 제2 발광 영역에 각각 배치되며, 상기 비아층 상에서 서로 이격된 제1 전극 및 제2 전극, 상기 각 발광 영역의 상기 제1 전극 및 상기 제2 전극 사이에 배치된 발광 소자, 및 상기 제1 발광 영역과 중첩된 반사층을 포함하되, 상기 하부 금속층은 상기 제1 발광 영역과 중첩한 개구부를 포함하고, 상기 개구부는 상기 제1 도전층, 상기 제2 도전층 및 상기 반도체층과 평면상 비중첩하다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 후면 발광 영역, 전면 발광 영역 및 상기 후면 발광 영역과 상기 전면 발광 영역을 둘러싸는 비발광 영역을 포함하며, 제1 기판, 상기 제1 기판의 일면 상에 배치되는 회로 소자층, 상기 회로 소자층의 일면 상에 배치되는 발광 소자층을 포함하는 제1 표시 기판; 및 상기 제1 기판의 타면과 대향하는 제2 기판, 상기 제1 기판과 대향하는 상기 제2 기판의 일면 상에 배치되는 하부 파장 제어층을 포함하는 제2 표시 기판을 포함하되, 상기 회로 소자층은 평면상 상기 후면 발광 영역과 중첩하는 제1 개구부를 포함하는 하부 금속층을 포함하고, 상기 발광 소자층은, 상기 후면 발광 영역 및 상기 전면 발광 영역 각각에 배치되며, 상기 하부 금속층 상에서 서로 이격된 제1 전극 및 제2 전극, 및 상기 후면 발광 영역에서 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제1 발광 소자들, 상기 전면 발광 영역에서 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제2 발광 소자들, 및 상기 제1 발광 소자들 상에 배치되며, 평면상 상기 후면 발광 영역과 중첩된 반사층을 포함하되, 상기 반사층은 상기 제1 발광 소자들 중 적어도 하나를 커버한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 후면 발광 화소 및 전면 발광 화소를 포함하여 양면으로 영상을 표시할 수 있는 양면 표시 장치를 제공할 수 있다. 또한, 상기 후면 발광 화소 및 전면 발광 화소를 각각 구동하여 독립적으로 표시할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
도 3은 도 2의 I-I'선을 따라 자른 일 예를 나타낸 개략적인 단면도이다.
도 4는 도 2의 표시 장치에 포함된 하부 금속층 및 반사층의 상대적인 배치를 나타낸 평면 배치도이다.
도 5는 도 2의 표시 장치에 포함된 발광 소자층의 개략적인 평면 배치도이다.
도 6은 도 5의 II-II'선을 따라 자른 단면도이다.
도 7은 도 5의 III-III'선을 따라 자른 일 예를 나타낸 단면도이다.
도 8은 일 실시예에 따른 표시 장치의 발광 소자층으로부터 방출된 광의 경로를 설명하기 위한 단면도이다.
도 9는 도 5의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 10은 일 실시예에 따른 발광 소자의 개략 사시도이다.
도 11은 배면 정렬 영역 및 전면 정렬 영역에 배치된 발광 소자의 일 예를 나타낸 확대 단면도이다.
도 12는 도 5의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 13은 도 5의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 14는 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 15는 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 16은 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 17은 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 18은 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 19는 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 20은 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 21은 다른 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
도 22는 도 21의 IV-IV'선을 따라 자른 일 예를 나타낸 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 사시도이다.
도 1을 참조하면, 표시 장치(1)는 동영상이나 정지 영상을 표시한다. 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(1)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(1)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 나타낸다.
표시 장치(1)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(1)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(1)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(1)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(1)는 두께 방향인 제3 방향(DR3)으로 서로 대향하는 제1 면 및 제2 면을 포함할 수 있다. 일 실시예에 따른 표시 장치(1)는 제1 면(일면, 전면 또는 상면) 및 제2 면(타면, 후면, 배면 또는 하면)으로 각각 영상을 표시할 수 있다. 즉, 표시 장치(1)는 표시 장치(1)의 양면으로 화상을 표시하는 양면 표시 장치(1)일 수 있다.
이하, 표시 장치(1)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(1)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(1)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(1)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(1)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(1)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(1)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
도 2를 참조하면, 일 실시예에 따른 표시 장치(1)의 화소(PX)는 후면 발광 화소(PXa) 및 전면 발광 화소(PXb)를 포함할 수 있다.
후면 발광 화소(PXa)는 표시 장치(1)의 후면(하면, bottom surface)으로 영상을 표시하는 화소(PX)이고, 전면 발광 화소(PXb)는 표시 장치(1)의 전면(상면, top surface)으로 영상을 표시하는 화소(PX)일 수 있다. 후면 발광 화소(PXa)는 표시 장치(1)의 후면에 표시를 위한 반복되는 최소 단위를 의미하고, 전면 발광 화소(PXa)는 표시 장치(1)의 후면에 표시를 위한 반복되는 최소 단위를 의미할 수 있다.
풀 컬러를 디스플레이 하기 위해 후면 발광 화소(PXa) 및 전면 발광 화소(PXb)는 각각 서로 다른 색을 방출하는 복수의 화소를 포함할 수 있다.
구체적으로, 후면 발광 화소(PXa)는 제1 색의 광 방출을 담당하는 제1 후면 발광 화소(PXa_1), 제2 색의 광 방출을 담당하는 제2 후면 발광 화소(PXa_2) 및 제3 색의 광 방출을 담당하는 제3 후면 발광 화소(PXa_3)를 포함할 수 있다. 예를 들어, 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있다. 한편, 도면에서는 후면 발광 화소(PXa)가 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_2)를 포함하는 것을 예시하였으나, 이에 제한되지 않는다. 예를 들어, 일 후면 발광 화소(PXa)는 더 많은 수의 후면 발광 화소를 포함할 수도 있다.
이와 유사하게, 전면 발광 화소(PXb)는 복수의 전면 발광용 서브 화소들을 포함할 수 있다. 예를 들어, 전면 발광 화소(PXb)는 제1 색의 광 방출을 담당하는 제1 전면 발광 화소(PXb_1), 제2 색의 광 방출을 담당하는 제2 전면 발광 화소(PXb_2) 및 제3 색의 광 방출을 담당하는 제3 전면 발광 화소(PXb_3)를 포함할 수 있다. 예를 들어, 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있다. 한편, 도면에서는 일 전면 발광 화소(PXb)가 3개의 전면 발광용 서브 화소를 포함하는 것을 예시하였으나, 이에 제한되지 않는다. 예를 들어, 일 전면 발광 화소(PXb)는 더 많은 수의 전면 발광 화소를 포함할 수도 있다.
제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3) 및 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)는 제1 방향(DR1)으로 서로 교번하여 배치될 수 있다. 구체적으로, 제1 방향(DR1)을 따라 제1 색의 광 방출을 담당하는 제1 후면 발광 화소(PXa_1), 제1 전면 발광 화소(PXb_1), 제2 색의 광 방출을 담당하는 제2 후면 발광 화소(PXa_2), 제2 전면 발광 화소(PXb_2), 제3 색의 광 방출을 담당하는 제3 후면 발광 화소(PXa_3), 제3 전면 발광 화소(PXb_3) 순으로 순차 배치될 수 있다.
제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3) 및 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)는 각각 발광 영역(EMA) 및 그 주변의 비발광 영역(NEM)을 포함할 수 있다. 구체적으로, 제1 후면 발광 화소(PXa_1)는 제1 후면 발광 영역(EMAa_1)을 포함하고, 제2 후면 발광 화소(PXa_2)는 제2 후면 발광 영역(EMAa_2)을 포함하며, 제3 후면 발광 화소(PXa_3)는 제3 후면 발광 영역(EMAa_3)을 포함할 수 있다. 제1 전면 발광 화소(PXb_1)는 제1 전면 발광 영역(EMAb_1)을 포함하고, 제2 전면 발광 화소(PXb_2)는 제2 전면 발광 영역(EMAb_2)을 포함하며, 제3 전면 발광 화소(PXb_3)는 제3 전면 발광 영역(EMAb_3)을 포함할 수 있다.
제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)은 각각 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3)에 포함되며, 발광 소자(ED, 도 3 참조)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3)은 각각 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)에 포함되며, 발광 소자(ED, 도 3 참조)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 상기 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 및 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3)은 복수의 발광 소자(ED)가 배치되는 영역을 포함하며, 상기 복수의 발광 소자(ED)로부터 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 상부 또는 하부를 향해 출사되는 영역을 더 포함할 수 있다.
비발광 영역(NEM)은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 및 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3)을 둘러싸도록 배치될 수 있다. 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 및 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3)은 차광 영역(NEM)에 의해 구분될 수 있다.
도 3은 도 2의 I-I'선을 따라 자른 일 예를 나타낸 개략적인 단면도이다.
도 3을 참조하면, 일 실시예에 따른 표시 장치(1)는 제1 기판(SUB1), 회로 소자층(CCL) 및 발광 소자층(EML)을 포함할 수 있다.
제1 기판(SUB1)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 제1 기판(SUB1)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 제1 기판(SUB1)은 리지드(Rigid) 기판일 수 있지만, 폴리이미드(PI) 등과 같은 플라스틱을 포함하여 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로 소자층(CCL)은 제1 기판(SUB1) 상에 배치될 수 있다. 회로 소자층(CCL)은 제1 기판(SUB1)의 일면 상에 배치되어, 복수의 화소(PX)를 구동할 수 있다. 회로 소자층(CCL)가 후면 발광 화소(PXa) 및 전면 발광 화소(PXb) 마다 적어도 하나의 트랜지스터(TR) 등을 포함함으로써, 회로 소자층(CCL)는 후면 발광 화소(PXa)와 전면 발광 화소(PXb)를 독립적으로 구동할 수 있다. 이에 따라, 표시 장치(1)는 후면 발광과 전면 발광이 독립적으로 가능하며, 양면 발광을 동시에 간섭없이 수행할 수 있다.
회로 소자층(CCL)은 하부 금속층(110), 버퍼층(161), 적어도 하나의 트랜지스터(TR) 및 비아층(166)을 포함할 수 있다.
하부 금속층(110)은 제1 기판(SUB1)의 일면 상에 배치될 수 있다. 하부 금속층(110)은 복수의 개구부(OP)를 포함할 수 있다. 상기 복수의 개구부(OP) 각각은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)에 대응하도록 배치될 수 있다. 복수의 개구부(OP) 각각은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 각각과 제3 방향(DR3)으로 중첩할 수 있다.
버퍼층(161)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(110)이 배치된 제1 기판(SUB1)의 전면적으로 덮도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 제1 기판(SUB1)을 통해 침투하는 수분으로부터 트랜지스터(TR)를 보호하는 역할을 할 수 있다. 버퍼층(161)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(161)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
트랜지스터(TR)는 버퍼층(161) 상에 배치될 수 있다. 트랜지스터(TR)는 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3) 및 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)마다 각각 배치될 수 있다. 일 실시예에서, 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3)에 각각 포함된 트랜지스터(TR) 및/또는 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)에 각각 포함된 트랜지스터(TR)는 하부 금속층(110)이 포함하는 개구부(OP)와 제3 방향(DR3)으로 비중첩할 수 있다.
비아층(166)은 트랜지스터(TR) 상에 배치될 수 있다. 비아층(166)은 평탄화층일 수 있다. 비아층(166)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다.
발광 소자층(EML)은 회로 소자층(CCL) 상에 배치될 수 있다. 발광 소자층(EML)은 비아층(166)의 일면 상에 배치될 수 있다.
발광 소자층(EML)은 전극층(200), 발광 소자(ED), 접촉 전극(700), 제1 뱅크(600), 제1 캡핑층(CAP1), 반사층(810) 및 제1 평탄화층(OC1)을 포함할 수 있다.
전극층(200)은 비아층(166) 상에 배치될 수 있다. 전극층(200)은 서로 이격된 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 제1 전극(210) 및 제2 전극(220)은 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3) 및 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)마다 각각 배치될 수 있다. 제1 전극(210)은 비아층(166)을 관통하는 컨택홀을 통해 트랜지스터(TR)에 전기적으로 연결될 수 있다.
제1 뱅크(600)는 비아층(166) 상에 배치될 수 있다. 제1 뱅크(600)는 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3) 및 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)의 경계를 따라 비발광 영역(NEM)에 배치될 수 있다. 제1 뱅크(600)는 비아층(166)으로부터 상부로 돌출된 형상을 가질 수 있다. 제1 뱅크(600)는 복수의 발광 소자(ED)를 노출하는 개구를 포함할 수 있다. 제1 뱅크(600)는 표시 장치(1)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고 후면 발광 영역(EMAa) 또는 전면 발광 영역(EMAb) 내에 분사되도록 하는 격벽 역할을 할 수 있다.
발광 소자(ED)는 전극층(200) 상에 배치될 수 있다. 발광 소자(ED)는 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 및 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3) 각각에 배치될 수 있다. 발광 소자(ED)는 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 및 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3) 각각에서 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 발광 소자(ED)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다.
한편, 발광 소자(ED)는 제1 색의 광을 방출하는 제1 타입 발광 소자(ED_R), 제2 색의 광을 방출하는 제2 타입 발광 소자(ED_G) 및 제3 색의 광을 방출하는 제3 타입 발광 소자(ED_B)를 포함할 수 있다. 상술한 바와 같이, 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있다. 예시적인 실시예에서, 제1 타입 발광 소자(ED_R)는 580nm 내지 780nm 범위의 피크 파장을 갖는 제1 색 광 또는 적색 광을 방출할 수 있다. 제2 타입 발광 소자(ED_G)는 480nm 내지 580nm 범위의 피크 파장을 갖는 제2 색 광 또는 녹색 광을 방출할 수 있다. 제3 타입 발광 소자(ED_B)는 480nm 이하의 범위의 피크 파장, 바람직하게 445nm 내지 480nm 이하의 범위의 피크 파장을 갖는 제3 색 광 또는 청색 광을 방출할 수 있다.
제1 색의 광 방출을 담당하는 제1 후면 발광 화소(PXa_1) 및 제1 전면 발광 화소(PXb_1)는 제1 타입 발광 소자(ED_R)를 포함할 수 있다. 구체적으로, 제1 후면 발광 화소(PXa_1)의 제1 후면 발광 영역(EMAa_1)에는 제1 타입 발광 소자(ED_R)가 배치되고, 제1 전면 발광 화소(PXb_1)의 제1 전면 발광 영역(EMAb_1)에는 제1 타입 발광 소자(ED_R)가 배치될 수 있다.
제1 색의 광 방출을 담당하는 제1 후면 발광 화소(PXa_1) 및 제1 전면 발광 화소(PXb_1)에 각각 제1 색의 광을 방출하는 제1 타입 발광 소자(ED_R)가 배치됨으로써, 파장 변환층 및/또는 컬러 필터층이 생략됨에도 불구하고 제1 후면 발광 화소(PXa_1) 및 제1 전면 발광 화소(PXb_1)는 제1 색의 광을 방출할 수 있다. 일 실시예에서, 제1 후면 발광 화소(PXa_1)에 포함된 제1 타입 발광 소자(ED_R)로부터 방출되어 하부 금속층(110)의 개구부(OP)로 진행하는 제1 색의 광(Lr)은 표시 장치(1)의 하면을 통해 외부로 출사할 수 있다. 또한, 제1 전면 발광 화소(PXb_1)에 포함된 제1 타입 발광 소자(ED_R)로부터 방출되어 상부로 진행하는 제1 색의 광(Lr)은 표시 장치(1)의 상면을 통해 외부로 출사할 수 있다.
제2 색의 광 방출을 담당하는 제2 후면 발광 화소(PXa_2) 및 제2 전면 발광 화소(PXb_2)는 제2 타입 발광 소자(ED_G)를 포함할 수 있다. 구체적으로, 제2 후면 발광 화소(PXa_2)의 제2 후면 발광 영역(EMAa_2)에는 제2 타입 발광 소자(ED_G)가 배치되고, 제2 전면 발광 화소(PXb_2)의 제2 전면 발광 영역(EMAb_2)에는 제2 타입 발광 소자(ED_G)가 배치될 수 있다.
제2 색의 광 방출을 담당하는 제2 후면 발광 화소(PXa_2) 및 제2 전면 발광 화소(PXb_2)에 각각 제2 색의 광을 방출하는 제2 타입 발광 소자(ED_G)가 배치됨으로써, 파장 변환층 및/또는 컬러 필터층이 생략됨에도 불구하고 제2 후면 발광 화소(PXa_2) 및 제2 전면 발광 화소(PXb_2)는 제2 색의 광을 방출할 수 있다. 일 실시예에서, 제2 후면 발광 화소(PXa_2)에 포함된 제2 타입 발광 소자(ED_G)로부터 방출되어 하부 금속층(110)의 개구부(OP)로 진행하는 제2 색의 광(Lg)은 표시 장치(1)의 하면을 통해 외부로 출사할 수 있다. 또한, 제2 전면 발광 화소(PXb_2)에 포함된 제2 타입 발광 소자(ED_G)로부터 방출되어 상부로 진행하는 제2 색의 광(Lg)은 표시 장치(1)의 상면을 통해 외부로 출사할 수 있다.
제3 색의 광 방출을 담당하는 제3 후면 발광 화소(PXa_3) 및 제3 전면 발광 화소(PXb_3)는 제3 타입 발광 소자(ED_B)를 포함할 수 있다. 구체적으로, 제3 후면 발광 화소(PXa_3)의 제3 후면 발광 영역(EMAa_3)에는 제3 타입 발광 소자(ED_B)가 배치되고, 제3 전면 발광 화소(PXb_3)의 제3 전면 발광 영역(EMAb_3)에는 제3 타입 발광 소자(ED_B)가 배치될 수 있다.
제3 색의 광 방출을 담당하는 제3 후면 발광 화소(PXa_3) 및 제3 전면 발광 화소(PXb_3)에 각각 제3 색의 광을 방출하는 제3 타입 발광 소자(ED_B)가 배치됨으로써, 파장 변환층 및/또는 컬러 필터층이 생략됨에도 불구하고 제3 후면 발광 화소(PXa_3) 및 제3 전면 발광 화소(PXb_3)는 제3 색의 광을 방출할 수 있다. 일 실시예에서, 제3 후면 발광 화소(PXa_3)에 포함된 제3 타입 발광 소자(ED_B)로부터 방출되어 하부 금속층(110)의 개구부(OP)로 진행하는 제3 색의 광(Lb)은 표시 장치(1)의 하면을 통해 외부로 출사할 수 있다. 또한, 제3 전면 발광 화소(PXb_3)에 포함된 제3 타입 발광 소자(ED_B)로부터 방출되어 상부로 진행하는 제3 색의 광(Lb)은 표시 장치(1)의 상면을 통해 외부로 출사할 수 있다.
접촉 전극(700)은 전극층(200) 및 발광 소자(ED) 상에 배치될 수 있다. 접촉 전극(700)은 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다. 제1 접촉 전극(710) 및 제2 접촉 전극(720)은 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3) 및 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)마다 각각 배치될 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치되어 발광 소자(ED)의 일 단부 및 제1 전극(210)의 일부와 각각 접촉할 수 있다. 제1 접촉 전극(710)은 제1 전극(210)과 제1 발광 소자(ED1)의 일 단부를 전기적으로 연결할 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치되어 발광 소자(ED)의 타 단부 및 제2 전극(220)의 일부와 각각 접촉할 수 있다. 제2 접촉 전극(720)은 제2 전극(220)과 발광 소자(ED)의 타 단부를 전기적으로 연결할 수 있다.
제1 캡핑층(CAP1)은 접촉 전극(700) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 기판(SUB1)을 전면적으로 덮도록 배치될 수 있다. 제1 캡핑층(CAP1)의 하부에 배치된 전극층(200), 발광 소자(ED), 접촉 전극(700) 및 제1 뱅크(600)를 완전히 커버할 수 있다. 제1 캡핑층(CAP1)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 제1 캡핑층(CAP1)은 수분/산소 또는 먼저 입자와 같은 이물질로부터 제1 캡핑층(CAP1)의 하부에 배치된 부재를 보호하는 역할을 할 수 있다.
반사층(810)은 제1 캡핑층(CAP1) 상에 배치될 수 있다. 반사층(810)은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 각각에 배치되되, 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3) 및 비발광 영역(NEM)에는 배치되지 않을 수 있다. 즉, 반사층(810)은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)과 중첩하되, 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3) 및 비발광 영역(NEM)과 비중첩할 수 있다.
반사층(810)은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)에서 발광 소자(ED)로부터 방출되어 상부로 진행하는 광을 하부 방향으로 반사시키는 역할을 할 수 있다. 반사층(810)이 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)에 배치되어 발광 소자(ED)를 상부에서 커버하도록 배치됨으로써, 반사층(810)은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)에서 표시 장치(1)의 후면으로 광이 방출하도록 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 각각에 배치된 발광 소자(ED)로부터 방출되어 상부로 진행하는 광을 하부 방향으로 반사시키는 역할을 할 수 있다.
제1 평탄화층(OC1)은 반사층(810)이 배치된 제1 캡핑층(CAP1) 상에 배치될 수 있다. 제1 평탄화층(OC1)은 하부에 배치된 패턴의 형상이나 유무에 무관하게 대체로 평탄한 표면을 가질 수 있다. 즉, 제1 평탄화층(OC1)은 반사층(810) 및 제1 캡핑층(CAP1)의 상부를 평탄화하는 역할을 할 수 있다.
제1 평탄화층(OC1)은 유기 물질을 포함할 수 있다. 예를 들어, 제1 평탄화층(OC1)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
도 4는 도 2의 표시 장치에 포함된 하부 금속층 및 반사층의 상대적인 배치를 나타낸 평면 배치도이다. 도 5는 도 2의 표시 장치에 포함된 발광 소자층의 개략적인 평면 배치도이다.
도 3 내지 도 5를 참조하면, 후면 발광 영역(EMAa)은 복수의 발광 소자(ED)가 정렬되는 제1 정렬 영역(CAa)을 포함하고, 전면 발광 영역(EMAb)은 복수의 발광 소자(ED)가 정렬되는 제2 정렬 영역(CAb)을 포함할 수 있다. 제1 정렬 영역(CAa)은 후면 발광 영역(EMAa) 내에서 복수의 발광 소자(ED)가 집중적으로 정렬되는 영역일 수 있다. 제1 정렬 영역(CAa)은 제1 전극(210), 제2 전극(220) 및 발광 소자(ED)에 의해 정의되는 가상의 영역일 수 있다. 마찬가지로, 제2 정렬 영역(CAb)은 전면 발광 영역(EMAb) 내에서 복수의 발광 소자(ED)가 집중적으로 정렬되는 영역일 수 있다. 제2 정렬 영역(CAb)은 제1 전극(210), 제2 전극(220) 및 발광 소자(ED)에 의해 정의되는 가상의 영역일 수 있다.
제1 정렬 영역(CAa) 제1 후면 발광 영역(EMAa_1)에 포함된 제1 서브 정렬 영역(CAa_1), 제2 후면 발광 영역(EMAa_2)에 포함된 제2 서브 정렬 영역(CAa_2) 및 제3 후면 발광 영역(EMAa_3)에 포함된 제3 서브 정렬 영역(CAa_3)을 포함할 수 있다.
제2 정렬 영역(CAb) 제1 전면 발광 영역(EMAb_1)에 포함된 제4 서브 정렬 영역(CAb_1), 제2 전면 발광 영역(EMAb_2)에 포함된 제5 서브 정렬 영역(CAb_2) 및 제3 전면 발광 영역(EMAb_3)에 포함된 제6 서브 정렬 영역(CAb_3)을 포함할 수 있다.
제1 후면 발광 영역(EMAa_1)에 배치된 복수의 제1 타입 발광 소자(ED_R)는 제1 서브 정렬 영역(CAa_1)에 집중적으로 배치되고, 제1 전면 발광 영역(EMAb_1)에 배치된 복수의 제1 타입 발광 소자(ED_R)는 제4 서브 정렬 영역(CAb_1)에 집중적으로 배치될 수 있다. 상기 제1 서브 정렬 영역(CAa_1) 및 제4 서브 정렬 영역(CAb_1)에 배치된 복수의 제1 타입 발광 소자(ED_R)는 제1 서브 정렬 영역(CAa_1) 및 제4 서브 정렬 영역(CAb_1)에서 제2 방향(DR2)을 따라 서로 이격되어 배치될 수 있다. 제1 서브 정렬 영역(CAa_1) 및 제4 서브 정렬 영역(CAb_1)에 배치되는 복수의 제1 타입 발광 소자(ED_R)는 제1 서브 정렬 영역(CAa_1) 및 제4 서브 정렬 영역(CAb_1) 전 영역에 걸쳐 하나의 열로 정렬될 수 있으며, 제2 방향(DR2)으로 인접 배치된 제1 타입 발광 소자(ED_R)의 이격 거리는 랜덤할 수 있다.
제2 후면 발광 영역(EMAa_2)에 배치된 복수의 제2 타입 발광 소자(ED_G)는 제2 서브 정렬 영역(CAa_2)에 집중적으로 배치되고, 제2 전면 발광 영역(EMAb_2)에 배치된 복수의 제2 타입 발광 소자(ED_G)는 제5 서브 정렬 영역(CAb_2)에 집중적으로 배치될 수 있다. 상기 제2 서브 정렬 영역(CAa_2) 및 제5 서브 정렬 영역(CAb_2)에 배치된 복수의 제2 타입 발광 소자(ED_G)는 제2 서브 정렬 영역(CAa_2) 및 제5 서브 정렬 영역(CAb_2)에서 제2 방향(DR2)을 따라 서로 이격되어 배치될 수 있다. 제2 서브 정렬 영역(CAa_2) 및 제5 서브 정렬 영역(CAb_2)에 배치되는 복수의 제2 타입 발광 소자(ED_G)는 제2 서브 정렬 영역(CAa_2) 및 제5 서브 정렬 영역(CAb_2) 전 영역에 걸쳐 하나의 열로 정렬될 수 있으며, 제2 방향(DR2)으로 인접 배치된 제2 타입 발광 소자(ED_G)의 이격 거리는 랜덤할 수 있다.
제3 후면 발광 영역(EMAa_3)에 배치된 복수의 제3 타입 발광 소자(ED_B)는 제3 서브 정렬 영역(CAa_3)에 집중적으로 배치되고, 제3 전면 발광 영역(EMAb_3)에 배치된 복수의 제3 타입 발광 소자(ED_B)는 제6 서브 정렬 영역(CAb_3)에 집중적으로 배치될 수 있다. 상기 제3 서브 정렬 영역(CAa_3) 및 제6 서브 정렬 영역(CAb_3)에 배치된 복수의 제3 타입 발광 소자(ED_B)는 제3 서브 정렬 영역(CAa_3) 및 제6 서브 정렬 영역(CAb_3)에서 제2 방향(DR2)을 따라 서로 이격되어 배치될 수 있다. 제3 서브 정렬 영역(CAa_3) 및 제6 서브 정렬 영역(CAb_3)에 배치되는 복수의 제3 타입 발광 소자(ED_B)는 제3 서브 정렬 영역(CAa_3) 및 제6 서브 정렬 영역(CAb_3) 전 영역에 걸쳐 하나의 열로 정렬될 수 있으며, 제2 방향(DR2)으로 인접 배치된 제3 타입 발광 소자(ED_B)의 이격 거리는 랜덤할 수 있다.
한편, 하부 금속층(110)의 개구부(OP)는 후면 발광 영역(EMAa)에 배치된 발광 소자(ED)로부터 방출된 광이 표시 장치(1)의 후면으로 출사되는 통로이고, 반사층(810)은 발광 소자(ED)로부터 방출되어 상부로 진행하는 광을 하부로 반사시킬 수 있다. 따라서, 하부 금속층(110)의 개구부(OP)의 평면 배치 및 반사층(810)의 평면 배치에 따라 표시 장치(1)의 전면 및 후면 출광 효율이 개선될 수 있다.
일 실시예에서, 하부 금속층(110)에 의해 정의되는 개구부(OP)는 후면 발광 영역(EMAa)과 제3 방향(DR3)으로 중첩할 수 있다. 구체적으로, 상기 개구부(OP)는 후면 발광 영역(EMAa)의 제1 정렬 영역(CAa)과 제3 방향(DR3)으로 중첩할 수 있다. 예를 들어, 제1 후면 발광 화소(PXa_1)에 배치된 개구부(OP)는 제1 후면 발광 영역(EMAa_1)의 제1 서브 정렬 영역(CAa_1)과 제3 방향(DR3)으로 중첩하고, 제2 후면 발광 화소(PXa_2)에 배치된 개구부(OP)는 제2 후면 발광 영역(EMAa_2)의 제2 서브 정렬 영역(CAa_2)과 제3 방향(DR3)으로 중첩하며, 제3 후면 발광 화소(PXa_3)에 배치된 개구부(OP)는 제3 후면 발광 영역(EMAa_3)의 제3 서브 정렬 영역(CAa_3)과 제3 방향(DR3)으로 중첩할 수 있다.
하부 금속층(110)은 상기 개구부(OP)를 제외한 제1 기판(SUB1) 일면 상에 전면적으로 배치될 수 있다. 따라서, 하부 금속층(110)은 제1 내지 제3 서브 정렬 영역(CAa_1, CAa_2, CAa_3)을 제외한 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)의 일부 영역, 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3) 및 비발광 영역(NEM)에 전면적으로 배치될 수 있다.
복수의 발광 소자(ED)가 집중적으로 배치되는 제1 정렬 영역(CAa)과 개구부(OP)가 중첩됨으로써, 후면 발광 영역(EMAa)에 배치된 발광 소자(ED)로부터 방출된 광을 대체로 하부에 배치된 개구부(OP)를 향해 진행할 수 있다. 따라서, 후면 발광 영역(EMAa)에 배치된 발광 소자층(EML)의 발광 소자(ED)로부터 방출되어 개구부(OP)를 통해 표시 장치(1)의 후면으로 출사하는 광의 효율이 향상될 수 있다. 도한, 상기 개구부(OP)의 폭이 제1 정렬 영역(CAa)의 폭과 대체로 유사함으로써, 이웃하여 배치된 전면 발광 영역(EMAb)의 후면으로 광이 출사하는 것을 방지할 수 있다.
개구부(OP)은 평면 형상은 제1 정렬 영역(CAa)의 평면 형상과 유사할 수 있다. 구체적으로, 제1 정렬 영역(CAa)이 제2 방향(DR2)을 따라 연장된 스트라이프(stripe) 형상을 가지는 경우, 개구부(OP)의 평면 형상도 제2 방향(DR2)을 따라 연장된 스트라이프 형상을 가질 수 있다.
반사층(810)은 후면 발광 화소(PXa)에 배치되고, 전면 발광 화소(PXb)에는 배치되지 않을 수 있다. 반사층(810)은 후면 발광 화소(PXa)의 후면 발광 영역(EMAa)에 배치될 수 있다. 반사층(810)은 적어도 제1 정렬 영역(CAa)을 커버하도록 배치될 수 있다.
반사층(810)은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)과 각각 대응하여 제3 방향(DR3)으로 중첩 배치될 수 있다. 반사층(810)은 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3) 각각에 배치되어 적어도 제1 내지 제3 서브 정렬 영역(CAa_1, CAa_2, CAa_3)을 커버하도록 배치될 수 있다.
이하, 도 5를 참조하여 발광 소자층(EML)에 포함된 전극층(200), 접촉 전극(700), 발광 소자(ED) 및 제1 뱅크(600) 사이의 평면 배치에 대하여 설명하기로 한다.
한편, 제1 후면 발광 화소(PXa_1)에 배치되는 발광 소자층(EML)의 구조는 제1 전면 발광 화소(PXb_1)에 동일하게 적용될 수 있다. 또한, 제1 후면 발광 화소(PXa_1)에 배치되는 발광 소자층(EML)의 구조는 배치되는 발광 소자(ED)의 타입을 제외하고 제2 후면 발광 화소(PXa_2), 제3 후면 발광 화소(PXa_3), 제2 전면 발광 화소(PXb_2), 제3 전면 발광 화소(PXb_3)에도 동일하게 적용될 수 있다. 따라서, 제1 전면 발광 화소(PXb_1), 제2 후면 발광 화소(PXa_2), 제3 후면 발광 화소(PXa_3), 제2 전면 발광 화소(PXb_2), 제3 전면 발광 화소(PXb_3)에 배치되는 발광 소자층(EML)의 구조에 대한 설명은 제1 후면 발광 화소(PXa_1)에 배치되는 발광 소자층(EML)의 설명으로 대체한다.
제1 후면 발광 화소(PXa_1)는 비발광 영역(NEM)에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 제1 후면 발광 화소(PXa_1) 내에서 제1 후면 발광 영역(EMAa_1)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하여 배치된 제1 후면 발광 화소(PXa_1)의 제1 후면 발광 영역(EMAa_1) 사이에 배치될 수 있다. 서브 영역(SA)은 후술하는 컨택부(CT1, CT2)를 통해 전극층(200)과 접촉 전극(700)이 전기적으로 연결되는 영역을 포함할 수 있다.
서브 영역(SA)은 분리부(ROP)를 포함할 수 있다. 서브 영역(SA)의 분리부(ROP)는 제2 방향(DR2)을 따라 서로 이웃하는 각 제1 후면 발광 화소(PXa_1)에 포함되는 전극층(200)이 포함하는 제1 전극(210) 및 제2 전극(220)이 각각 서로 분리되는 영역일 수 있다.
전극층(200)은 일 방향으로 연장된 형상을 가지며, 제1 후면 발광 영역(EMAa_1)과 서브 영역(SA)을 가로지르도록 배치될 수 있다. 전극층(200)은 발광 소자(ED)(또는 제1 타입 발광 소자(ED_R))를 발광시키기 위해 회로 소자층(CCL)으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 또한, 전극층(200)은 복수의 발광 소자(ED)의 정렬 공정에서 이용되는 전계를 생성하는 데에 활용될 수도 있다.
제1 전극(210)은 평면상 제1 후면 발광 영역(EMAa_1)의 좌측에 배치될 수 있다. 제1 전극(210)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 전극(210)은 제1 후면 발광 영역(EMAa_1) 및 서브 영역(SA)을 가로지르도록 배치될 수 있다. 제1 전극(210)은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 제1 후면 발광 화소(PXa_1)의 제1 전극(210)과 서로 분리될 수 있다.
제2 전극(220)은 제1 전극(210)과 제1 방향(DR1)으로 이격될 수 있다. 제2 전극(220)은 평면상 제1 후면 발광 영역(EMAa_1)의 우측에 배치될 수 있다. 제2 전극(220)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 전극(220)은 제1 후면 발광 영역(EMAa_1) 및 서브 영역(SA)을 가로지르도록 배치될 수 있다. 제2 전극(220)은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 제1 후면 발광 화소(PXa_1)의 제2 전극(220)과 서로 분리될 수 있다.
복수의 발광 소자(ED)는 제1 후면 발광 영역(EMAa_1)에 배치될 수 있다. 복수의 발광 소자(ED)는 서브 영역(SA)에는 배치되지 않을 수 있다. 복수의 발광 소자(ED)는 제1 전극(210)과 제2 전극(220) 사이의 영역을 포함하는 제1 서브 정렬 영역(CAa_1)에 배치될 수 있다.
발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있으며, 발광 소자(ED)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 발광 소자(ED)의 일 단부가 제1 전극(210) 상에 놓이고, 발광 소자(ED)의 타 단부가 제2 전극(220) 상에 놓이도록 배치될 수 있다.
각 발광 소자(ED)의 길이(즉, 도면에서 발광 소자(ED)의 제1 방향(DR1)으로의 길이)는 제1 방향(DR1)으로 이격된 제1 전극(210)과 제2 전극(220) 사이의 최단 간격보다 클 수 있다. 제1 전극(210)과 제2 전극(220) 사이의 제1 방향(DR1)으로의 간격이 각 발광 소자(ED)의 길이보다 작게 형성됨으로써, 복수의 발광 소자(ED)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다.
제1 접촉 전극(710)은 제1 후면 발광 영역(EMAa_1)에서 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 상에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 컨택부(CT1)를 통해 제1 전극(210)과 접촉하고, 제1 후면 발광 영역(EMAa_1)에서 복수의 발광 소자(ED)의 일 단부들과 접촉할 수 있다. 즉, 제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉하여 이들을 전기적으로 연결할 수 있다.
제2 접촉 전극(720)은 제1 후면 발광 영역(EMAa_1)에서 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제1 접촉 전극(710)과 제1 방향(DR1)으로 이격될 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 상에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 서브 영역(SA)에서 제2 컨택부(CT2)를 통해 제2 전극(220)과 접촉하고, 제1 후면 발광 영역(EMAa_1)에서 복수의 발광 소자(ED)의 타 단부들과 접촉할 수 있다. 즉, 제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉하여 이들을 전기적으로 연결할 수 있다.
도 6은 도 5의 II-II'선을 따라 자른 단면도이다.
도 6을 참조하면, 회로 소자층(CCL)는 하부 금속층(110), 반도체층(120), 제1 도전층(130), 제2 도전층(140), 제3 도전층(150) 및 복수의 절연막을 포함할 수 있다.
하부 금속층(110)은 제1 기판(SUB1)의 일면 상에 배치될 수 있다. 하부 금속층(110)은 제1 서브 정렬 영역(CAa_1)과 제3 방향(DR3)으로 중첩하는 개구부(OP)를 포함할 수 있다. 하부 금속층(110)은 상기 개구부(OP)를 제외한 제1 기판(SUB)의 일면 상에 전면적으로 배치될 수 있다.
일 실시예에서, 하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질 또는 차광 물질로 형성될 수 있다. 하부 금속층(110)이 광을 차단하는 재료를 포함함으로써, 발광 소자층(EML)으로부터 방출되어 하부로 진행하는 광 중 일부의 광은 하부 금속층(110)이 포함하는 개구부(OP)로 진행하여 표시 장치(1)의 후면으로 출사되고, 다른 일부의 광은 하부 금속층(110)의 상면으로 진행하여 하부 금속층(110)에 의해 차단되어 표시 장치(1)의 후면으로 출사되지 않을 수 있다. 하부 금속층(110)은 후면 발광 영역(EMAa)에서는 표시 장치(1)의 후면을 통해 광이 출사되고, 전면 발광 영역(EMAb)에서는 표시 장치(1)의 후면을 통해 광이 출사되지 않도록 출사되는 광의 방향을 제어하는 역할을 할 수 있다.
버퍼층(161)은 하부 금속층(110) 상에 배치되어 하부 금속층(110)이 배치된 제1 기판(SUB1)을 전면적으로 덮을 수 있다.
반도체층(120)은 버퍼층(161) 상에 배치된다. 반도체층(120)은 제1 트랜지스터(T1)의 제1 액티브 패턴(ACT1)을 포함할 수 있다.
반도체층(120)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(162)은 반도체층(120) 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층(130)은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층(130)은 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)을 포함할 수 있다. 제1 게이트 전극(GE1)은 제1 액티브 패턴(ACT1)의 채널 영역과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연막(163)은 제1 도전층(130) 상에 배치될 수 있다. 제1 층간 절연막(163)은 제1 게이트 전극(GE1)을 덮도록 배치될 수 있다. 제1 층간 절연막(163)은 제1 도전층(130)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제1 도전층(130)을 보호할 수 있다.
제2 도전층(140)은 제1 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층(140)은 제1 트랜지스터(T1)의 소스 전극(SD1), 제1 트랜지스터(T1)의 드레인 전극(SD2)을 포함할 수 있다.
제1 트랜지스터(T1)의 소스 전극(SD1) 및 제1 트랜지스터(T1)의 드레인 전극(SD2)은 각각 제1 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브 패턴(ACT1)의 양 단부 영역과 전기적으로 연결될 수 있다.
제2 층간 절연막(164)는 제2 도전층(140) 상에 배치될 수 있다. 제2 층간 절연막(164)은 제1 트랜지스터(T1)의 소스 전극(SD1) 및 제1 트랜지스터(T1)의 드레인 전극(SD2)을 덮도록 배치될 수 있다. 제2 층간 절연막(164)은 제2 도전층(140)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층(140)을 보호할 수 있다.
제3 도전층(150)은 제2 층간 절연막(164) 상에 배치될 수 있다. 제3 도전층(150)은 제1 전압 라인(VL1), 제2 전압 라인(VL2) 및 도전 패턴(CDP)을 포함할 수 있다.
제1 전압 라인(VL1)은 제1 트랜지스터(T1)의 드레인 전극(SD2)의 적어도 일부와 제3 방향(DR3)으로 중첩될 수 있다. 제1 전압 라인(VL1)에는 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가될 수 있다.
제2 전압 라인(VL2)은 후술하는 비아층(166) 및 패시베이션층(165)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 즉, 제1 전압 라인(VL1)에는 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
도전 패턴(CDP)은 제1 트랜지스터(T1)의 소스 전극(SD1)과 전기적으로 연결될 수 있다. 도전 패턴(CDP)은 제2 층간 절연막(164)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 소스 전극(SD1)과 전기적으로 연결될 수 있다. 또한, 도전 패턴(CDP)은 후술하는 비아층(166) 및 패시베이션층(165)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다.
패시베이션층(165)은 제3 도전층(150) 상에 배치될 수 있다. 패시베이션층(165)은 제3 도전층(150)을 덮도록 배치될 수 있다. 패시베이션층(165)은 제3 도전층(150)을 보호하는 역할을 할 수 있다.
비아층(166)은 패시베이션층(165) 상에 배치될 수 있다. 비아층(166)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 비아층(166)은 표면 평탄화하는 기능을 수행할 수 있다. 따라서, 발광 소자층이 배치되는 비아층(166)의 상면(또는 표면)은 하부에 배치된 패턴의 형상이나 유무에 무관하게 대체로 평탄한 표면을 가질 수 있다.
상술한 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 각각 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 상술한 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 상술한 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
발광 소자층(EML)은 제2 뱅크(400), 제1 절연층(510), 제2 절연층(520)을 더 포함할 수 있다.
제2 뱅크(400)는 제1 후면 발광 영역(EMAa_1)에서 비아층(166) 상에 배치될 수 있다. 제2 뱅크(400)는 비아층(166)의 일면에 직접 배치될 수 있다. 제2 뱅크(400)는 비아층(166)의 일면을 기준으로 적어도 일부가 상부(예컨대, 제3 방향(DR3) 일측)로 돌출된 구조를 가질 수 있다. 제2 뱅크(400)의 돌출된 부분은 경사진 측면을 가질 수 있다. 제2 뱅크(400)는 경사진 측면을 포함하여 발광 소자(ED)에서 방출되어 제2 뱅크(400)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다.
제2 뱅크(400)는 서로 이격된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 서로 이격된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 발광 소자(ED)가 배치되는 공간을 제공함과 동시에 발광 소자(ED)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할을 보조할 수 있다.
도면에서는 제2 뱅크(400)의 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제2 뱅크(400)의 측면(또는 외면)은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 제2 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
전극층(200)은 제2 뱅크(400) 및 제2 뱅크(400)가 노출하는 비아층(166) 상에 배치될 수 있다. 제1 후면 발광 영역(EMAa_1)에서 전극층(200)은 제2 뱅크(400) 상에 배치되고, 비발광 영역(NEM)에서 전극층(200)은 제2 뱅크(400)가 노출하는 비아층(166) 상에 배치될 수 있다.
제1 후면 발광 영역(EMAa_1)에서 제1 전극(210)은 제1 서브 뱅크(410) 상에 배치되고, 제2 전극(220)은 제2 서브 뱅크(420) 상에 배치될 수 있다. 제1 전극(210)은 제1 서브 뱅크(410)로부터 외측으로 연장되어 제1 서브 뱅크(410)가 노출하는 비아층(166) 상에도 배치될 수 있다. 마찬가지로, 제2 전극(220)은 제2 서브 뱅크(420)로부터 외측으로 연장되어 제2 서브 뱅크(420)가 노출하는 비아층(166) 상에도 배치될 수 있다. 제1 전극(210)과 제2 전극(220)은 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 이격 영역에서 서로 이격 대향할 수 있다. 비아층(166)은 상기 제1 전극(210)과 제2 전극(220)이 서로 이격 대향하는 영역에서 노출될 수 있다.
제1 전극(210)은 서브 영역(SA)에서 분리부(ROP)를 사이에 두고 제2 방향(DR2)으로 인접한 제1 후면 발광 화소(PXa_1)의 제1 전극(210)과 이격될 수 있다. 마찬가지로, 제2 전극(220)은 서브 영역(SA)에서 분리부(ROP)를 사이에 두고 제2 방향(DR2)으로 인접한 제1 후면 발광 화소(PXa_1)의 제2 전극(220)과 이격될 수 있다. 따라서, 서브 영역(SA)의 분리부(ROP)에서 제1 전극(210)과 제2 전극(220)은 비아층(166)을 노출할 수 있다.
제1 전극(210)은 비아층(166) 및 패시베이션층(165)을 관통하는 제1 전극 컨택홀(CTD)을 통해 회로 소자층의 도전 패턴(CDP)과 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(210)은 제1 전극 컨택홀(CTD)이 노출하는 도전 패턴(CDP)의 상면과 접촉할 수 있다. 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압은 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달될 수 있다.
제2 전극(220)은 비아층(166) 및 패시베이션층(165)을 관통하는 제2 전극 컨택홀(CTS)을 통해 회로 소자층의 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 구체적으로, 제2 전극(220)은 제2 전극 컨택홀(CTS)이 노출하는 제2 전압 라인(VL2)의 상면과 접촉할 수 있다. 제2 전압 라인(VL2)으로부터 인가되는 제2 전원 전압은 제2 전극(220)으로 전달될 수 있다.
전극층(200)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극층(200)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금을 포함할 수 있다. 전극층(200)은 발광 소자(ED)에서 방출되어 제2 뱅크(400)의 측면으로 진행하는 광을 반사시킬 수 있다.
다만, 이에 제한되지 않고 전극층(200)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 전극층(200)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 전극층(200)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 전극층(200)은 ITO/Ag/ITO, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(510)은 전극층(200)이 형성된 비아층(166) 상에 배치될 수 있다. 제1 절연층(510)은 전극층(200)을 보호함과 동시에 제1 전극(210)과 제2 전극(220)을 상호 절연시킬 수 있다.
제1 절연층(510)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 제1 절연층(510)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlxOy), 질화 알루미늄(AlN) 등과 같은 무기 절연 물질 중 적어도 어느 하나를 포함할 수 있다. 무기 물질로 이루어진 제1 절연층(510)은 하부에 배치된 전극층(200)의 패턴 형상을 반영한 표면 형상을 가질 수 있다. 즉, 제1 절연층(510)은 제1 절연층(510)의 하부에 배치되는 전극층(200)의 형상에 의해 단차 구조를 가질 수 있다.
제1 절연층(510)은 서브 영역(SA)에서 제1 전극(210)의 상면의 일부를 노출하는 제1 컨택부(CT1) 및 제2 전극(220)의 상면의 일부를 노출하는 제2 컨택부(CT2)를 포함할 수 있다. 제1 전극(210)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제1 컨택부(CT1)를 통해 후술하는 제1 접촉 전극(710)과 전기적으로 연결되고, 제2 전극(220)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제2 컨택부(CT2)를 통해 후술하는 제2 접촉 전극(720)과 전기적으로 연결될 수 있다.
제1 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제1 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다.
제1 뱅크(600)는 제1 후면 발광 영역(EMAa_1)과 서브 영역(SA)을 구분할 수 있다. 또한, 제1 뱅크(600)는 제2 뱅크(400)보다 더 큰 높이를 갖도록 형성되어, 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고 제1 후면 발광 영역(EMAa_1) 내에 분사되도록 할 수 있다.
복수의 발광 소자(ED)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 복수의 발광 소자(ED)는 제1 절연층(510) 상에서 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되되, 발광 소자(ED)의 양 단부는 덮지 않도록 배치될 수 있다. 따라서, 제2 절연층(520)의 제1 방향(DR1)의 폭은 발광 소자(ED)의 연장 방향인 제1 방향(DR1)의 길이보다 작을 수 있다. 제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 제1 후면 발광 화소(PXa_1) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(520)은 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 보호함과 동시에 발광 소자(ED)를 고정시키는 역할을 할 수 있다.
접촉 전극(700)은 제2 절연층(520) 상에 배치될 수 있다. 접촉 전극(700)은 서로 이격된 복수의 접촉 전극들을 포함할 수 있다. 예를 들어, 접촉 전극(700)은 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 및 제2 절연층(520) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 절연층(520)의 상면을 노출하도록 배치될 수 있다.
제1 접촉 전극(710)은 제1 후면 발광 영역(EMAa_1)에서 제2 절연층(520)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 또한, 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제1 컨택부(CT1)에 의해 노출된 제1 전극(210)과 접촉할 수 있다. 제1 접촉 전극(710)이 발광 소자(ED)의 일 단부 및 제1 전극(210)과 각각 접촉함으로써, 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부와 제1 전극(210)을 전기적으로 연결하는 역할을 할 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 및 제2 절연층(520) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 절연층(520)의 상면을 노출하도록 배치될 수 있다. 제2 접촉 전극(720)은 제2 절연층(520)을 사이에 두고 제1 접촉 전극(710)과 이격될 수 있다.
제2 접촉 전극(720)은 제1 후면 발광 영역(EMAa_1)에서 제2 절연층(520)이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 또한, 제2 접촉 전극(720)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제2 컨택부(CT2)에 의해 노출된 제2 전극(220)과 접촉할 수 있다. 제2 접촉 전극(720)이 발광 소자(ED)의 타 단부 및 제2 전극(220)과 각각 접촉함으로써, 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부와 제2 전극(220)을 전기적으로 연결하는 역할을 할 수 있다.
접촉 전극(700)은 전도성 물질을 포함할 수 있다. 예를 들어, 접촉 전극(700)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(700)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(700)을 투과하여 제1 전극(210) 및 제2 전극(220)을 향해 진행할 수 있으며, 제1 전극(210) 및 제2 전극(220)의 외면에서 반사될 수 있다.
제1 캡핑층(810)은 접촉 전극(700) 상에 배치될 수 있다. 제1 캡핑층(810)은 제1 기판(SUB1)을 전면적으로 덮도록 배치되어, 하부에 배치된 제2 뱅크(400), 전극층(200), 복수의 발광 소자(ED), 접촉 전극(700) 및 제1 뱅크(600)를 보호할 수 있다.
또한, 제1 캡핑층(810)은 제1 접촉 전극(710)과 제2 접촉 전극(720)이 동일한 층에 형성되는 예시적인 실시예에서, 반사층(810)에 의해 제1 접촉 전극(710)과 제2 접촉 전극(720)이 서로 전기적으로 연결되는 것을 방지하는 역할을 할 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)이 동일한 층에 형성되는 경우, 제1 접촉 전극(710)과 제2 접촉 전극(720) 상에 절연 물질을 포함하는 제1 캡핑층(810)을 형성한 후 반사층(810)을 배치함으로써, 제1 후면 발광 화소(PXa_1)에 포함된 제1 접촉 전극(710)과 제2 접촉 전극(720)은 상호 전기적으로 절연될 수 있다.
반사층(810)은 제1 캡핑층(810) 상에 배치될 수 있다. 반사층(810)은 제1 후면 발광 영역(EMAa_1)과 제3 방향(DR3)으로 중첩될 수 있다. 반사층(810)은 상부에서 복수의 발광 소자(ED)를 커버할 수 있다. 이에 따라, 제1 후면 발광 영역(EMAa_1)에 배치된 발광 소자(ED)로부터 방출된 광은 표시 장치(1)의 전면으로 출사하지 않을 수 있다.
반사층(810)은 반사 물질을 포함할 수 있다. 반사층(810)은 예를 들어, 알루미늄(Al), 니켈(Ni), 란타늄(La), 은(Ag) 또는 이들의 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 금속을 포함하는 재질로 형성할 수 있으나, 이에 제한되는 것은 아니다.
제1 평탄화층(OC1)은 제1 캡핑층(810) 상에 배치될 수 있다. 제1 평탄화층(OC1)은 제1 캡핑층(810)의 상부를 평탄화하는 역할을 할 수 있다.
도 7은 도 5의 III-III'선을 따라 자른 일 예를 나타낸 단면도이다.
도 7에는 제1 후면 발광 화소(PXa_1) 및 제1 전면 발광 화소(PXb_1)을 단면 구조를 도시하고 있다.
제1 후면 발광 화소(PXa_1) 및 제1 전면 발광 화소(PXb_1)는 각각 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함할 수 있다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 각각 회로 소자층(CCL)은 반도체층(120) 및 제2 내지 제3 도전층(130, 140, 150)으로 구성될 수 있다.
구체적으로, 제1 트랜지스터(T1)는 제1 액티브 패턴(ACT1), 제1 게이트 전극(GE1), 소스 전극(SD1) 및 드레인 전극(SD2)을 포함할 수 있다. 상기 제1 액티브 패턴(ACT1)은 반도체층(120)으로 구성되고, 제1 게이트 전극(GE1)은 제1 도전층(130)으로 구성되며, 소스 전극(SD1) 및 드레인 전극(SD2)은 제2 도전층(140)으로 구성될 수 있다. 이와 유사하게 제2 트랜지스터(T2)는 제2 액티브 패턴(ACT2), 제2 게이트 전극(GE2), 소스 전극(SD3) 및 드레인 전극(SD4)을 포함할 수 있다. 상기 제2 액티브 패턴(ACT2)은 반도체층(120)으로 구성되고, 제2 게이트 전극(GE2)은 제1 도전층(130)으로 구성되며, 소스 전극(SD3) 및 드레인 전극(SD4)은 제2 도전층(140)으로 구성될 수 있다.
한편, 회로 소자층(CCL)이 포함하는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 복수의 전원 라인(VL1, VL2)은 제1 내지 제3 도전층(130, 140, 150) 중 적어도 하나도 구성될 수 있다. 한편, 제1 내지 제3 도전층(130, 140, 150)이 하부 금속층(110)이 포함하는 개구부(OP)와 적어도 일부 중첩되는 경우, 상기 개구부(OP)를 통해 제1 내지 제3 도전층(130, 140, 150) 중 일부가 시인될 수 있다. 따라서, 제1 서브 정렬 영역(CAa_1) 및 하부 금속층(110)이 정의하는 개구부(OP)는 회로 소자층(CCL)이 포함하는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 복수의 전원 라인(VL1, VL2)과 제3 방향(DR3)으로 비중첩할 수 있다. 즉, 하부 금속층(110)은 하부에서 제1 내지 제3 도전층(130, 140, 150)을 완전히 커버하도록 배치될 수 있다.
반사층(810)은 제1 후면 발광 화소(PXa_1)에 배치되되, 제1 전면 발광 화소(PXb_1)에는 배치되지 않을 수 있다. 이에 따라, 제1 후면 발광 화소(PXa_1)에 배치된 발광 소자(ED)로부터 방출된 광은 반사층(810)에 의해 표시 장치(1)의 전면으로 출사되지 않고, 제1 전면 발광 화소(PXb_1)에 배치된 발광 소자(ED)로부터 방출된 광은 표시 장치(1)의 전면으로 출사될 수 있다.
본 실시예에 따른 표시 장치(1)에 의하면 하나의 표시 장치(1)에 의해 전면 및 후면으로 발광할 수 있는 양면 표시 장치(1)를 제공할 수 있다.
도 8은 일 실시예에 따른 표시 장치의 발광 소자층으로부터 방출된 광의 경로를 설명하기 위한 단면도이다.
도 8을 참조하면, 발광 소자(ED)로부터 방출된 광의 진행 방향을 랜덤할 수 있다. 예를 들어, 발광 소자(ED)로부터 방출된 광은 표시 장치(1)의 단면 상 상부 방향, 하부 방향 및 측면 방향으로 진행될 수 있다.
제1 후면 발광 영역(EMAa_1)에 배치된 발광 소자(ED)로부터 방출된 광 중 하부 방향으로 진행하는 광(L1a)은 제1 전극(210)과 제2 전극(220) 사이의 이격 영역 통과하여 하부로 진행할 수 있다. 상술한 바와 같이, 제1 서브 정렬 영역(CAa_1)과 회로 소자층(CCL)의 복수의 도전층은 비중첩하므로 발광 소자(ED)로부터 방출되어 하부로 진행하는 광(L1a)은 회로 소자층(CCL)의 복수의 절연막을 투과하여 하부 금속층(110)의 개구부(OP)로 진행할 수 있다. 상기 하부 금속층(110)의 개구부(OP)를 통과한 광(L1a)은 표시 장치(1)의 후면을 통해 출사할 수 있다.
제1 후면 발광 영역(EMAa_1)에 배치된 발광 소자(ED)로부터 방출된 광 중 상부 방향으로 진행하는 광(L2a)은 상부에 배치된 반사층(810)으로부터 반사되어 하부 방향으로 진행할 수 있다. 상기 반사층(810)에서 반사되어 하부 방향으로 진행하는 광(L3a)은 하부 금속층(110)의 개구부(OP)를 통과하여 표시 장치(1)의 후면을 통해 출사할 수 있다.
제1 전면 발광 영역(EMAb_1)에 배치된 발광 소자(ED)로부터 방출된 광 중 하부 방향으로 진행하는 광(L1b)은 제1 전극(210)과 제2 전극(220) 사이의 이격 영역 통과하여 하부로 진행할 수 있다. 발광 소자(ED)로부터 방출되어 하부로 진행하는 광(L1b)은 회로 소자층(CCL)의 복수의 절연막을 투과하여 하부 금속층(110)의 상면으로 입사할 수 있다. 따라서, 제1 전면 발광 영역(EMAb_1)에 배치된 발광 소자(ED)로부터 방출된 광 중 하부 방향으로 진행하는 광(L1b)은 상기 하부 금속층(110)에 의해 차단되어 표시 장치(1)의 후면을 통해 출사하지 못할 수 있다.
제1 전면 발광 영역(EMAb_1)에 배치된 발광 소자(ED)로부터 방출된 광 중 상부 방향으로 진행하는 광(L2b)은 표시 장치(1)의 전면을 통해 출사할 수 있다.
도 9는 도 5의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 9를 참조하면, 본 실시예에 따른 표시 장치(1)는 제1 후면 발광 화소(PXa_1)에 포함된 제1 및 제2 트랜지스터(T1, T2)는 제1 서브 정렬 영역(CAa_1)과 제3 방향(DR3)으로 비중첩하고, 제1 전면 발광 화소(PXb_1)에 포함된 제1 및 제2 트랜지스터(T1, T2) 중 적어도 하나는 제4 서브 정렬 영역(CAb_1)과 제3 방향(DR3)으로 중첩하도록 배치된 점이 도 7의 실시예와 차이점이다.
구체적으로, 회로 소자층(CCL)에 포함된 복수의 트랜지스터 및 복수의 라인들은 하부 금속층(110)의 개구부(OP)과 제3 방향(DR3)으로 비중첩할 수 있다. 다시 말해서, 제1 후면 발광 화소(PXa_1)에 포함된 제1 및 제2 트랜지스터(T1, T2)와 제1 전면 발광 화소(PXb_1)에 포함된 제1 및 제2 트랜지스터(T1, T2) 및 복수의 라인들은 하부 금속층(110)에 의해 커버될 수 있다.
복수의 트랜지스터 및/또는 복수의 라인을 구성하는 제1 내지 제3 도전층(130, 140, 150)이 하부 금속층(110)의 개구부(OP)과 제3 방향(DR3)으로 중첩하는 경우, 상기 개구부(OP)를 통해 표시 장치(1)의 후면으로 제1 내지 제3 도전층(130, 140, 150)의 일부가 시인될 수 있다. 따라서, 제1 내지 제3 도전층(130, 140, 150)이 하부 금속층(110)의 개구부(OP)를 통해 후면에서 시인되지 않도록 제1 후면 발광 영역(EMAa_1)에 배치되는 제1 및 제2 트랜지스터(T1, T2) 및 복수의 라인은 개구부(OP)와 제3 방향(DR3)으로 비중첩할 수 있다. 나아가, 제1 후면 발광 영역(EMAa_1)에 배치되는 제1 및 제2 트랜지스터(T1, T2) 및 복수의 라인이 개구부(OP)와 제3 방향(DR3)으로 비중첩하므로, 제1 후면 발광 영역(EMAa_1)에서 제1 내지 제3 도전층(130, 140, 150)은 제1 서브 정렬 영역(CAa_1)과 비중첩할 수 있다.
한편, 제1 전면 발광 영역(EMAb_1)에 배치되는 제1 및 제2 트랜지스터(T1, T2) 및 복수의 라인은 하부 금속층(110)에 의해 완전히 커버될 수 있다. 따라서, 제1 전면 발광 영역(EMAb_1)에 배치되는 제1 및 제2 트랜지스터(T1, T2) 및 복수의 라인 중 일부는 제4 서브 정렬 영역(CAb_1)과 중첩함에도 불구하고, 표시 장치(1)의 후면으로 상기 복수의 도전층이 시인되지 않을 수 있다.
본 실시예에 따른 표시 장치(1)에 의하면, 후면 발광 영역(EMAa)에 배치되는 복수의 트랜지스터 또는 복수의 라인은 제1 정렬 영역(CAa) 및/또는 개구부(OP)와 중첩하지 않도록 설계하되, 전면 발광 영역(EMAb)에 배치되는 복수의 트랜지스터 또는 복수의 라인은 제2 정렬 영역(CAb)의 위치과 관계없이 전면 발광 영역(EMAb) 내에서 설계될 수 있다. 따라서, 복수의 트랜지스터 및 복수의 라인의 설계가 용이하여 표시 장치(1)의 제조 공정 효율이 개선될 수 있다.
도 10은 일 실시예에 따른 발광 소자의 개략 사시도이다.
도 10을 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향인 일 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 일 방향으로 순차 적층된 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 소자 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
소자 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 소자 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 소자 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
소자 활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향으로의 양 단부면뿐만 아니라, 발광 소자의 외주면(또는 외면, 측면)으로도 방출될 수 있다. 즉, 소자 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(32) 상에 배치된 소자 전극층(37)을 더 포함할 수 있다. 소자 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 소자 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
소자 전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 접촉 전극(700)이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 소자 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 소자 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 소자 활성층(33) 및/또는 소자 전극층(37)의 외주면을 감싸는 소자 절연막(38)을 더 포함할 수 있다. 소자 절연막(38)은 적어도 소자 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 소자 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질들로 이루어져 소자 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 소자 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 11은 배면 정렬 영역 및 전면 정렬 영역에 배치된 발광 소자의 일 예를 나타낸 확대 단면도이다.
도 10 및 도 11을 참조하면, 발광 소자(ED)는 발광 소자(ED)의 연장 방향이 제1 기판(SUB1)의 일면에 평행하도록 배치될 수 있다. 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB1)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 예를 들어, 발광 소자(ED)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32)은 제1 기판(SUB1)의 상면과 평행하도록 순차 배치될 수 있다.
구체적으로, 발광 소자(ED)는 발광 소자(ED)의 양 단부를 가로지르는 단면상 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)이 기판(SUB)의 상면과 수평한 방향으로 순차적으로 형성될 수 있다.
발광 소자(ED)는 일 단부가 제1 전극(210) 상에 놓이고, 타 단부가 제2 전극(220) 상에 놓이도록 배치될 수 있다. 다만, 이에 제한되지 않고, 발광 소자(ED)는 일 단부가 제2 전극(220) 상에 놓이고, 타 단부가 제1 전극(210) 상에 놓이도록 배치될 수도 있다.
제2 절연층(520)은 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 둘러싸도록 배치될 수 있다. 발광 소자(ED)가 배치된 영역에서 제2 절연층(520)은 발광 소자(ED)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 배치되지 않은 영역에서 제2 절연층(520)은 발광 소자(ED)가 노출하는 제1 절연층(510) 상에 배치될 수 있다.
제1 접촉 전극(710)은 제2 절연층(520)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 구체적으로, 제1 접촉 전극(710)은 제2 절연층(520)이 노출하는 발광 소자(ED)의 일 단부면을 감싸도록 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 소자 절연막(38) 및 소자 전극층(37)과 접촉할 수 있다.
제2 접촉 전극(720)은 제2 절연층(520)이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 구체적으로, 제2 접촉 전극(720)은 제2 절연층(520)이 노출하는 발광 소자(ED)의 타 단부면을 감싸도록 배치될 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 소자 절연막(38) 및 제1 반도체층(31)과 접촉할 수 있다.
제1 접촉 전극(710)과 제2 접촉 전극(720)은 제2 절연층(520)을 사이에 두고 서로 이격될 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 제2 절연층(520)의 상면의 적어도 일부를 노출시킬 수 있다.
제1 접촉 전극(710)과 제2 접촉 전극(720)은 동일한 층에 형성되고, 동일한 물질을 포함할 수 있다. 즉, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 하나의 마스크 공정으로 동시에 형성될 수 있다. 따라서, 제1 접촉 전극(710)과 제2 접촉 전극(720)을 형성하기 위한 추가적인 마스크 공정을 요하지 않으므로, 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
반사층(810)은 후면 발광 영역(EMAa)의 제1 정렬 영역(CAa)에 배치된 발광 소자(ED)를 상부에서 커버할 수 있다. 반사층(810)은 전면 발광 영역(EMAb)의 제2 정렬 영역(CAb)에 배치된 발광 소자(ED)를 노출할 수 있다. 반사층(810)이 제1 정렬 영역(CAa)에 배치된 발광 소자(ED)는 상부에서 덮고, 제2 정렬 영역(CAb)에 배치된 발광 소자(ED)는 노출함으로써, 제1 정렬 영역(CAa)에 배치된 발광 소자(ED)로부터 방출되어 상부로 진행한 광은 반사층(810)에 의해 반사되어 하부로 진행하고, 제2 정렬 영역(CAb)에 배치된 발광 소자(ED)로부터 방출되어 상부로 진행한 광은 상부로 진행할 수 있다.
도 12는 도 5의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(1)는 제1 접촉 전극(710)과 제2 접촉 전극(720)이 서로 상이한 층으로 형성되고, 제3 절연층(530)을 더 포함하는 점이 도 7의 실시예와 차이점이다.
구체적으로, 접촉 전극(700)은 서로 다른 층에 형성된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부 상에 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부로부터 제2 절연층(520) 측으로 연장되어 제2 절연층(520)의 일 측벽 및 제2 절연층(520)의 상면 상에도 배치될 수 있다. 제1 접촉 전극(710)은 제2 절연층(520)의 상면 상에 배치되되, 제2 절연층(520)의 상면의 적어도 일부를 노출할 수 있다.
제3 절연층(530)은 제1 접촉 전극(710) 상에 배치될 수 있다. 제3 절연층(530)은 제1 접촉 전극(710)을 완전히 덮도록 배치될 수 있다. 제3 절연층(530)은 제2 절연층(520)의 일 측벽 및 상면을 완전히 덮도록 배치되되, 제2 절연층(520)의 타 측벽에는 배치되지 않을 수 있다. 제3 절연층(530)의 일 단부는 제2 절연층(520)의 타 측벽과 나란하게 정렬될 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부 상에 배치될 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부로부터 제2 절연층(520) 측으로 연장되어 제2 절연층(520)의 타 측벽 및 제3 절연층(530)의 상면 상에도 배치될 수 있다.
제1 캡핑층(CAP1)은 제2 접촉 전극(720) 및 제3 절연층(530) 상에 배치될 수 있다. 반사층(810)은 제2 접촉 전극(720) 및 제3 절연층(530)을 덮은 제1 캡핑층(CAP1) 상에 배치될 수 있다.
본 실시예에서, 제1 접촉 전극(710)과 제2 접촉 전극(720)을 서로 다른 층으로 형성하며 이들 사이에 제3 절연층(530)을 개재함으로써, 표시 장치(1)의 공정이 추가되어 표시 장치(1)의 제조 공정 효율은 감소할 수 있으나 표시 장치(1)의 신뢰성이 개선될 수 있다. 구체적으로, 제1 접촉 전극(710)과 제2 접촉 전극(720)을 서로 상이한 층으로 형성하고 이들 사이에 제3 절연층(530)을 더 배치함으로써, 표시 장치(1)의 제조 공정에서, 제1 접촉 전극(710)과 제2 접촉 전극(720)이 합선되는 문제를 최소화할 수 있다.
도 13은 도 5의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(1)는 반사층(810)이 제3 절연층(530) 및 제2 접촉 전극(720) 상에 배치되고, 제1 캡핑층(CAP1)이 반사층(810) 상에 배치되는 점이 도 12의 실시예와 차이점이다.
구체적으로, 반사층(810)은 제3 절연층(530) 및 제2 접촉 전극(720) 상에 배치되며, 제3 절연층(530) 및 제2 접촉 전극(720)과 접촉할 수 있다. 제1 캡핑층(CAP1)은 반사층(810) 상에 배치될 수 있다. 즉, 반사층(810)은 제1 후면 발광 영역(EMAa_1)에서 제1 캡핑층(CAP1)과 제3 절연층(530) 및 제2 접촉 전극(720) 사이에 개재될 수 있다.
본 실시예에서, 제1 접촉 전극(710)과 제2 접촉 전극(720)이 서로 다른 층으로 형성되고, 이들 사이에 제3 절연층(530)이 배치되어 상호 절연시킴으로써, 반사층(810)을 제2 접촉 전극(720) 상에 바로 배치시킬 수 있다. 이에 따라, 발광 소자(ED)와 반사층(810) 사이의 이격 거리가 감소되어 발광 소자(ED)로부터 방출되어 상부로 진행하는 광을 하부 방향으로 반사시키는 반사 효율이 증가될 수 있다.
도 14는 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(1)는 하부 금속층(110)의 하부에 저반사층(LRL1_이 더 배치되는 점이 도 3의 실시예와 차이점이다.
본 실시예에서, 하부 금속층(110)은 반사율이 높은 물질을 포함할 수 있다. 예를 들어, 하부 금속층(110)은 알루미늄(Al), 은(Ag) 등과 같은 금속을 포함할 수 있다. 이 경우, 하부 금속층(110)과 제1 기판(SUB1) 사이에 저반사층(LRL1)을 더 배치함으로써, 발광 소자층(EML)으로부터 방출되어 하부 진행하는 광 중 표시 장치(1)의 후면으로 출사되는 광을 조절할 수 있다.
저반사층(LRL1)은 광을 차단하는 물질 또는 반사율이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 저반사층(LRL1) 몰리브덴(Mo), 몰리브덴(Mo)을 포함하는 합금, 니켈(Ni), 알루미늄 산화물(AlxOy)을 포함할 수 있다.
도 15는 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(1)는 제1 표시 기판(10), 제2 표시 기판(20) 및 제1 표시 기판(10)과 제2 표시 기판(20) 사이에 배치된 충진층(30)을 포함하는 점이 도 3의 실시예와 차이점이다.
구체적으로, 제1 표시 장치(10)는 제1 기판(SUB1), 회로 소자층(CCL), 발광 소자층(EML), 상부 컬러 필터층(UCF) 및 제1 상부 차광 부재(UBK1)를 포함할 수 있다.
제1 표시 장치(10)는 상부 컬러 필터층(UCF) 및 제1 상부 차광 부재(UBK1)를 더 포함하는 점을 제외하고, 상술한 도 3의 표시 장치(1)와 실질적으로 동일할 수 있다. 따라서, 제1 표시 장치(10)의 제1 기판(SUB1), 회로 소자층(CCL) 및 발광 소자층(EML)에 대한 설명은 상술한 표시 장치(1)에 대한 설명으로 대체하고, 제1 표시 장치(10)의 상부 컬러 필터층(UCF)에 대하여 설명하기로 한다.
제1 상부 차광 부재(UBK1)는 제1 평탄화층(OC1) 상에 배치될 수 있다. 제1 상부 차광 부재(UBK1)는 제1 평탄화층(OC1) 상에서 후면 발광 영역(EMAa) 및 비발광 영역(NEM)에 배치될 수 있다. 즉, 제1 상부 차광 부재(UBK1)는 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3)를 둘러싸는 격자 형태로 배치될 수 있다.
상부 컬러 필터층(UCF)은 제1 상부 차광 부재(UBK1)가 노출하는 제1 평탄화층(OC1) 상에 배치될 수 있다. 상부 컬러 필터층(UCF)은 전면 발광 영역(EMAb)에 배치될 수 있다.
상부 컬러 필터층(UCF)은 제1 상부 컬러 필터(UCF1), 제2 상부 컬러 필터(UCF2) 및 제3 상부 컬러 필터(UCF3)를 포함할 수 있다.
제1 상부 컬러 필터(UCF1)는 제1 전면 발광 화소(PXb_1)의 제1 전면 발광 영역(EMAb_1)에 배치되고, 제2 상부 컬러 필터(UCF2)는 제2 전면 발광 화소(PXb_2)의 제2 전면 발광 영역(EMAb_2)에 배치되며, 제3 상부 컬러 필터(UCF3)는 제3 전면 발광 화소(PXb_3)의 제3 전면 발광 영역(EMAb_3)에 배치될 수 있다. 제1 상부 컬러 필터(UCF1), 제2 상부 컬러 필터(UCF2) 및 제3 상부 컬러 필터(UCF3)는 제1 상부 차광 부재(UBK1)에 의해 둘러싸일 수 있다.
제1 내지 제3 상부 컬러 필터(UCF1, UCF2, UCF3)는 해당하는 색 중 특정 파장 이외의 파장을 흡수하는 염료(Dye)나 안료(Pigment) 같은 색재(Colorant)를 포함할 수 있다.
제1 상부 컬러 필터(UCF1)는 제1 색 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색 광(예를 들어, 녹색 광) 및 제3 색 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 제2 상부 컬러 필터(UCF2)는 제2 색 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색 광(예를 들어, 적색 광) 및 제3 색 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 제3 상부 컬러 필터(UCF3)는 제3 색 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 상부 컬러 필터(UCF1)는 적색 컬러 필터이고, 제2 상부 컬러 필터(UCF2)는 녹색 컬러 필터이고, 제3 상부 컬러 필터(UCF3)는 청색 컬러 필터일 수 있다.
제1 상부 컬러 필터(UCF1)는 제1 색 광 중 특정 파장 대역의 광은 선택적으로 투과시키고, 제1 색 광 중 다른 파장 대역의 광은 차단하거나 흡수함으로써, 제1 전면 발광 영역(EMAa_1)에 제1 색의 광을 방출하는 제1 타입 발광 소자(ED_R)가 배치됨에도 불구하고 상기 제1 색의 광의 색 재현율을 향상시킬 수 있다. 이와 유사하게, 제2 및 제3 상부 컬러 필터(UCF2, UCF3)는 해당하는 색의 광 중 특정 파장 대역의 광은 선택적으로 투과시키고, 해당하는 색의 광 중 다른 파장 대역의 광은 차단함으로써 제2 전면 발광 영역(EMAa_2)에 제2 색의 광을 방출하는 제2 타입 발광 소자(ED_G)가 배치되고, 제3 전면 발광 영역(EMAa_3)에 제3 색의 광을 방출하는 제3 타입 발광 소자(ED_B)가 배치됨에도 불구하고 표시 장치(1)의 색 재현율을 향상시킬 수 있다.
제1 내지 제3 상부 컬러 필터(UCF1, UCF2, UCF3)는 표시 장치(1)의 외부로부터 전면으로 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 상부 컬러 필터(UCF1, UCF2, UCF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제2 캡핑층(CAP2)은 상부 컬러 필터층(UCF) 및 제1 상부 차광 부재(UBK1) 상에 배치되어, 이들을 덮을 수 있다. 제2 캡핑층(CAP2)은 상부 컬러 필터층(UCF) 및 제1 상부 차광 부재(UBK1)를 보호하는 역할을 할 수 있다.
봉지층(TFE)은 제2 캡핑층(CAP2) 상에 배치될 수 있다. 봉지층(TFE)은 적어도 하나의 무기막을 포함하여 하부의 부재를 보호할 수 있다.
제2 표시 기판(20)는 제1 표시 기판(10)의 하부에 배치될 수 있다. 제2 표시 기판(20)은 제2 기판(SUB2), 하부 컬러 필터층(BCF) 및 제1 하부 차광 부재(BBK1)를 포함할 수 있다.
제2 기판(SUB2)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 제2 기판(SUB2)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 제2 기판(SUB2)은 리지드(Rigid) 기판일 수 있지만, 폴리이미드(PI) 등과 같은 플라스틱을 포함하여 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에는 하부 컬러 필터층(BCF) 및 제1 하부 차광 부재(BBK1)가 배치될 수 있다.
제1 하부 차광 부재(BBK1)는 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 제1 하부 차광 부재(BBK1)는 제2 기판(SUB2)의 일면 상에서 전면 발광 영역(EMAb) 및 비발광 영역(NEM)에 배치될 수 있다. 즉, 제1 하부 차광 부재(BBK1)는 제1 내지 제3 후면 발광 영역(EMAa_1, EMAa_2, EMAa_3)를 둘러싸는 격자 형태로 배치될 수 있다.
하부 컬러 필터층(BCF)은 제1 하부 차광 부재(BBK1)가 노출하는 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 하부 컬러 필터층(BCF)은 후면 발광 영역(EMAa)에 배치될 수 있다.
하부 컬러 필터층(BCF)은 제1 하부 컬러 필터(BCF1), 제2 하부 컬러 필터(BCF2) 및 제3 하부 컬러 필터(BCF3)를 포함할 수 있다.
제1 하부 컬러 필터(BCF1)는 제1 후면 발광 화소(PXa_1)의 제1 후면 발광 영역(EMAa_1)에 배치되고, 제2 하부 컬러 필터(BCF2)는 제2 후면 발광 화소(PXa_2)의 제2 후면 발광 영역(EMAa_2)에 배치되며, 제3 하부 컬러 필터(BCF3)는 제3 후면 발광 화소(PXa_3)의 제3 후면 발광 영역(EMAa_3)에 배치될 수 있다. 제1 하부 컬러 필터(BCF1), 제2 하부 컬러 필터(BCF2) 및 제3 하부 컬러 필터(BCF3)는 제1 하부 차광 부재(BBK1)에 의해 둘러싸일 수 있다.
제1 하부 컬러 필터(BCF1)는 적색 컬러 필터이고, 제2 하부 컬러 필터(BCF2)는 녹색 컬러 필터이고, 제3 하부 컬러 필터(BCF3)는 청색 컬러 필터일 수 있다.
제3 캡핑층(CAP3)은 하부 컬러 필터층(BCF) 및 제1 하부 차광 부재(BBK1) 상에 배치되어, 이들을 덮을 수 있다. 제3 캡핑층(CAP3)은 하부 컬러 필터층(BCF) 및 제1 하부 차광 부재(BBK1)를 보호하는 역할을 할 수 있다.
제1 표시 기판(10)과 제2 표시 기판(20) 사이에는 충진층(30)이 배치될 수 있다. 충진층(30)은 제1 표시 기판(10)과 제2 표시 기판(20) 사이의 공간을 충진하는 한편, 이들을 상호 결합하는 역할을 할 수 있다. 충진층(30)은 제1 표시 기판(10)의 제1 기판(SUB1)과 제2 표시 기판(20)의 제3 캡핑층(CAP3) 사이에 배치될 수 있다. 충진층(30)은 Si계 유기물질, 에폭시계 유기물질 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 16은 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치(1)는 제1 뱅크(600)에 의해 구획되는 공간 내에 파장 제어층(830)이 배치되고, 제1 캡핑층(CAP1)이 상기 파장 제어층(830) 상에 배치되는 점이 도 3의 실시예와 차이점이다.
구체적으로, 파장 제어층(830)은 발광 소자(ED)로부터 방출된 광의 파장을 변환하는 파장 변환층(WCL) 및 발광 소자(ED)로부터 방출된 광의 파장을 유지하여 통과시키는 투광층(TPL)을 포함할 수 있다.
파장 변환층(WCL) 및 투광층(TPL)은 각 화소(PX)마다 분리되도록 배치될 수 있다. 구체적으로, 파장 변환층(WCL) 및 투광층(TPL)은 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3) 및 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)의 발광 영역에 각각 배치되며, 이웃하여 배치되는 파장 변환층(WCL) 및 투광층(TPL)은 제1 뱅크(600)에 의해 서로 이격될 수 있다.
발광 소자(ED)로부터 방출된 광이 해당 화소의 색과 상이한 색을 나타내는 광을 포함하여 입사된 광의 파장을 변환할 필요가 있는 화소에는 파장 변환층(WCL)이 배치될 수 있다. 발광 소자(ED)로부터 방출된 광이 해당 화소의 색과 동일한 색을 나타내는 화소에는 투광층(TPL)이 배치될 수 있다. 예시된 실시예에서, 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3) 및 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)에는 각각 제3 타입 발광 소자(ED_B)가 배치될 수 있다. 따라서, 제1 및 제2 후면 발광 화소 PXa_1, PXa_2) 및 제1 및 제2 전면 발광 화소(PXb_1, PXb_2)에는 각각 파장 변환층(WCL)이 배치되고, 제3 후면 발광 화소(PXa_3) 및 제3 전면 발광 화소(PXb_3)에는 투광층(TPL)이 배치될 수 있다.
파장 변환층(WCL)은 제1 후면 발광 화소(PXa_1) 및 제1 전면 발광 화소(PXb_1)에 배치되는 제1 파장 변환 패턴(WCL1)과 제2 후면 발광 화소(PXa_2) 및 제2 전면 발광 화소(PXb_2)에 배치되는 제2 파장 변환 패턴(WCL2)을 포함할 수 있다.
제1 파장 변환 패턴(WCL1)은 제1 뱅크(600)에 의해 구획된 제1 후면 발광 영역(EMAa_1) 및 제1 전면 발광 영역(EMAb_1)에 각각 배치될 수 있다. 제1 파장 변환 패턴(WCL1)은 제1 후면 발광 영역(EMAa_1) 및 제1 전면 발광 영역(EMAb_1)에 배치된 제3 타입 발광 소자(ED_B)로부터 입사된 광을 제1 색 광으로 변환시켜 출사할 수 있다.
제1 파장 변환 패턴(WCL1)은 제1 베이스 수지(BRS1) 및 제1 베이스 수지(BRS1) 내에 분산된 제1 파장 변환 물질(WCP1)을 포함할 수 있다. 제1 파장 변환 패턴(WCL1)은 제1 베이스 수지(BRS1) 내에 분산된 제1 산란체(SCP1)를 더 포함할 수 있다.
제1 파장 변환 패턴(WCL1)은 제1 뱅크(600)에 의해 구획된 제2 후면 발광 영역(EMAa_2) 및 제2 전면 발광 영역(EMAb_2)에 각각 배치될 수 있다. 제2 파장 변환 패턴(WCL2)은 제2 후면 발광 영역(EMAa_2) 및 제2 전면 발광 영역(EMAb_2)에 배치된 제3 타입 발광 소자(ED_B)로부터 입사된 광을 제2 색 광으로 변환시켜 출사할 수 있다.
제2 파장 변환 패턴(WCL2)은 제2 베이스 수지(BRS2) 및 제2 베이스 수지(BRS2) 내에 분산된 제2 파장 변환 물질(WCP2)을 포함할 수 있다. 제2 파장 변환 패턴(WCL2)은 제2 베이스 수지(BRS2) 내에 분산된 제2 산란체(SCP2)를 더 포함할 수 있다.
투광층(TPL)은 제3 후면 발광 화소(PXa_3) 및 제3 전면 발광 화소(PXb_3)에 배치되는 제1 광투과 패턴(TPL1)을 포함할 수 있다.
제1 광투과 패턴(TPL1)은 제1 뱅크(600)에 의해 구획된 제3 후면 발광 영역(EMAa_3) 및 제3 전면 발광 영역(EMAb_3)에 각각 배치될 수 있다. 제1 광투과 패턴(TPL1)은 제3 후면 발광 영역(EMAa_3) 및 제3 전면 발광 영역(EMAb_3)에 배치된 제3 타입 발광 소자(ED_B)로부터 입사된 광의 파장을 유지한 채 출사할 수 있다.
제1 광투과 패턴(TPL1)은 제3 베이스 수지(BRS3)를 포함할 수 있다. 제1광투과 패턴(TPL1)은 제3 베이스 수지(BRS3) 내에 분산된 제3 산란체(SCP3)를 더 포함할 수 있다.
제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함하여 이루어질 수 있다. 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되지 않는다.
제1 내지 제3 산란체(SCP1, SCP2, SCP3)는 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)와 상이한 굴절률을 가질 수 있다. 제1 내지 제3 산란체(SCP1, SCP2, SCP3)는 금속 산화물 입자 또는 유기 입자를 포함할 수 있다. 상기 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등이 예시될 수 있고, 상기 유기 입자 재료로는 아크릴계 수지 또는 우레탄계 수지 등이 예시될 수 있다. 제1 내지 제3 산란체(SCP1, SCP2, SCP3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되는 않는다.
제1 파장 변환 물질(WCP1)은 제3 색 광 또는 제2 색 광을 제1 색 광으로 변환하고, 제2 파장 변환 물질(WCP2)은 제3 색 광을 제2 색 광으로 변환하는 물질일 수 있다. 예를 들어, 제1 파장 변환 물질(WCP1)은 청색 광을 적색 광으로 변환하거나, 녹색 광을 적색 광으로 변환하는 물질일 수 있다. 또한, 제2 파장 변환 물질(WCP2)은 청색 광을 녹색 광으로 변환하는 물질일 수 있다. 제1 파장 변환 물질(WCP1)과 제2 파장 변환 물질(WCP2)은 양자점(QD, quantum dot), 양자 막대, 형광 물질 또는 인광 물질일 수 있다. 상기 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
양자점은 코어 및 코어를 오버 코팅하는 쉘을 포함하는 것일 수 있다. 코어는 이에 한정하는 것은 아니나, 예를 들어, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InP, InAs, InSb, SiC, Ca, Se, In, P, Fe, Pt, Ni, Co, Al, Ag, Au, Cu, FePt, Fe2O3, Fe3O4, Si, 및 Ge 중 적어도 하나일 수 있다. 쉘은 이에 한정하는 것은 아니나, 예를 들어, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe, AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, GaSe, InN, InP, InAs, InSb, TlN, TlP, TlAs, TlSb, PbS, PbSe 및 PbTe 중 적어도 하나를 포함할 수 있다.
제1 캡핑층(CAP1)은 파장 제어층(830) 상에 배치될 수 있다. 제1 캡핑층(CAP1)의 상면을 밀봉하여 파장 제어층(830)을 보호할 수 있다. 반사층(810)은 제1 캡핑층(CAP1) 및 파장 제어층(830) 상에 배치될 수 있다.
도 17은 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(1)는 파장 제어층(830) 및 상부 컬러 필터층(UCF)를 포함하는 제1 표시 기판(10), 하부 컬러 필터층(BCF)을 포함하는 제2 표시 기판(20) 및 충진층(30)을 포함하는 점이 도 16의 실시예와 차이점이다.
구체적으로, 제1 표시 기판(10)은 상부 컬러 필터층(UCF) 및 제1 상부 차광 부재(UBK1)를 더 포함하는 점을 제외하고, 상술한 도 16의 표시 장치(1)와 실질적으로 동일할 수 있다. 제1 표시 장치(10)가 포함하는 상부 컬러 필터(UCF)는 상술한 도 15의 제1 표시 장치(10)와 동일할 수 있다. 구체적으로, 상부 컬러 필터(UCF)는 제1 내지 제3 상부 컬러 필터(UCF1, UCF2, UCF3)를 포함할 수 있다. 제1 상부 컬러 필터(UCF1)는 제1 전면 발광 영역(EMAb_1)에 배치된 제1 파장 변환 패턴(WCP1)과 제3 방향(DR3)으로 중첩하고, 제2 상부 컬러 필터(UCF2)는 제2 전면 발광 영역(EMAb_2)에 배치된 제2 파장 변환 패턴(WCP2)과 제3 방향(DR3)으로 중첩하며, 제3 상부 컬러 필터(UCF3)는 제3 전면 발광 영역(EMAb_3)에 배치된 제1 광투과 패턴(TPL1)과 제3 방향(DR3)으로 중첩할 수 있다.
제2 표시 기판(20)이 포함하는 하부 컬러 필터(BCF)는 제1 내지 제3 하부 컬러 필터(BCF1, BCF2, BCF3)를 포함할 수 있다. 제1 하부 컬러 필터(BCF1)는 제1 후면 발광 영역(EMAa_1)에 배치된 제1 파장 변환 패턴(WCP1)과 제3 방향(DR3)으로 중첩하고, 제2 하부 컬러 필터(BCF2)는 제2 후면 발광 영역(EMAa_2)에 배치된 제2 파장 변환 패턴(WCP2)과 제3 방향(DR3)으로 중첩하며, 제3 하부 컬러 필터(BCF3)는 제3 후면 발광 영역(EMAa_3)에 배치된 제1 광투과 패턴(TPL1)과 제3 방향(DR3)으로 중첩할 수 있다.
도 18은 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치(1)는 제1 평탄화층(OC1) 상에 배치된 제1 및 제2 상부 파장 변환 패턴(U_WCL1, U_WCL2), 제1 상부 광투과 패텬(U_TPL1) 및 제2 상부 차광 부재(UBK2)를 포함하는 제1 표시 기판(10), 제1 및 제2 하부 파장 변환 패턴(B_WCL1, B_WCL2), 제1 하부 광투과 패텬(B_TPL1) 및 제2 하부 차광 부재(BBK2)를 제2 표시 기판(20) 및 충진층(30)을 포함하는 점이 도 3의 실시예와 차이점이다.
구체적으로, 제1 표시 기판(10)은 제1 평탄화층(OC1) 상에 배치된 제1 및 제2 상부 파장 변환 패턴(U_WCL1, U_WCL2), 제1 상부 광투과 패텬(U_TPL1) 및 제2 상부 차광 부재(UBK2)를 포함하는 점을 제외하고, 상술한 도 3의 표시 장치(1)와 실질적으로 동일할 수 있다.
제2 상부 차광 부재(UBK2)는 제1 평탄화층(OC1) 상에 배치될 수 있다. 제2 상부 차광 부재(UBK2)는 제1 평탄화층(OC1) 상에서 후면 발광 영역(EMAa) 및 비발광 영역(NEM)에 배치될 수 있다. 즉, 제2 상부 차광 부재(UBK2)는 제1 내지 제3 전면 발광 영역(EMAb_1, EMAb_2, EMAb_3)를 둘러싸는 격자 형태로 배치될 수 있다.
제1 상부 파장 변환 패턴(U_WCL1)은 제1 전면 발광 화소(PXb_1)의 제1 전면 발광 영역(EMAb_1)에 배치되고, 제2 상부 파장 변환 패턴(U_WCL2)은 제2 전면 발광 화소(PXb_2)의 제2 전면 발광 영역(EMAb_2)에 배치되며, 제1 상부 광투과 패텬(U_TPL1)은 제3 전면 발광 화소(PXb_3)의 제3 전면 발광 영역(EMAb_3)에 배치될 수 있다. 제1 상부 파장 변환 패턴(U_WCL1), 제2 상부 파장 변환 패턴(U_WCL2) 및 제1 상부 광투과 패텬(U_TPL1)은 제2 상부 차광 부재(UBK2)에 의해 둘러싸일 수 있다.
제1 및 제2 상부 파장 변환 패턴(U_WCL1, U_WCL2), 제1 상부 광투과 패텬(U_TPL1) 및 제2 상부 차광 부재(UBK2) 상에는 제5 캡핑층(CAP5)이 더 배치될 수 있다. 제5 캡핑층(CAP5)은 제1 및 제2 상부 파장 변환 패턴(U_WCL1, U_WCL2), 제1 상부 광투과 패텬(U_TPL1) 및 제2 상부 차광 부재(UBK2)를 덮으며 이들을 보호할 수 있다.
제2 표시 기판(20)은 제2 기판(SUB2), 제1 및 제2 하부 파장 변환 패턴(B_WCL1, B_WCL2), 제1 하부 광투과 패텬(B_TPL1) 및 제2 하부 차광 부재(BBK2)를 포함할 수 있다.
제1 및 제2 하부 파장 변환 패턴(B_WCL1, B_WCL2), 제1 하부 광투과 패텬(B_TPL1)은 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에 배치될 수 있다.
제1 하부 파장 변환 패턴(B_WCL1)은 제1 후면 발광 화소(PXa_1)의 제1 후면 발광 영역(EMAa_1)에 배치되고, 제2 하부 파장 변환 패턴(B_WCL2)은 제2 후면 발광 화소(PXa_2)의 제2 후면 발광 영역(EMAa_2)에 배치되며, 제1 하부 광투과 패텬(B_TPL1)은 제3 후면 발광 화소(PXa_3)의 제3 후면 발광 영역(EMAa_3)에 배치될 수 있다. 제1 하부 파장 변환 패턴(B_WCL1), 제2 하부 파장 변환 패턴(B_WCL2) 및 제1 하부 광투과 패텬(B_TPL1)은 제2 하부 차광 부재(BBK2)에 의해 둘러싸일 수 있다.
제1 및 제2 하부 파장 변환 패턴(B_WCL1, B_WCL2), 제1 하부 광투과 패텬(U_TPL1) 및 제2 하부 차광 부재(BBK2) 상에는 제6 캡핑층(CAP6)이 더 배치될 수 있다. 제6 캡핑층(CAP6)은 제1 및 제2 하부 파장 변환 패턴(B_WCL1, B_WCL2), 제1 하부 광투과 패텬(U_TPL1) 및 제2 하부 차광 부재(BBK2)를 덮으며 이들을 보호할 수 있다. A
도 19는 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 19를 참조하면, 제1 표시 기판(10)이 제1 및 제2 상부 파장 변환 패턴(U_WCL1, U_WCL2), 제1 상부 광투과 패텬(U_TPL1) 및 제2 상부 차광 부재(UBK2) 상에 배치된 제2 평탄화층(OC2) 및 상기 제2 평탄화층(OC2) 상에 배치된 상부 컬러 필터층(UCF) 및 제2 상부 차광 부재(UBK1)를 더 포함할 수 있다.
또한, 제2 표시 기판(20)은 제2 기판(SUB2)과 제1 및 제2 하부 파장 변환 패턴(B_WCL1, B_WCL2), 제1 하부 광투과 패텬(U_TPL1) 및 제2 하부 차광 부재(BBK2) 사이에 하부 컬러 필터층(BCF) 및 제1 하부 차광 부재(BBK1)를 더 포함할 수 있다.
도 20은 도 2의 I-I'선을 따라 자른 다른 예를 나타낸 개략적인 단면도이다.
도 20을 참조하면, 본 실시예에 따른 표시 장치(1)는 제2 후면 발광 화소(PXa_2) 및 제2 전면 발광 화소(PXb_2)에 각각 제2 타입 발광 소자(ED_G)가 배치되며, 제1 표시 기판(10)의 제2 전면 발광 화소(PXb_2)의 제2 전면 발광 영역(EMAb_2)에는 제2 상부 광투과 패턴(U_TPL2)이 배치되고, 제2 표시 기판(20)의 제2 후면 발광 화소(PXa_2)의 제2 후면 발광 영역(EMAa_2)에는 제2 하부 광투과 패턴(B_TPL2)이 배치되는 점이 도 18의 실시예와 차이점이다.
도 21은 다른 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다. 도 22는 도 21의 IV-IV'선을 따라 자른 일 예를 나타낸 개략적인 단면도이다.
도 21 및 도 22를 참조하면, 본 실시예에 따른 표시 장치(1)는 후면 발광 화소(PXa)의 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3)와 전면 발광 화소(PXb)의 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)가 서로 교번하여 배치되지 않는 점이 도 2 및 도 3의 실시예와 차이점이다.
구체적으로, 후면 발광 화소(PXa)의 제1 내지 제3 후면 발광 화소(PXa_1, PXa_2, PXa_3)을 제1 방향(DR1)으로 순차 배치되고, 전면 발광 화소(PXb)의 제1 내지 제3 전면 발광 화소(PXb_1, PXb_2, PXb_3)은 제1 방향(DR1)으로 순차 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
210: 제1 전극
220: 제2 전극
400: 제2 뱅크
510: 제1 절연층
520: 제2 절연층
530: 제3 절연층
600: 제1 뱅크
710: 제1 접촉 전극
720: 제2 접촉 전극
810: 반사층
OP: 개구부
110: 하부 금속층
161: 버퍼층

Claims (20)

  1. 후면 발광 화소 및 전면 발광 화소를 포함하며,
    제1 기판;
    상기 제1 기판의 일면 상에 배치되며, 평면상 상기 후면 발광 화소와 중첩하는 제1 개구부를 포함하는 하부 금속층;
    상기 후면 발광 화소 및 상기 전면 발광 화소 각각에 마련되며, 상기 하부 금속층 상에서 서로 이격 배치된 제1 전극 및 제2 전극;
    상기 후면 발광 화소에 마련된 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제1 발광 소자들;
    상기 전면 발광 화소에 마련된 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제2 발광 소자들; 및
    상기 제1 발광 소자들 상에 배치되며, 평면상 상기 후면 발광 화소와 중첩된 반사층을 포함하되,
    상기 반사층은 상기 제1 발광 소자들 중 적어도 하나를 커버하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 개구부는 상기 제1 발광 소자들과 중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 하부 금속층은 상기 제2 발광 소자들을 커버하는 표시 장치.
  4. 제1 항에 있어서,
    상기 반사층은 상기 제2 발광 소자들을 노출하는 표시 장치.
  5. 제1 항에 있어서,
    상기 하부 금속층 상에 배치된 버퍼층; 및
    상기 버퍼층 상에 배치되며, 상기 후면 발광 화소 및 상기 전면 발광 화소 각각에 마련된 트랜지스터를 더 포함하되,
    상기 트랜지스터는 상기 제1 개구부와 평면상 비중첩하는 표시 장치.
  6. 제5 항에 있어서,
    상기 트랜지스터는 상기 제1 발광 소자들과 평면상 비중첩한 표시 장치.
  7. 제1 항에 있어서,
    상기 후면 발광 화소와 상기 전면 발광 화소의 경계를 따라 배치되는 제1 뱅크를 더 포함하되,
    상기 제1 뱅크는 발광 영역과 비발광 영역을 정의하고,
    상기 발광 영역은 상기 후면 발광 화소에 속하는 후면 발광 영역 및 상기 전면 발광 화소에 속하는 전면 발광 영역을 포함하고,
    상기 제1 발광 소자들은 상기 후면 발광 영역 내에 배치되고,
    상기 제2 발광 소자들은 상기 전면 발광 영역 내에 배치되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 발광 소자들 상에 배치되며, 상기 전면 발광 영역에 배치된 제1 파장 변환 패턴을 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 발광 소자들 상에 배치되며, 상기 후면 발광 영역에 배치된 제2 파장 변환 패턴을 더 포함하되,
    상기 제1 파장 변환 패턴 및 상기 제2 파장 변환 패턴은 상기 제1 뱅크가 구획한 공간 내에 배치되고,
    상기 반사층은 상기 제2 파장 변환 패턴 상에 배치되는 표시 장치.
  10. 제8 항에 있어서,
    상기 비발광 영역 및 상기 후면 발광 영역에 배치된 차광 부재를 더 포함하되,
    상기 차광 부재는 상기 반사층 상에 배치되고,
    상기 제1 파장 변환 패턴은 상기 차광 부재에 의해 둘러싸인 표시 장치.
  11. 제1 항에 있어서,
    상기 하부 금속층과 상기 제1 기판 사이에 배치된 저반사층을 더 포함하되,
    상기 저반사층은 상기 하부 금속층의 제1 개구부와 중첩하는 제2 개구부를 포함하는 표시 장치.
  12. 제1 발광 영역, 제2 발광 영역 및 상기 제1 발광 영역과 상기 제2 발광 영역을 둘러싸는 비발광 영역을 포함하는 제1 기판;
    상기 제1 기판의 일면 상에 배치되는 하부 금속층;
    상기 하부 금속층 상에 배치된 버퍼층;
    상기 버퍼층 상에 배치되며, 트랜지스터의 액티브 패턴을 포함하는 반도체층;
    상기 반도체층 상에 배치된 게이트 절연막;
    상기 게이트 절연막 상에 배치되며, 상기 트랜지스터의 게이트 전극을 포함하는 제1 도전층;
    상기 제1 도전층 상에 배치된 층간 절연막;
    상기 층간 절연막 상에 배치되며, 상기 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 도전층;
    상기 제2 도전층 상에 배치된 비아층;
    상기 제1 발광 영역 및 상기 제2 발광 영역에 각각 배치되며, 상기 비아층 상에서 서로 이격된 제1 전극 및 제2 전극;
    상기 각 발광 영역의 상기 제1 전극 및 상기 제2 전극 사이에 배치된 발광 소자; 및
    상기 제1 발광 영역과 중첩된 반사층을 포함하되,
    상기 하부 금속층은 상기 제1 발광 영역과 중첩한 개구부를 포함하고,
    상기 개구부는 상기 제1 도전층, 상기 제2 도전층 및 상기 반도체층과 평면상 비중첩한 표시 장치.
  13. 제12 항에 있어서,
    상기 반사층은 상기 제1 발광 영역에 배치된 제1 발광 소자를 완전히 커버하는 표시 장치.
  14. 제13 항에 있어서,
    상기 개구부는 상기 제1 발광 영역에 배치된 상기 제1 발광 소자와 중첩된 표시 장치.
  15. 제12 항에 있어서,
    상기 반사층은 상기 제2 발광 영역 및 상기 비발과 영역과 비중첩한 표시 장치.
  16. 후면 발광 영역, 전면 발광 영역 및 상기 후면 발광 영역과 상기 전면 발광 영역을 둘러싸는 비발광 영역을 포함하며,
    제1 기판, 상기 제1 기판의 일면 상에 배치되는 회로 소자층, 상기 회로 소자층의 일면 상에 배치되는 발광 소자층을 포함하는 제1 표시 기판; 및
    상기 제1 기판의 타면과 대향하는 제2 기판, 상기 제1 기판과 대향하는 상기 제2 기판의 일면 상에 배치되는 하부 파장 제어층을 포함하는 제2 표시 기판을 포함하되,
    상기 회로 소자층은 평면상 상기 후면 발광 영역과 중첩하는 제1 개구부를 포함하는 하부 금속층을 포함하고,
    상기 발광 소자층은,
    상기 후면 발광 영역 및 상기 전면 발광 영역 각각에 배치되며, 상기 하부 금속층 상에서 서로 이격된 제1 전극 및 제2 전극, 및
    상기 후면 발광 영역에서 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제1 발광 소자들,
    상기 전면 발광 영역에서 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제2 발광 소자들, 및
    상기 제1 발광 소자들 상에 배치되며, 평면상 상기 후면 발광 영역과 중첩된 반사층을 포함하되,
    상기 반사층은 상기 제1 발광 소자들 중 적어도 하나를 커버하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 표시 기판은 상기 발광 소자층의 일면 상에 배치되는 상부 파장 제어층 및 상부 차광 부재를 더 포함하고,
    상기 제2 표시 기판은 상기 제2 기판의 일면 상에 배치되는 하부 차광 부재를 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 상부 차광 부재는 상기 후면 발광 영역 및 상기 비발광 영역과 중첩 배치되고,
    상기 하부 차광 부재는 상기 전면 발광 영역 및 상기 비발과 영역과 중첩 배치되며,
    상기 상부 파장 제어층은 상기 전면 발광 영역과 중첩 배치되고,
    상기 하부 파장 제어층은 상기 후면 발광 영역과 중첩 배치되는 표시 장치.
  19. 제16 항에 있어서,
    상기 제1 개구부는 상기 제1 발광 소자들과 중첩하는 표시 장치.
  20. 제16 항에 있어서,
    상기 반사층은 상기 제2 발광 소자들은 노출하는 표시 장치.
KR1020210094918A 2021-07-20 2021-07-20 표시 장치 KR20230014124A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210094918A KR20230014124A (ko) 2021-07-20 2021-07-20 표시 장치
US17/690,366 US20230023079A1 (en) 2021-07-20 2022-03-09 Display device
CN202210856284.9A CN115642169A (zh) 2021-07-20 2022-07-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210094918A KR20230014124A (ko) 2021-07-20 2021-07-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20230014124A true KR20230014124A (ko) 2023-01-30

Family

ID=84939727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210094918A KR20230014124A (ko) 2021-07-20 2021-07-20 표시 장치

Country Status (3)

Country Link
US (1) US20230023079A1 (ko)
KR (1) KR20230014124A (ko)
CN (1) CN115642169A (ko)

Also Published As

Publication number Publication date
CN115642169A (zh) 2023-01-24
US20230023079A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US20210066643A1 (en) Organic light emitting display device and method of manufacturing the same
KR20210124564A (ko) 표시 장치
US20240186456A1 (en) Display device
US20220310976A1 (en) Display device
KR20210143969A (ko) 표시 장치
EP4191677A1 (en) Display device
KR20220019198A (ko) 표시 장치
US20230005899A1 (en) Display device
EP4195266A2 (en) Display device
US20230030535A1 (en) Display device
US20220069167A1 (en) Display device
CN114597227A (zh) 显示装置
KR20230014124A (ko) 표시 장치
KR20220004849A (ko) 표시 장치
KR20220014390A (ko) 표시 장치
US20220384683A1 (en) Display device
EP4235781A1 (en) Display device
US20230178693A1 (en) Display device
US20220302203A1 (en) Display device
US20230200139A1 (en) Display device
KR20220112316A (ko) 표시 장치
KR20220145969A (ko) 표시 장치 및 타일형 표시 장치
KR20230118723A (ko) 표시 장치 및 이의 제조 방법
KR20240032241A (ko) 표시 장치
KR20220060067A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination