CN103283045A - 高效发光二极管 - Google Patents

高效发光二极管 Download PDF

Info

Publication number
CN103283045A
CN103283045A CN2011800633140A CN201180063314A CN103283045A CN 103283045 A CN103283045 A CN 103283045A CN 2011800633140 A CN2011800633140 A CN 2011800633140A CN 201180063314 A CN201180063314 A CN 201180063314A CN 103283045 A CN103283045 A CN 103283045A
Authority
CN
China
Prior art keywords
layer
emitting diode
light
semiconductor stack
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800633140A
Other languages
English (en)
Other versions
CN103283045B (zh
Inventor
尹俊皓
南基范
李俊熙
金彰渊
柳泓在
洪性勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100136879A external-priority patent/KR101773582B1/ko
Priority claimed from KR1020110001633A external-priority patent/KR101239849B1/ko
Application filed by Seoul Optodevice Co Ltd filed Critical Seoul Optodevice Co Ltd
Publication of CN103283045A publication Critical patent/CN103283045A/zh
Application granted granted Critical
Publication of CN103283045B publication Critical patent/CN103283045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

这里公开了一种高效发光二极管。所述发光二极管包括：半导体堆叠，位于支撑基底上方；反射金属层，位于支撑基底和半导体堆叠之间以欧姆接触半导体堆叠的p型化合物半导体层，并且具有暴露半导体堆叠的凹槽；第一电极焊盘，位于半导体堆叠的n型化合物半导体层上；电极延伸体，从第一电极焊盘延伸，并且位于凹槽区域上方；上绝缘层，设置在第一电极焊盘和半导体堆叠之间。此外，n型化合物半导体层包括n型接触层，n型接触层具有5×1018/cm3至7×1018/cm3的Si掺杂浓度和范围为5μm至10μm的厚度。

Description

高效发光二极管
技术领域
本发明涉及一种发光二极管，更具体地讲，涉及一种通过应用基底分离工艺而去除了生长基底的氮化镓基高效发光二极管。
背景技术
由于诸如氮化镓（GaN）、氮化铝（AlN）等的III族氮化物通常具有优异的热稳定性和直接跃迁型的能带结构，所以近来其作为可见光区和紫外区的发光元件的材料而受到关注。具体地讲，已在各种应用（诸如大尺寸自然色平板显示器、交通灯、室内照明器、高密度光源、高分辨率输出系统、光通讯等）中使用利用氮化镓铟（InGaN）的蓝光发射元件和绿光发射元件。
难以制造能够生长III族氮化物的半导体层的同质基底。因此，通过诸如金属有机化学气相沉积（MOCVD）工艺、分子束外延（MBE）工艺等的工艺在具有相似的晶体结构的异质基底上生长III族氮化物的半导体层。主要使用具有六方晶系结构的蓝宝石基底作为异质基底。然而，蓝宝石为非导电体，从而限制了发光二极管的结构。因此，近来已开发出这样的技术，即，通过在诸如蓝宝石的异质基底上生长诸如氮化物半导体层的外延层，将外延层结合到支撑基底，然后利用激光剥离技术等分离异质基底，从而制造具有垂直结构的高效发光二极管。
通常，垂直型发光二极管（vertical type light emitting diode）具有p侧位于下部的结构，从而与传统的横向型发光二极管（lateral type light emittingdiode）相比，电流扩散性能优异。此外，垂直型发光二极管使用导热率比蓝宝石的导热率高的支撑基底，从而散热性能优异。此外，通过光增强化学（PEC）蚀刻等对N表面进行各向异性蚀刻而形成粗糙化表面，从而能够显著地提高向上的光提取效率。
然而，由于与350μm×350μm或1mm2的发光面积相比，外延层的总厚度（大约4μm）明显要薄，所以电流扩散存在许多困难。为了解决该问题，已采用了以下技术，即，通过使用从n型电极焊盘延伸的电极延伸体来促进电流在n型层中的扩散，或者通过在p型电极的与n型电极焊盘的位置对应的位置处设置绝缘材料来防止电流从n型电极焊盘直接流到p型电极。然而，在防止来自n型电极焊盘的电流流动在n型电极焊盘下面集中方面，存在限制。此外，在整个宽的发光区域上均匀地扩散电流方面存在限制。
发明内容
技术问题
本发明的目的在于提供一种具有提高的电流扩散性能的高效发光二极管。
本发明的另一目的在于提供一种具有提高的光提取效率的高效发光二极管。
技术方案
根据本发明的示例性实施例，提供了一种高效发光二极管。根据本发明的示例性实施例的发光二极管包括：支撑基底；半导体堆叠，位于支撑基底上方，并且包括p型化合物半导体层、活性层和n型化合物半导体层；反射金属层，位于支撑基底和半导体堆叠之间以欧姆接触半导体堆叠的p型化合物半导体层，并且具有暴露半导体堆叠的凹槽；第一电极焊盘，位于半导体堆叠的n型化合物半导体层上；电极延伸体，从第一电极焊盘延伸，并且位于凹槽区域上方；上绝缘层，设置在第一电极焊盘和半导体堆叠之间。
在一些示例性实施例中，n型化合物半导体层包括n型接触层，n型接触层具有5×1018/cm3至7×1018/cm3的Si掺杂浓度和范围为5μm至10μm的厚度。
在其他示例性实施例中，n型化合物半导体层包括n型接触层和第一恢复层，第一恢复层位于n型接触层和活性层之间以接触n型接触层。这里，第一恢复层是掺杂浓度低于n型接触层的掺杂浓度的未掺杂层或低掺杂层，n型接触层具有范围为4.5μm至10μm的厚度。
上绝缘层设置在第一电极焊盘和半导体堆叠之间，从而能够防止电流从第一电极焊盘直接地、集中地流动至半导体堆叠，电极延伸体位于凹槽区域的上部上，从而能够防止电流从电极延伸体沿垂直方向集中地流动。
此外，n型接触层具有5×1018/cm3至7×1018/cm3的掺杂浓度以及相对厚的厚度，从而能够提高电流在n型接触层中的扩散，并因此能够提高可靠性。n型接触层的厚度相对越厚，越有利于电流扩散。然而，由于随着n接触层的厚度增加，外延层的结晶度劣化，所以优选地，n型接触层具有10μm或更小的厚度。
同时，n型化合物半导体层还可以包括设置在n型接触层和活性层之间的超晶格层。超晶格层可以具有其中InGaN层和GaN层交替地堆叠的结构。此外，超晶格层的电阻率可以大于n型接触层的电阻率。超晶格层减轻了n型接触层和活性层之间的应变，从而提高了活性层的结晶度。
第一恢复层作为在生长n型接触层之后在n型接触层上生长的层而形成，以恢复由于相对高掺杂的n型接触层形成为具有厚的厚度而劣化的结晶度。此外，由于第一恢复层作为相对高电阻率的层而形成，所以第一恢复层帮助电流在n型接触层中扩散。由于第一恢复层是相对高电阻率的层，所以第一恢复层需要被形成为具有相对薄的厚度。然而，优选的是，第一恢复层形成为具有不产生隧穿的厚度，以帮助电流在n型接触层中扩散。例如，第一恢复层可以具有范围为100nm至200nm的厚度。
此外，发光二极管还可以包括设置在第一恢复层和活性层之间的电子注入层。此外，发光二极管还可以包括：第二恢复层，设置在第一恢复层和电子补充层之间；电子补充层，设置在第一恢复层和第二恢复层之间。
作为用相对高浓度的n型杂质掺杂的层的电子注入层可以是浓度等于或高于n型接触层的浓度的掺杂层。同时，电子补充层在第一恢复层和第二恢复层之间补充电子，从而减轻正向电压因恢复层导致的增大。电子补充层可以例如以等于或低于电子注入层的掺杂浓度的掺杂浓度并且以高于恢复层的掺杂浓度的掺杂浓度进行掺杂。
同时，超晶格层可以设置在电子注入层和活性层之间。
同时，发光二极管还可以包括中间绝缘层，中间绝缘层接触在反射金属层的凹槽中暴露的半导体堆叠的表面。因此，中间绝缘层位于电极延伸体的下面，从而防止了来自电极延伸体的电流沿垂直方向集中。
在一些示例性实施例中，反射金属层可以由多个板形成。中间绝缘层可以覆盖多个板的边缘以及多个板的侧面。
此外，阻挡金属层可以位于反射金属层和支撑基底之间以覆盖反射金属层。阻挡金属层防止反射金属层的金属原子的迁移，从而保护反射金属层。
同时，发光二极管可以包括多个第一电极焊盘和多个电极延伸体，所述多个电极延伸体分别从所述多个第一电极焊盘延伸。所述多个电极延伸体可以位于所述多个板之间的区域上方。
此外，半导体堆叠可以具有粗糙化表面，上绝缘层可以覆盖粗糙化表面。这里，上绝缘层可以具有沿粗糙化表面形成的凹凸表面。上绝缘层具有凹凸表面，从而能够减少在上绝缘层的上表面上产生的全内反射。因此，能够进一步提高光提取效率。
同时，半导体堆叠可以具有平坦表面，第一电极焊盘和电极延伸体可以位于平坦表面上。此外，电极延伸体可以接触半导体堆叠的平坦表面。此外，粗糙化表面可以位于低于电极延伸体的位置的位置处。
支撑基底可以是导电基底。支撑基底可以是例如金属基底或半导体基底。可选择地，支撑基底可以是绝缘基底，第二电极焊盘可以形成在阻挡金属层上。
有益效果
根据本发明的示例性实施例，上绝缘层设置在第一电极焊盘和半导体堆叠之间，从而能够防止电流从第一电极焊盘直接地、集中地流动至半导体堆叠，电极延伸体位于凹槽区域上方，从而能够防止电流从电极延伸体沿垂直方向集中地流动。此外，控制了n型接触层的掺杂浓度和厚度，从而能够提高电流在n型接触层中的扩散，并且因此能够提高可靠性。此外，电极延伸体位于凹槽区域上方，位于电阻率相对高的第一恢复层上的n型接触层形成为具有相对厚的厚度，从而能够提高电流在n型接触层中的扩散，并且因此能够提高可靠性。
附图说明
通过结合附图给出的优选实施例的以下描述，本发明的以上和其他目的、特征和优点将会变得明显，在附图中：
图1是描述根据本发明的示例性实施例的发光二极管的示意性布置图；
图2a、图2b和图2c分别是为了描述根据本发明的示例性实施例的发光二极管而沿着图1中的线A-A、线B-B和线C-C截取的剖视图；
图3是描述根据本发明的示例性实施例的发光二极管的半导体堆叠的放大剖视图；
图4至图8分别是描述根据本发明的示例性实施例的发光二极管的制造方法的沿着图1中的线A-A截取的剖视图，其中，图4a是示出在基底上生长半导体层之后的状态的剖视图；图4b是半导体层的放大剖视图；
图9是描述根据本发明的另一示例性实施例的发光二极管的示意性布置图；
图10a至图10d是示出根据n型接触层中的掺杂浓度的发光图案的模拟结果的图；
图11a至图11c是示出根据n型接触层的厚度的发光图案的模拟结果的图；
图12是描述根据本发明的又一示例性实施例的发光二极管的半导体堆叠的放大剖视图；
图13a和图13b分别是示出在基底中生长半导体层之后的状态的剖视图和半导体层的放大剖视图；以及
图14a和图14b是示出根据n型半导体层的厚度的发光图案的照片。
具体实施方式
在下文中，将参照附图详细地描述本发明的示例性实施例。通过示例的方式提供了下面将要描述的本发明的示例性实施例，使得本发明的构思能够充分地传达给本发明所属领域的技术人员。因此，本发明不限于这里阐述的示例性实施例，而是可以以许多不同的形式进行修改。在附图中，使用相似的附图标记来描述相似的组件，为了方便起见，可以夸大组件的宽度、长度、厚度等。
图1是描述根据本发明的示例性实施例的发光二极管的示意性布置图；图2a至图2c分别是为了描述根据本发明的示例性实施例的发光二极管而沿着图1中的线A-A、线B-B和线C-C截取的剖视图。此外，图3是描述发光二极管的半导体堆叠的放大剖视图。在图1中，位于半导体堆叠30下面的反射金属层31和中间绝缘层33由虚线表示。
参照图1至图3，发光二极管被构造为包括支撑基底41、半导体堆叠30、反射金属层31、中间绝缘层33、阻挡金属层35、上绝缘层47、n电极焊盘51、p电极焊盘53和电极延伸体51a。此外，发光二极管可以包括结合金属43。
支撑基底41不同于用于生长化合物半导体层的生长基底，而是附着到先前生长的化合物半导体层的二次基底。支撑基底41可以是导电基底，例如，金属基底或半导体基底，但不限于此。即，支撑基底也可以是诸如蓝宝石基底的绝缘基底。当支撑基底41是导电基底时，p电极焊盘53可以位于支撑基底41的下面，或者可以省略p电极焊盘53。
半导体堆叠30位于支撑基底41上，并且包括p型化合物半导体层29、活性层27和n型化合物半导体层25。这里，在半导体堆叠30中，类似于通常的垂直型发光二极管，p型化合物半导体层29与n型化合物半导体层25相比靠近支撑基底41。半导体堆叠30可以位于支撑基底41的部分区域上。即，支撑基底41与半导体堆叠30相比具有相对更宽的面积，并且位于由支撑基底41的边缘围绕的区域中。
n型化合物半导体层25、活性层27和p型化合物半导体层29中的每层可以由例如(Al,Ga,In)N半导体的III-N基化合物半导体制成。n型化合物半导体层25和p型化合物半导体层29中的每层可以由图3中示出的多层形成。
即，如图3中所示，n型化合物半导体层25可以包括n型接触层25a和超晶格层25b。n型接触层25a是电流从外部注入其中的n型半导体层，n型接触层25a具有相对高的掺杂浓度，例如，5×1018/cm3至7×1018/cm3的掺杂浓度。n型接触层25a可以具有粗糙化表面，包括粗糙化表面的n型接触层25a的总厚度在5μm至10μm的范围内。当n型接触层25a具有薄的厚度时，难以实现电流扩散。此外，当n型接触层25a具有10μm或更大的厚度时，n型接触层的结晶度劣化，并且发光二极管的正向电压增大。
可以形成超晶格层25b以减轻由相对厚的n型接触层25a导致的应变。可以通过交替地堆叠具有不同组成的(In)GaN层来形成超晶格层25b。例如，可以通过交替地堆叠InGaN层和GaN层来形成超晶格层25b，GaN层可以用Si掺杂。超晶格层25b的电阻率可以比n型接触层25a的电阻率相对高。
同时，活性层27可以具有单量子阱结构或多量子阱结构。例如，活性层27可以具有其中垒层和阱层交替堆叠的多量子阱结构，其中，垒层可以由GaN或InGaN制成，阱层可以由InGaN制成。
同时，p型化合物半导体层29可以包括电子阻挡层29a、空穴注入层29b、未掺杂层或低浓度掺杂层29c、p型接触层29d和高掺杂层29e。p型接触层29d是电流从外部注入其中的半导体层，并且可以欧姆接触反射金属层31。同时，当难以使反射金属层31直接欧姆接触p型接触层29d时，可以增加高掺杂层29e以使反射金属层31与p型接触层29d之间欧姆接触。高掺杂层29e可以用p型杂质以比p型接触层29d高的浓度掺杂，但不限于此。即，高掺杂层29e可以用n型杂质以高浓度掺杂。
同时，电子阻挡层29a用于限制活性层27中的电子，空穴注入层29b作为高掺杂层形成以将空穴注入到活性层27中。同时，形成未掺杂层或低掺杂层29c以恢复因空穴注入层29b的高浓度掺杂而劣化的结晶度，并且未掺杂层或低掺杂层29c阻碍空穴的移动以帮助电流在p型接触层29d中的扩散。
再次参照图2a至图2c，具有相对低的电阻的n型化合物半导体层25位于与支撑基底41相反的侧，从而粗糙化表面R可以容易地形成在n型化合物半导体层25的上表面上，其中，粗糙化表面R提高了在活性层27中产生的光的提取效率。
同时，p电极31和35可以位于p型化合物半导体层29和支撑基底41之间，并且可以包括反射金属层31和阻挡金属层35。反射金属层31位于半导体堆叠30和支撑基底41之间，并且欧姆接触p型化合物半导体层29，即，欧姆接触p型接触层29d或高掺杂层29e。反射金属层31可以包括诸如Ag的反射层。反射金属层31限制性地位于半导体堆叠30的下面。如图1中所示，反射金属层31可以由多个板形成，其中，多个板包括形成在它们之间的凹槽。半导体堆叠30通过凹槽暴露。
中间绝缘层33位于反射金属层31和支撑基底41之间，并且覆盖反射金属层31。中间绝缘层33可以覆盖反射金属层31，例如，覆盖多个板的边缘以及它们的侧面。中间绝缘层33接触半导体堆叠30的通过反射金属层31的凹槽暴露的表面，以防止电流在凹槽区域中流动。中间绝缘层33可以由氧化硅膜或氮化硅膜的单层或多层形成，并且可以是其中反射率不同的绝缘层（例如，SiO2/TiO2或SiO2/Nb2O5）重复地堆叠的分布式布拉格（Bragg）反射体。通过中间绝缘层33可以防止反射金属层31的侧面暴露至外部的现象。中间绝缘层33也可以位于半导体堆叠30的侧面的下面。因此，中间绝缘层33可以防止电流通过半导体堆叠30的侧面泄漏。
阻挡金属层35位于反射金属层31和支撑基底41之间，以覆盖反射金属层31。阻挡金属层35防止反射金属层31的金属材料（例如，Ag）的迁移，以保护反射金属层31。阻挡金属层35可以包括例如Ni层。阻挡金属层35也可以在中间绝缘层33下面覆盖中间绝缘层33，并且可以位于支撑基底41的整个表面上方。
同时，支撑基底41可以通过结合金属43结合到阻挡金属层35上。结合金属43可以由例如共晶接合的Au-Sn形成。可选择地，支撑基底41也可以使用例如镀覆技术形成在阻挡金属层35上。当支撑基底41是导电基底时，支撑基底41可以用作p电极焊盘。可选择地，当支撑基底41是绝缘基底时，p电极焊盘53可以形成在位于支撑基底41上的阻挡金属层35上。
同时，半导体堆叠30的上表面（即，n型化合物半导体层25的表面）可以具有粗糙化表面R和平坦表面。如图2a至图2c中所示，n电极焊盘51和电极延伸体51a位于平坦表面上。如所示出的，n电极焊盘51和电极延伸体51a可以限制性地位于平坦表面上，并且可以具有比平坦表面的宽度窄的宽度。因此，防止了因半导体堆叠30中产生的底切等导致的电极焊盘或电极延伸体剥离的现象，从而可以提高可靠性。同时，粗糙化表面R可以位于比平坦表面的位置稍低的位置处。即，粗糙化表面R可以位于比电极焊盘51和电极延伸体51a的位置低的位置处。
同时，n电极焊盘51位于半导体堆叠30上，并且具有从其延伸的电极延伸体51a。多个n电极焊盘51可以位于半导体堆叠30上，并且具有均从其延伸的电极延伸体51a。电极延伸体51a可以电连接到半导体堆叠30，并且直接接触n型化合物半导体层25，即，接触n型接触层25a。
n电极焊盘51也可以位于反射金属层31的凹槽区域上方。即，在n电极焊盘51下面不存在欧姆接触p型化合物半导体层29的反射金属层31。而是，中间绝缘层33位于n电极焊盘51的下面。此外，电极延伸体51a也位于反射金属层31的凹槽区域上方。如图1中所示，电极延伸体51a可以位于由多个板形成的反射金属层31中的多个板之间的那些区域上方。反射金属层31的凹槽区域（例如，多个板之间的区域）可以具有比电极延伸体51a的宽度宽的宽度。因此，可以防止电流在电极延伸体51a下方集中流动的现象。
同时，上绝缘层47设置在n电极焊盘51和半导体堆叠30之间。通过上绝缘层47可以防止电流从n电极焊盘51直接流至半导体堆叠30的现象。具体地讲，可以防止电流在n电极焊盘51下方集中的现象。此外，上绝缘层47覆盖粗糙化表面R。这里，上绝缘层47可以具有沿粗糙化表面R形成的凹凸表面。上绝缘层47的凹凸表面可以具有凸形。通过上绝缘层47的凹凸表面，可以减少在上绝缘层47的上表面上产生的全内反射。
上绝缘层47可以覆盖半导体堆叠30的侧面，以保护半导体堆叠30免受外部环境影响。此外，上绝缘层47可以具有暴露半导体堆叠30的开口，电极延伸体51a可以位于开口中以接触半导体堆叠30。
图4至图9是描述根据本发明的示例性实施例的发光二极管的制造方法的剖视图。其中，图4a是示出在基底21上生长半导体层之后的状态的示意性剖视图；图4b是为了描述半导体层而放大的半导体层的剖视图。剖视图对应于沿图1中的线A-A截取的剖视图。
参照图4a和图4b，在生长基底21上形成缓冲层23，在缓冲层23上形成包括n型半导体层25、活性层27和p型半导体层29的半导体堆叠30。生长基底21可以是蓝宝石基底，但不限于此。即，生长基底可以是其他异质基底，例如，硅基底。n型半导体层25和p型半导体层29中的每层可以由多层形成，如图4b中所示。此外，活性层27可以具有单量子阱结构或多量子阱结构。
缓冲层23可以包括成核层23a和高温缓冲层23b。成核层23a可以形成为诸如氮化镓、氮化铝等的氮化镓基材料层。此外，高温缓冲层23b可以由例如未掺杂的GaN制成。
此外，n型半导体层25可以包括如参照图3描述的n型接触层25a和超晶格层。n型接触层可以由例如GaN制成，超晶格层可以由例如GaN/InGaN或InGaN/InGaN制成。同时，p型半导体层29可以包括电子阻挡层29a、空穴注入层29b、未掺杂层或低掺杂层29c、p型接触层29d和高掺杂层29e。电子阻挡层29a可以由AlGaN制成，空穴注入层29b、未掺杂层或低掺杂层29c和p型接触层29d可以由例如GaN制成，高掺杂层29e可以由InGaN制成。高掺杂层29e也可以用n型杂质以及p型杂质以高浓度掺杂，以具有明显薄的厚度（小于1nm）。
化合物半导体层可以由III-N基化合物半导体制成，并且可以通过诸如金属有机化学气相沉积（MOCVD）工艺、分子束外延（MBE）工艺等的工艺生长在生长基底21上。
参照图5，在半导体堆叠30上形成反射金属层31。反射金属层31具有暴露半导体堆叠30的凹槽。例如，反射金属层31可以由多个板形成，其中，多个板包括形成在多个板之间的凹槽（见图1）。
然后，形成覆盖反射金属层31的中间绝缘层33。中间绝缘层33可以填充反射金属层中的凹槽并覆盖反射金属层的侧面和边缘。此外，中间绝缘层33可以具有暴露反射金属层31的开口。中间绝缘层33可以由氧化硅膜或氮化硅膜形成，并且可以是其中反射率不同的绝缘层重复地堆叠的分布式布拉格反射体。
在中间绝缘层33上形成阻挡金属层35。阻挡金属层35可以填充形成在中间绝缘层33中的开口，并且可以连接到反射金属层31。
参照图6，将支撑基底41附着到阻挡金属层35上。可以与半导体堆叠30分开地制造支撑基底41，然后通过结合金属43将支撑基底41结合到阻挡金属层35。可选择地，可以通过在阻挡金属层35上镀覆来形成支撑基底41。
然后，去除生长基底21。可以使用激光剥离（LLO）技术去除生长基底21。在去除生长基底21之后，还去除缓冲层23，从而暴露半导体堆叠30的n型半导体层25的表面。
参照图7，在暴露的n型半导体层25上形成掩模图案45。掩模图案45覆盖n型半导体层25的与反射金属层31的凹槽对应的区域，并且暴露除上述区域之外的区域。具体地讲，掩模图案45覆盖其中在后续工艺中将要形成n电极焊盘和电极延伸体的区域。掩模图案45可以由诸如光致抗蚀剂的聚合物制成。
然后，通过使用所述掩模作为蚀刻掩模对n型半导体层25的表面进行各向异性蚀刻来在n型半导体层25上形成粗糙化表面R。然后，去除掩模45。掩模45所在的n型半导体层25的表面保持为平坦表面。
同时，图案化半导体堆叠30，使得芯片分割区域形成并且中间绝缘层33被暴露。可以在形成粗糙化表面R之前或之后形成芯片分割区域。
参照图8，在其上形成有粗糙化表面R的n型半导体层25上形成上绝缘层47。上绝缘层47沿着粗糙化表面R形成，从而上绝缘层47具有与粗糙化表面R对应的凹凸表面。上绝缘层47覆盖其中将要形成n电极焊盘51的平坦表面。上绝缘层47也可以覆盖在芯片分割区域中暴露的半导体堆叠30的侧面。上绝缘层47具有开口47a，开口47a暴露其中将要形成电极延伸体51a的区域的平坦表面。此外，可以在上绝缘层47和中间绝缘层33中形成开口49a，阻挡金属层35可以通过开口49a暴露。当支撑基底41是导电基底时，可以省略形成开口49a的工艺。
然后，在上绝缘层47上形成n电极焊盘51，在开口47a中形成电极延伸体，并且在开口49a中形成p电极焊盘53。电极延伸体从n电极焊盘51延伸并电连接到半导体堆叠30。
然后，执行沿着芯片分割区域分割成单个芯片的工艺，从而完成发光二极管（见图2a）。
图9是描述根据本发明的另一示例性实施例的发光二极管的示意性布置图。
参照图9，除了进一步在半导体堆叠30上沿着边缘设置电极延伸体51a的不同之处之外，根据本实施例的发光二极管与参照图1至图3描述的发光二极管相似。因此，图1中的电极延伸体51a相互电连接。
沿垂直方向在电极延伸体51a下面不存在欧姆接触p型半导体层29的反射金属层31。而是，中间绝缘层33位于p型半导体层29的表面上。
根据本实施例，将电极延伸体添加到半导体堆叠30的边缘区域，从而能够进一步提高电流扩散性能。
（实验示例1）
为了检查根据掺杂浓度的电流扩散性能，在相同结构中改变n型接触层25a中的掺杂浓度的同时执行模拟。使用尺寸为1240μm×1240μm的垂直型发光二极管作为发光二极管。该发光二极管具有与图1的发光二极管的结构大体相似的结构；然而，其具有如图9中所示的网状电极延伸体51a以及多个n电极焊盘51和p电极焊盘53。这里，每个电极延伸体51a由Ti/Al/Ti/Au制成，并且具有10μm的宽度和1025nm的厚度，计算n接触电阻为50Ω/sq。同时，n接触层25a具有3μm的厚度以及根据载流子的浓度和迁移率推导出的电阻率。同时，超晶格层25b具有其中堆叠有二十对2nm InGaN和2nm GaN的结构，仅GaN层用Si以1.1×1019/cm3的浓度掺杂，从而其具有0.725Ωcm的电阻率。同时，活性层27具有多量子阱结构和60nm的厚度，p-AlGaN29a具有20nm的厚度和3.6Ωcm的电阻率，p-GaN空穴注入层29b具有20nm的厚度和8.6×1017/cm3的载流子浓度，未掺杂层29c具有45nm的厚度和0.725Ωcm的电阻率，p型接触层29d具有65nm的厚度和1.6×1018/cm3的载流子浓度，计算p接触电阻为1632Ω/sq。在350mA的驱动电流下执行模拟。
图10a至图10d是示出根据Si掺杂浓度的发光图案的模拟结果的图。其中，图10a、图10b、图10c和图10d分别示出了在n型接触层25a中的硅掺杂浓度分别为1×1018/cm3、5×1018/cm3、6×1018/cm3和1×1019/cm3的情况下的发光图案。
参照图10a至图10d，可理解的是，随着掺杂浓度从1×1018/cm3增大至5×1018/cm3，发光区域增大。同时，在5×1018/cm3和6×1018/cm3的掺杂浓度下，发光图案几乎彼此相似。同时，在掺杂浓度增大至1×1019/cm3的情况下，发光图案与掺杂浓度为1×1018/cm3的情况下的发光图案相似。
同时，表1中总结了根据掺杂浓度的光输出、正向电压和活性层中的电流密度的标准偏差。
表1
Figure BDA00003427249000121
参照表1，观察到，随着Si掺杂浓度增大，总光输出增加，正向电压减小，活性层中的电流密度的标准偏差减小。然而，当掺杂浓度增大至1×1019/cm3时，总光输出再次降低，正向电压增大，标准偏差增大。
根据以上模拟结果，在n型接触层25a中的掺杂浓度为6×1018/cm3的情况下，发光图案、光输出、正向电压和标准偏差都优异，并且即使在n型接触层25a中的掺杂浓度为5×1018/cm3的情况下，发光图案、光输出、正向电压和标准偏差也与n型接触层25a中的掺杂浓度为6×1018/cm3的情况下相似。因此，预计在n型接触层中的掺杂浓度在5×1018/cm3至7×1018/cm3范围的情况下可以获得良好的结果。然而，如图10a至图10d中的照片所示，在如上所述的仅通过控制掺杂浓度来获得良好的电流扩散方面存在限制。
（实验示例2）
为了检查根据n型接触层的厚度的电流扩散性能，在相同结构中改变n型接触层25a的厚度的同时执行模拟。N型接触层25a的掺杂浓度为5×1018/cm3，所有其他条件与实验示例1中的条件相同，仅改变n型接触层25a的厚度。
图11a至图11c是示出根据n型接触层的厚度的发光图案的模拟结果的图。图11a、图11b和图11c分别示出了n型接触层25a的厚度分别为3μm、5μm和10μm的情况下的发光图案。
参照图11，可理解的是，与n型接触层25a的厚度为3μm的情况相比，在n型接触层25a的厚度为5μm的情况下和在n型接触层25a的厚度为10μm的情况下，发光区域增大。具体地讲，可理解的是，在n型接触层25a的厚度为10μm的情况下，在几乎整个区域上均匀地发射光。
同时，表2中总结了根据n型接触层的厚度的光输出、正向电压和活性层中的电流密度的标准偏差。
表2
参照表2，观察到，随着n型接触层的厚度增大，总光输出增加，正向电压减小，活性层中的电流密度的标准偏差减小。
因此，将n型接触层25a相对增厚至5μm或更大的厚度，从而能够增大发光区域，增加光输出，减小正向电压和活性层中的电流密度的标准偏差。
图12是描述根据本发明的又一示例性实施例的发光二极管的示意性放大剖视图。与参照图1至图3描述的发光二极管相似，根据本实施例的发光二极管可以被构造为包括支撑基底41、半导体堆叠30、反射金属层31、中间绝缘层33、阻挡金属层35、上绝缘层47、n电极焊盘51、p电极焊盘53、电极延伸体51a和结合金属43。这里，为了避免重复的描述，将省略对与上述发光二极管的组件相同的组件的详细描述。
参照图12，n型化合物半导体层25和p型化合物半导体层29中的每层可以由多层形成，如图12中所示。即，n型化合物半导体层25可以包括n型接触层25a、第一恢复层（recovering layer）25b、电子补充层25c、第二恢复层25d、电子注入层25e和超晶格层25f。n型接触层25a为电流从外部注入至其中的n型半导体层，n型接触层25a可以具有高的掺杂浓度，例如，4×1018/cm3至9×1018/cm3的掺杂浓度。n型接触层25a可以具有粗糙化表面，包括粗糙化表面的n型接触层25a的总厚度可在4.5μm至10μm的范围内。当n型接触层25a具有薄的厚度时，可靠性因电流拥挤而劣化。此外，当n型接触层25a具有10μm或更大的厚度时，n型接触层的结晶度劣化，发光二极管的正向电压增大。
同时，第一恢复层25b可以接触n型接触层25a，并且与n型接触层25a相比可以是相对低掺杂层或未掺杂层。第一恢复层25b阻碍电子沿垂直方向前进，以帮助电流在n型接触层25a中扩散。第一恢复层25b的厚度可以比电子可隧穿时的厚度要厚。然而，当第一恢复层25b具有过厚的厚度时，正向电压会增大。因此，第一恢复层25b可以具有100nm至200nm的厚度。
同时，电子补充层25c在具有相对高的电阻率的第一恢复层25b和第二恢复层25d之间补充电子，以减轻发光二极管的正向电压的增大。电子补充层25c可以以比第一恢复层25b相对更高的浓度掺杂，并且可以具有比第一恢复层25b相对更薄的厚度，例如，10nm至20nm的厚度。
第二恢复层25d可以是与第一恢复层25b相似的低浓度掺杂层或未掺杂层，并且可具有100nm至200nm的厚度。除了第一恢复层25b之外形成第二恢复层25d，以提高活性层27的结晶度。因此，如果需要，则可以省略第二恢复层25d。
同时，电子注入层25e是将电子注入到活性层27中的层，它形成为高掺杂层，这与n型接触层25a相似。电子注入层25e可以形成为具有例如10nm至30nm的厚度。
可以形成超晶格层25f，以减轻由相对厚的n型接触层25a导致的应变。可以通过交替地堆叠具有不同组成的(In)GaN层来形成超晶格层25f。
同时，p型化合物半导体层29可以包括电子阻挡层29a、空穴注入层29b、未掺杂层或低掺杂层29c和p型接触层29d。p型接触层29d是电流从外部注入到其中的半导体层，并且欧姆接触反射金属层31。同时，当难以使反射金属层31直接欧姆接触p型接触层29d时，可以增加高掺杂层（未示出）以使反射金属层31与p型接触层29d之间欧姆接触。
图13a和图13b分别是描述根据本发明的示例性实施例的发光二极管的制造方法的剖视图，其中，图13a是示出在基底21中生长半导体层之后的状态的剖视图，图13b是放大的半导体层的剖视图以描述半导体层。剖视图对应于沿图1中的线A-A截取的剖视图。
参照图13a和图13b，如参照图4a和图4b所描述的，在生长基底21上形成缓冲层23，在缓冲层23上形成包括n型半导体层25、活性层27和p型半导体层29的半导体堆叠30。n型半导体层25和p型半导体层29中的每层可以由多层形成，如图13b中所示。
如参照图12所描述的，n型半导体层25可以包括n型接触层25a、第一恢复层25b、电子补充层25c、第二恢复层25d、电子注入层25e和超晶格层25f。n型接触层、第一恢复层、电子补充层、第二恢复层和电子注入层可以由例如GaN制成，超晶格层可以由例如GaN/InGaN或InGaN/InGaN制成。同时，p型半导体层29可以包括电子阻挡层29a、空穴注入层29b、未掺杂层或低掺杂层29c和p型接触层29d。形成第一恢复层25b，以恢复由于以高浓度掺杂的n型接触层25a相对变厚而劣化的结晶度。
然后，通过参照图5至图8所描述的工艺完成发光二极管（见图2a）。
根据本实施例的发光二极管的半导体堆叠30也可以被应用到关于图9描述的发光二极管。
图14a和图14b是示出根据n型接触层25a的厚度的发光图案的照片。其中，图14a示出了在n型接触层25a具有3.5μm的厚度的情况下的发光图案（对比示例）；图14b示出了在n型接触层25a具有5μm的厚度的情况下的发光图案（发明示例）。同时，在所有其他条件相同的情况下制造尺寸为1200μm×1200μm的发光二极管，并形成如图9中所示的电极延伸体51a。
在图14a的情况下，可理解的是，主要在电极延伸体的附近发射光，并且光输出在电极延伸体围绕的中心区域中相对低。另一方面，在图14b中的情况下，可理解的是，在电极延伸体围绕的中心区域与电极延伸体附近的区域之间，光输出没有产生多大的不同。
同时，针对上述发光二极管，测试光输出根据施加700mA的加速电流（accelerating current）所持续的时间的可靠性。表3中总结了测试的结果。在350mA的电流下测量光输出，并且基于测量加速电流之前的光输出以百分比表示光输出的减小。在350mA的测量条件下，在对比示例和发明示例之间，测量加速电流之前的光输出没有区别。
表3
Figure BDA00003427249000161
参照表3，在对比示例和发明示例二者中，随着施加加速电流，光输出趋向于减小。然而，可理解的是，与根据对比示例的发光二极管相比，在根据发明示例的发光二极管中，光输出的减小明显变慢，并且在相同的时间过后，根据对比示例的发光二极管中的光输出的减小是根据发明示例的发光二极管的大约两倍大。
从以上结果可理解的是，通过增加n型接触层的厚度提高了发光二极管的可靠性，预计这是由于电流扩散性能得到改善而引起的。

Claims (21)

1.一种发光二极管，所述发光二极管包括：
支撑基底；
半导体堆叠，位于支撑基底上方，并且包括p型化合物半导体层、活性层和n型化合物半导体层；
反射金属层，位于支撑基底和半导体堆叠之间以欧姆接触半导体堆叠的p型化合物半导体层，并且具有暴露半导体堆叠的凹槽；
第一电极焊盘，位于半导体堆叠的n型化合物半导体层上；
电极延伸体，从第一电极焊盘延伸，并且位于凹槽区域上方；以及
上绝缘层，设置在第一电极焊盘和半导体堆叠之间，
其中，n型化合物半导体层包括n型接触层，
n型接触层具有5×1018/cm3至7×1018/cm3的Si掺杂浓度和范围为5μm至10μm的厚度。
2.根据权利要求1所述的发光二极管，其中，n型化合物半导体层还包括设置在n型接触层和活性层之间的超晶格层。
3.根据权利要求2所述的发光二极管，其中，超晶格层具有其中InGaN层和GaN层交替地堆叠的结构。
4.根据权利要求3所述的发光二极管，其中，超晶格层的电阻率大于n型接触层的电阻率。
5.根据权利要求1所述的发光二极管，所述发光二极管还包括中间绝缘层，中间绝缘层接触在反射金属层的凹槽中暴露的半导体堆叠的表面。
6.根据权利要求5所述的发光二极管，所述发光二极管还包括阻挡金属层，阻挡金属层位于反射金属层和支撑基底之间以覆盖反射金属层。
7.根据权利要求6所述的发光二极管，其中，反射金属层由多个板形成。
8.根据权利要求1所述的发光二极管，其中，半导体堆叠具有粗糙化表面，
上绝缘层覆盖粗糙化表面，并且具有沿粗糙化表面形成的凹凸表面。
9.根据权利要求8所述的发光二极管，其中，半导体堆叠具有平坦表面，第一电极焊盘和电极延伸体位于平坦表面上。
10.根据权利要求9所述的发光二极管，其中，电极延伸体接触半导体堆叠的平坦表面。
11.一种发光二极管，所述发光二极管包括：
支撑基底；
半导体堆叠，位于支撑基底上方，并且包括p型化合物半导体层、活性层和n型化合物半导体层；
反射金属层，位于支撑基底和半导体堆叠之间以欧姆接触半导体堆叠的p型化合物半导体层，并且具有暴露半导体堆叠的凹槽；
第一电极焊盘，位于半导体堆叠的n型化合物半导体层上；
电极延伸体，从第一电极焊盘延伸，并且位于凹槽区域上方；
上绝缘层，设置在第一电极焊盘和半导体堆叠之间，
其中，n型化合物半导体层包括n型接触层和第一恢复层，第一恢复层位于n型接触层和活性层之间以接触n型接触层，
第一恢复层是掺杂浓度低于n型接触层的掺杂浓度的未掺杂层或低掺杂层，
n型接触层具有范围为4.5μm至10μm的厚度。
12.根据权利要求11所述的发光二极管，其中，第一恢复层具有范围为100nm至200nm的厚度。
13.根据权利要求12所述的发光二极管，所述发光二极管还包括设置在第一恢复层和活性层之间的电子注入层。
14.根据权利要求13所述的发光二极管，所述发光二极管还包括：
第二恢复层，设置在第一恢复层和电子补充层之间；以及
电子补充层，设置在第一恢复层和第二恢复层之间。
15.根据权利要求14所述的发光二极管，所述发光二极管还包括设置在电子注入层和活性层之间的超晶格层。
16.根据权利要求11所述的发光二极管，所述发光二极管还包括中间绝缘层，中间绝缘层接触在反射金属层的凹槽中暴露的半导体堆叠的表面。
17.根据权利要求16所述的发光二极管，所述发光二极管还包括阻挡金属层，阻挡金属层位于反射金属层和支撑基底之间以覆盖反射金属层。
18.根据权利要求17所述的发光二极管，其中，反射金属层由多个板形成。
19.根据权利要求11所述的发光二极管，其中，半导体堆叠具有粗糙化表面，
上绝缘层覆盖粗糙化表面，并且具有沿粗糙化表面形成的凹凸表面。
20.根据权利要求19所述的发光二极管，其中，半导体堆叠具有平坦表面，第一电极焊盘和电极延伸体位于平坦表面上。
21.根据权利要求20所述的发光二极管，其中，电极延伸体接触半导体堆叠的平坦表面。
CN201180063314.0A 2010-12-28 2011-12-06 高效发光二极管 Active CN103283045B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020100136879A KR101773582B1 (ko) 2010-12-28 2010-12-28 고효율 발광 다이오드
KR10-2010-0136879 2010-12-28
KR10-2011-0001633 2011-01-07
KR1020110001633A KR101239849B1 (ko) 2011-01-07 2011-01-07 고효율 발광 다이오드
PCT/KR2011/009389 WO2012091311A2 (en) 2010-12-28 2011-12-06 High efficiency light emitting diode

Publications (2)

Publication Number Publication Date
CN103283045A true CN103283045A (zh) 2013-09-04
CN103283045B CN103283045B (zh) 2016-08-17

Family

ID=46383617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180063314.0A Active CN103283045B (zh) 2010-12-28 2011-12-06 高效发光二极管

Country Status (3)

Country Link
US (1) US9136432B2 (zh)
CN (1) CN103283045B (zh)
WO (1) WO2012091311A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221592A (zh) * 2016-03-22 2017-09-29 日亚化学工业株式会社 发光元件
CN110993766A (zh) * 2015-02-17 2020-04-10 新世纪光电股份有限公司 发光元件
CN112531080A (zh) * 2020-11-30 2021-03-19 錼创显示科技股份有限公司 微型发光二极管
WO2021115470A1 (zh) * 2019-12-13 2021-06-17 深圳第三代半导体研究院 一种发光二极管
CN114242862A (zh) * 2021-12-22 2022-03-25 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
US9577146B2 (en) * 2015-04-24 2017-02-21 Epistar Corporation Light-emitting element
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
JP6912731B2 (ja) * 2018-07-31 2021-08-04 日亜化学工業株式会社 半導体発光素子
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250546A (zh) * 1997-03-19 2000-04-12 夏普株式会社 半导体发光元件
CN1613156A (zh) * 2002-01-28 2005-05-04 日亚化学工业株式会社 具有支持衬底的氮化物半导体器件及其制造方法
CN101431141A (zh) * 2007-09-14 2009-05-13 夏普株式会社 氮化物半导体发光器件
WO2010092781A1 (ja) * 2009-02-10 2010-08-19 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900476B2 (en) * 2001-11-30 2005-05-31 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component
ATE425557T1 (de) 2002-05-15 2009-03-15 Panasonic Corp Lichtemittierendes halbleiterelement und zugehöriges produktionsverfahren
JP4805831B2 (ja) * 2004-03-18 2011-11-02 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
JP4999696B2 (ja) 2004-10-22 2012-08-15 ソウル オプト デバイス カンパニー リミテッド ＧａＮ系化合物半導体発光素子及びその製造方法
KR101203137B1 (ko) * 2004-10-22 2012-11-20 학교법인 포항공과대학교 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
JP2007158131A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体光素子
US7786491B2 (en) * 2006-02-02 2010-08-31 Panasonic Corporation Semiconductor light-emitting device comprising a plurality of semiconductor layers
CN101222015B (zh) * 2008-01-19 2010-05-12 鹤山丽得电子实业有限公司 发光二极管、具有其的封装结构及其制造方法
KR101014136B1 (ko) 2009-02-17 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5725927B2 (ja) * 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
TW201208114A (en) * 2010-08-02 2012-02-16 Foxsemicon Integrated Tech Inc Lighting-emitting diode structure
WO2013095037A1 (ko) * 2011-12-23 2013-06-27 서울옵토디바이스(주) 발광다이오드 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250546A (zh) * 1997-03-19 2000-04-12 夏普株式会社 半导体发光元件
CN1613156A (zh) * 2002-01-28 2005-05-04 日亚化学工业株式会社 具有支持衬底的氮化物半导体器件及其制造方法
CN101431141A (zh) * 2007-09-14 2009-05-13 夏普株式会社 氮化物半导体发光器件
WO2010092781A1 (ja) * 2009-02-10 2010-08-19 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993766A (zh) * 2015-02-17 2020-04-10 新世纪光电股份有限公司 发光元件
CN107221592A (zh) * 2016-03-22 2017-09-29 日亚化学工业株式会社 发光元件
CN107221592B (zh) * 2016-03-22 2021-07-27 日亚化学工业株式会社 发光元件
WO2021115470A1 (zh) * 2019-12-13 2021-06-17 深圳第三代半导体研究院 一种发光二极管
CN112531080A (zh) * 2020-11-30 2021-03-19 錼创显示科技股份有限公司 微型发光二极管
CN112531080B (zh) * 2020-11-30 2023-12-15 錼创显示科技股份有限公司 微型发光二极管
CN114242862A (zh) * 2021-12-22 2022-03-25 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法
CN114242862B (zh) * 2021-12-22 2024-02-27 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法

Also Published As

Publication number Publication date
CN103283045B (zh) 2016-08-17
US20130292645A1 (en) 2013-11-07
WO2012091311A2 (en) 2012-07-05
US9136432B2 (en) 2015-09-15
WO2012091311A3 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
CN103283045A (zh) 高效发光二极管
US7816700B2 (en) Light emitting diode employing an array of nanorods and method of fabricating the same
JP4978014B2 (ja) 半導体発光装置及びその製造方法
CN104011886B (zh) 发光二极管及其制造方法
CN100563033C (zh) 具有低阻抗欧姆接触的ⅲa族氮化物半导体器件
CN101656287B (zh) 发光二极管装置及其形成方法
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
KR20060095690A (ko) 수직구조 질화물 반도체 발광소자
JP2010537408A (ja) マイクロピクセル紫外発光ダイオード
CN103650173A (zh) 半导体发光器件
US9231165B2 (en) Light-emitting diode chip
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
CN110265516B (zh) 一种深紫外led芯片及其制备方法
TW201417338A (zh) 半導體發光元件
CN103066176A (zh) 氮化物半导体发光装置
CN113594329A (zh) 一种抑制SRH非辐射复合的Micro LED器件及制备方法
JP4178410B2 (ja) 半導体発光素子
KR101749154B1 (ko) 발광 다이오드 칩 및 이의 제조방법
KR20080030042A (ko) 질화물 다층 양자 웰을 가지는 나노막대 어레이 구조의발광 다이오드
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR101773582B1 (ko) 고효율 발광 다이오드
KR101239849B1 (ko) 고효율 발광 다이오드
KR100618288B1 (ko) 터널링 층위에 제1 오믹 전극을 형성한 질화물 반도체 발광다이오드
US20230154902A1 (en) Semiconductor structure and manufacturing method therefor
KR20120079730A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: South Korea Gyeonggi Do Anshan City

Applicant after: Seoul Weiaoshi Co., Ltd.

Address before: South Korea Gyeonggi Do Anshan City

Applicant before: Seoul OPTO Device Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SEOUL OPTO DEVICE CO., LTD. TO: SEOUL WEIAOSHI CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant