CN113228283A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN113228283A
CN113228283A CN201980082200.7A CN201980082200A CN113228283A CN 113228283 A CN113228283 A CN 113228283A CN 201980082200 A CN201980082200 A CN 201980082200A CN 113228283 A CN113228283 A CN 113228283A
Authority
CN
China
Prior art keywords
layer
electrode
disposed
sub
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980082200.7A
Other languages
English (en)
Inventor
孔兑辰
金明姬
李熙根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113228283A publication Critical patent/CN113228283A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本发明的一个实施方式的显示装置包括：基础层，包括显示区域和非显示区域；以及多个像素，设置在显示区域中并且各自包括多个子像素。每个子像素包括像素电路层和设置在像素电路层上的显示元件层。显示元件层包括：分隔壁，设置在每个子像素中；堤部，设置在彼此相邻的子像素之间；第一电极和第二电极，设置在分隔壁上并且设置成彼此间隔开；反射图案，设置在堤部上；以及至少一个发光元件，设置在第一电极和第二电极之间以发射光。

Description

显示装置及其制造方法
技术领域
本公开的各种实施方式涉及一种显示装置，并且更具体地，涉及一种包括超小型发光元件的显示装置和一种制造该显示装置的方法。
背景技术
即使在恶劣的环境条件下，发光元件也可以具有相对令人满意的耐用性，并且在寿命和亮度方面具有优异的性能。近来，对将这种发光元件应用于各种显示装置的技术的研究明显已越来越活跃。
作为这种研究的一部分，正在开发使用无机晶体结构(例如，通过生长基于氮化物的半导体而获得的结构)来制造具有与微米级或纳米级对应的小尺寸的LED的技术。
发明内容
技术问题
本公开的各种实施方式涉及具有增强的光效率的显示装置以及制造该显示装置的方法。
技术方案
根据本公开的实施方式的显示装置可以包括：基础层，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，并且各自包括多个子像素。子像素中的每个可以包括像素电路层和设置在像素电路层上的显示元件层。显示元件层可以包括：分隔壁，设置在子像素中的每个中；堤部，设置在彼此相邻的子像素之间；第一电极和第二电极，设置在分隔壁上并且设置成彼此间隔开；反射图案，设置在堤部上；以及至少一个发光元件，设置在第一电极和第二电极之间并且配置成发射光。
在实施方式中，反射图案可以具有包围堤部的上表面和侧表面的结构。
在实施方式中，分隔壁可以设置在堤部和发光元件之间。
在实施方式中，堤部和分隔壁可以包括设置在相同的层上的相同材料。
在实施方式中，分隔壁和堤部可以设置在相应的不同层上。
在实施方式中，第一电极和第二电极可以包括设置在与其上设置有反射图案的层相同的层上的相同材料。
在实施方式中，第一电极和第二电极可以设置在与其上设置有反射图案的层不同的层上。
在实施方式中，像素电路层可以包括：至少一个晶体管，设置在基础层上；以及钝化层，设置在晶体管上。
在实施方式中，钝化层与分隔壁和堤部可以一体地形成。
在实施方式中，子像素可以包括光转换图案层，其中光转换图案层设置在由堤部限定的空间中，并且包括将光转换为特定颜色的光的颜色转换颗粒。
在实施方式中，显示装置可以包括设置在光转换图案层上以与显示区域重叠的封盖层。
在实施方式中，光转换图案层还可以包括滤色器。
根据本公开的实施方式的制造显示装置的方法可以包括：提供包括多个子像素的基础层；以及在基础层上形成像素电路层，在像素电路层上形成显示元件层。形成显示元件层包括：在子像素中的每个中形成分隔壁；在彼此相邻的子像素之间形成堤部；在分隔壁上形成彼此间隔开的第一电极和第二电极；在堤部上形成反射图案；以及形成至少一个发光元件，发光元件设置在第一电极和第二电极之间并且配置成发射光。
在实施方式中，形成反射图案可以包括：形成反射图案使得反射图案包围堤部的上表面和侧表面。
在实施方式中，可以通过相同的工艺在相同的层上形成分隔壁和堤部。
在实施方式中，可以通过相应的不同工艺在相应的不同层上形成分隔壁和堤部。
在实施方式中，可以通过与形成反射图案的工艺相同的工艺在相同的层上形成第一电极和第二电极。
在实施方式中，可以通过与形成反射图案的工艺不同的工艺在与反射图案不同的层上形成第一电极和第二电极。
在实施方式中，形成至少一个发光元件可以包括：通过分别向第一电极和第二电极施加相应的对准电压，使至少一个发光元件对准在第一电极和第二电极之间。
在实施方式中，所述方法还可以包括在由子像素中的堤部限定的空间中形成光转换图案层，光转换图案层包括将光转换为特定颜色的光的颜色转换颗粒。
有益效果
根据本公开的显示装置和制造该显示装置的方法可以具有以下效果。
首先，从发光元件发射的光可以通过设置在堤部上的反射图案朝向封盖层反射。因此，可以提高光效率。
第二，像素电路层、显示元件层和光转换图案层全部设置在基础层上。因此，缩短了从发光元件发射的光沿其穿过封盖层发射到外部的光路径，从而可以最小化光损失。
附图说明
图1是示出根据本公开的实施方式的发光元件的立体图。
图2示出了根据本公开的实施方式的显示装置，并且是示出了使用图1中所示的发光元件作为发光源的显示装置的示意性平面图。
图3a至图3d是示出根据各种实施方式的图2的显示装置的单位发光区域的示例的电路图。
图4a是示意性地示出包括在图2中所示的像素中的一个中的第一子像素至第三子像素的平面图。
图4b是示出图4a的堤部和反射图案的图。
图5是沿着图4a的线I-I'截取的剖视图。
图6a至图6c示意性地示出了根据本公开的实施方式的显示装置，并且是对应于图4a的线I-I'的剖视图。
图7示出了根据本公开的实施方式的显示装置，并且是示出了将光转换图案层联接到图5a的显示装置的结构的示意性剖视图。
图8a至图8k是顺序地示出制造图5的显示装置的方法的剖视图。
图9a和图9b是示出根据本公开的实施方式的显示装置的剖视图，并且是对应于图4a的线I-I'的剖视图。
具体实施方式
相同的部件将由相同的附图标记表示。此外，应注意的是，仅为了便于描述和清楚，附图的部件的厚度、比例和尺寸可能被夸大。术语“和/或”可以包括相关所列项中的一个或多个的任何和所有组合。
将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。在本公开中，单数形式旨在也包括复数形式，除非上下文另有清楚地指示。
此外，术语“之下”、“下方”、“上方”、“上”等在本文中用于说明在附图中示出的一个或多个部件之间的关系。这些术语可以是描述附图中的部件的位置的相对术语，但是部件的位置不限于此。
还将理解的是，当在本说明书中使用时，术语“包含”、“包括”、“具有”等表示所陈述的特征、整体、步骤、操作、元件、部件和/或其组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
图1是示出根据本公开的实施方式的发光元件的立体图。
如图1中所示，根据本公开的实施方式的发光元件LD可以包括第一导电半导体层11、第二导电半导体层13、以及插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。
例如，发光元件LD可以具有通过连续地堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的结构。发光元件LD可以设置成在一个方向上延伸的棒形状。这里，词语“棒形状”可以包括在纵向方向(L)上延伸的棒状形状或杆状形状(即，具有大于1的纵横比)。
发光元件LD可以具有通过在发光元件LD的纵向方向(L)上连续地堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的棒形状，并且基于有源层12具有第一端和第二端。第一导电半导体层11和第二导电半导体层13中的一个可以设置在发光元件LD的第一端上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端上。
发光元件LD可以制造成小尺寸，其具有对应于例如微米级或纳米级尺寸的直径和/或长度。然而，根据本公开的实施方式的发光元件LD的尺寸不限于此，并且可以改变发光元件LD的尺寸以满足向其应用发光元件LD的显示装置的要求。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有第一导电掺杂剂(诸如，Si、Ge或Sn)。形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由各种其它材料形成。
有源层12可以形成在第一导电半导体层11上，并且具有单量子阱结构或多量子阱结构。根据本公开的实施方式，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12上和/或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。此外，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12。
如果将具有预定电压或更大电压的电场施加到发光元件LD的相对端，则发光元件LD通过电子-空穴对在有源层12中的耦合的来发光。
第二导电半导体层13可以设置在有源层12上并且包括与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlNh和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由多种其它材料形成。
根据本公开的实施方式，发光元件LD不仅可以包括第一导电半导体层11、有源层12和第二导电半导体层13，而且还可以包括设置在每层上和/或每层之下的荧光层、另一有源层、另一半导体层、和/或电极层。例如，发光元件LD可以包括设置在第二导电半导体层13上的电极层。
发光元件LD还可以包括绝缘膜14。在本公开的实施方式中，绝缘膜14可以被省略，或者可以被设置为仅覆盖第一导电半导体层11、有源层12和第二导电半导体层13中的一些。
例如，绝缘膜14可以设置在发光元件LD的除其相对端之外的一部分上，从而可以暴露发光元件LD的相对端。虽然在图1中示出了绝缘膜14(为了说明，已从绝缘膜14去除了其一部分)，但是发光元件LD可以形成为使得其圆柱形主体的整个侧表面被绝缘膜14包围。
绝缘膜14可以设置成包围第一导电半导体层11、有源层12和/或第二导电半导体层13的外周表面的至少一部分。例如，绝缘膜14可以设置成至少包围有源层12的外周表面。
根据本公开的实施方式，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由SiO2、Si3N4、Al2O3和TiO2构成的组中的至少一种绝缘材料，但本公开不限于此。换言之，可以使用具有绝缘特性的各种材料。
如果绝缘膜14设置在发光元件LD上，则可以防止有源层12与第一电极和/或第二电极(未示出)短路。
由于绝缘层14，发光元件LD的表面上的缺陷的发生可以最小化，由此可以改善发光元件LD的寿命和效率。在多个发光元件LD设置成彼此紧密接触的情况下，绝缘层14可以防止在彼此相邻的发光元件LD之间发生不期望的短路。
发光元件LD可以用作用于多种显示装置的光源。例如，发光元件LD可以用在照明装置或自发射显示装置中。
在下文中，将详细描述根据本公开的实施方式的包括发光元件LD的显示装置。
图2示出了根据本公开的实施方式的显示装置，并且是示出了使用图1中所示的发光元件作为发光源的显示装置的示意性平面图。
为了说明，图2示意性地示出了显示装置的结构，其侧重于在其上显示图像的显示区域DA。在一些实施方式中，虽然未示出，但是在显示装置中可以进一步设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条信号线。
参照图1和图2，根据本公开的实施方式的显示装置可以包括：基础层BSL；多个像素PXL，设置在基础层BSL上并且各自包括至少一个发光元件LD；驱动器(未示出)，设置在基础层BSL上并且配置成驱动像素PXL；以及线部件(未示出)，设置成将像素PXL与驱动器联接。
根据驱动发光元件LD的方法，显示装置可以分为无源矩阵型显示装置和有源矩阵型显示装置。在显示装置实施为有源矩阵型的情况下，像素PXL中的每个可以包括配置成控制待提供给发光元件LD的电流的量的驱动晶体管、以及配置成向驱动晶体管传输数据信号的开关晶体管。
近来，考虑到分辨率、对比度和工作速度，能够选择性地接通每个像素PXL的有源矩阵型显示装置已经成为主流。然而，本公开不限于此。例如，像素PXL可以被分组接通的无源矩阵型显示装置也可以采用用于驱动发光元件LD的部件(例如，第一电极和第二电极)。
基础层BSL可以是显示装置的衬底，并且包括显示区域DA和非显示区域NDA。显示区域DA可以是在其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是在其中设置有用于驱动像素PXL的驱动器和用于将像素PXL联接到驱动器的线部件中的一些的区域。
虽然在附图中示出了显示区域DA设置在显示装置的中央区域中且非显示区域NDA设置在显示装置的周边区域中以包围显示区域DA的示例，但是本公开不限于此，并且其位置可以被改变。
显示区域DA可以具有多种形状。例如，显示区域DA可以设置成多种形式，诸如包括由线性线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等、以及包括由线性线和曲线形成的边的半圆形、半椭圆形等。非显示区域NDA可以设置在显示区域DA的至少一侧上。虽然在附图中示出了非显示区域NDA包围显示区域DA的结构，但是本公开不限于此。
基础层BSL可以是刚性衬底或柔性衬底，并且本公开不限于此。例如，基础层BSL可以是由玻璃或增强玻璃制成的刚性衬底，或可以是由通过塑料或金属制成的薄膜形成的柔性衬底。此外，基础层BSL可以是透明衬底，但不限于此。此外，基础层BSL可以是半透明衬底、不透明衬底或反射衬底。
像素PXL可以在基础层BSL上设置在显示区域DA中。像素PXL中的每个表示用于显示图像的最小单元，并且可以设置多个像素。
像素PXL中的每个可以包括发光元件LD，其配置成响应于扫描信号和数据信号而被驱动。发光元件LD可以具有对应于纳米级或微米级的小尺寸，并且与设置成与之相邻的发光元件LD并联联接。发光元件LD可以形成相应像素PXL的光源。
此外，像素PXL中的每个可以包括多个子像素SP1、SP2和SP3。例如，每个像素PXL可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3，其配置成发射不同颜色的光。例如，第一子像素SP1可以是配置成发射红光的红色子像素，第二子像素SP2可以是配置成发射绿光的绿色子像素，并且第三子像素SP3可以是配置成发射蓝光的蓝色子像素。然而，形成每个像素PXL的子像素的颜色、类型和/或数量不限于上述示例。
虽然图2示出像素PXL以矩阵的形式在第一方向DR1和不同于第一方向DR1的第二方向DR2上设置在显示区域DA中，但是像素PXL的设置可以以不同的方式改变，而不限于上述示例。此外，像素PXL中的每个的多个子像素的设置也可以以不同的方式改变。
驱动器可以通过线部件向每个像素PXL提供驱动信号，并且从而控制像素PXL的操作。在图2中，为了便于说明，省略了线部件。
驱动器可以包括：扫描驱动器，其配置成通过扫描线向像素PXL提供扫描信号；发射驱动器，其配置成通过发射控制线向像素PXL提供发射控制信号；数据驱动器，其配置成通过数据线向像素PXL提供数据信号；以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图3a至图3d是示出根据各种实施方式的图2的显示装置的单位发光区域的示例的电路图。
参照图3a至图3d，第一子像素至第三子像素中的每个可以配置成有源像素。然而，第一子像素至第三子像素中的每个的类型、配置和/或驱动方法没有特别限制。例如，第一子像素至第三子像素中的每个可以配置成可具有各种已知结构的无源显示装置或有源显示装置的像素。
此外，参照图3a至图3d，第一子像素至第三子像素可以具有基本上相同的结构或类似的结构。在下文中，为了方便，将对第一子像素至第三子像素中的第一子像素进行描述作为代表性示例。
参照图1、图2和图3a，第一子像素SP1可以包括发射区域EMA和像素驱动电路144，发射区域EMA配置成生成具有与数据信号对应的亮度的光，像素驱动电路144配置成驱动发射区域EMA。
在实施方式中，发射区域EMA可以包括在第一驱动电源VDD和第二驱动电源VSS之间彼此并联联接的多个发光元件LD。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设定为高电势电源，而第二驱动电源VSS可以设定为低电势电源。这里，在第一子像素SP1的发射周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以设定为发光元件LD的阈值电压或更大的电压。
发光元件LD中的每个的第一电极(例如，阳极电极)可以经由像素驱动电路144联接到第一驱动电源VDD。发光元件LD中的每个的第二电极(例如，阴极电极)可以联接到第二驱动电源VSS。发光元件LD中的每个可以以与由像素驱动电路144控制的驱动电流对应的亮度发射光。
虽然图3a至图3d示出了发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间以相同方向(例如，正向)彼此并联联接，但本公开不限于此。例如，发光元件LD中的一些可以在第一驱动电源VDD和第二驱动电源VSS之间以正向彼此联接，而其它发光元件LD可以以反向方向彼此联接。
第一驱动电源VDD和第二驱动电源VSS中的一个可以以AC电压的形式提供。在这种情况下，发光元件LD可以以相同的连接方向分组交替地发光。可选地，第一子像素SP1可以仅包括单个发光元件LD。
像素驱动电路144可以包括第一晶体管T1和第二晶体管T2、以及存储电容器Cst。像素驱动电路144的结构不限于图3a中所示的实施方式的结构。
第一晶体管(T1；开关晶体管)的第一电极联接到数据线Dj，并且其第二电极联接到第一节点N1。这里，第一晶体管T1的第一电极和第二电极可以是不同的电极。如果第一电极是源电极，则第二电极是漏电极。第一晶体管T1的栅电极联接到扫描线Si。
当从扫描线Si提供具有能够导通第一晶体管T1的电压(例如，低电平电压)的扫描信号时，第一晶体管T1导通以将数据线Dj与第一节点N1电联接。这里，相应帧的数据信号被提供给数据线Dj，由此数据信号被传输到第一节点N1。被传输到第一节点N1的数据信号可以被充电到存储电容器Cst。
第二晶体管(T2；驱动晶体管)的第一电极联接到第一驱动电源VDD，并且第二晶体管(T2；驱动晶体管)的第二电极电联接到发光元件LD中的每个的第一电极。第二晶体管T2的栅电极联接到第一节点N1。由此，第二晶体管T2可以响应于第一节点N1的电压来控制待提供给发光元件LD的驱动电流的量。
存储电容器Cst的一个电极联接到第一驱动电源VDD，并且其另一个电极联接到第一节点N1。存储电容器Cst利用与提供给第一节点N1的数据信号对应的电压充电，并保持充电的电压直到提供后续帧的数据信号。
为了进行说明，图3a示出了具有相对简单的结构的像素驱动电路144，其包括：第一晶体管T1，其配置成将数据信号传输到第一子像素SP1；存储电容器Cst，其配置成存储数据信号；以及第二晶体管T2，其配置成将与数据信号对应的驱动电流提供到发光元件LD。
然而，本公开不限于此，并且像素驱动电路144的结构可以以不同的方式改变。例如，像素驱动电路144还可以包括至少一个晶体管元件(诸如，配置成补偿第二晶体管T2的阈值电压的晶体管元件、配置成初始化第一节点N1的晶体管元件、和/或配置成控制发光元件LD的发射时间的晶体管元件)或其他电路元件(诸如，用于升高第一节点N1的电压的升压电容器)。
此外，虽然图3a示出了包括在像素驱动电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)由P型晶体管形成，但晶体管的类型不限于此。例如，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以是N型晶体管。
如图3b中所示，除了包括第一晶体管T1和第二晶体管T2之外，像素驱动电路144还可以包括第三晶体管T3。第三晶体管T3可以联接在第j数据线Dj和发光元件LD中的每个的阳极电极之间。第三晶体管T3的栅电极可以联接到控制线CLi，使得第三晶体管T3可以在控制信号被提供到控制线CLi时被导通，并且第三晶体管T3可以在其它情况下被截止。
为了方便，图3b示出了第一晶体管T1至第三晶体管T3中的全部均由P型晶体管形成，但本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第三晶体管T3中的至少一个可以由N型晶体管形成，或者第一晶体管T1至第三晶体管T3中的全部均可以是N型晶体管。
接下来，参照图1、图2和图3c，第一晶体管T1和第二晶体管T2可以是N型晶体管。除了由于晶体管的类型的改变而导致的一些部件的连接位置的改变之外，图3c中所示的驱动电路144的配置和操作类似于图3a的像素驱动电路144的配置和操作。因此，将省略与此相关的详细描述。
参照图1、图2和图3d，像素驱动电路144可以联接到第一子像素SP1的扫描线Si和数据线Dj。例如，如果第一子像素SP1设置在显示区域DA的第i行第j列，则第一子像素SP1的像素驱动电路144可以联接到显示区域DA的第i扫描线Si和第j数据线Dj。
此外，像素驱动电路144也可以联接到至少一条其它扫描线。例如，设置在显示区域DA的第i行上的第一子像素SP1可以进一步联接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。
像素驱动电路144不仅可以联接到第一驱动电源VDD和第二驱动电源VSS，而且可以联接到第三电源。例如，像素驱动电路144也可以联接到初始化电源Vint。
像素驱动电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(T1；驱动晶体管)的第一电极(例如，源电极)可经由第五晶体管T5联接到第一驱动电源VDD，且其第二电极(例如，漏电极)可以经由第六晶体管T6联接到发光元件LD的一端。第一晶体管T1的栅电极可以联接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制在第一驱动电源VDD和第二驱动电源VSS之间流经发光元件LD的驱动电流。
第二晶体管(T2；开关晶体管)可以联接在与第一子像素SP1联接的第j数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极联接到与第一子像素SP1联接的第i扫描线Si。当从第i扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通以将第j数据线Dj电联接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j数据线Dj提供的数据信号可以被传输到第一晶体管T1。
第三晶体管T3联接在第一晶体管T1的漏电极和第一节点N1之间。第三晶体管T3的栅电极联接到第i扫描线Si。当从扫描线Si提供具有栅极导通电压的扫描信号时，第三晶体管T3导通以将第一晶体管T1的漏电极电联接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管的形式连接。
第四晶体管T4可以联接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极联接到前一扫描线，例如，第i-1扫描线Si-1。当具有栅极导通电压的扫描信号被提供到第i-1扫描线Si-1时，第四晶体管T4导通，使得初始化电源Vint的电压可以被传输到第一节点N1。这里，初始化电源Vint的电压可以等于或小于数据信号的最小电压。
第五晶体管T5联接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极联接到相应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压的发射控制信号被提供给第i发射控制线Ei时被截止，并且可以在其它情况下被导通。
第六晶体管T6联接在第一晶体管T1和发光元件LD的第一端之间。第六晶体管T6的栅电极可以联接到第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号被提供给第i发射控制线Ei时被截止，并且可以在其它情况下被导通。
第七晶体管T7联接在发光元件LD的第一端和初始化电源Vint之间。第七晶体管T7的栅电极联接到后续级的扫描线中的任一条，例如联接到第i+1扫描线Si+1。当具有栅极导通电压的扫描信号被提供给第i+1扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以被提供给发光元件LD的第一端。
存储电容器Cst联接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压二者对应的电压。
为了方便，图3d示出了第一晶体管T1至第七晶体管T7中的全部均由P型晶体管形成，但本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以由N型晶体管形成，或者第一晶体管T1至第七晶体管T7中的全部均可以是N型晶体管。
在下文中，将参照附图详细描述图2的显示装置的像素。
图4a是示意性地示出包括在图2中所示的像素中的一个中的第一子像素至第三子像素的平面图。图4b是示出图4a的堤部和反射图案的图。图5是沿着图4a的线I-I'截取的剖视图。
虽然为了进行说明，图4a示出了设置在每个子像素中的多个发光元件LD是水平对准的，但是发光元件LD的布置不限于此。例如，发光元件LD中的至少一些可以在与水平方向相交的方向上对准。此外，为了进行说明，在图4a中省略了联接到发光元件LD的晶体管和联接到晶体管的信号线的图示。此外，虽然图4a和图5示出了一个像素PXL的简化结构，例如，示出了每个电极仅具有单个电极层，但本公开不限于此。
参照图1至图5，根据本公开的实施方式的显示装置可以包括其上提供有多个像素PXL的基础层BSL。
像素PXL中的每个可以包括设置在基础层BSL上的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施方式中，第一子像素SP1可以是配置成发射红光的红色子像素，第二子像素SP2可以是配置成发射绿光的绿色子像素，并且第三子像素SP3可以是配置成发射蓝光的蓝色子像素。
第一子像素SP1至第三子像素SP3中的每个可以包括配置成发射光的发射区域EMA、以及设置在发射区域EMA的周边附近的非发射区域PPA。
第一子像素SP1至第三子像素SP3中的每个可以包括基础层BSL、像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括设置在基础层BSL上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2、以及驱动电压线DVL。此外，第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL还可以包括钝化层PSV，其设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上。
基础层BSL可以是刚性衬底或柔性衬底，并且对其材料或特性没有特别限制。例如，基础层BSL可以是由玻璃或增强玻璃制成的刚性衬底，或由通过塑料或金属制成的薄膜形成的柔性衬底。此外，基础层BSL可以是透明衬底，但本公开不限于此，并且基础层BSL可以是半透明衬底、不透明衬底或反射衬底。此外，虽然在附图中示出了基础层BSL具有单层结构的情况，但是基础层BSL可以具有多层结构。
缓冲层BFL可以防止杂质扩散到第一晶体管T1和第二晶体管T2中。取决于衬底SUB的材料或处理条件，可以省略缓冲层BFL。
第一晶体管T1可以与设置在相应子像素的显示元件层DPL中的发光元件LD中的一些电联接。在这种情况下，第一晶体管T1可以是配置成驱动发光元件LD的驱动晶体管。第二晶体管T2可以是配置成切换第一晶体管T1的开关晶体管。
第一晶体管T1和第二晶体管T2中的每个可以包括半导体层SCL、栅电极GE、源电极SE和漏电极DE。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与源电极SE接触的源区和与漏电极DE接触的漏区。源区和漏区之间的区域可以是沟道区。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区可以是本征半导体，它是未掺杂的半导体图案。源区和漏区中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在其间。源电极SE和漏电极DE可以分别通过穿过层间绝缘层ILD和栅极绝缘层GI的相应接触孔与半导体层SCL的源区和漏区接触。
在附图中，虽然第一晶体管T1和第二晶体管T2是LTPS薄膜晶体管，但是第一晶体管T1和第二晶体管T2不限于此。
此外，虽然在附图中驱动电压线DVL被示出为设置在层间绝缘层ILD上，但是驱动电压线DVL的位置不限于此。例如，驱动电压线DVL可以设置在包括在像素电路层PCL中的任何一个绝缘层上。第二驱动电源(参照图3a的VSS)可以被施加到驱动电压线DVL。
钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的一部分的第一接触孔CH1、以及暴露驱动电压线DVL的一部分的第二接触孔CH2。
显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括分隔壁PW、堤部BNK、反射图案RP、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD、第一接触电极CNE1和第二接触电极CNE2等。
分隔壁PW可以设置在第一子像素SP1至第三子像素SP3中。详细地，分隔壁PW可以在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中设置在钝化层PSV上。可以在每个子像素中设置至少两个分隔壁PW。设置成彼此相邻的分隔壁彼此间隔开预定距离。在附图中，示出了在每个子像素中在彼此间隔开预定距离的位置处设置有三个分隔壁PW的情况。
相邻的分隔壁PW可以设置在钝化层PSV上，并且彼此间隔开一个发光元件LD的长度L或更多。发光元件LD可以在发射区域EMA中设置在相邻的分隔壁PW之间。在发射区域EMA的周边中，分隔壁PW设置在发光元件LD和堤部BNK之间。
分隔壁PW可以包括弯曲表面，其具有宽度从钝化层PSV的一个表面向上减小的剖面形状(诸如，半圆形或半椭圆形)。在附图中，分隔壁PW被示出为具有梯形剖面。在剖视图中，分隔壁PW中的每个的形状不限于上述示例，并且可以在能够提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。两个相邻的分隔壁PW可以在钝化层PSV上设置在相同的层上，并且具有相同的高度。
堤部BNK可以进一步设置在钝化层PSV上。堤部BNK可以设置在相邻的子像素SP1至SP3之间，将相邻的子像素SP1至SP3彼此分开，并且防止从子像素SP1至SP3发射的光朝向相邻的子像素SP1至SP3行进。为此，堤部BNK可以具有大于分隔壁PW的厚度T1的厚度T2。
此外，堤部BNK可以限定子像素SP1至SP3中的每个的发射区域EMA。虽然在其中设置有堤部BNK的区域对应于子像素SP1至SP3中的每个的非发射区域PPA，但是从发光元件LD发射的光可以被设置在堤部BNK上的反射图案RP反射并向上行进。因此，虽然堤部BNK被设置在非发射区域PPA中，但是根据本公开的显示装置使得即使在其中设置有堤部BNK的区域中也能够发射光。
分隔壁PW和堤部BNK可以在相同的层上由相同的材料形成。例如，虽然分隔壁PW和堤部BNK可以由包括有机材料的有机绝缘材料形成，但是本公开不限于此。
堤部BNK可以由与分隔壁PW的材料不同的材料形成。例如，堤部BNK可以包括Cr、包括Cr/CrOx的双层、包括碳颜料、黑色染料、石墨等的树脂。在堤部BNK由包括碳颜料的树脂形成的情况下，碳颜料可以是炭黑，其是具有光遮挡功能的黑色颜料。在这种情况下，堤部BNK可以用作能够防止在子像素SP1、SP2和SP3之间引起颜色混合的黑色矩阵。
堤部BNK可以包括弯曲表面，其具有宽度从钝化层PSV的一个表面向上减小的剖面形状(诸如，半圆形或半椭圆形)。在附图中，堤部BNK被示出为具有梯形剖面。然而，在剖视图中，堤部BNK的形状不限于前述实施方式，并且可以在能够防止相邻子像素SP1至SP3之间的光干扰的范围内以各种方式改变。
第一连接线CNL1可以通过形成在钝化层PSV中的第一接触孔CH1与像素电路层PCL电联接。详细地，第一连接线CNL1可以与像素电路层PCL的第一晶体管T1的漏电极DE的一部分连接。虽然图4a示出了第一接触孔CH1形成在非发射区域PPA中，但是第一接触孔CH1可以形成在发射区域EMA中。
第一连接线CNL1可以在第一方向DR1上从第一子像素SP1至第三子像素SP3中的每个延伸。第一连接线CNL1可以仅设置在一个相应的子像素中，以便独立地驱动第一子像素SP1至第三子像素SP3中的每个。
第二连接线CNL2还可以通过形成在钝化层PSV中的第二接触孔CH2与像素电路层PCL电联接。详细地，第二连接线CNL2可以与像素电路层PCL的驱动电压线DVL的一部分连接。
第二连接线CNL2可以在与第一连接线CNL1沿其延伸的方向平行的方向上延伸。第二连接线CNL2可以对第一子像素SP至第三子像素SP3是公共的。因此，第一子像素SP1至第三子像素SP3可以公共地联接到第二连接线CNL2。
第一电极REL1和第二电极REL2中的每个可以设置在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA上，并且在与第一方向DR1相交的第二方向DR2上延伸。第一电极REL1和第二电极REL2可以设置在相同的平面上，并且彼此间隔开预定的距离。
第一电极REL1可以联接到第一连接线CNL1。例如，第一电极REL1可以与第一连接线CNL1一体地联接。在附图中，示出了第一电极REL1包括第1-1电极REL1_1和第1-2电极REL1_2的情况，其中，第1-1电极REL1_1和第1-2电极REL1_2在第二方向DR2上从在第一方向DR1上延伸的第一连接线CNL1分支。第1-1电极REL1_1、第1-2电极REL1_2和第一连接线CNL1可以一体地设置，并且彼此电联接和/或物理地联接。
在第一电极REL1和第一连接线CNL1彼此一体地形成和/或设置的情况下，第一连接线CNL1可以被认为是第一电极REL1的一个区域。然而，本公开不限于此。例如，在一些实施方式中，第一电极REL1和第一连接线CNL1可以单独形成，并通过未示出的接触孔、通孔等彼此电联接。
第二电极REL2可以联接到第二连接线CNL2。例如，第二电极REL2可以与第二连接线CNL2一体地联接。在附图中，示出了第二连接线CNL2在第一方向DR1上延伸且第二电极REL2在第二方向DR2上从第二连接线CNL2分支的结构。
在第二电极REL2和第二连接线CNL2彼此一体地形成和/或设置的情况下，第二连接线CNL2可以被认为是第二电极REL2的一个区域。然而，本公开不限于此。例如，在一些实施方式中，第二电极REL2和第二连接线CNL2可以单独形成，并通过未示出的接触孔、通孔等彼此电联接。
第一电极REL1和第二电极REL2中的每个可以用作对准电极，其用于使发光元件LD在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准。
详细地，在使发光元件LD在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准之前，可以通过第一连接线CNL1将第一对准电压施加到第一电极REL1，并且可以通过第二连接线CNL2将第二对准电压施加到第二电极REL2。第一对准电压和第二对准电压可以具有不同的电压电平。当具有不同电压电平的预定对准电压分别施加到第一电极REL1和第二电极REL2时，可以在第一电极REL1和第二电极REL2之间形成电场。因此，发光元件LD可以对准在第一电极REL1和第二电极REL2之间。
在平面图中，第二电极REL2可以设置在第1-1电极REL1_1和第1-2电极REL1_2之间，并且与第1-1电极REL1_1和第1-2电极REL1_2中的每个间隔开预定距离。
在使发光元件LD在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准之后，第一电极REL1和第二电极REL2中的每个可以用作用于驱动发光元件LD的驱动电极。
第一电极REL1和第二电极REL2各自可以具有与分隔壁PW的形状对应的形状，并且因此可以由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对端EP1和EP2发射的光在显示装置的图像沿其显示的方向上(例如，在前向方向上)行进。在这种情况下，第一电极REL1和第二电极REL2可以用作反射器以增强从发光元件LD发射的光的效率。
详细地，第一电极REL1和第二电极REL2、以及第一连接线CNL1和第二连接线CNL2可以由具有预定反射率的导电材料形成。可以使用例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti的金属及其合金作为导电材料。然而，第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2的材料不限于上述材料。
虽然在附图中示出了第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2中的每个具有单层结构的情况，但是其可以具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料而形成的多层结构。
第一电极REL1和第二电极REL2中的任何一个可以是阳极电极，并且另一个可以是阴极电极。在本公开的实施方式中，第一电极REL1可以是阳极电极，并且第二电极REL2可以是阴极电极。
发光元件LD中的每个可以形成为这样的发光元件：由具有无机晶体结构的材料制成，并且具有例如对应于纳米级或微米级的超小尺寸。
虽然在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中设置有至少两个或数十个发光元件LD，但是本公开不限于此。在实施方式中，在每个子像素中设置的发光元件LD的数量可以以多种方式改变。
发光元件LD中的每个可以包括通过在每个发光元件LD的纵向方向(L)上连续地堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的堆叠发射图案。此外，发光元件LD中的每个还可以包括绝缘膜14，其包围堆叠的发射图案的外周表面。在本公开的实施方式中，发光元件LD中的每个可以具有圆柱形形状。在这种情况下，每个发光元件LD可以具有对应于圆柱体的下部分和圆柱体的上部分中的任一个的第一端EP1、以及对应于圆柱体的下部分和圆柱体的上部分中的另一个的第二端EP2。第一导电半导体层11和第二导电半导体层13中的任何一个可以设置在每个发光元件LD的第一端EP1上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在每个发光元件LD的第二端EP2上。
在本公开的实施方式中，发光元件LD可以被分成对准在第1-1电极REL1_1和第二电极REL2之间的多个第一发光元件LD1、以及对准在第二电极REL2和第1-2电极REL1_2之间的多个第二发光元件LD2。用于覆盖发光元件LD中的每个的上表面的一部分的第二绝缘层INS2可以设置在发光元件LD上。第一绝缘层INS1可以设置在发光元件LD中的每个和钝化层PSV之间。
第一绝缘层INS1可以填充到钝化层PSV和发光元件LD中的每个之间的空间中，以稳定地支承发光元件LD并防止发光元件LD从钝化层PSV被去除。第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然在本公开的实施方式中，第一绝缘层INS1可以由在保护发光元件LD免受像素电路层PCL影响方面具有优势的无机绝缘层形成，但是本公开不限于此。在实施方式中，第一绝缘层INS1可以由在发光元件LD的支承表面的平坦化方面具有优势的有机绝缘层形成。
具体地，第一绝缘层INS1可以延伸到子像素SP1、SP2和SP3的非发射区域PPA，以甚至覆盖堤部BNK的一部分。虽然在附图中示出了第一绝缘层INS1完全覆盖堤部BNK的侧表面和上表面的情况，但是第一绝缘层INS1可以设置成仅覆盖堤部BNK的一部分。
反射图案RP可以设置在堤部BNK上。反射图案RP可以设置成向上反射朝向子像素SP1、SP2和SP3中的每个的侧部行进的光。
发光元件LD可以发射具有Lambertian形式的光。详细地，发光元件LD被分布成具有球形形状。因此，在每个子像素SP1、SP2、SP3的发射区域EMA中，在从发光元件LD发射的光的量方面，发射区域EMA的与非发射区域PPA相邻的周边比发射区域MEA的中央部分更小。
在本公开的实施方式中，设置在堤部BNK上的反射图案RP可以在沿其显示图像的方向上反射从子像素SP1、SP2和SP3发射的光中的、朝向子像素SP1、SP2和SP3的周边行进的光(换言之，朝向非发射区域PPA行进的光)。具体地，反射图案RP沿着堤部BNK的形状形成。因此，如附图中所示，在堤部BNK具有梯形剖面的情况下，由反射图案RP反射的光可以在沿其显示图像的方向上有效地行进。
为此，反射图案RP可以包括具有预定反射率的导电材料。可以使用例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti的金属及其合金作为导电材料。
反射图案RP不仅可以形成在堤部BNK的侧表面上，而且可以形成在堤部BNK的上表面上。例如，反射图案RP可以形成为完全覆盖堤部BNK的上表面和侧表面。
第二绝缘层INS2可以设置在发光元件LD上。第二绝缘层INS2可以是包括有机材料的有机绝缘层。在本公开的实施方式中，第二绝缘层INS2可以设置在发光元件LD中的每个的上表面的一部分上，使得发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。此外，第二绝缘层INS2也可以设置在反射图案RP上，从而可以防止反射图案RP与第一接触电极CNE1或第二接触电极CNE2连接。
第一接触电极CNE1可以设置在第一绝缘层INS1上，并因此与通过去除第一绝缘层INS1的一部分而暴露的第一电极REL1联接。第一接触电极CNE1可以将第一电极REL1与发光元件LD的相对端EP1和EP2中的一个可靠地电联接和/或物理联接。第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并由第一电极REL1反射在显示装置的前向方向上的光在前向方向上无损耗地行进。
这里，第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极CNE1_1、以及设置在第1-2电极REL1_2上的第1-2接触电极CNE1_2。
用于覆盖第一接触电极CNE1的第三绝缘层INS3可以设置在第一接触电极CNE1上。第三绝缘层INS3可以防止第一接触电极CNE1暴露于外部，从而防止第一接触电极CNE1被腐蚀。
第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然第三绝缘层INS3可以具有如附图中所示的单层结构，但是本公开不限于此。例如，第三绝缘层INS3可以具有多层结构。在第三绝缘层INS3具有多层结构的情况下，第三绝缘层INS3可以具有通过交替堆叠多个无机绝缘层和多个有机绝缘层而形成的结构。例如，第三绝缘层INS3可以具有通过顺序地堆叠第一无机绝缘层、有机绝缘层和第二无机绝缘层而形成的结构。
第二接触电极CNE2还可以与通过去除第一绝缘层INS1的一部分而暴露的第二电极REL2电联接。第二接触电极CNE2可以将第二电极REL2与发光元件LD的相对端EP1和EP2中的另一端可靠地电联接和/或物理联接，所述另一端不与第一电极REL1连接。第二接触电极CNE2可以由透明导电材料形成，以允许从发光元件LD中的每个发射并且由第二电极REL2反射在显示装置的前向方向上的光在前向方向上无损耗地行进。
如上所述，发光元件LD的相对端EP1和EP2可以通过第一接触电极CNE1和第二接触电极CNE2分别联接到第一电极REL1和第二电极REL2，使得预定电压可以分别施加到相对端EP1和EP2，并且发光元件LD中的每个可以通过电子-空穴对在发光元件LD的有源层12中的耦合来发光。这里，有源层12可以发射具有从400nm至900nm的波长范围的光。然而，从有源层12发射的光的波长范围不限于此，并且可以以各种方式改变。
用于覆盖第二接触电极CNE2的第四绝缘层INS4可以设置在第二接触电极CNE2上。第四绝缘层INS4可以防止第二接触电极CNE2暴露于外部，从而防止第二接触电极CNE2被腐蚀。第四绝缘层INS4可以由无机绝缘层或有机绝缘层形成。这里，在第四绝缘层INS4由有机绝缘层形成的情况下，可以缓和由分隔壁PW、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2等引起的台阶差。
如上所述，在本公开的实施方式中，反射图案RP可以形成在堤部BNK上，使得从子像素SP1、SP2和SP3中的每个发射并朝向堤部BNK行进的光可以被反射图案RP反射在沿其显示图像的方向上。因此，在根据本公开的实施方式的显示装置中，可以增强发光元件LD的光输出效率，从而可以增强显示装置的光效率。
虽然在附图中堤部BNK示出为设置在与分隔壁PW的层相同的层上，但是堤部BNK可以设置在与分隔壁PW的层不同的层上。此外，虽然反射图案RP被示出为设置在与第一电极REL1和第二电极REL2的层不同的层上，但是反射图案RP可以设置在与第一电极REL1和第二电极REL2的层相同的层上。
换言之，形成堤部BNK和反射图案RP的位置可以以不同方式改变，而不受限制。在下文中，将参照附图描述根据本公开的实施方式的显示装置，其包括在不同位置处形成的堤部BNK和反射图案RP。
图6a至图6c示意性地示出了根据本公开的实施方式的显示装置，并且是对应于图4a的线I-I'的剖视图。
如图6a中所示，堤部BNK和分隔壁PW可以形成在相同的层上。反射图案RP以及第一电极REL1和第二电极REL2也可以设置在相同的层上。
详细地，堤部BNK和分隔壁PW可以形成在像素电路层PCL的钝化层PSV上。在这种情况下，堤部BNK和分隔壁PW可以包括设置在相同的层上的相同材料。反射图案RP、以及第1-1电极REL1_1和第二电极REL2可以分别设置在堤部BNK和分隔壁PW上。这里，反射图案RP、第1-1电极REL1_1和第二电极REL2也可以包括设置在相同的层上的相同材料。
第一绝缘层INS1可以设置在钝化层PSV上以覆盖反射图案RP以及第1-1电极REL1_1和第二电极REL2。第1-1电极REL1_1和第二电极REL2可以通过去除第一绝缘层INS1的一部分而被暴露。暴露的第1-1电极REL1_1和暴露的第二电极REL2可以分别通过第1-1接触电极CNE1_1和第二接触电极CNE2联接到发光元件LD。
如图6b和图6b中所示，堤部BNK和分隔壁PW可以设置在不同的层上。
例如，如图6b中所示，堤部BNK和分隔壁PW可以设置在不同的层上，且第一绝缘层INS1插置在其间。例如，分隔壁PW可以设置在第一绝缘层INS1之下，并且堤部BNK可以设置在第一绝缘层INS1之上。反射图案RP与第1-1电极REL1_1和第二电极REL2也可以设置在不同的层上，且第一绝缘层INS1插置在其间。例如，第1-1电极REL1_1和第二电极REL2可以设置在第一绝缘层INS1之下，并且反射图案RP可以设置在第一绝缘层INS1之上。
如图6c中所示，虽然堤部BNK和分隔壁PW可以设置在不同的层上，但是反射图案RP以及第一电极REL1和第二电极REL2中的全部均可以设置在第一绝缘层INS1之上。反射图案RP以及第一电极REL1和第二电极REL2可以包括设置在相同的层上的相同材料。
如上所述，图6a至图6c示出了本公开的各种实施方式中的一些，并且形成堤部BNK、分隔壁PW、第1-1电极REL1_1和第二电极REL2以及反射图案RP的位置不限于前述实施方式的位置。
在下文中，将描述根据本公开的实施方式的包括光转换图案层的显示装置。
图7示出了根据本公开的实施方式的显示装置，并且是示出了将光转换图案层联接到图5a的显示装置的结构的示意性剖视图。
为了便于说明，图7示意性地示出了包括在显示装置中的多个像素中的一个像素的像素区域。此外，为了方便，在图7中，示意性地示出了与参照图5详细描述的显示装置的那些部件等同的一些部件的结构，并且将省略对其的详细说明。
参照图4a、图5和图7，根据本公开的实施方式的显示装置DP可以包括：基础层BSL，在基础层BSL上设置包括第一子像素SP1、第二子像素SP2和第三子像素SP3的至少一个像素PXL；以及封盖层CPL，其与基础层BSL联接。子像素SP1、SP2和SP3中的每个可以包括设置在基础层BSL和封盖层CPL之间的光转换图案层LCP。
封盖层CPL可以设置成与基础层BSL的显示区域重叠并覆盖显示元件层DPL，从而防止氧气和水渗透显示元件层DPL。例如，封盖层CPL可以是由玻璃或增强玻璃制成的刚性衬底，或由通过塑料或金属制成的薄膜形成的柔性衬底。此外，封盖层CPL可以由与基础层BSL的材料相同的材料形成，或者可以由与基础层BSL的材料不同的材料形成。
封盖层CPL可以被设置成与显示元件层DPL的最上层紧密接触。在附图中，封盖层CPL被示出为与光转换图案层LCP紧密接触。
光转换图案层LCP可以包括设置在第一子像素SP1上的第一光转换图案层LCP1、设置在第二子像素SP2上的第二光转换图案层LCP2、以及设置在第三子像素SP3上的第三光转换图案层LCP3。第一光转换图案层LCP1、第二光转换图案层LCP2和第三光转换图案层LCP3中的至少一些可以包括颜色转换层CCL和/或滤色器CF。
在本公开的实施方式中，示出了这样的情况：每个子像素SP1、SP2和SP3包括配置成发射蓝光(例如，处于430nm至480nm的范围内的光)的发光元件LD，从发光元件LD发射的光的波长范围不限于此。
例如，第一光转换图案层LCP1可以包括第一颜色转换层CCL1和第一滤色器CF1，其中第一颜色转换层CCL1包括对应于第一颜色的第一颜色转换颗粒，第一滤色器CF1配置成允许第一颜色的光选择性地穿过第一滤色器CF1。第二光转换图案层LCP2还可以包括第二颜色转换层CCL2和第二滤色器CF2，其中第二颜色转换层CCL2包括对应于第二颜色的第二颜色转换颗粒，第二滤色器CF2配置成允许第二颜色的光选择性地穿过第二滤色器CF2。第三光转换图案层LCP3可以包括光散射层LSL和第三滤色器CF3中的至少一个，其中光散射层LSL包括光散射颗粒SCT，第三滤色器CF3配置成允许第三颜色的光选择性地穿过第三滤色器CF3。
在本公开的实施方式中，在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准的发光元件LD可以发射相同颜色的光。颜色转换层CCL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的至少一些之上。例如，第一颜色转换层CCL1和第二颜色转换层CCL2可以分别设置在第一子像素SP1和第二子像素SP2之上。根据本公开的实施方式的显示装置可以显示全色图像。
第一颜色转换层CCL1可以在基础层BSL和封盖层CPL之间设置成对应于第一子像素SP1，并且更准确地，其可以直接形成在显示元件层DPL上并且填充到第一子像素SP1的发射区域EMA中。换言之，第一颜色转换层CCL1可以形成在基础层BSL上，使得从发光元件LD发射的光可以直接入射在第一颜色转换层CCL1上。
在第一子像素SP1是红色子像素的情况下，第一颜色转换层CCL1可以包括将从发光元件LD发射的蓝光转换为红光的红色量子点QDr作为第一颜色转换颗粒。
第一滤色器CF1可以设置在第一颜色转换层CCL1上，并且包括允许由第一颜色转换层CCL1转换的第一颜色的光选择性地穿过的滤色器材料。例如，第一滤色器CF1可以是红色滤色器。
第二颜色转换层CCL2可以在基础层BSL和封盖层CPL之间设置成对应于第二子像素SP2，并且更准确地，其可以直接形成在显示元件层DPL上并且填充到第二子像素SP2的发射区域EMA中。在第二子像素SP2是绿色子像素的情况下，第二颜色转换层CCL2可以包括将从发光元件LD发射的蓝光转换为绿光的绿色量子点QDg作为第二颜色转换颗粒。
第二滤色器CF2可以设置在第二颜色转换层CCL2上，并且包括允许由第二颜色转换层CCL2转换的第二颜色的光选择性地穿过的滤色器材料。例如，第二滤色器CF2可以是绿色滤色器。
光散射层LSL可以在基础层BSL和封盖层CPL之间设置成对应于第三子像素SP3，并且更准确地，其可以直接形成在显示元件层DPL上并且填充到第三子像素SP3的发射区域EMA中。此外，可以在光散射层LSL上进一步设置第三滤色器CF3。
第三滤色器CF3可以包括允许从设置在第三子像素中的发光元件LD发射的一定颜色的光选择性地穿过的滤色器材料。例如，第三滤色器CF3可以是蓝色滤色器。
在具有上述结构的显示装置中，从每个子像素SP1、SP2、SP3发射的光可以穿过光转换图案层LCP并且穿过封盖层CPL发射到外部，由此显示装置可以形成图像。这里，封盖层CPL可以直接设置在光转换图案层LCP上，使得光转换图案层LCP可以在每个子像素SP1、SP2、SP3中被填充到堤部BNK和封盖层CPL之间的空间中。因此，可以最小化从发光元件LD发射的光沿其穿过封盖层CPL发射到外部的光路径的长度，从而可以最大化光效率。
此外，在根据本公开的显示装置中，通过直接在基础层BSL上形成像素电路层PCL、显示元件层DPL和光转换图案层LCP，可以将光转换图案层LCP设置在由堤部BNK限定的空间中，而不是形成在单独的衬底上。因此，可以简化制造显示装置的工艺。
在光转换图案层LCP形成在单独的衬底上的情况下，需要执行将基础层BSL与其上形成有光转换图案层LCP的衬底对准的工艺。然而，在根据本公开的显示装置中，封盖层CPL直接形成在光转换图案层LCP上，从而降低了工艺风险。
下文中，将参照附图详细描述根据本公开实施方式的制造显示装置的方法。
图8a至图8k是顺序地示出制造图5的显示装置的方法的剖视图。
参照图4a、图5和图8a，像素电路层PCL形成在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的基础层BSL上。像素电路层PCL可以包括第一晶体管T1和第二晶体管T2、驱动电压线DVL以及钝化层PSV。
第一接触孔CH1和第二接触孔CH2可以形成在钝化层PSV中。虽然未示出，但是第一接触孔CH1可以暴露第一晶体管T1的漏电极DE，并且第二接触孔CH2可以暴露驱动电压线DVL。
这里，第一接触孔CH1和第二接触孔CH2可以在形成第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2之前的任何步骤时形成。例如，可以在形成分隔壁PW和堤部BNK之后，形成第一接触孔CH1和第二接触孔CH2。
参照图4a、图5和图8b，在像素电路层PCL上形成分隔壁PW和堤部BNK。分隔壁PW和堤部BNK可以通过将绝缘材料层(未示出)施加到钝化层PSV并对绝缘材料层进行图案化来形成。分隔壁PW可以在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中形成在钝化层PSV上。堤部BNK可以在相邻的子像素SP1至SP3之间形成在非发射区域PPA中。
分隔壁PW和堤部BNK可以通过使用单个掩模的工艺由相同的材料形成。在这种情况下，可以通过使用半色调掩模(halftone mask)等形成具有不同厚度的分隔壁PW和堤部BNK。
此外，可以使用不同的掩模连续地形成分隔壁PW和堤部BNK。
参照图4a、图5和图8c，在包括分隔壁PW和堤部BNK的每个子像素的钝化层PSV上形成第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2。第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2可以通过对具有高反射率的导电材料进行图案化来形成。
第一电极REL1和第二电极REL2中的每个可以在每个子像素的发射区域EMA中设置和/或形成在相应的分隔壁PW上。第一连接线CNL1和第二连接线CNL2中的每个可以设置和/或形成在每个子像素的非发射区域PPA上。
虽然未示出，但是第一连接线CNL1可以通过钝化层PSV的第一接触孔CH1电联接到像素电路层PCL的第一晶体管T1。第一连接线CNL1可以与第一电极REL1一体地设置，并且电联接和/或物理联接到第一电极REL1。因此，施加到第一晶体管T1的信号(或电压)可以通过第一连接线CNL1传输到第一电极REL1。
虽然未示出，但是第二连接线CNL2可以通过钝化层PSV的第二接触孔CH2电联接到像素电路层PCL的驱动电压线DVL。第二连接线CNL2可以与第二电极REL2一体地设置，并且电联接和/或物理联接到第二电极REL2。因此，驱动电压线DVL的第二驱动电源VSS的电压可以通过第二连接线CNL2传输到第二电极REL2。
参照图4a、图5和图8d，在第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2上形成第一绝缘层INS1。第一绝缘层INS1可以在每个子像素的发射区域EMA中形成在第一电极REL1和第二电极REL2之间。第一绝缘层INS1可以形成为延伸到第一绝缘层INS1与堤部BNK在其中重叠的区域。
参照图4a、图5和图8e，在堤部BNK上形成反射图案RP。这里，第一绝缘层INS1设置在反射图案RP和堤部BNK之间。反射图案RP可以通过对具有预定反射率的导电材料进行图案化来形成。可以使用例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti的金属及其合金作为导电材料。
反射图案RP可以用于将从子像素SP1、SP2和SP3发射的光中的朝向堤部BNK行进的光朝向基础层BSP的上部分反射。
参照图4a、图5和图8f，通过经由第一连接线CNL1和第二连接线CNL2分别向每个子像素的第一电极REL1和第二电极REL2施加相应的对准电压，在第一电极REL1和第二电极REL2之间形成电场。在经由第一连接线CNL1和第二连接线CNL2将具有预定电压和周期的直流电力或交流电力重复地施加到第一电极REL1和第二电极REL2中的每个数次的情况下，可以通过第一电极REL1和第二电极REL2之间的电势差在第一电极REL1和第二电极REL2之间形成电场。
在每个子像素的发射区域EMA中形成的第一电极REL1和第二电极REL2之间形成电场之后，以喷墨印刷方案等提供发光元件LD。例如，通过在钝化层PSV之上设置喷嘴并通过喷嘴将包括发光元件LD的溶剂滴落到钝化层PSV上，可以将发光元件LD提供到该子像素的发射区域EMA的钝化层PSV上。溶剂可以是丙酮、水、乙醇和甲苯中的任一种，但本公开不限于此。例如，溶剂可以包括可在室温下或通过加热蒸发的材料。此外，溶剂可以具有油墨或糊剂的形式。提供发光元件LD的方法不限于前述方法。可以改变提供发光元件LD的方法。随后，可以去除溶剂。
在发光元件LD被输入到钝化层PSV上的情况下，可以通过在第一电极REL1和第二电极REL2之间形成的电场引发发光元件LD的自对准，使得发光元件LD可以在第一电极REL1和第二电极REL2之间对准。换言之，发光元件LD可以集中地对准在目标区域中(例如，集中地对准在每个子像素的发射区域EMA中)。
参照图4a、图5和图8g，在发光元件LD对准之后，通过将绝缘材料层(未示出)施加到钝化层PSV上并使用掩模(未示出)对绝缘材料层进行图案化来形成覆盖每个发光元件LD的上表面的一部分的第二绝缘层INS2。因此，发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。
这里，可以形成第二绝缘层INS2以完全包围反射图案RP。其原因是防止反射图案RP与下面将描述的第一接触电极CNE1和第二接触电极CNE2连接。
参照图4a、图5、图8h，可以通过去除第一绝缘层INS1的一部分来暴露第一电极REL1和第二电极REL2的部分。
此后，参照图4a、图5和图8i，形成将与暴露的第一电极REL1电联接的第一接触电极CNE1。第一接触电极CNE1可以将第一电极REL1与发光元件LD中的每个的相对端EP1和EP2中的一个电联接。因此，第一晶体管T1的施加到第一电极REL1的信号(例如，第一驱动电源VDD的电压)可以通过第一接触电极CNE1被传输到发光元件LD中的每个。
第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射且由第一电极REL1反射在显示装置的前向方向上(例如，沿其显示图像的方向上)的光在前向方向上无损耗地行进。
这里，第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极CNE1_1、以及设置在第1-2电极REL1_2上的第1-2接触电极CNE1_2。
参照图4a、图5和图8j，可以形成第三绝缘层INS3以覆盖第一接触电极CNE1。第三绝缘层INS3可以防止第一接触电极CNE1暴露于外部，从而防止第一接触电极CNE1被腐蚀。
参照图4a、图5和图8k，形成将与暴露的第二电极REL2电联接的第二接触电极CNE2。第二接触电极CNE2可以将第二电极REL2与发光元件LD中的每个的相对端EP1和EP2中的另一端电联接，另一端不与第一接触电极CNE1联接。因此，施加到第二电极REL2的第二驱动电源VSS的电压可以被传输到发光元件LD中的每个。
第二接触电极CNE2可以由透明导电材料形成，以允许从发光元件LD中的每个发射且由第二电极REL2反射在显示装置的前向方向上的光在前向方向上无损耗地行进。
可以在第二接触电极CNE2上形成用于覆盖第二接触电极CNE2的第四绝缘层INS4。第四绝缘层INS4可以防止第二接触电极CNE2暴露于外部，从而防止第二接触电极CNE2被腐蚀。这里，第四绝缘层INS4由有机绝缘层形成，使得第四绝缘层INS4可以缓和由分隔壁PW、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2等引起的台阶差。
通过在相同的层上形成第一接触电极CNE1和第二接触电极CNE2，可以减少制造显示装置所需的掩模的数量。
在下文中，将参照附图详细描述根据本公开的实施方式的显示装置，其中第一接触电极CNE1和第二接触电极CNE2形成在相同的层上。
图9a和图9b是示出根据本公开的实施方式的显示装置的剖视图，并且是对应于图4a的线I-I'的剖视图。
参照图1、图4a、图9a和图9b，根据本公开的实施方式的显示装置可以包括其上设置有多个像素PXL的基础层BSL。
像素PXL中的每个可以包括设置在基础层BSL上的第一子像素SP1、第二子像素SP2和第三子像素SP3。第一子像素SP1至第三子像素SP3中的每个可以包括配置成发射光的发射区域EMA、以及设置在发射区域EMA的周边附近的非发射区域PPA。
第一子像素SP1至第三子像素SP3中的每个可以包括基础层BSL、像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括设置在基础层BSL上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2、以及驱动电压线DVL。此外，第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL还可以包括钝化层PSV，其设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上。
光遮挡图案SDL可以进一步设置在基础层BSL和缓冲层BFL之间。光遮挡图案SDL可以是由导电材料、绝缘材料等形成的光遮挡层，并且阻挡被引入到基础层BSL的后表面中的光，以便阻挡光被引入到第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL中。
光遮挡图案SDL可以包括Cr、包括Cr/CrOx的双层、包括碳颜料、黑色染料、石墨等的树脂。在光遮挡图案SDL由包括碳颜料的树脂形成的情况下，碳颜料可以是炭黑，其是具有光遮挡功能的黑色颜料。
光遮挡图案SDL可以设置在基础层BSL上，以对应于第一晶体管T1和第二晶体管T2中的每个的半导体层SCL的下部分。光遮挡图案SDL可以由金属(其是导电材料)形成。光遮挡图案SDL可以电联接到第一晶体管T1和第二晶体管T2中的任何一个晶体管的一些部件。虽然在附图中光遮挡图案SDL被示出为与第一晶体管T1的漏电极DE联接，但是本公开不限于此。
显示元件层DPL可以包括分隔壁PW、堤部BNK、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD、第一接触电极CNE1和第二接触电极CNE2等。
如图中所示，分隔壁PW和堤部BNK可以形成在钝化层PSV上并形成在相同的层上。分隔壁PW可以形成和/或设置在每个子像素的发射区域EMA中。堤部BNK可以形成和/或设置在每个子像素的非发射区域PPA中。
设置在堤部BNK上的反射图案RP可以设置在与第一电极REL1和第二电极REL2的层相同的层上，或者设置在与第一电极REL1和第二电极REL2的层不同的层上。
例如，如图9a中所示，反射图案RP可以包括设置在与第一电极REL1和第二电极REL2的层相同的层上的与其相同的材料。第一绝缘层INS1可以设置成覆盖反射图案RP以及第一电极REL1和第二电极REL2。多个发光元件LD可以设置在第一绝缘层INS1上。
第二绝缘层INS2可以设置成覆盖发光元件LD的上表面的部分，使得发光元件LD中的每个的相对端暴露。
第一接触电极CNE1和第二接触电极CNE2可以分别联接到从第一绝缘层INS1暴露的第一电极REL1和第二电极REL2。例如，第一接触电极CNE1可以将发光元件LD的第一端与第一电极REL1电联接。第二接触电极CNE2可以将发光元件LD的第二端与第二电极REL2电联接。
第一接触电极CNE1和第二接触电极CNE2可以设置在相同的平面上。第一接触电极CNE1和第二接触电极CNE2可以在第二绝缘层INS2上彼此间隔开预定距离，并且因而彼此电分离和/或物理分离。换言之，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上并通过相同的制造工艺形成。
用于覆盖第一接触电极CNE1和第二接触电极CNE2的第三绝缘层INS3可以设置在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以防止第一接触电极CNE1和第二接触电极CNE2暴露于外部，从而防止第一接触电极CNE1和第二接触电极CNE2被腐蚀。
虽然未示出，但是用于显示元件层DPL的平坦化的第四绝缘层INS4可以进一步设置在第三绝缘层INS3上。
如图9b中所示，反射图案RP以及第一电极REL1和第二电极REL2可以设置在不同的层上。例如，第一电极REL1和第二电极REL2可以设置在第一绝缘层INS1之下，并且反射图案RP可以设置在第一绝缘层INS1之上。虽然反射图案RP以及第一电极REL1和第二电极REL2设置在不同的层上，但是反射图案RP以及第一电极REL1和第二电极REL2可以包括相同的材料。
虽然图9a和图9b示出了在钝化层PSV上在相同的层上形成分隔壁PW和堤部BNK，但是分隔壁PW和堤部BNK可以如图6b和图6c中所示地形成在不同的层上，且第一绝缘层INS1插置其间。
虽然已经公开了本公开的实施方式，但是本领域技术人员将理解的是，在不背离如所附权利要求中所公开的公开内容的范围和精神的情况下，可以将本公开实施为其他具体形式。因此，应理解的是，示例性实施方式仅用于说明目的，但不限制本发明的范围。

Claims (20)

1.显示装置，包括：
基础层，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域中，并且各自包括多个子像素，
其中，所述子像素中的每个包括像素电路层和设置在所述像素电路层上的显示元件层，
其中，所述显示元件层包括：
分隔壁，设置在所述子像素中的每个中；
堤部，设置在彼此相邻的所述子像素之间；
第一电极和第二电极，设置在所述分隔壁上并且设置成彼此间隔开；
反射图案，设置在所述堤部上；以及
至少一个发光元件，设置在所述第一电极和所述第二电极之间并且配置成发射光。
2.根据权利要求1所述的显示装置，其中，所述反射图案具有包围所述堤部的上表面和侧表面的结构。
3.根据权利要求1所述的显示装置，其中，所述分隔壁设置在所述堤部和所述发光元件之间。
4.根据权利要求1所述的显示装置，其中，所述堤部和所述分隔壁包括设置在相同的层上的相同材料。
5.根据权利要求1所述的显示装置，其中，所述分隔壁和所述堤部设置在相应的不同层上。
6.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极包括设置在与其上设置有所述反射图案的层相同的层上的相同材料。
7.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极设置在与其上设置有所述反射图案的层不同的层上。
8.根据权利要求1所述的显示装置，其中，所述像素电路层包括：
至少一个晶体管，设置在所述基础层上；以及
钝化层，设置在所述晶体管上。
9.根据权利要求8所述的显示装置，其中，所述钝化层与所述分隔壁和所述堤部一体地形成。
10.根据权利要求1所述的显示装置，其中，所述子像素包括光转换图案层，所述光转换图案层设置在由所述堤部限定的空间中，并且包括将所述光转换为特定颜色的光的颜色转换颗粒。
11.根据权利要求10所述的显示装置，包括设置在所述光转换图案层上以与所述显示区域重叠的封盖层。
12.根据权利要求10所述的显示装置，其中，所述光转换图案层还包括滤色器。
13.制造显示装置的方法，包括：
提供包括多个子像素的基础层；以及
在所述基础层上形成像素电路层，在所述像素电路层上形成显示元件层；
其中，形成所述显示元件层包括：
在所述子像素中的每个中形成分隔壁；
在彼此相邻的所述子像素之间形成堤部；
在所述分隔壁上形成彼此间隔开的第一电极和第二电极；
在所述堤部上形成反射图案；以及
形成至少一个发光元件，所述发光元件设置在所述第一电极和所述第二电极之间并且配置成发射光。
14.根据权利要求13所述的方法，其中，形成所述反射图案包括：形成所述反射图案使得所述反射图案包围所述堤部的上表面和侧表面。
15.根据权利要求13所述的方法，其中，通过相同的工艺在相同的层上形成所述分隔壁和所述堤部。
16.根据权利要求13所述的方法，其中，通过相应的不同工艺在相应的不同层上形成所述分隔壁和所述堤部。
17.根据权利要求13所述的方法，其中，通过与形成所述反射图案的工艺相同的工艺在相同的层上形成所述第一电极和所述第二电极。
18.根据权利要求13所述的方法，其中，通过与形成所述反射图案的工艺不同的工艺在与所述反射图案不同的层上形成所述第一电极和所述第二电极。
19.根据权利要求13所述的方法，其中，形成所述至少一个发光元件包括：通过分别向所述第一电极和所述第二电极施加相应的对准电压，使至少一个发光元件对准在所述第一电极和所述第二电极之间。
20.根据权利要求13所述的方法，还包括在由所述子像素中的所述堤部限定的空间中形成光转换图案层，所述光转换图案层包括将所述光转换为特定颜色的光的颜色转换颗粒。
CN201980082200.7A 2018-12-13 2019-06-13 显示装置及其制造方法 Pending CN113228283A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0161079 2018-12-13
KR1020180161079A KR102541260B1 (ko) 2018-12-13 2018-12-13 표시 장치 및 그의 제조 방법
PCT/KR2019/007162 WO2020122337A1 (ko) 2018-12-13 2019-06-13 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113228283A true CN113228283A (zh) 2021-08-06

Family

ID=71076092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980082200.7A Pending CN113228283A (zh) 2018-12-13 2019-06-13 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US11855053B2 (zh)
EP (1) EP3896734A4 (zh)
KR (1) KR102541260B1 (zh)
CN (1) CN113228283A (zh)
WO (1) WO2020122337A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530988A (zh) * 2019-09-19 2021-03-19 群创光电股份有限公司 电子装置及电子装置的制造方法
KR20210095266A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20210106053A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR20210132782A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220019198A (ko) * 2020-08-07 2022-02-16 삼성디스플레이 주식회사 표시 장치
KR20220026626A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220033578A (ko) 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20220067647A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
KR20220078798A (ko) * 2020-12-03 2022-06-13 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20220103233A (ko) * 2021-01-14 2022-07-22 삼성디스플레이 주식회사 표시 장치
KR20220108289A (ko) * 2021-01-26 2022-08-03 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20230001048A (ko) * 2021-06-25 2023-01-04 삼성디스플레이 주식회사 표시 장치
KR20230010157A (ko) * 2021-07-09 2023-01-18 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20230017376A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치
KR20230017386A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552249A (zh) * 2016-03-16 2016-05-04 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
KR20170079645A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 유기발광소자
US20180012876A1 (en) * 2016-07-11 2018-01-11 Samsung Display Co., Ltd. Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure
US20180019369A1 (en) * 2016-07-12 2018-01-18 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN107728368A (zh) * 2016-08-11 2018-02-23 三星显示有限公司 滤色器及其制造方法以及包括该滤色器的显示设备
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN108269833A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 有机发光显示装置
KR20180112925A (ko) * 2017-04-04 2018-10-15 삼성디스플레이 주식회사 유기 발광 소자 및 발광 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157404A (ja) * 2005-12-01 2007-06-21 Seiko Epson Corp 表示装置および電子機器
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
KR20140127136A (ko) 2013-04-24 2014-11-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US20170294628A1 (en) 2016-04-07 2017-10-12 Samsung Display Co., Ltd. Organic Light Emitting Diode and Light Emitting Diode Display
KR102676050B1 (ko) 2016-11-30 2024-06-18 엘지디스플레이 주식회사 유기발광 표시장치
KR102559514B1 (ko) 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR102299992B1 (ko) 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102568308B1 (ko) 2018-06-26 2023-08-18 삼성디스플레이 주식회사 표시 장치
KR102666845B1 (ko) 2018-11-20 2024-05-21 삼성디스플레이 주식회사 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법
CN210762236U (zh) 2019-01-15 2020-06-16 广州食悦行食品有限公司 包装装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170079645A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 유기발광소자
CN105552249A (zh) * 2016-03-16 2016-05-04 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
US20180012876A1 (en) * 2016-07-11 2018-01-11 Samsung Display Co., Ltd. Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure
US20180019369A1 (en) * 2016-07-12 2018-01-18 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN107728368A (zh) * 2016-08-11 2018-02-23 三星显示有限公司 滤色器及其制造方法以及包括该滤色器的显示设备
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN108269833A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 有机发光显示装置
KR20180112925A (ko) * 2017-04-04 2018-10-15 삼성디스플레이 주식회사 유기 발광 소자 및 발광 표시 장치

Also Published As

Publication number Publication date
US20220068901A1 (en) 2022-03-03
US11855053B2 (en) 2023-12-26
EP3896734A4 (en) 2022-10-12
KR102541260B1 (ko) 2023-06-12
KR20200073340A (ko) 2020-06-24
WO2020122337A1 (ko) 2020-06-18
EP3896734A1 (en) 2021-10-20

Similar Documents

Publication Publication Date Title
CN113228283A (zh) 显示装置及其制造方法
KR102524569B1 (ko) 표시 장치 및 그의 제조 방법
KR102516131B1 (ko) 표시 장치 및 그의 제조 방법
US20210288217A1 (en) Light-emitting device, manufacturing method therefor, and display device comprising same
EP3913678A1 (en) Light-emitting device and display device comprising same
CN113228289A (zh) 显示装置及其修复方法
EP3826067A1 (en) Light-emitting device and display device including same
CN113169212A (zh) 显示装置及其制造方法
CN113498552A (zh) 显示装置
EP3823049B1 (en) Light emitting apparatus, manufacturing method thereof, and display apparatus provided therewith
CN113692648A (zh) 显示装置及制造显示装置的方法
CN112543999A (zh) 显示装置及其制造方法
CN112913021A (zh) 显示设备
CN112789726A (zh) 显示装置及其制造方法
CN113454784A (zh) 发光元件和包括其的显示装置
EP3968383A1 (en) Pixel and display device comprising same
CN113169191A (zh) 显示装置及其制造方法
EP3985734A1 (en) Display device and method for manufacturing same
CN114391182A (zh) 显示装置
CN114080687A (zh) 显示装置
CN113711359A (zh) 显示设备及制造其的方法
US12033986B2 (en) Light-emitting device and display device including same
KR20240010636A (ko) 표시 장치 및 그 제조 방법
CN116759509A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination