CN116034469A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN116034469A
CN116034469A CN202180054823.0A CN202180054823A CN116034469A CN 116034469 A CN116034469 A CN 116034469A CN 202180054823 A CN202180054823 A CN 202180054823A CN 116034469 A CN116034469 A CN 116034469A
Authority
CN
China
Prior art keywords
layer
light emitting
light
disposed
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180054823.0A
Other languages
English (en)
Inventor
金璟陪
郑美惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116034469A publication Critical patent/CN116034469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置及其制造方法。显示装置包括：第一基础衬底，其中限定有多个子像素；第一绝缘层，布置在第一基础衬底之上并且包括面对第一基础衬底的一个表面；多个发光元件，在第一绝缘层的一个表面上布置在多个子像素中的每一个中；第一电极和第二电极，直接布置在第一绝缘层的一个表面上并且与发光元件的相应端接触；电路层，布置在第一电极、第二电极与第一基础衬底之间，并且包括电连接到发光元件的第一晶体管；颜色控制结构，布置在第一绝缘层的另一表面上，包括多个透光层和多个波长转换层；以及滤色器层，布置在颜色控制结构上。

Description

显示装置及其制造方法
技术领域
本公开涉及一种显示装置及其制造方法，并且更具体地，涉及一种包括无机发光元件的显示装置及其制造方法。
背景技术
显示装置的重要性随着多媒体的发展而增加。因此，正在使用诸如有机发光显示器(OLED)和液晶显示器(LCD)的各种类型的显示装置。
显示装置包括诸如有机发光显示面板或液晶显示面板的显示面板作为显示装置的用于显示图像的装置。显示装置可以包括发光元件作为显示面板中的发光显示面板。例如，发光二极管(LED)的示例包括使用有机材料作为发光材料的有机发光二极管、使用无机材料作为发光材料的无机发光二极管等。
发明内容
技术问题
本公开的方面提供一种通过包括具有新颖结构的无机发光元件和颜色控制层而具有改善的光效率和颜色匹配率的显示装置。
本公开的方面还提供一种在设计和修复发光单元的结构的工艺中较少受到限制的显示装置的制造方法。
应当注意，本公开的方面不限于此，并且本文中未提及的其它方面对于本领域普通技术人员将从以下描述中显而易见。
技术方案
根据本公开的实施方式，显示装置包括：第一基础衬底，其上限定有多个子像素；第一绝缘层，设置在第一基础衬底上并且包括面对第一基础衬底的一个表面；多个发光元件，在第一绝缘层的一个表面上分别设置在多个子像素中；第一电极和第二电极，直接设置在第一绝缘层的一个表面上并且分别与发光元件的两端接触；电路层，设置在第一电极和第二电极与第一基础衬底之间，并且包括电连接到发光元件的第一晶体管；颜色控制结构，设置在第一绝缘层的另一表面上，并且包括多个透光层和波长转换层；以及滤色器层，设置在颜色控制结构上。
显示装置还可以包括设置在第一绝缘层的一个表面上并且具有朝向第一基础衬底突出的形状的第一堤，其中，第一堤可以设置在多个子像素的边界处，并且多个发光元件、第一电极和第二电极可以分别设置在由第一堤围绕的区域中。
电路层还可以包括设置在第一晶体管和发光元件之间的下金属层，并且下金属层可以设置成在厚度方向上与多个发光元件重叠。
第一绝缘层可以包括从一个表面穿透到另一表面的多个开口，并且第一电极和第二电极中的每一个可以具有设置在开口内的部分。
第一电极和第二电极可以在一个方向上延伸并且设置成彼此间隔开，并且多个发光元件可以布置成沿着第一电极和第二电极延伸的一个方向间隔开。
发光元件可以包括第一发光元件和与第一发光元件间隔开的第二发光元件，第一电极可以与第一发光元件的一端接触，并且第二电极可以与第二发光元件的另一端接触，并且显示装置还可以包括与第一发光元件的另一端和第二发光元件的另一端接触的第三电极。
显示装置还可以包括具有曲化形状的第一图案，在第一图案中，第一电极和第二电极的彼此面对的一侧凹陷。
显示装置还可以包括设置在电路层和第一基础衬底之间的结合剂。
多个发光元件可以分别设置在第一子像素和第二子像素中，颜色控制结构可以包括设置在第一子像素中的透光层和设置在第二子像素中的第一波长转换层，并且滤色器层可以包括设置在第一子像素中的第一滤色器层和设置在第二子像素中的第二滤色器层。
显示装置还可以包括：第一封盖层，设置在透光层和第一波长转换层上；以及光阻挡构件，围绕第一滤色器层和第二滤色器层，并且设置在第一封盖层上。
第一封盖层可以设置成围绕透光层和第一波长转换层，并且显示装置还可以包括在透光层和第一波长转换层之间设置在第一封盖层上的防混色构件。
显示装置还可以包括设置在透光层和第一波长转换层之间的第二堤，其中，第一封盖层可以设置在第二堤上。
显示装置还可以包括：第二基础衬底，设置在滤色器层和光阻挡构件上，并且与光阻挡构件直接接触；以及填充层，设置在第一绝缘层和颜色控制结构之间。
从设置在第一子像素中的发光元件发射的光可以穿过透光层并通过第一滤色器层发射，并且从设置在第二子像素中的发光元件发射的光可以穿过第一波长转换层并通过第二滤色器层发射。
发光元件可以发射第一颜色的光，并且第一子像素可以发射第一颜色的光，并且第二子像素发射与第一颜色不同的第二颜色的光。
多个发光元件还可以设置在第三子像素中，颜色控制结构还可以包括设置在第三子像素中的第二波长转换层，滤色器层可以包括设置在第三子像素中的第三滤色器层，并且从设置在第三子像素中的发光元件发射的光可以穿过第二波长转换层并且作为与第一颜色和第二颜色不同的第三颜色的光通过第三滤色器层发射。
根据本公开的实施方式，显示装置的制造方法，该制造方法包括：制备目标衬底和对准衬底，对准衬底包括在目标衬底上设置成彼此间隔开的对准电极；通过在设置在对准衬底上的第一绝缘层上设置发光元件、在发光元件上形成多个电极和电路层、并且将其上形成有电路层的对准衬底结合到第一基础衬底来形成显示元件衬底；以及从显示元件衬底去除对准衬底以暴露第一绝缘层的另一表面，并且在第一绝缘层的另一表面上设置颜色控制结构和滤色器层。
对准衬底还可以包括设置在目标衬底上的辅助层，并且对准电极可以包括在一个方向上延伸并设置成彼此间隔开的第一对准电极和第二对准电极。
多个电极可以包括直接设置在第一绝缘层的一个表面上并且分别与发光元件的两端接触的第一电极和第二电极，并且形成显示元件衬底可以包括在通过在对准电极上产生电场将多个发光元件设置在第一绝缘层上之后形成第一电极和第二电极。
电路层可以设置在发光元件和多个电极上。
形成显示元件衬底可以包括通过去除第一电极和第二电极彼此连接的部分来形成第一图案。
从显示元件衬底去除对准衬底可以包括将目标衬底与辅助层分离，并且蚀刻并去除辅助层和对准电极。
设置颜色控制结构和滤色器层可以包括将颜色控制结构直接设置在第一绝缘层的另一表面上。
设置颜色控制结构和滤色器层可以包括：制备第二基础衬底；以及在第二基础衬底上形成滤色器层和颜色控制结构之后，使用填充物将颜色控制结构和第一绝缘层的另一表面彼此结合。
其它实施方式的细节包括在详细描述和附图中。
有益效果
根据实施方式的显示装置可以包括设置在一个衬底上的显示层和颜色控制层，并且颜色控制层和发光元件可以设置成彼此相邻且一个绝缘层插置在其之间。由于发光元件和颜色控制层之间的距离窄，所以从发光元件发射的光的大部分可以入射到颜色控制层上，并且可以改善显示装置的光效率和颜色匹配率。
此外，根据实施方式的显示装置的制造方法的优点在于，由于使用不包括在显示装置中的单独的衬底来执行设置发光元件的工艺，所以易于在有限空间内设计包括发光元件的发光单元的结构，并且对修复发光单元的工艺几乎没有限制。
根据实施方式的效果不受以上例示的内容的限制，并且本公开中包括更多各种效果。
附图说明
图1是根据实施方式的显示装置的示意性平面图；
图2是示出根据实施方式的显示装置的一个像素的示意性平面图；
图3是示出设置在图2的一个像素中的发光元件和电极的示意性平面图；
图4是示出根据实施方式的显示装置的一个像素的示意性剖视图；
图5是沿着图2和图3的线Q1-Q1'截取的剖视图；
图6是根据实施方式的一个子像素的等效电路图；
图7是根据实施方式的发光元件的示意图；
图8至图20是依次示出根据实施方式的显示装置的显示元件层的制造工艺中的步骤的图；
图21至图25是依次示出根据实施方式的显示装置的颜色控制层的制造工艺中的步骤的图；
图26是示出根据另一实施方式的一个子像素的发光元件和电极的布置的示意性平面图；
图27是示出根据又一实施方式的一个子像素的发光元件和电极的布置的示意性平面图；
图28是示出根据另一实施方式的显示装置的一个像素的示意性剖视图；
图29至图31是示出图28的显示装置的颜色控制层的制造工艺中的步骤的剖视图；
图32是示出根据又一实施方式的显示装置的一个像素的示意性剖视图；
图33至图35是示出图32的显示装置的颜色控制层的制造工艺中的步骤的剖视图；
图36是示出根据另一实施方式的显示装置的一个像素的示意性剖视图；
图37是示出根据又一实施方式的显示装置的一个像素的示意性剖视图；
图38和图39是示出根据又一实施方式的显示装置的一个像素的示意性剖视图；以及
图40是示出根据另一实施方式的显示装置的一个子像素的发光元件和电极的布置的示意性平面图。
具体实施方式
现在将在下文中参考附图更全面地描述本发明，本发明的优选实施方式在附图中示出。然而，本发明可以以不同的形式来实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是全面且完整的，并且向本领域技术人员充分传达本发明的范围。
还将理解，当层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者也可以存在居间层。在整个说明书中，相同的附图标记表示相同的组件。
将理解，虽然在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本发明的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图来描述本公开的实施方式。
图1是根据实施方式的显示装置的示意性平面图。
参考图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏的任何电子装置。例如，显示装置10可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航、游戏机、数码相机、便携式摄像机等。
显示装置10包括用于提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下文中，示出了使用无机发光二极管显示面板作为显示面板的示例，但是本公开不限于此，并且只要可以应用相同的技术构思，则本公开可以应用于其他显示面板。
显示装置10的形状可以各种改变。例如，显示装置10可以具有诸如具有长的宽度的矩形、具有长的长度的矩形、正方形、具有圆角(顶点)的四边形、其它多边形或圆形的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，示出了具有长的宽度的矩形形状的显示装置10和显示区域DPA。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是可以在其中显示画面的区域，并且非显示区域NDA是其中不显示画面的区域。显示区域DPA可以被称为有效区域，并且非显示区域NDA可以被称为无效区域。显示区域DPA通常可以占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置在矩阵方向上。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状，但不限于此，并且也可以是每边相对于一个方向倾斜的菱形形状。每个像素PX可以交替布置成条带类型或pentile类型。此外，像素PX中的每一个可以包括发射特定波长带中的光的一个或多个发光元件ED以显示特定颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。包括在显示装置10中的线或电路驱动单元可以设置在非显示区域NDA中的每一个中，或者外部装置可以安装在其上。
图2是示出根据实施方式的显示装置的一个像素的示意性平面图。图3是示出设置在图2的一个像素中的发光元件和电极的示意性平面图。图4是示出根据实施方式的显示装置的一个像素的示意性剖视图。图5是沿着图2和图3的线Q1-Q1'截取的剖视图。
图2示出了显示装置10的一个像素PX中的显示层DL和颜色控制层CL的示意性平面布置，并且图3示出了显示层DL的发光元件ED以及电极CNE1和CNE2的平面布置。图4基于设置成跨过显示装置10的一个像素PX中的多个子像素PXn的边界的第一堤BNL示出了截面中的显示层DL和颜色控制层CL的示意性布置，并且图5示出了一个子像素PX中的发光元件ED的截面和颜色控制层CL的截面。
参考图2至图5，多个像素PX中的每一个可以包括多个子像素PXn(n是1至3的整数)。例如，一个像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光L1，第二子像素PX2可以发射第二颜色的光L2，并且第三子像素PX3可以发射第三颜色的光L3。第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。附图中示出了一个像素PX包括三个子像素PXn，但是本公开不限于此，并且像素PX可以包括更多数量的子像素PXn。
显示装置10的子像素PXn中的每一个可以包括发射材料区域EMA和非发射材料区域NEA。发射材料区域EMA可以是其中设置有发光元件ED以发射特定波长带中的光的区域，并且非发射材料区域NEA可以是其中未设置发光元件ED并且由于光不到达该区域而不发射光的区域。
根据实施方式的显示装置1包括第一基础衬底BS以及设置在第一基础衬底BS上的发光元件ED、电极CNE1和CNE2、颜色控制结构TPL、WCL1和WLC2以及滤色器层CFL1、CFL2和CFL3。此外，显示装置10还可以包括设置在发光元件ED和第一基础衬底BS之间的电路层。电路层、发光元件ED、电极CNE1和CNE2、颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3可以依次设置在第一基础衬底BS上。显示装置10的显示层DL可以包括第一基础衬底BS、电路层以及发光元件ED，并且颜色控制层CL可以包括颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3。
在显示装置10中，发射特定波长带中的光的发光元件ED和将光转换为不同颜色的光的颜色控制结构TPL、WCL1和WLC2分别直接设置在第一绝缘层PAS1的一个表面和另一表面上。当发光元件ED和颜色控制结构TPL、WCL1和WLC2之间的距离最小化时，从发光元件ED发射的光的大部分可以入射到颜色控制结构TPL、WCL1和WCL2上。此外，由于光可以直接入射到颜色控制结构TPL、WCL1和WCL2上而不被其它构件反射，所以可以改善显示装置10的发光效率和颜色匹配率。在下文中，将详细描述显示装置10的组件中的每一个。
第一基础衬底BS可以是绝缘衬底。第一基础衬底BS可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一基础衬底BS可以是刚性衬底，但也可以是能够弯曲、折叠或卷曲的柔性衬底。多个子像素PXn可以限定在第一基础衬底BS上，并且可以包括多个发射材料区域EMA和非发射材料区域NEA。
显示层DL包括第一基础衬底BS和面对第一基础衬底BS的第一绝缘层PAS1，并且显示层DL的发光元件ED和电路层设置在第一绝缘层PAS1和第一基础衬底BS之间。在实施方式中，发光元件ED可以直接设置在第一绝缘层PAS1的面对第一基础衬底BS的一个表面上，并且电路层可以设置在发光元件ED和第一基础衬底BS之间。在下文中，关于显示层DL的描述，将作为参考描述设置在第一绝缘层PAS1的一个表面上的发光元件ED、电极CNE1和CNE2以及电路层。即，将依次描述基于图5的向下方向上的从第一绝缘层PAS1的一个表面堆叠的层。
第一绝缘层PAS1设置在第一基础衬底BS上以面对第一基础衬底BS。第一绝缘层PAS1可以包括其上设置有发光元件ED的一个表面和其上设置有稍后将描述的颜色控制结构TPL、WCL1和WCL2的另一表面。第一绝缘层PAS1的一个表面和另一表面可以包括绝缘材料，并且可以形成为平坦的。第一绝缘层PAS1可以具有比第一基础衬底BS的厚度小的厚度。由于分别设置在第一绝缘层PAS1的一个表面和另一表面上的发光元件ED和颜色控制结构TPL、WCL1和WCL2可以设置成彼此相邻且仅第一绝缘层PAS1插置在其之间，因此从发光元件ED发射的光的大部分可以入射到颜色控制结构TPL、WCL1和WCL2上。
第一堤BNL设置在第一绝缘层PAS1的一个表面上(即，附图中的第一绝缘层PAS1的下表面上)。通过包括在平面图中的第一方向DR1和第二方向DR2上延伸的部分，第一堤BNL可以在显示区域DPA的整个表面上设置成栅格图案。第一堤BNL可以设置成跨过各个子像素PXn之间的边界，以将显示层DL的相邻子像素PXn彼此区分开。
基于第一绝缘层PAS1的一个表面，第一堤BNL可以具有朝向第一基础衬底BS突出的形状。第一堤BNL可以形成为具有一定水平的高度或更高的高度，并且可以在显示装置10的制造工艺期间防止墨水在喷墨印刷工艺中溢出到相邻子像素PXn。第一堤BNL可以包括聚酰亚胺PI，但不限于此。
发光元件ED可以直接设置在第一绝缘层PAS1的一个表面上。多个发光元件ED可以设置成在平面图中沿着第二方向DR2彼此间隔开，并且可以对准成基本上彼此平行。发光元件ED可以具有在一个方向上延伸的形状，并且电极CNE1和CNE2中的每一个延伸的方向和发光元件ED延伸的方向可以基本上彼此垂直。然而，发光元件ED不限于此，并且发光元件ED也可以设置成相对于电极CNE1和CNE2中的每一个延伸的方向倾斜。
设置在每个子像素PXn中的发光元件ED包括发光层(图6中的‘36’)，并且可以发射特定波长带中的光。此外，发光元件ED可以根据构成发光层36的材料发射不同波长带中的光。然而，由于显示装置10包括颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3，所以即使针对子像素PXn中的每一个设置的发光元件ED发射相同颜色的光，显示装置10也可以针对子像素PXn中的每一个显示不同的颜色。在实施方式中，显示装置10的子像素PXn中的每一个可以包括发射第一颜色的光L1的发光元件ED，并且可以显示不同颜色的光。例如，第一子像素PX1、第二子像素PX2和第三子像素PX3可以分别发射第一颜色的光L1、第二颜色的光L2和第三颜色的光L3。然而，子像素PXn中的每一个不限于此，并且在一些情况下还可以包括不同类型的发光元件ED。
发光元件ED可以具有在垂直于第一绝缘层PAS1的一个表面的方向上设置的多个层。发光元件ED可以设置成使得其一个延伸方向平行于第一绝缘层PAS1的一个表面，并且包括在发光元件ED中的多个半导体层可以沿着平行于第一绝缘层PAS1的一个表面的方向依次设置。然而，本公开不限于此，并且当发光元件ED具有另一结构时，多个半导体层也可以设置在垂直于第一绝缘层PAS1的一个表面的方向上。
发光元件ED的两端可以分别与电极CNE1和CNE2接触。例如，绝缘膜(图6中的‘38’)可以不形成在发光元件ED的在一个延伸方向上的端表面上，并且半导体层的一部分可以从其暴露，并且暴露的半导体层可以与电极CNE1和CNE2接触。然而，本公开不限于此，并且在发光元件ED中，绝缘膜38的至少部分区域被去除，使得半导体层的两端的侧表面可以部分暴露。半导体层的暴露的侧表面也可以与电极CNE1和CNE2直接接触。
第二绝缘层PAS2可以部分地设置在发光元件ED上。例如，第二绝缘层PAS2可以在具有小于发光元件ED的长度的宽度的同时设置在发光元件ED上，以在覆盖发光元件ED的同时暴露发光元件ED的两端。在显示装置10的制造工艺期间，第二绝缘层PAS2可以通过设置为覆盖发光元件ED和第一绝缘层PAS1并且然后被去除以暴露发光元件ED的两端来形成。在显示装置10的制造工艺中，第二绝缘层PAS2可以保护发光元件ED并固定发光元件ED。
多个电极CNE1和CNE2设置在第一绝缘层PAS1的一个表面上。多个电极CNE1和CNE2可以包括第一电极CNE1和第二电极CNE2，并且第一电极CNE1和第二电极CNE2可以设置成在第一方向DR1上彼此间隔开。第一电极CNE1和第二电极CNE2之间的间隙可以比发光元件ED的延伸长度短。第一电极CNE1和第二电极CNE2可以在将发光元件ED设置在第一绝缘层PAS1的一个表面上之后的工艺中形成，第一电极CNE1可以设置成覆盖发光元件ED的第一端，并且第二电极CNE2可以设置成覆盖发光元件ED的第二端。此外，电极CNE1和CNE2中的每一个可以设置成使得其一部分放置在第二绝缘层PAS2的一个表面(即，附图中的第二绝缘层PAS2的下表面)上。半导体层可以从发光元件ED的在发光元件ED延伸的方向上的两个端表面暴露，并且电极CNE1和CNE2中的每一个可以与发光元件ED的半导体层接触并且电连接到发光元件ED的半导体层。
第一电极CNE1和第二电极CNE2中的每一个可以在子像素PXn的发射材料区域EMA内设置成在第二方向DR2上延伸的形状。第一电极CNE1和第二电极CNE2可以设置在发射材料区域EMA中，以不交叉跨过在第二方向DR2上彼此相邻的子像素PXn。第一电极CNE1和第二电极CNE2可以在子像素PXn中的每一个的发射材料区域EMA内设置成条带图案。
电极CNE1和CNE2可以包括透明导电材料。例如，电极CNE1和CNE2可以包括ITO、IZO、ITZO、铝(Al)等。从发光元件ED发射的光可以通过电极CNE1和CNE2透射。然而，本公开不限于此。
尽管在附图中示出了为每个子像素PXn设置一个第一电极CNE1和一个第二电极CNE2，但是本公开不限于此，并且可以为每个子像素PXn设置更多数量的第一电极CNE1和第二电极CNE2。此外，设置在子像素PXn中的每一个中的第一电极CNE1和第二电极CNE2可以不必具有在一个方向上延伸的形状，并且第一电极CNE1和第二电极CNE2可以设置成各种结构。例如，第一电极CNE1和第二电极CNE2可以具有部分曲化或弯曲的形状，并且第一电极CNE1和第二电极CNE2中的任何一个可以设置成围绕第一电极CNE1和第二电极CNE2中的另一个。
根据实施方式，第一绝缘层PAS1可以包括穿过其中的多个开口OP，并且第一电极CNE1和第二电极CNE2也可以设置在每个开口OP中。由于第一电极CNE1和第二电极CNE2设置在第一绝缘层PAS1的一个表面上，但是也设置在穿过第一绝缘层PAS1的另一表面的开口OP中，所以电极CNE1和CNE2中的每一个的一部分可以放置在与第一绝缘层PAS1的另一表面相同的线上。在显示装置10的制造工艺期间，可以执行使用对准衬底(图8中的‘AS’)将发光元件ED、电极CNE1和CNE2以及电路层设置在第一绝缘层PAS1上并去除对准衬底AS的工艺。第一电极CNE1和第二电极CNE2可以分别通过穿过第一绝缘层PAS1的开口OP与对准衬底AS的对准电极(图8中的‘RME1’和‘RME2’)接触。电极CNE1和CNE2的设置在开口OP中的部分可以是在制造工艺期间电极CNE1和CNE2连接到对准电极RME1和RME2的部分的痕迹。
此外，第一电极CNE1和第二电极CNE2中的每一个可以电连接到电路层。第一电极CNE1可以通过第一晶体管T1电连接到第一电压线VL1，并且第二电极CNE2可以通过第一导电图案CDP电连接到第二电压线VL2。用于发光元件ED的发射光的电信号可以施加到电极CNE1和CNE2中的每一个。
第三绝缘层PAS3可以设置在第一绝缘层PAS1的一个表面上以覆盖发光元件ED、第二绝缘层PAS2以及电极CNE1和CNE2。第三绝缘层PAS3可以防止发光元件ED与设置在电极CNE1和CNE2和第一基础衬底BS之间的电路层之间的直接接触。然而，可以省略第三绝缘层PAS3。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每一个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOy)或氮化铝(AlxNy)的无机绝缘材料。替代地，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯、卡多(cardo)树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂的有机绝缘材料。然而，本公开不限于此。
电路层设置在第三绝缘层PAS3的一个表面上(即，附图中的下表面上)。电路层可以包括至少一个第一晶体管T1，并且可以向发光元件ED传输电信号。电路层可以包括下金属层BML1、半导体层、栅极导电层和数据导电层以及其之间的多个绝缘层。电路层可以设置在子像素PXn中的每一个中，并且设置在由第一堤BNL围绕的区域中。然而，本公开不限于此，并且电路层的一些线也可以设置成超出第一堤BNL延伸到其它子像素PXn。
具体地，下金属层BML1可以设置在第三绝缘层PAS3的面对第一基础衬底BS的一个表面上。下金属层BML1设置成与显示装置10的第一晶体管T1的有源层ACT1重叠。下金属层BML1可以包括阻挡光的材料，以防止光入射到第一晶体管T1的第一有源层ACT1上。例如，下金属层BML1可以由阻挡光的透射的不透明金属材料形成。然而，本公开不限于此，并且在一些情况下，可以省略下金属层BML1。
此外，在实施方式中，下金属层BML1可以设置成在厚度方向上与发光元件ED重叠。例如，下金属层BML1的宽度形成为大于发光元件ED和设置发光元件ED的区域的长度，使得下金属层BML1可以设置成在截面上在厚度方向上覆盖发光元件ED。当下金属层BML1由阻挡光的透射的金属材料形成时，下金属层BML1可以反射入射到下金属层BML1上的光。在实施方式中，由于下金属层BML1设置成覆盖发光元件ED，所以下金属层BML1可以将从发光元件ED发射并朝向下金属层BML1定向的光朝向第一绝缘层PAS1的另一表面反射。
缓冲层BF可以完全设置在下金属层BML1和第三绝缘层PAS3的一个表面上。缓冲层BF可以形成为单层或其中多个层堆叠或多个层交替堆叠的多个无机层。例如，缓冲层BF可以形成为其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层交替堆叠的多层或其中氧化硅(SiOx)和氮化硅(SiNx)依次堆叠的双层。
半导体层设置在缓冲层BF的一个表面上(即，附图中的下表面上)。半导体层可以包括第一晶体管T1的有源层ACT1。这些组件可以设置成与稍后将描述的第一导电层的栅电极G1等部分重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。当半导体层包括氧化物半导体时，每个有源层ACT1可以包括多个导电区域和在其之间的沟道区域。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)。
在另一示例性实施方式中，半导体层也可以包括多晶硅。多晶硅可以通过结晶非晶硅形成，并且在这种情况下，有源层ACT1的导电区域中的每一个可以是掺杂杂质的掺杂区域。
第一栅极绝缘层GI设置在半导体层的一个表面和缓冲层BF上。第一栅极绝缘层GI可以用作晶体管中的每一个的栅极绝缘膜。第一栅极绝缘层GI可以形成为包括无机材料的无机层，无机材料例如为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)，或者第一栅极绝缘层GI可以形成为其中无机层堆叠的双层或其中无机层交替堆叠的多层。
第一栅极导电层设置在第一栅极绝缘层GI上。第一栅极导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以设置成在厚度方向上与有源层ACT1的沟道区域重叠。第一栅极导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。然而，本公开不限于此。
第一层间绝缘层IL1设置成覆盖第一栅极导电层。第一层间绝缘层IL1可以用作第一栅极导电层和设置在第一栅极导电层的下侧上的其它层之间的绝缘膜。此外，第一层间绝缘层IL1可以用于保护第一栅极导电层。第一层间绝缘层IL1可以形成为包括无机材料的无机层，无机材料例如为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)，或者第一层间绝缘层IL1可以形成为其中无机层堆叠的双层或其中无机层交替堆叠的多层。
第一数据导电层设置在第一层间绝缘层IL1的一个表面上。第一数据导电层可以包括第一晶体管T1的第一源电极S1和第一漏电极D1以及第一导电图案CDP。
第一晶体管T1的第一源电极S1和第一漏电极D1可以分别通过穿过第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与有源层ACT1的掺杂区域接触。此外，第一晶体管T1的源电极S1可以通过另一接触孔与第一电极CNE1接触。下金属层，例如第一晶体管T1的第一源电极S1可以通过穿过第一层间绝缘层IL1、第一栅极绝缘层GI、缓冲层BF和第三绝缘层PAS3的第一接触孔CT1与第一电极CNE1接触。第一源电极S1不限于此，并且也可以通过另一接触孔与下金属层BML1接触。类似地，第一导电图案CDP可以通过穿过第一层间绝缘层IL1、第一栅极绝缘层GI、缓冲层BF和第三绝缘层PAS3的第二接触孔CT2与第二电极CNE2接触。
第一数据导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。然而，本公开不限于此。
第二层间绝缘层IL2设置成覆盖第一数据导电层。第二层间绝缘层IL2可以用作第一数据导电层和设置在第一数据导电层的下侧上的其它层之间的绝缘膜。此外，第二层间绝缘层IL2可以用于保护第一数据导电层。第二层间绝缘层IL2可以形成为包括无机材料的无机层，无机材料例如为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)，或者第二层间绝缘层IL2可以形成为其中无机层堆叠的双层或其中无机层交替堆叠的多层。
第二数据导电层设置在第二层间绝缘层IL2的一个表面上或附图中的第二层间绝缘层IL2的下侧上。第二数据导电层可以包括电压线VL1和第二电压线VL2。第一电压线VL1可以被施加提供给第一晶体管T1的高电势电压(或第一电源电压)，并且第二电压线VL2可以被施加提供给第二电极CNE2的低电势电压(或第二电源电压)。第一电压线VL1可以通过穿过第二层间绝缘层IL2的接触孔与第一漏电极D1接触。第一电压线VL1可以通过第一晶体管T1电连接到第一电极CNE1，并且第一电源电压可以传送到第一电极CNE1。第二电压线VL2可以通过穿过第二层间绝缘层IL2的接触孔与第一导电图案CDP接触。第二电压线VL2可以通过第一导电图案CDP电连接到第二电极CNE2，并且第二电源电压可以传送到第二电极CNE2。
第二数据导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。然而，本公开不限于此。
附图中示出了在电路层中仅设置一个第一晶体管T1，但是本公开不限于此。通过包括更多线、电极和半导体层，除了第一晶体管T1之外，显示装置10的电路层还可以包括更多数量的晶体管、存储电容器和线。例如，针对子像素PXn中的每一个，通过还包括除了第一晶体管T1之外的一个或多个晶体管，显示装置10还可以包括两个或三个晶体管和一个存储电容器。
第一平坦化层SL设置成覆盖第二数据导电层。第一平坦化层SL可以包括有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机材料，并且用于平坦化形成在第一堤BNL和电路层之间的台阶。然而，也可以省略第一平坦化层SL。
结合剂BDM设置在第一平坦化层SL和第一基础衬底BS之间。结合剂BDM可以将设置在第一绝缘层PAS1的一个表面上的电路层与第一基础衬底BS相互结合。在显示装置10的制造工艺期间，发光元件ED、电极CNE1和CNE2以及电路层可以基于第一绝缘层PAS1依次形成，并且发光元件ED、电极CNE1和CNE2以及电路层可以通过结合剂BDM结合到第一基础衬底BS。
颜色控制层CL设置在第一绝缘层PAS1的另一表面上或显示层DL上。在颜色控制层CL中，颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3可以依次设置在第一绝缘层PAS1的另一表面上。
在实施方式中，颜色控制结构TPL、WCL1和WCL2直接设置在第一绝缘层PAS1的另一表面上。颜色控制结构TPL、WCL1和WCL2可以设置在子像素PXn中的每一个中，并且可以设置成与由第一堤BNL围绕的区域的发射材料区域EMA重叠。根据实施方式，颜色控制结构TPL、WCL1和WCL2可以设置成与显示层DL的区域EMA对应，并且颜色控制结构TPL、WCL1和WCL2中的每一个的在一个方向上测量的宽度可以小于稍后将描述的滤色器层CFL1、CFL2和CFL3中的每一个的宽度。滤色器层CFL1、CFL2和CFL3可以设置在由光阻挡构件BM围绕的区域中，但不限于此。在一些实施方式中，由于光阻挡构件BM的宽度小于第一堤BNL的宽度，所以滤色器层CFL1、CFL2和CFL3可以在厚度方向上与第一堤BNL部分重叠。替代地，光阻挡构件BM的宽度也可以大于第一堤BNL的宽度。由于颜色控制结构TPL、WCL1和WCL2中的每一个具有与由第一堤BNL围绕的发光区域EMA的宽度基本上相同的宽度，所以根据光阻挡构件BM的宽度，颜色控制结构TPL、WCL1和WCL2的宽度可以大于或小于滤色器层CFL1、CFL2和CFL3的宽度。颜色控制结构TPL、WCL1和WCL2可以以岛形状的图案设置在显示区域DPA的整个表面上。
在其中子像素PXn中的每一个的发光元件ED发射第一颜色的光L1的实施方式中，颜色控制结构TPL、WCL1和WCL2可以包括设置在第一子像素PX1中的透光层TPL、设置在第二子像素PX2中的第一波长转换层WCL1和设置在第三子像素PX3中的第二波长转换层WCL2。
透光层TPL可以包括第一基础树脂BRS1和设置在第一基础树脂BSR1中的散射体SCP。透光层TPL在保持第一颜色的光L1的波长的同时通过其透射从发光元件ED入射的第一颜色的光L1。透光层TPL的散射体SCP可以用于调整通过透光层TPL发射的光的发射路径。透光层TPL可以不包括波长转换材料。
第一波长转换层WCL1可以包括第二基础树脂BRS2和设置在第二基础树脂BRS2中的第一波长转换材料WCP1。第二波长转换层WCL2可以包括第三基础树脂BRS3和设置在第三基础树脂BRS3中的第二波长转换材料WCP2。第一波长转换层WCL1和第二波长转换层WCL2转换从发光元件ED入射的第一颜色的光L1的波长，并且通过其透射具有转换后的波长的第一颜色的光L1。第一波长转换层WCL1和第二波长转换层WCL2的散射体SCP可以提高波长转换效率。
散射体SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等，并且有机颗粒的材料的示例可以包括丙烯酸树脂、聚氨酯树脂等。
第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括透光有机材料。例如，第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3中的全部可以由相同的材料制成，但不限于此。
第一波长转换材料WCP1可以是将第一颜色的光L1转换为第二颜色的光L2的材料，并且第二波长转换材料WCP2可以是将第一颜色的光L1转换为第三颜色的光L3的材料。第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点、量子杆、磷光体等。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或其组合。
透光层TPL、第一波长转换层WCL1和第二波长转换层WCL2可以由于分别设置成与发射材料区域EMA对应而彼此间隔开。间隔空间可以与非发射材料区域NEA基本上重叠，并且间隔空间可以在平面图中形成具有栅格形状的谷部分。
从设置在第一子像素PX1中的发光元件ED发射的光L1入射到透光层TPL上，从设置在第二子像素PX2中的发光元件ED发射的光L1入射到第一波长转换层WCL1上，并且从设置在第三子像素PX3中的发光元件ED发射的光L1入射到第二波长转换层WCL2上。入射到透光层TPL上的光可以作为相同的第一颜色的光L1透射而不转换波长，入射到第一波长转换层WCL1上的光可以转换为第二颜色的光L2，并且入射到第二波长转换层WCL2上的光可以转换为第三颜色的光L3。即使各个子像素PXn包括发射相同颜色的光的发光元件EL，各个子像素PXn也可以根据设置在发光元件EL的上侧上的颜色控制结构TPL、WCL1和WCL2的布置来显示不同颜色的光。
同时，在图4和图5的实施方式中，示出了颜色控制结构TPL、WCL1和WCL2通过光刻胶形成为图案。然而，颜色控制结构TPL、WCL1和WCL2不限于此，并且也可以通过喷墨印刷工艺形成。
第一封盖层CPL1设置在颜色控制结构TPL、WCL1和WCL2上。第一封盖层CPL1可以设置成覆盖颜色控制结构TPL、WCL1和WCL2以及第一绝缘层PAS1的另一表面。第一封盖层CPL1可以防止诸如湿气或空气的杂质从外部渗入而损坏或污染颜色控制结构TPL、WCL1和WCL2。此外，第一封盖层CPL1可以防止颜色控制结构TPL、WCL1和WCL2的材料扩散到其它组件。第一封盖层CPL1可以由无机材料制成。例如，第一封盖层CPL1可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡和氮氧化硅。
防混色构件MBM可以设置在第一封盖层CPL1上。防混色构件MBM由能够阻挡光的透射的材料制成，以防止由于从颜色控制结构TPL、WCL1和WCL2发射并渗透到相邻子像素PXn中的光而发生颜色混合。防混色构件MBM可以沿着子像素PXn之间的边界设置。例如，防混色构件MBM可以沿着颜色控制结构TPL、WCL1和WCL2之间的间隔空间设置，并且可以设置成在厚度方向上与非发射材料区域NEA或显示层DL的第一堤BNL重叠。防混色构件MBM可以填充设置在颜色控制结构TPL、WCL1和WCL2之间的间隔空间中的谷部分。防混色构件MBM的顶表面还可以在厚度方向上比颜色控制结构TPL、WCL1和WCL2的顶表面突出，但不限于此。
防混色构件MBM可以包括有机材料。防混色构件MBM可以包括吸收可见光波长带的吸光材料。在实施方式中，防混色构件MBM可以包括有机光阻挡材料。
光阻挡构件BM以及滤色器层CFL1、CFL2和CFL3设置在颜色控制结构TPL、WCL1和WCL2以及防混色构件MBM上。
光阻挡构件BM可以在厚度方向上与显示层DL的第一堤BNL重叠，并且可以位于非发射材料区域NEA中。光阻挡构件BM可以包括开口(未示出)，该开口暴露与发射材料区域EMA重叠的颜色控制结构TPL、WCL1和WCL2或覆盖颜色控制结构TPL、WCL1和WCL2的上表面的第一封盖层CPL1的顶表面，并且光阻挡构件BM可以在平面图中形成为栅格形状。光阻挡构件BM设置成与第一堤BNL的跨越子像素PXn之间的边界的部分重叠。也就是说，光阻挡构件BM不必设置成仅围绕发射材料区域EMA，并且可以设置在设置有滤色器层CFL1、CFL2和CFL3的子像素PXn之间的边界(包括非发射材料区域NEA的一部分)处。
光阻挡构件BM可以包括有机材料。光阻挡构件BM可以通过吸收外部光来减少由于外部光的反射而引起的颜色失真。在实施方式中，光阻挡构件BM可以吸收所有可见光波长。光阻挡构件BM可以包括光吸收材料。例如，光阻挡构件BM可以由用作显示装置10的黑矩阵的材料制成，并且可以由与防混色构件MBM基本上相同的材料制成。
在另一实施方式中，光阻挡构件BM可以吸收可见光波长中的特定波长的光并透射另一特定波长的光。例如，光阻挡构件BM可以包括与滤色器层CFL1、CFL2和CFL3中的一个相同的材料。具体地，光阻挡构件BM可以由与第一滤色器层CFL1相同的材料制成。在一些实施方式中，光阻挡构件BM也可以与第一滤色器层一体地形成。
滤色器层CFL1、CFL2和CFL3可以设置在通过光阻挡构件BM的开口暴露的第一封盖层CPL1上。滤色器层CFL1、CFL2和CFL3可以包括设置在第一子像素PX1中的第一滤色器层CFL1、设置在第二子像素PX2中的第二滤色器层CFL2以及设置在第三子像素PX3中的第三滤色器层CFL3。滤色器层CFL1、CFL2和CFL3中的每一个可以包括诸如染料或颜料的着色剂，其吸收除了由子像素PXn中的每一个所显示的颜色波长之外的波长。第一滤色器层CFL1可以是蓝色滤色器层，第二滤色器层CFL2可以是绿色滤色器层，并且第三滤色器层CFL3可以是红色滤色器层。从发光元件ED发射的光可以穿过颜色控制结构TPL、WCL1和WCL2，并且可以通过滤色器层CFL1、CFL2和CFL3发射。
例如，从第一子像素PX1的发光元件层ED发射的第一颜色的光L1穿过透光层TPL，并且在其颜色不改变的状态下入射到第一滤色器层CFL1上。透光层TPL的第一基础树脂BRS1可以由透明材料制成，并且光中的一些可以透射通过第一基础树脂BRS1，并且可以入射到设置在第一基础树脂BRS1上的第一封盖层CPL1和第一滤色器层CFL1上。此外，光中的至少一些可以入射到设置在第一基础树脂BRS1中的散射体SCP上，并且可以在光散射之后入射到第一封盖层CPL1和第一滤色器层CFL1上。第一滤色器层CFL1可以阻挡除了第一颜色的光L1之外的其它颜色的光的透射，并且第一颜色的光L1可以在第一子像素PX1中显示。
从第二子像素PX2的发光元件ED发射的第一颜色的光L1穿过第一波长转换层WCL1，使得第一颜色的光L1中的一些转换为第二颜色的光L2并入射到第二滤色器层CFL2上。第一波长转换层WCL1的第二基础树脂BRS2可以由透明材料制成，并且光中的一些可以透射通过第二基础树脂BRS2。然而，光中的至少一些可以入射到设置在第二基础树脂BRS2中的散射体SCP和第一波长转换材料WCP1上，并且光可以被散射和波长转换并且作为第二颜色的光L2入射到第一封盖层CPL1和第二滤色器层CFL2上。第二滤色器层CFL2可以阻挡除了第二颜色的光L2之外的其它颜色的光的透射，并且第二颜色的光L2可以在第二子像素PX2中显示。类似地，在第三子像素PX3中，从发光元件ED发射的第一颜色的光L1可以穿过第二波长转换层WCL2和第三滤色器层CFL3，并作为第三颜色的光L3显示。即使子像素PXn中的每一个包括发射相同颜色的光的发光元件ED，显示装置10也可以针对子像素PXn中的每一个显示不同颜色的光。
尽管在附图中示出了彼此相邻的滤色器层CFL1、CFL2和CFL3基于光阻挡构件BM设置成彼此间隔开，但是彼此相邻的滤色器层CFL1、CFL2和CFL3可以在光阻挡构件BM上至少部分地彼此重叠。
滤色器层CFL1、CFL2和CFL3可以设置成覆盖子像素PXn中的每一个中的发射材料区域EMA。尽管在附图中示出了针对子像素PXn中的每一个设置滤色器层CFL1、CFL2和CFL3以形成岛形状的图案，但是本公开不限于此。滤色器层CFL1、CFL2和CFL3可以跨过显示区域DPA的整个表面形成线性图案。此外，光阻挡构件BM可以具有比第一堤BNL的宽度小的宽度，并且滤色器层CFL1、CFL2和CFL3可以在厚度方向上与第一堤BNL部分地重叠。
第二封盖层CPL2可以设置在滤色器层CFL1、CFL2和CFL3以及光阻挡构件BM上。第二封盖层CPL2可以防止诸如湿气或空气的杂质从外部渗入而损坏或污染滤色器层CFL1、CFL2和CFL3。第二封盖层CPL2可以包括与第一封盖层CPL1相同的材料，但不限于此。
从每个发光元件ED发射的光可以是相同的第一颜色的光L1。发光元件ED可以从与相应电极CNE1和CNE2接触的两端发射光，并且光可以在随机方向上行进。发光元件ED设置在由第一堤BNL围绕的区域中，但是颜色控制结构TPL、WCL1和WLC2设置成与发光元件ED相对且第一绝缘层PAS1插置在其之间。由于在显示装置10的制造工艺期间使用单独的衬底形成第一绝缘层PAS1以及设置在第一绝缘层PAS1的一个表面上的发光元件ED、发光元件ED以及电路层，因此可以执行在第一绝缘层PAS1的另一表面上形成颜色控制结构TPL、WCL1和WLC2的工艺。显示装置10可以仅包括一个第一基础衬底BS，并且可以具有其中电路层、发光元件ED、第一绝缘层PAS1以及颜色控制结构TPL、WCL1和WLC2依次形成在第一基础衬底BS上的结构。
此外，颜色控制结构TPL、WCL1和WLC2可以与发光元件ED间隔开第一绝缘层PAS1的厚度，使得颜色控制结构TPL、WCL1和WLC2可以设置得比设置在第一堤BNL上时更靠近发光元件ED。第一绝缘层PAS1可以具有比第一基础衬底BS的厚度小的厚度，并且从发光元件ED发射的光的大部分可以直接入射到颜色控制结构TPL、WCL1和WCL2上，而不被其它构件反射或吸收。即使从显示装置10中省略了用于将从发光元件ED的两端发射的光反射到第一绝缘层PAS1的另一表面的单独组件，光也可以行进到颜色控制结构TPL、WCL1和WCL2。由于显示装置10可以具有仅包括第一基础衬底BS的结构，并且发光元件层EL以及颜色控制结构TPL、WCL1和WCL2设置成彼此相邻且第一绝缘层PAS1插置在其之间，因此可以改善显示装置10的发光效率和颜色匹配率。
图6是根据实施方式的一个子像素的等效电路图。
参考图6，除了发光元件ED之外，根据实施方式的显示装置10的每个子像素PXn包括三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光元件ED根据通过第一晶体管T1提供的电流发光。发光元件ED可以通过第一电极CNE1和第二电极CNE2电连接到第一晶体管T1和第二电压线VL2。发光元件ED可以通过从第一电极CNE1和第二电极CNE2传输的电信号来发射特定波长范围内的光。
发光元件ED的一个电极可以连接到第一晶体管T1的源电极，并且发光元件ED的另一电极可以连接到第二电压线VL2，第二电压线VL2被提供低于第一电压线VL1的高电势电压(以下称为第一电源电压)的低电势电压(以下称为第二电源电压)。
第一晶体管T1根据其栅电极和源电极之间的电压差来调节从第一电压线VL1流向发光元件ED的电流，第一电压线VL1被提供第一电源电压。作为示例，第一晶体管T1可以是用于驱动发光元件ED的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光元件ED的第一电极，并且第一晶体管T1的漏电极可以连接到施加有第一电源电压的第一电压线VL1。
第二晶体管T2由第一扫描线SCL的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SCL，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3由第二扫描线SSL的第二扫描信号导通，以将初始化电压线VIL连接到发光元件ED的一个电极。第三晶体管T3的栅电极可以连接到第二扫描线SSL，第三晶体管T3的漏电极可以连接到初始化电压线VIL，并且第三晶体管T3的源电极可以连接到发光元件ED的一端或第一晶体管T1的源电极。
在实施方式中，晶体管T1、T2和T3中的每一个的源电极和漏电极不限于上述的那些，且反之亦然。此外，晶体管T1、T2和T3中的每一个可以形成为薄膜晶体管。此外，在图6中主要描述了晶体管T1、T2和T3中的每一个形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。也就是说，晶体管T1、T2和T3中的每一个可以形成为P型MOSFET，或者晶体管T1、T2和T3中的一些可以形成为N型MOSFET，并且晶体管T1、T2和T3中的其它一些可以形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压和源极电压之间的差电压。
图7是根据实施方式的发光元件的示意图。
发光元件ED可以是发光二极管。具体地，发光元件ED可以是具有纳米单位至微米单位的尺寸并且由无机材料制成的无机发光二极管。无机发光二极管可以在两个电极之间对准，当在彼此面对的两个电极之间在特定方向上形成电场时，在该两个电极中形成极性。发光元件ED可以通过在两个电极上形成的电场在两个电极之间对准。
根据实施方式的发光元件ED可以具有在一个方向上延伸的形状。发光元件ED可以具有诸如杆、线或管的形状。在示例性实施方式中，发光元件ED可以具有圆柱形形状或杆形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有各种形状。例如，发光元件ED可以具有诸如立方体形状、矩形平行六面体形状或六边形棱柱形状的多边形棱柱形状，或者具有在一个方向上延伸并且具有部分倾斜的外表面的形状。稍后将描述的包括在发光元件ED中的多个半导体可以具有其中它们沿着一个方向依次设置或堆叠的结构。
发光元件ED可以包括掺杂有任意导电类型(例如，p型或n型)杂质的半导体层。半导体层可以接收从外部电源施加的电信号，以发射特定波长带中的光。
参考图7，发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。例如，当发光元件ED发射蓝色波长带中的光时，第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1并且0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有n型的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。第一半导体层31可以掺杂有n型掺杂剂，n型掺杂剂可以是例如Si、Ge、Sn等。在示例性实施方式中，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31的长度可以在1.5μm至5μm的范围内，但不限于此。
第二半导体层32设置在稍后将描述的发光层36上。第二半导体层32可以是p型半导体，并且作为示例，当发光元件ED发射蓝色波长带或绿色波长带中的光时，第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1并且0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有p型的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。第二半导体层32可以掺杂有p型掺杂剂，p型掺杂剂可以是例如Mg、Zn、Ca、Se、Ba等。在示例性实施方式中，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32的长度可以在0.05μm至0.10μm的范围内，但不限于此。
同时，附图中示出了第一半导体层31和第二半导体层32配置为一个层，但是本公开不限于此。根据一些实施方式，根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如包覆层或拉伸应变势垒减小(TSBR)层。
发光层36设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。当发光层36包括具有多量子阱结构的材料时，发光层36可以具有其中多个量子层和阱层交替堆叠的结构。作为示例，当发光层36发射蓝色波长带中的光时，发光层36可以包括诸如AlGaN或AlGaInN的材料。具体地，当发光层36具有多量子阱结构(即，其中量子层和阱层交替堆叠的结构)时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。在示例性实施方式中，发光层36可以包括AlGaInN作为量子层和AlInN作为阱层，以发射如上所述的具有450nm到495nm的中心波长带的蓝光。
然而，本公开不限于此，并且发光层36也可以具有其中具有大带隙能量的类型的半导体材料和具有小带隙能量的半导体材料彼此交替堆叠的结构，并且也可以根据发射光的波长带而包括其它III族至V族半导体材料。由发光层36发射的光不限于蓝色波长带中的光，并且在一些情况下，发光层36也可以发射红色波长带和绿色波长带中的光。发光层36的长度可以在0.05μm至0.10μm的范围内，但不限于此。
同时，从发光层36发射的光不仅可以发射到发光元件ED在长度方向上的外表面，而且也可以发射到发光元件ED的两个侧表面。从发光层36发射的光的方向性不限于一个方向。
电极层37可以是欧姆接触电极。然而，本公开不限于此，并且电极层37也可以是肖特基接触电极。发光元件ED可以包括至少一个电极层37。尽管图7中示出了发光元件ED包括一个电极层37，但是本公开不限于此。在一些情况下，发光元件ED可以包括更多数量的电极层37，或者也可以省略电极层37。即使改变电极层37的数量或者发光元件ED还包括另一结构，同样也可以应用后面将要描述的对发光元件ED的描述。
根据示例性实施方式，当发光元件ED电连接到显示装置10中的电极或接触电极时，电极层37可以减小发光元件ED与电极或接触电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的至少一种。此外，电极层37也可以包括掺杂有n型或p型的半导体材料。然而，本公开不限于此。
绝缘膜38设置成围绕上述多个半导体层和电极层的外表面。在示例性实施方式中，绝缘膜38可以设置成至少围绕发光层36的外表面，并且可以在发光元件ED延伸的一个方向上延伸。绝缘膜38可以执行保护构件的功能。作为示例，绝缘膜38可以形成为围绕构件的侧表面部分，但是可以形成为暴露发光元件ED在长度方向上的两端。
尽管附图中示出了绝缘膜38形成为在发光元件ED的长度方向上延伸以覆盖第一半导体层31至电极层37的侧表面，但是本公开不限于此。绝缘膜38可以仅覆盖包括发光层36的一些半导体层的外表面，或覆盖电极层37的侧表面的一部分，以部分地暴露每个电极层37的侧表面。此外，绝缘膜38也可以形成为使得其顶表面在与发光元件ED的至少一端相邻的区域中的截面中是圆形的。绝缘膜38的厚度可以在10nm至1.0μm的范围内，但不限于此。绝缘膜38的厚度可以优选地为约40nm。
绝缘膜38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)和氧化铝(AlOx)。因此，可以防止当发光层36与电极(电信号通过其传输到发光元件ED)直接接触时可能发生的电短路。绝缘膜38保护发光元件ED以及发光层36的外表面，并且因此可以防止发光效率的降低。
在一些实施方式中，可以对绝缘膜38的外表面进行表面处理。发光元件ED可以在分散在预定墨水中的状态下喷射在电极上并在电极上对准。为了保持其中发光元件ED分散而不与墨水中的其它相邻发光元件ED聚集的状态，可以在绝缘膜38的表面上执行疏水处理或亲水处理。
发光元件ED可以具有1μm至10μm或2μm至6μm，并且优选地3μm至5μm的长度h。此外，发光元件ED的直径可以在30nm至700nm的范围内，并且发光元件ED的纵横比可以是1.2至100。然而，本公开不限于此，并且包括在显示装置10中的多个发光元件ED也可以根据发光层36的组成的不同而具有不同的直径。优选地，发光元件ED的直径可以在约500nm的范围内。
同时，根据实施方式的显示装置10的制造方法包括制备单独的对准衬底以形成发光元件ED、电极CNE1和CNE2以及电路层。显示装置10的显示层DL可以通过制造显示元件衬底、将显示元件衬底结合到第一基础衬底BS并且然后去除对准衬底来形成，在显示元件衬底上，发光元件ED、电极CNE1和CNE2以及电路层通过除了第一基础衬底BS之外的衬底形成，并且该衬底结合到第一基础衬底BS。接下来，可以通过执行在显示层DL上形成颜色控制层CL的工艺来制造显示装置10。在使用对准衬底的显示装置10的制造方法中，分别设置在第一绝缘层PAS1的一个表面和另一表面上的发光元件ED和颜色控制结构TPL、WCL1和WCL2可以设置成彼此相邻。
在下文中，将进一步参考其它附图描述根据实施方式的显示装置10的制造工艺。
图8至图20是依次示出根据实施方式的显示装置的显示元件层的制造工艺中的步骤的图。
首先，参考图8和图9，制备对准衬底AS，对准衬底AS包括目标衬底SUB、设置在目标衬底SUB上的辅助层PIL以及设置在辅助层PIL上的多个对准电极RME1和RME2。在图8中，对准衬底AS的目标衬底SUB可以包括与第一基础衬底BS基本上相同的材料。此外，与第一基础衬底BS的子像素PXn对应的多个像素区域PA可以限定在目标衬底SUB上。
辅助层PIL完全设置在目标衬底SUB上。辅助层PIL可以提供其中可以设置对准电极RME1和RME2的空间。此外，当设置辅助层PIL时，目标衬底SUB的对准电极RME1和RME2可以在后续工艺中容易地分离。辅助层PIL可以包括聚酰亚胺，但不限于此。
对准电极RME1和RME2设置成在限定在目标衬底SUB上的像素区域PA内在第二方向DR2上延伸。第一对准电极RME1和第二对准电极RME2可以设置成在第一方向DR1上彼此间隔开并且彼此相对，并且可以在第二方向DR2上延伸并且可以设置成跨过多个像素区域PA。尽管未在附图中示出，但是第一对准电极RME1和第二对准电极RME2可以连接到设置在目标衬底SUB的外部部分上的焊盘部分，并且焊盘部分可以连接到外部装置，以被施加对准信号。当对准信号施加到第一对准电极RME1和第二对准电极RME2时，由于对准信号之间的电压差，可以在第一对准电极RME1和第二对准电极RME2之间产生电场E。对准电极RME1和RME2中的每一个可以包括具有高导电性的金属材料。
接下来，参考图10，在对准衬底AS上形成第一绝缘材料层PSL1，并且在第一绝缘材料层PSL1上形成第一堤BNL。第一绝缘材料层PSL1可以包括与第一绝缘层PAS1基本上相同的材料，并且可以在后续工艺中被部分去除以形成第一绝缘层PAS1。由于第一绝缘材料层PSL1形成为比第一绝缘层PAS1厚，因此即使在去除对准衬底AS的工艺中去除第一绝缘层PAS1的一部分，第一绝缘材料层PSL1也可以具有一定的厚度。第一绝缘材料层PSL1可以完全设置在辅助层PIL上以覆盖对准电极RME1和RME2。第一绝缘材料层PSL1可以防止发光元件ED与对准电极RME1和RME2直接接触，同时形成在后续工艺中形成的发光元件ED所设置的区域。
第一堤BNL可以具有与以上所描述的结构相同的结构。第一堤BNL可以具有从第一绝缘材料层PSL1的顶表面突出的形状，并且可以设置成跨过像素区域PA之间的边界的栅格形状。基于第一堤BNL的布置，显示层DL的子像素PXn可以区分开。此外，在布置发光元件ED的工艺中，第一堤BNL可以防止包括发光元件ED的墨水溢出到其它像素区域PA。
接下来，参考图11和图12，将包括发光元件ED的墨水喷射到每个像素区域PA中，在对准电极RME1和RME2上产生电场E，并且将发光元件ED设置在第一绝缘材料层PSL1上。在实施方式中，发光元件ED可以以分散在墨水中的状态制备，并且可以使用喷墨印刷装置通过印刷工艺喷射到每个像素区域PA中。通过喷墨印刷装置喷射的墨水可以位于由第一堤BNL围绕的区域中。
当喷射包括发光元件ED的墨水时，将对准信号施加到对准电极RME1和RME2中的每一个，并且将多个发光元件ED设置在第一绝缘材料层PSL1上。当将对准信号施加到对准电极RME1和RME2中的每一个时，可以在对准电极RME1和RME2中的每一个上产生电场E。通过包括掺杂有不同导电类型的半导体层，分散在墨水中的发光元件ED可以具有偶极矩。放置在电场E中的发光元件ED可以接收介电泳力，并且可以在改变其对准方向和位置的同时位于第一绝缘材料层PSL1上。发光元件ED可以设置成使其一端放置在第一对准电极RME1上并且其另一端放置在第二对准电极RME2上。发光元件ED的长度可以大于第一对准电极RME1和第二对准电极RME2之间的间隙，并且其两端可以放置在对准电极RME1和RME2上。
接下来，参考图13和图14，在发光元件ED上形成第二绝缘层PAS2，并且设置与发光元件ED的两端接触的电极CNE1和CNE2，从而设置发光元件ED以及电极CNE1和CNE2。可以通过形成完全设置在第一绝缘材料层PSL1上的第二绝缘材料层PSL2以覆盖发光元件ED并且然后部分去除第二绝缘材料层PSL2使得发光元件ED的两端暴露的工艺来形成第二绝缘层PAS2。第二绝缘材料层PSL2可以固定发光元件ED设置在对准电极RME1和RME2上的位置。
当发光元件ED的位置固定时，通过部分去除第一绝缘材料层PSL1和第二绝缘材料层PSL2来暴露发光元件ED的两端以及对准电极RME1和RME2的顶表面的一部分。第一绝缘材料层PSL1可以包括形成为暴露对准电极RME1和RME2的顶表面的一部分的开口OP，并且可以部分去除第二绝缘材料层PSL2以暴露发光元件ED的两端。在这种工艺中，第一绝缘材料层PSL1和第二绝缘材料层PSL2可以分别形成第一绝缘层PAS1和第二绝缘层PAS2。
接下来，形成设置在第一绝缘层PAS1上的第一电极CNE1和第二电极CNE2。第一电极CNE1和第二电极CNE2可以分别与发光元件ED的两端接触，并且第一电极CNE1和第二电极CNE2的一侧可以设置成在第二绝缘层PAS2上彼此间隔开。此外，第一电极CNE1可以直接设置在第一绝缘层PAS1上，并且可以通过暴露第一对准电极RME1的开口OP与第一对准电极RME1直接接触。第二电极CNE2可以直接设置在第一绝缘层PAS1上，并且可以通过暴露第二对准电极RME2的开口OP与第二对准电极RME2直接接触。施加到对准电极RME1和RME2的电信号可以通过电极CNE1和CNE2传送到发光元件ED。
根据实施方式，在显示装置10的制造工艺中，在将发光元件ED设置在第一绝缘层PAS1上并形成电极CNE1和CNE2之后，检查发光元件ED的发光缺陷并修补发光缺陷的修复工艺。通过对准电极RME1和RME2施加用于驱动发光元件ED的电信号，来检查每个像素区域PA的发光元件ED是否可以发射光。在一些情况下，当发光元件ED不发光时，可以通过去除相应的发光元件ED或修补与电极CNE1和CNE2的连接来修复发光元件的不发。例如，发光元件ED的一端可以不与电极CNE1和CNE2接触，或者第一电极CNE1和第二电极CNE2彼此直接连接，使得相应像素区域PA的发光元件ED可以短路。由于发光元件ED短路的像素区域PA可以作为有缺陷的子像素PXn保留在显示装置10中，因此可以在形成发光元件ED以及电极CNE1和CNE2之后执行修复发光元件ED短路的工艺。
对准衬底AS可以提供其中设置有第一绝缘层PAS1和设置在第一绝缘层PAS1的一个表面上的发光元件ED的空间，并且同时，可以进行修补发光元件ED以及电极CNE1和CNE2中可能出现的缺陷的修复工艺。如上所述，当电极CNE1和CNE2在一个像素区域PA中短路时，可以执行通过照射激光等来去除短路部分的工艺。由于对准衬底AS最终不包括在显示装置10中，并且仅第一绝缘层PAS1设置在发光元件ED的下侧上，因此，对准衬底AS在修复工艺期间是否部分损坏是无关紧要的。
此外，由于对准电极RME1和RME2不包括在显示装置10中并且被去除，所以发光元件ED以及电极CNE1和CNE2的结构可以自由设计，而与对准电极RME1和RME2的结构无关。即使每个像素区域PA所占据的区域小，但如果在每个像素区域PA中仅确保其中设置有发光元件ED以及电极CNE1和CNE2的空间，则对准电极RME1和RME2的结构可以设计成仅与发光元件ED的布置位置相关。由于显示装置10的制造方法使用单独的对准衬底AS来设置发光元件ED，所以可以自由地进行修复发光元件ED的工艺或其结构设计。
接下来，参考图15和图16，形成覆盖发光元件ED以及电极CNE1和CNE2的第三绝缘层PAS3，并且在其上形成电路层。如上所述，电路层包括下金属层BML1、有源层ACL1、第一栅极导电层、第一数据导电层、第二数据导电层、缓冲层BF、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2。对其结构和布置的描述与上述描述相同。具体地，下金属层BML1可以设置成在厚度方向上至少覆盖发光元件ED。
接下来，参考图17，在电路层上形成第一平坦化层SL，并且通过将第一平坦化层SL通过结合剂BDM结合到第一基础衬底BS来形成显示元件衬底DS。显示元件衬底DS可以包括设置在对准衬底AS和第一基础衬底BS之间的发光元件ED、电极CNE1和CNE2、电路层以及第一堤BNL。显示元件衬底DS可以是在执行形成颜色控制层CL的后续工艺之前形成的结构，其包括显示装置10的显示层DL。这里，由于对准衬底AS被去除并且第一基础衬底BS成为显示装置10的衬底，所以第一基础衬底BS和对准衬底AS可以不彼此对准。在未划分特定区域的状态下，第一基础衬底BS通过结合剂BDM结合到电路层。即使第一基础衬底BS和对准衬底AS不彼此对准，与对准衬底AS的像素区域PA对应的区域也可以与第一基础衬底BS的子像素PXn对应。
接下来，执行从显示元件衬底DS去除对准衬底AS的工艺。
参考图18至图20，执行将目标衬底SUB与显示元件衬底DS分离并去除辅助层PIL以及对准电极RME1和RME2的工艺。作为示例，可以通过与辅助层PIL的分离工艺容易地去除目标衬底SUB。辅助层PIL可以通过干法蚀刻工艺或抛光工艺去除，并且对准电极RME1和RME2可以通过使用蚀刻剂的蚀刻工艺去除。这里，对准电极RME1和RME2中的一些可能在去除辅助层PIL的工艺期间中被去除，但是即使对准电极RME1和RME2被同时去除，第一绝缘层PAS1最终也可以保留。
此外，由于对准电极RME1和RME2包括与相应电极CNE1和CNE2的材料不同的材料，因此在使用蚀刻剂去除对准电极RME1和RME2的工艺中，可难以去除电极CNE1和CNE2。因此，可以在其中电极CNE1和CNE2保留在第一绝缘层PAS1的开口OP中的状态下设置显示装置10。在去除对准电极RME1和RME2的工艺中，可以进一步执行平坦化第一绝缘层PAS1的另一表面的工艺，但是本公开不限于此。通过上述工艺，可以制造包括设置在第一基础衬底BS上的电路层、发光元件ED以及电极CNE1和CNE2的显示层DL。接下来，通过将颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3设置在第一绝缘层PAS1的面对第一基础衬底BS的另一表面上来形成颜色控制层CL。
图21至图25是依次示出根据实施方式的显示装置的颜色控制层的制造工艺中的步骤的图。
首先，参考图21，在与发射材料区域EMA对应的区域中在第一绝缘层PAS1的另一表面上形成颜色控制结构TPL、WCL1和WCL2。与对准衬底AS的多个像素区域PA对应的多个子像素PXn可以限定在第一基础衬底BS中。在第一子像素PX1上形成透光层TPL，在第二子像素PX2上形成第一波长转换层WCL1，并且在第三子像素PX3上形成第二波长转换层WCL2。
形成颜色控制结构TPL、WCL1和WCL2的方法不受特别限制。在示例性实施方式中，颜色控制结构TPL、WCL1和WCL2可以通过光刻胶工艺或喷墨印刷工艺形成。
例如，当通过光刻胶工艺形成颜色控制结构TPL、WCL1和WCL2时，可以通过施加其中分散有散射体SCP或波长转换材料WCP1和WCP2的基础树脂BRS1、BRS2和BRS3以与由第一堤BNL围绕的区域重叠并且固化基础树脂BRS1、BRS2和BRS3来形成颜色控制结构TPL、WCL1和WCL2。这里，包括不同散射体SCP或波长转换材料WCP1和WCP2的基础树脂BRS1、BRS2和BRS3中的每一个可以在第一绝缘层PAS1的另一表面上施加到与子像素PXn中的每一个对应的区域，并且可以针对子像素PXn中的每一个形成不同的颜色控制结构TPL、WCL1和WCL2。
接下来，参考图22和图23，在颜色控制结构TPL、WCL1和WCL2上形成第一封盖层CPL1，并且在第一封盖层CPL1上的颜色控制结构TPL、WCL1和WCL2彼此间隔开的空间中形成防混色构件MBM。第一封盖层CPL1设置为围绕设置成与子像素PXn中的每一个对应的颜色控制结构TPL、WCL1和WCL2。防混色构件MBM可以设置在颜色控制结构TPL、WCL1和WCL2之间的谷区域内。
接下来，参考图24和图25，在防混色构件MBM上形成光阻挡构件BM，并且在暴露的第一封盖层CPL1上形成多个滤色器层CFL1、CFL2和CFL3而不在其上设置光阻挡构件BM。在实施方式中，可以通过施加包含特定颜色的着色剂的光敏有机材料并曝光和显影光敏有机材料来形成滤色器层CFL1、CFL2和CFL3。例如，可以通过施加包含蓝色着色剂的光敏有机材料并曝光和显影光敏有机材料来形成第一滤色器层CFL1，可以通过施加包含绿色着色剂的光敏有机材料并曝光和显影光敏有机材料来形成第二滤色器层CFL2，并且可以通过施加包含红色着色剂的光敏有机材料并曝光和显影光敏有机材料来形成第三滤色器层CFL3。然而，本公开不限于此。
最后，虽然未在附图中示出，但是可以通过形成覆盖光阻挡构件BM以及滤色器层CFL1、CFL2和CFL3的第二封盖层CPL2来制造显示装置10。通过上述工艺，可以制造包括第一基础衬底BS并具有依次设置在第一基础衬底BS上的电路层、电极CNE1和CNE2、发光元件ED、第一绝缘层PAS1、颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3的显示装置10。在显示装置10的制造工艺中，由于执行了使用单独的对准衬底AS来形成发光元件ED以及电极CNE1和CNE2的工艺，因此在设置发光元件ED以及设计和修复电极CNE1和CNE2的结构的工艺中可以受到较少的限制。此外，最终制造的显示装置10可以具有仅包括一个第一基础衬底BS以及显示层DL和颜色控制层CL的结构。
在下文中，将参考其它附图描述显示装置10的其它实施方式。
图26是示出根据另一实施方式的一个子像素的发光元件和电极的布置的示意性平面图。
参考图26，根据实施方式的显示装置10_1可以每单位面积包括大量的发光元件ED，因为子像素PXn中的每一个包括更多数量的电极。子像素PXn中的每一个还可以包括设置在第一电极CNE1_1和第二电极CNE2_1之间的第三电极CNE3_1，并且发光元件ED包括设置在第一电极CNE1_1和第三电极CNE3_1之间的第一发光元件ED1和设置在第三电极CNE3_1和第二电极CNE2_1之间的第二发光元件ED2。本实施方式与图3的实施方式的不同之处在于，设置在子像素PXn中的每一个中的电极CNE1_1、CNE2_1和CNE3_1以及发光元件ED的结构与图3的实施方式的结构不同。在下文中，将省略重复内容并将主要描述区别。
由于显示装置10_1的制造工艺包括使用对准衬底AS来设置发光元件ED和形成电极CNE1_1、CNE2_1和CNE3_1的工艺，因此对发光元件ED以及电极CNE1_1、CNE2_1和CNE3_1的布置结构设计几乎没有限制。发光元件ED以及电极CNE1_1、CNE2_1和CNE3_1设置在第一绝缘层PAS1的一个表面上，并且去除设置在第一绝缘层PAS1的另一表面上的对准衬底AS。也就是说，对准衬底AS上的对准电极RME1和RME2的布置可以仅受发光元件ED1和ED2的布置结构的影响，而与电极CNE1_1、CNE2_1和CNE3_1的布置无关。
如在本实施方式中那样，对准电极RME1和RME2可以布置成更多数量或具有不同的结构，使得第一发光元件ED1和第二发光元件ED2分别布置在第二方向DR2上。当设置第一发光元件ED1和第二发光元件ED2时，形成与第一发光元件ED1的一端接触的第一电极CNE1_1、与第一发光元件ED1的另一端和第二发光元件ED2的一端接触的第三电极CNE3_1以及与第二发光元件ED2的另一端接触的第二电极CNE2_1。类似于第一电极CNE1_1和第二电极CNE2_1，第三电极CNE3_1可以具有在发射材料区域EMA内在第二方向DR2上延伸的形状。第三电极CNE3_1可以设置成在第一方向DR1上分别与第一电极CNE1_1和第二电极CNE2_1间隔开，并且覆盖第一发光元件ED1的另一端和第二发光元件ED2的一端。
在实施方式中，穿过第一绝缘层PAS1的开口OP可以仅形成在与第一电极CNE1_1和第二电极CNE2_1重叠的区域中。第三电极CNE3_1可以不设置在开口OP内并且可以仅与发光元件ED1和ED2接触。此外，第一接触孔CT1和第二接触孔CT2可以仅形成在相应的电极上，使得仅第一电极CNE1_1和第二电极CNE2_1电连接到电路层的第一晶体管T1和第二电压线VL2。用于发光元件ED的发光的电信号可以分别仅直接施加到第一电极CNE1_1或第二电极CNE2_1，并且可以通过第一发光元件ED1或第二发光元件ED2施加到第三电极CNE3_1。因此，第一发光元件ED1和第二发光元件ED2可以通过第三电极CNE3_1彼此串联连接。
附图中示出了第一发光元件ED1和第二发光元件ED2的一端设置成面对相同的方向，但是本公开不限于此。第一发光元件ED1和第二发光元件ED2可以设置成使得一端面对相反的方向，并且在这种情况下，第一发光元件ED1和第二发光元件ED2也可以通过改变电极CNE1_1、CNE2_1和CNE3_1的布置和结构而彼此串联连接。
子像素PXn中的每一个包括设置成两列并且彼此串联连接的发光元件ED1和ED2，从而可以改善每单位面积的亮度。图25的实施方式中示出了第一发光元件ED1和第二发光元件ED2分别在第二方向DR2上设置成两行，但是本公开不限于此。例如，第一发光元件ED1和第二发光元件ED2在第二方向DR2上布置在一列中，但是也可以随着电极中的每一个的结构改变而彼此串联连接。
图27是示出根据又一实施方式的一个子像素的发光元件和电极的布置的示意性平面图。
参考图27，在根据实施方式的显示装置10_2中，在第二方向DR2上延伸的第一电极CNE1_2和第二电极CNE2_2的长度可以缩短，并且第三电极CNE3_2可以包括部分弯折部分。第一发光元件ED1和第二发光元件ED2可以在第二方向DR2上布置成一列。第一发光元件ED1的两端可以与第一电极CNE1_2和第三电极CNE3_2接触，并且第二发光元件ED2的两端可以与第三电极CNE3_2和第二电极CNE2_2接触。除了面对第一电极CNE1_2和第二电极CNE2_2的部分之外，第三电极CNE3_2可以包括连接第一电极CNE1_2和第二电极CNE2_2的弯折部分，并且第一发光元件ED1和第二发光元件ED2可以在一列中彼此串联连接。本实施方式与图26的实施方式的不同之处在于，发光元件ED1和ED2的布置以及电极CNE1_2、CNE2_2和CNE3_2的结构与图26的实施方式的布置和结构不同。
在显示装置10_2的制造工艺中，由于执行使用对准衬底AS设置发光元件ED以及形成电极的工艺，所以电极CNE1_2、CNE2_2和CNE3_2的结构不受用于设置发光元件ED的对准电极RME1和RME2的结构的影响。当使用对准电极RME1和RME2设置发光元件ED1和ED2时，可以通过以各种方式设计电极CNE1_2、CNE2_2和CNE3_2的结构以将多个发光元件ED1和ED2彼此串联连接。
在图26和图27的实施方式中，仅示出了其中第一发光元件ED1和第二发光元件ED2彼此串联连接的双串联结构，但是显示装置10还可以包括更多数量的彼此串联连接的发光元件ED。除了设置在第一绝缘层PAS1的开口OP内的第一电极CNE1和第二电极CNE2之外，显示装置10还可以包括不设置在开口OP内并且不直接连接到电路层的第一晶体管T1和第二电压线VL2的电极。通过该电极连接的不同的发光元件ED1和ED2可以彼此串联连接。
图28是示出根据另一实施方式的显示装置的一个像素的示意性剖视图。图29至图31是示出图28的显示装置的颜色控制层的制造工艺中的步骤的剖视图。
参考图28至图31，显示装置10_3可以包括通过喷墨工艺形成的颜色控制层CL的颜色控制结构TPL、WCL1和WCL2，并且可以包括具有与图4的实施方式的结构不同的结构的颜色控制层CL。本实施方式与图4的实施方式的不同之处在于，省略了颜色控制层CL的防混色构件MBM，设置了第二堤PNL，并且改变了第一封盖层CPL1的位置。在下文中，将省略重复内容并将主要描述区别。
颜色控制层CL可以包括直接设置在第一绝缘层PAS1的另一表面上的第二堤PNL。第二堤PNL可以设置成与第一堤BNL基本上相同的形状。也就是说，第二堤PNL可以通过包括在第一方向DR1和第二方向DR2上延伸的部分而在平面图中在第一绝缘层PAS1的另一表面上设置成栅格图案。第二堤PNL可以设置成在第一绝缘层PAS1的另一表面上跨过非发射材料区域NEA或子像素PXn的边界，并且可以形成其中设置有颜色控制结构TPL、WCL1和WCL2的空间。
在实施方式中，第二堤PNL设置成在厚度方向上与第一堤BNL重叠，但是第一堤BNL可以具有在第一绝缘层PAS1的一个表面上朝向第一基础衬底BS突出的形状，并且第二堤PNL可以具有在第一绝缘层PAS1的另一表面上朝向滤色器层CFL1、CFL2和CFL3突出的形状。第一堤BNL和第二堤PNL可以具有其中其宽度在从第一绝缘层PAS1的一个表面或另一表面突出的方向上变窄的形状，但不限于此。
颜色控制结构TPL、WCL1和WCL2可以设置在由第二堤PNL形成的空间中。颜色控制结构TPL、WCL1和WCL2可以通过喷墨印刷工艺将墨水喷射到由第二堤PNL围绕的区域中来形成。例如，在显示装置10_3的制造工艺中，可以执行在显示层DL的第一绝缘层PAS1的另一表面上形成第二堤PNL并且然后在第二堤PNL之间形成颜色控制结构TPL、WCL1和WCL2的工艺。
颜色控制结构TPL、WCL1和WCL2可以通过将包括散射体SCP或波长转换材料WCP1和WCP2以及基础树脂BRS1、BRS2和BRS3的颜色控制墨水Qink1、Qink2和Qink3喷射到由第二堤PNL围绕的区域中并且然后干燥颜色控制墨水Qink1、Qink2和Qink3而形成。包括散射体SCP和第一基础树脂BRS1的第一颜色控制墨水Qink1可以喷射到与第一子像素PX1对应的区域中，包括散射体SCP、第一波长转换材料WCP1和第二基础树脂BRS2的第二颜色控制墨水Qink2可以喷射到与第二子像素PX2对应的区域中，并且包括散射体SCP、第二波长转换材料WCP2和第三基础树脂BRS3的第三颜色控制墨水Qink3可以喷射到与第三子像素PX3对应的区域中。接下来，可以通过固化相应的颜色控制墨水Qink1、Qink2和Qink3来形成颜色控制结构TPL、WCL1和WCL2。这里，第二堤PNL可以防止颜色控制墨水Qink1、Qink2和Qink3溢出到其它相邻子像素PXn，并且可以针对子像素PXn中的每一个形成不同的颜色控制结构TPL、WCL1和WCL2。
第一封盖层CPL1可以设置在颜色控制结构TPL、WCL1和WCL2上。与图4的实施方式不同，根据实施方式的第一封盖层CPL1也可以设置在第二堤PNL上。当通过喷墨印刷工艺形成颜色控制结构TPL、WCL1和WCL2时，在形成第二堤PNL之后设置颜色控制结构TPL、WCL1和WCL2，并且因此，覆盖颜色控制结构TPL、WCL1和WCL2的第一封盖层CPL1也可以设置在第二堤PNL上。根据本实施方式，由于发光元件ED以及颜色控制结构TPL、WCL1和WCL2分别通过喷墨印刷工艺形成，所以显示装置10_3可以包括显示层DL的第一堤BNL和颜色控制层CL的第二堤PNL。
图32是示出根据又一实施方式的显示装置的一个像素的示意性剖视图。
参考图32，根据实施方式的显示装置10_4还可以包括设置在滤色器层CFL1、CFL2和CFL3上的第二基础衬底FS，并且还可以包括设置在颜色控制结构TPL、WCL1和WCL2与显示层DL之间的填充层BDM_S和下光吸收构件BAB。可以通过在第二基础衬底FS上形成颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3并且然后将颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3结合到显示层DL而不直接在第一绝缘层PAS1的另一表面上形成颜色控制结构TPL、WCL1和WCL2来制造显示装置10_4。本实施方式与图4的实施方式的不同之处在于，除了第一基础衬底BS之外，显示装置10_4还包括第二基础衬底FS和在第一基础衬底BS与第二基础衬底FS之间的填充层BDM_S。
颜色控制层CL可以设置在第二基础衬底FS的面对第一基础衬底BS的一个表面上。颜色控制层CL的光阻挡构件BM和滤色器层CFL1、CFL2和CFL3直接设置在第二基础衬底FS的一个表面上。光阻挡构件BM形成为包括暴露第二基础衬底FS的一个表面的开口，并且滤色器层CFL1、CFL2和CFL3设置在光阻挡构件BM的开口上。滤色器层CFL1、CFL2和CFL3的一部分可以直接设置在第二基础衬底FS的一个表面上，并且滤色器层CFL1、CFL2和CFL3的其它部分可以设置在光阻挡构件BM上。不同的滤色器层CFL1、CFL2和CFL3可以设置成在光阻挡构件BM上彼此间隔开。
第二封盖层CPL2设置在滤色器层CFL1、CFL2和CFL3以及光阻挡构件BM的一个表面(即，附图中的下表面)上。第二封盖层CPL2可以设置成覆盖滤色器层CFL1、CFL2和CFL3以及光阻挡构件BM，并且可以在滤色器层CFL1、CFL2和CFL3彼此间隔开的部分处与光阻挡构件BM直接接触。
第二堤PNL可以直接设置在第二封盖层CPL2的一个表面(即，附图中的下表面)上，并且可以设置成在厚度方向上与光阻挡构件BM重叠。与图27的实施方式不同，第二堤PNL可以具有从第二基础衬底FS的一个表面朝向第一基础衬底BS突出的形状。第二堤PNL可以具有其中其宽度从第一基础衬底BS在向上的方向上增加的形状。
颜色控制结构TPL、WCL1和WCL2设置在第二封盖层CPL2的一个表面上，并且设置在围绕第二堤PNL的空间中。颜色控制结构TPL、WCL1和WCL2与第二堤PNL一起设置在第二封盖层CPL2的一个表面上。第一封盖层CPL1可以设置在颜色控制结构TPL、WCL1和WCL2以及第二堤PNL的下侧上。颜色控制结构TPL、WCL1和WCL2以及第一封盖层CPL1的相对布置与图27的实施方式的相对布置基本上相同。
下光吸收构件BAB可以设置在第一绝缘层PAS1的另一表面上。下光吸收构件BAB可以设置成与第一堤BNL重叠，以防止从发光元件ED发射的光与相邻子像素PXn的颜色控制结构TPL、WCL1和WCL2混合。根据实施方式，显示装置10_4还可以包括下光吸收构件BAB，以阻止子像素PXn之间的颜色混合。
下光吸收构件BAB可以包括类似于光阻挡构件BM的有机材料。下光吸收构件BAB可以包括吸收可见光波长带的光吸收材料。例如，下光吸收构件BAB可以由用作显示装置的黑矩阵的材料制成。
第一基础衬底BS上的显示层DL和第二基础衬底FS上的颜色控制层CL可以通过填充层BDM_S彼此结合。填充层BDM_S可以用于在填充显示层DL和颜色控制层CL之间的空间的同时使显示层DL和颜色控制层CL相互联接。填充层BDM_S可以设置成分别与第一封盖层CPL1和第一绝缘层PAS1接触。填充层BDM_S可以由硅基有机材料、环氧有机材料等制成，但不限于此。
图33至图35是示出图32的显示装置的颜色控制层的制造工艺中的步骤的剖视图。
首先，参考图33，制备第二基础衬底FS，并且在第二基础衬底FS的一个表面上形成光阻挡构件BM、滤色器层CFL1、CFL2和CFL3以及第二封盖层CPL2。光阻挡构件BM可以在第二基础衬底FS上形成栅格图案，并且滤色器层CFL1、CFL2和CFL3可以设置在光阻挡构件BM的开口上。
接下来，参考图34，在第二封盖层CPL2上形成第二堤PNL，并且形成设置在其之间的颜色控制结构TPL、WCL1和WCL2。第二堤PNL设置在光阻挡构件BM上以在厚度方向上与光阻挡构件BM重叠，并且颜色控制结构TPL、WCL1和WCL2设置在由第二堤PNL围绕的区域中。接下来，通过在颜色控制结构TPL、WCL1和WCL2以及第二堤PNL上设置第一封盖层CPL1来形成颜色控制层CL。
接下来，参考图35，使用填充层BDM_S将设置在第一基础衬底BS上的显示层DL和设置在第二基础衬底FS上的颜色控制层CL彼此结合。在将显示层DL和颜色控制层CL彼此结合之前，在显示层DL的第一绝缘层PAS1的另一表面上形成下光吸收构件BAB。根据本实施方式，显示装置10_4具有包括彼此面对的第一基础衬底BS和第二基础衬底FS以及设置在它们之间的显示层DL和颜色控制层CL的结构。
图36是示出根据另一实施方式的显示装置的一个像素的示意性剖视图。
参考图35，在根据实施方式的显示装置10_5中，光阻挡构件BM_5可以包括与第一滤色器层CFL1_5相同的着色剂，并且与第一滤色器层CFL1_5接触的光阻挡构件BM_5可以与第一滤色器层CFL1_5一体。本实施方式的显示装置10_5与图4的实施方式的显示装置10的不同之处在于，光阻挡构件BM_5的材料与光阻挡构件BM的材料不同。在下文中，将省略重复内容并将主要描述区别。
在显示装置10_5中，光阻挡构件BM_5可以包括与第一滤色器层CFL1_5相同的材料(即，蓝色着色剂)。当光阻挡构件BM_5包括蓝色着色剂时，透射通过光阻挡构件BM_5的外部光或反射光具有蓝色波长带。由用户的眼睛所感知的眼睛颜色敏感度根据光的颜色而不同。更具体地，与绿色波长带的光和红色波长带的光相比，用户对蓝色波长带的光的感知可以是较不敏感的。因此，由于光阻挡构件BM_5包括蓝色着色剂，所以用户可以相对较不敏感地感知反射光。
在这种情况下，光阻挡构件BM_5的厚度可以与第一滤色器层CFL1_5的厚度基本上相同。在显示装置10_5的制造工艺期间，在形成防混色构件MBM之后形成光阻挡构件BM_5的工艺中，可以同时形成第一滤色器层CFL1_5，并且第二滤色器层CFL2和第三滤色器层CFL3可以形成为与未设置光阻挡构件BM_5和第一滤色器层CFL1_5的区域对应。由于光阻挡构件BM_5与第一滤色器层CFL1_5同时形成，因此在制造工艺中可以省略一个工艺步骤，从而改善生产效率。
图37是示出根据又一实施方式的显示装置的一个像素的示意性剖视图。
参考图37，在根据实施方式的显示装置10_6中，滤色器层CFL1、CFL2和CFL3可以设置在第二基础衬底FS上，并且颜色控制结构TPL、WCL1和WCL2可以直接设置在显示层DL上。其上设置有滤色器层CFL1、CFL2和CFL3的第二基础衬底FS可以通过填充层BDM_S结合到其上设置有颜色控制结构TPL、WCL1和WCL2的第一基础衬底BS。本实施方式与图32的实施方式的不同之处在于，颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3分离地形成在不同的基础衬底(例如，第一基础衬底BS和第二基础衬底FS)上。可以通过在第一基础衬底BS上依次形成显示层DL以及颜色控制结构TPL、WCL1和WCL2并且然后将其上仅形成有滤色器层CFL1、CFL2和CFL3的第二基础衬底FS结合到第一基础衬底BS来制造显示装置10_6。由于其它构件的内容与以上参考图4和图32的实施方式所描述的内容相同，因此将省略其详细描述。同时，应说明，在所述实施方式中，基于发射蓝色(第一颜色)的发光元件ED，透光层TPL或波长转换层WCL1和WCL2设置为根据子像素PXn的颜色控制结构。然而，本公开不限于此，并且在一些情况下，可以通过改变颜色控制结构或发光元件来控制入射到滤色器层CFL1、CFL2和CFL3上的光的颜色。
图38和图39是示出根据又一实施方式的显示装置的一个像素的示意性剖视图。
首先，参考图38，根据实施方式的显示装置10_7可以包括第三波长转换层WCL3作为设置在第一子像素PX1中的颜色控制结构。在其中发光元件ED发射蓝色的第一颜色的光L1的实施方式中，显示装置10_7还可以包括设置在第一子像素PX1中的包括第三波长转换材料WCP3的第三波长转换层WCL3以调整从发光元件ED发射的光的中心波长带。本实施方式与图4的实施方式的不同之处在于，设置第三波长转换层WCL3而不是透光层TPL。
与第一波长转换层WCL1类似，第三波长转换层WCL3可以包括第一基础树脂BRS1、第三波长转换材料WCP3和散射体SCP。第三波长转换材料WCP3可以将从发光元件ED发射的第一颜色的光L1转换为另一颜色的光。从发光元件ED发射的光和由第一波长转换材料WCP3转换并且然后发射的光可以是接近蓝色的光。当要从显示装置10_7的第一子像素PX1发射的光的中心波长带不同于从发光元件ED发射的光的中心波长带时，第一子像素PX1的颜色控制结构也可以是第三波长转换层WCL3而不是透光层TPL。也就是说，显示装置10_7可以通过颜色控制结构的波长转换层WCL1、WCL2和WCL3以及滤色器层CFL1、CFL2和CFL3来控制在子像素PXn中的每一个中显示的光的颜色，而与从发光元件ED发射的光的中心波长带或颜色无关。
参考图39，根据实施方式的显示装置10_8可以包括针对子像素PXn中的每一个发射不同颜色的光的发光元件ED_B、ED_G和ED_R，并且可以包括各自设置为颜色控制结构的透光层TPL。图39的显示装置10_8与图38的实施方式的显示装置10_7的不同之处在于，设置在子像素PXn中的每一个中的颜色控制结构是相同的，但是发光元件ED的类型是不同的。
例如，设置在第一子像素PX1中的发光元件ED_B可以发射蓝色的第一颜色的光，设置在第二子像素PX2中的发光元件ED_G可以发射绿色的第二颜色的光，并且设置在第三子像素PX3中的发光元件ED_R可以发射红色的第三颜色的光。因此，即使子像素PXn中的每一个的颜色控制结构的全部是透光层TPL，入射到滤色器层CFL1、CFL2和CFL3上的光也可以具有不同的颜色。即使颜色控制结构仅包括透光层TPL，显示装置10_8也可以通过发光元件ED_B、ED_G和ED_R的类型以及滤色器层CFL1、CFL2和CFL3来控制由子像素PXn中的每一个显示的光的颜色。
图40是示出根据另一实施方式的显示装置的一个子像素的发光元件和电极的布置的示意性平面图。
参考图40，根据实施方式的显示装置10可以包括形成在子像素PXn中的每一个上的第一图案RP。第一图案RP可以形成为其中第一电极CNE1和第二电极CNE2之间的间隙与其它部分不同的形状。第一图案RP可以是具有曲化形状的部分，其中，第一电极CNE1和第二电极CNE2的彼此面对的一侧凹陷。
在将发光元件ED设置在对准衬底AS上的工艺中，当发光元件ED未设置在期望的位置处或者电极CNE1和CNE2彼此直接连接并短路时，可以执行用于修补这种问题的修复工艺。未设置在特定位置处的发光元件ED可以在后续工艺中成为异物，并且当电极CNE1和CNE2彼此短路时，相应的子像素PXn可以不发光。在显示装置10的制造方法中，可以在形成电路层之前执行修复工艺，并且显示装置10可以包括修复工艺的痕迹。
例如，当电极CNE1和CNE2直接连接并短路时，可以执行用于去除第一电极CNE1和第二电极CNE2连接的部分的修复工艺。在实施方式中，修复工艺可以执行为通过照射激光来去除构成发光元件ED或电极CNE1和CNE2的材料的工艺，并且显示装置10的一些子像素PXn可以包括通过去除短路的电极CNE1和CNE2而形成的第一图案RP。作为第一电极CNE1和第二电极CNE2所连接的并且然后被去除的部分的第一图案RP可以是具有曲化形状的部分，其中第一电极CNE1和第二电极CNE2的彼此面对的一侧部分凹陷。实质上，第一图案RP可以不是设置特定构件的痕迹，而可以是当部分去除第一电极CNE1和第二电极CNE2时剩余的痕迹。然而，第一图案RP的形状和结构不限于附图中所示的形状和结构，并且显示装置10也可以包括具有各种结构和位置的第一图案RP作为修复工艺的痕迹。
在结束详细描述时，本领域技术人员将理解，在基本上不背离本发明的原理的情况下，可以对优选实施方式进行许多变化和修改。因此，所公开的本发明的优选实施方式仅在一般和描述性意义上使用，并且不是出于限制的目的。

Claims (24)

1.一种显示装置，包括：
第一基础衬底，其上限定有多个子像素；
第一绝缘层，设置在所述第一基础衬底上并且包括面对所述第一基础衬底的一个表面；
多个发光元件，在所述第一绝缘层的所述一个表面上分别设置在所述多个子像素中；
第一电极和第二电极，直接设置在所述第一绝缘层的所述一个表面上并且分别与所述发光元件的两端接触；
电路层，设置在所述第一电极和所述第二电极与所述第一基础衬底之间，并且包括电连接到所述发光元件的第一晶体管；
颜色控制结构，设置在所述第一绝缘层的另一表面上，并且包括多个透光层和波长转换层；以及
滤色器层，设置在所述颜色控制结构上。
2.根据权利要求1所述的显示装置，还包括设置在所述第一绝缘层的所述一个表面上并且具有朝向所述第一基础衬底突出的形状的第一堤，
其中，所述第一堤设置在所述多个子像素的边界处，以及
所述多个发光元件、所述第一电极和所述第二电极分别设置在由所述第一堤围绕的区域中。
3.根据权利要求2所述的显示装置，其中，所述电路层还包括设置在所述第一晶体管与所述发光元件之间的下金属层，以及
所述下金属层设置成在厚度方向上与所述多个发光元件重叠。
4.根据权利要求2所述的显示装置，其中，所述第一绝缘层包括从所述一个表面穿透到所述另一表面的多个开口，以及
所述第一电极和所述第二电极中的每一个具有设置在所述开口内的部分。
5.根据权利要求4所述的显示装置，其中，所述第一电极和所述第二电极在一个方向上延伸并且设置成彼此间隔开，以及
所述多个发光元件布置成沿着所述第一电极和所述第二电极延伸的所述一个方向间隔开。
6.根据权利要求5所述的显示装置，其中，所述发光元件包括第一发光元件和与所述第一发光元件间隔开的第二发光元件，
所述第一电极与所述第一发光元件的一端接触，并且所述第二电极与所述第二发光元件的另一端接触，以及
所述显示装置还包括与所述第一发光元件的另一端和所述第二发光元件的所述另一端接触的第三电极。
7.根据权利要求2所述的显示装置，还包括具有曲化形状的第一图案，在所述第一图案中，所述第一电极和所述第二电极的彼此面对的一侧凹陷。
8.根据权利要求2所述的显示装置，还包括设置在所述电路层和所述第一基础衬底之间的结合剂。
9.根据权利要求2所述的显示装置，其中，所述多个发光元件分别设置在第一子像素和第二子像素中，
所述颜色控制结构包括设置在所述第一子像素中的透光层和设置在所述第二子像素中的第一波长转换层，以及
所述滤色器层包括设置在所述第一子像素中的第一滤色器层和设置在所述第二子像素中的第二滤色器层。
10.根据权利要求9所述的显示装置，还包括：
第一封盖层，设置在所述透光层和所述第一波长转换层上；以及
光阻挡构件，围绕所述第一滤色器层和所述第二滤色器层，并且设置在所述第一封盖层上。
11.根据权利要求10所述的显示装置，其中，所述第一封盖层设置成围绕所述透光层和所述第一波长转换层，以及
所述显示装置还包括在所述透光层和所述第一波长转换层之间设置在所述第一封盖层上的防混色构件。
12.根据权利要求10所述的显示装置，还包括设置在所述透光层和所述第一波长转换层之间的第二堤，
其中，所述第一封盖层设置在所述第二堤上。
13.根据权利要求10所述的显示装置，还包括：
第二基础衬底，设置在所述滤色器层和所述光阻挡构件上，并且与所述光阻挡构件直接接触；以及
填充层，设置在所述第一绝缘层和所述颜色控制结构之间。
14.根据权利要求9所述的显示装置，其中，从设置在所述第一子像素中的所述发光元件发射的光穿过所述透光层并通过所述第一滤色器层发射，以及
从设置在所述第二子像素中的所述发光元件发射的光穿过所述第一波长转换层并通过所述第二滤色器层发射。
15.根据权利要求14所述的显示装置，其中，所述发光元件发射第一颜色的光，以及
所述第一子像素发射所述第一颜色的所述光，并且所述第二子像素发射与所述第一颜色不同的第二颜色的光。
16.根据权利要求15所述的显示装置，其中，所述多个发光元件还设置在第三子像素中，
所述颜色控制结构还包括设置在所述第三子像素中的第二波长转换层，
所述滤色器层包括设置在所述第三子像素中的第三滤色器层，以及
从设置在所述第三子像素中的所述发光元件发射的光穿过所述第二波长转换层并且作为与所述第一颜色和所述第二颜色不同的第三颜色的光通过所述第三滤色器层发射。
17.一种显示装置的制造方法，所述制造方法包括：
制备目标衬底和对准衬底，所述对准衬底包括在所述目标衬底上设置成彼此间隔开的对准电极；
通过在设置在所述对准衬底上的第一绝缘层上设置发光元件、在所述发光元件上形成多个电极和电路层、并将其上形成有所述电路层的所述对准衬底结合到第一基础衬底来形成显示元件衬底；以及
从所述显示元件衬底去除所述对准衬底以暴露所述第一绝缘层的另一表面，并且在所述第一绝缘层的所述另一表面上设置颜色控制结构和滤色器层。
18.根据权利要求17所述的制造方法，其中，所述对准衬底还包括设置在所述目标衬底上的辅助层，以及
所述对准电极包括在一个方向上延伸并设置成彼此间隔开的第一对准电极和第二对准电极。
19.根据权利要求18所述的制造方法，其中，所述多个电极包括直接设置在所述第一绝缘层的所述一个表面上并且分别与所述发光元件的两端接触的第一电极和第二电极，以及
形成所述显示元件衬底包括在通过在所述对准电极上产生电场将所述多个发光元件设置在所述第一绝缘层上之后形成所述第一电极和所述第二电极。
20.根据权利要求19所述的制造方法，其中，所述电路层设置在所述发光元件和所述多个电极上。
21.根据权利要求19所述的制造方法，其中，形成所述显示元件衬底包括通过去除所述第一电极和所述第二电极彼此连接的部分来形成第一图案。
22.根据权利要求18所述的制造方法，其中，从所述显示元件衬底去除所述对准衬底包括将所述目标衬底与所述辅助层分离，并且蚀刻并去除所述辅助层和所述对准电极。
23.根据权利要求18所述的制造方法，其中，设置所述颜色控制结构和所述滤色器层包括将所述颜色控制结构直接设置在所述第一绝缘层的所述另一表面上。
24.根据权利要求18所述的制造方法，其中，设置所述颜色控制结构和所述滤色器层包括：
制备第二基础衬底；以及
在所述第二基础衬底上形成所述滤色器层和所述颜色控制结构之后，使用填充物将所述颜色控制结构和所述第一绝缘层的所述另一表面彼此结合。
CN202180054823.0A 2020-09-07 2021-09-06 显示装置及其制造方法 Pending CN116034469A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200113717A KR20220033544A (ko) 2020-09-07 2020-09-07 표시 장치 및 이의 제조 방법
KR10-2020-0113717 2020-09-07
PCT/KR2021/011999 WO2022050782A1 (ko) 2020-09-07 2021-09-06 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN116034469A true CN116034469A (zh) 2023-04-28

Family

ID=80491294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180054823.0A Pending CN116034469A (zh) 2020-09-07 2021-09-06 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20230335689A1 (zh)
KR (1) KR20220033544A (zh)
CN (1) CN116034469A (zh)
WO (1) WO2022050782A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133734B (zh) * 2020-09-29 2022-08-30 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015069700A (ja) * 2013-09-26 2015-04-13 株式会社ジャパンディスプレイ 表示装置
KR102503168B1 (ko) * 2018-02-08 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11296164B2 (en) * 2018-05-18 2022-04-05 Boe Technology Group Co., Ltd. Organic light emitting diode counter substrate and display panel, array substrate for organic light emitting diode display panel, and fabricating method thereof
KR102607698B1 (ko) * 2018-08-06 2023-11-29 삼성디스플레이 주식회사 표시 장치
KR20200088923A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
US20230335689A1 (en) 2023-10-19
KR20220033544A (ko) 2022-03-17
WO2022050782A1 (ko) 2022-03-10

Similar Documents

Publication Publication Date Title
EP4191677A1 (en) Display device
KR20210124564A (ko) 표시 장치
US20210367024A1 (en) Display device
CN115699323A (zh) 显示装置
CN114122044A (zh) 显示设备
EP4195282A1 (en) Display device
CN116057614A (zh) 显示装置
US20230335689A1 (en) Display device and manufacturing method therefor
US20220149111A1 (en) Display device
US20220069167A1 (en) Display device
US12015047B2 (en) Display device
US20220052107A1 (en) Display device
CN113555386A (zh) 显示装置
CN116195060A (zh) 显示装置
CN113823661A (zh) 显示装置
KR20220003685A (ko) 표시 장치
KR20220004849A (ko) 표시 장치
US20220190070A1 (en) Display device
US20220199745A1 (en) Display device
US20220302203A1 (en) Display device
US20230317883A1 (en) Display device and method of fabricating the same
US20230361261A1 (en) Display device and method of fabricating the same
US20230395753A1 (en) Display device
KR20230132030A (ko) 표시 장치 및 이의 제조 방법
CN116802814A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination