CN115132772A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115132772A
CN115132772A CN202210285212.3A CN202210285212A CN115132772A CN 115132772 A CN115132772 A CN 115132772A CN 202210285212 A CN202210285212 A CN 202210285212A CN 115132772 A CN115132772 A CN 115132772A
Authority
CN
China
Prior art keywords
electrode
light emitting
region
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210285212.3A
Other languages
English (en)
Inventor
李周炫
白炅旼
姜泰旭
崔新逸
宋都根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115132772A publication Critical patent/CN115132772A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D125/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an aromatic carbocyclic ring; Coating compositions based on derivatives of such polymers
    • C09D125/18—Homopolymers or copolymers of aromatic monomers containing elements other than carbon and hydrogen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D181/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing sulfur, with or without nitrogen, oxygen, or carbon only; Coating compositions based on polysulfones; Coating compositions based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及显示装置。根据一实施例的显示装置包括：第一电极以及第二电极，在基板上沿一方向延伸，并且彼此隔开；有机层，布置于所述第一电极以及所述第二电极上，并且包括多个导电区域和绝缘区域；发光元件，在所述有机层上，布置于所述第一电极以及所述第二电极上；以及第一连接电极及第二连接电极，所述第一连接电极连接于所述发光元件的一端部，并且连接于所述多个导电区域中的任意一个，所述第二连接电极连接于所述发光元件的另一端部，并且连接于所述多个导电区域中的另一个，其中，所述有机层包括PEDOT:PSS，所述绝缘区域的表面粗糙度大于所述多个导电区域的表面粗糙度。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
对于显示装置而言，随着多媒体的发展其重要性正在增加。为适应于此，诸如有机发光显示装置(OLED：Organic Light Emitting Display)、液晶显示装置(LCD：LiquidCrystal Display)等多种显示装置正在被投入使用。
作为显示显示装置的图像的装置，可以包括诸如有机发光显示面板或液晶显示面板之类的显示面板。其中，作为发光显示面板，可以包括发光元件，例如，对于发光二极管(LED：Light Emitting Diode)而言，有利用有机物作为发光物质的有机发光二极管(OLED)、利用无机物作为发光物质的无机发光二极管等。
发明内容
本发明要解决的技术问题在于，提供一种可通过防止电极之间的贾凡尼现象来改善接触特性的显示装置。
本发明的技术问题不限于以上提及的技术问题，本领域技术人员可以通过以下的记载明确理解未提及的其他技术问题。
根据用于解决所述技术问题的一实施例的显示装置包括：第一电极以及第二电极，在基板上沿一方向延伸，并且彼此隔开；有机层，布置于所述第一电极以及所述第二电极上，并且包括多个导电区域和绝缘区域；发光元件，在所述有机层上，布置于所述第一电极以及所述第二电极上；以及第一连接电极及第二连接电极，所述第一连接电极连接于所述发光元件的一端部，并且连接于所述多个导电区域中的任意一个，所述第二连接电极连接于所述发光元件的另一端部，并且连接于所述多个导电区域中的另一个，其中，所述有机层包括聚(3,4-乙撑二氧噻吩):聚苯乙烯磺酸(PEDOT:PSS)，所述绝缘区域的表面粗糙度可以大于所述多个导电区域的表面粗糙度。
所述多个导电区域可以包括：第一导电区域，重叠于所述第一电极和所述第一连接电极；以及第二导电区域，重叠于所述第二电极和所述第二连接电极。
所述第一导电区域的一表面可以与所述第一电极接触且另一表面与所述第一连接电极接触，所述第二导电区域的一表面可以与所述第二电极接触且另一表面与所述第二连接电极接触。
所述绝缘区域可以是除了所述多个导电区域以外的剩余区域。
所述多个导电区域可以包括由下述化学式1表示的化合物，所述绝缘区域可以包括由下述化学式2表示的化合物，在下述化学式1和下述化学式2中，n为2以上的自然数。
[化学式1]
Figure BDA0003557934910000021
[化学式2]
Figure BDA0003557934910000022
所述基板可以包括显示区域以及垫区域，所述第一电极、所述第二电极、所述发光元件、所述第一连接电极以及所述第二连接电极可以布置于所述显示区域，所述有机层可以布置于所述显示区域以及所述垫区域。
所述垫区域可以包括：垫电极，布置于所述基板上；垫电极上部层，布置于所述垫电极上；所述有机层，布置于所述垫电极上部层上；以及垫电极覆盖层，布置于所述有机层上。
所述垫电极上部层可以包括与所述第一电极或所述第二电极相同的物质，所述垫电极覆盖层可以包括与所述第一连接电极或所述第二连接电极相同的物质，所述有机层可以包括与所述垫电极上部层重叠的第三导电区域。
所述第三导电区域的一表面可以与所述垫电极上部层接触，另一表面可以与所述垫电极覆盖层接触。
所述有机层还包括导电性粒子，相对于所述有机层100wt％，所述导电性粒子可以被包括为1wt％至10wt％。
所述导电性粒子可以包括选自金属、银纳米线和石墨烯中的至少一个。
根据一实施例的显示装置可以包括：第一电极以及第二电极，在基板上沿一方向延伸，并且彼此隔开；有机层，布置于所述第一电极以及所述第二电极上，并且包括多个导电区域和绝缘区域；发光元件，在所述有机层上，布置于所述第一电极以及所述第二电极上；以及第一连接电极及第二连接电极，所述第一连接电极连接于所述发光元件的一端部，并且连接于所述多个导电区域中的任意一个，第二连接电极连接于所述发光元件的另一端部，并且连接于所述多个导电区域中的另一个，其中，所述有机层的所述多个导电区域可以包括由下述化学式1表示的化合物，所述绝缘区域可以包括由下述化学式2表示的化合物，在下述化学式1和下述化学式2中，n为2以上的自然数。
[化学式1]
Figure BDA0003557934910000031
[化学式2]
Figure BDA0003557934910000041
所述绝缘区域的表面粗糙度可以大于所述多个导电区域的表面粗糙度。
所述显示装置还可以包括堤，布置于所述有机层上，用于划分布置有所述发光元件的发光区域以及与所述发光区域隔开的子区域。
所述多个导电区域可以布置于所述发光区域或所述子区域。
所述多个导电区域可以包括：第一导电区域，重叠于所述第一电极以及所述第一连接电极；以及第二导电区域，重叠于所述第二电极以及所述第二连接电极。
所述有机层还包括导电性粒子，相对于所述有机层100wt％，所述导电性粒子可以被包括为1wt％至10wt％。
所述导电性粒子可以包括选自金属、银纳米线和石墨烯中的至少一个。
所述显示装置还可以包括：第一堤图案，布置于所述基板与所述第一电极之间；以及第二堤图案，布置于所述基板与所述第二电极之间，所述多个导电区域可以与所述第一堤图案以及所述第二堤图案重叠。
所述发光元件可以包括由n型掺杂剂掺杂的第一半导体层、由p型掺杂剂掺杂的第二半导体层、布置于所述第一半导体层与所述第二半导体层之间的发光层以及包围所述第一半导体层、所述第二半导体层以及所述发光层的外表面的绝缘膜。
其他实施例的具体事项包括在详细的说明以及附图中。
根据实施例的显示装置，可以形成覆盖电极的有机层，并且可以在不暴露电极的情况下在有机层形成导电区域，从而可以将连接电极电连接于电极。据此，通过有机层保护电极以防止电极暴露于显影液等，从而可以防止在电极发生贾凡尼现象，并且可以防止电极与连接电极之间的电阻增加。
根据一实施例的效果不受以上例示的内容的限制，在本说明书中包括更加多样的效果。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是示出根据一实施例的显示装置的多个布线的示意性的布置图。
图3是根据一实施例的一子像素的等效电路图。
图4是示出根据一实施例的显示装置的一像素的平面图。
图5是沿图4的Q1-Q1'线截取的剖面图。
图6是示出沿图4的Q2-Q2'线截取的剖面以及垫区域的一部分的剖面图。
图7是示出图5的A区域的剖面图。
图8是示出有机层的一部分的平面图。
图9是示意性地示出有机层的化学机理的图。
图10是根据一实施例的发光元件的示意图。
图11至图19是示出根据一实施例的显示装置的制造工艺的剖面图。
图20是示出根据另一实施例的显示装置的一子像素的平面图。
图21是沿图20的Q3-Q3'线截取的剖面图。
图22是沿图20的Q4-Q4'线截取的剖面图。
图23是示出根据另一实施例的显示装置的一像素的平面图。
图24是沿图23的Q5-Q5'线截取的剖面图。
图25是沿图23的Q6-Q6'线截取的剖面图。
图26是用光学显微镜观察样品#2而得到的图像。
图27是用光学显微镜观察样品#3而得到的图像。
图28是用光学显微镜观察样品#4而得到的图像。
图29是样品#1的AFM测量图像。
图30是样品#1的AFM测量曲线图。
图31是样品#2的AFM测量图像。
图32是样品#2的AFM测量曲线图。
图33是示出根据样品#5和样品#6的波长带的透射率的曲线图。
图34是示出样品#5和样品#6的表面电阻的曲线图。
附图标记说明
10：显示装置 RME1、RME2：第一电极以及第二电极
PEL：垫电极 REL：垫电极上部层
CPE：垫电极覆盖层 BNL：堤
PAS1、PAS2、PAS3：第一绝缘层至第三绝缘层
ED：发光元件 CNE1、CNE2：第一连接电极及第二连接电极
OPL：有机层 PCT：导电区域
PIL：绝缘区域
具体实施方式
参照结合附图详细后述的实施例，将明确本发明的优点及特征以及用于达到这些的方法。然而本发明并非局限于以下公开的实施例，其可以实现为彼此不同的多样的形态，提供本实施例仅旨在使本发明的公开得以完整并用于将本发明的范围完整地告知本发明所属的技术领域中具备基本知识的人员，本发明仅由权利要求的范围来定义。
提及元件(elements)或层表示在其他元件或层的“上(on)”的情形可以包括在其他元件的紧邻的上方或在中间夹设有其他层或其他元件的所有情况。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中公开的形状、尺寸、比率、角度、数量等是示例性的，因此本发明并不限于示出的事项。
虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内显然也可以是第二构成要素。
本发明的多个实施例的各个特征能够部分或全部地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地进行实施，也能够以相关关系一同实施。
以下参照附图对具体实施例进行说明。
图1是示出根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示视频或静止图像。显示装置10可以指提供显示画面的所有电子装置。例如，提供显示画面的电视、笔记本计算机、监控器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：PortableMultimedia Player)、导航仪、游戏机、数码相机、摄像机等可以包括在显示装置10。
显示装置10可以包括提供显示画面的显示面板。显示面板的示例可以有无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一例，例示了应用无机发光二极管显示面板的情形，但不限于此，只要能够应用相同的技术思想，则也可以应用其他显示面板。
显示装置10的形状可以多样地变形。例如，显示装置10可以具有横向长度长的矩形、纵向长度长的矩形、正方形、边角部(顶点)圆滑的四边形、其他多边形、圆形等的形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中例示了在第二方向DR2上的长度长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以为矩形或正方形，但不限于此，也可以是各个边相对于一方向倾斜的菱形形状。各个像素PX可以排列为条纹型或五片瓦型。并且，像素PX中的每一个可以包括一个以上的发出特定波长带的光的发光元件而显示特定颜色。
显示区域DPA的周围可以布置有非显示区域NDA。非显示区域NDA可以完全或部分地包围显示区域DPA。显示区域DPA可以为矩形形状，非显示区域NDA可以布置为邻近于显示区域DPA的四个边。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中，可以布置有包括在显示装置10的布线或电路驱动部，或者贴装有外部装置。
图2是示出根据一实施例的显示装置的多个布线的示意性的布置图。
参照图2，显示装置10可以包括多个布线。多个布线可以包括多个扫描线SL、多个数据线DTL、初始化电压布线VIL以及多个电压布线VL(VL1、VL2)。此外，虽然未示于图中，但显示装置10还可以布置有其他布线。
扫描线SL可以沿第一方向DR1延伸而布置。扫描线SL可以与连接于扫描驱动部(未示出)的扫描布线垫WPD_SC连接。扫描线SL可以布置为从布置于非显示区域NDA的垫区域PDA延伸至显示区域DPA。但不限于此，扫描线SL也可以沿第二方向DR2延伸而布置。
另外，在本说明书中，“连接”的含义不仅可以指任意一部件通过相互物理接触而与另一部件连接，而且也可以指通过其他部件而连接。此外，这可以被理解为作为一体化的一个部件，任意一部分和另一部分由于一体化的部件而相互连接。进一步地，任意一部件与另一部件的连接可以被解释为不仅包括直接接触的连接，甚至包括通过另一部件的电连接的意思。
多个数据线DTL可以沿第一方向DR1延伸而布置。在多个数据线DTL中，三个数据线DTL形成一组而彼此相邻地邻近布置。各个数据线DTL可以布置为从布置于非显示区域NDA的垫区域PDA延伸至显示区域DPA。
初始化电压布线VIL也可以沿第一方向DR1延伸而布置。初始化电压布线VIL可以布置于数据线DTL与扫描线SL之间。初始化电压布线VIL可以布置为从布置于非显示区域NDA的垫区域PDA延伸至显示区域DPA。
第一电压布线VL1以及第二电压布线VL2可以包括沿第一方向DR1延伸的部分和沿第二方向DR2延伸的部分。在第一电压布线VL1和第二电压布线VL2中，沿第一方向DR1延伸的部分可以布置为横穿显示区域DPA，沿第二方向DR2延伸的部分中的一部分的布线可以布置于显示区域DPA，其他布线可以布置于位于显示区域DPA的第一方向DR1两侧的非显示区域NDA。第一电压布线VL1和第二电压布线VL2可以在显示区域DPA的整个表面具有网格(Mesh)结构。
扫描线SL、数据线DTL、初始化电压布线VIL、第一电压布线VL1和第二电压布线VL2可以与至少一个布线垫WPD电连接。各个布线垫WPD可以布置于非显示区域NDA。各个布线垫WPD可以布置于位于作为显示区域DPA的第一方向DR1的另一侧的下侧的垫区域PDA，但是垫区域PDA的位置可以根据显示装置10的尺寸及规格进行多样地变形。扫描线SL连接于布置在垫区域PDA的扫描布线垫WPD_SC，多个数据线DTL分别连接于彼此不同的数据布线垫WPD_DT。初始化电压布线VIL连接于初始化布线垫WPD_Vint，第一电压布线VL1连接于第一电压布线垫WPD_VL1，而且第二电压布线VL2连接于第二电压布线垫WPD_VL2。外部装置可以贴装于布线垫WPD上。外部装置可以通过各向异性导电膜、超声波接合等贴装于布线垫WPD上。在附图中，例示了各个布线垫WPD布置在布置于显示区域DPA的下侧的垫区域PDA的情形，但不限于此。多个布线垫WPD中的一部分也可以布置于显示区域DPA的上侧或左右侧中的某一区域。
显示装置10的各个像素PX或子像素SPXn(n是1至3的整数)可以包括像素驱动电路。上述布线可以在穿过各个像素PX或其周围的同时向各个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。各个像素驱动电路的晶体管和电容器的数量可以进行多样地变形。根据一实施例，显示装置10的各个子像素SPXn可以为像素驱动电路包括3个晶体管和1个电容器的3T1C结构。以下将3T1C结构作为例对像素驱动电路进行说明，但不限于此，也可以应用2T1C结构、7T1C结构、6T1C结构等其他多样的变形像素PX结构。
图3是根据一实施例的一子像素的等效电路图。
参照图3，根据一实施例的显示装置10的各个子像素SPXn除了发光二极管ED以外，可以包括3个晶体管T1、T2、T3和1个存储电容器Cst。
发光二极管ED根据通过第一晶体管T1供应的电流而发光。发光二极管ED可以包括第一电极、第二电极以及布置于它们之间的至少一个发光元件。所述发光元件可以借由从第一电极和第二电极传输的电信号发出特定波长带的光。
发光二极管ED的一端可以连接于第一晶体管T1的源电极，另一端可以连接于供应比第一电压布线VL1的高电位电压(以下，称为第一电源电压)低的低电位电压(以下，称为第二电源电压)的第二电压布线VL2。
第一晶体管T1根据栅电极与源电极的电压差来调节自供应第一电源电压的第一电压布线VL1流向发光二极管ED的电流。作为一例，第一晶体管T1可以是用于驱动发光二极管ED的驱动晶体管。第一晶体管T1的栅电极可以连接于第二晶体管T2的源电极，源电极可以连接于发光二极管ED的第一电极，漏电极可以连接于施加第一电源电压的第一电压布线VL1。
第二晶体管T2被扫描线SL的扫描信号导通而将数据线DTL连接至第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接于扫描线SL，源电极可以连接于第一晶体管T1的栅电极，漏电极可以连接于数据线DTL。
第三晶体管T3被扫描线SL的扫描信号导通而将初始化电压布线VIL连接于发光二极管ED的一端。第三晶体管T3的栅电极可以连接于扫描线SL，漏电极可以连接于初始化电压布线VIL，源电极可以连接于发光二极管ED的一端或第一晶体管T1的源电极。第二晶体管T2和第三晶体管T3可以被相同的扫描信号同时导通。
在一实施例中，各个晶体管T1、T2、T3的源电极和漏电极不限于上述的情况，也可以是与此相反的情况。此外，晶体管T1、T2、T3可以分别由薄膜晶体管(thin filmtransistor)形成。此外，在图3中，以各个晶体管T1、T2、T3由N型金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semicon ductor Field Effect Transistor)形成的情况为中心进行了说明，但不限于此。即，各个晶体管T1、T2、T3可以由P型MOSFET形成，或者也可以为一部分由N型MOSFET形成，另一部分由P型MOSFET形成。
存储电容器Cst形成于第一晶体管T1的栅电极与源电极之间。存储电容器Cst存储第一晶体管T1的栅电极电压与源电极电压的电压差。
以下，进一步参照其他附图对根据一实施例的显示装置10的一像素PX的结构进行详细说明。
图4是示出根据一实施例的显示装置的一像素的平面图。
参照图4，多个像素PX中的每一个可以包括多个子像素SPXn(n为1至3的整数)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2以及第三子像素SPX3。第一子像素SPX1可以发出第一颜色的光，第二子像素SPX2可以发出第二颜色的光，第三子像素SPX3可以发出第三颜色的光。作为一例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，不限于此，各个子像素SPXn也可以发出相同颜色的光。此外，在图4中，例示了一个像素PX包括三个子像素SPXn的情形，但不限于此，像素PX可以包括更多数量的子像素SPXn。
显示装置10的各个子像素SPXn可以包括发光区域EMA以及非发光区域(未示出)。发光区域EMA可以是布置有发光二极管ED(以下，也可称为发光元件ED)而射出特定波长带的光的区域，非发光区域可以是未布置发光元件ED并且从发光元件ED发出的光无法到达而不射出光的区域。发光区域EMA包括布置有发光元件ED的区域，并且可以包括作为与发光元件ED邻近的区域的从发光元件ED发出的光射出的区域。
不限于此，发光区域EMA还可以包括从发光元件ED发出的光被另一部件反射或折射而射出的区域。多个发光元件ED可以布置于各个子像素SPXn，并且可以包括布置有它们的区域和与其邻近的区域而形成发光区域。
在附图中例示了各个子像素SPXn的发光区域EMA具有彼此相同的面积的情形，但不限于此。在一些实施例中，各个子像素SPXn的各个发光区域EMA还可以根据从布置于对应子像素的发光元件ED发出的光的颜色或波长带而具有彼此不同的面积。
此外，各个子像素SPXn还可以包括布置于非发光区域的子区域SA。子区域SA布置于发光区域EMA的第一方向DR1的一侧，并且可以布置于在第一方向DR1上相邻的子像素SPXn的发光区域EMA之间。例如，多个发光区域EMA和子区域SA可以分别在第二方向DR2上反复排列，并且发光区域EMA和子区域SA可以在第一方向DR1上交替地排列。然而，不限于此，在多个像素PX中，发光区域EMA和子区域SA还可以具有与图4不同的排列。
在子区域SA与发光区域EMA之间可以布置有堤BNL，它们之间的间距可以根据堤BNL的宽度而不同。子区域SA由于未布置发光元件ED而不射出光，但是可以布置有布置于各个子像素SPXn的电极RME(RME1、RME2)的一部分。布置于彼此不同的子像素SPXn的电极RME可以通过子区域SA的分离部ROP彼此分离而布置。电极RME可以通过第一电极接触孔CTD以及第二电极接触孔CTS而分别连接于下部的第一电压布线(图4中未示出)以及第二电压布线(图4中未示出)。
堤BNL可以包括在平面上沿第一方向DR1以及第二方向DR2延伸的部分，从而在显示区域DPA的整个表面布置为格子形图案。堤BNL可以跨过各个子像素SPXn的边界而布置，从而区分相邻的子像素SPXn。此外，堤BNL可以布置为包围布置于每个子像素SPXn的发光区域EMA，从而区分它们。
发光区域EMA可以布置有与电极RME分别重叠且与发光元件ED的一侧和另一侧接触的连接电极CNE(CNE1、CNE2)。连接电极CNE可以通过后述的有机层OPL的导电区域PCT而分别与电极RME连接。以下，将后述电极RME以及连接电极CNE的具体结构。
图5是沿图4的Q1-Q1'线截取的剖面图。图6是示出沿图4的Q2-Q2'线截取的剖面以及垫区域的一部分的剖面图。图7是示出图5的A区域的剖面图。图8是示出有机层的一部分的平面图。图9是示意性地示出有机层的化学机理的图。
结合图4而参照图5及图6，显示装置10可以包括基板SUB以及布置于基板SUB上的半导体层、多个导电层以及多个绝缘层。所述半导体层、导电层以及绝缘层可以分别构成显示装置10的电路层和显示元件层。
具体而言，基板SUB可以是绝缘基板。基板SUB可以利用玻璃、石英或高分子树脂等的绝缘物质构成。此外，基板SUB可以是刚性(Rigid)基板，但也可以是能够实现弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。基板SUB可以包括显示区域DPA和包围该显示区域DPA的非显示区域NDA以及相当于非显示区域NDA中的一部分的垫区域PDA。
第一导电层可以布置于基板SUB上。第一导电层包括下部金属层CAS，下部金属层CAS被布置为与第一晶体管T1的有源层ACT重叠。下部金属层CAS可以包括阻挡光的材料，以防止光入射至第一晶体管T1的有源层ACT。然而，可以省略下部金属层CAS。
缓冲层BL可以布置于下部金属层CAS及基板SUB上。缓冲层BL形成于基板SUB上，以保护像素PX的晶体管免受通过易于湿气渗透的基板SUB渗透的水分的影响，并且可以执行表面平坦化功能。
半导体层布置于缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT。有源层ACT可以布置为与后述的第二导电层的栅电极G1部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施例中，半导体层也可以仅包括多晶硅。所述氧化物半导体可以是含铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium ZincOxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc TinOxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGZO：IndiumGallium Zinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一个。
在附图中，例示了在显示装置10的子像素SPXn布置有一个第一晶体管T1的情形，但不限于此，显示装置10可以包括更多数量的晶体管。
栅极绝缘层GI可以布置于半导体层及缓冲层BL上。栅极绝缘层GI可以起到第一晶体管T1的栅极绝缘膜的作用。
第二导电层可以布置于栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以布置为在作为厚度方向的第三方向DR3上与有源层ACT的沟道区域重叠。
层间绝缘层IL可以布置于第二导电层上。层间绝缘层IL可以在第二导电层与布置于其上的其他层之间执行绝缘膜的功能，并保护第二导电层。
第三导电层可以布置于层间绝缘层IL上。第三导电层可以包括布置于显示区域DPA的第一电压布线VL1和第二电压布线VL2以及多个导电图案CDP1、CDP2和布置于垫区域PDA的垫电极PEL。
第一电压布线VL1可以被施加传输至第一电极RME1的高电位电压(或第一电源电压)，并且第二电压布线VL2可以被施加传输至第二电极RME2的低电位电压(或第二电源电压)。第一电压布线VL1的一部分可以通过贯通层间绝缘层IL和栅极绝缘层GI的接触孔而与第一晶体管T1的有源层ACT接触。第一电压布线VL1可以起到第一晶体管T1的第一漏电极D1的作用。第二电压布线VL2可以直接连接于后述的第二电极RME2。
第一导电图案CDP1可以通过贯通层间绝缘层IL和栅极绝缘层GI的接触孔而与第一晶体管T1的有源层ACT接触。此外，第一导电图案CDP1可以通过另一接触孔而与下部金属层CAS接触。第一导电图案CDP1可以起到第一晶体管T1的第一源电极S1的作用。
第二导电图案CDP2可以连接于后述的第一电极RME1。此外，第二导电图案CDP2可以通过第一导电图案CDP1电连接于第一晶体管T1。虽然在附图中例示了第一导电图案CDP1与第二导电图案CDP2彼此分离布置的情形，但在一些实施例中，第二导电图案CDP2还可以与第一导电图案CDP1一体化而形成一个图案。第一晶体管T1可以将从第一电压布线VL1施加的第一电源电压传输至第一电极RME1。
另外，在附图中，例示了第一导电图案CDP1和第二导电图案CDP2形成于相同层的情形，但不限于此。在一些实施例中，第二导电图案CDP2可以形成为与第一导电图案CDP1不同的导电层，例如，还可以形成为在与第三导电层之间夹设一些绝缘层而布置于第三导电层上的第四导电层。在此情形下，第一电压布线VL1及第二电压布线VL2也可以利用第四导电层形成，而不是由第三导电层形成，而且第一电压布线VL1可以通过其他导电图案而电连接于第一晶体管T1的第一漏电极D1。
垫电极PEL布置于垫区域PDA，并且与上述的多个布线垫WPD中的任意一个连接。垫电极PEL可以由第三导电层构成。虽然未用附图示出，但垫电极PEL可以与布置于显示区域DPA的布线中的任意一个电连接，由布线垫WPD施加的电信号可以通过垫电极PEL传输至显示区域DPA的所述布线。
上述的缓冲层BL、栅极绝缘层GI以及层间绝缘层IL可以利用交替堆叠的多个无机层构成。例如，缓冲层BL、栅极绝缘层GI以及层间绝缘层IL可以形成为包含硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氧氮化物(SiOxNy：SiliconOxynitride)中的至少一个的无机层堆叠的双层或由它们交替堆叠的多层。然而，不限于此，缓冲层BL、栅极绝缘层GI以及层间绝缘层IL也可以利用包含上述的绝缘性材料的一个无机层构成。此外，在一些实施例中，层间绝缘层IL也可以利用聚酰亚胺(PI：Polyimide)之类的有机绝缘物质构成。
第二导电层以及第三导电层可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一个或它们的合金构成的单层或多层。然而，不限于此。
过孔层VIA在显示区域DPA中布置于第三导电层上。过孔层VIA包括有机绝缘物质(例如，聚酰亚胺(PI)之类的有机绝缘物质)，以执行表面平坦化功能。过孔层VIA未布置于垫区域PDA，因此布置于层间绝缘层IL上的垫电极PEL可能不会被过孔层VIA覆盖
过孔层VIA上布置有堤图案BP1、BP2、多个电极RME(RME1、RME2)和堤BNL、多个发光元件ED和多个连接电极CNE(CNE1、CNE2)作为显示元件层。并且，过孔层VIA上可以布置有多个绝缘层PAS1、PAS2、PAS3。
多个堤图案BP1、BP2在显示区域DPA中可以直接布置于过孔层VIA上。堤图案BP1、BP2可以具有沿第一方向DR1延伸的形状，并且在第二方向DR2上彼此隔开。例如，堤图案BP1、BP2可以包括在各个子像素SPXn的发光区域EMA内彼此隔开的第一堤图案BP1及第二堤图案BP2。第一堤图案BP1可以以发光区域EMA的中心部为基准布置于作为第二方向DR2的一侧的左侧，并且第二堤图案BP2可以以发光区域EMA的中心部为基准布置于作为第二方向DR2的另一侧的右侧。多个发光元件ED可以布置于第一堤图案BP1与第二堤图案BP2之间。
堤图案BP1、BP2在第一方向DR1上延伸的长度可以小于被堤BNL包围的发光区域EMA的在第一方向DR1上的长度。堤图案BP1、BP2可以在显示区域DPA的整个表面中布置于子像素SPXn的发光区域EMA内且形成具有窄的宽度并沿一方向延伸的岛状的图案。在附图中，例示了在每个子像素SPXn中两个堤图案BP1、BP2以具有相同的宽度的方式布置的情形，但不限于此。堤图案BP1、BP2的数量及形状可以根据电极RME的数量或布置结构而不同。
以过孔层VIA的上表面为基准，堤图案BP1、BP2可以具有至少一部分突出的结构。堤图案BP1、BP2的突出的部分可以具有倾斜的侧面，并且从发光元件ED发出的光可以被布置于堤图案BP1、BP2上的电极RME反射而朝向过孔层VIA的上部方向射出。然而，不限于此，堤图案BP1、BP2也可以具有外表面具有曲率的半圆形形状或半椭圆形的形状。堤图案BP1、BP2可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质，但不限于此。
多个电极RME可以以沿一方向延伸的形状布置于每个子像素SPXn。多个电极RME可以沿第一方向DR1延伸而布置于子像素SPXn的发光区域EMA，并且它们可以在第二方向DR2上彼此隔开布置。多个电极RME可以电连接于发光元件ED。各个电极RME可以通过后述的连接电极CNE(CNE1、CNE2)连接于发光元件ED，并且可以将从下部的导电层施加的电信号传递至发光元件ED。
显示装置10包括布置于各个子像素SPXn的第一电极RME1以及第二电极RME2。第一电极RME1以发光区域EMA的中心为基准布置于左侧，第二电极RME2在第二方向DR2上与第一电极RME1隔开而以发光区域EMA的中心为基准布置于右侧。第一电极RME1可以布置于第一堤图案BP1上，第二电极RME2可以布置于第二堤图案BP2上。第一电极RME1和第二电极RME2可以越过堤BNL而部分地布置于该子像素SPXn及子区域SA。彼此不同的子像素SPXn的第一电极RME1和第二电极RME2可以以位于任意一个子像素SPXn的子区域SA内的分离部ROP为基准而彼此隔开。
第一电极RME1和第二电极RME2可以至少布置于堤图案BP1、BP2的倾斜的侧面上。在一实施例中，在第二方向DR2上测量的多个电极RME的宽度可以大于在第二方向DR2上测量的堤图案BP1、BP2的宽度。第一电极RME1和第二电极RME2被布置为至少覆盖堤图案BP1、BP2的一侧面，以反射从发光元件ED发出的光。
此外，第一电极RME1与第二电极RME2在第二方向DR2上隔开的间距可以比堤图案BP1、BP2之间的间距窄。第一电极RME1和第二电极RME2的至少一部分区域可以直接布置于过孔层VIA上，从而它们可以布置于相同平面上。
多个电极RME布置于堤图案BP1、BP2上，从布置于堤图案BP1、BP2之间的发光元件ED发出的光可以被布置于堤图案BP1、BP2上的电极RME反射而朝向上部方向射出。各个电极RME可以包括具有高反射率的导电性物质而反射从发光元件ED发出的光。
各个电极RME可以包括反射率和导电性高的材料。例如，电极RME可以包括铝(Al)，或者可以包括包含铝(Al)、镍(Ni)、镧(La)、铜(Cu)等的合金材料。此外，还可以包括ITO、IZO及ITZO之类的材料，或者可以具有将它们堆叠为一层以上的结构。
各个电极RME通过后述的连接电极CNE电连接于发光元件ED，电极RME可以分别与连接电极CNE及下部的第三导电层直接接触。如电极RME一样包含铝(Al)的材料易受到在形成电极RME之后的后续工艺中可能发生的损坏的影响，或者可能会与在后续工艺中使用的溶液等发生反应。在电极RME与其他层(例如，连接电极CNE)接触的部分，在电极RME的一部分与其他溶液发生反应的情况下，与所述其他层的电极之间的电连接可能成为问题，或者也可能在接触面处使电阻大幅增加。为了防止这种情况，可以布置能够保护电极RME避免电极RME与溶液发生反应的层。对此的更详细的说明将进行后述。
各个电极RME可以布置为从发光区域EMA延伸至子区域SA，并且可以包括与堤BNL重叠的部分以及布置于子区域SA的部分。根据一实施例，各个电极RME的一部分可以布置于子区域SA。
第一电极RME1和第二电极RME2可以分别通过形成在与堤BNL重叠的部分的第一电极接触孔CTD及第二电极接触孔CTS而连接于第三导电层。第一电极RME1可以通过贯通其下部的过孔层VIA的第一电极接触孔CTD而与第二导电图案CDP2接触。第二电极RME2可以通过贯通其下部的过孔层VIA的第二电极接触孔CTS而与第二电压布线VL2接触。第一电极RME1可以通过第二导电图案CDP2及第一导电图案CDP1电连接于第一晶体管T1而被施加第一电源电压，第二电极RME2可以电连接于第二电压布线VL2而被施加第二电源电压。
另外，垫区域PDA可以布置有利用第三导电层构成的垫电极PEL，并且在垫电极PEL上可以布置有垫电极上部层REL。垫电极上部层REL可以利用与上述电极RME相同的物质构成。垫电极上部层REL可以构成为大于垫电极PEL而能够覆盖垫电极PEL。
有机层OPL可以布置于显示区域DPA及垫区域PDA中，并且可以布置于过孔层VIA、多个电极RME以及垫电极上部层REL上。有机层OPL可以在保护多个电极RME以及垫电极上部层REL的同时使彼此不同的电极RME相互绝缘。尤其，有机层OPL由于在形成堤BNL之前被布置为覆盖电极RME，从而能够防止电极RME在形成堤BNL的工艺中受损。此外，有机层OPL还可以防止布置于其上的发光元件ED通过与其他部件直接接触而受损。
在示例性的实施例中，有机层OPL可以在第二方向DR2上隔开的电极RME之间以上表面的一部分凹陷的方式形成阶梯差。发光元件ED可以布置于形成有有机层OPL的阶梯差的上表面，并且在发光元件ED与有机层OPL之间还可以形成空间。有机层OPL可以布置为覆盖电极RME以及垫电极上部层REL。
结合图5及图6而参照图7至图9，在一实施例中，有机层OPL可以包括导电区域PCT(PCT1、PCT2、PCT3)和作为导电区域PCT以外的区域的绝缘区域PIL。有机层OPL可以包括聚(3,4-乙撑二氧噻吩):聚苯乙烯磺酸(PEDOT:PSS：Poly(3,4-ethylenedioxythiophene):poly(styrenesulfonic acid))。如果PEDOT:PSS与蚀刻剂(echant)反应，则在PEDOT的噻吩上发生脱硫及氧化反应而结合有双键氧，使得导电性显著降低而表现出绝缘性。即，在利用PEDOT:PSS构成的有机层OPL中，暴露于蚀刻剂的区域可以形成为绝缘区域PIL，未暴露于蚀刻剂的区域可以形成为具有原始导电性的导电区域PCT。其中，蚀刻剂可以利用钠类或钾类化合物，例如，可以利用次氯酸钠(NaOCl)。
有机层OPL可以在导电区域PCT中包含由下述化学式1表示的化合物，可以在绝缘区域PIL中包含由下述化学式2表示的化合物。
[化学式1]
Figure BDA0003557934910000181
[化学式2]
Figure BDA0003557934910000182
其中，n是大于或等于2的自然数。
导电区域PCT可以包括与第一电极RME1及第一连接电极CNE1重叠的第一导电区域PCT1、与第二电极RME2及第二连接电极CNE2重叠的第二导电区域PCT2以及与垫电极上部层REL和垫电极覆盖层CPE重叠的第三导电区域PCT3。第一导电区域PCT1和第二导电区域PCT2可以布置于发光区域EMA，第三导电区域PCT3可以布置于垫区域PDA。
在第一堤图案BP1上，第一导电区域PCT1的一表面可以与第一电极RME1接触，与一表面对向的另一表面可以与第一连接电极CNE1接触。第一导电区域PCT1可以与第一堤图案BP1、第一电极RME1以及第一连接电极CNE1重叠。第一导电区域PCT1可以电连接第一电极RME1和第一连接电极CNE1。在第二堤图案BP2上，第二导电区域PCT2的一表面可以与第二电极RME2接触，与一表面对向的另一表面可以与第二连接电极CNE2接触。第二导电区域PCT2可以与第二堤图案BP2、第二电极RME2以及第二连接电极CNE2重叠。第二导电区域PCT2可以电连接第二电极RME2和第二连接电极CNE2。第一导电区域PCT1和第二导电区域PCT2可以在发光区域EMA内沿第一方向DR1延伸，并且可以在第二方向DR2上彼此间隔开布置。
在垫电极PEL上，第三导电区域PCT3的一表面可以与垫电极上部层REL接触，与一表面对向的另一表面可以与垫电极覆盖层CPE接触。第三导电区域PCT3可以将垫电极PEL、垫电极上部层REL以及垫电极覆盖层CPE电连接。
绝缘区域PIL可以为相当于除了导电区域PCT以外的剩余区域。例如，绝缘区域PIL可以相当于除了第一导电区域PCT1以及第二导电区域PCT2以外的整个发光区域EMA以及与堤BNL重叠的整个区域。
在一实施例中，有机层OPL的绝缘区域PIL的表面粗糙度可以大于导电区域PCT的表面粗糙度。绝缘区域PIL的表面可以借由蚀刻剂而暴露，使得表面的至少一部分可以被蚀刻，因此绝缘区域PIL的表面粗糙度可以大于未蚀刻的导电区域PCT的表面粗糙度。然而，绝缘区域PIL与导电区域PCT的表面粗糙度之间的差异也可能很小。
此外，有机层OPL还可以包括导电性粒子COP。导电性粒子COP可以为了增加导电区域PCT的导电性而添加。然而，导电性粒子COP的含量需要保持绝缘区域PIL的绝缘性，因此可以少量添加。在示例性地实施例中，相对于100wt％的有机层OPL，导电性粒子COP可以以1wt％至10wt％的含量包含。导电性粒子COP可以为银纳米线(Ag nanowire)、金属、石墨烯(graphene)等，但不限于此，也可以应用于公知的导电性粒子。
如上所述，包括铝(Al)的电极RME在形成电极RME之后的后续工艺中，还可能与诸如TMAH之类的显影液进行反应。尤其，在暴露于显影液的情况下，因电极RME与连接电极CNE之间的标准还原电势差而发生贾凡尼现象，电极RME与连接电极CNE之间的电连接可能成为问题，或者在接触表面处使电阻大幅增加。
根据一实施例的显示装置10可以形成覆盖各个电极RME的有机层OPL，并且可以在不暴露电极RME的情况下在有机层OPL形成导电区域PCT。有机层OPL的导电区域PCT可以将形成于上部的连接电极CNE电连接于电极RME。据此，通过有机层OPL防止电极RME暴露于显影液等，从而能够防止在电极RME发生贾凡尼现象，并且防止电极RME与连接电极CNE之间的电阻增加。
相似地，也可以在垫区域PDA中在利用与电极RME相同的物质构成的垫电极上部层REL上形成有机层OPL的第三导电区域PCT3，并且可以在有机层OPL上布置垫电极覆盖层CPE。第三导电区域PCT3在不暴露垫电极上部层REL的情况下电连接垫电极上部层REL和垫电极覆盖层CPE，从而能够防止垫电极上部层REL暴露于显影液。
另外，堤BNL可以布置于有机层OPL上。堤BNL可以包括沿第一方向DR1以及第二方向DR2延伸的部分，并且可以包围各个子像素SPXn。此外，堤BNL可以包围各个子像素SPXn的发光区域EMA以及子区域SA而将它们区分开，并且可以包围显示区域DPA的最外廓以区分显示区域DPA和非显示区域NDA。堤BNL全面地布置于显示区域DPA而形成格子形图案，在显示区域DPA中，堤BNL开口的区域可以是发光区域EMA和子区域SA。
堤BNL可以与堤图案BP1、BP2相似地具有预定高度。在一些实施例中，堤BNL的上表面的高度可以高于堤图案BP1、BP2，并且其厚度可以等于或更大于堤图案BP1、BP2的厚度。堤BNL可以在显示装置10的制造工艺中的喷墨印刷工艺中防止墨溢出到邻近的子像素SPXn。堤BNL可以与堤图案BP1、BP2相同地包括聚酰亚胺之类的有机绝缘物质。
多个发光元件ED可以布置于有机层OPL上。发光元件ED可以具有沿一方向延伸的形状，并且可以布置为延伸的一方向与基板SUB平行。发光元件ED可以包括沿延伸的一方向布置的多个半导体层，并且所述多个半导体层可以沿平行于基板SUB的上表面的方向依次布置。然而，不限于此，在发光元件ED具有不同的结构的情况下，多个半导体层也可以朝向垂直于基板SUB的方向布置。
多个发光元件ED可以在堤图案BP1、BP2之间布置于沿第二方向DR2隔开的电极RME上。发光元件ED的延伸长度可以比沿第二方向DR2隔开的电极RME之间的间距长。发光元件ED可以布置为至少一端部布置于彼此不同的电极RME中的任意一个上，或者两端部分别置于彼此不同的电极RME上。发光元件ED可以布置为两端部置于彼此不同的电极RME上。各个电极RME延伸的方向与发光元件ED延伸的方向可以实质上垂直地布置。发光元件ED沿各个电极RME延伸的第一方向DR1彼此隔开布置，并且可以实质上相互平行地整齐排列。然而，不限于此，发光元件ED也可以布置为倾斜于各个电极RME延伸的方向。
布置于各个子像素SPXn的发光元件ED可以根据构成上述的半导体层的材料而发出彼此不同的波长带的光。然而，不限于此，布置于各个子像素SPXn的发光元件ED可以包括相同材料的半导体层且发出相同颜色的光。发光元件ED可以与连接电极CNE(CNE1、CNE2)接触而电连接于电极RME以及过孔层VIA下部的导电层，并且可以被施加电信号而发出特定波长带的光。
第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3可以布置于多个发光元件ED、有机层OPL以及堤BNL上。第一绝缘层PAS1包括在堤图案BP1、BP2之间沿第一方向DR1延伸并布置于多个发光元件ED上的图案部。所述图案部布置为部分地包围发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端部。所述图案部在平面图上可以在各个子像素SPXn内形成线状或岛状图案。第一绝缘层PAS1的所述图案部可以在保护发光元件ED的同时，在显示装置10的制造工艺中固定发光元件ED。此外，第一绝缘层PAS1也可以布置为填充发光元件ED与其下部的第一绝缘层PAS1之间的空间。此外，第一绝缘层PAS1中的一部分可以布置于堤BNL的上部以及子区域SA。第一绝缘层PAS1中的布置于子区域SA的部分可以不布置在分离部ROP。
此外，第一绝缘层PAS1可以不布置于垫区域PDA。通过在垫区域PDA仅布置有有机层OPL以及后述的第三绝缘层PAS3，从而可以最小化垫电极上部层REL与垫电极覆盖层CPE之间的阶梯差。
多个连接电极CNE(CNE1、CNE2)可以布置于多个电极RME以及发光元件ED上，并与它们分别接触。连接电极CNE可以接触于发光元件ED的任意一端部，且通过有机层OPL的导电区域PCT而与多个电极RME中的至少一个接触。
第一连接电极CNE1可以具有沿第一方向DR1延伸的形状，并且可以布置于第一电极RME1上。第一连接电极CNE1中的布置于第一堤图案BP1上的部分可以与第一电极RME1重叠，由此沿第一方向DR1延伸。第一连接电极CNE1可以布置于发光区域EMA内而不布置在子区域SA。第一连接电极CNE1通过与有机层OPL的第一导电区域PCT1直接接触而连接于第一电极RME1，并且与发光元件ED的一端部接触，据此可以将从第一晶体管T1施加的电信号传输至发光元件ED。
第二连接电极CNE2可以具有沿第一方向DR1延伸的形状，并且可以布置于第二电极RME2上。第二连接电极CNE2中的布置于第二堤图案BP2上的部分可以与第二电极RME2重叠，由此沿第一方向DR1延伸。第二连接电极CNE2可以布置于发光区域EMA内而不布置在子区域SA。第二连接电极CNE2通过与有机层OPL的第二导电区域PCT2直接接触而连接于第二电极REM2，并且与发光元件ED的另一端部接触，据此可以将从第二电压布线VL2施加的电信号传输至发光元件ED。
第二绝缘层PAS2布置于第二连接电极CNE2和第一绝缘层PAS1上。第二绝缘层PAS2可以全面地布置于第一绝缘层PAS1上，并布置为覆盖第二连接电极CNE2，并且第一连接电极CNE1可以布置于第二绝缘层PAS2上。第二绝缘层PAS2可以除了布置有第二连接电极CNE2的区域以外全面地布置于过孔层VIA上。第二绝缘层PAS2可以以使第一连接电极CNE1与第二连接电极CNE2不直接接触的方式使它们相互绝缘。
垫电极覆盖层CPE布置于布置在垫区域PDA的有机层OPL上，且可以与垫电极上部层REL直接接触。垫电极覆盖层CPE可以包括与显示区域DPA的连接电极CNE相同的材料而在相同的工艺中形成。垫电极覆盖层CPE可以在与第一连接电极CNE1或第二连接电极CNE2相同的工艺中形成。垫电极覆盖层CPE与连接电极CNE相似地可以包括具有导电性的材料。垫电极覆盖层CPE与有机层OPL的第三导电区域PCT3接触，并且可以通过第三导电区域PCT3而电连接于垫电极上部层REL以及垫电极PEL。此外，垫电极覆盖层CPE还可以防止垫电极PEL在后续工艺中受损。
第三绝缘层PAS3可以布置于第一连接电极CNE1以及第二绝缘层PAS2上。第三绝缘层PAS3可以全面地布置于基板SUB上而起到保护下部层的作用。第三绝缘层PAS3还可以局部地布置于垫区域PDA，并且可以覆盖垫区域PDA的垫电极覆盖层CPE的至少一部分。第三绝缘层PAS3可以形成有暴露垫电极覆盖层CPE的至少一部分的垫孔OP。
上述的第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3可以包括无机物绝缘性物质或有机物绝缘性物质。
根据一实施例，显示装置10可以形成有覆盖包括铝的电极RME的有机层OPL，并且可以在不暴露电极RME的情况下在有机层OPL形成导电区域PCT。有机层OPL的导电区域PCT可以将形成于上部的连接电极CNE电连接于电极RME。据此，通过借由有机层OPL来防止电极RME暴露于显影液，从而可以防止在电极RME发生贾凡尼现象，并且可以防止电极RME与连接电极CNE之间的电阻增加。
图10是根据一实施例的发光元件的示意图。
参照图10，发光元件ED可以是发光二极管(Light Emitting diode)，具体而言，发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位的尺寸且利用无机物构成的无机发光二极管。若在彼此对向的两个电极之间沿特定方向形成电场，则发光元件ED可以整齐排列于形成极性的所述两个电极之间。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆柱、杆(Rod)、线(Wire)、管(Tube)等的形状。然而，发光元件ED的形态不限于此，发光元件ED可以具有正六面体、长方体、六角柱形等多角柱的形状，或者包括具有沿一方向延伸且外表面局部地倾斜的形状等多种形态。
发光元件ED可以包括掺杂有任意的导电型(例如，p型或n型)杂质的半导体层。半导体层可以接收从外部的电源施加的电信号而发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37以及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有AlxGayIn(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可以是掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一个以上。掺杂于第一半导体层31的n型掺杂剂可以是Si、Ge、Se、Sn等。
第二半导体层32将发光层36置于之间而布置于第一半导体层31上。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有AlxGayIn(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可以是掺杂为p型的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一个以上。掺杂在第二半导体层32的p型掺杂剂可以为Mg、Zn、Ca、Ba等。
另外，在附图中示出了第一半导体层31和第二半导体层32构成为一个层的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层(例如，包覆层(Clad layer)或拉伸应变势垒减小(TSBR：Tensile strain barrierreducing)层)。
发光层36布置于第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。发光层36在包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)与阱层(Well layer)彼此交替地堆叠多个的结构。发光层36可以根据通过第一半导体层31及第二半导体层32施加的电信号而借由电子-空穴对的结合来发光。发光层36可以包括AlGaN、AlGaInN等的物质。尤其，在发光层36为多量子阱结构，且为量子层与阱层交替堆叠的结构的情况下，量子层可以包含AlGaN或AlGaInN，阱层可以包含GaN或AlInN等之类的物质。
发光层36可以是带隙(Band gap)能量大的种类的半导体物质与带隙能量小的半导体物质彼此交替堆叠的结构，也可以根据发出的光的波长带而包括不同的III族至V族半导体物质。发光层36发出的光不限于蓝色波长带的光，根据情况也可以发出红色、绿色波长带的光。
电极层37可以是欧姆(Ohmic)连接电极。然而，不限于此，也可以是肖特基(Schottky)连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个以上的电极层37，但不限于此，电极层37也可以被省略。
在显示装置10中发光元件ED电连接于电极或连接电极时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO以及ITZO中的至少一个。
绝缘膜38被布置为包围上述的多个半导体层以及电极层的外表面。例如，绝缘膜38可以布置为至少包围发光层36的外表面，并且可以形成为暴露发光元件ED的在长度方向上的两端部。此外，从剖面上观察时，绝缘膜38的上表面可以在与发光元件ED的至少一端部邻近的区域中圆滑地形成。
绝缘膜38可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氧氮化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)等。在附图中，例示了绝缘膜38形成为单层的情形，但不限于此，在一些实施例中，绝缘膜38也可以形成为多个层堆叠的多层结构。
绝缘膜38可以执行保护所述部件的功能。绝缘膜38可以防止在与向发光元件ED传输电信号的电极直接接触的情况下有可能在发光层36发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率的降低。
此外，绝缘膜38的外表面可以被进行表面处理。发光元件ED可以以分散在预定的墨中的状态喷射于电极上而整齐排列。在此，为了保持发光元件ED与在墨中邻近的其他发光元件ED不聚集而分散的状态，绝缘膜38的表面被执行疏水化处理或亲水化处理。
以下，参照其他附图对根据一实施例的显示装置10的制造工艺进行说明。
图11至图19是示出根据一实施例的显示装置的制造工艺的剖面图。在图11至图19中分别以剖面图示出了在显示装置10的一子像素SPXn中根据各个层的形成顺序的结构。在图11至图19中重点示出了显示区域DPA以及垫区域PDA的有机层OPL的形成顺序，它们分别可以对应于图6的剖面图。各个层的制造工艺通常可以通过通常的图案化工艺执行。以下，对于针对以通常的图案化工艺执行的各个工艺的制造方法的说明将简要地进行说明。
参照图11，准备基板SUB，在基板SUB上形成第一导电层至第三导电层、缓冲层BL、栅极绝缘层GI、层间绝缘层IL以及过孔层VIA。布置于基板SUB上的第一导电层至第三导电层可以通过沉积构成各个层的材料(例如，金属材料)并利用光刻法进行图案化工艺而形成。此外，布置于基板SUB上的缓冲层BL、栅极绝缘层GI、层间绝缘层IL以及过孔层VIA可以通过涂覆构成各个层的材料(例如，绝缘物质)而形成，或者根据需要而通过利用掩模的图案化工艺而形成。
接着，在显示区域DPA的过孔层VIA上形成多个堤图案BP1、BP2，并在基板SUB的整个表面沉积金属物质。接着，对金属物质进行图案化并在显示区域DPA的第一堤图案BP1上形成第一电极RME1，在第二堤图案BP2上形成第二电极REM2，在垫区域PDA的垫电极PEL上形成垫电极上部层REL。
接着，参照图12，在基板SUB的整个表面涂覆有机物质层OML。有机物质层OML可以直接布置于显示区域DPA的过孔层VIA、第一电极RME1以及第二电极RME2上，并且可以直接布置于垫区域PDA的垫电极上部层REL以及层间绝缘层IL上。根据一实施例，有机物质层OML可以包括PEDOT:PSS。在附图中示出了有机物质层OML没有被平坦地涂覆的情形，但根据有机物质层OML的厚度，有机物质层OML可以被涂覆为不平坦。然而，不限于此，有机物质层OML也可以被平坦地涂覆。
然后，参照图13，在有机物质层OML上形成光致抗蚀剂图案PR1。光致抗蚀剂图案PR1，可以通过在全面地涂覆到有机物质层OML上之后对其进行曝光以及显影的工艺而形成。光致抗蚀剂图案PR1可以应用为用于形成后述的有机层OPL的导电区域PCT以及绝缘区域PIL的掩模。光致抗蚀剂图案PR1可以布置于在第一堤图案BP1上与第一电极RME1重叠的一部分区域上、在第二堤图案BP2上与第二电极RME2重叠的一部分区域上以及垫区域PDA的与垫电极上部层REL重叠的一部分区域上。
接着，参照图14，将光致抗蚀剂图案PR1作为掩模对有机物质层OML执行蚀刻工艺。具体而言，在形成有光致抗蚀剂图案PR1的基板SUB上喷射蚀刻剂。蚀刻剂与借由光致抗蚀剂图案PR1暴露的有机物质层OML接触，从而与有机物质层OML发生化学反应。如上所述，有机物质层OML的PEDOT:PSS中的PEDOT借由蚀刻剂而进行脱硫以及氧化反应。据此，与蚀刻剂反应的有机物质层OML形成为绝缘区域，并且借由光致抗蚀剂图案PR1而未与蚀刻剂反应的有机物质层OML形成为保持原有导电特性的导电区域。
具体而言，在借由光致抗蚀剂图案PR1而未与蚀刻剂反应的有机物质层OML的区域中，与第一电极RME1重叠的区域形成为第一导电区域PCT1，与第二电极RME2重叠的区域形成为第二导电区域PCT2。此外，在垫区域PDA中，借由光致抗蚀剂图案PR1而未与蚀刻剂反应的有机物质层OML中与垫电极上部层REL重叠的区域形成为第三导电区域PCT3。并且，与蚀刻剂反应的有机物质层OML形成为绝缘区域PIL。在此，蚀刻剂可以是钠类蚀刻剂及钾类蚀刻剂，例如可以是次氯酸钠。
然后，参照图15，随着去除光致抗蚀剂图案PR1，形成包括第一导电区域PCT1、第二导电区域PCT2、第三导电区域PCT3以及绝缘区域PIL的有机层OPL。
接着，参照图16，形成布置于有机层OPL上的堤BNL，并在第一电极RME1和第二电极RME2上布置发光元件ED。
在示例性的实施例中，多个发光元件ED可以通过喷墨印刷工艺(Inkjet PrintingProcess)布置于电极RME上。将分散有发光元件ED的墨喷射至堤BNL所包围的区域内之后，如果向电极RME施加电信号，则墨内的发光元件ED可以在改变位置及配向方向的同时安置于电极RME上。
然后，参照图17，在发光元件ED以及显示区域DPA的有机层OPL上形成第一绝缘层PAS1。第一绝缘层PAS1可以不布置在垫区域PDA。第一绝缘层PAS1可以覆盖发光元件ED并将其固定。第一绝缘层PAS1可以利用在显示区域DPA中全面地涂覆于有机层OPL上之后暴露发光元件ED的两端部的图案化工艺而形成。在图17中，示出了第一绝缘层PAS1被布置为仅暴露发光元件ED的一端部的情形。第一绝缘层PAS1在之后的工艺中被图案化为还暴露发光元件ED相反侧的另一端部。
接着，参照图18，形成布置于显示区域DPA的第二连接电极CNE2以及布置于垫区域PDA的垫电极覆盖层CPE，并在其上形成第二绝缘层PAS2。第二连接电极CNE2可以与第一绝缘层PAS1所暴露的发光元件ED的一端部以及有机层OPL的第二导电区域PCT2接触，垫电极覆盖层CPE可以与有机层OPL的第三导电区域PCT3接触。第二绝缘层PAS2可以布置于第一绝缘层PAS1、第二连接电极CNE2以及有机层OPL上，并且可以形成为与第一绝缘层PAS1一起使发光元件ED的另一端部暴露。此外，第二绝缘层PAS2可以不布置在垫区域PDA的垫电极覆盖层CPE上。
接着，参照图19，形成布置于显示区域DPA的第一连接电极CNE1，并在其上形成第三绝缘层PAS3。第一连接电极CNE1可以与第二绝缘层PAS2所暴露的发光元件ED的另一端部以及有机层OPL的第一导电区域PCT1接触。第三绝缘层PAS3可以覆盖显示区域DPA的第一连接电极CNE1以及第二绝缘层PAS2，并且可以覆盖垫区域PDA的垫电极覆盖层CPE的一部分。因此，可以通过上述工艺制造显示装置10。
根据一实施例，即使在形成第一连接电极CNE1以及第二连接电极CNE2时涂覆显影液，有机层OPL也可以覆盖并保护电极RME以及垫电极上部层REL，从而可以防止因显影液而在电极RME与连接电极CNE之间发生贾凡尼腐蚀现象。
以下，将进一步参照其他附图对显示装置10的多样的实施例进行说明。
图20是示出根据另一实施例的显示装置的一子像素的平面图。图21是沿图20的Q3-Q3'线截取的剖面图。图22是沿图20的线Q4-Q4'线截取的剖面图。图21示出横穿图20的第一发光元件ED1以及第二发光元件ED2的两端部的剖面，图22示出横穿图20的多个导电区域PCT1、PCT2、PCT3、PCT4的剖面。
参照图20至图22，根据一实施例的显示装置10_2可以包括更多数量的电极RME和更多数量的连接电极CNE，布置于各个子像素SPXn的发光元件ED的数量可以增加。本实施例与图4至图6的实施例之间的区别点在于，各个子像素SPXn的电极RME以及连接电极CNE的布置和堤图案BP1、BP2、BP3不同。以下，省略重复的内容，以区别点为中心进行说明。
堤图案BP1、BP2、BP3还可以包括布置于第一堤图案BP1与第二堤图案BP2之间的第三堤图案BP3。第一堤图案BP1可以布置于发光区域EMA的中心的左侧，第二堤图案BP2可以布置于发光区域EMA的中心的右侧，第三堤图案BP3可以布置于发光区域EMA的中心。第三堤图案BP3的在第二方向DR2上测量的宽度可以比第一堤图案BP1以及第二堤图案BP2的在第二方向DR2上测量的宽度更大。各个堤图案BP1、BP2、BP3之间的在第二方向DR2上隔开的间距可以大于各个电极RME之间的间距。据此，各个电极RME可以布置为至少一部分不与堤图案BP1、BP2、BP3重叠。
布置于每一个子像素SPXn的多个电极RME除了第一电极RME1以及第二电极RME2以外，还可以包括第三电极RME3和第四电极RME4。
第三电极RME3可以布置于第一电极RME1与第二电极RME2之间，第四电极RME4可以将第二电极RME2置于之间而与第三电极RME3在第二方向上隔开布置。在多个电极RME中，第一电极RME1、第三电极RME3、第二电极RME2以及第四电极RME4可以自子像素SPXn的左侧向右侧依次布置。
各个电极RME可以横穿堤BNL并从发光区域EMA至子区域SA延伸而布置。在多个电极RME中，第一电极RME1和第二电极RME2可以通过电极接触孔CTD、CTS连接于下部的第三导电层。然而，第三电极RME3和第四电极RME4可以不直接连接于下部的第三导电层，而是可以通过发光元件ED以及连接电极CNE电连接于第一电极RME1以及第二电极RME2。第一电极RME1和第二电极RME2可以是通过电极接触孔CTD、CTS直接连接于第三导电层的第一类型电极，第三电极RME3和第四电极RME4可以是不直接连接于第三导电层的第二类型电极。第二类型电极可以与连接电极CNE一起提供发光元件ED的电连接路径。
多个发光元件ED可以布置于堤图案BP1、BP2、BP3之间或者可以布置于彼此不同的电极RME上。发光元件ED中的一部分可以布置于第一堤图案BP1与第三堤图案BP3之间，另一部分可以布置于第三堤图案BP3与第二堤图案BP2之间。根据一实施例，发光元件ED可以包括布置于第一堤图案BP1与第三堤图案BP3之间的第一发光元件ED1及第三发光元件ED3、以及布置于第三堤图案BP3与第二堤图案BP2之间的第二发光元件ED2及第四发光元件ED4。第一发光元件ED1和第三发光元件ED3分别可以布置于第一电极RME1和第三电极RME3上，第二发光元件ED2和第四发光元件ED4分别可以布置于第二电极RME2及第四电极RME4上。第一发光元件ED1和第二发光元件ED2可以布置于对应子像素SPXn的发光区域EMA的下侧或者邻近于子区域SA而布置，第三发光元件ED3和第四发光元件ED4可以邻近于对应子像素SPXn的发光区域EMA的上侧而布置。然而，各个发光元件ED并非根据在发光区域EMA中布置的位置而区分，可以根据与后述的连接电极CNE之间的连接关系而区分。各个发光元件ED根据连接电极CNE的布置结构，两端部所接触的连接电极CNE可以彼此不同，且可以根据接触的连接电极CNE的种类而区分为彼此不同的发光元件ED。
有机层OPL可以全面地布置于子像素SPXn，并且可以包括导电区域PCT和绝缘区域PIL。导电区域PCT可以不与发光区域EMA重叠而不布置于发光区域EMA，而是可以与子区域SA重叠而布置于子区域SA。绝缘区域PIL可以布置于发光区域EMA及子区域SA。
导电区域PCT可以包括布置于子区域SA的第一导电区域PCT1、第二导电区域PCT2、第三导电区域PCT3以及第四导电区域PCT4。第一导电区域PCT1、第二导电区域PCT2、第三导电区域PCT3以及第四导电区域PCT4可以在第二方向DR2上彼此隔开布置，并且可以以第一导电区域PCT1、第三导电区域PCT3、第二导电区域PCT2以及第四导电区域PCT4的顺序布置。
第一导电区域PCT1可以布置于第一电极RME1与第一连接电极CNE1重叠的区域，并且可以与第一电极RME1以及第一连接电极CNE1重叠。第一导电区域PCT1的一表面可以与第一电极RME1接触，与一表面对向的另一表面可以与第一连接电极CNE1接触，从而将第一电极RME1电连接于第一连接电极CNE1。第二导电区域PCT2可以布置于第二电极RME2与第二连接电极CNE2重叠的区域，并且可以与第二电极RME2以及第二连接电极CNE2重叠。第二导电区域PCT2的一表面可以与第二电极RME2接触，与一表面对向的另一表面可以与第二连接电极CNE2接触，从而将第二电极RME2电连接于第二连接电极CNE2。第三导电区域PCT3可以布置于第三电极RME3与第三连接电极CNE3重叠的区域，并且可以与第三电极RME3以及第三连接电极CNE3重叠。第三导电区域PCT3的一表面可以与第三电极RME3接触，与一表面对向的另一表面可以与第三连接电极CNE3接触，从而将第三电极RME3电连接于第三连接电极CNE3。第四导电区域PCT4可以布置于第四电极RME4与第四连接电极CNE4重叠的区域，并且可以与第四电极RME4以及第四连接电极CNE4重叠。第四导电区域PCT4的一表面可以与第四电极RME4接触，与一表面对向的另一表面可以与第四连接电极CNE4接触，从而将第四电极RME4电连接于第四连接电极CNE4。
除了布置于第一电极RME1上的第一连接电极CNE1以及布置于第二电极RME2上的第二连接电极CNE2以外，多个连接电极CNE还可以包括跨过多个电极RME而布置的第三连接电极CNE3、第四连接电极CNE4以及第五连接电极CNE5。
与图4至图6的实施例不同，第一连接电极CNE1和第二连接电极CNE2分别沿第一方向DR1延伸的长度可以比较短。第一连接电极CNE1和第二连接电极CNE2可以以发光区域EMA的中心为基准而布置于下侧。第一连接电极CNE1和第二连接电极CNE2可以跨过发光区域EMA和对应子像素SPXn的子区域SA而布置，并且分别可以通过形成于子区域SA的有机层OPL的第一导电区域PCT1以及第二导电区域PCT2而与第一电极RME1以及第二电极RME2接触。
第三连接电极CNE3可以包括布置于第三电极RME3上的第一延伸部CN_E1、布置于第一电极RME1上的第二延伸部CN_E2以及连接第一延伸部CN_E1和第二延伸部CN_E2的第一连接部CN_B1。第一延伸部CN_E1可以在第二方向DR2上与第一连接电极CNE1隔开并对向，第二延伸部CN_E2可以在第一方向DR1上与第一连接电极CNE1隔开。第一延伸部CN_E1可以布置于对应子像素SPXn的发光区域EMA中的下侧，第二延伸部CN_E2可以布置于发光区域EMA的上侧。第一延伸部CN_E1可以跨过发光区域EMA以及子区域SA而布置，并且通过形成于子区域SA的有机层OPL的第三导电区域PCT3而连接于第三电极RME3。第一连接部CN_B1可以在发光区域EMA的中心部跨过第一电极RME1以及第三电极RME3而布置。第三连接电极CNE3可以大致具有沿第一方向DR1延伸的形状，并且可以具有沿第二方向DR2弯曲后再沿第一方向DR1延伸的形状。
第四连接电极CNE4可以包括布置于第四电极RME4上的第三延伸部CN_E3、布置于第二电极RME2上的第四延伸部CN_E4以及连接第三延伸部CN_E3和第四延伸部CN_E4的第二连接部CN_B2。第三延伸部CN_E3可以在第二方向DR2上与第二连接电极CNE2隔开并对向，第四延伸部CN_E4可以在第一方向DR1上与第二连接电极CNE2隔开。第三延伸部CN_E3可以布置于对应子像素SPXn的发光区域EMA中的下侧，第四延伸部CN_E4可以布置于发光区域EMA的上侧。第三延伸部CN_E3可以布置于发光区域EMA以及子区域SA，并且可以通过有机层OPL的第四导电区域PCT4而连接于第四电极RME4。第二连接部CN_B2可以邻近于发光区域EMA的中心并跨过第二电极RME2以及第四电极REM4而布置。第四连接电极CNE4可以大致具有沿第一方向DR1延伸的形状，并且可以具有沿第二方向DR2弯曲后再沿第一方向DR1延伸的形状。
第五连接电极CNE5可以包括布置于第三电极RME3上的第五延伸部CN_E5、布置于第四电极RME4上的第六延伸部CN_E6以及连接第五延伸部CN_E5和第六延伸部CN_E6的第三连接部CN_B3。第五延伸部CN_E5可以在第二方向DR2的相反方向上与第三连接电极CNE3的第二延伸部CN_E2隔开并对向，第六延伸部CN_E6可以在第二方向DR2的相反方向上与第四连接电极CNE4的第四延伸部CN_E4隔开并对向。第五延伸部CN_E5以及第六延伸部CN_E6可以分别布置于发光区域EMA的上侧，第三连接部CN_B3可以跨过第三电极RME3、第二电极RME2以及第四电极RME4而布置。在平面图中，第五连接电极CNE5可以以包围第四连接电极CNE4的第四延伸部CN_E4的形状布置。
第一连接电极CNE1和第二连接电极CNE2可以是分别与直接连接于第三导电层的第一电极RME1及第二电极RME2连接的第一类型连接电极，第三连接电极CNE3以及第四连接电极CNE4可以是与不直接连接于第三导电层的第三电极RME3及第四电极RME4连接的第二类型连接电极，第五连接电极CNE5可以是不连接于电极RME的第三类型连接电极。
如上所述，对应于连接电极CNE的布置结构，多个发光元件ED可以根据两端部所接触的连接电极CNE而被区分为彼此不同的发光元件ED。
对于第一发光元件ED1以及第二发光元件ED2而言，第一端部可以与第一类型连接电极接触，第二端部可以与第二类型连接电极接触。第一发光元件ED1可以与第一连接电极CNE1及第三连接电极CNE3接触，第二发光元件ED2可以与第二连接电极CNE2及第四连接电极CNE4接触。对于第三发光元件ED3以及第四发光元件ED4而言，第一端部可以与第二类型连接电极接触，第二端部可以与第三类型连接电极接触。第三发光元件ED3可以与第三连接电极CNE3及第五连接电极CNE5接触，第四发光元件ED4可以与第四连接电极CNE4及第五连接电极CNE5接触。
多个发光元件ED可以通过多个连接电极CNE彼此串联连接。根据本实施例的显示装置10可以在每个子像素SPXn包括更多数量的发光元件ED并构成它们的串联连接，从而可以进一步增加每单位面积的发光量。
图23是示出根据另一实施例的显示装置的一像素的平面图。图24是沿图23的Q5-Q5'线截取的剖面图。图25是沿图23的Q6-Q6'线截取的剖面图。图24是示出在图23的第一子像素SPX1中横穿第一发光元件ED1及第二发光元件ED2的两端部的剖面，图25是示出横穿图23的有机层OPL的导电区域PCT的剖面。
参照图23至图25，根据一实施例的显示装置10_3的电极RME、连接电极CNE以及堤图案BP1、BP2的结构可以与上述的实施例不同。
多个堤图案BP1、BP2的在第二方向DR2上测量的宽度可以彼此不同，且某一个堤图案BP1、BP2可以在第二方向DR2上横跨相邻的子像素SPXn而布置。例如，堤图案BP1、BP2可以包括横跨彼此不同的子像素SPXn的发光区域EMA而布置的第一堤图案BP1以及在各个子像素SPXn的发光区域EMA内布置于第一堤图案BP1之间的第二堤图案BP2。
第二堤图案BP2布置于发光区域EMA的中心部，第一堤图案BP1将第二堤图案BP2置于之间而与其隔开布置。第一堤图案BP1和第二堤图案BP2可以沿第二方向DR2彼此交替地布置。在第一堤图案BP1与第二堤图案BP2相隔的空间可以布置有发光元件ED。
第一堤图案BP1和第二堤图案BP2的在第一方向DR1上的长度可以彼此相同，但在第二方向DR2上测量的宽度可以彼此不同。堤BNL中沿第一方向DR1延伸的部分可以在厚度方向上与第一堤图案BP1重叠。堤图案BP1、BP2可以在显示区域DPA的整个面以岛状的图案布置。
多个电极RME包括第一电极RME1、第二电极RME2以及第三电极RME3。第一电极RME1布置于发光区域EMA的中心，第二电极RME2布置于第一电极RME1的左侧，第三电极RME3布置于第一电极RME1的右侧。
第一电极RME1可以布置于第二堤图案BP2上，第二电极RME2和第三电极RME3各自的一部分可以布置于彼此不同的第一堤图案BP1上。各个电极RME可以至少布置于各个堤图案BP1、BP2的倾斜的侧面上。第一电极RME1的在第二方向DR2上的宽度可以大于第二堤图案BP2的在第二方向DR2上的宽度，第二电极RME2和第三电极RME3的在第二方向DR2上的宽度可以小于第一堤图案BP1的在第二方向DR2上的宽度。
第一电极RME1和第三电极RME3可以沿第一方向DR1延伸，并且可以在各个子区域SA的分离部ROP，与另一子像素SPXn的第一电极RME1及第三电极RME3隔开。相反，第二电极RME2可以沿第一方向DR1延伸，并且可以布置于在第一方向DR1上排列的多个子像素SPXn。
第一电极RME1可以通过形成在与堤BNL重叠的部分的第一电极接触孔CTD而连接于第三导电层。第一子像素SPX1的第一电极RME1可以在与位于发光区域EMA的上侧的堤BNL重叠的部分通过贯通过孔层VIA的第一电极接触孔CTD而与第三导电层接触。相反，第二子像素SPX2及第三子像素SPX3的第一电极RME1可以在与位于发光区域EMA的下侧的堤BNL重叠的部分通过贯通过孔层VIA的第一电极接触孔CTD而连接于第三导电层。根据布置于各个子像素SPXn所占据的区域的第三导电层的结构，彼此不同的子像素SPXn的第一电极接触孔CTD的位置可以不同。
第二电极RME2可以通过在位于发光区域EMA的下侧的子区域SA贯通过孔层VIA的第二电极接触孔CTS连接于第二电压布线VL2。
多个发光元件ED可以在彼此不同的堤图案BP1、BP2之间布置于彼此不同的电极RME上。发光元件ED可以包括两端部布置于第一电极RME1及第三电极RME3上的第一发光元件ED1以及两端部布置于第一电极RME1及第二电极RME2上的第二发光元件ED2。第一发光元件ED1可以以第一电极RME1为基准布置于右侧，第二发光元件ED2可以以第一电极RME1为基准布置于左侧。
如上所述，有机层OPL可以全面地布置于子像素SPXn，并且可以包括导电区域PCT和绝缘区域PIL。导电区域PCT可以不与发光区域EMA重叠而不布置于发光区域EMA，而是可以与子区域SA重叠而布置于子区域SA。绝缘区域PIL可以布置于发光区域EMA及子区域SA。
导电区域PCT可以包括布置于子区域SA的第一导电区域PCT1及第二导电区域PCT2。第一导电区域PCT1及第二导电区域PCT2可以在第二方向DR2上彼此隔开布置。
第一导电区域PCT1可以布置于第一电极RME1与第一连接电极CNE1重叠的区域，并且可以与第一电极RME1以及第一连接电极CNE1重叠。第一导电区域PCT1的一表面可以与第一电极RME1接触，与一表面对向的另一表面可以与第一连接电极CNE1接触，从而将第一电极RME1电连接于第一连接电极CNE1。第二导电区域PCT2可以布置于第二电极RME2与第二连接电极CNE2重叠的区域，并且可以与第二电极RME2以及第二连接电极CNE2重叠。第二导电区域PCT2的一表面可以与第二电极RME2接触，与一表面对向的另一表面可以与第二连接电极CNE2接触，从而将第二电极RME2电连接于第二连接电极CNE2。绝缘区域PIL可以布置于除了导电区域PCT以外的整个有机层OPL。
多个连接电极CNE(CNE1、CNE2、CNE3)可以包括作为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2以及作为第三类型连接电极的第三连接电极CNE3。
第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以布置于第一电极RME1上。第一连接电极CNE1中布置于第二堤图案BP2上的部分可以与第一电极RME1重叠，并由此沿第一方向DR1延伸，并且跨过堤BNL而布置至位于发光区域EMA的上侧的另一子像素SPXn的子区域SA。第一连接电极CNE1可以在子区域SA通过有机层OPL的第一导电区域PCT1而与第一电极RME1接触。
第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以布置于第二电极RME2上。第二连接电极CNE2中布置于第一堤图案BP1上的部分可以与第二电极RME2重叠，并由此沿第一方向DR1延伸，并且跨过堤BNL而布置至位于发光区域EMA的上侧的另一子像素SPXn的子区域SA。第二连接电极CNE2可以在子区域SA通过有机层OPL的第二导电区域PCT2而与第二电极RME2接触。
第三连接电极CNE3可以包括沿第一方向DR1延伸的延伸部CN_E1、CN_E2以及连接延伸部CN_E1、CN_E2的第一连接部CN_B1。第一延伸部CN_E1在发光区域EMA内布置于第三电极RME3上，第二延伸部CN_E2在发光区域EMA内布置于第一电极RME1上。第一连接部CN_B1可以在布置于发光区域EMA的下侧的堤BNL上沿第二方向DR2延伸而连接第一延伸部CN_E1以及第二延伸部CN_E2。第三连接电极CNE3可以布置于发光区域EMA以及堤BNL上，并且可以不连接于第三电极RME3。
第三电极RME3可以被有机层OPL完全覆盖。第三电极RME3可以不包括在子区域SA中暴露上表面的部分，并且可以布置为不与连接电极CNE及发光元件ED电连接的浮置(Floating)状态。第一发光元件ED1和第二发光元件ED2可以仅通过第三连接电极CNE3串联连接。
另外，如图23的实施例所示，第三电极RME3可以不连接于第三连接电极CNE3而保持浮置状态，但在一些实施例中，也可以连接于邻近的其他电极RME。例如，第三电极RME3可以连接于布置于在第二方向DR2上邻近的其他子像素SPXn的第二电极RME2，并且可以向第三电极RME3施加第二电源电压。即使向第三电极RME3施加第二电源电压，也由于不与其他连接电极CNE连接，因此向第三电极RME3施加的第二电源电压不会对发光元件ED的发光产生影响。在这种情况下，第三电极RME3可以具有从相邻的子像素SPXn的第二电极RME2分支的形状，并且在子区域SA的分离部ROP可以仅第一电极RME1被分离。
以下，将通过制造例以及实验例对实施例进行更详细地说明。
<制造例1：PEDOT:PSS的有机层的制造>
将PEDOT:PSS以
Figure BDA0003557934910000351
的厚度涂覆于基板上，并进行热处理以形成有机层，从而制造了多个样品#1。在多个样品#1的有机层上形成光致抗蚀剂图案，并喷射次氯酸钠蚀刻剂45秒，从而在有机层形成导电区域和绝缘区域。此时，通过将绝缘区域的宽度形成为3μm而制造了样品#2，通过将绝缘区域的宽度形成为5μm而制造了样品#3，通过将绝缘区域的宽度形成为10μm而制造了样品#4。
<实验例1：有机层的图像以及表面粗糙度的测量>
用光学显微镜观察了已制造的样品#2至样品#4中的每一个。此外，在样品#1和样品#2中，对10μm×10μm的面积进行了原子力显微镜(AFM：Atomic force Microscopy)测量。
图26是用光学显微镜观察样品#2而得到的图像。图27是用光学显微镜观察样品#3而得到的图像。图28是用光学显微镜观察样品#4而得到的图像。图29是样品#1的AFM测量图像。图30是样品#1的AFM测量曲线图。图31是样品#2的AFM测量图像。图32是样品#2的AFM测量曲线图。
参照图26至图28，可以确认样品#2、样品#3以及样品#4中的每一个清晰地形成了较暗地表现的导电区域和相对较亮地表现的绝缘区域。
此外，参照图29至图32，样品#1的表面粗糙度表现为约3.23nm±0.03nm，样品#2的表面粗糙度表现为约3.63nm±0.03nm。由此可知，暴露于蚀刻剂之后的有机层的表面粗糙度大于暴露于蚀刻剂之前的有机层的表面粗糙度。
<制造例2：PEDOT:PSS有机层的制造>
将PEDOT:PSS以
Figure BDA0003557934910000361
的厚度涂覆于基板上而形成有机层，从而制造了样品#5。将PEDOT:PSS以
Figure BDA0003557934910000362
的厚度涂覆于基板上之后，在220℃的温度下进行热处理1100秒而形成有机层，从而制造了样品#6。
<实验例2：有机层样品的透射率以及表面电阻的测量>
按照380nm至780nm的波长带分别对所制造的样品#5及样品#6测量了透射率，并测量了表面电阻。该结果示于图33及图34，并整理于下表1。
图33是示出根据样品#5和样品#6的根据波长带的透射率的曲线图。图34是示出样品#5和样品#6的表面电阻的曲线图。在图34中，条棒上记载的数值表示平均表面电阻。
[表1]
Figure BDA0003557934910000363
参照图33、图34以及表1，样品#5表现出了90％以上的平均透射率，并且表现出了约170Ω/口的表面电阻。样品#6表现出了91％以上的平均透射率，并且表现出了约205Ω/口的表面电阻。
由此可知，PEDOT:PSS有机层在热处理之前和之后均表现出90％以上的高透射率，从而即使在显示装置的电极上形成PEDOT:PSS有机层，也几乎不存在由光反射引起的损失。此外，PEDOT:PSS有机层表现出约205Ω/口以下的表面电阻，由此可知，PEDOT:PSS有机层可以与显示装置的电极或连接电极形成欧姆接触。
以上，参照附图说明了本发明的实施例，但本发明所属技术领域中具备普通知识的人员可以理解为，在不变更本发明的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应当理解为，上述实施例在所有方面都是示例性的，而不是限定性的。

Claims (20)

1.一种显示装置，包括：
第一电极以及第二电极，在基板上沿一方向延伸，并且彼此隔开；
有机层，布置于所述第一电极以及所述第二电极上，并且包括多个导电区域和绝缘区域；
发光元件，在所述有机层上，布置于所述第一电极以及所述第二电极上；以及
第一连接电极及第二连接电极，所述第一连接电极连接于所述发光元件的一端部，并且连接于所述多个导电区域中的任意一个，所述第二连接电极连接于所述发光元件的另一端部，并且连接于所述多个导电区域中的另一个，
其中，所述有机层包括聚(3,4-乙撑二氧噻吩):聚苯乙烯磺酸，所述绝缘区域的表面粗糙度大于所述多个导电区域的表面粗糙度。
2.根据权利要求1所述的显示装置，其中，
所述多个导电区域包括：
第一导电区域，重叠于所述第一电极和所述第一连接电极；以及
第二导电区域，重叠于所述第二电极和所述第二连接电极。
3.根据权利要求2所述的显示装置，其中，
所述第一导电区域的一表面与所述第一电极接触且另一表面与所述第一连接电极接触，所述第二导电区域的一表面与所述第二电极接触且另一表面与所述第二连接电极接触。
4.根据权利要求1所述的显示装置，其中，
所述绝缘区域是除了所述多个导电区域以外的剩余区域。
5.根据权利要求1所述的显示装置，其中，
所述多个导电区域包括由下述化学式1表示的化合物，所述绝缘区域包括由下述化学式2表示的化合物，
[化学式1]
Figure FDA0003557934900000021
[化学式2]
Figure FDA0003557934900000022
其中，n是大于或等于2的自然数。
6.根据权利要求1所述的显示装置，其中，
所述基板包括显示区域以及垫区域，
所述第一电极、所述第二电极、所述发光元件、所述第一连接电极以及所述第二连接电极布置于所述显示区域，
所述有机层布置于所述显示区域以及所述垫区域。
7.根据权利要求6所述的显示装置，其中，
所述垫区域包括：
垫电极，布置于所述基板上；
垫电极上部层，布置于所述垫电极上；
所述有机层，布置于所述垫电极上部层上；以及
垫电极覆盖层，布置于所述有机层上。
8.根据权利要求7所述的显示装置，其中，
所述垫电极上部层包括与所述第一电极或所述第二电极相同的物质，所述垫电极覆盖层包括与所述第一连接电极或所述第二连接电极相同的物质，
所述有机层包括与所述垫电极上部层重叠的第三导电区域。
9.根据权利要求8所述的显示装置，其中，
所述第三导电区域的一表面与所述垫电极上部层接触，另一表面与所述垫电极覆盖层接触。
10.根据权利要求1所述的显示装置，其中，
所述有机层还包括导电性粒子，相对于所述有机层100wt％，所述导电性粒子被包括为1wt％至10wt％。
11.根据权利要求10所述的显示装置，其中，
所述导电性粒子包括选自金属、银纳米线和石墨烯中的至少一个。
12.一种显示装置，包括：
第一电极以及第二电极，在基板上沿一方向延伸，并且彼此隔开；
有机层，布置于所述第一电极以及所述第二电极上，并且包括多个导电区域和绝缘区域；
发光元件，在所述有机层上，布置于所述第一电极以及所述第二电极上；以及
第一连接电极及第二连接电极，所述第一连接电极连接于所述发光元件的一端部，并且连接于所述多个导电区域中的任意一个，所述第二连接电极连接于所述发光元件的另一端部，并且连接于所述多个导电区域中的另一个，
其中，所述有机层的所述多个导电区域包括由下述化学式1表示的化合物，所述绝缘区域包括由下述化学式2表示的化合物，
[化学式1]
Figure FDA0003557934900000031
[化学式2]
Figure FDA0003557934900000041
其中，n是大于或等于2的自然数。
13.根据权利要求12所述的显示装置，其中，
所述绝缘区域的表面粗糙度大于所述多个导电区域的表面粗糙度。
14.根据权利要求12所述的显示装置，还包括：
堤，布置于所述有机层上，用于划分布置有所述发光元件的发光区域以及与所述发光区域隔开的子区域。
15.根据权利要求14所述的显示装置，其中，
所述多个导电区域布置于所述发光区域或所述子区域。
16.根据权利要求15所述的显示装置，其中，
所述多个导电区域包括：
第一导电区域，重叠于所述第一电极以及所述第一连接电极；以及
第二导电区域，重叠于所述第二电极以及所述第二连接电极。
17.根据权利要求12所述的显示装置，其中，
所述有机层还包括导电性粒子，相对于所述有机层100wt％，所述导电性粒子被包括为1wt％至10wt％。
18.根据权利要求17所述的显示装置，其中，
所述导电性粒子包括选自金属、银纳米线和石墨烯中的至少一个。
19.根据权利要求12所述的显示装置，还包括：
第一堤图案，布置于所述基板与所述第一电极之间；以及第二堤图案，布置于所述基板与所述第二电极之间，
其中，所述多个导电区域与所述第一堤图案以及所述第二堤图案重叠。
20.根据权利要求12所述的显示装置，其中，
所述发光元件包括由n型掺杂剂掺杂的第一半导体层、由p型掺杂剂掺杂的第二半导体层、布置于所述第一半导体层与所述第二半导体层之间的发光层以及包围所述第一半导体层、所述第二半导体层以及所述发光层的外表面的绝缘膜。
CN202210285212.3A 2021-03-25 2022-03-22 显示装置 Pending CN115132772A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210038644A KR20220134799A (ko) 2021-03-25 2021-03-25 표시 장치
KR10-2021-0038644 2021-03-25

Publications (1)

Publication Number Publication Date
CN115132772A true CN115132772A (zh) 2022-09-30

Family

ID=83363708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210285212.3A Pending CN115132772A (zh) 2021-03-25 2022-03-22 显示装置

Country Status (3)

Country Link
US (1) US20220310928A1 (zh)
KR (1) KR20220134799A (zh)
CN (1) CN115132772A (zh)

Also Published As

Publication number Publication date
US20220310928A1 (en) 2022-09-29
KR20220134799A (ko) 2022-10-06

Similar Documents

Publication Publication Date Title
CN115943495A (zh) 显示装置及其制造方法
US20220069165A1 (en) Display device and method of fabricating the same
US20230261143A1 (en) Display device
CN114122047A (zh) 显示装置
CN115917751A (zh) 显示装置
KR20210157928A (ko) 표시 장치
CN115132772A (zh) 显示装置
US20230142777A1 (en) Display device
US20220406971A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US20220359790A1 (en) Display device
US20230387143A1 (en) Display device
US20230317908A1 (en) Display device
US20230361261A1 (en) Display device and method of fabricating the same
US20230054453A1 (en) Display device and method of fabricating the same
CN114068643A (zh) 显示设备
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
CN116490031A (zh) 显示装置
KR20230112771A (ko) 표시 장치 및 그 제조 방법
CN115701249A (zh) 显示设备
CN115084195A (zh) 显示装置
CN116805636A (zh) 显示装置
CN114335052A (zh) 显示设备
CN117642867A (zh) 显示装置
CN115996597A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination