CN115701249A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN115701249A
CN115701249A CN202210877150.5A CN202210877150A CN115701249A CN 115701249 A CN115701249 A CN 115701249A CN 202210877150 A CN202210877150 A CN 202210877150A CN 115701249 A CN115701249 A CN 115701249A
Authority
CN
China
Prior art keywords
voltage line
electrode
low
potential voltage
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210877150.5A
Other languages
English (en)
Inventor
洪光泽
文洪俊
车锺焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115701249A publication Critical patent/CN115701249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示设备。显示设备包括：衬底；初始化电压线，在衬底上；第一层间绝缘层，设置在初始化电压线上；低电势电压线，设置在第一层间绝缘层上，并且具有台阶部分并且与初始化电压线重叠；辅助图案，设置在低电势电压线上，并且与低电势电压线的台阶部分形成平坦部分；第二层间绝缘层，设置在辅助图案上；平坦化层，设置在第二层间绝缘层上；第一电极和第二电极，设置在平坦化层上并且彼此间隔开；发光元件，具有在第一电极和第二电极上对准的端部；第一接触电极，与发光元件的一端电接触；以及第二接触电极，与发光元件的另一端电接触。

Description

显示设备
技术领域
本公开涉及显示设备。
背景技术
随着多媒体技术的发展，显示设备的重要性不断增加。响应于此，已经使用了各种类型的显示设备，诸如有机发光显示器(OLED)、液晶显示器(LCD)等。
显示设备是用于显示图像的设备，并且可以包括显示面板，诸如有机发光显示面板或液晶显示面板。发光显示面板可以包括发光元件，例如，发光二极管(LED)。发光二极管的示例包括使用有机材料作为发光材料的有机发光二极管和使用无机材料作为发光材料的无机发光二极管。
发明内容
本公开的方面提供了一种显示设备，其能够通过防止由于较低的台阶而在接触孔中出现缺陷来改善显示质量。
然而，本公开的方面不限于本文中所阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示设备可以包括：衬底；初始化电压线，在衬底上；第一层间绝缘层，设置在初始化电压线上；低电势电压线，设置在第一层间绝缘层上，低电势电压线包括台阶部分并且与初始化电压线重叠；辅助图案，设置在低电势电压线上，并且与低电势电压线的台阶部分形成平坦部分；第二层间绝缘层，设置在辅助图案上；平坦化层，设置在第二层间绝缘层上；第一电极和第二电极，设置在平坦化层上并且彼此间隔开；发光元件，具有在第一电极和第二电极上对准的端部；第一接触电极，与发光元件的一端电接触；以及第二接触电极，与发光元件的另一端电接触。
在实施方式中，辅助图案的顶表面与低电势电压线的顶表面可以彼此对准并重合。
在实施方式中，从平坦化层的顶表面到辅助图案的顶表面的距离可以等于从平坦化层的顶表面到低电势电压线的距平坦化层的顶表面最近的顶表面的距离。
在实施方式中，辅助图案可以与低电势电压线重叠，并且辅助图案的至少一侧可以与低电势电压线的一侧对准并重合。
在实施方式中，辅助图案可以与低电势电压线的顶表面接触，并且辅助图案可以不与第一层间绝缘层接触。
在实施方式中，辅助图案可以与低电势电压线重叠，并且辅助图案的至少一部分可以不与低电势电压线重叠。
在实施方式中，辅助图案可以接触低电势电压线的顶表面，并且辅助图案可以接触第一层间绝缘层。
在实施方式中，辅助图案可以与低电势电压线重叠，并且辅助图案可以具有与低电势电压线的一侧向内间隔开的至少一侧。
在实施方式中，第二电极可以通过第二电极接触孔接触辅助图案和低电势电压线，并且第二电极接触孔可以穿过第二层间绝缘层和平坦化层。
根据本公开的实施方式，显示设备可以包括：衬底，其上设置有设置成彼此相邻的第一子像素、第二子像素和第三子像素；低电势电压线和数据线，在衬底上设置在第一子像素、第二子像素和第三子像素中的每个的一侧上；初始化电压线，设置在第一子像素的低电势电压线与第一子像素的数据线之间，初始化电压线与第一子像素的低电势电压线至少部分地重叠；以及辅助图案，与第一子像素的低电势电压线重叠，而不与第二子像素的低电势电压线和第三子像素的低电势电压线重叠。辅助图案的顶表面可以与第一子像素的低电势电压线的顶表面对准并重合。
根据实施方式的显示设备可以包括用于使低电势电压线的台阶部分平坦的辅助图案，从而防止第二电极接触孔中的缺陷。因此，可以能够通过改善显示设备的微红色缺陷来改善显示质量。
然而，本公开的效果不限于上述效果，并且各种其他效果包括在说明书中。
附图说明
通过参考附图详细描述其实施方式，本公开的以上和其他方面和特征将变得更显而易见，在附图中：
图1是根据实施方式的显示设备的示意性平面图；
图2是示出根据实施方式的显示设备中所包括的布线的示意性布局图；
图3是根据实施方式的子像素的示意性电路图；
图4是示出根据实施方式的设置在显示设备的像素中的布线的示意性平面图；
图5是示出根据实施方式的显示设备的子像素中所包括的导电层的示意图；
图6是示出根据实施方式的显示设备的像素中所包括的导电层的示意图；
图7是示出根据实施方式的显示设备的像素中所包括的电极和堤的示意性平面图；
图8是沿着图7的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的示意性剖视图；
图9是沿着图6的线QA-QA'、线QB-QB'和线QC-QC'截取的示意性剖视图；
图10是示出根据实施方式的显示设备的像素中所包括的导电层的示意性布局图；
图11是示出根据另一实施方式的显示设备的一部分的示意性剖视图；
图12是根据实施方式的发光元件的示意图；
图13是示出根据又一实施方式的显示设备的像素中所包括的导电层的示意图；
图14是沿着图13的线QD-QD'、线QE-QE'和线QF-QF'截取的示意性剖视图；
图15是示出根据又一实施方式的显示设备的像素中所包括的导电层的示意图；
图16是沿着图15的线QG-QG'、线QH-QH'和线QI-QI'截取的示意性剖视图；以及
图17至图22是示出根据实施方式的显示设备的制造方法的步骤的示意性剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，附图中示出了实施方式。然而，本公开可以以不同的形式实施，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域技术人员完全传达本公开的范围。
如本文中所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”旨在也包括复数形式，除非上下文另外清楚地指示。
在说明书和权利要求中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B或者A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“从…的群组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B或者A和B”。
还应当理解，当层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者也可以存在居间层。在整个说明书中，相同的附图标记表示相同的组件。
应当理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
术语“重叠(overlap)”或“重叠(overlapped)”意味着第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，且反之亦然。另外，术语“重叠(overlap)”可以包括分层、堆叠、面对(face)或面对(facing)、在…之上延伸、覆盖或部分覆盖或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。当元件被描述为“不重叠(notoverlapping)”或“不重叠(to not overlap)”另一元件时，这可以包括元件彼此间隔开、彼此偏移或彼此分开或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。
本公开的各种实施方式的特征中的每个可以部分地或整体地彼此组合，并且技术上各种互联和驱动是可能的。每个实施方式可以彼此独立地实施，或者可以在关联中一起实施。
如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或过于形式化的含义进行解释。
图1是根据实施方式的显示设备的示意性平面图。
如本文中所使用的，术语“上方”、“顶”和“顶表面”可以指相对于显示设备10的向上方向(例如，第三方向DR3的一侧)。如本文中所使用的，术语“下方”、“底”和“底表面”可以指第三方向DR3的另一侧。此外，“左”、“右”、“上”和“下”可以指示当从上方观察显示设备10时的方向。例如，“左”可以指示第一方向DR1的一侧，“右”可以指示第一方向DR1的另一侧，“上”可以指示第二方向DR2的一侧，并且“下”可以指示第二方向DR2的另一侧。
参考图1，显示设备10可以显示运动图像或静止图像。显示设备10可以指提供显示屏的任何电子设备。显示设备10的示例可以包括可以提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网设备、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备、游戏机、数码相机、便携式摄像机等。
显示设备10可以包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在以下描述中，将使用无机发光二极管显示面板应用为显示面板的情况作为示例，但本公开不限于此，并且在本公开的范围内，可以应用其他显示面板。
显示设备10的形状可以被各种修改。例如，显示设备10可以具有这样的形状，诸如在水平方向上拉长的矩形形状、在竖直方向上拉长的矩形形状、正方形形状、具有圆润拐角(顶点)的四边形形状、另一多边形形状和/或圆形形状。显示设备10的显示区域DPA的形状可以类似于显示设备10的整体形状。在图1中，示出了具有在水平方向上拉长的矩形形状的显示设备10和显示区域DPA。
显示设备10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可以显示屏幕的区域，并且非显示区域NDA可以是可以不显示屏幕的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本上占据显示设备10的中央。
显示区域DPA可以包括像素PX。像素PX可以布置成矩阵形式。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状。然而，本公开不限于此，并且像素PX可以是其中每一侧可以相对于一方向倾斜的菱形形状。像素PX可以交替地设置成条类型或
Figure BDA0003762830580000061
类型。像素PX中的每个可以包括发射特定波长带的光以显示特定颜色的一个或多个发光元件30(参见图7)。
非显示区域NDA可以设置成与显示区域DPA相邻(例如，在显示区域DPA周围)。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示设备10的边框。显示设备10中所包括的布线或电路驱动器可以设置在非显示区域NDA中，或者外部设备可以安装在其上。
图2是示出根据实施方式的显示设备中所包括的布线的示意性布局图。
参考图1和图2，显示设备10可以包括多个布线。布线可以包括扫描线SCL、感测线SSL、数据线DTL、初始化电压线VIL、高电势电压线VDL、低电势电压线VSL等。尽管未在附图中示出，但是在显示设备10中还可以设置其他布线。
扫描线SCL和感测线SSL可以在第一方向DR1上延伸。扫描线SCL和感测线SSL可以连接到扫描驱动器SDR。扫描驱动器SDR可以包括驱动电路。扫描驱动器SDR可以布置在显示区域DPA的第一方向DR1上的一侧上，但不限于此。扫描驱动器SDR可以连接到信号连接线CWL，并且信号连接线CWL的至少一端可以在非显示区域NDA中形成焊盘WPD_CW以连接到外部设备。
如本文中所使用的，术语“连接”不仅可以意味着一个构件可以通过物理接触连接到另一构件，而且还意味着一个构件可以通过又一构件连接到另一构件。这也可以被理解为，作为一体元件的一个部分和另一部分可以通过另一元件连接成一体元件。此外，如果一个元件可以连接到另一元件，则这可以被解释为除了物理接触中的直接连接之外包括经由另一元件的电连接的含义。
数据线DTL和初始化电压线VIL可以在与第一方向DR1相交的第二方向DR2上延伸。除了在第二方向DR2上延伸的部分之外，初始化电压线VIL还可以包括在第一方向DR1上从其分支的部分。高电势电压线VDL和低电势电压线VSL也可以包括在第二方向DR2上延伸的部分和连接到其以在第一方向DR1上延伸的部分。高电势电压线VDL和低电势电压线VSL可以具有网状结构，但不限于此。尽管未在附图中示出，但是显示设备10的每个像素PX可以连接到至少一个数据线DTL、初始化电压线VIL、高电势电压线VDL和低电势电压线VSL。
数据线DTL、初始化电压线VIL、高电势电压线VDL和低电势电压线VSL可以电连接到至少一个布线焊盘WPD。每个布线焊盘WPD可以设置在非显示区域NDA中。在实施方式中，数据线DTL的布线焊盘WPD_DT(在下文中，称为“数据焊盘”)可以设置在位于显示区域DPA的第二方向DR2上的一侧上的焊盘区域PDA中。此外，初始化电压线VIL的布线焊盘WPD_Vint(在下文中，称为“初始化电压焊盘”)、高电势电压线VDL的布线焊盘WPD_VDD(在下文中，称为“第一电源焊盘”)和低电势电压线VSL的布线焊盘WPD_VSS(在下文中，称为“第二电源焊盘”)可以设置在位于显示区域DPA的第二方向DR2上的另一侧上的焊盘区域PDA中。作为另一示例，数据焊盘WPD_DT、初始化电压焊盘WPD_Vint、第一电源焊盘WPD_VDD和第二电源焊盘WPD_VSS可以全部设置在相同的区域中，例如，设置在位于显示区域DPA上方的非显示区域NDA中。外部设备可以安装在布线焊盘WPD上。外部设备可以通过应用各向异性导电膜、超声键合等安装在布线焊盘WPD上。
显示设备10的每个像素PX或子像素SPXn(n可以是1到3的整数)(参见图3)可以包括像素驱动电路。上述布线可以穿过每个像素PX或其周边，以向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以被各种修改。根据实施方式，在显示设备10的每个子像素SPXn中，像素驱动电路可以具有包括三个晶体管和一个电容器的3T1C结构。在下文中，3T1C结构的像素驱动电路将被描述为示例，但本公开不限于此，并且可以应用各种其他经修改的结构，诸如2T1C结构、6T1C结构或7T1C结构。
图3是根据实施方式的子像素的示意性电路图。
参考图1至图3，除了发光二极管EL之外，根据实施方式的显示设备10的每个子像素SPXn还可以包括三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光二极管EL可以通过经由第一晶体管T1提供的电流发光。发光二极管EL可以包括第一电极、第二电极和设置在它们之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极传输的电信号来发射特定波长带的光。
发光二极管EL的一端可以连接到第一晶体管T1的源电极，并且其另一端可以连接到低电势电压线VSL，比高电势电压线VDL的高电势电压(在下文中，称为第一电源电压)低的低电势电压(在下文中，称为第二电源电压)可以提供至低电势电压线VSL。
第一晶体管T1根据栅电极和源电极之间的电压差来调节从高电势电压线VDL流到发光二极管EL的电流，其中，第一电源电压可以提供至高电势电压线VDL。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，并且第一晶体管T1的漏电极可以连接到高电势电压线VDL，第一电源电压可以施加至高电势电压线VDL。
第二晶体管T2可以由扫描线SCL的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到扫描线SCL，其源电极可以连接到第一晶体管T1的栅电极，并且其漏电极可以连接到数据线DTL。
第三晶体管T3可以由感测线SSL的感测信号导通，以将初始化电压线VIL连接到发光二极管EL的一端。第三晶体管T3的栅电极可以连接到感测线SSL，其漏电极可以连接到初始化电压线VIL，并且其源电极可以连接到发光二极管EL的一端或者连接到第一晶体管T1的源电极。
在实施方式中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于上述的那些，并且可以布置在相反的方向上。
存储电容器Cst可以形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst可以存储第一晶体管T1的栅极电压和源极电压之间的差电压。
晶体管T1、T2和T3中的每个可以由薄膜晶体管形成。在图3中，晶体管T1、T2和T3中的每个被描述为由N型金属氧化物半导体场效应晶体管(MOSFET)形成，但不限于此。例如，晶体管T1、T2和T3中的每个可以由P型MOSFET形成。在其他实施方式中，晶体管T1、T2和T3中的一些可以由N型MOSFET形成，并且其他晶体管可以由P型MOSFET形成。
在下文中，将进一步参考其他附图详细描述根据实施方式的显示设备10的像素PX的结构。
图4是示出根据实施方式的设置在显示设备的像素中的布线的示意性平面图。图4示出了设置在显示设备10的每个像素PX中的第二堤45和布线的示意性形状，同时省略了设置在每个子像素SPXn的发射区域EMA中的构件和设置在其下方的一些导电层。在下面的附图中的每个中，第一方向DR1上的两侧可以分别被称为左侧和右侧，并且第二方向DR2上的两侧可以分别被称为上侧和下侧。
参考图1至图4，显示设备10的像素PX可以包括多个子像素SPXn(其中，n可以是1到3的整数)。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。
显示设备10的每个子像素SPXn可以包括发射区域EMA和非发射区域(未示出)。在发射区域EMA中，发光元件30(参见图7)可以设置成发射特定波长带的光。在非发射区域中，可以不设置发光元件30，并且从发光元件30发射的光可以不到达非发射区域，从而可以不发射光。发射区域EMA可以包括其中可以设置发光元件30的区域以及与发光元件30相邻以发射从发光元件30发射的光的区域。
不限于此，发射区域EMA还可以包括其中从发光元件30发射的光可以由另一构件反射或折射以发射的区域。发光元件30可以设置在每个子像素SPXn中，并且发射区域EMA可以形成为包括可以设置发光元件30的区域和与其相邻的区域。
每个子像素SPXn还可以包括设置在非发射区域中的子区域CBA。子区域CBA可以设置在发射区域EMA的第二方向DR2上的一侧上。子区域CBA可以设置在沿第二方向DR2相邻的子像素SPXn的发射区域EMA之间。发射区域EMA和子区域CBA可以布置在显示设备10的显示区域DPA中。例如，发射区域EMA和子区域CBA可以各自在第一方向DR1上重复设置，并且在第二方向DR2上交替设置。子区域CBA之间的第一方向DR1上的间隔距离可以小于发射区域EMA之间的第一方向DR1上的间隔距离。如后面将要描述的，第二堤45可以设置在子区域CBA和发射区域EMA之间，并且它们之间的距离可以根据第二堤45的宽度而变化。尽管因为发光元件30未设置在子区域CBA中使得光可以不从子区域CBA发射，但是设置在每个子像素SPXn中的电极21和22(参见图7)的一部分可以设置在子区域CBA中。设置在每个子像素SPXn中的电极21和22可以在子区域CBA中设置成彼此分开。
第二堤45可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以遍及显示区域DPA的整个表面布置成栅格图案。第二堤45可以设置成跨过每个子像素SPXn的边界，以界定相邻的子像素SPXn。第二堤45还可以布置成围绕针对每个子像素SPXn设置的发射区域EMA和子区域CBA，以将它们彼此分界。在第二堤45的第二方向DR2上延伸的部分中，设置在发射区域EMA之间的部分可以具有比设置在子区域CBA之间的部分更大的宽度。因此，子区域CBA之间的距离可以小于发射区域EMA之间的距离。后面将给出第二堤45的更详细的描述。
多个布线可以设置在显示设备10的每个像素PX和子像素SPXn中。例如，除了扫描线SCL和感测线SSL设置成在第一方向DR1上延伸之外，显示设备10还可以包括设置成跨过一些子像素SPXn的初始化电压分配线IDL。显示设备10可以包括布置成在第二方向DR2上延伸的数据线DTL1、DTL2和DTL3、初始化电压线VIL、高电势电压线VDL1、VDL2和VDL3以及低电势电压线VSL1、VSL2和VSL3。
扫描线SCL可以在第一方向DR1上延伸，并且可以设置成跨过布置在第一方向DR1上的多个子像素SPXn。多个扫描线SCL可以设置成遍及整个显示区域DPA在第二方向DR2上彼此间隔开。扫描线SCL可以相对于每个像素PX或子像素SPXn的中心设置在每个像素PX或子像素SPXn的上侧上。扫描线SCL可以电连接到第二晶体管T2的栅电极，并且可以向第二晶体管T2施加扫描信号。
类似地，感测线SSL可以在第一方向DR1上延伸，并且可以设置成跨过布置在第一方向DR1上的多个子像素SPXn。感测线SSL可以设置成遍及整个显示区域DPA在第二方向DR2上彼此间隔开。感测线SSL可以相对于每个像素PX或子像素SPXn的中心设置在每个像素PX或子像素SPXn的下侧上。感测线SSL可以电连接到第三晶体管T3的栅电极，并且可以向第三晶体管T3施加感测信号或对准信号。
初始化电压分配线IDL可以设置在每个像素PX中，并且可以设置成跨过三个子像素SPXn。初始化电压分配线IDL可以设置在感测线SSL上方，并且可以具有在第一方向DR1上延伸的形状。初始化电压分配线IDL可以电连接到初始化电压线VIL，以将施加到每个像素PX的初始化电压传输到每个子像素SPXn。作为示例，初始化电压分配线IDL可以通过接触孔CT11(参见图5)与初始化电压线VIL直接接触。初始化电压分配线IDL可以电连接到每个子像素SPXn的第三晶体管T3的漏电极。初始化电压分配线IDL可以将从初始化电压线VIL施加的初始化电压施加到第三晶体管T3。
扫描线SCL、感测线SSL和初始化电压分配线IDL可以由稍后描述的第一栅极导电层形成。除了上述线之外，第一栅极导电层还可以包括更多的导电组件。
数据线DTL1、DTL2和DTL3可以在第二方向DR2上延伸，并且可以设置成跨过布置在第二方向DR2上的多个子像素SPXn。数据线DTL1、DTL2和DTL3可以设置成遍及整个显示区域DPA在第一方向DR1上彼此间隔开。数据线DTL1、DTL2和DTL3中的每个可以设置在每个子像素SPXn的左侧上。将数据信号传输到任何一个子像素SPXn的数据线DTL1、DTL2和DTL3中的每个可以设置在沿第一方向DR1相邻的另一子像素SPXn的右侧上，并且设置在相应子像素SPXn的右侧上的数据线DTL1、DTL2和DTL3中的每个可以将数据信号传输到另一子像素SPXn。例如，数据线DTL1、DTL2和DTL3中的每个可以不设置在由所连接的子像素SPXn占据的区域中。然而，本公开不限于此。数据线DTL1、DTL2和DTL3可以包括连接到第一子像素SPX1的第一数据线DTL1、连接到第二子像素SPX2的第二数据线DTL2以及连接到第三子像素SPX3的第三数据线DTL3。数据线DTL1、DTL2和DTL3中的每个可以电连接到第二晶体管T2的漏电极，并且可以将数据信号施加到第二晶体管T2。
初始化电压线VIL可以在第二方向DR2上延伸，并且可以设置成跨过布置在第二方向DR2上的多个像素PX。初始化电压线VIL可以设置成遍及整个显示区域DPA在第一方向DR1上彼此间隔开。初始化电压线VIL可以设置在每三个子像素SPXn中。作为示例，初始化电压线VIL可以设置在连接到任何一个子像素SPXn的第一数据线DTL1的左侧上。在附图中，示出了初始化电压线VIL可以设置在连接到第一子像素SPX1的第一数据线DTL1的左侧上，并且设置在由在第一方向DR1上相邻的子像素SPXn占据的区域中，但是本公开不限于此。初始化电压线VIL可以电连接到初始化电压分配线IDL，以将初始化电压传输到每个子像素SPXn。初始化电压线VIL可以电连接到第三晶体管T3的漏电极，并且可以将初始化电压施加到第三晶体管T3。
数据线DTL1、DTL2和DTL3中的每个以及初始化电压线VIL可以由稍后将描述的第一数据导电层形成。除了上述线和布线之外，第一数据导电层还可以包括更多的导电组件。
高电势电压线VDL1、VDL2和VDL3以及低电势电压线VSL1、VSL2和VSL3可以在第二方向DR2上延伸，并且可以设置成跨过在第二方向DR2上相邻的多个子像素SPXn。高电势电压线VDL1、VDL2和VDL3中的每个以及低电势电压线VSL1、VSL2和VSL3中的每个可以设置成遍及整个显示区域DPA在第一方向DR1上彼此间隔开。在平面图中，高电势电压线VDL1、VDL2和VDL3中的每个以及低电势电压线VSL1、VSL2和VSL3中的每个可以设置在数据线DTL1、DTL2和DTL3之间。
高电势电压线VDL1、VDL2和VDL3可以包括连接到第一子像素SPX1的第一高电势电压线VDL1、连接到第二子像素SPX2的第二高电势电压线VDL2以及连接到第三子像素SPX3的第三高电势电压线VDL3。低电势电压线VSL1、VSL2和VSL3可以包括连接到第一子像素SPX1的第一低电势电压线VSL1、连接到第二子像素SPX2的第二低电势电压线VSL2以及连接到第三子像素SPX3的第三低电势电压线VSL3。
例如，高电势电压线VDL1、VDL2和VDL3中的每个可以相对于每个子像素SPXn的中心设置在每个子像素SPXn的左侧上，并且低电势电压线VSL1、VSL2和VSL3中的每个可以相对于每个子像素SPXn的中心设置在每个子像素SPXn的右侧上。然而，高电势电压线VDL1、VDL2和VDL3中的每个可以在沿第二方向DR2延伸的同时部分弯折。除了从每个子像素SPXn的上侧延伸到其下侧的部分之外，高电势电压线VDL1、VDL2和VDL3中的每个还可以包括朝向低电势电压线VSL1、VSL2和VSL3弯折的部分。因此，设置在每个子像素SPXn中的高电势电压线VDL1、VDL2和VDL3与低电势电压线VSL1、VSL2和VSL3之间的距离可以局部不同。
例如，在第一子像素SPX1中，第一高电势电压线VDL1可以电连接到第一晶体管T1的漏电极，并且可以向第一晶体管T1施加第一电源电压。第一低电势电压线VSL1可以电连接到发光二极管EL的第二电极，以向第二电极施加第二电源电压。高电势电压线VDL1、VDL2和VDL3中的每个以及低电势电压线VSL1、VSL2和VSL3中的每个可以由稍后将描述的第二数据导电层形成。
图5是示出根据实施方式的显示设备的子像素中所包括的导电层的示意图。图6是示出根据实施方式的显示设备的像素中所包括的导电层的示意图。图7是示出根据实施方式的显示设备的像素中所包括的电极和堤的示意性平面图。图8是沿着图7的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的示意性剖视图。图9是沿着图6的线QA-QA'、线QB-QB'和线QC-QC'截取的示意性剖视图。图10是示出根据实施方式的显示设备的像素中所包括的导电层的示意性布局图。
图5示出了设置在第一子像素SPX1中的导电层以及连接到其的布线和晶体管的布局图，导电层以及连接到其的布线和晶体管可以是设置在每个子像素SPXn中的电路元件层。图6示出了设置在像素PX中的导电层以及连接到其的布线和晶体管的布局图。在图5和图6中，省略了高电势电压线VDL。在图6中，单独示出了连接到设置在子像素SPXn中的发光二极管EL的电路元件层，而没有划分由子像素SPXn占据的区域。
除了构成发光二极管EL的电极21和22以及发光元件30之外，图7示出了堤40和45以及接触电极26和27的布置，发光二极管EL的电极21和22以及发光元件30可以是设置在每个像素PX中的显示元件层。除了第一晶体管T1之外，图8示出横穿发光元件30的端部的截面。图9示出了低电势电压线VSL、初始化电压线VIL和数据线DTL的截面。
结合图1至图4参考图5至图9，显示设备10可以包括电路元件层和显示元件层。显示元件层可以是其中除了发光二极管EL的发光元件30之外还可以设置第一电极21和第二电极22的层，并且电路元件层可以是其中除了用于驱动发光二极管EL的像素电路元件之外还可以设置布线的层。例如，除了扫描线SCL、感测线SSL、数据线DTL1、DTL2和DTL3、初始化电压线VIL、高电势电压线VDL1、VDL2和VDL3以及低电势电压线VSL1、VSL2和VSL3之外，电路元件层还可以包括晶体管T1、T2和T3。
具体地，显示设备10可以包括衬底11，衬底11上可以设置电路元件层和显示元件层。衬底11可以是绝缘衬底，并且可以由诸如玻璃、石英、聚合物树脂或其组合的绝缘材料制成。此外，衬底11可以是刚性衬底，但是也可以是可以弯曲、折叠或卷曲的柔性衬底。
光阻挡层BML可以设置在衬底11上。光阻挡层BML可以设置成与显示设备10的第一晶体管T1的第一有源层ACT1重叠。光阻挡层BML可以包括用于阻挡光以防止光到达第一晶体管T1的第一有源层ACT1的材料。例如，光阻挡层BML可以由阻挡光的透射的不透明金属材料形成。然而，本公开不限于此，并且在一些情况下，可以省略光阻挡层BML，并且光阻挡层BML可以设置成与其他晶体管T1、T2和T3的有源层重叠。
缓冲层12可以完全设置在衬底11(包括光阻挡层BML)上。缓冲层12可以形成在衬底11上，以保护晶体管T1、T2和T3不受渗透通过衬底11(其易于被湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。缓冲层12可以由可以交替堆叠的无机层形成。例如，缓冲层12可以由多层形成，在多层中，包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的至少一种的无机层可以交替堆叠。
半导体层可以设置在缓冲层12上。半导体层可以包括相应晶体管T1、T2和T3的有源层ACT1、ACT2和ACT3。第一晶体管T1的第一有源层ACT1可以设置成与每个子像素SPXn的中心相邻并且设置在每个子像素SPXn的中心下方。第二晶体管T2的第二有源层ACT2可以设置在每个子像素SPXn的中心上方，并且第三晶体管T3的第三有源层ACT3可以设置在第一有源层ACT1下方。
在实施方式中，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。多晶硅可以通过结晶非晶硅来形成。在半导体层包括氧化物半导体的情况下，有源层ACT1、ACT2和ACT3中的每个可以包括导电区域ACTa和ACTb以及在它们之间的沟道区域ACTc。氧化物半导体可以是包含铟(In)的氧化物半导体。在一些实施方式中，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)等。
在另一实施方式中，半导体层可以包括多晶硅。多晶硅可以通过结晶非晶硅来形成，并且有源层ACT1、ACT2和ACT3的导电区域ACTa和ACTb可以是掺杂有杂质的区域。然而，本公开不限于此。
第一栅极绝缘层13可以设置在半导体层和缓冲层12上。第一栅极绝缘层13可以设置在缓冲层12(包括半导体层)上。第一栅极绝缘层13可以用作晶体管T1、T2和T3中的每个的栅极绝缘层。第一栅极绝缘层13可以由包括无机材料的无机层或其堆叠结构形成，无机材料诸如为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)。
第一栅极导电层可以设置在第一栅极绝缘层13上。第一栅极导电层可以包括晶体管T1、T2和T3的栅电极G1、G2和G3、扫描线SCL、感测线SSL、初始化电压分配线IDL和存储电容器Cst的第一电容电极CSE1。由于扫描线SCL、感测线SSL和初始化电压分配线IDL的描述可以与以上描述相同，所以下面将描述栅电极G1、G2和G3和第一电容电极CSE1。
第一栅极导电层的栅电极G1、G2和G3可以设置成分别与晶体管T1、T2和T3的有源层ACT1、ACT2和ACT3部分地重叠。例如，第一晶体管T1的第一栅电极G1可以设置成与第一有源层ACT1部分地重叠。第一栅电极G1可以连接到稍后将描述的存储电容器Cst的第一电容电极CSE1并且与之一体形成。
第二晶体管T2的第二栅电极G2可以设置成与第二有源层ACT2部分地重叠，并且第三晶体管T3的第三栅电极G3可以设置成与第三有源层ACT3部分地重叠。第二栅电极G2可以电连接到扫描线SCL，并且扫描信号可以施加到第二晶体管T2。第三栅电极G3可以电连接到感测线SSL，并且感测信号或对准信号可以施加到第三晶体管T3的第三栅电极G3。
存储电容器Cst的第一电容电极CSE1可以设置在扫描线SCL和感测线SSL之间。第一电容电极CSE1可以电连接到第一晶体管T1的第一栅电极G1和第二晶体管T2的第二源电极S2。作为示例，第一电容电极CSE1可以与第一栅电极G1一体形成，并且可以通过接触孔CT7连接到第二晶体管T2的第二源电极S2。
第一栅极导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金制成的单层或多层。然而，本公开不限于此。
第一保护层15可以设置在第一栅极导电层上。第一保护层15可以设置成覆盖(例如，重叠)第一栅极导电层以用于保护第一栅极导电层。第一保护层15可以由包括无机材料的无机层或其堆叠结构形成，无机材料诸如为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)。
第一数据导电层可以设置在第一保护层15上。第一数据导电层可以包括晶体管T1、T2和T3的源电极S1、S2和S3和漏电极D1、D2和D3、第一数据线DTL1、初始化电压线VIL、存储电容器Cst的第二电容电极CSE2以及导电图案DP1和DP2。由于第一数据线DTL1和初始化电压线VIL的描述可以与以上描述相同，所以下面将描述源电极S1、S2和S3和漏电极D1、D2和D3、第二电容电极CSE2以及导电图案DP1和DP2。
第一晶体管T1的第一源电极S1和第一漏电极D1可以设置成与第一有源层ACT1部分地重叠。第一源电极S1和第一漏电极D1可以各自通过穿过第一保护层15和第一栅极绝缘层13的接触孔CT1与第一有源层ACT1接触。第一源电极S1可以通过穿过第一保护层15、第一栅极绝缘层13和缓冲层12的接触孔CT5与光阻挡层BML接触。第一漏电极D1可以电连接到第一高电势电压线VDL1，并且第一源电极S1可以连接到存储电容器Cst的连接到发光二极管EL的第一电极21的第二电容电极CSE2。作为示例，第一漏电极D1可以通过接触孔与第一高电势电压线VDL1直接接触，并且第一源电极S1可以一体地连接到第二电容电极CSE2。第一晶体管T1可以响应于从第二晶体管T2传输的数据信号而导通，以将第一电源电压传输到第一电极21。
第二晶体管T2的第二源电极S2和第二漏电极D2可以设置成与第二有源层ACT2部分地重叠。第二源电极S2和第二漏电极D2可以各自通过穿过第一保护层15和第一栅极绝缘层13的接触孔CT2与第二有源层ACT2接触。第二漏电极D2可以一体地连接到第一数据线DTL1，并且第二源电极S2可以通过穿过第一保护层15的接触孔CT7与第一电容电极CSE1接触。第二晶体管T2可以响应于扫描信号而导通，以将从第一数据线DTL1施加的数据信号传输到第一晶体管T1的第一栅电极G1。
第三晶体管T3的第三源电极S3和第三漏电极D3可以设置成与第三有源层ACT3部分地重叠。第三源电极S3和第三漏电极D3可以各自通过穿过第一保护层15和第一栅极绝缘层13的接触孔CT3与第三有源层ACT3接触。第三漏电极D3可以通过穿过第一保护层15的接触孔CT9与初始化电压分配线IDL接触，并且第三源电极S3可以连接到存储电容器Cst的第二电容电极CSE2。作为示例，第三源电极S3可以一体地连接到第二电容电极CSE2。初始化电压分配线IDL可以通过穿过第一保护层15的接触孔CT11连接到初始化电压线VIL以接收初始化电压，并且初始化电压可以传输到第三漏电极D3。第三晶体管T3可以响应于感测信号而导通，以将初始化电压传输到发光二极管EL的第一电极21和第二电容电极CSE2。
存储电容器Cst的第二电容电极CSE2可以设置成与第一电容电极CSE1重叠。第二电容电极CSE2可以一体地连接到第一晶体管T1的第一源电极S1和第三晶体管T3的第三源电极S3。如后面将要描述的，第二电容电极CSE2可以通过穿过设置在第二电容电极CSE2上的绝缘层的第一电极接触孔CTD电连接到发光二极管EL的第一电极21。尽管在附图中示出了第二电容电极CSE2可以与第一电极21直接接触，但是本公开不限于此。在一些实施方式中，第二电容电极CSE2可以通过由设置在其上的导电层形成的电极电连接到第一电极21。
第一导电图案DP1可以设置成与扫描线SCL和第二栅电极G2重叠。第一导电图案DP1可以通过穿过第一保护层15的接触孔CT6与扫描线SCL和第二栅电极G2接触。第二栅电极G2可以通过第一导电图案DP1电连接到扫描线SCL。第二导电图案DP2可以设置成与感测线SSL和第三栅电极G3重叠。第二导电图案DP2可以通过穿过第一保护层15的接触孔CT8与感测线SSL和第三栅电极G3接触。第三栅电极G3可以通过第二导电图案DP2电连接到感测线SSL。
第一数据导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金制成的单层或多层。然而，本公开不限于此。
第一层间绝缘层17可以设置在第一数据导电层上。第一层间绝缘层17可以用作第一数据导电层和设置在其上的其他层之间的绝缘膜。第一层间绝缘层17可以覆盖第一数据导电层并且用于保护第一数据导电层。第一层间绝缘层17可以由包括无机材料的无机层或其堆叠结构形成，无机材料诸如为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)。
第二数据导电层可以设置在第一层间绝缘层17上。第二数据导电层可以包括第一高电势电压线VDL1和第一低电势电压线VSL1。然而，本公开不限于此，并且第二数据导电层还可以包括其他导电组件。第一高电势电压线VDL1可以通过穿过第一层间绝缘层17的接触孔电连接到第一晶体管T1的第一漏电极D1。施加到第一高电势电压线VDL1的第一电源电压可以通过第一晶体管T1传输到发光二极管EL的第一电极21。第一低电势电压线VSL1可以电连接到发光二极管EL的第二电极22，并且可以将第二电源电压传输到第二电极22。由于第一高电势电压线VDL1和第一低电势电压线VSL1的描述可以与以上描述相同，因此将省略其详细描述。
第二数据导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金制成的单层或多层。然而，本公开不限于此。
第二层间绝缘层18可以设置在第二数据导电层上。第二层间绝缘层18可以用作第二数据导电层和设置在其上的其他层之间的绝缘层。第二层间绝缘层18可以覆盖第二数据导电层并且用于保护第二数据导电层。第二层间绝缘层18可以由包括无机材料的无机层或其堆叠结构形成，无机材料诸如为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)。
第一平坦化层19可以设置在第二层间绝缘层18上。第一平坦化层19可以包括有机绝缘材料(例如，诸如聚酰亚胺(PI)的有机材料)以执行表面平坦化功能。
第一堤40、电极21和22、发光元件30、第二堤45以及接触电极26和27可以设置在第一平坦化层19上。绝缘层51、52、53和54可以进一步设置在第一平坦化层19上。
第一堤40可以直接设置在第一平坦化层19上。第一堤40可以在每个子像素SPXn中在第二方向DR2上延伸，但是可以设置在发射区域EMA内，以不延伸到在第二方向DR2中相邻的其他子像素SPXn。第一堤40可以设置成在第一方向DR1上彼此间隔开，并且具有发光元件30的区域可以形成在第一堤40之间的空间中。第一堤40可以针对每个子像素SPXn而设置，以在显示设备10的显示区域DPA中形成线性图案。在附图中，示出了两个第一堤40，但是本公开不限于此。根据后面将要描述的电极21和22的数量，还可以布置更多数量的第一堤40。
第一堤40可以具有其中其至少一部分从第一平坦化层19的顶表面突出的结构。第一堤40的突出部分可以具有倾斜侧表面，并且从发光元件30发射的光可以朝向第一堤40的倾斜侧表面前进。设置在第一堤40上的电极21和22可以包括具有高反射率的材料，并且从发光元件30发射的光可以从设置在第一堤40的侧表面上的电极21和22反射，以在第一平坦化层19的向上方向上发射。例如，第一堤40可以提供其中可以设置发光元件30的区域，并且还可以用作向上反射从发光元件30发射的光的反射分隔壁。第一堤40的侧表面可以以线性形状倾斜，但不限于此，并且第一堤40的外表面可以具有曲化的半圆形形状或半椭圆形形状。在实施方式中，第一堤40可以包括有机绝缘材料，诸如聚酰亚胺(PI)，但不限于此。
电极21和22可以设置在第一堤40和第一平坦化层19上。电极21和22可以包括第一电极21和第二电极22。第一电极21和第二电极22可以在第二方向DR2上延伸，并且可以设置成在第一方向DR1上彼此间隔开。
第一电极21和第二电极22中的每个可以在子像素SPXn内在第二方向DR2上延伸，但是可以在子区域CBA中与其他电极21和22分离。在一些实施方式中，子区域CBA可以设置在沿第二方向DR2相邻的子像素SPXn的发射区域EMA之间，并且第一电极21和第二电极22可以在子区域CBA中与设置在沿第二方向DR2相邻的子像素SPXn中的其他第一电极21和第二电极22分离。然而，本公开不限于此，并且电极21和22中的一些可以布置成延伸超出在第二方向DR2上相邻的子像素SPXn，而不针对每个子像素SPXn分离，或者可以仅分离第一电极21和第二电极22中的一个。
第一电极21可以电连接到第一晶体管T1和第三晶体管T3，并且第二电极22可以电连接到第一低电势电压线VSL1。例如，第一电极21可以通过穿过第一平坦化层19、第二层间绝缘层18和第一层间绝缘层17的第一电极接触孔CTD与第一源电极S1或第二电容电极CSE2接触。第二电极22可以通过穿过第一平坦化层19和第二层间绝缘层18的第二电极接触孔CTS连接到第一低电势电压线VSL1。例如，第一电极21和第二电极22可以与第二堤45的在第一方向DR1上延伸的部分重叠，并且第一电极接触孔CTD和第二电极接触孔CTS可以形成在电极21和22与第二堤45重叠的区域中。第一电极21和第二电极22可以各自与设置在第一数据导电层和第二数据导电层上的电极导电图案接触，并且电极接触孔CTD和CTS的位置可以根据电极导电图案的布置而变化。例如，电极接触孔CTD和CTS中的全部可以形成在发射区域EMA中。
尽管在附图中示出了可以针对每个子像素SPXn设置一个第一电极21和一个第二电极22，但是本公开不限于此。在一些实施方式中，可以针对每个子像素SPXn设置更多数量的第一电极21和第二电极22。设置在每个子像素SPXn中的第一电极21和第二电极22可以不一定具有在一方向上延伸的形状，并且第一电极21和第二电极22可以布置成各种结构。例如，第一电极21和第二电极22可以具有部分曲化或弯曲的形状，并且一个电极可以设置成围绕另一电极。
第一电极21和第二电极22可以分别设置在第一堤40上。在一些实施方式中，第一电极21和第二电极22可以各自形成为具有比第一堤40的宽度更大的宽度。例如，第一电极21和第二电极22中的每个可以设置成覆盖第一堤40的外表面。第一电极21和第二电极22可以分别设置在第一堤40的侧表面上，并且第一电极21和第二电极22之间的距离可以小于第一堤40之间的距离。此外，第一电极21的至少一部分和第二电极22的至少一部分可以直接设置在第一平坦化层19上。
电极21和22中的每个可以包括具有高反射率的导电材料。例如，电极21和22中的每个可以包括诸如银(Ag)、铜(Cu)、铝(Al)的金属或其组合作为具有高反射率的材料，或者可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。电极21和22中的每个可以在每个子像素SPXn的向上方向上反射从发光元件30发射并行进到第一堤40的侧表面的光。
然而，本公开不限于此，并且电极21和22中的每个还可以包括透明导电材料。例如，电极21和22中的每个可以包括诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)或其组合的材料。在一些实施方式中，电极21和22中的每个可以具有其中至少一种透明导电材料和至少一种具有高反射率的金属层可以堆叠的结构，或者可以形成为包括它们的一个层。例如，电极21和22中的每个可以具有诸如ITO/银(Ag)/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
电极21和22可以电连接到发光元件30，并且可以施加有电压以允许发光元件30发光。例如，电极21和22可以通过后面将要描述的接触电极26和27电连接到发光元件30，并且施加到电极21和22的电信号可以通过接触电极26和27传送到发光元件30。
在实施方式中，第一电极21和第二电极22中的一个可以电连接到发光元件30的阳极电极，并且其另一个可以电连接到发光元件30的阴极电极。然而，本公开不限于此，相反的情况也可以是可能的。
此外，电极21和22中的每个可以用于在子像素SPXn中形成电场以对准发光元件30。发光元件30可以通过形成在第一电极21和第二电极22之间的电场设置在第一电极21和第二电极22之间。在实施方式中，显示设备10的发光元件30可以通过喷墨印刷工艺注入到电极21和22上。在包括发光元件30的墨水注入到电极21和22上的情况下，对准信号可以施加到电极21和22以产生电场。分散在墨水中的发光元件30可以通过在电极21和22之间产生的电场而在电极21和22之间对准。
第一绝缘层51可以设置在第一平坦化层19、第一电极21和第二电极22上。第一绝缘层51可以设置成在覆盖第一电极21和第二电极22之间的区域的同时部分地覆盖第一电极21和第二电极22。例如，第一绝缘层51可以设置成在暴露第一电极21的一部分和第二电极22的一部分的同时覆盖第一电极21和第二电极22的顶表面的大部分。换句话说，第一绝缘层51可以基本上完全形成在第一平坦化层19上，并且可以包括暴露第一电极21的一部分和第二电极22的一部分的开口(未示出)。
在实施方式中，第一绝缘层51可以形成为具有台阶，使得其顶表面的一部分可以在第一电极21和第二电极22之间凹陷。然而，本公开不限于此。第一绝缘层51可以形成平坦的顶表面，使得发光元件30可以设置在其上。
第一绝缘层51可以在使第一电极21和第二电极22彼此绝缘的同时保护第一电极21和第二电极22。此外，可以能够防止设置在第一绝缘层51上的发光元件30由于与其他构件直接接触而被损坏。然而，第一绝缘层51的形状和结构不限于此。
第二堤45可以设置在第一绝缘层51上。第二堤45可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以遍及显示区域DPA的整个表面布置成栅格图案。第二堤45可以设置成跨过每个子像素SPXn的边界，以界定相邻的子像素SPXn。此外，根据实施方式，第二堤45可以形成为具有比第一堤40的高度大的高度。第二堤45可以用于防止在显示设备10的制造工艺中的喷墨印刷工艺期间墨水溢出到相邻的子像素SPXn。第二堤45可以将其中可以针对不同的子像素SPXn分散不同的发光元件30的墨水分离，以使其彼此不混合。
第二堤45也可以布置成围绕针对每个子像素SPXn设置的发射区域EMA和子区域CBA，以将它们彼此分界。第一电极21和第二电极22可以在第二方向DR2上延伸，以设置成跨过第二堤45的在第一方向DR1上延伸的部分。在第二堤45的第二方向DR2上延伸的部分中，设置在发射区域EMA之间的部分可以具有比设置在子区域CBA之间的部分更大的宽度。因此，子区域CBA之间的距离可以小于发射区域EMA之间的距离。与第一堤40类似，第二堤45可以包括聚酰亚胺(PI)，但不限于此。
发光元件30可以设置在第一绝缘层51上。发光元件30可以设置成沿着电极21和22所延伸的第二方向DR2彼此间隔开，并且可以基本上彼此平行地对准。发光元件30之间的距离不受特别限制。发光元件30可以具有在一方向上延伸的形状，并且发光元件30的延伸方向可以基本上垂直于电极21和22的延伸方向。然而，本公开不限于此，并且发光元件30可以倾斜地设置而不垂直于电极21和22的延伸方向。
发光元件30可以包括发光层36(参见图12)，发光层36包括不同的材料以向外部发射不同波长带的光。显示设备10可以包括发射不同波长带的光的发光元件30。因此，第一颜色的光、第二颜色的光和第三颜色的光可以分别从第一子像素SPX1、第二子像素SPX2和第三子像素SPX3发射。然而，本公开不限于此。在一些情况下，子像素SPXn中的每个可以包括相同类型的发光元件30，以发射基本上相同颜色的光。
此外，在第一堤40之间，发光元件30可以具有分别设置在电极21和22上方的端部。例如，发光元件30可以设置成使得一端可以放置在第一电极21上方，并且另一端可以放置在第二电极22上方。发光元件30的延伸长度可以比第一电极21和第二电极22之间的距离长，并且发光元件30的端部可以分别设置在第一电极21和第二电极22上方。
发光元件30可以设置有设置在与衬底11或第一平坦化层19的顶表面垂直的方向上的多个层。显示设备10的发光元件30可以设置成使得延伸方向可以平行于第一平坦化层19，并且包括在发光元件30中的半导体层可以沿着平行于第一平坦化层19的顶表面的方向顺序布置。然而，本公开不限于此。在一些情况下，在发光元件30具有不同结构的情况下，多个层可以布置在与第一平坦化层19的顶表面垂直的方向上。
此外，发光元件30的端部可以分别与接触电极26和27接触。根据实施方式，由于绝缘膜38(参见图12)可以不形成在发光元件30的在其延伸方向上的端表面上，并且半导体层的一部分可以暴露，所以暴露的半导体层可以与接触电极26和27接触。然而，本公开不限于此。在一些情况下，在发光元件30中，可以去除绝缘膜38的至少一部分，使得半导体层的端部处的侧表面可以部分地暴露。暴露的半导体层的侧表面可以与接触电极26和27直接接触。
第二绝缘层52可以部分地设置在发光元件30上。例如，第二绝缘层52可以设置成部分地围绕发光元件30的外表面，以不覆盖发光元件30的端部。稍后将描述的接触电极26和27可以与发光元件30的可未被第二绝缘层52覆盖的端部接触。第二绝缘层52的设置在发光元件30上的部分可以布置成在平面图中在第一绝缘层51上在第二方向DR2上延伸，使得它可以在每个子像素SPXn中形成线性图案或岛状图案。在显示设备10的制造工艺期间，第二绝缘层52可以在固定发光元件30的同时保护发光元件30。
接触电极26和27以及第三绝缘层53可以设置在第二绝缘层52上。
接触电极26和27可以具有在一方向上延伸的形状。接触电极26和27中的第一接触电极26和第二接触电极27可以分别设置在第一电极21的一部分和第二电极22的一部分上。第一接触电极26可以设置在第一电极21上，并且第二接触电极27可以设置在第二电极22上。第一接触电极26和第二接触电极27可以各自具有在第二方向DR2上延伸的形状。第一接触电极26和第二接触电极27可以在第一方向DR1上彼此间隔开，并且它们可以在每个子像素SPXn的发射区域EMA中形成条纹图案。
在一些实施方式中，第一接触电极26和第二接触电极27的在一方向上测量的宽度可以分别等于或小于第一电极21和第二电极22的在该一方向上测量的宽度。第一接触电极26和第二接触电极27可以设置成不仅分别接触发光元件30的一端和另一端，而且还分别覆盖第一电极21的顶表面的一部分和第二电极22的顶表面的一部分。
接触电极26和27可以与发光元件30以及电极21和22接触。在发光元件30中，半导体层可以在发光元件30的其延伸方向上的两个端表面上暴露，并且第一接触电极26和第二接触电极27可以与发光元件30的其上已经暴露半导体层的端表面接触。发光元件30的一端可以通过第一接触电极26电连接到第一电极21，并且其另一端可以通过第二接触电极27电连接到第二电极22。
尽管在附图中一个第一接触电极26和一个第二接触电极27可以设置在子像素SPXn中，但是本公开不限于此。第一接触电极26和第二接触电极27的数量可以根据设置在每个子像素SPXn中的第一电极21和第二电极22的数量而变化。
第三绝缘层53可以设置在第一接触电极26上。第三绝缘层53可以使第一接触电极26和第二接触电极27彼此电绝缘。第三绝缘层53可以设置成覆盖第一接触电极26，但是第三绝缘层53可以不设置在发光元件30的另一端上，使得发光元件30可以与第二接触电极27接触。第三绝缘层53可以在第二绝缘层52的顶表面上部分地接触第一接触电极26和第二绝缘层52。第三绝缘层53的其中可以设置第二电极22的方向上的侧表面可以与第二绝缘层52的侧表面对准。第三绝缘层53可以设置在非发射区域中，例如设置在设置于第一平坦化层19上的第一绝缘层51上。然而，本公开不限于此。
第二接触电极27可以设置在第二电极22、第二绝缘层52和第三绝缘层53上。第二接触电极27可以与发光元件30的另一端和第二电极22的暴露的顶表面接触。发光元件30的另一端可以通过第二接触电极27电连接到第二电极22。
第二接触电极27可以与第二绝缘层52、第三绝缘层53、第二电极22和发光元件30部分地接触。第一接触电极26和第二接触电极27可以通过第二绝缘层52和第三绝缘层53彼此不接触。然而，本公开不限于此，并且在一些情况下，可以省略第三绝缘层53。
接触电极26和27可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO、铝(Al)等中的至少一种。作为示例，接触电极26和27可以包括透明导电材料，并且从发光元件30发射的光可以穿过接触电极26和27并朝向电极21和22前进。然而，本公开不限于此。
第四绝缘层54可以完全设置在衬底11上。第四绝缘层54可以用于保护设置在衬底11上的构件免受外部环境的影响。
第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54中的每个可以包括无机绝缘材料或有机绝缘材料。在实施方式中，第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54可以包括无机绝缘材料或其组合，无机绝缘材料诸如为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氮化铝(AlN)等。在其他实施方式中，第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54可以包括有机绝缘材料或其组合，有机绝缘材料诸如为丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、卡多(cardo)树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯、聚甲基丙烯酸甲酯-聚碳酸酯合成树脂等。然而，本公开不限于此。
在上述显示设备10中，在可以驱动显示设备10时，驱动信号可以从第一电极21和第二电极22传输到发光元件30，使得发光元件30可以发光。在显示设备10的驱动期间或者在显示设备10的驱动模式中，第一电源电压可以通过第一晶体管T1传输到第一电极21，并且第二电源电压可以通过第一低电势电压线VSL1传输到第二电极22。数据信号可以通过第二晶体管T2施加到第一晶体管T1的第一栅电极G1，并且初始化电压可以通过第三晶体管T3传输到第一源电极S1或第一电极21。
如图6和图9中所示，初始化电压线VIL可以设置在每三个子像素SPXn中。例如，初始化电压线VIL可以设置在第一子像素SPX1中，并且可以不设置在第二子像素SPX2和第三子像素SPX3中。设置在第一子像素SPX1中的初始化电压线VIL可以电连接到初始化电压分配线IDL，并且初始化电压分配线IDL可以连接到第二子像素SPX2和第三子像素SPX3。
第一低电势电压线VSL1、初始化电压线VIL和第一数据线DTL1可以设置在第一子像素SPX1的一侧上。第二低电势电压线VSL2和第二数据线DTL2可以设置在第二子像素SPX2的一侧上。第三低电势电压线VSL3和第三数据线DTL3可以设置在第三子像素SPX3的一侧上。初始化电压线VIL可以设置在第一子像素SPX1中的第一低电势电压线VSL1和第一数据线DTL1之间，并且可以不设置在第二子像素SPX2中的第二低电势电压线VSL2和第二数据线DTL2之间以及第三子像素SPX3中的第三低电势电压线VSL3和第三数据线DTL3之间。
在每个子像素SPXn的低电势电压线VSL1、VSL2和VSL3上，可以设置用于将低电势电压线VSL1、VSL2和VSL3连接到第二电极22的第二电极接触孔CTS。每个子像素SPXn的低电势电压线VSL1、VSL2和VSL3可以包括朝向由第二电极接触孔CTS所占据的区域的数据线DTL1、DTL2和DTL3突出的突出部PP1、PP2和PP3。
例如，第一子像素SPX1中的第一低电势电压线VSL1的第一突出部PP1可以朝向第一数据线DTL1突出，第二子像素SPX2中的第二低电势电压线VSL2的第二突出部PP2可以朝向第二数据线DTL2突出，并且第三子像素SPX3中的第三低电势电压线VSL3的第三突出部PP3可以朝向第三数据线DTL3突出。第一子像素SPX1的第一低电势电压线VSL1可以与和其相邻的初始化电压线VIL至少部分地重叠。例如，第一低电势电压线VSL1的第一突出部PP1可以与初始化电压线VIL至少部分地重叠。
初始化电压线VIL可以由第一层间绝缘层17覆盖，并且第一层间绝缘层17可以覆盖初始化电压线VIL，并且可以由于初始化电压线VIL而形成台阶。设置在第一层间绝缘层17上的第一低电势电压线VSL1可以设置在具有台阶部分的第一层间绝缘层17上，并且可以类似地沿着第一层间绝缘层17的台阶部分而形成台阶。第二层间绝缘层18和第一平坦化层19可以设置在第一低电势电压线VSL1上。
在显示设备10的制造工艺期间，可以执行形成用于将低电势电压线VSL1、VSL2和VSL3中的每个连接到第二电极22的第二电极接触孔CTS的步骤。以第一子像素SPX1为例，可以在第一低电势电压线VSL1上形成第二层间绝缘层18，并且可以部分地蚀刻第二层间绝缘层18以暴露第一低电势电压线VSL1。此后，可以形成并部分地蚀刻第一平坦化层19以形成暴露第一低电势电压线VSL1的第二电极接触孔CTS。
第二层间绝缘层18和第一平坦化层19的蚀刻工艺可以通过使用光刻方法的曝光、显影和蚀刻步骤来执行。这里，由于第一低电势电压线VSL1的台阶部分设置在第二层间绝缘层18下方，所以可以在第二层间绝缘层18上形成台阶。可以在具有台阶部分的第二层间绝缘层18上施加光刻胶，并且在曝光和显影光刻胶的工艺中，可以根据第二层间绝缘层18的台阶部分而形成具有不同厚度的光刻胶的区域。因此，光刻胶的曝光程度可以不同，并且在光刻胶被显影和蚀刻的情况下，可以不完全地执行第一低电势电压线VSL1的曝光。随后，在形成第一平坦化层19并最终形成第二电极接触孔CTS的情况下，暴露第一低电势电压线VSL1的第二电极接触孔CTS的平面尺寸可以形成为小于设计中的平面尺寸。因此，在第一低电势电压线VSL1和第二电极22之间通过第二电极接触孔CTS的接触中可能出现缺陷。由于此，可以改变连接到第一子像素SPX1的初始化电压线VIL的总电阻，并且在通过初始化电压分配线IDL连接到初始化电压线VIL的第二子像素SPX2和第三子像素SPX3中可能出现可不发射光的缺陷。这导致其中在显示设备10以白色驱动的情况下在一些区域中可以只观察到红光的微红色缺陷。
根据实施方式的显示设备10还可以包括用于使第一低电势电压线VSL1的台阶部分平坦的辅助图案AP，以防止第二电极接触孔CTS中的缺陷。
参考图9和图10，辅助图案AP可以设置在第一子像素SPX1的第一低电势电压线VSL1上。辅助图案AP可以不设置在第二子像素SPX2的第二低电势电压线VSL2和第三子像素SPX3的第三低电势电压线VSL3上。例如，辅助图案AP可以与第一子像素SPX1的第一低电势电压线VSL1重叠，并且可以不与第二子像素SPX2的第二低电势电压线VSL2和第三子像素SPX3的第三低电势电压线VSL3重叠。
在第一子像素SPX1中，辅助图案AP可以不与第一数据线DTL1和与其相邻的初始化电压线VIL重叠。由于第一低电势电压线VSL1的可以形成台阶的区域可以是不与初始化电压线VIL重叠的区域，因此辅助图案AP可以不与初始化电压线VIL重叠。辅助图案AP可以与第一低电势电压线VSL1完全重叠。辅助图案AP与第一低电势电压线VSL1完全重叠的事实可以意味着辅助图案AP的至少一侧不比第一低电势电压线VSL1的至少一侧向外突出得更多。例如，辅助图案AP可以与第一低电势电压线VSL1接触，但是可以不与设置在其下方的第一层间绝缘层17接触。在实施方式中，辅助图案AP的至少一侧可以与第一低电势电压线VSL1的至少一侧对准并重合。
辅助图案AP的顶表面可以与第一低电势电压线VSL1的顶表面对准并重合。具体地，辅助图案AP的顶表面可以与和初始化电压线VIL重叠的第一低电势电压线VSL1的顶表面对准并重合。从第一平坦化层19的顶表面到辅助图案AP的顶表面的距离L1可以与从第一平坦化层19的顶表面到第一低电势电压线VSL1的距第一平坦化层19的顶表面最近的顶表面的距离L2相同。
在实施方式中，辅助图案AP可以与第一低电势电压线VSL1一起与第二电极22直接接触。为此，第二电极接触孔CTS可以暴露辅助图案AP和第一低电势电压线VSL1。辅助图案AP可以包括导电材料，以将第一低电势电压线VSL1的第二电源电压传输到第二电极22。导电材料可以是低电阻金属，例如钛(Ti)或铜(Cu)。然而，本公开不限于此，并且辅助图案AP可以包括具有导电性的材料，例如，诸如金属氧化物的材料。
如上所述，根据实施方式的显示设备10还可以包括用于使第一低电势电压线VSL1的台阶部分平坦的辅助图案AP，从而防止第二电极接触孔CTS中的缺陷。因此，可以能够通过改善显示设备10的微红色缺陷来改善显示质量。
图11是示出根据另一实施方式的显示设备的一部分的示意性剖视图。
参考图11，在显示设备10中，可以省略第三绝缘层53。第二接触电极27的一部分可以直接设置在第二绝缘层52上，并且第一接触电极26和第二接触电极27可以在第二绝缘层52上彼此间隔开。根据实施方式，在显示设备10中，即使可以省略第三绝缘层53，第二绝缘层52也可以包括有机绝缘材料以执行固定发光元件30的功能。第一接触电极26和第二接触电极27可以通过图案化工艺同时形成。除了可以至少进一步省略第三绝缘层53之外，图11的实施方式可以与图8的实施方式相同。在下文中，将省略冗余描述。
图12是根据实施方式的发光元件的示意图。
发光元件30可以是发光二极管。具体地，发光元件30可以是具有微米尺寸或纳米尺寸的无机发光二极管，并且可以由无机材料制成。在彼此相对的两个电极之间在特定方向上形成电场的情况下，无机发光二极管可以在具有极性的两个电极之间对准。发光元件30可以通过在电极之间产生的电场在两个电极之间对准。
根据实施方式的发光元件30可以具有在一方向上延伸的形状。发光元件30可以具有杆、线、管等的形状。在实施方式中，发光元件30可以具有圆柱形形状或杆形状。然而，发光元件30的形状不限于此，并且发光元件30可以具有多边形棱镜形状，诸如规则的立方体、矩形平行六面体或六边形棱镜，或者发光元件30可以具有各种形状，诸如在一方向上延伸并且具有部分倾斜的外表面的形状。包括在稍后描述的发光元件30中的半导体可以具有其中它们可以沿着该方向顺序地布置或堆叠的结构。
发光元件30可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。
参考图12，发光元件30可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。例如，在发光元件30发射蓝色波长带的光的情况下，第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，它可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第一半导体层31可以掺杂有n型掺杂剂。例如，n型掺杂剂可以是Si、Ge、Sn、Se等。在实施方式中，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31的长度可以在约1.5μm至约5μm的范围内，但不限于此。
第二半导体层32可以设置在稍后将描述的发光层36上。第二半导体层32可以是p型半导体。例如，在发光元件30发射蓝色波长带或绿色波长带的光的情况下，第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，它可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第二半导体层32可以掺杂有p型掺杂剂。例如，p型掺杂剂可以是Mg、Zn、Ca、Ba等。在实施方式中，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32的长度可以在约0.05μm至约0.10μm的范围内，但不限于此。
尽管在附图中示出了第一半导体层31和第二半导体层32可以配置为一个层，但是本公开不限于此。根据一些实施方式，取决于发光层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，诸如包覆层或拉伸应变势垒减小(TSBR)层。
发光层36可以设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，量子层和阱层可以交替地堆叠。根据通过第一半导体层31和第二半导体层32施加的电信号，发光层36可以通过电子-空穴对的复合来发光。例如，在发光层36发射蓝色波长带的光的情况下，诸如AlGaN或AlGaInN的材料可以包括在发光层36中。具体地，在发光层36具有其中量子层和阱层可以交替地堆叠成多量子阱结构的结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。在实施方式中，发光层36可以包括AlGaInN作为量子层和AlInN作为阱层，并且发光层36可以发射具有约450nm至约495nm的中心波长带的蓝光。
然而，本公开不限于此，并且发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料可以交替堆叠的结构，并且可以根据发射光的波长带包括其他III族至V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，并且在一些情况下，发光层36也可以发射红色波长带或绿色波长带的光。发光层36的长度可以在约0.05μm至约0.10μm的范围内，但不限于此。
从发光层36发射的光可以发射到发光元件30的纵向方向上的两个侧表面以及其外表面。从发光层36发射的光的方向性不限于一个方向。
电极层37可以是欧姆接触电极。然而，本公开不限于此，并且它可以是肖特基接触电极。发光元件30可以包括至少一个电极层37。尽管图12示出发光元件30包括一个电极层37，但是本公开不限于此。在一些情况下，发光元件30可以包括更多数量的电极层37，或者可以省略电极层37。即使电极层37的数量可以不同或者发光元件30还包括其他结构，也可以同样地应用发光元件30的以下描述。
在根据实施方式的显示设备10中，在发光元件30电连接到电极或接触电极的情况下，电极层37可以减小发光元件30和电极或接触电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的至少一种。此外，电极层37可以包括n型或p型掺杂的半导体材料。电极层37可以包括相同的材料或不同的材料，但不限于此。
绝缘膜38可以布置成围绕半导体层和电极层的外表面。在实施方式中，绝缘膜38可以布置成至少围绕发光层36的外表面并且沿着发光元件30的延伸方向延伸。绝缘膜38可以用于保护构件。例如，绝缘膜38可以形成为围绕构件的侧表面，以暴露发光元件30的纵向方向上的端部。
尽管附图中示出了绝缘膜38在发光元件30的纵向方向上延伸以覆盖从第一半导体层31的侧表面到电极层37的侧表面的区域，但是本公开不限于此。绝缘膜38可以仅覆盖一些半导体层(包括发光层36)的外表面，或者可以仅覆盖电极层37的外表面的一部分以部分地暴露每个电极层37的外表面。此外，在剖视图中，在与发光元件30的至少一端相邻的区域中，绝缘膜38可以具有可以是圆形的顶表面。
绝缘膜38的厚度可以在约10nm至约1.0μm的范围内，但不限于此。在实施方式中，绝缘膜38的厚度可以是约40nm。
绝缘膜38可以包括具有绝缘性质的材料，例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)、氧化铝(Al2O3)等。因此，可以能够防止在发光层36与电极(电信号可以通过其传输到发光元件30)直接接触的情况下可能发生的电短路。由于绝缘膜38保护包括发光层36的发光元件30的外表面，因此可以能够防止发光效率的降低。
此外，在一些实施方式中，绝缘膜38可以具有可以被表面处理的外表面。发光元件30可以以分散在墨水中的状态注入到电极上以进行对准。这里，绝缘膜38的表面可以以疏水方式或亲水方式处理，以将发光元件30保持在分散状态，而不与墨水中相邻的其他发光元件30聚集。
发光元件30可以具有约1μm至约10μm或约2μm至约6μm的长度，并且在实施方式中，发光元件30可以具有约3μm至约5μm的长度。此外，发光元件30的直径可以在约30nm至约700nm的范围内，并且发光元件30的纵横比可以是约1.2至约100。然而，本公开不限于此，并且根据发光层36的组成的不同，包括在显示设备10中的发光元件30可以具有不同的直径。在实施方式中，发光元件30的直径可以为约500nm。
图13是示出根据又一实施方式的显示设备的像素中所包括的导电层的示意图。图14是沿着图13的线QD-QD'、线QE-QE'和线QF-QF'截取的示意性剖视图。
参考图13和图14，实施方式与上述实施方式的不同之处至少可以在于，辅助图案AP可以覆盖第一低电势电压线VSL1的至少一个侧表面。在下面的描述中，将省略冗余的描述，并且将描述区别之处。
辅助图案AP可以设置在第一低电势电压线VSL1上。辅助图案AP的至少一部分可以与第一低电势电压线VSL1重叠，并且其另一部分可以不与第一低电势电压线VSL1重叠。例如，辅助图案AP的至少一侧可以比第一低电势电压线VSL1的至少一侧更向外突出。在实施方式中，辅助图案AP的至少一侧可以不与第一低电势电压线VSL1的至少一侧对准。
辅助图案AP可以与第一低电势电压线VSL1接触，并且辅助图案AP的比第一低电势电压线VSL1的至少一侧更向外突出的部分可以与设置在其下方的第一层间绝缘层17接触。辅助图案AP可以与第一低电势电压线VSL1的侧表面接触，同时与第一低电势电压线VSL1的顶表面接触。
在实施方式中，由于辅助图案AP可以在覆盖第一低电势电压线VSL1的侧表面的同时进一步向外突出，因此优点可以在于，可以在形成第二电极接触孔CTS的工艺期间进一步确保工艺余量。
图15是示出根据又一实施方式的显示设备的像素中所包括的导电层的示意图。图16是沿着图15的线QG-QG'、线QH-QH'和线QI-QI'截取的示意性剖视图。
参考图15和图16，实施方式与上述实施方式的不同之处至少可以在于，辅助图案AP可以与第一低电势电压线VSL1的至少一个侧表面向内间隔开。在下面的描述中，将省略冗余的描述，并且将描述区别之处。
辅助图案AP可以设置在第一低电势电压线VSL1上，并且可以与第一低电势电压线VSL1重叠。具体地，辅助图案AP可以与第一低电势电压线VSL1完全重叠。辅助图案AP的至少一侧可以与第一低电势电压线VSL1的至少一侧向内间隔开。例如，辅助图案AP的至少一侧可以与第一低电势电压线VSL1的顶表面重叠。在实施方式中，辅助图案AP的至少一侧可以不与第一低电势电压线VSL1的至少一侧对准。辅助图案AP可以与第一低电势电压线VSL1的顶表面接触，但是可以不与设置在其下方的第一层间绝缘层17接触。
在下文中，将进一步参考其他附图详细描述显示设备10的制造工艺，但是将简要描述构件的结构和形成它们的方法，并且将详细描述制造工艺的顺序。将参考与图8中所示的显示设备10的第一子像素SPX1的截面对应的附图来描述制造方法。
图17至图22是示出根据实施方式的显示设备的制造方法的步骤的示意性剖视图。
参考图17，可以在衬底11上形成光阻挡层BML，并且可以在光阻挡层BML上形成缓冲层12。可以在缓冲层12上形成第一有源层ACT1，第一有源层ACT1可以包括导电区域ACTa和ACTb以及沟通区域ACTc，并且可以在第一有源层ACT1上形成第一栅极绝缘层13。第一栅电极G1和电容器的第一电容电极CSE1可以作为第一栅极导电层形成在第一栅极绝缘层13上。
可以在第一栅电极G1和电容器的第一电容电极CSE1上形成第一保护层15。可以蚀刻第一保护层15和第一栅极绝缘层13以形成暴露第一有源层ACT1的导电区域ACTa和ACTb的接触孔CT1。可以蚀刻第一保护层15、第一栅极绝缘层13和缓冲层12以形成暴露光阻挡层BML的接触孔CT5。
第一源电极S1、第一漏电极D1、第一数据线DTL1、初始化电压线VIL和电容器的第二电容电极CSE2可以作为第一数据导电层形成在第一保护层15上。第一源电极S1可以通过接触孔CT1连接到第一有源层ACT1，并且可以通过接触孔CT5连接到光阻挡层BML。第一漏电极D1可以通过接触孔CT1连接到第一有源层ACT1。
参考图18，可以在第一数据导电层上形成第一层间绝缘层17。第一层间绝缘层17可以沿着设置在其下的第一源电极S1、第一漏电极D1、第一数据线DTL1、初始化电压线VIL和电容器的第二电容电极CSE2的台阶而形成为台阶状。
第一高电势电压线VDL1和第一低电势电压线VSL1可以作为第二数据导电层形成在第一层间绝缘层17上。第一低电势电压线VSL1可以形成为与初始化电压线VIL至少部分地重叠，并且形成为具有沿着第一层间绝缘层17的台阶部分的台阶。
辅助图案AP可以作为第三数据导电层形成在第一低电势电压线VSL1上。辅助图案AP可以形成在第一低电势电压线VSL1的顶表面上，并且可以形成为与和初始化电压线VIL重叠的第一低电势电压线VSL1的顶表面对准。辅助图案AP的顶表面和第一低电势电压线VSL1的顶表面可以彼此对准并且平坦化。
参考图19，可以在第三数据导电层上形成第二层间绝缘层18。可以在第二层间绝缘层18上施加光刻胶PR，可以对准掩模MS，并且可以施加UV光。掩模MS可以具有用于暴露辅助图案AP、第一低电势电压线VSL1和电容器的第二电容电极CSE2的开口区域。通过掩模MS的开口区域用UV光照射的光刻胶PR可以形成为第一区域UP1，并且由掩模MS掩蔽并且未用UV光照射的光刻胶PR可以形成为第二区域UP2。
在实施方式中，辅助图案AP和第一低电势电压线VSL1的顶表面可以是平坦的，并且因此设置在其上的第二层间绝缘层18也可以形成为具有平坦的顶表面。因此，在辅助图案AP和第一低电势电压线VSL1彼此重叠的区域中形成的光刻胶PR的厚度可以是均匀的，使得第一区域UP1的曝光量可以是均匀的。
参考图20，可以显影光刻胶PR以去除第一区域UP1，并且可以干法蚀刻第二层间绝缘层18以形成第二电极接触孔CTS。可以干法蚀刻第一层间绝缘层17和第二层间绝缘层18以形成第一电极接触孔CTD。此后，可以剥离和去除光刻胶PR。在实施方式中，光刻胶PR的第一区域UP1的曝光量变得均匀，使得在显影期间可以完全去除第一区域UP1。因此，可以通过第二层间绝缘层18的干法蚀刻工艺无缺陷地形成暴露辅助图案AP和第一低电势电压线VSL1的第二电极接触孔CTS。
参考图21，可以在第二层间绝缘层18上形成第一平坦化层19，并且可以蚀刻第一平坦化层19，以完成暴露辅助图案AP和第一低电势电压线VSL1的第二电极接触孔CTS的制造。可以在第一平坦化层19上形成第一堤40，并且可以在第一堤40和第一平坦化层19上形成第一电极21和第二电极22。第一电极21可以通过第一电极接触孔CTD连接到电容器的第二电容电极CSE2，并且第二电极22可以通过第二电极接触孔CTS连接到辅助图案AP和第一低电势电压线VSL1。
参考图22，可以在第一电极21和第二电极22上形成第一绝缘层51，可以在第一绝缘层51上形成第二堤45。可以使用喷墨印刷方法来施加和对准发光元件30，以形成具有分别与第一电极21和第二电极22重叠的端部的发光元件30。可以在发光元件30上形成第二绝缘层52，并且可以在第一绝缘层51、发光元件30和第二绝缘层52上形成第一接触电极26。可以形成覆盖第一接触电极26的第三绝缘层53，可以在第一绝缘层51、发光元件30和第三绝缘层53上形成第二接触电极27，并且可以形成覆盖它们全部的第四绝缘层54以制造显示设备10。
如上所述，根据实施方式的显示设备10还可以包括用于使第一低电势电压线VSL1的台阶部分平坦的辅助图案AP，从而防止第二电极接触孔CTS中的缺陷。因此，可以能够通过改善(例如，消除)显示设备10的微红色缺陷来改善显示质量。
在结束详细描述时，本领域的技术人员将理解，在基本上不脱离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的实施方式仅以一般和描述性的意义呈现，而不是出于限制的目的。

Claims (10)

1.显示设备，包括：
衬底；
初始化电压线，在所述衬底上；
第一层间绝缘层，设置在所述初始化电压线上；
低电势电压线，设置在所述第一层间绝缘层上，所述低电势电压线包括台阶部分并且与所述初始化电压线重叠；
辅助图案，设置在所述低电势电压线上，并且与所述低电势电压线的所述台阶部分形成平坦部分；
第二层间绝缘层，设置在所述辅助图案上；
平坦化层，设置在所述第二层间绝缘层上；
第一电极和第二电极，设置在所述平坦化层上并且彼此间隔开；
发光元件，具有在所述第一电极和所述第二电极上对准的端部；
第一接触电极，与所述发光元件的一端电接触；以及
第二接触电极，与所述发光元件的另一端电接触。
2.根据权利要求1所述的显示设备，其中，所述辅助图案的顶表面与所述低电势电压线的顶表面彼此对准并重合。
3.根据权利要求1所述的显示设备，其中，
从所述平坦化层的顶表面到所述辅助图案的顶表面的距离等于从所述平坦化层的所述顶表面到所述低电势电压线的距所述平坦化层的所述顶表面最近的顶表面的距离。
4.根据权利要求3所述的显示设备，其中，
所述辅助图案与所述低电势电压线重叠，以及
所述辅助图案的至少一侧与所述低电势电压线的一侧对准并重合。
5.根据权利要求4所述的显示设备，其中，
所述辅助图案接触所述低电势电压线的所述顶表面，以及
所述辅助图案不接触所述第一层间绝缘层。
6.根据权利要求3所述的显示设备，其中，
所述辅助图案与所述低电势电压线重叠，以及
所述辅助图案的至少一部分不与所述低电势电压线重叠。
7.根据权利要求6所述的显示设备，其中，
所述辅助图案接触所述低电势电压线的所述顶表面，以及
所述辅助图案接触所述第一层间绝缘层。
8.根据权利要求3所述的显示设备，其中，
所述辅助图案与所述低电势电压线重叠，以及
所述辅助图案具有与所述低电势电压线的一侧向内间隔开的至少一侧。
9.根据权利要求1所述的显示设备，其中，
所述第二电极通过第二电极接触孔接触所述辅助图案和所述低电势电压线，以及
所述第二电极接触孔穿过所述第二层间绝缘层和所述平坦化层。
10.显示设备，包括：
衬底，其上设置有设置成彼此相邻的第一子像素、第二子像素和第三子像素；
低电势电压线和数据线，在所述衬底上设置在所述第一子像素、所述第二子像素和所述第三子像素中的每个的一侧上；
初始化电压线，设置在所述第一子像素的所述低电势电压线与所述第一子像素的所述数据线之间，所述初始化电压线与所述第一子像素的所述低电势电压线至少部分地重叠；以及
辅助图案，与所述第一子像素的所述低电势电压线重叠，而不与所述第二子像素的所述低电势电压线和所述第三子像素的所述低电势电压线重叠，
其中，所述辅助图案的顶表面与所述第一子像素的所述低电势电压线的顶表面对准并重合。
CN202210877150.5A 2021-07-27 2022-07-25 显示设备 Pending CN115701249A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210098438A KR20230017384A (ko) 2021-07-27 2021-07-27 표시 장치
KR10-2021-0098438 2021-07-27

Publications (1)

Publication Number Publication Date
CN115701249A true CN115701249A (zh) 2023-02-07

Family

ID=85038310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210877150.5A Pending CN115701249A (zh) 2021-07-27 2022-07-25 显示设备

Country Status (3)

Country Link
US (1) US20230032600A1 (zh)
KR (1) KR20230017384A (zh)
CN (1) CN115701249A (zh)

Also Published As

Publication number Publication date
KR20230017384A (ko) 2023-02-06
US20230032600A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
CN112951867A (zh) 显示装置
CN115023814A (zh) 显示装置
US20220069165A1 (en) Display device and method of fabricating the same
CN114830343A (zh) 显示装置
EP3866195A2 (en) Display device
CN115443430A (zh) 显示装置
US20230261143A1 (en) Display device
US11830885B2 (en) Display device
US20230187584A1 (en) Display device
US20220406759A1 (en) Display device
US20230128161A1 (en) Display device and manufacturing method therefor
CN113823661A (zh) 显示装置
CN115701249A (zh) 显示设备
US20220406971A1 (en) Display device
US20230299239A1 (en) Display device and method for fabrication thereof
US20230361261A1 (en) Display device and method of fabricating the same
US20240063356A1 (en) Display device
US20230142777A1 (en) Display device
US20230275189A1 (en) Display device
US20220293671A1 (en) Display device
US20230124028A1 (en) Display device
US20240088340A1 (en) Display device and manufacturing method of the same
US20230317908A1 (en) Display device
US20220199745A1 (en) Display device
US20220190070A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination