CN112951867A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN112951867A CN112951867A CN202011260299.6A CN202011260299A CN112951867A CN 112951867 A CN112951867 A CN 112951867A CN 202011260299 A CN202011260299 A CN 202011260299A CN 112951867 A CN112951867 A CN 112951867A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- display device
- light emitting
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000010410 layer Substances 0.000 claims description 852
- 239000011229 interlayer Substances 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 62
- 239000011149 active material Substances 0.000 claims description 40
- 230000000149 penetrating effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 description 41
- 230000008569 process Effects 0.000 description 40
- 239000000463 material Substances 0.000 description 36
- 101000821435 Homo sapiens Replication stress response regulator SDE2 Proteins 0.000 description 29
- 102100021847 Replication stress response regulator SDE2 Human genes 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 28
- 101100301219 Arabidopsis thaliana RDR6 gene Proteins 0.000 description 23
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 20
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 20
- 239000010408 film Substances 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 17
- 238000003860 storage Methods 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000002310 reflectometry Methods 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- HEFNNWSXXWATRW-UHFFFAOYSA-N Ibuprofen Chemical compound CC(C)CC1=CC=C(C(C)C(O)=O)C=C1 HEFNNWSXXWATRW-UHFFFAOYSA-N 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 10
- 101150015547 SDL1 gene Proteins 0.000 description 9
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 101000908384 Bos taurus Dipeptidyl peptidase 4 Proteins 0.000 description 7
- 102100029091 Exportin-2 Human genes 0.000 description 7
- 101000770958 Homo sapiens Exportin-2 Proteins 0.000 description 7
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 101100517192 Arabidopsis thaliana NRPD1 gene Proteins 0.000 description 4
- 101100202604 Arabidopsis thaliana SDE5 gene Proteins 0.000 description 4
- 101150119033 CSE2 gene Proteins 0.000 description 4
- 101100007792 Escherichia coli (strain K12) casB gene Proteins 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 101100000858 Caenorhabditis elegans act-3 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 101100532813 Arabidopsis thaliana SDE3 gene Proteins 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 101100309451 Arabidopsis thaliana SAD2 gene Proteins 0.000 description 1
- 101100054773 Caenorhabditis elegans act-2 gene Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
- H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
- H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
提供了一种显示装置。所述显示装置包括:基底;第一电极基体层和第二电极基体层,在基底上彼此间隔开;第一电极和第二电极,第一电极在第一电极基体层上,第二电极在第二电极基体层上;第一内堤和第二内堤,第一内堤在第一电极基体层与第一电极之间,第二内堤在第二电极基体层与第二电极之间;以及发光元件,在第一电极与第二电极之间,发光元件的至少一个端部电连接到第一电极或第二电极,其中,第一电极基体层和第二电极基体层中的每个的至少一个端部的侧表面与第一电极和第二电极中的对应的一个的端部的侧表面在同一条线处。
Description
本申请要求于2019年11月26日在韩国知识产权局提交的第10-2019-0153363号韩国专利申请的优先权和权益,该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种显示装置。
背景技术
随着多媒体的发展,显示装置变得越来越重要。因此,正在使用诸如有机发光显示器和液晶显示器的各种类型的显示装置。
显示装置是用于显示图像的装置,并且包括诸如有机发光显示面板或液晶显示面板的显示面板。发光显示面板可以包括诸如发光二极管(LED)的发光元件。例如,LED可以是使用有机材料作为荧光材料的有机发光二极管(OLED),或者可以是使用无机材料作为荧光材料的无机LED。
发明内容
本公开的方面提供了一种显示装置,在该显示装置中,设置有发光元件的区域与设置有电路元件的区域分离。
本公开的方面还提供了一种显示装置,因为电连接到发光元件的电极和电路元件或布线在同一工艺中形成,所以该显示装置可以通过减少数量的工艺来制造。
然而,本公开的方面不限于在此所阐述的方面。通过参照下面给出的本公开的详细描述,本公开的上面和其它方面对于本公开所属领域的普通技术人员将变得更加明显。
根据本公开的一些示例实施例,显示装置包括:基底;第一电极基体层和第二电极基体层,在基底上彼此间隔开;第一电极和第二电极,第一电极在第一电极基体层上,第二电极在第二电极基体层上;第一内堤和第二内堤,第一内堤在第一电极基体层与第一电极之间,第二内堤在第二电极基体层与第二电极之间;以及发光元件,在第一电极与第二电极之间,发光元件的至少一个端部电连接到第一电极或第二电极,其中,第一电极基体层和第二电极基体层中的每个的至少一个端部的侧表面与第一电极和第二电极中的对应的一个的端部的侧表面在同一条线处。
在一些示例实施例中,第一电极可以覆盖第一内堤的外表面,并且第二电极可以覆盖第二内堤的外表面。
在一些示例实施例中,第一电极的下表面的至少一部分可以直接接触第一电极基体层的上表面,并且第二电极的下表面的至少一部分可以直接接触第二电极基体层的上表面。
在一些示例实施例中,第一电极基体层和第二电极基体层中的每个的至少一个侧表面可以不接触第一电极和第二电极中的对应的一个。
在一些示例实施例中,第一电极和第二电极可以不直接接触基底。
在一些示例实施例中,第一内堤和第二内堤可以分别直接在第一电极基体层和第二电极基体层上。
在一些示例实施例中,第一电极与第二电极之间的距离可以小于第一内堤与第二内堤之间的距离。
在一些示例实施例中,发光元件的至少一个端部可以在第一电极或第二电极上。
在一些示例实施例中,显示装置还可以包括在第一电极与第二电极之间且覆盖第一电极和第二电极中的每个的至少一部分的第一绝缘层,其中,发光元件可以在第一绝缘层上。
在一些示例实施例中,第一电极基体层和第二电极基体层可以直接接触第一绝缘层。
在一些示例实施例中,显示装置还可以包括接触发光元件的端部和第一电极的第一接触电极以及接触发光元件的另一端部和第二电极的第二接触电极。
在一些示例实施例中,基底包括发射区域和非发射区域,并且第一电极、第二电极和发光元件可以在发射区域中,显示装置还可以包括在非发射区域中的第一数据导电层。
在一些示例实施例中,显示装置还可以包括在基底上的第一层间绝缘层,其中,第一数据导电层和第一电极基体层可以直接在第一层间绝缘层上。
在一些示例实施例中,第一电极可以电连接到第一数据导电层。
在一些示例实施例中,基底还包括非显示区域,显示装置还可以包括在非显示区域中的垫基体层和在垫基体层上的垫电极。
在一些示例实施例中,垫基体层可以与第一电极基体层在同一层处,并且垫电极可以与第一电极在同一层处。
在一些示例实施例中,显示装置还可以包括在非发射区域中在第一数据导电层上的第一平坦化层和在发射区域中围绕第一电极和第二电极的外堤,其中,第一平坦化层、外堤和第一内堤可以在同一层处。
在一些示例实施例中,第一平坦化层、外堤和第一内堤可以具有不同的高度。
在一些示例实施例中,显示装置还可以包括在外堤与基底之间的数据线,其中,数据线的至少一个侧表面可以不接触外堤。
根据本公开的一些示例实施例,显示装置包括:基底,具有发射区域和非发射区域;第一层间绝缘层,在基底上;第一数据导电层,在第一层间绝缘层上并且包括驱动晶体管的源/漏电极和在发射区域中的多个电极基体层;过孔层,在第一数据导电层上并且包括在非发射区域中的第一平坦化层和在多个电极基体层上的内堤;多个电极,分别在多个电极基体层上;以及多个发光元件,在多个电极之间,其中,多个电极基体层包括第一电极基体层和与第一电极基体层间隔开的第二电极基体层,多个电极包括在第一电极基体层上的第一电极和在第二电极基体层上的第二电极,并且多个发光元件在第一电极与第二电极之间。
在一些示例实施例中,内堤可以包括在第一电极基体层与第一电极之间的第一内堤和在第二电极基体层与第二电极之间的第二内堤,第一电极和第二电极可以分别覆盖第一内堤和第二内堤的外表面。
在一些示例实施例中,第一内堤的在一个方向上测量的宽度可以小于第一电极基体层的在该方向上测量的宽度。
在一些示例实施例中,第一电极的下表面的至少一部分可以直接接触第一电极基体层。
在一些示例实施例中,第一平坦化层的高度可以大于内堤的高度。
在一些示例实施例中,过孔层还可以包括在发射区域的外围处的外堤,其中,外堤的高度可以大于内堤的高度但小于第一平坦化层的高度。
在一些示例实施例中,基底还包括非显示区域,第一数据导电层还可以包括在非显示区域中的垫基体层,并且在垫基体层上还可以有垫电极。
在一些示例实施例中,垫电极可以与第一电极在同一层处。
在一些示例实施例中,垫基体层的在一个方向上测量的宽度可以与垫电极的在该方向上测量的宽度基本上相同。
在一些示例实施例中,显示装置还可以包括:半导体层,在基底的非发射区域中并且包括驱动晶体管的第一有源材料层;第一栅极绝缘层,在半导体层上;以及驱动晶体管的第一栅电极,在第一栅极绝缘层上,其中,驱动晶体管的源/漏电极可以通过穿透第一层间绝缘层和第一栅极绝缘层的接触孔接触第一有源材料层。
附图说明
通过参照附图详细描述本公开的示例实施例,本公开的上面和其它方面及特征将变得更加明显,在附图中:
图1是根据本公开的一些实施例的显示装置的平面图;
图2是示出根据本公开的一些实施例的包括在显示装置中的布线的布置的示意性平面图;
图3是根据本公开的一些实施例的包括在显示装置中的像素的等效电路图;
图4是根据本公开的一些实施例的显示装置的像素的布局图;
图5是根据本公开的一些实施例的图4的子像素的布局图;
图6是根据本公开的一些实施例的沿着图5的线I-I'和非显示区域的一部分截取的剖视图;
图7是根据本公开的一些实施例的图6的部分QL1的示意性放大图;
图8是根据本公开的一些实施例的显示装置的局部剖视图;
图9是根据本公开的一些实施例的发光元件的示意图;
图10至图18是示出根据本公开的一些实施例的制造显示装置的工艺的九个部分的剖视图;
图19是根据本公开的一些实施例的显示装置的子像素的布局图;
图20是根据本公开的一些实施例的沿着图19的线II-II'和非显示区域的一部分截取的剖视图;
图21是根据本公开的一些实施例的显示装置的子像素的布局图;
图22是根据本公开的一些实施例的沿着图21的线III-III'和非显示区域的一部分截取的剖视图;
图23是根据本公开的一些实施例的显示装置的子像素的剖视图;以及
图24是根据本公开的一些实施例的图23的部分QL2的示意性放大图。
具体实施方式
现在将在下文中参照附图更充分地描述本公开,在附图中,示出了本公开的示例实施例。然而,本公开可以以不同的形式实施,并且不应该被解释为限于在此阐述的实施例。相反,提供这些实施例使得本公开将是彻底的和完整的,并且将向本领域技术人员充分地传达公开的范围。
还将理解的是,当层被称为“在”另一层或基底“上”时,该层可以直接在所述另一层或基底上,或者也可以存在中间层。在整个说明书中,相同的附图标记指示相同的组件。
将理解的是,尽管术语“第一”、“第二”等可以在此用于描述各种元件,但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如,在不脱离本公开的教导的情况下,下面讨论的第一元件可以被称为第二元件。类似地,第二元件也可以被称为第一元件。
为了易于描述,在此可以使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”和“上”等的空间相对术语来描述如附图中所示出的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是,这样的空间相对术语旨在包含装置在使用中或在操作中除了附图中所描绘的方位之外的不同方位。例如,如果附图中的装置被翻转,则被描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件将随后被定位为“在”其它元件或特征“上方”。因此,示例术语“在……下方”和“在……下面”可以包括上方和下方两种方位。装置可以另外定位(例如,旋转90度或处于其它方位处),并且在此使用的空间相对描述语应该被相应地解释。此外,还将理解的是,当层被称为“在”两个层“之间”时,该层可以是两个层之间的唯一层,或者也可以存在一个或更多个中间层。
在此使用的术语仅用于描述具体实施例的目的,并且不旨在限制发明构思。如在此所使用的,术语“基本上”、“约”和类似术语用作近似术语而不是程度术语,并且旨在解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。
如在此所使用的,除非上下文另外清楚地指示,否则单数形式“一个(种/者)”也旨在包括复数形式。还将理解的是,当在本说明书中使用术语“包含”和/或其变型时,说明存在所陈述的特征、整体、步骤、操作、元件和/或组件,但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此所使用的,术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。当诸如“……中的至少一个(种/者)”的表述在一列元件之后时,修饰整列元件,而不修饰列表中的单个元件。此外,当描述发明构思的实施例时,“可以”的使用指“本发明的一个或更多个实施例”。另外,术语“示例性”旨在指示例或说明。如在此所使用的,术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。
将理解的是,当元件或层被称为“在”另一元件或层“上”、“连接到”、“结合到”另一元件或层或“与”另一元件或层“相邻”时,该元件或层可以直接在所述另一元件或层上、直接连接到、直接结合到所述另一元件或层或与所述另一元件或层相邻,或者可以存在一个或更多个中间元件或层。相反,当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”、“直接结合到”另一元件或层或“与”另一元件或层“直接相邻”时,不存在中间元件或层。
在此所述的任何数值范围旨在包括包含在所述范围内的相同数值精度的所有子范围。例如,“1.0至10.0”的范围旨在包括所述的最小值1.0与所述的最大值10.0之间(并且包括所述的最小值1.0和所述的最大值10.0)的所有子范围,即,具有等于或大于1.0的最小值和等于或小于10.0的最大值,诸如以2.4至7.6为例。在此所述的任何最大数值限度旨在包括包含在其中的所有较低数值限度,并且本说明书中所述的任何最小数值限度旨在包括包含在其中的所有较高数值限度。在示例性实施例中,表述“源/漏电极”可以根据实际情况指“源电极和漏电极”,或者可以根据上下文的描述指“源电极或漏电极”。“源/漏电极”的具体语义对于本领域技术人员而言是明显的。
在下文中,将参照附图描述实施例。
图1是根据本公开的一些实施例的显示装置10的示意性平面图。
参照图1,显示装置10显示运动图像或静止图像。显示装置10可以指包括显示屏的任何电子装置。显示装置10的非限制性示例可以包括电视机、笔记本计算机、监视器、广告牌、物联网(IoT)、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和便携式摄像机,所有这些提供显示屏。
显示装置10包括提供显示屏的显示面板。显示面板的非限制性示例包括发光二极管(LED)显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述其中作为显示面板的示例应用LED显示面板的情况,但是实施例不限于这种情况,并且只要相同的技术精神是可应用的,也可以应用其它显示面板。
可以对显示装置10的形状进行各种修改。例如,显示装置10可以具有各种形状(诸如水平长矩形、竖直长矩形、正方形、具有圆角(顶点)的四边形、其它多边形和圆形)。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中,显示装置10和显示区域DPA中的每个被成形为像水平长矩形一样。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示图像的区域,非显示区域NDA可以是其中不显示图像的区域。显示区域DPA也可以被称为有效区域,非显示区域NDA也可以被称为无效区域。显示区域DPA通常可以占据显示装置10的中心部分。
显示区域DPA可以包括多个像素PX。像素PX可以沿着矩阵方向布置(例如,像素PX可以以矩阵形式布置)。像素PX中的每个在平面图中可以是矩形的或正方形的。然而,像素PX中的每个的形状不限于这些示例,并且还可以呈具有每条边相对于一个方向倾斜的菱形形状。像素PX可以以条纹或pentile图案交替地布置。在一些实施例中,像素PX中的每个可以包括发射特定波段的光以显示特定颜色的一个或更多个发光元件300(见图4)。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以是矩形的,非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。
图2是示出根据本公开的一些实施例的包括在显示装置10中的布线SCL、SSL、DTL、VDL和RVL的布置的示意性平面图。
参照图2,显示装置10可以包括多条布线。布线可以包括扫描线SCL、感测线SSL、数据线DTL、参考电压线RVL和第一电压布线VDL。在一些实施例中,尽管在附图中未示出,但是布线还可以包括第二电压布线VSL(见图3)。
扫描线SCL和感测线SSL可以沿第一方向DR1延伸。扫描线SCL和感测线SSL可以连接到扫描驱动器SDR。扫描驱动器SDR可以包括驱动电路。扫描驱动器SDR可以设置在显示区域DPA的在第一方向DR1上的一侧上(例如,在显示区域DPA的左侧上)的非显示区域NDA中,但是实施例不限于这种情况。扫描驱动器SDR可以连接到信号连接布线CWL,并且信号连接布线CWL的至少一个端部可以在非显示区域NDA中形成垫(“pad”,又称为“焊盘”或“焊垫”)WPD_CW并且因此可以连接到外部装置。
数据线DTL和参考电压线RVL可以在与第一方向DR1交叉的第二方向DR2上延伸。第一电压布线VDL可以包括沿第二方向DR2延伸的部分。在一些实施例中,第一电压布线VDL还可以包括沿第一方向DR1延伸的部分。因此,第一电压布线VDL可以具有网格结构,但是实施例不限于这种情况。尽管在附图中未示出,但是第二电压布线VSL与第一电压布线VDL一样,可以包括沿第二方向DR2延伸的部分和沿第一方向DR1延伸的部分。
布线垫WPD可以设置在数据线DTL、参考电压线RVL和第一电压布线VDL中的每个的至少一个端部处。每个布线垫WPD可以设置在非显示区域NDA中。在一些实施例中,数据线DTL的布线垫WPD_DT(在下文中,被称为“数据垫”)可以设置在定位于显示区域DPA的在第二方向DR2上的第二侧(即,下侧)上的非显示区域NDA中,参考电压线RVL的布线垫WPD_RV(在下文中,被称为“参考电压垫”)和第一电压布线VDL的布线垫WPD_VDD(在下文中,被称为“第一电源垫”)可以设置在定位于显示区域DPA的在第二方向DR2上的第一侧(即,上侧)上的非显示区域NDA中。在另一示例中,数据垫WPD_DT、参考电压垫WPD_RV和第一电源垫WPD_VDD可以全部设置在同一区域中,例如,设置在定位于显示区域DPA的上侧上的非显示区域NDA中。外部装置可以如上面描述的安装在布线垫WPD上。外部装置可以通过各向异性导电膜或超声结合等安装在布线垫WPD上。
显示装置10的每个像素PX包括像素驱动电路。上面描述的布线SCL、SSL、DTL、VDL和RVL可以在穿过每个像素PX或在每个像素PX周围的同时将驱动信号传输到每个像素驱动电路。像素驱动电路可以包括晶体管和电容器。可以对包括在每个像素驱动电路中的晶体管和电容器的数量进行各种修改。下面将像素驱动电路描述为具有包括三个晶体管和一个电容器的3T1C结构。然而,像素驱动电路还可以具有诸如2T1C结构、7T1C结构或6T1C结构的各种修改的像素结构。
图3是根据本公开的一些实施例的包括在显示装置10中的像素PX的等效电路图。
参照图3,除了LED EL之外,根据一些实施例的显示装置10的每个像素PX包括三个晶体管DT、SCT和SST以及一个存储电容器Cst。
LED EL根据通过驱动晶体管DT供应的电流发射光。LED EL可以包括产生光的发光元件300(见图4)以及电连接到发光元件300(见图4)中的每个的两端的第一电极210(见图4)和第二电极220(见图4)。这将在稍后详细描述。
LED EL可以具有连接到驱动晶体管DT的第二源/漏电极的一端和连接到第二电压布线VSL的另一端,低于第一电压布线VDL的高电位电压(例如,第一供电电压VDD)的低电位电压(例如,第二供电电压VSS)被供应到第二电压布线VSL。
驱动晶体管DT根据驱动晶体管DT的栅电极与源电极之间的电压差来调节从第一供电电压VDD供应到其的第一电压布线VDL流到LED EL的电流。驱动晶体管DT可以具有连接到扫描晶体管SCT的第二源/漏电极的栅电极、连接到LED EL的第一电极的第二源/漏电极以及连接到第一供电电压VDD施加到其的第一电压布线VDL的第一源/漏电极。
扫描晶体管SCT可以通过扫描线SCL的扫描信号导通,以将数据线DTL连接到驱动晶体管DT的栅电极。扫描晶体管SCT可以具有连接到扫描线SCL的栅电极、连接到驱动晶体管DT的栅电极的第二源/漏电极以及连接到数据线DTL的第一源/漏电极。
感测晶体管SST通过感测线SSL的感测信号导通,以将参考电压线RVL连接到驱动晶体管DT的第二源/漏电极。感测晶体管SST可以具有连接到感测线SSL的栅电极、连接到参考电压线RVL的第一源/漏电极以及连接到驱动晶体管DT的第二源/漏电极的第二源/漏电极。
在一些实施例中,晶体管DT、SCT和SST中的每个的第一源/漏电极可以是源电极,第二源/漏电极可以是漏电极。然而,相反的情况也可以成立。
存储电容器Cst形成在驱动晶体管DT的栅电极与第二源/漏电极之间。存储电容器Cst存储驱动晶体管DT的栅极电压与第二源极/漏极电压之间的电压差。
晶体管DT、SCT和SST中的每个可以形成为薄膜晶体管。在一些实施例中,尽管晶体管DT、SCT和SST中的每个在图3中被描述为N型金属氧化物半导体场效应晶体管(MOSFET),但是实施例不限于这种情况。例如,晶体管DT、SCT和SST中的每个也可以形成为P型MOSFET。在一些实施例中,晶体管DT、SCT和SST中的一些可以形成为N型MOSFET,其它可以形成为P型MOSFET。
现在将进一步参照另一附图详细描述根据示例实施例的显示装置10的像素PX的结构。
图4是根据本公开的一些实施例的显示装置10的像素PX的布局图。
参照图4,像素PX中的每个可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。子像素PXn可以指第一子像素PX1、第二子像素PX2或第三子像素PX3。每个子像素PXn可以包括一个或更多个发光元件300以显示特定波段的光。设置在每个子像素PXn中的发光元件300可以包括与设置在其它子像素PXn中的发光元件300的材料不同的材料,以发射不同波段的光。例如,第一子像素PX1可以包括发射第一颜色的光的发光元件300,第二子像素PX2可以包括发射第二颜色的光的发光元件300,第三子像素PX3可以包括发射第三颜色的光的发光元件300。因此,第一颜色的光可以从第一子像素PX1输出,第二颜色的光可以从第二子像素PX2输出,第三颜色的光可以从第三子像素PX3输出。在一些实施例中,第一颜色的光可以是其的中心波段在450nm至495nm的范围内的蓝光,第二颜色的光可以是其的中心波段在495nm至570nm的范围内的绿光,第三颜色的光可以是其的中心波段在620nm至752nm的范围内的红光。
在一些情况下,第一子像素PX1、第二子像素PX2和第三子像素PX3可以包括相同类型的发光元件300以发射基本上相同颜色的光。尽管在图4中一个像素PX包括三个子像素PXn,但是实施例不限于这种情况,并且像素PX还可以包括更多个子像素PXn。
在一些实施例中,显示装置10的每个像素PX可以包括发射区域EMA和非发射区域NEA。第一子像素PX1可以包括第一发射区域EMA1和第一非发射区域NEA1,第二子像素PX2可以包括第二发射区域EMA2和第二非发射区域NEA2,第三子像素PX3可以包括第三发射区域EMA3和第三非发射区域NEA3。发射区域EMA可以限定为其中输出从设置在每个像素PX中的发光元件300发射的光的区域。如上面描述的,发光元件300可以在任何方向上发射特定波段的光。从每个发光元件300发射的光可以不仅朝向发光元件300的两端辐射,而且沿发光元件300的横向方向辐射。因此,每个子像素PXn的发射区域EMA可以包括其中设置有发光元件300的区域和其中从发光元件300发射的光被输出到其且与发光元件300相邻的区域。然而,实施例不限于这种情况,并且发射区域EMA还可以包括其中从发光元件300发射的光在被其它构件反射或折射之后被输出的区域。
每个像素PX或子像素PXn可以包括像素驱动电路,像素驱动电路可以设置在每个像素PX或子像素PXn的非发射区域NEA中。例如,非发射区域NEA可以是其中设置有构成每个像素PX或子像素PXn的像素驱动电路的电路元件或多条布线的区域。在一些实施例中,因为从发光元件300发射的光没有抵达(或到达)非发射区域NEA,所以非发射区域NEA可以是除了发射区域EMA之外的区域以及没有光从其发射的区域。在根据一些实施例的显示装置10中,发射光的发光元件300和用于驱动发光元件300的电路元件可以设置在不同的区域中(例如,在发射区域EMA和非发射区域NEA中),并且可以在厚度方向上彼此不叠置。因此,显示装置10可以通过其中设置有发光元件300的区域的上表面或后表面输出光。此外,如稍后将描述的,电连接到发光元件300的电极210和220以及电极基体层230和240可以与非发射区域NEA的电路元件或布线在同一工艺中形成。因此,可以减少显示装置10的制造工艺的数量。
现在将进一步参照其它附图描述包括在每个像素PX或子像素PXn中的元件的布置。
图5是根据本公开的一些实施例的图4的子像素PXn的布局图。图6是根据本公开的一些实施例的沿着图5的线I-I'和非显示区域NDA的一部分截取的剖视图。
为了易于描述,在图5中未示出设置在每个子像素PXn中的外堤(bank)450(见图4)和第一平坦化层480(见图4)。图6的沿着图5的线I-I'截取的部分是每个子像素PXn的非发射区域NEA和发射区域EMA的局部剖面,并且在图6中示出了跨越发光元件300的彼此相对的两个端部的剖面。在一些实施例中,图6示出了其中多个布线垫WPD设置在非显示区域NDA中的垫区域PDA。
除了图4之外,参照图5和图6,显示装置10的每个像素PX或子像素PXn可以包括第一基底101以及设置在第一基底101上的半导体层、多个导电层和多个绝缘层。导电层可以包括第一栅极导电层、第一数据导电层、电极和接触电极,绝缘层可以包括缓冲层102、第一栅极绝缘层103、第一保护层105、第一层间绝缘层107、第一平坦化层480、第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550。导电层和半导体层可以构成上面参照图3描述的每个像素PX的晶体管DT、SCT和SST、存储电容器Cst以及多条信号线或电压线。图6示出了设置在非发射区域NEA中的电路元件之中的仅驱动晶体管DT的剖面。因为本领域普通技术人员将能够通过本公开的其它部分中提供的细节来描述这样的元件,所以将不详细提供每个子像素PXn的其它晶体管(例如,扫描晶体管SCT和感测晶体管SST)的描述。
首先,第一基底101可以是绝缘基底。第一基底101可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。在一些实施例中,第一基底101可以是刚性基底,但也可以是可以弯折、折叠和/或卷曲的柔性基底。发射区域EMA和非发射区域NEA可以限定在第一基底101中。发光元件300可以设置在第一基底101的发射区域EMA中,并且驱动晶体管DT等可以作为电路元件设置在非发射区域NEA中。
第一光阻挡层BML1可以设置在第一基底101上。第一光阻挡层BML1可以设置在第一基底101的非发射区域NEA中,并且可以被驱动晶体管DT的稍后将描述的第一有源材料层ACT1的一部分叠置。第一光阻挡层BML1可以包括光阻挡材料以防止光进入第一有源材料层ACT1(或减少进入第一有源材料层ACT1的光的量)。例如,第一光阻挡层BML1可以由阻挡光的透射的不透明金属材料制成。在一些情况下,可以省略第一光阻挡层BML1。
缓冲层102设置在具有第一光阻挡层BML1的第一基底101上。缓冲层102可以完全设置在第一基底101的非发射区域NEA、发射区域EMA和非显示区域NDA中。缓冲层102可以形成在第一基底101上以保护每个子像素PXn的晶体管DT、SCT和SST免受穿过可能易受湿气渗透的第一基底101引入的湿气的影响并且还可以执行表面平坦化功能。缓冲层102可以由交替堆叠的多个无机层构成。例如,缓冲层102可以形成为其中选自氧化硅(SiOx)层、氮化硅(SiNx)层和氮氧化硅(SiON)层中的一个或更多个无机层交替堆叠的多层。
半导体层设置在缓冲层102上。半导体层可以设置在每个像素PX或子像素PXn的非发射区域NEA中,并且可以包括每个晶体管DT、SCT或SST的有源材料层。半导体层可以包括驱动晶体管DT的第一有源材料层ACT1、扫描晶体管SCT的第二有源材料层ACT2和感测晶体管SST的第三有源材料层ACT3。
半导体层可以被稍后将描述的第一栅极导电层的栅电极GE1至GE3部分地叠置。在附图中,第二有源材料层ACT2可以设置在每个子像素PXn的非发射区域NEA的中心的在第二方向DR2上的第一侧(即,上侧)上,第一有源材料层ACT1和第三有源材料层ACT3可以设置在非发射区域NEA的中心的在第二方向DR2上的第二侧(即,下侧)上。如附图中所示出的,驱动晶体管DT的第一有源材料层ACT1和感测晶体管SST的第三有源材料层ACT3可以集成到一个半导体层中。半导体层的一部分可以是第一有源材料层ACT1,半导体层的另一部分可以是第三有源材料层ACT3。
在一些示例实施例中,半导体层可以包括多晶硅、单晶硅或氧化物半导体等。当半导体层包括多晶硅时,第一有源材料层ACT1可以包括第一掺杂区域ACT1a、第二掺杂区域ACT1b和第一沟道区域ACT1c。第一掺杂区域ACT1a和第二掺杂区域ACT1b可以是掺杂有杂质的区域。第一沟道区域ACT1c可以设置在第一掺杂区域ACT1a与第二掺杂区域ACT1b之间。多晶硅可以通过使非晶硅结晶而形成。结晶方法的非限制性示例包括快速热退火(RTA)、固相结晶(SPC)、准分子激光退火(ELA)、金属诱导结晶(MIC)和顺序横向固化(SLS)。在一些实施例中,第一有源材料层ACT1可以包括单晶硅、低温多晶硅或非晶硅等。
第一有源材料层ACT1不必限于上面示例。在一些示例实施例中,第一有源材料层ACT1可以包括氧化物半导体。在一些实施例中,掺杂区域可以是导电区域。当第一有源材料层ACT1包括氧化物半导体时,氧化物半导体可以是含有铟(In)的氧化物半导体。在一些实施例中,氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)或氧化铟镓锌锡(IGZTO)。
第一栅极绝缘层103设置在半导体层和缓冲层102上。第一栅极绝缘层103可以设置在具有半导体层(例如,第一有源材料层ACT1至第三有源材料层ACT3)的缓冲层102上。例如,第一栅极绝缘层103可以完全设置在非发射区域NEA、发射区域EMA和非显示区域NDA中。第一栅极绝缘层103可以用作每个晶体管DT、SCT或SST的栅极绝缘膜。第一栅极绝缘层103可以由诸如氧化硅(SiOx)、氮化硅(SiNx)或它们的堆叠件的无机材料制成。
第一栅极导电层设置在第一栅极绝缘层103上。第一栅极导电层可以包括设置在非发射区域NEA中的晶体管DT、SCT和SST的相应的栅电极GE1、GE2和GE3、扫描线SCL、感测线SSL、第二电压布线VSL、参考电压分布线RVT和存储电容器Cst的第一电容电极CSE1。
首先,晶体管DT、SCT和SST的相应的栅电极GE1、GE2和GE3可以分别与第一有源材料层ACT1、第二有源材料层ACT2和第三有源材料层ACT3叠置。第一栅电极GE1可以与第一有源材料层ACT1的至少一部分叠置,第二栅电极GE2可以与第二有源材料层ACT2的至少一部分叠置,第三栅电极GE3可以与第三有源材料层ACT3的至少一部分叠置。第一栅电极GE1可以电连接到稍后将描述的存储电容器Cst的第一电容电极CSE1。第二栅电极GE2可以电连接到稍后将描述的扫描线SCL,第三栅电极GE3可以电连接到稍后将描述的感测线SSL。
扫描线SCL可以沿第一方向DR1延伸超过邻近的子像素PXn的边界。例如,在第一方向DR1上彼此邻近的多个像素PX或子像素PXn可以共用一条扫描线SCL。扫描线SCL可以设置在每个子像素PXn的非发射区域NEA的中心的在第二方向DR2上的第一侧(即,上侧)上。扫描线SCL可以通过稍后将描述的第一数据导电层的一部分电连接到扫描晶体管SCT的第二栅电极GE2并且可以将扫描信号传输到扫描晶体管SCT。
感测线SSL也可以沿第一方向DR1延伸超过邻近的子像素PXn的边界。例如,在第一方向DR1上彼此邻近的多个像素PX或子像素PXn可以共用一条感测线SSL。感测线SSL可以设置在每个子像素PXn的非发射区域NEA的中心的在第二方向DR2上的第二侧(即,下侧)上。感测线SSL可以通过稍后将描述的第一数据导电层的一部分电连接到感测晶体管SST的第三栅电极GE3并且可以将感测信号传输到感测晶体管SST。
参考电压分布线RVT可以设置在感测线SSL的在第二方向DR2上的第二侧上,并且可以沿第一方向DR1延伸。参考电压分布线RVT可以从第一子像素PX1延伸至第三子像素PX3,并且每个像素PX(例如,三个子像素PXn)可以共用一条参考电压分布线RVT。参考电压分布线RVT可以电连接到稍后将描述的参考电压线RVL和每个子像素PXn的感测晶体管SST的第一源/漏电极。因此,参考电压分布线RVT可以将从参考电压线RVL接收的参考电压传送到感测晶体管SST。
第二电压布线VSL可以设置在发射区域EMA的一侧上,并且可以沿第一方向DR1延伸。例如,第二电压布线VSL可以设置在发射区域EMA的在第二方向DR2上的第二侧(即,下侧)上,并且相对于每个子像素PXn的中心定位成与非发射区域NEA相对。然而,因为多个像素PX或子像素PXn可以沿着第一方向DR1和第二方向DR2布置,所以第二电压布线VSL可以定位于在第二方向DR2上彼此邻近的子像素PXn之间的边界处。在一些实施例中,第二电压布线VSL还可以包括设置在显示装置10的非显示区域NDA中并且沿第二方向DR2延伸的部分。第二电压布线VSL的沿第二方向DR2延伸的部分可以连接到上面描述的布线垫WPD并且因此接收第二供电电压VSS。第二电压布线VSL可以电连接到稍后将描述的第二电极220并且将第二供电电压VSS施加到发光元件300。在图5中,第二电压布线VSL和第二电极220在每个子像素PXn中连接。然而,实施例不限于这种情况。在一些情况下,多个子像素PXn的第二电极220可以连接以形成单个电极,然后电连接到定位于非显示区域NDA中的第二电压布线VSL。
存储电容器Cst的第一电容电极CSE1设置在扫描线SCL与感测线SSL之间。存储电容器Cst的第一电容电极CSE1可以电连接到驱动晶体管DT的第一栅电极GE1和扫描晶体管SCT的第二源/漏电极SDE4。
扫描晶体管SCT的第二源/漏电极SDE4可以在与第二有源材料层ACT2的一侧叠置的区域中通过第三接触孔CT3接触第二有源材料层ACT2的一侧。第二源/漏电极SDE4可以连接到存储电容器Cst的第一电容电极CSE1。
第一栅极导电层可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的任何一种或更多种制成的单个层或多层。
第一保护层105设置在第一栅极导电层上。第一保护层105可以完全设置在非发射区域NEA、发射区域EMA和非显示区域NDA中,以覆盖晶体管DT、SCT和SST的有源材料层ACT1、ACT2和ACT3以及多条信号线。第一保护层105可以由诸如氧化硅(SiOx)、氮化硅(SiNx)或它们的堆叠件的无机材料制成。
第一层间绝缘层107设置在第一保护层105上。第一层间绝缘层107可以补偿由设置在第一层间绝缘层107下面的导电层形成的台阶,同时用作第一栅极导电层与设置在第一栅极导电层上的其它层之间的绝缘膜。第一层间绝缘层107可以由诸如氧化硅(SiOx)、氮化硅(SiNx)或它们的堆叠件的无机材料制成。
尽管在附图中仅一个第一层间绝缘层107设置在第一栅极导电层与第一数据导电层之间,但是实施例不限于这种情况。根据一些实施例,另一导电层可以进一步设置在第一栅极导电层与第一数据导电层之间,并且更多个层间绝缘层可以被设置以使导电层绝缘。这将参照一些示例实施例来描述。
第一数据导电层设置在第一层间绝缘层107上。第一数据导电层可以包括设置在非发射区域NEA中的数据线DTL、第一电压布线VDL、参考电压线RVL、晶体管DT、SCT和SST的相应的第一源/漏电极SDE1、SDE3和SDE5以及第二源/漏电极SDE2和SDE4、多个导电图案DP1和DP2以及存储电容器Cst的第二电容电极CSE2。在一些实施例中,第一数据导电层可以包括设置在发射区域EMA中的电极基体层230和240以及设置在垫区域PDA中的垫基体层710。
如上面描述的,在根据一些实施例的显示装置10中,每个像素PX或子像素PXn的发射区域EMA和非发射区域NEA可以分离,并且设置在发射区域EMA中的构件和设置在非发射区域NEA中的构件可以在厚度方向上不叠置。因此,设置在发射区域EMA、非发射区域NEA以及还有非显示区域NDA中的导电层或绝缘层可以在同一工艺中并发地(例如,同时地)形成,并且可以减少显示装置10的制造工艺的数量。根据一些实施例,在显示装置10中,发射区域EMA的电极基体层230和240、设置在非发射区域NEA中的晶体管DT、SCT和SST的源/漏电极SDE1至SDE5以及设置在非显示区域NDA中的垫基体层710可以设置在同一层处。
在一些实施例中,数据线DTL可以沿第二方向DR2延伸超过邻近的子像素PXn的边界。例如,在第二方向DR2上彼此邻近的多个像素PX或子像素PXn可以共用一条数据线DTL。数据线DTL可以设置在每个子像素PXn的非发射区域NEA的中心的在第一方向DR1上的第一侧(例如,右侧)上。数据线DTL可以通过第四接触孔CT4接触扫描晶体管SCT的第二有源材料层ACT2的一侧。例如,数据线DTL的一部分可以是扫描晶体管SCT的第一源/漏电极SDE3。因此,传输到数据线DTL的数据信号可以被传送到扫描晶体管SCT。
第一电压布线VDL也可以沿第二方向DR2延伸超过邻近的子像素PXn的边界。例如,在第二方向DR2上彼此邻近的多个像素PX或子像素PXn可以共用一条第一电压布线VDL。第一电压布线VDL可以设置在每个子像素PXn的非发射区域NEA的中心的在第一方向DR1上的第二侧(即,左侧)上。第一电压布线VDL可以通过第一接触孔CT1接触驱动晶体管DT的第一有源材料层ACT1的一侧。例如,第一电压布线VDL的一部分可以是驱动晶体管DT的第一源/漏电极SDE1。因此,施加到第一电压布线VDL的第一供电电压VDD可以被传送到驱动晶体管DT。
第一电压布线VDL和数据线DTL可以设置在每个子像素PXn中。如附图中所示出的,第一电压布线VDL和数据线DTL可以分别设置在每个子像素PXn的中心的左侧和右侧上,并且可以在非发射区域NEA和发射区域EMA中沿第二方向DR2延伸。设置在发射区域EMA中的第一电压布线VDL和数据线DTL可以设置在稍后将描述的外堤450下面。
一条参考电压线RVL可以设置在每个像素PX(例如,每三个子像素PXn)中。例如,参考电压线RVL可以设置在每个子像素PXn的数据线DTL的在第一方向DR1上的第一侧(即,左侧)上,并且可以沿第二方向DR2延伸。在第二方向DR2上彼此邻近的多个像素PX可以共用一条参考电压线RVL。参考电压线RVL可以电连接到上面描述的参考电压分布线RVT,并且通过参考电压线RVL施加的参考电压可以通过参考电压分布线RVT被传送到每个子像素PXn的感测晶体管SST。
存储电容器Cst的第二电容电极CSE2设置在第一电压布线VDL与数据线DTL之间。存储电容器Cst的第二电容电极CSE2可以与第一电容电极CSE1叠置,并且存储电容器Cst可以形成在第一电容电极CSE1与第二电容电极CSE2之间。存储电容器Cst的第二电容电极CSE2可以连接到驱动晶体管DT的第二源/漏电极SDE2。驱动晶体管DT的第二源/漏电极SDE2可以通过第二接触孔CT2接触第一有源材料层ACT1的一部分。在一些实施例中,驱动晶体管DT的第二源/漏电极SDE2可以接触感测晶体管SST的第三有源材料层ACT3的一侧以形成感测晶体管SST的第二源/漏电极。
感测晶体管SST的第一源/漏电极SDE5可以接触第三有源材料层ACT3的一侧和参考电压分布线RVT。感测晶体管SST的第一源/漏电极SDE5可以从参考电压分布线RVT接收参考电压。
第一数据导电层的第一导电图案DP1和第二导电图案DP2可以连接到第一栅极导电层的部分。第一导电图案DP1可以连接到扫描线SCL和扫描晶体管SCT的第二栅电极GE2并且将从扫描线SCL接收的扫描信号传输到扫描晶体管SCT的第二栅电极GE2。第二导电图案DP2可以连接到感测线SSL和感测晶体管SST的第三栅电极GE3并且将从感测线SSL接收的感测信号传输到感测晶体管SST的第三栅电极GE3。
根据示例实施例的显示装置10可以包括多个基体层。基体层可以包括设置在发射区域EMA中的电极基体层230和240以及设置在非显示区域NDA中的垫基体层710。基体层可以包括在第一数据导电层中。例如,根据一些实施例的电极基体层230和240以及垫基体层710可以设置在第一层间绝缘层107上,以与驱动晶体管DT的源/漏电极SDE1和SDE2在同一层处。
在一些实施例中,电极基体层230和240设置在发射区域EMA中的第一层间绝缘层107上。电极基体层230和240可以包括第一电极基体层230和第二电极基体层240。第一电极基体层230和第二电极基体层240可以在发射区域EMA中沿一个方向延伸,并且可以间隔开以彼此面对。例如,第一电极基体层230和第二电极基体层240可以沿第二方向DR2延伸,并且可以相对于发射区域EMA的中心在第一方向DR1上彼此间隔开。第一电极基体层230和第二电极基体层240可以彼此间隔开,内堤410和420以及电极210和220可以分别设置在第一电极基体层230和第二电极基体层240上,从而提供其中设置有发光元件300的空间。
在一些实施例中,第一电极基体层230和第二电极基体层240可以沿第二方向DR2延伸,但是可以在至少与每个子像素PXn的边界间隔开的位置处结束,以便不设置在沿第二方向DR2邻近的另一子像素PXn中。因此,第一电极基体层230和第二电极基体层240可以设置在每个子像素PXn中,以在显示装置10的整个表面上形成线型图案。
然而,第一电极基体层230和第二电极基体层240可以沿第二方向DR2延伸不同的长度。第一电极基体层230可以从发射区域EMA沿第二方向DR2延伸,使得第一电极基体层230的至少一部分设置在非发射区域NEA中。第二电极基体层240可以与非发射区域NEA间隔开,并且第二电极基体层240的至少一部分可以设置在外堤450下面。尽管在附图中一个第一电极基体层230和一个第二电极基体层240设置在每个子像素PXn中,但是实施例不限于这种情况。在一些实施例中,可以设置多于一个的第一电极基体层230和多于一个的第二电极基体层240,并且它们中的一些可以彼此连接。
第一电极基体层230和第二电极基体层240可以与设置在每个子像素PXn中的电路元件或布线设置在同一层处并且可以电连接到电路元件或布线。如上面描述的,电极基体层230和240可以直接设置在第一层间绝缘层107上,并且可以包括在第一数据导电层中。发射光的发光元件300和电路元件(例如,用于驱动发光元件300的驱动晶体管DT)可以设置为在厚度方向上彼此不叠置,并且设置在显示装置10的发射区域EMA和非发射区域NEA中的层可以在同一工艺中形成。因此,可以减少制造工艺的数量。在一些实施例中,因为发光元件300在厚度方向上不与电路元件叠置,所以从发光元件300发射的光可以朝向第一基底101上方或下方输出。
第一电极基体层230和第二电极基体层240可以分别电连接到第一电极210和第二电极220,并且第一电极210和第二电极220可以分别通过电极基体层230和240接收电信号。
根据一些实施例,第一电极基体层230可以直接连接到驱动晶体管DT的源/漏电极。例如,第一电极基体层230可以沿第二方向DR2延伸,并且可以连接到驱动晶体管DT的第二源/漏电极SDE2。例如,第一电极基体层230可以形成与驱动晶体管DT的第二源/漏电极SDE2基本上一体的图案。在显示装置10被驱动的同时,从驱动晶体管DT传输的电信号可以通过第一电极基体层230传输到稍后将描述的第一电极210。
第二电极基体层240可以电连接到第二电压布线VSL,第二电压布线VSL设置在与稍后将描述的外堤450叠置的区域中并且设置在外堤450下面。例如,第二电极基体层240可以在与外堤450叠置的区域中通过穿透第一层间绝缘层107的第五接触孔CT5连接到第二电压布线VSL。在显示装置10被驱动的同时,施加到第二电压布线VSL的第二供电电压VSS可以通过第二电极基体层240施加到第二电极220。
然而,实施例不限于该示例。第一电极基体层230和第二电极基体层240可以不必如图5和图6中所示出的连接到驱动晶体管DT或第二电压布线VSL。在一些实施例中,电极基体层230和240可以通过桥图案电连接到电路元件或布线,并且在一些情况下,第一电极210和第二电极220可以直接电连接到电路元件或布线。
多个布线垫WPD可以设置在非显示区域NDA的垫区域PDA中,并且布线垫WPD中的每个可以包括包含在第一数据导电层中的垫基体层710。垫基体层710可以直接设置在垫区域PDA中的第一层间绝缘层107上。在显示装置10中,因为发射区域EMA的电极基体层230和240、非发射区域NEA的源/漏电极和电压布线以及垫区域PDA的垫基体层710在同一工艺中形成,所以可以减少制造工艺的数量。包括在第一数据导电层中的电极基体层230和240以及垫基体层710可以通过将导电层放置在第一层间绝缘层107的整个表面上,然后与设置在导电层上的构件一起并发地(例如,同时地)图案化导电层来形成。在一些示例实施例中,第一数据导电层的一部分可以形成与设置在该部分上的元件基本上相同的图案。这将在稍后描述。
过孔层设置在第一数据导电层上。过孔层可以包括设置在非发射区域NEA中的第一平坦化层480以及设置在发射区域EMA中的内堤410和420以及外堤450。在根据示例实施例的显示装置10中,因为设置在第一数据导电层上的过孔层的元件在同一工艺中一起形成,所以可以减少制造工艺的数量。然而,过孔层的元件可以形成为具有如附图中所示出的不同的高度。
在一些实施例中,第一平坦化层480可以覆盖包括非发射区域NEA的第一数据导电层的整个非发射区域NEA。第一平坦化层480可以保护第一数据导电层,同时使由设置在非发射区域NEA中的电路元件形成的台阶平坦化。
外堤450可以设置在发射区域EMA的一部分中,并且可以与非发射区域NEA的第一平坦化层480在同一工艺中形成。然而,如图4中所示出的,第一平坦化层480可以覆盖整个非发射区域NEA,但是外堤450可以暴露发射区域EMA的一部分。
例如,外堤450(例如,见图4)可以设置在子像素PXn之间的边界处。外堤450可以沿第一方向DR1和第二方向DR2延伸,并且围绕电极基体层230和240、内堤410和420并且还有电极210和220以及其中发光元件300设置在电极基体层230和240之间以及内堤410和420之间的区域。例如,外堤450可以在显示区域DPA的整个表面上形成网格图案。
外堤450的沿第一方向DR1延伸的部分可以设置在第二电压布线VSL上,外堤450的沿第二方向DR2延伸的部分可以设置在第一数据导电层的第一电压布线VDL和数据线DTL上。在一些实施例中,外堤450可以直接设置在第一数据导电层上,并且外堤450的一部分可以直接设置在数据线DTL或第一电压布线VDL上。
在显示装置10的制造工艺期间,设置在发射区域EMA中的第一数据导电层可以与电极210和220在同一工艺中被图案化。在此,其上未设置有电极210和220的第一数据导电层可以沿着过孔层(例如,设置在第一数据导电层上的外堤450)的形状被图案化。如图6中所示出的,设置在外堤450下面的数据线DTL可以沿着外堤450的形状而被图案化,并且数据线DTL的侧表面可以与外堤450的侧表面在同一平面处。例如,根据一些实施例,数据线DTL的至少一个侧表面可以不接触外堤450。因此,数据线DTL的侧表面可以被暴露并且可以直接接触稍后将描述的第一绝缘层510。
在一些实施例中,外堤450可以形成为高于内堤410和420以分离邻近的子像素PXn。在一些实施例中,在显示装置10的制造工艺期间,如稍后将描述的,外堤450可以在用于放置发光元件300的喷墨工艺中防止墨水溢出到相邻的子像素PXn(或减少墨水溢出到相邻的子像素PXn的机会)。
内堤410和420分别设置在发射区域EMA中设置的电极基体层230和240上。例如,内堤410和420可以包括第一内堤410和第二内堤420。第一内堤410可以直接设置在第一电极基体层230上,第二内堤420可以直接设置在第二电极基体层240上。第一内堤410和第二内堤420可以在每个子像素PXn的发射区域EMA中沿第二方向DR2延伸,并且可以在第一方向DR1上间隔开以彼此面对。内堤410和420可以与每个子像素PXn的边界间隔开,以便不延伸到邻近的子像素PXn,并且可以在显示装置10的整个表面上形成图案。在一些实施例中,内堤410和420可以彼此间隔开,并且其中设置有发光元件300的区域可以形成在内堤410和420之间。
内堤410和420可以形成为具有比电极基体层230和240的尺寸小的尺寸。在一些实施例中,内堤410和420的在一个方向上(例如,在第一方向DR1上)测量的宽度可以小于电极基体层230和240的在该方向上测量的宽度。如图6中所示出的,内堤410和420的两个侧表面可以从电极基体层230和240的两个侧表面凹入,以部分地暴露电极基体层230和240的上表面。电极210和220分别设置在电极基体层230和240的暴露的上表面上。在一些实施例中,内堤410和420沿第二方向DR2延伸的长度可以小于电极基体层230和240沿第二方向DR2延伸的长度。例如,内堤410和420可以仅设置在电极基体层230和240上。
尽管在附图中示出了一个第一内堤410和一个第二内堤420,但是实施例不限于这种情况。在一些情况下,可以根据稍后将描述的电极210和220的数量设置更多个内堤410和420。
在一些实施例中,第一内堤410和第二内堤420中的每个的至少一部分可以从电极基体层230或240的上表面突出。第一内堤410和第二内堤420的突出部分可以具有倾斜侧表面,并且从设置在第一内堤410与第二内堤420之间的发光元件300发射的光可以发射到内堤410和420的倾斜侧表面。如稍后将描述的,设置在内堤410和420上的电极210和220可以包括具有高反射率的材料,并且从发光元件300发射的光可以被内堤410和420的侧表面反射以相对于第一基底101沿向上方向行进。例如,内堤410和420可以提供其中设置有发光元件300的区域,同时用作在向上方向上反射从发光元件300发射的光的反射阻挡件。
如上面描述的,在根据示例实施例的显示装置10中,过孔层中的第一平坦化层480、内堤410和420以及外堤450可以具有不同的高度。第一平坦化层480、内堤410和420以及外堤450可以在显示装置10的制造工艺期间在同一工艺中并发地(例如,同时地)形成,但是可以根据它们的位置和功能形成为具有不同的高度。这稍后将参照其它附图详细描述。
多个电极210和220可以设置在发射区域EMA的第一数据导电层上。在一些实施例中,垫电极720可以设置在第一数据导电层(例如,非显示区域NDA或垫区域PDA的垫基体层710)上。根据示例实施例的显示装置10可以包括设置在第一电极基体层230上的第一电极210和设置在第二电极基体层240上的第二电极220,并且还可以包括设置在垫基体层710上的垫电极720。
第一电极210设置在第一电极基体层230上。如图5中所示出的,第一电极210可以在每个子像素PXn的发射区域EMA中沿第二方向DR2延伸。第一电极210可以不延伸到在第二方向DR2上邻近的另一子像素PXn,并且可以与围绕每个子像素PXn的发射区域EMA的外堤450间隔开。第一电极210可以部分地接触非发射区域NEA的第一平坦化层480,但是实施例不限于该示例。
第一电极210可以形成为与第一电极基体层230的图案基本上相同的图案。根据一些实施例,第一电极基体层230的至少一个端部的侧表面可以与第一电极210的端部的侧表面在同一条线处。例如,第一电极基体层230的在第一方向DR1上的端部的侧表面和第一电极210的在第一方向DR1上的端部的侧表面可以在同一条线处,同时形成平坦表面。
第一电极210和第一电极基体层230可以在显示装置10的制造工艺期间通过在同一工艺中使设置在第一层间绝缘层107的整个表面上的导电层的部分图案化来形成。因此,第一电极210可以具有与第一电极基体层230的图案类似的图案。在一些实施例中,第一电极210的在一个方向上(例如,在第一方向DR1上)测量的宽度可以与第一电极基体层230的在第一方向DR1上测量的宽度基本上相同。然而,第一电极基体层230的一部分可以设置在非发射区域NEA中,并且第一电极210可以不设置在该部分上。
第一电极210可以电连接到驱动晶体管DT的源/漏电极SDE1或SDE2。例如,如附图中所示出的,第一电极基体层230可以直接连接到驱动晶体管DT的第二源/漏电极SDE2,第一电极210可以通过第一电极基体层230电连接到驱动晶体管DT。然而,实施例不限于该示例。在一些实施例中,第一电极210可以直接连接到驱动晶体管DT的源/漏电极SDE1或SDE2。
第二电极220设置在第二电极基体层240上。如图5中所示出的,第二电极220可以在每个子像素PXn的发射区域EMA中沿第二方向DR2延伸。第二电极220可以不延伸到在第二方向DR2上邻近的另一子像素PXn,并且可以与围绕每个子像素PXn的发射区域EMA的外堤450间隔开。然而,第二电极220可以部分地接触沿第一方向DR1延伸的外堤450,但是实施例不限于该示例。
第二电极220可以电连接到第二电压布线VSL。例如,第二电极基体层240可以在与沿第一方向DR1延伸的外堤450叠置的位置处通过第五接触孔CT5连接到第二电压布线VSL,并且第二电极220可以通过第二电极基体层240电连接到第二电压布线VSL。第二电极220可以电连接到每个像素PX或子像素PXn中的第二电压布线VSL。然而,实施例不限于该示例。在一些实施例中,在一个方向上延伸并且连接到多个像素PX或子像素PXn的第二电极220的布线可以电连接到显示区域DPA的外围上的第二电压布线VSL,并且第二电极220可以通过布线电连接到第二电压布线VSL。
第二电极220可以形成为与第二电极基体层240的图案基本上相同的图案。与第一电极210和第一电极基体层230一样,根据一些实施例,第二电极基体层240的至少一个端部的侧表面可以与第二电极220的端部的侧表面在同一条线处。例如,第二电极基体层240的在第一方向DR1上的端部的侧表面和第二电极220的在第一方向DR1上的端部的侧表面可以在同一条线处,同时形成平坦表面。在一些实施例中,第二电极220的在第一方向DR1上测量的宽度可以与第二电极基体层240的在第一方向DR1上测量的宽度基本上相同。然而,第二电极基体层240的一部分可以设置在外堤450下面,并且第二电极220可以不设置在该部分上。
第一电极210和第二电极220可以设置为与发射区域EMA的中心相邻,并且可以彼此间隔开。多个发光元件300可以设置在第一电极210与第二电极220之间,并且电极210和220可以电连接到发光元件300并且可以接收预定(例如,设定)的电压,使得发光元件300可以发射光。例如,电极210和220可以通过稍后将描述的接触电极261和262电连接到发光元件300,并且可以通过接触电极261和262将接收的电信号传输到发光元件300。在一些实施例中,电极210和220中的每个的至少一部分可以用于在每个子像素PXn中形成电场,以便使发光元件300对准。
在一些示例实施例中,第一电极210可以在每个子像素PXn中分离,并且第二电极220可以沿着每个子像素PXn连接。第一电极210和第二电极220中的任何一个可以电连接到发光元件300的阳电极,并且另一个可以电连接到发光元件300的阴电极。然而,实施例不限于这种情况,并且相反的情况也可以成立。
电极210和220中的每个可以包括透明导电材料。例如,电极210和220中的每个可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)的材料。在一些实施例中,电极210和220中的每个可以包括具有高反射率的导电材料。例如,电极210和220中的每个可以包括作为具有高反射率的材料的诸如银(Ag)、铜(Cu)或铝(Al)的金属。在一些实施例中,电极210和220中的每个可以在每个子像素PXn中朝向向上方向反射入射光。
在一些实施例中,电极210和220中的每个可以具有其中透明导电材料和具有高反射率的金属层均以一个或更多个层堆叠的结构,或者可以形成为包括透明导电材料和金属层的单个层。在一些示例实施例中,电极210和220中的每个可以具有ITO/Ag/ITO/IZO的堆叠结构或者可以是含有铝(Al)、镍(Ni)或镧(La)等的合金。
尽管在附图中在每个子像素PXn中设置了一个第一电极210和一个第二电极220,但是实施例不限于这种情况。与电极基体层230和240以及内堤410和420一样,可以放置更多个第一电极210和更多个第二电极220。在一些实施例中,第一电极210和第二电极220可以不必在一个方向上延伸而是可以以各种结构设置。例如,第一电极210和第二电极220可以部分地弯曲或弯折,或者第一电极210和第二电极220中的任何一个可以围绕另一电极。其中设置有第一电极210和第二电极220的结构或形状没有具体地限制,只要第一电极210和第二电极220至少部分地间隔开以彼此面对使得可以在第一电极210与第二电极220之间形成其中要设置发光元件300的区域即可。
如上面描述的,根据一些实施例,第一内堤410可以设置在第一电极基体层230与第一电极210之间,第二内堤420可以设置在第二电极基体层240与第二电极220之间。电极基体层230和240以及电极210和220可以在制造工艺期间在同一工艺中被图案化,内堤410和420可以设置在电极基体层230和240与电极210和220之间。
图7是根据本公开的一些实施例的图6的部分QL1的示意性放大图。
图7更详细地示出了电极基体层230和240、内堤410和420以及电极210和220的布置。参照图7,第一电极基体层230和第二电极基体层240可以设置在第一层间绝缘层107上以彼此间隔开,第一电极210可以设置在第一电极基体层230上,第二电极220可以设置在第二电极基体层240上。第一电极210和第二电极220可以彼此间隔开,并且发光元件300可以设置在第一电极210与第二电极220之间。
内堤410和420可以设置在电极基体层230和240与电极210和220之间。例如,第一内堤410可以设置在第一电极基体层230与第一电极210之间,第二内堤420可以设置在第二电极基体层240与第二电极220之间。根据一些实施例,第一内堤410和第二内堤420可以分别直接设置在第一电极基体层230和第二电极基体层240上,内堤410和420的下表面可以接触电极基体层230和240的上表面。在显示装置10的制造工艺期间,构成过孔层的层设置在第一数据导电层上,并且可以直接设置在第一数据导电层上。
在根据示例实施例的显示装置10中,内堤410和420中的每个的在一个方向上测量的宽度WC可以小于电极基体层230和240中的每个的在该方向上测量的宽度WA。在显示装置10的制造工艺期间,第一内堤410和第二内堤420可以分别在与电极基体层230和240的工艺不同的工艺中被图案化。内堤410和420可以直接设置在电极基体层230和240上,并且可以形成为具有比电极基体层230和240的宽度WA小的宽度WC。因此,内堤410和420的下表面可以直接接触电极基体层230和240的上表面,但是可以不接触设置在电极基体层230和240下面的第一层间绝缘层107。
因为内堤410和420形成为具有比电极基体层230和240的宽度WA小的宽度WC,所以设置在内堤410和420上的电极210和220可以形成为覆盖内堤410和420。在一些实施例中,因为电极210和220与电极基体层230和240在同一工艺中被图案化和形成,所以它们可以具有与电极基体层230和240的宽度WA基本上相同的宽度。根据一些实施例,第一电极210可以覆盖第一内堤410的外表面,第二电极220可以覆盖第二内堤420的外表面。第一电极210和第二电极220的宽度可以大于内堤410和420的宽度WC。因此,第一电极210的下表面的一部分可以直接接触第一电极基体层230的上表面的一部分,第二电极220的下表面的一部分可以直接接触第二电极基体层240的上表面的一部分。
电极基体层230和240中的每个的宽度WA可以大于内堤410和420中的每个的宽度WC,并且电极基体层230和240中的每个的上表面的一部分可以被暴露。设置在电极基体层230和240上的电极210和220可以具有比内堤410和420的宽度WC大的宽度,以覆盖内堤410和420的外表面。根据一些实施例,显示装置10的电极210和220中的每个的下表面的一部分可以直接接触电极基体层230和240中的对应的一个的上表面的一部分。
在一些实施例中,如附图中所示出的,根据一些实施例,电极基体层230和240之间的第一距离DW1可以小于内堤410和420之间的第二距离DW2。其中电极210和220直接接触电极基体层230和240的部分可以比内堤410和420的侧表面突出得更远,并且设置在内堤410和420之间的发光元件300中的每个的至少一个端部可以在第一电极210或第二电极220上。如稍后将描述的,发光元件300可以设置在第一绝缘层510上,并且第一绝缘层510可以覆盖电极210和220中的每个的至少一个端部。发光元件300中的每个的长度可以大于电极基体层230和240之间的第一距离DW1,并且设置在电极210和220之间的发光元件300中的每个的至少一端可以在电极210和220上。然而,实施例不限于该示例。
可以在显示装置10的制造工艺期间在同一工艺中并发地(例如,同时地)图案化并形成电极210和220以及电极基体层230和240。用于在第一层间绝缘层107上形成电极基体层230和240以及电极210和220的导电层可以一起被图案化,并且电极基体层230和240以及电极210和220可以形成为具有基本上相同的宽度。根据一些实施例,第一电极基体层230和第二电极基体层240中的每个的至少一个端部的侧表面可以与第一电极210和第二电极220中的对应的一个的端部的侧表面在同一条线处。
在附图中,电极210和220的侧表面以及电极基体层230和240的侧表面是倾斜的,并且电极基体层230和240具有比电极210和220的宽度大的宽度。然而,这仅是可以在图案化工艺中出现的结构特征,电极210和220以及电极基体层230和240也可以具有基本上相同的宽度。
在显示装置10的制造工艺期间,用于形成电极210和220的导电层设置在用于形成电极基体层230和240的导电层上。因此,根据一些实施例,第一电极210和第二电极220可以不直接接触第一层间绝缘层107。在一些实施例中,电极基体层230和240中的每个的至少一个侧表面可以不接触电极210或220,并且电极基体层230和240以及电极210和220的相应侧表面可以在同一平面处。
第一电极210和第二电极220可以覆盖内堤410和420,并且第一电极210和第二电极220中的每个的至少一部分可以设置在内堤410或420的倾斜侧表面上。由发光元件300中的每个产生的光可以发射穿过发光元件300的两端,并且可以朝向设置在内堤410和420的倾斜侧表面上的第一电极210和第二电极220行进。如上面描述的,第一电极210和第二电极220可以包括具有高反射率的材料,以朝向第一基底101上方反射入射光(图7中的“L”)(例如,从第一基底101朝向向上方向反射入射光(图7中的“L”))。
再次参照图5和图6,第一绝缘层510可以设置在整个发射区域EMA中,但是可以暴露电极210和220中的每个的一部分。例如,第一绝缘层510可以设置在包括电极210和220的整个发射区域EMA中,但是可以暴露电极210和220中的每个的定位于内堤410和420上的一部分。开口可以形成在第一绝缘层510中以部分地暴露第一电极210和第二电极220的上表面。第一绝缘层510的开口可以形成在其中第一电极210和第二电极220在厚度方向上与内堤410和420叠置的部分之间。例如,第一绝缘层510不仅可以设置在电极210和220之间的区域中,而且可以设置在内堤410和420中的每个的与该区域相对的一侧上。第一绝缘层510可以设置在第一电极210与第二电极220之间,以覆盖第一电极210和第二电极220中的每个的至少一部分。
如上面描述的,第一电极210和第二电极220中的每个的端部的侧表面可以与第一电极基体层230和第二电极基体层240中的对应的一个的端部的侧表面在同一条线处。根据一些实施例,第一电极基体层230和第二电极基体层240中的每个的两个侧表面可以直接接触第一绝缘层510。在显示装置10的制造工艺期间,电极210和220以及电极基体层230和240可以在同一工艺中被图案化和形成,并且电极210和220以及电极基体层230和240的两个侧表面可以彼此对准。例如,如图7中所示出的,第一电极210的端部的侧表面和第一电极基体层230的端部的侧表面可以在同一平面(例如,倾斜侧平面)处,并且第一电极基体层230的端部的侧表面可以接触第一绝缘层510。
第一绝缘层510可以保护第一电极210和第二电极220,同时使它们彼此绝缘。在一些实施例中,第一绝缘层510可以减少设置在第一绝缘层510上的发光元件300直接接触其它构件并因此被损坏的机会。然而,第一绝缘层510的形状和结构不限于上面的示例。
在一些实施例中,第一绝缘层510可以延伸超过发射区域EMA,以设置在非发射区域NEA的第一平坦化层480和垫区域PDA的垫电极720的一部分上。设置在垫区域PDA中的第一绝缘层510可以暴露垫电极720的上表面的一部分,并且垫电极720的暴露的上表面可以接触稍后将描述的垫盖层760(见图6)。然而,实施例不限于该示例,第一绝缘层510也可以仅设置在发射区域EMA中。
发光元件300可以设置在第一电极210与第二电极220之间。发光元件300中的每个的端部可以电连接到第一电极210,并且发光元件300中的每个的另一端部可以电连接到第二电极220。发光元件300中的每个的两端可以接触稍后将描述的接触电极261和262并且因此可以分别通过接触电极261和262电连接到第一电极210和第二电极220。
发光元件300可以彼此间隔开并且基本上彼此平行地对准。发光元件300之间的距离没有具体地限制。在一些情况下,多个发光元件300可以彼此相邻地设置以形成簇,并且多个其它发光元件300可以以规则间隔设置以形成簇。在一些实施例中,发光元件300可以具有不均匀的密度,但是可以在一个方向上定位并对准。在一些实施例中,发光元件300可以沿一个方向延伸,并且每个电极(例如,第一电极210和第二电极220)沿其延伸的方向可以基本上垂直于发光元件300沿其延伸的方向。在一些实施例中,发光元件300可以不垂直于但可以倾斜于每个电极沿其延伸的方向。
根据一些实施例的发光元件300可以包括包含不同材料的活性层330(例如,见图9)以发射不同波段的光。根据示例实施例的显示装置10可以包括发射不同波段的光的发光元件300。第一子像素PX1的每个发光元件300可以包括发射其的中心波段是第一波长的第一颜色的光的活性层330,第二子像素PX2的每个发光元件300可以包括发射其的中心波段是第二波长的第二颜色的光的活性层330,第三子像素PX3的每个发光元件300可以包括发射其的中心波段是第三波长的第三颜色的光的活性层330。
因此,第一颜色的光可以从第一子像素PX1输出,第二颜色的光可以从第二子像素PX2输出,第三颜色的光可以从第三子像素PX3输出。然而,实施例不限于这种情况。在一些情况下,第一子像素PX1、第二子像素PX2和第三子像素PX3可以包括相同类型的发光元件300以发射基本上相同颜色的光。
发光元件300可以设置在电极210和220之间的第一绝缘层510上。然而,本公开的实施例不限于该示例。在一些实施例中,设置在每个子像素PXn中的发光元件300中的至少一些可以设置在除了第一电极210与第二电极220之间的区域之外的区域中,例如,可以设置在电极210和220中的每个与外堤450之间。在一些实施例中,发光元件300中的每个的一部分可以在厚度方向上与每个电极210或220叠置。例如,发光元件300中的每个的端部可以设置在第一电极210上,并且发光元件300中的每个的另一端部可以设置在第二电极220上。
在一些实施例中,发光元件300中的每个可以包括在平行于第一基底101或第一绝缘层510的上表面的方向上设置的多个层。根据一些实施例的显示装置10的发光元件300中的每个可以沿一个方向延伸,并且具有其中多个半导体层沿着该方向顺序设置的结构。发光元件300沿其延伸的方向可以平行于第一绝缘层510,并且包括在发光元件300中的每个中的半导体层可以沿着平行于第一绝缘层510的上表面的方向顺序设置。然而,实施例不限于这种情况。在一些情况下,当发光元件300中的每个具有不同的结构时,层可以在垂直于第一绝缘层510的方向上设置。稍后将参照其它附图更详细地描述发光元件300中的每个的结构。
第二绝缘层520可以设置在发光元件300上。第二绝缘层520可以暴露每个发光元件300的两端以及第一电极210和第二电极220中的每个的上表面的一部分。例如,设置在发光元件300中的每个上的第二绝缘层520的一部分可以在发射区域EMA的第一电极210与第二电极220之间沿第二方向DR2延伸。第二绝缘层520的一部分可以在每个子像素PXn的发射区域EMA中形成条纹图案或岛状图案。第二绝缘层520还可以部分地覆盖发光元件300中的每个的外表面,以在显示装置10的制造工艺期间固定发光元件300的同时保护发光元件300。在此,第二绝缘层520可以暴露发光元件300中的每个的两个端部,并且发光元件300中的每个的暴露的端部可以接触稍后将描述的接触电极261和262。
第二绝缘层520的宽度可以小于发光元件300中的每个的长度。因此,发光元件300中的每个的一个端部可以具有被暴露的端表面和被暴露的侧表面的一部分,并且发光元件300中的每个的另一端部可以具有被暴露的端表面和被覆盖的侧表面。例如,第二绝缘层520的一个侧表面可以与发光元件300中的每个的一个端部的端表面间隔开,并且另一侧表面可以与发光元件300中的每个的另一端部的端表面在同一平面(例如,沿着侧表面的同一平面)处。然而,实施例不限于该示例,并且第二绝缘层520的两个侧表面也可以从发光元件300中的每个的两端凹入。
接触电极261和262以及第三绝缘层530可以设置在发射区域EMA的第二绝缘层520上。
如图5中所示出的,接触电极261和262可以沿一个方向延伸。接触电极261和262可以接触发光元件300以及电极210和220,发光元件300可以通过接触电极261和262从第一电极210和第二电极220接收电信号。
接触电极261和262可以包括第一接触电极261和第二接触电极262。第一接触电极261和第二接触电极262可以分别设置在第一电极210和第二电极220上。第一接触电极261可以设置在第一电极210上并且沿第二方向DR2延伸,并且第二接触电极262可以设置在第二电极220上并且沿第二方向DR2延伸。第一接触电极261和第二接触电极262可以在第一方向DR1上间隔开以彼此面对,并且可以在每个子像素PXn的发射区域EMA中形成条纹图案。
在一些实施例中,第一接触电极261和第二接触电极262中的每个的在一个方向上测量的宽度可以等于或大于第一电极210和第二电极220中的每个的在该方向上测量的宽度。第一接触电极261和第二接触电极262可以分别接触每个发光元件300的两端并且覆盖第一电极210和第二电极220的上表面。然而,实施例不限于该示例。在一些情况下,第一接触电极261和第二接触电极262可以仅部分地覆盖第一电极210和第二电极220。
根据一些实施例,半导体层可以在每个发光元件300的每个发光元件300沿其延伸的方向上的端表面处暴露,并且第一接触电极261和第二接触电极262可以在其中暴露半导体层的端表面处接触每个发光元件300。在一些实施例中,每个发光元件300的两端的侧表面可以被部分地暴露。在显示装置10的制造工艺期间,可以在形成覆盖每个发光元件300的外表面的第二绝缘层520的工艺中部分地去除围绕每个发光元件300的半导体层的外表面的绝缘膜380(见图9),并且每个发光元件300的暴露的侧表面可以接触第一接触电极261和第二接触电极262。
尽管在附图中在一个子像素PXn中设置了一个第一接触电极261和一个第二接触电极262,但是实施例不限于该示例。第一接触电极261和第二接触电极262的数量可以根据设置在每个子像素PXn中的第一电极210和第二电极220的数量而变化。
在一些实施例中,如图6中所示出的,第一接触电极261设置在第一电极210和第二绝缘层520上。第一接触电极261可以接触每个发光元件300的端部和第一电极210的被暴露的上表面。每个发光元件300的端部可以通过第一接触电极261电连接到第一电极210。
第三绝缘层530设置在第一接触电极261上。第三绝缘层530可以使第一接触电极261和第二接触电极262彼此电绝缘。第三绝缘层530可以设置为覆盖第一接触电极261,但是可以不设置在每个发光元件300的另一端部上,使得发光元件300可以接触第二接触电极262。第三绝缘层530可以在第二绝缘层520的上表面上部分地接触第一接触电极261和第二绝缘层520。第三绝缘层530的在第二电极220沿其设置的方向上的侧表面可以与第二绝缘层520的侧表面对准。在一些实施例中,第三绝缘层530可以设置在非发射区域NEA中,例如,设置在第一平坦化层480上设置的第一绝缘层510上。然而,实施例不限于该示例。
第二接触电极262设置在第二电极220、第二绝缘层520和第三绝缘层530上。第二接触电极262可以接触每个发光元件300的另一端部和第二电极220的被暴露的上表面。每个发光元件300的另一端部可以通过第二接触电极262电连接到第二电极220。
例如,第一接触电极261可以设置在第一电极210与第三绝缘层530之间,第二接触电极262可以设置在第三绝缘层530上。第二接触电极262可以部分地接触第二绝缘层520、第三绝缘层530、第二电极220和发光元件300。第二接触电极262的在第一电极210沿其设置的方向上的端部可以设置在第三绝缘层530上。第一接触电极261和第二接触电极262由于第二绝缘层520和第三绝缘层530而可以彼此不接触。然而,实施例不限于该示例。在一些情况下,可以省略第三绝缘层530。
接触电极261和262可以包括诸如ITO、IZO、ITZO或铝(Al)的导电材料。例如,接触电极261和262可以包括透明导电材料,并且从每个发光元件300发射的光可以穿过接触电极261和262并且朝向电极210和220行进。如图7中所示出的,每个电极210或220可以包括具有高反射率的材料,并且设置在内堤410和420的倾斜侧表面上的电极210和220可以朝向第一基底101上方反射入射光L(例如,从第一基底101朝向向上方向反射入射光L)。
然而,本公开的实施例不限于该示例。在一些实施例中,接触电极261和262可以包括具有高反射率的材料以反射从发光元件300发射的光。在显示装置10中,其中设置有发光元件300的发射区域EMA和其中设置有电路元件和布线的非发射区域NEA可以分离,并且发光元件300可以在厚度方向上不与电路元件或布线叠置。当接触电极261和262包括具有高反射率的材料时,从发光元件300发射的光可以被接触电极261和262朝向第一基底101下面反射。例如,显示装置10可以具有底部发射结构。这将参照一些实施例来描述。
与接触电极261和262设置在同一层处的垫盖层760可以设置在非显示区域NDA的垫电极720上。垫盖层760可以接触垫电极720的上表面的其上未设置有第一绝缘层510的暴露的部分。垫盖层760可以包括与接触电极261和262的材料相同的材料,并且可以电连接到垫电极720,同时覆盖垫电极720以保护垫电极720。尽管在附图中第一绝缘层510设置在垫电极720上并且垫盖层760仅覆盖垫电极720的一部分,但是实施例不限于该示例。在一些实施例中,第一绝缘层510可以不设置在非显示区域NDA中,并且垫盖层760可以设置为覆盖垫电极720和垫基体层710的外表面。
第四绝缘层550可以在发射区域EMA、非发射区域NEA和非显示区域NDA中设置在第一基底101的整个表面上。第四绝缘层550可以起到保护设置在第一基底101上的构件免受外部环境影响的作用。
上面描述的第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550中的每个可以包括无机绝缘材料或有机绝缘材料。在一些示例实施例中,第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550中的每个可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)或氮化铝(AlN)的无机绝缘材料。在一些实施例中,第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550中的每个可以包括有机绝缘材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯撑树脂、聚苯硫醚树脂、苯并环丁烯、卡多树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂)。
图8是根据本公开的一些实施例的显示装置10的局部剖视图。
参照图8,在根据示例实施例的显示装置10中,可以省略第三绝缘层530,并且第二接触电极262的一部分可以直接设置在第二绝缘层520上。第一接触电极261和第二接触电极262可以在第二绝缘层520上彼此间隔开。第二绝缘层520可以包括有机绝缘材料,并且第一接触电极261和第二接触电极262可以在同一工艺中一起形成。在此,第二绝缘层520的宽度可以小于发光元件300的长度,第二绝缘层520的两个侧表面可以与发光元件300的两个端表面间隔开。例如,第二绝缘层520可以暴露发光元件300的两端的端表面和侧表面。
第一接触电极261和第二接触电极262的面对的侧表面可以设置在第二绝缘层520上并且彼此间隔开。第一接触电极261可以接触发光元件300的端部、第一电极210和第二绝缘层520,第二接触电极262可以接触发光元件300的另一端部、第二电极220和第二绝缘层520。其它细节与上面描述的细节相同,因为本领域普通技术人员将能够通过本公开的其它部分中提供的细节来描述这样的元件,因此将不详细地提供其详细描述。
根据一些实施例,显示装置10的定位于发射区域EMA中以提供其中设置有发光元件300的区域的电极基体层230和240可以与定位于非发射区域NEA中以驱动发光元件300的电路元件设置在同一层处。在一些实施例中,电极基体层230和240可以与设置在电极基体层230和240上的电极210和220在同一工艺中被图案化。因此,可以减少根据示例实施例的显示装置10的制造工艺的数量。
发光元件300可以是LED。在一些实施例中,发光元件300中的每个可以是具有微米尺寸或纳米尺寸并且由无机材料制成的无机LED。当在彼此面对的两个电极之间沿特定方向形成电场时,无机LED可以在其中形成极性的两个电极之间对准。发光元件300可以通过形成在电极之间的电场在两个电极之间对准。
根据一些实施例的发光元件300可以沿一个方向延伸。发光元件300中的每个可以被成形为像杆、线或管等一样。在一些示例实施例中,发光元件300中的每个可以被成形为像圆柱体或杆一样。在一些实施例中,发光元件300中的每个可以具有包括诸如立方体、长方体和六棱柱的多边形棱柱以及沿一个方向延伸并且具有部分倾斜外表面的形状的各种形状。包括在稍后将描述的发光元件300中的每个中的多个半导体可以沿着上面的方向顺序设置或堆叠。
发光元件300中的每个可以包括掺杂有任何导电类型(例如,p型或n型)的杂质的半导体层。半导体层可以从外部电源接收电信号并且将电信号发射为特定波段的光。
图9是根据本公开的一些实施例的发光元件300的示意图。
参照图9,发光元件300可以包括第一半导体层310、第二半导体层320、活性层330、电极层370和绝缘膜380。
第一半导体层310可以是n型半导体。在一些示例实施例中,如果发光元件300发射蓝色波段的光,则第一半导体层310可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的半导体材料。例如,第一半导体层310可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第一半导体层310可以掺杂有n型掺杂剂,并且n型掺杂剂可以是例如Si、Ge或Sn。在一些示例实施例中,第一半导体层310可以是掺杂有n型Si的n-GaN。第一半导体层310的长度可以在1.5μm至5μm的范围内,但不限于此。
第二半导体层320设置在稍后将描述的活性层330上。第二半导体层320可以是p型半导体。在一些示例实施例中,如果发光元件300发射蓝色或绿色波段的光,则第二半导体层320可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的半导体材料。例如,第二半导体层320可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第二半导体层320可以掺杂有p型掺杂剂,并且p型掺杂剂可以是例如Mg、Zn、Ca、Se或Ba。在一些示例实施例中,第二半导体层320可以是掺杂有p型Mg的p-GaN。第二半导体层320的长度可以在0.05μm至0.10μm的范围内,但不限于此。
尽管在附图中第一半导体层310和第二半导体层320中的每个由一个层构成,但是实施例不限于这种情况。在一些实施例中,第一半导体层310和第二半导体层320中的每个可以根据活性层330的材料而包括更多个层,例如,可以进一步包括包覆层或拉伸应变势垒降低(TSBR)层。这将稍后参照其它附图描述。
活性层330设置在第一半导体层310与第二半导体层320之间。活性层330可以包括具有单量子阱结构或多量子阱结构的材料。当活性层330包括具有多量子阱结构的材料时,活性层330可以具有其中多个量子层和多个阱层交替地堆叠的结构。活性层330可以根据通过第一半导体层310和第二半导体层320接收的电信号通过电子-空穴对的组合而发射光。例如,当活性层330发射蓝色波段的光时,活性层330可以包括诸如AlGaN或AlGaInN的材料。具体地,当活性层330具有其中量子层和阱层交替地堆叠的多量子阱结构时,量子层可以包括诸如AlGaN或AlGaInN的材料,阱层可以包括诸如GaN或AlInN的材料。在一些示例实施例中,活性层330可以包括作为量子层的AlGaInN和作为阱层的AlInN,并且可以发射其的中心波段在450nm至495nm的范围内的蓝光。
在一些实施例中,活性层330可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料交替地堆叠的结构或者可以根据发射的光的波段而包括不同的3族至5族半导体材料。从活性层330发射的光不限于蓝色波段的光。在一些情况下,活性层330可以发射红色或绿色波段的光。活性层330的长度可以在0.05μm至0.10μm的范围内,但不限于此。
从活性层330发射的光不仅可以沿纵向方向辐射穿过发光元件300的外表面,而且还辐射穿过两个侧表面。从活性层330发射的光的方向不限于一个方向。
电极层370可以是欧姆接触电极。然而,电极层370不限于欧姆接触电极,并且还可以是肖特基(Schottky)接触电极。发光元件300可以包括至少一个电极层370。尽管在图9中发光元件300包括一个电极层370,但是实施例不限于该示例。在一些情况下,发光元件300可以包括更多个电极层370,或者可以省略电极层370。即使当发光元件300包括不同数量的电极层370或还包括另一结构时,发光元件300的以下描述也可以同样适用。
当发光元件300电连接到电极210和220或接触电极261和262时,电极层370可以减小发光元件300与电极210和220或接触电极261和262之间的电阻。电极层370可以包括导电金属。例如,电极层370可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少任何一种。在一些实施例中,电极层370可以包括n型或p型掺杂的半导体材料。电极层370可以包括相同的材料或不同的材料,但是实施例不限于这种情况。
绝缘膜380围绕上面描述的半导体层310和320和电极层370的外表面。在一些示例实施例中,绝缘膜380可以围绕至少活性层330的外表面并且在发光元件300沿其延伸的方向上延伸。绝缘膜380可以保护上面的构件(例如,310、320、330、370)。例如,绝缘膜380可以围绕上面的构件的侧表面,但是可以暴露发光元件300的在纵向方向上的两端。
在附图中,绝缘膜380在发光元件300的纵向方向上延伸,以从第一半导体层310的侧表面到电极层370的侧表面进行覆盖。然而,实施例不限于该示例。绝缘膜380还可以覆盖活性层330和仅一些半导体层的外表面,或者可以覆盖电极层370的外表面的仅一部分以部分地暴露电极层370的外表面。在一些实施例中,绝缘膜380的上表面可以在与发光元件300的至少一个端部相邻的区域中的剖面是圆形的。
绝缘膜380的厚度可以在10nm至1.0μm的范围内,但不限于此。绝缘膜380的厚度可以为约40nm。
绝缘膜380可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)或氧化铝(Al2O3)的绝缘材料。因此,它可以防止当活性层330直接接触将电信号传输到发光元件300的电极时可能发生的电短路(或减少当活性层330直接接触将电信号传输到发光元件300的电极时可能发生的电短路的机会)。在一些实施例中,因为绝缘膜380保护包括活性层330的发光元件300的外表面,所以可以防止或基本上避免发光效率的降低。
在一些实施例中,可以处理绝缘膜380的外表面。当制造显示装置10时,可以将分散在墨水(例如,预定或设定的墨水)中的发光元件300喷射到电极上,然后对准。在此,绝缘膜380的表面可以被疏水处理或亲水处理,使得发光元件300在墨水中保持分离而不与其它相邻的发光元件300聚集。
发光元件300的长度h可以在1μm至10μm或2μm至6μm的范围内,并且在一些实施例中,可以在3μm至5μm的范围内。在一些实施例中,发光元件300的直径可以在300nm至700nm的范围内,并且发光元件300的纵横比可以是1.2至100。然而,实施例不限于该示例,并且包括在显示装置10中的多个发光元件300还可以根据活性层330的组成的差异而具有不同的直径。发光元件300的直径可以是(或可以优选为)约500nm。
现在将参照其它附图描述制造显示装置10的工艺。下面将详细描述显示装置10的制造工艺的顺序,但是将不描述形成每个构件的方法。
图10至图18是示出根据本公开的一些实施例的制造显示装置的工艺的九个部分的剖视图。
首先,参照图10,准备第一基底101,在第一基底101上形成缓冲层102、半导体层、第一栅极绝缘层103、第一栅极导电层、第一保护层105和第一层间绝缘层107。可以通过常规工艺形成导电层和绝缘层,因为本领域普通技术人员将能够通过本公开的其它部分中提供的细节来描述这样的元件,因此将不详细地提供其详细描述。
接下来,参照图11,在第一层间绝缘层107上形成第一基体导电层SDL1。第一基体导电层SDL1可以放置在第一层间绝缘层107的整个表面上并且在后续工艺中被图案化以形成第一数据导电层。例如,第一基体导电层SDL1的设置在非发射区域NEA中的部分可以形成驱动晶体管DT的源/漏电极SDE1和SDE2,第一基体导电层SDL1的设置在发射区域EMA中的部分可以形成电极基体层230和240,并且第一基体导电层SDL1的设置在垫区域PDA中的部分可以形成垫基体层710。
如上面描述的,在根据示例实施例的显示装置10中,可以在同一工艺中图案化并形成第一数据导电层和电极210和220。第一基体导电层SDL1可以在后续工艺中与设置在第一基体导电层SDL1上的电极导电层RMTL(见图16)同时图案化,以形成电极基体层230和240以及垫基体层710。然而,可以沿着设置在每个像素PX或子像素PXn中的布线和导电图案的形状来使设置在非发射区域NEA中的第一基体导电层SDL1图案化。
参照图12,第一基体导电层SDL1的设置在非发射区域NEA中的部分被图案化以形成包括多条布线和导电图案的第二基体导电层SDL2。第二基体导电层SDL2可以完全设置在发射区域EMA和垫区域PDA中,但是可以在非发射区域NEA中被部分地图案化。第二基体导电层SDL2的设置在非发射区域NEA中的部分可以形成每个像素PX或子像素PXn的布线和导电图案。在一些实施例中,第二基体导电层SDL2的设置在发射区域EMA和垫区域PDA中的部分可以与电极导电层RMTL(例如,见图16)同时被图案化。
接下来,参照图13至图15,在第二基体导电层SDL2上形成过孔层。在非发射区域NEA的第二基体导电层SDL2上形成第一平坦化层480,并且在发射区域EMA的第二基体导电层SDL2上形成内堤410和420以及外堤450。根据一些实施例,在显示装置10的制造工艺期间,第一平坦化层480、内堤410和420以及外堤450在同一工艺中形成但是可以形成为具有不同的高度。例如,第一平坦化层480、内堤410和420以及外堤450可以通过使用多半色调掩模的图案化工艺形成为具有不同的高度。
首先,参照图13,形成绝缘材料层VIA以覆盖第一层间绝缘层107和第二基体导电层SDL2。绝缘材料层VIA可以包括与过孔层的材料相同的材料,并且可以包括例如有机绝缘材料(诸如聚酰亚胺(PI))。
接下来,参照图14和图15,使用多半色调掩模HTM图案化绝缘材料层VIA以形成第一平坦化层480、内堤410和420以及外堤450。因为在多半色调掩模HTM的一些区域中形成狭缝,所以透射的光的量可以根据区域而变化。如附图中所示出的,不同的狭缝可以形成在多半色调掩模HTM的与非发射区域NEA对应的部分和发射区域EMA的部分中,并且不同量的光可以透射穿过狭缝定位在其中的区域。因此,不同量的光可以照射到绝缘材料层VIA的不同区域,并且通过曝光和显影工艺去除的绝缘材料层VIA的量可以根据位置而变化。结果,第一平坦化层480、内堤410和420以及外堤450可以形成为具有不同的高度。
根据一些实施例,在显示装置10中,内堤410和420的高度HA和HB可以小于外堤450和第一平坦化层480的高度HC和HD。在一些实施例中,第一平坦化层480的高度HD可以小于外堤450的高度HC。
内堤410和420可以彼此间隔开以提供其中可以设置有发光元件300的区域,并且可以是反射从发光元件300发射的光的反射阻挡件。例如,内堤410和420可以足够高以提供其中可以设置有发光元件300并且反射从发光元件300发射的光的区域。另一方面,外堤450可以分离每个子像素PXn,同时防止或基本上防止其中分散有发光元件300的墨水在显示装置10的制造工艺期间溢出到其它邻近的子像素PXn。因此,根据一些实施例的外堤450可以形成为比内堤410和420的高度HA和HB大的高度,以便防止或减少其中分散有发光元件300的墨水的溢出的机会。
第一平坦化层480可以设置在非发射区域NEA中,以使由电路元件(例如,设置在第一平坦化层480下面的晶体管DT、SCT和SST)形成的台阶平坦化,同时保护电路元件。因为第一平坦化层480(与内堤410和420以及外堤450不一样)可以形成在整个非发射区域NEA中,所以第一平坦化层480可以形成为相对厚。在一些实施例中,第一平坦化层480的高度HD可以大于内堤410和420以及外堤450的高度。
接下来,参照图16至图18,形成电极导电层RMTL以覆盖过孔层,并且与第二基体导电层SDL2同时被图案化,以形成电极基体层230和240以及电极210和220。
首先,参照图16,在第一层间绝缘层107的整个表面上形成电极导电层RMTL。电极导电层RMTL可以由与每个电极210或220的材料相同的材料形成。电极导电层RMTL可以直接设置在过孔层和其上未设置有过孔层的第二基体导电层SDL2上。例如,电极导电层RMTL可以放置在非发射区域NEA的第一平坦化层480以及发射区域EMA的内堤410和420以及外堤450上以覆盖它们。在此,电极导电层RMTL也可以设置在内堤410和420的倾斜侧表面上。在一些实施例中,电极导电层RMTL可以放置在垫区域PDA中设置的第二基体导电层SDL2上。
接下来,参照图17和图18,并发地(例如,同时地)图案化电极导电层RMTL和第二基体导电层SDL2以形成电极基体层230和240以及电极210和220。可以通过常规图案化工艺形成电极基体层230和240以及电极210和220。例如,光致抗蚀剂PR1至PR3可以形成在电极导电层RMTL上,并且其中未设置有光致抗蚀剂PR1至PR3的区域可以被曝光和显影以形成电极基体层230和240以及电极210和220。
可以在电极导电层RMTL的与其中设置有电极基体层230和240以及电极210和220的区域对应的区域中设置光致抗蚀剂PR1和PR2。如图17中所示出的,可以在电极导电层RMTL的与第一内堤410叠置的区域中设置第一光致抗蚀剂PR1,并且可以在电极导电层RMTL的与第二内堤420叠置的区域中设置第二光致抗蚀剂PR2。其上设置有第一光致抗蚀剂PR1和第二光致抗蚀剂PR2的电极导电层RMTL和第二基体导电层SDL2可以被图案化以形成第一电极210、第一电极基体层230、第二电极220和第二电极基体层240。在一些实施例中,第三光致抗蚀剂PR3可以放置在垫区域PDA中设置的电极导电层RMTL上,并且垫基体层710和垫电极720可以形成在该区域中。
参照图18,使用光致抗蚀剂PR1至PR3图案化电极导电层RMTL和第二基体导电层SDL2,以形成电极基体层230和240、电极210和220、垫基体层710和垫电极720。可以通过图案化去除其中未设置有光致抗蚀剂PR1至PR3的区域中的第二基体导电层SDL2和电极导电层RMTL,并且可以留下与光致抗蚀剂PR1至PR3叠置的区域中的第二基体导电层SDL2和电极导电层RMTL。在根据示例实施例的显示装置10中,电极基体层230和240以及电极210和220可以在同一工艺中被图案化,并且可以以基本上相同的形状设置。具体地,设置在垫区域PDA中的垫基体层710和垫电极720可以具有基本上相同的宽度。上面已经对此进行了详细描述。
在其中未设置有光致抗蚀剂PR1至PR3的区域之中的其中设置有过孔层的区域中,定位于过孔层下面的第二基体导电层SDL2可以不被图案化。设置在第一平坦化层480和外堤450下面的第二基体导电层SDL2可以不被去除,并且可以形成为具有与第一平坦化层480和外堤450的宽度相同的宽度。具体地,设置在外堤450下面的第二基体导电层SDL2可以形成设置在每个像素PX或子像素PXn中的数据线DTL。数据线DTL可以是在第二基体导电层SDL2沿着外堤450被图案化之后剩余的部分,数据线DTL的侧表面可以被暴露而不接触外堤450。然而,如上面描述的,数据线DTL的侧表面可以接触第一绝缘层510。
接下来,尽管在附图中未示出,但是在第一电极210和第二电极220上形成第一绝缘层510,然后将发光元件300放置在第一电极210与第二电极220之间或第一内堤410与第二内堤420之间。
在一些实施例中,分散在墨水(例如,预定或设定的墨水)中的发光元件300可以通过喷墨工艺喷射到每个像素PX或子像素PXn的发射区域EMA中,并且可以通过在第一电极210与第二电极220之间形成电场的工艺在第一电极210与第二电极220之间对准。当在分散在墨水中的发光元件300喷射到发射区域EMA中之后将对准信号传输到第一电极210和第二电极220时,可以在电极210和220之间形成电场,并且可以通过电场将介电泳力施加到发光元件300。施加到发光元件300的介电泳力可以改变发光元件300在墨水中的方位方向和位置,从而使发光元件300在第一电极210与第二电极220之间对准。
在此,第一电极210和第二电极220中的任何一个可以接地,并且交流(AC)电源可以施加到另一电极。例如,当第一电极210接地并且AC电源施加到第二电极220时,AC电源可以直接施加到第二电极220而不是第二电压布线VSL。可以在显示装置10的制造工艺期间通过连接到第二电极220的布线执行将AC电源施加到第二电极220的工艺,然后可以执行断开布线的工艺。
接下来,在发光元件300上形成第二绝缘层520、接触电极262和261、第三绝缘层530和第四绝缘层550以完成显示装置10。
现在将描述显示装置10的各种实施例。
第一电极210和第二电极220可以电连接到设置在非发射区域NEA中的第一数据导电层(例如,驱动晶体管DT的源/漏电极SDE1和SDE2或第二电压布线VSL)。在图5和图6中,第一电极基体层230直接连接到驱动晶体管DT的第二源/漏电极SDE2,并且第一电极210通过第一电极基体层230电连接到驱动晶体管DT。然而,实施例不限于该示例。在一些实施例中,第一电极基体层230可以通过设置在不同层上的桥图案电连接到驱动晶体管DT,或者第一电极210可以直接电连接到驱动晶体管DT。
图19是根据本公开的一些实施例的显示装置10_1的子像素PXn的布局图。图20是根据本公开的一些实施例的沿着图19的线II-II'和非显示区域NDA的一部分截取的剖视图。
参照图19和图20,根据示例实施例的显示装置10_1可以进一步包括第一桥图案BP1_1和第二桥图案BP2_1,第一桥图案BP1_1连接到驱动晶体管DT的源/漏电极SDE1或SDE2和第一电极基体层230_1,第二桥图案BP2_1连接到第二电压布线VSL和第二电极基体层240_1。当前实施例与图5和图6的实施例的不同之处在于:分别通过桥图案BP1_1和BP2_1将第一电极基体层230_1和驱动晶体管DT的源/漏电极SDE1或SDE2连接并且将第二电极基体层240_1和第二电压布线VSL连接而彼此不直接连接。因为本领域普通技术人员将能够通过本公开的其它部分中提供的细节来描述这样的元件,所以将省略任何多余的描述,并且下面将主要描述不同之处。
在图19和图20的显示装置10_1中,第一电极基体层230_1可以不直接连接到驱动晶体管DT的源/漏电极SDE1或SDE2而是可以通过设置在第一电极基体层230_1下面的第一桥图案BP1_1电连接到驱动晶体管DT的源/漏电极SDE1或SDE2。第二电极基体层240_1也可以不直接连接到第二电压布线VSL而是可以通过设置在第二电极基体层240_1下面的第二桥图案BP2_1电连接到第二电压布线VSL。在当前实施例中,第一层间绝缘层107_1、桥图案层和第二层间绝缘层108_1可以设置在第一数据导电层与第一保护层105之间。
第一层间绝缘层107_1与上面参照图6描述的第一层间绝缘层107基本上相同。第一层间绝缘层107_1可以设置在第一保护层105上,以用作第一保护层105与设置在第一层间绝缘层107_1上的导电层之间的绝缘膜。第二层间绝缘层108_1设置在第一层间绝缘层107_1上。第二层间绝缘层108_1可以用作设置在第一层间绝缘层107_1与第二层间绝缘层108_1之间的桥图案层与设置在第二层间绝缘层108_1上的第一数据导电层之间的绝缘膜。在当前实施例中,桥图案层可以进一步设置在第一数据导电层与第一栅极导电层之间,并且多个层间绝缘层107_1和108_1可以设置在第一数据导电层、桥图案层和第一栅极导电层之间。因此,第一数据导电层的连接到设置在第一数据导电层下面的导电层的构件可以通过穿透第一层间绝缘层107_1和第二层间绝缘层108_1的接触孔而连接。例如,驱动晶体管DT的源/漏电极SDE1和SDE2可以通过穿透第一层间绝缘层107_1、第二层间绝缘层108_1、第一保护层105和第一栅极绝缘层103的第一接触孔CT1和第二接触孔CT2分别接触第一有源材料层ACT1的部分。第一层间绝缘层107_1和第二层间绝缘层108_1与上面描述的第一层间绝缘层107和第二层间绝缘层108相同,因为本领域普通技术人员将能够通过本公开的其它部分中提供的细节来描述这样的元件,因此将不详细地提供其详细描述。
桥图案层可以包括第一桥图案BP1_1和第二桥图案BP2_1并且可以设置在第一层间绝缘层107_1与第二层间绝缘层108_1之间。
第一桥图案BP1_1可以设置在发射区域EMA与非发射区域NEA之间,以在厚度方向上与第一电极基体层230_1和驱动晶体管DT的源/漏电极SDE1或SDE2叠置。第一桥图案BP1_1可以通过穿透第二层间绝缘层108_1的接触孔CT5和CT6连接到驱动晶体管DT的源/漏电极SDE1或SDE2和第一电极基体层230_1。例如,第一桥图案BP1_1可以通过穿透第二层间绝缘层108_1以暴露第一桥图案BP1_1的上表面的一部分的第五接触孔CT5接触驱动晶体管DT的第二源/漏电极SDE2。在一些实施例中,第一桥图案BP1_1可以通过穿透第二层间绝缘层108_1以暴露第一桥图案BP1_1的上表面的一部分的第六接触孔CT6接触第一电极基体层230_1。
因此,第一电极基体层230_1可以通过第一桥图案BP1_1电连接到驱动晶体管DT,并且第一电极210_1可以通过第一电极基体层230_1和第一桥图案BP1_1电连接到驱动晶体管DT。在一些实施例中,第一电极基体层230_1和第一电极210_1可以与发射区域EMA与非发射区域NEA之间的边界间隔开。例如,第一电极基体层230_1和第一电极210_1可以与第一平坦化层480间隔开。
在一些实施例中,第二电极基体层240_1可以通过设置在第一层间绝缘层107_1与第二层间绝缘层108_1之间的第二桥图案BP2_1(例如,见图19)电连接到第二电压布线VSL。
第二桥图案BP2_1可以设置在发射区域EMA中并且设置在与第二电压布线VSL叠置的外堤450下面。例如,第二桥图案BP2_1可以设置在外堤450与第二电压布线VSL之间以在厚度方向上与它们叠置并且还可以设置为在厚度方向上与第二电极基体层240_1叠置。第二桥图案BP2_1可以通过穿透第一层间绝缘层107_1和第二层间绝缘层108_1的接触孔连接到第二电压布线VSL和第二电极基体层240_1。例如,第二桥图案BP2_1可以通过穿透第一层间绝缘层107_1以暴露第二电压布线VSL的上表面的一部分的第七接触孔CT7接触第二电压布线VSL。在一些实施例中,第二桥图案BP2_1可以通过穿透第二层间绝缘层108_1以暴露第二桥图案BP2_1的上表面的一部分的第八接触孔CT8接触第二电极基体层240_1。
因此,第二电极基体层240_1可以通过第二桥图案BP2_1电连接到第二电压布线VSL,并且第二电极220_1可以通过第二电极基体层240_1和第二桥图案BP2_1电连接到第二电压布线VSL。在一些实施例中,第二电极基体层240_1和第二电极220_1可以在发射区域EMA中与外堤450间隔开。
如上面描述的,第一电极210_1还可以直接连接到驱动晶体管DT的源/漏电极SDE1或SDE2。
图21是根据本公开的一些实施例的显示装置10_2的子像素PXn的布局图。图22是根据本公开的一些实施例的沿着图21的线III-III'和非显示区域NDA的一部分截取的剖视图。
参照图21和图22,在根据示例实施例的显示装置10_2中,第一电极210_2的至少一部分可以设置在非发射区域NEA的第一平坦化层480上,并且可以通过穿透第一平坦化层480以暴露驱动晶体管DT的源/漏电极SDE1或SDE2的接触孔CT9(见图21)电连接到驱动晶体管DT。当前实施例与图5和图6的实施例的不同之处在于:第一电极210_2直接连接到驱动晶体管DT的源/漏电极SDE1或SDE2,并且第一电极基体层230_2不直接电连接到驱动晶体管DT。因为本领域普通技术人员将能够通过本公开的其它部分中提供的细节来描述这样的元件,所以将省略任何多余的描述,并且下面将主要描述不同之处。
在图21和图22的显示装置10_2中,第一电极基体层230_2可以与驱动晶体管DT的源/漏电极SDE1和SDE2间隔开,并且可以不直接连接到驱动晶体管DT的源/漏电极SDE1或SDE2。当在显示装置10_2的制造工艺期间形成第二基体导电层SDL2时,驱动晶体管DT的源/漏电极SDE1和SDE2可以与其它部分间隔开。
在一些实施例中,在形成电极导电层RMTL的工艺之前,第九接触孔CT9形成在第一平坦化层480中以穿透第一平坦化层480并且暴露驱动晶体管DT的源/漏电极SDE1或SDE2的上表面的一部分。然后,完全形成在第二基体导电层SDL2上的电极导电层RMTL和过孔层可以通过第九接触孔CT9接触驱动晶体管DT的源/漏电极SDE1或SDE2,并且电极导电层RMTL和第二基体导电层SDL2一起被图案化以形成第一电极210_2。第一电极210_2可以通过穿透第一平坦化层480的第九接触孔CT9直接连接到驱动晶体管DT。因为本领域普通技术人员将能够通过本公开的其它部分中提供的细节来描述这样的元件,所以将不提供任何多余的描述。
图23是根据本公开的一些实施例的显示装置10_3的子像素PXn的剖视图。图24是根据本公开的一些实施例的图23的部分QL2的示意性放大图。
参照图23和图24,在根据示例实施例的显示装置10_3中,接触发光元件300的两端的接触电极261_3和262_3可以包括具有高反射率的材料,并且将从发光元件300发射的光朝向第一基底101的下表面反射。当前实施例与图7的实施例的不同之处在于:因为接触电极261_3和262_3包括不同的材料,所以显示装置10_3具有底部发射结构。因为本领域普通技术人员将能够通过本公开的其它部分中提供的细节来描述这样的元件,所以将不提供任何多余的描述,并且下面将主要描述不同之处。
在图23和图24的显示装置10_3中,第一接触电极261_3和第二接触电极262_3中的每个可以包括具有高反射率的材料以反射从发光元件300发射的光。发光元件300可以从电极210和220以及接触电极261_3和262_3接收电信号,并且发射特定波段的光。光可以由发光元件300的活性层330产生并且被发射穿过发光元件300的两端。在此,如果接触发光元件300的两端的接触电极261_3和262_3包括具有高反射率的材料,则从发光元件300发射的光可以朝向第一基底101的下表面行进。在一些示例实施例中,接触电极261_3和262_3可以包括与电极210和220的材料相同的材料。
因为接触电极261_3和262_3也设置在发光元件300上设置的第二绝缘层520上,所以从发光元件300发射的光可以朝向设置在发光元件300下面的第一绝缘层510和第一层间绝缘层107反射。在根据示例实施例的显示装置10_3中,其中设置有发光元件300的发射区域EMA可以与其中设置有电路元件的非发射区域NEA分离,并且发光元件300可以在厚度方向上不与电路元件叠置。因此,即使光朝向其上设置有发光元件300的第一绝缘层510或第一层间绝缘层107行进,光也可以不被构成电路元件的导电层反射。根据一些实施例,包括具有高反射率的材料的接触电极261_3和262_3可以将从发光元件300发射的光朝向发光元件300下面反射(例如,朝向第一基底101的下表面反射)。因此,显示装置10_3可以具有底部发射结构。
根据一些实施例的显示装置包括其中设置有发光元件的发射区域和其中设置有电路元件的非发射区域,并且发光元件和电路元件可以在厚度方向上不叠置。电连接到发光元件的电极和电连接到发光元件的电极基体层可以在制造工艺期间在同一工艺中被图案化。内堤可以设置在电极与电极基体层之间,并且发光元件可以设置在由内堤形成的区域中。
在根据一些实施例的显示装置中,设置在发射区域和非发射区域中的布线和电极可以在同一工艺中形成。因此,可以减少制造工艺的数量。
在结束详细描述时,本领域技术人员将理解的是,在基本上不脱离本公开的原理的情况下,可以对示例实施例进行许多变化和修改。因此,本公开的所公开的示例实施例仅在一般和描述性含义上使用,而不是出于限制的目的。
Claims (29)
1.一种显示装置,所述显示装置包括:
基底;
第一电极基体层和第二电极基体层,在所述基底上彼此间隔开;
第一电极和第二电极,所述第一电极在所述第一电极基体层上,所述第二电极在所述第二电极基体层上;
第一内堤和第二内堤,所述第一内堤在所述第一电极基体层与所述第一电极之间,所述第二内堤在所述第二电极基体层与所述第二电极之间;以及
发光元件,在所述第一电极与所述第二电极之间,所述发光元件的至少一个端部电连接到所述第一电极或所述第二电极,
其中,所述第一电极基体层和所述第二电极基体层中的每个的至少一个端部的侧表面与所述第一电极和所述第二电极中的对应的一个的端部的侧表面在同一条线处。
2.根据权利要求1所述的显示装置,其中,所述第一电极覆盖所述第一内堤的外表面,并且所述第二电极覆盖所述第二内堤的外表面。
3.根据权利要求1或2所述的显示装置,其中,所述第一电极的下表面的至少一部分直接接触所述第一电极基体层的上表面,并且所述第二电极的下表面的至少一部分直接接触所述第二电极基体层的上表面。
4.根据权利要求3所述的显示装置,其中,所述第一电极基体层和所述第二电极基体层中的每个的至少一个侧表面不接触所述第一电极和所述第二电极中的对应的一个。
5.根据权利要求3所述的显示装置,其中,所述第一电极和所述第二电极不直接接触所述基底。
6.根据权利要求3所述的显示装置,其中,所述第一内堤和所述第二内堤分别直接在所述第一电极基体层和所述第二电极基体层上。
7.根据权利要求2所述的显示装置,其中,所述第一电极与所述第二电极之间的距离小于所述第一内堤与所述第二内堤之间的距离。
8.根据权利要求7所述的显示装置,其中,所述发光元件的至少一个端部在所述第一电极或所述第二电极上。
9.根据权利要求2所述的显示装置,所述显示装置还包括在所述第一电极与所述第二电极之间且覆盖所述第一电极和所述第二电极中的每个的至少一部分的第一绝缘层,
其中,所述发光元件在所述第一绝缘层上。
10.根据权利要求9所述的显示装置,其中,所述第一电极基体层和所述第二电极基体层直接接触所述第一绝缘层。
11.根据权利要求9所述的显示装置,所述显示装置还包括:
第一接触电极,接触所述发光元件的端部和所述第一电极;以及
第二接触电极,接触所述发光元件的另一端部和所述第二电极。
12.根据权利要求1所述的显示装置,其中,所述基底包括发射区域和非发射区域,并且
所述第一电极、所述第二电极和所述发光元件在所述发射区域中,
其中,所述显示装置还包括在所述非发射区域中的第一数据导电层。
13.根据权利要求12所述的显示装置,所述显示装置还包括在所述基底上的第一层间绝缘层,
其中,所述第一数据导电层和所述第一电极基体层直接在所述第一层间绝缘层上。
14.根据权利要求12或13所述的显示装置,其中,所述第一电极电连接到所述第一数据导电层。
15.根据权利要求12所述的显示装置,其中,所述基底还包括非显示区域,并且
其中,所述显示装置还包括在所述非显示区域中的垫基体层和在所述垫基体层上的垫电极。
16.根据权利要求15所述的显示装置,其中,所述垫基体层与所述第一电极基体层在同一层处,并且所述垫电极与所述第一电极在同一层处。
17.根据权利要求12所述的显示装置,所述显示装置还包括:
第一平坦化层,在所述非发射区域中在所述第一数据导电层上;以及
外堤,在所述发射区域中围绕所述第一电极和所述第二电极,
其中,所述第一平坦化层、所述外堤和所述第一内堤在同一层处。
18.根据权利要求17所述的显示装置,其中,所述第一平坦化层、所述外堤和所述第一内堤具有不同的高度。
19.根据权利要求17所述的显示装置,所述显示装置还包括在所述外堤与所述基底之间的数据线,其中,所述数据线的至少一个侧表面不接触所述外堤。
20.一种显示装置,所述显示装置包括:
基底,具有发射区域和非发射区域;
第一层间绝缘层,在所述基底上;
第一数据导电层,在所述第一层间绝缘层上并且包括驱动晶体管的源电极和漏电极和在所述发射区域中的多个电极基体层;
过孔层,在所述第一数据导电层上并且包括在所述非发射区域中的第一平坦化层和在所述多个电极基体层上的内堤;
多个电极,分别在所述多个电极基体层上;以及
多个发光元件,在所述多个电极之间,
其中,所述多个电极基体层包括第一电极基体层和与所述第一电极基体层间隔开的第二电极基体层,
其中,所述多个电极包括在所述第一电极基体层上的第一电极和在所述第二电极基体层上的第二电极,并且
其中,所述多个发光元件在所述第一电极与所述第二电极之间。
21.根据权利要求20所述的显示装置,其中,所述内堤包括在所述第一电极基体层与所述第一电极之间的第一内堤、在所述第二电极基体层与所述第二电极之间的第二内堤,并且
其中,所述第一电极和所述第二电极分别覆盖所述第一内堤和所述第二内堤的外表面。
22.根据权利要求21所述的显示装置,其中,所述第一内堤的在一个方向上测量的宽度小于所述第一电极基体层的在所述一个方向上测量的宽度。
23.根据权利要求20或22所述的显示装置,其中,所述第一电极的下表面的至少一部分直接接触所述第一电极基体层。
24.根据权利要求20所述的显示装置,其中,所述第一平坦化层的高度大于所述内堤的高度。
25.根据权利要求24所述的显示装置,其中,所述过孔层还包括在所述发射区域的外围处的外堤,
其中,所述外堤的高度大于所述内堤的所述高度但小于所述第一平坦化层的所述高度。
26.根据权利要求20所述的显示装置,其中,所述基底还包括非显示区域,
其中,所述第一数据导电层还包括在所述非显示区域中的垫基体层,并且
其中,在所述垫基体层上还设置有垫电极。
27.根据权利要求26所述的显示装置,其中,所述垫电极与所述第一电极在同一层处。
28.根据权利要求26所述的显示装置,其中,所述垫基体层的在一个方向上测量的宽度与所述垫电极的在所述一个方向上测量的宽度相同。
29.根据权利要求20所述的显示装置,所述显示装置还包括:
半导体层,在所述基底的所述非发射区域中并且包括所述驱动晶体管的第一有源材料层;
第一栅极绝缘层,在所述半导体层上;以及
所述驱动晶体管的第一栅电极,在所述第一栅极绝缘层上,
其中,所述驱动晶体管的所述源电极和所述漏电极通过穿透所述第一层间绝缘层和所述第一栅极绝缘层的接触孔接触所述第一有源材料层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190153363A KR20210065238A (ko) | 2019-11-26 | 2019-11-26 | 표시 장치 |
KR10-2019-0153363 | 2019-11-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112951867A true CN112951867A (zh) | 2021-06-11 |
Family
ID=73013297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011260299.6A Pending CN112951867A (zh) | 2019-11-26 | 2020-11-12 | 显示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11798954B2 (zh) |
EP (1) | EP3828930A3 (zh) |
KR (1) | KR20210065238A (zh) |
CN (1) | CN112951867A (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102299992B1 (ko) * | 2018-04-25 | 2021-09-10 | 삼성디스플레이 주식회사 | 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법 |
KR102600602B1 (ko) * | 2018-07-09 | 2023-11-10 | 삼성디스플레이 주식회사 | 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치 |
KR20210035362A (ko) * | 2019-09-23 | 2021-04-01 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210059110A (ko) * | 2019-11-14 | 2021-05-25 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210124564A (ko) * | 2020-04-03 | 2021-10-15 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20220010622A (ko) | 2020-07-16 | 2022-01-26 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20220126843A (ko) * | 2021-03-09 | 2022-09-19 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102291874B1 (ko) * | 2021-05-21 | 2021-08-20 | 주식회사 비츠로 | 가시광을 이용한 스탠딩 위생조명 |
KR20220170402A (ko) * | 2021-06-22 | 2022-12-30 | 삼성디스플레이 주식회사 | 배선 기판 및 이를 포함하는 표시 장치 |
KR20220170386A (ko) * | 2021-06-22 | 2022-12-30 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20230005033A (ko) * | 2021-06-30 | 2023-01-09 | 삼성디스플레이 주식회사 | 화소 및 이를 구비한 표시 장치 |
KR20230016080A (ko) * | 2021-07-22 | 2023-02-01 | 삼성디스플레이 주식회사 | 표시 장치 |
US11961822B2 (en) * | 2022-01-17 | 2024-04-16 | Samsung Display Co., Ltd. | Display device, and tiled display device including the display device |
KR20230136819A (ko) * | 2022-03-18 | 2023-09-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101595449B1 (ko) | 2009-05-21 | 2016-02-18 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치와 그 제조방법 |
JP6560530B2 (ja) | 2015-04-30 | 2019-08-14 | 株式会社ジャパンディスプレイ | 表示装置 |
KR102447049B1 (ko) | 2016-01-05 | 2022-09-27 | 삼성디스플레이 주식회사 | 대면적 미러 표시 장치 및 이의 제조 방법 |
KR102587215B1 (ko) | 2016-12-21 | 2023-10-12 | 삼성디스플레이 주식회사 | 발광 장치 및 이를 구비한 표시 장치 |
US10332868B2 (en) | 2017-01-26 | 2019-06-25 | X-Celeprint Limited | Stacked pixel structures |
KR102407848B1 (ko) | 2017-09-11 | 2022-06-13 | 삼성디스플레이 주식회사 | 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치 |
KR102493479B1 (ko) * | 2018-02-06 | 2023-02-01 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 |
KR102600602B1 (ko) | 2018-07-09 | 2023-11-10 | 삼성디스플레이 주식회사 | 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치 |
KR102616602B1 (ko) | 2018-10-01 | 2023-12-21 | 삼성디스플레이 주식회사 | 발광 장치 및 이의 제조 방법 |
CN109285856B (zh) | 2018-11-22 | 2020-07-03 | 京东方科技集团股份有限公司 | Led发光基板及其制作方法、显示装置 |
KR102553231B1 (ko) | 2018-11-27 | 2023-07-11 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
KR102662697B1 (ko) | 2019-03-28 | 2024-05-02 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN110335874B (zh) * | 2019-06-28 | 2021-04-02 | 深圳市华星光电半导体显示技术有限公司 | 一种显示基板、其制备方法及其显示装置 |
KR20210048807A (ko) * | 2019-10-24 | 2021-05-04 | 엘지디스플레이 주식회사 | 스트레쳐블 표시 장치 |
-
2019
- 2019-11-26 KR KR1020190153363A patent/KR20210065238A/ko not_active Application Discontinuation
-
2020
- 2020-09-14 US US17/020,579 patent/US11798954B2/en active Active
- 2020-10-22 EP EP20203417.9A patent/EP3828930A3/en active Pending
- 2020-11-12 CN CN202011260299.6A patent/CN112951867A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210159250A1 (en) | 2021-05-27 |
KR20210065238A (ko) | 2021-06-04 |
US11798954B2 (en) | 2023-10-24 |
EP3828930A3 (en) | 2022-01-12 |
EP3828930A2 (en) | 2021-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3828930A2 (en) | Display device | |
US11393798B2 (en) | Display device | |
CN115023814A (zh) | 显示装置 | |
KR20210124564A (ko) | 표시 장치 | |
KR20210022799A (ko) | 표시 장치 | |
KR20210148536A (ko) | 표시 장치 및 이의 제조 방법 | |
US20220052107A1 (en) | Display device | |
US12046701B2 (en) | Display device | |
CN114830343A (zh) | 显示装置 | |
KR20220026626A (ko) | 표시 장치 및 그 제조 방법 | |
KR102708648B1 (ko) | 표시 장치 | |
CN114503270A (zh) | 显示装置和用于制造该显示装置的方法 | |
US20230261143A1 (en) | Display device | |
EP4047660A1 (en) | Display device | |
US20230187584A1 (en) | Display device | |
CN115427877A (zh) | 显示装置及其制造方法 | |
US20230361261A1 (en) | Display device and method of fabricating the same | |
US20230142777A1 (en) | Display device | |
US20230163247A1 (en) | Light emitting element and display device including the same | |
US20230124028A1 (en) | Display device | |
US20230282795A1 (en) | Display device and method of fabricating the same | |
KR20230017384A (ko) | 표시 장치 | |
KR20220097685A (ko) | 표시 장치 | |
KR20220090621A (ko) | 표시 장치 | |
CN115440758A (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |