CN115084195A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115084195A
CN115084195A CN202210167140.2A CN202210167140A CN115084195A CN 115084195 A CN115084195 A CN 115084195A CN 202210167140 A CN202210167140 A CN 202210167140A CN 115084195 A CN115084195 A CN 115084195A
Authority
CN
China
Prior art keywords
electrode
layer
contact
disposed
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210167140.2A
Other languages
English (en)
Inventor
金珍泽
康起宁
裵峻晧
车锺焕
蔡旼澈
崔秀珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115084195A publication Critical patent/CN115084195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本发明涉及一种显示装置。根据一实施例的种显示装置包括：导电层，布置于基板上；过孔层，布置于所述导电层上；第一电极及第二电极，在所述过孔层上沿一方向延伸并且彼此隔开；第一绝缘层，布置于所述第一电极及所述第二电极上；多个发光元件，布置于所述第一绝缘层上，一端部布置于所述第一电极上，另一端部布置于所述第二电极上；以及第一连接电极及第二连接电极，布置在所述第一绝缘层上，并且所述第一连接电极与所述第一电极重叠，所述第二连接电极与所述第二电极重叠，其中，所述第一连接电极和所述第二连接电极分别通过接触部接触于所述导电层。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。响应于此，诸如有机发光显示装置(Organic Light Emitting Display)、液晶显示装置(LCD：Liquid Crystal Display)等多种种类的显示装置正在被投入使用。
作为将显示装置的图像显示的装置，包括诸如有机发光显示面板或液晶显示面板的显示面板。其中，作为发光显示面板，可以包括发光元件，例如，对发光二极管(LED：LightEmitting Diode)而言，有使用有机物作为发光物质的有机发光二极管(OLED)、使用无机物作为发光物质的无机发光二极管等。
发明内容
本发明所要解决的技术问题在于提供一种能够降低电极与布线的接触电阻而减少亮度的降低以及暗点的发生的显示装置。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下记载被本领域技术人员明确地理解。
用于解决上述技术问题的根据一实施例的显示装置可以包括：导电层，布置于基板上；过孔层，布置于所述导电层上；第一电极及第二电极，在所述过孔层上沿一方向延伸并且彼此隔开；第一绝缘层，布置于所述第一电极及所述第二电极上；多个发光元件，布置于所述第一绝缘层上，一端部布置于所述第一电极上，另一端部布置于所述第二电极上；以及第一连接电极及第二连接电极，布置在所述第一绝缘层上，并且所述第一连接电极与所述第一电极重叠，所述第二连接电极与所述第二电极重叠，其中，所述第一连接电极和所述第二连接电极分别通过接触部接触于所述导电层。
所述导电层可以包括连接到晶体管的导电图案及电压布线，所述接触部包括使所述导电图案暴露的第一接触部以及使所述电压布线暴露的第二接触部，所述第一连接电极通过所述第一接触部接触于所述导电图案，所述第二连接电极通过所述第二接触部接触于所述电压布线。
所述第一电极可以包括与所述第一连接电极重叠并与所述第一接触部重叠的第一开口部，所述第二电极包括与所述第二连接电极重叠并与所述第二接触部重叠的第二开口部，所述第一连接电极通过所述第一接触部及所述第一开口部接触于所述导电图案，所述第二连接电极通过所述第二接触部及所述第二开口部接触于所述电压布线。
所述第一电极可以通过所述第一接触部接触于所述导电图案的一区域，并且所述第一连接电极通过所述第一接触部接触于所述第一电极及所述导电图案的剩余区域，所述第二电极通过所述第二接触部接触于所述电压布线的一区域，并且所述第二连接电极通过所述第二接触部接触于所述第二电极及所述电压布线的剩余区域。
所述接触部可以包括暴露所述导电图案并与所述第一接触部隔开的第三接触部以及暴露所述电压布线并与所述第二接触部隔开的第四接触部，所述第一连接电极通过所述第一接触部接触于所述导电图案，所述第一电极通过所述第三接触部接触于所述导电图案，所述第二连接电极通过所述第二接触部接触于所述电压布线，所述第二电极通过所述第四接触部接触于所述电压布线，在所述第一接触部或所述第三接触部，所述第一连接电极与所述第一电极不重叠，并且在所述第二接触部或所述第四接触部，所述第二连接电极与所述第二电极不重叠。
并且，根据一实施例的显示装置可以包括：导电层，布置于基板上；过孔层，布置于所述导电层上；桥接层，布置于所述过孔层及所述导电层上，并且接触于所述导电层；第一电极及第二电极，在所述过孔层及所述桥接层上沿一方向延伸并且彼此隔开；第一绝缘层，布置于所述第一电极及所述第二电极上；多个发光元件，布置于所述第一绝缘层上，一端部布置于所述第一电极上，另一端部布置于所述第二电极上；以及第一连接电极及第二连接电极，布置在所述第一绝缘层上，并且所述第一连接电极与所述第一电极重叠，所述第二连接电极与所述第二电极重叠，其中，所述第一电极通过第一电极接触孔接触于所述桥接层中的一个，所述第一连接电极通过第一接触部接触于所述桥接层中的另一个。
所述导电层可以包括连接到晶体管的导电图案及电压布线，所述桥接层包括与所述第一连接电极不重叠的第一桥接层以及与所述第一连接电极重叠的第二桥接层，所述电压布线与所述第一桥接层接触，所述导电图案与所述第二桥接层接触，所述第一电极与所述第一桥接层接触而连接于所述电压布线，所述第一连接电极与所述第二桥接层接触而连接于所述导电图案。
还可以包括：钝化层，布置于所述导电层与所述过孔层之间，其中，所述第一电极接触孔贯通所述过孔层及所述钝化层而使所述电压布线暴露，所述第一接触部贯通所述过孔层及所述钝化层而使所述导电图案暴露。
还可以包括：堤，划分布置有所述发光元件的发光区域与在所述一方向上与所述发光区域隔开的子区域，其中，所述第一桥接层与所述堤不重叠，并且所述第二桥接层的至少一部分与所述堤重叠。
所述第一电极可以包括与所述第一连接电极重叠且与所述第一接触部重叠的第一开口部，所述第一连接电极通过所述第一接触部及所述第一开口部与所述第二桥接层接触，所述第一电极通过所述第二桥接层连接于所述第一连接电极及所述导电图案。
其他实施例的具体事项包括在详细的说明书及附图中。
根据实施例的显示装置，可以将连接电极与第三导电层直接连接，从而减小连接电极与第三导电层之间的接触电阻，进而减少亮度的降低及暗点的发生。
并且，可以在连接电极或电极与第三导电层之间布置桥接层，从而减小连接电极与第三导电层之间及电极与第三导电层之间的接触电阻，进而减少亮度的降低及暗点的发生。
根据实施例的效果并不局限于以上举例示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是根据一实施例的显示装置的一子像素的等效电路图。
图3是示出根据一实施例的显示装置的一像素的平面图。
图4是示出图3的第一子像素的平面图。
图5是沿图4的Q1-Q1'线截取的剖视图。
图6是沿图4的Q2-Q2'线及Q3-Q3'线截取的剖视图。
图7是示出根据一实施例的第三导电层的剖视图。
图8是示出根据另一实施例的第三导电层的剖视图。
图9是示出根据一实施例的发光元件的立体图。
图10是示出根据另一实施例的显示装置的一子像素的平面图。
图11是沿图10的Q4-Q4'线及Q5-Q5'线截取的剖视图。
图12是示出根据又一实施例的显示装置的一子像素的平面图。
图13是沿图12的Q6-Q6'线及Q7-Q7'线截取的剖视图。
图14是示出根据又一实施例的显示装置的一子像素的平面图。
图15是沿图14的Q8-Q8'线及Q9-Q9'线截取的剖视图。
附图标记说明
10：显示装置 VIA：过孔层
CT1、CT2、CT3、CT4：第一接触部至第四接触部
CTD1、CTD2：第1-1电极接触部及第1-2电极接触部
RME1、RME2、RME3：第一电极至第三电极
PAS1、PAS2、PAS3：第一绝缘层至第三绝缘层
CNE1、CNE2、CNE3：第一连接电极至第三连接电极
ED1、ED2：第一发光元件及第二发光元件
VL1、VL2：第一电压布线及第二电压布线
CDP1：第一导电图案
BMTL1、BMTL2、BMTL3：第一桥接层至第三桥接层
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为互不相同的多种形态，并不局限于以下公开的实施例，本实施例仅用于使本发明的公开完整并且向本发明所属技术领域中具有普通知识的人完整地告知发明范围而被提供，本发明仅由权利要求的范围而被定义。
提及元件(elements)或者层在其他元件或者层“上(on)”的情形包括在其他元件或层的紧邻的上方的情形或者在中间夹设有其他层或者其他元件的情形。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中所公开的形状、尺寸、比例、角度、数量等是示例性的，因此本发明并不局限于图示的事项。
虽然第一、第二等用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
本发明的多个实施例的各个特征能够局部地或全部地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地实施，也能够以相关关系一同实施。
以下，参照附图对具体实施例进行说明。
图1是根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示视频或静止图像。显示装置10可以指提供显示画面的所有电子装置。例如，显示装置10可以包括提供显示画面的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置10包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一例，示例性地说明了应用无机发光二极管显示面板的情形，但不限于此，只要能够应用相同的技术思想，则也可以应用其他显示面板。
在对显示装置10进行说明的图中，定义了第一方向DR1、第二方向DR2及第三方向DR3。第一方向DR1和第二方向DR2可以是在一个平面内彼此垂直的方向。第三方向DR3可以是垂直于第一方向DR1和第二方向DR2所在的平面的方向。第三方向DR3垂直于第一方向DR1和第二方向DR2中的每一个。在对显示装置10进行说明的实施例中，第三方向DR3表示显示装置10的厚度方向。
显示装置10的形状可以多样地变形。例如，显示装置10可以在平面上具有第一方向DR1的长度大于第二方向DR2的长度的包括长边的矩形形状。作为另一例，显示装置10也可以在平面上具有第二方向DR2的长度大于第一方向DR1的长度的包括长边的矩形形状。但是，并不限于此，可以具有正方形、边角部(顶点)圆滑的四边形、其他多边形、圆形等形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中示例性地说明了第一方向DR1的长度大于第二方向DR2的长度的矩形形状的显示装置10及显示区域DPA。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以为矩形或正方形，但不限于此，也可以是各个边相对于一方向倾斜的菱形形状。各个像素PX可以交替地排列为条纹型或五片瓦(PenTile)型。并且，像素PX中的每一个可以包括一个以上的发出特定波长带的光的发光元件而显示特定颜色。
在显示区域DPA的周围可以布置有非显示区域NDA。非显示区域NDA可以完全或局部地包围显示区域DPA。显示区域DPA可以为矩形形状，非显示区域NDA以邻近于显示区域DPA的四条边的方式布置。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中，可以布置有包括在显示装置10中的布线或电路驱动部，或者贴装有外部装置。
图2是根据一实施例的显示装置的一子像素的等效电路图。
参照图2，除了至少一个发光元件ED之外，根据一实施例的显示装置10的各个子像素SPXn还可以包括三个晶体管T1、T2、T3和一个存储电容器Cst。
发光元件ED根据通过第一晶体管T1供应的电流而发光。发光元件ED可以通过从连接到两端的第一电极和第二电极传递的电信号发出特定波长带的光。
至少一个发光元件ED可以包括第一电极、第二电极以及布置于它们之间并串联连接的多个发光组。在示例性的实施例中，至少一个发光元件ED可以包括彼此串联连接的两个发光组，即，第一发光组SLU1及第二发光组SLU2。虽然附图中示出发光组以二级串联结构连接的结构，但并不限于此，发光组也可以以三级串联结构、四级串联结构或五级以上的串联结构连接。
第一发光组SLU1的一端可以与连接于第一节点ND1的第一电极连接，第一发光组SLU1的另一端可以与第二发光组SLU2的一端连接。第二发光组SLU2的一端可以与第一发光组SLU1的另一端连接，第二发光组SLU2的另一端可以与连接于第二节点ND2的第二电极连接。
包括于各个发光组SLU1、SLU2的至少一个发光元件ED可以在第一电极与第二电极之间沿正向彼此并联或串联连接。具体而言，包括于各个发光组SLU1、SLU2的发光元件ED可以在各个发光组SLU1、SLU2内彼此并联连接，并且包括于彼此不同的发光组SLU1、SLU2的发光元件ED可以彼此串联连接。
包括于第一发光组SLU1的发光元件ED的一端可以通过第一电极及第一晶体管T1的源极电极连接到第一电压布线VL1，包括于第二发光组SLU2的发光元件ED的另一端可以通过第二电极连接到被供应低于第一电压布线VL1的高电位电压(以下，第一电源电压)的低电位电压(以下，第二电源电压)的第二电压布线VL2。因此，至少一个发光元件ED在第一电压布线VL1与第二电压布线VL2之间沿正向对齐，并且可以在包括于各个发光组SLU1、SLU2并串联连接的至少一个发光元件ED流过电流，从而发光。
第一晶体管T1根据栅极电极与源极电极的电压差来调节从被供应第一电源电压的第一电压布线VL1流向发光元件ED的电流。作为一例，第一晶体管T1可以是用于驱动发光元件ED的驱动晶体管。第一晶体管T1的栅极电极可以连接到第二晶体管T2的源极电极，源极电极可以连接到发光元件ED的一端，并且漏极电极可以连接到被施加第一电源电压的第一电压布线VL1。
第二晶体管T2通过第一扫描线SL1的扫描信号被导通，从而将数据线DTL连接到第一晶体管T1的栅极电极。第二晶体管T2的栅极电极可以连接到第一扫描线SL1，源极电极可以连接到第一晶体管T1的栅极电极，并且漏极电极可以连接到数据线DTL。
第三晶体管T3通过第二扫描线SL2的扫描信号被导通，从而将初始化电压布线VIL连接到发光元件ED的一端。第三晶体管T3的栅极电极可以连接到第二扫描线SL2，漏极电极可以连接到初始化电压布线VIL，并且源极电极可以连接到发光元件ED的一端或第一晶体管T1的源极电极。虽然在图中第一扫描线SL1和第二扫描线SL2被区别图示，但是并不限于此。在若干实施例中，第一扫描线SL1和第二扫描线SL2可以利用一条布线构成，在这种情况下，第二晶体管T2和第三晶体管T3可以通过相同的扫描信号同时导通。
在一实施例中，各个晶体管T1、T2、T3的源极电极和漏极电极并不限于上述内容，也可以是相反的情况。并且，晶体管T1、T2、T3中的每一个可以利用薄膜晶体管(thin filmtransistor)形成。并且，虽然在图2中以各个晶体管T1、T2、T3形成为N型金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)的情形为中心进行了说明，但不限于此。即，各个晶体管T1、T2、T3可以形成为P型MOSFET，或者一部分形成为N型MOSFET，另一部分形成为P型MOSFET。
存储电容器Cst形成于第一晶体管T1的栅极电极与源极电极之间。存储电容器Cst存储第一晶体管T1的栅极电压与源极电压之间的差电压。
以下，进一步参照其他附图对根据一实施例的显示装置10的一像素PX的结构进行详细说明。
图3是示出根据一实施例的显示装置的一像素的平面图。
参照图3，显示装置10的多个像素PX中的每一个可以包括多个子像素SPXn(n为1至3)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2及第三子像素SPX3。第一子像素SPX1可以发出第一颜色的光，第二子像素SPX2可以发出第二颜色的光，第三子像素SPX3可以发出第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。但是，并不限于此，各个子像素SPXn也可以发出相同颜色的光。在一实施例中，各个子像素SPXn可以发出蓝色的光。并且，虽然在图3中例示了一个像素PX包括三个子像素SPXn的情形，但不限于此，像素PX可以包括更多数量的子像素SPXn。
显示装置10的各个子像素SPXn可以包括发光区域EMA及非发光区域。发光区域EMA可以是布置有发光元件ED而射出特定波长带的光的区域，非发光区域可以是未布置发光元件ED且从发光元件ED发出的光未到达而不射出光的区域。发光区域EMA可以包括布置有发光元件ED的区域，作为与发光元件ED邻近的区域，可以包括从发光元件ED发出的光射出的区域。
不限于此，发光区域EMA还可以包括从发光元件ED发出的光被其他部件反射或折射而射出的区域。多个发光元件ED可以布置于各个子像素SPXn，并且发光区域EMA可以形成为包括布置有多个发光元件ED的区域和与其邻近的区域。
图中例示了各个子像素SPXn的发光区域EMA分别具有实质上均匀的面积的情形，但不限于此。在若干实施例中，各个子像素SPXn的各个发光区域EMA可以根据从布置于相应子像素SPXn的发光元件ED发出的光的颜色或波长带而具有彼此不同的面积。
并且，各个子像素SPXn还可以包括布置于非发光区域的子区域SA。子区域SA可以布置于发光区域EMA的第二方向DR2上的一侧，并布置于第二方向DR2上相邻的子像素SPXn的发光区域EMA之间。例如，多个发光区域EMA和子区域SA可以分别在第二方向DR2上反复排列，并且发光区域EMA和子区域SA可以交替排列。然而，并不限于此，在多个像素PX中，发光区域EMA和子区域SA也可以具有与图3不同的排列。对于图3所示的一个像素PX而言，发光区域EMA以及布置于发光区域EMA的第二方向DR2上侧的子区域SA可以包括于一个子像素SPXn，并且布置于发光区域EMA的第二方向DR2的相反方向的部分可以是另一子像素SPXn的子区域SA。
在子区域SA与发光区域EMA之间可以布置有堤BNL，并且子区域SA与发光区域EMA之间的间隔可以根据堤BNL的宽度而变化。虽然在子区域SA未布置发光元件ED而不射出光，但是可以布置有布置于各个子像素SPXn的电极RME的一部分。布置于彼此不同的子像素SPXn的电极RME1、RME2、RME3中的一部分可以在子区域SA的分离部ROP彼此分离而布置。
堤BNL可以包括在平面上沿第一方向DR1及第二方向DR2延伸的部分，从而在显示区域DPA的整个面上以网格型图案布置。堤BNL可以跨过各个子像素SPXn的边界而布置，从而区分相邻的子像素SPXn。并且，堤BNL可以布置为包围布置于每个子像素SPXn的发光区域EMA，以区分发光区域EMA。
显示装置10的各个像素PX或子像素SPXn包括像素驱动电路。上述布线可以经过各个像素PX或其周围而向各个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。各个像素驱动电路的晶体管和电容器的数量可以多样地改变。根据一实施例，显示装置10的各个子像素SPXn可以为如上述图2所示的像素驱动电路包括三个晶体管和一个电容器的3T1C结构。但是，并不限于此，也可以应用2T1C结构、7T1C结构、6T1C结构等其他多样的变形像素PX结构。
图4是示出图3的第一子像素的平面图。图5是沿图4的Q1-Q1'线截取的剖视图。图6是沿图4的Q2-Q2'线及Q3-Q3'线截取的剖视图。图7是示出根据一实施例的第三导电层的剖视图。图8是示出根据另一实施例的第三导电层的剖视图。以下，将对与上述图3中说明的构成重复的构成进行简要的说明。
结合图3，参照图4至图8，显示装置10可以包括基板SUB以及布置于基板SUB上的半导体层、多个导电层以及多个绝缘层。所述半导体层、导电层及绝缘层可以分别构成显示装置10的晶体管层和发光元件层。
具体而言，基板SUB可以是绝缘基板。基板SUB可以利用玻璃、石英或者高分子树脂等绝缘物质构成。并且，基板SUB可以是刚性(Rigid)基板，但是也可以是可弯曲(Bending)、可折叠(Folding)、可卷曲(Rolling)等的柔性(Flexible)基板。
第一导电层可以布置于基板SUB上。第一导电层包括下部金属层CAS，并且下部金属层CAS布置为与第一晶体管T1的有源层ACT重叠。下部金属层CAS可以包括阻断光的材料，从而防止光入射到第一晶体管的有源层ACT。在一实施例中，在基板SUB与下部金属层CAS之间也可以进一步包括绝缘膜。
缓冲层BL可以布置于下部金属层CAS及基板SUB上。缓冲层BL可以为了保护晶体管免受通过易透湿的基板SUB渗透的水分的影响而形成在基板SUB上，并且可以执行表面平坦化功能。
半导体层可以布置于缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT。有源层ACT可以布置为与后文所述的第二导电层的栅极电极G1局部地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施例中，半导体层也可以包括多晶硅。所述氧化物半导体可以是含有铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium ZincOxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc TinOxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGZO：GalliumZinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一种。
图中例示了在显示装置10的子像素SPXn布置有一个第一晶体管T1的情形，然而并不限于此，显示装置10可以包括更多数量的晶体管。
栅极绝缘层GI可以布置于有源层ACT上。栅极绝缘层GI可以起到第一晶体管T1的栅极绝缘膜的作用。
第二导电层可以布置于栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅极电极G1。栅极电极G1可以布置为在作为厚度方向的第三方向DR3上与有源层ACT的沟道区域重叠。
层间绝缘层IL可以布置于第二导电层上。层间绝缘层IL可以在第二导电层与布置于其上的其他层之间执行绝缘膜的功能，并且保护第二导电层。
第三导电层可以布置于层间绝缘层IL上。第三导电层可以包括第一电压布线VL1和第二电压布线VL2以及导电图案CDP1。
第一电压布线VL1可以被施加传递到第一电极RME1的高电位电压(或者，第一电源电压)，第二电压布线VL2可以被施加传递到第二电极RME2的低电位电压(或者，第二电源电压)。第一电压布线VL1的一部分可以通过贯通层间绝缘层IL和栅极绝缘层GI的接触孔而与第一晶体管T1的有源层ACT接触。第二电压布线VL2可以直接与后文所述的第二电极RME2连接。并且，第一电压布线VL1可以通过第一晶体管T1与后文所述的第一连接电极CNE1连接，第二电压布线VL2可以直接与后文所述的第二连接电极CNE2连接。
第一导电图案CDP1可以通过贯通层间绝缘层IL和栅极绝缘层GI的接触孔而与第一晶体管T1的有源层ACT接触。并且，第一导电图案CDP1可以通过另一接触孔而与下部金属层CAS接触。第一导电图案CDP1可以起到第一晶体管T1的第一源极电极S1的作用。
上述的缓冲层BL、栅极绝缘层GI及层间绝缘层IL可以利用交替堆叠的多个无机层构成。例如，缓冲层BL、栅极绝缘层GI及层间绝缘层IL可以形成为堆叠有包括硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氮氧化物(SiOxNy：SiliconOxynitride)中的至少一种的无机层的双层或由它们交替堆叠的多层。然而，并不限于此，缓冲层BL、栅极绝缘层GI及层间绝缘层IL也可以包括上述绝缘性材料而构成为一个无机层。并且，在若干实施例中，层间绝缘层IL也可以利用诸如聚酰亚胺(PI：Polyimide)之类的有机绝缘物质构成。
第二导电层及第三导电层可以利用通过钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层形成。然而，并不限于此。
钝化层PVX可以布置在第三导电层上。钝化层PVX可以利用至少一个无机层构成而保护下部的层。
过孔层VIA可以布置在钝化层PVX上。过孔层VIA可以包括有机绝缘物质(例如，诸如聚酰亚胺(PI)的有机绝缘物质)，从而执行表面平坦化功能。
在过孔层VIA上布置有作为显示元件层的多个电极RME：RME1、RME2、和多个第一堤图案BP1以及第二堤图案BP2、多个发光元件ED和多个连接电极CNE1、CNE2、CNE3。并且，在过孔层VIA上可以布置有多个绝缘层PAS1、PAS2、PAS3。
多个第一堤图案BP1以及第二堤图案BP2可以直接布置于过孔层VIA上。多个第一堤图案BP1可以跨过子像素SPXn的发光区域EMA及非发光区域而布置。多个第一堤图案BP1可以跨过在第二方向DR2上相邻的子像素SPXn而布置。多个第一堤图案BP1可以具有沿第二方向DR2延伸的形状，并且在第一方向DR1上彼此隔开。多个第一堤图案BP1可以具有彼此相同的宽度，但不限于此，也可以具有彼此不同的宽度。第一堤图案BP1沿第二方向DR2延伸的长度可以小于被堤BNL包围的发光区域EMA的第二方向DR2上的长度。
第二堤图案BP2可以布置于子像素SPXn的发光区域EMA内，并且可以具有沿第二方向DR2延伸的形状。第二堤图案BP2可以布置在多个第一堤图案BP1之间而与多个第一堤图案BP1彼此隔开。在显示区域DPA的整个表面中，第二堤图案BP2可以在各个子像素SPXn的发光区域EMA内形成具有较窄的宽度并沿第二方向DR2延伸的岛形图案。
第二堤图案BP2布置在发光区域EMA的中心部，并且第一堤图案BP1与第二堤图案BP2将第二堤图案BP2夹设于之间而隔开布置。第一堤图案BP1和第二堤图案BP2可以沿第二方向DR2彼此交替地布置。在第一堤图案BP1与第二堤图案BP2之间可以布置有发光元件ED。
第一堤图案BP1和第二堤图案BP2的第二方向DR2上的长度可以彼此相同，在第一方向DR1上测量的宽度可以彼此不同。堤BNL中沿第二方向DR2延伸的一部分可以在厚度方向上与第一堤图案BP1重叠。堤图案BP1、BP2可以在显示区域DPA的整个表面上布置为岛形的图案。在彼此隔开的堤图案BP1、BP2之间可以布置有多个发光元件ED。
堤图案BP1、BP2可以具有以过孔层VIA的上表面为基准至少一部分凸出的结构。堤图案BP1、BP2的凸出的部分可以具有倾斜或者弯曲的侧面。与附图示例不同，堤图案BP1、BP2的各个构成也可以在截面图中具有外表面弯曲的半圆或半椭圆的形状。堤图案BP1、BP2可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质，但不限于此。
多个电极RME以沿一方向延伸的形状布置于每个子像素SPXn。多个电极RME可以沿第二方向DR2延伸，并跨过子像素SPXn的发光区域EMA和子区域SA而布置，并且多个电极RME可以在第一方向DR1上彼此隔开而布置。显示装置10包括布置于各个子像素SPXn的第一电极RME1、第二电极RME2及第三电极RME3。第一电极RME1可以以发光区域EMA的中心为基准布置于中心，第二电极RME2可以在第一方向DR1上与第一电极RME1隔开而以发光区域EMA的中心为基准布置于左侧，第三电极RME3可以在第一方向DR1上与第一电极RME1隔开而以发光区域EMA的中心为基准布置于右侧。
第一电极RME1可以布置于布置在发光区域EMA的中心的第二堤图案BP2上，第二电极RME2的一部分可以布置于布置在发光区域EMA的左侧的第一堤图案BP1上，第三电极RME3的一部分可以布置于布置在发光区域EMA的右侧的第一堤图案BP1上。多个电极RME可以至少布置于各个堤图案BP1、BP2的倾斜的侧面上。在一实施例中，第一电极RME1在第一方向DR1上的宽度可以大于第二堤图案BP2在第一方向DR1上的宽度，并且第二电极RME2和第三电极RME3在第一方向DR1上的宽度可以小于第一堤图案BP1在第一方向DR1上的宽度。各个电极RME的至少一部分区域可以直接布置在过孔层VIA上，并且多个电极RME可以布置在同一平面上。
在一实施例中，第一电极RME1可以在各个子像素SPXn分别布置有一个，第二电极RME2和第三电极RME3可以分别跨过在第一方向DR1上邻近的其他子像素SPXn而布置。第二电极RME2可以包括第一延伸部RM_S11、从第一延伸部RM_S11分支成两个分支的第1-1分支部RM_E11及第1-2分支部RM_E12。从第一延伸部RM_S11分支的第1-1分支部RM_E11与第一电极RME1邻近而相向，第1-2分支部RM_E12布置于在第一方向DR1上隔开的另一子像素SPXn。第二电极RME2的第1-1分支部RM_E11及第1-2分支部RM_E12对应于发光区域EMA而分支，并且在子区域SA再次合并为第一延伸部RM_S11。
第三电极RME3可以包括第二延伸部RM_S21、从第二延伸部RM_S21分支成两个分支的第2-1分支部RM_E21及第2-2分支部RM_E22。从第二延伸部RM_S21分支的第2-1分支部RM_E21布置于在第一方向DR1上隔开的另一子像素SPXn，第2-2分支部RM_E22与第一电极RME1邻近而相向。第三电极RME3的第2-1分支部RM_E21和第2-2分支部RM_E22对应于发光区域EMA而分支，并且在子区域SA再次合并为第二延伸部RM_S21。
在第一子像素SPX1的发光区域EMA可以布置有第一电极RME1、第二电极RME2的第1-1分支部RM_E11及第三电极RME3的第2-2分支部RM_E22。为了便于说明，单独命名第二电极RME2和第三电极RME3而进行说明，但是实质上第二电极RME2和第三电极RME3为一个电极。作为一例，从在第一方向DR1上隔开的另一子像素SPXn的观点来看，第三电极RME3可以是第二电极RME2。
第一电极RME1、第二电极RME2及第三电极RME3可以分别通过第一电极接触孔CTD1、CTD2以及第二电极接触孔CTS与第三导电层连接。
在一实施例中，第一电极接触孔CTD1、CTD2可以包括布置在不与堤BNL重叠的子区域SA的第1-1电极接触孔CTD1以及与堤BNL重叠而布置的第1-2电极接触孔CTD2。第一电极RME1可以通过贯通其下部的过孔层VIA及钝化层PVX的第1-1电极接触孔CTD1而与第一电压布线VL1连接，从而使发光元件ED对齐的信号可以通过第一电压布线VL1被施加到第一电极RME1。并且，第一电极RME1可以通过贯通其下部的过孔层VIA及钝化层PVX的第1-2电极接触孔CTD2连接到第一导电图案CDP1，从而通过第一晶体管T1传递的第一电源电压可以通过第一导电图案CDP1施加到第一电极RME1。如后文所述，第一电极RME1可以在发光元件ED对齐之后在分离部ROP分离，从而不直接从第一电压布线VL1接收信号。在分离部ROP分离的第一电极RME1可以通过第1-2电极接触孔CTD2与第一导电图案CDP1连接，从而通过第一晶体管T1传递的第一电源电压可以通过第一导电图案CDP1被施加到第一电极RME1。
第二电极RME2和第三电极RME3可以通过贯通其下部的过孔层VIA和钝化层PVX的第二电极接触孔CTS与第二电压布线VL2接触。第一电极RME1可以通过第一导电图案CDP1与第一晶体管T1电连接而被施加第一电源电压，第二电极RME2及第三电极RME3可以与第二电压布线VL2电连接而被施加第二电源电压。
布置于在第二方向DR2或第二方向DR2的相反方向上相邻的彼此不同的子像素SPXn上的第一电极RME1可以在子区域SA的分离部ROP彼此隔开。这样的第一电极RME1的布置可以通过如下方式形成：形成沿第二方向DR2延伸的一条电极线后布置发光元件ED，之后在后续工艺中分离所述电极线。电极线可以用于为了在显示装置10的制作工艺中对齐发光元件ED而在子像素SPXn内产生电场。
可以在对齐发光元件ED之后将电极线在分离部ROP分离而形成在第二方向DR2上彼此隔开的多个电极RME。分离所述电极线的工艺可以在形成第二绝缘层PAS2的工艺之后执行，并且在分离部ROP可以不布置第二绝缘层PAS2。第二绝缘层PAS2可以在分离电极线的工艺中用作掩模图案。
多个电极RME可以与发光元件ED电连接。各个电极RME可以通过后述的连接电极CNE：CNE1、CNE2、CNE3与发光元件ED连接，并且可以将从下部的导电层施加的电信号传递到发光元件ED。
多个电极RME中的每一个可以包括反射率较高的导电性物质。例如，电极RME可以包括诸如银(Ag)、铜(Cu)、铝(Al)等金属作为反射率较高的物质，或者可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。电极RME可以使从发光元件ED发出并行进到堤图案BP1、BP2的侧面的光向各个子像素SPXn的上部方向反射。
然而，并不限于此，各个电极RME还可以包括透明性导电性物质。例如，各个电极RME可以包括诸如ITO、IZO、ITZO等物质。在若干实施例中，各个电极RME可以构成透明性导电性物质和反射率较高的金属层分别堆叠一层以上的结构，或者也可以包括它们而形成为一层。例如，各个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘层PAS1可以布置于过孔层VIA、堤图案BP1、BP2以及多个电极RME上。第一绝缘层PAS1可以布置为在过孔层VIA上覆盖多个电极RME和堤图案BP1、BP2。并且，第一绝缘层PAS1在子区域SA中也可以不布置于在第二方向DR2上相邻的电极RME所隔开的分离部ROP。第一绝缘层PAS1可以在保护多个电极RME的同时使彼此不同的电极RME相互绝缘。并且，第一绝缘层PAS1也可以防止布置于其上的发光元件ED与其他部件直接接触而损伤。
在示例性的实施例中，第一绝缘层PAS1可以以其上表面的一部分在沿第一方向DR1彼此隔开的电极RME之间凹陷的方式具有阶梯差。在第一绝缘层PAS1的形成有阶梯差的上表面布置有发光元件ED，并且在发光元件ED与第一绝缘层PAS1之间也可以形成有空间。
第一绝缘层PAS1可以包括暴露各个电极RME的上表面的一部分的多个接触部CT1、CT2。多个接触部CT1、CT2可以贯通第一绝缘层PAS1，并且后文所述的第一连接电极CNE1和第二连接电极CNE2可以分别与通过接触部CT1、CT2暴露的电极RME接触。
堤BNL可以布置在第一绝缘层PAS1上。堤BNL可以在平面图上包括沿第一方向DR1及第二方向DR2延伸的部分而布置为格子型图案，并且跨过各子像素SPXn的边界而布置，从而区分相邻的子像素SPXn。并且，堤BNL可以布置为包围发光区域EMA及子区域SA，并且由堤BNL划分并开口的区域可以分别是发光区域EMA和子区域SA。
堤BNL可以具有预定高度，在若干实施例中，堤BNL的上表面的高度可以高于堤图案BP1、BP2的上表面的高度，并且堤BNL的厚度可以等于或大于堤图案BP1、BP2的厚度。然而，并不限于此，堤BNL的上表面的高度也可以等于或小于堤图案BP1及BP2的上表面的高度，堤BNL的厚度也可以小于堤图案BP1及BP2的厚度。堤BNL可以防止在显示装置10的制造工艺中的喷墨印刷工艺中墨溢出到邻近的子像素SPXn。堤BNL可以防止按不同的子像素SPXn而分散有不同的发光元件ED的墨之间彼此混合。堤BNL可以与堤图案BP1、BP2相同地包括聚酰亚胺，但不限于此。
多个发光元件ED可以布置于第一绝缘层PAS1上。发光元件ED可以包括在平行于基板SUB的上表面的方向上布置的多个层。显示装置10的发光元件ED可以以延伸的一方向与基板SUB平行的方式布置，并且包括于发光元件ED的多个半导体层可以沿与基板SUB的上表面平行的方向依次地布置。然而，并不限于此。根据情况，在发光元件ED具有不同的结构的情况下，多个层也可以沿垂直于基板SUB的方向布置。
多个发光元件ED可以布置于堤图案BP1、BP2之间，或者彼此不同的电极RME上。发光元件ED中的一部分可以布置在第一堤图案BP1与第二堤图案BP2之间，另一部分可以布置在另一第一堤图案BP1与第二堤图案BP2之间。根据一实施例，发光元件ED可以包括布置在布置于右侧的第一堤图案BP1与第二堤图案BP2之间的第一发光元件ED1和布置在布置于左侧的第一堤图案BP1与第二堤图案BP2之间的第二发光元件ED2。第一发光元件ED1可以布置在第一电极RME1和第三电极RME3上，第二发光元件ED2可以布置在第一电极RME1及第二电极RME2上。第一发光元件ED1可以在相应子像素SPXn的发光区域EMA邻近于右侧而布置，第二发光元件ED2可以在相应子像素SPXn的发光区域EMA邻近于左侧而布置。然而，各个发光元件ED并非按布置于发光区域EMA的位置而区分，而是可以按与后述的连接电极CNE之间的连接关系而区分。对于各个发光元件ED而言，根据连接电极CNE的布置结构，两端部接触的连接电极CNE可以彼此不同，根据接触的连接电极CNE的种类，可以区分为彼此不同的发光元件ED。
发光元件ED可以与连接电极CNE1、CNE2、CNE3接触而电连接。由于半导体层的一部分在发光元件ED的延伸的一方向侧端部面暴露，因此暴露的所述半导体层可以与连接电极CNE接触。第一发光元件ED1的一端部可以与第一连接电极CNE1接触，并且另一端部可以与第三连接电极CNE3的一部分(第3-1延伸部CN_E1)接触。第二发光元件ED2的一端部可以与第二连接电极CNE2接触，并且另一端部可以与第三连接电极CNE3的另一部分(第3-2延伸部CN_E2)接触。各个发光元件ED可以通过连接电极CNE与电极RME及过孔层VIA下部的导电层电连接，并且可以被施加电信号而发出特定波长带的光。
第二绝缘层PAS2可以布置在多个发光元件ED及第一绝缘层PAS1上。第二绝缘层PAS2可以在堤图案BP1及BP2之间沿第二方向DR2延伸而布置在多个发光元件ED上。第二绝缘层PAS2可以布置为部分地包围发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端部。第二绝缘层PAS2可以在平面图上在各个子像素SPXn内形成线型或岛型图案。第二绝缘层PAS2可以保护发光元件ED，同时在显示装置10的制造工艺中固定发光元件ED。并且，第二绝缘层PAS2也可以布置为填充发光元件ED与该发光元件ED下部的第一绝缘层PAS1之间的空间。第二绝缘层PAS2中的一部分可以布置于堤BNL上部及子区域SA，但不限于此。第二绝缘层PAS2中的布置于子区域SA的部分可以不布置在第一接触部CT1、第二接触部CT2及分离部ROP。
多个连接电极CNE1、CNE2、CNE3可以包括作为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2以及作为第三类型连接电极的第三连接电极CNE3。
第一连接电极CNE1可以具有沿第二方向DR2延伸的形状，并且布置于第一电极RME1上。第一连接电极CNE1中布置于第二堤图案BP2上的部分可以与第一电极RME1重叠，并且可以从此开始沿第二方向DR2延伸，从而越过堤BNL而布置到位于发光区域EMA上侧的子区域SA。第一连接电极CNE1可以在子区域SA中通过第一接触部CT1而与第一电极RME1及第一导电图案CDP1中的至少一个接触。
第二连接电极CNE2可以具有沿第二方向DR2延伸的形状并布置于第二电极RME2上。第二连接电极CNE2中布置于第一堤图案BP1上的部分可以与第二电极RME2重叠，并且可以从此开始沿第二方向DR2延伸，从而越过堤BNL而布置到位于发光区域EMA上侧的子区域SA。第二连接电极CNE2可以在子区域SA中通过第二接触部CT2而与第二电压布线VL2接触。
第三连接电极CNE3可以布置为与第一电极RME1及第三电极RME3重叠。具体而言，第三连接电极CNE3可以包括沿第二方向DR2延伸的第三延伸部CN_E1、CN_E2以及连接第三延伸部CN_E1、CN_E2的第一连接部CN_B1。第3-1延伸部CN_E1在发光区域EMA内布置于第三电极RME3上，第3-2延伸部CN_E2在发光区域EMA内布置于第一电极RME1上。第一连接部CN_B1可以在布置于发光区域EMA的下侧的堤BNL上沿第一方向DR1延伸而连接第3-1延伸部CN_E1及第3-2延伸部CN_E2。第三连接电极CNE3可以布置在发光区域EMA及堤BNL上，并且可以不与第三电极RME3连接。第三连接电极CNE3可以是不与其他布线或电极连接的浮置状态。第三连接电极CNE3可以传递通过发光元件ED施加的信号。第一发光元件ED1和第二发光元件ED2可以仅通过第三连接电极CNE3串联连接。
第三绝缘层PAS3布置在第三连接电极CNE3、第一绝缘层PAS1及第二绝缘层PAS2上。第三绝缘层PAS3以覆盖第三连接电极CNE3的方式布置，从而将第三连接电极CNE3与邻近的第一连接电极CNE1及第二连接电极CNE2绝缘。第一连接电极CNE1和第二连接电极CNE2可以布置在第三绝缘层PAS3上。
虽然未通过附图图示，但是在第三绝缘层PAS3、第一连接电极CNE1及第二连接电极CNE2上还可以布置有绝缘层。所述绝缘层可以起到保护布置于基板SUB上的部件免受外部环境的影响的功能。上述的第一绝缘层PAS1、第二绝缘层PAS2及第三绝缘层PAS3可以包括无机物绝缘性物质或有机物绝缘性物质。
另外，第一连接电极CNE1可以在第一接触部CT1与作为第三导电层的第一导电图案CDP1直接接触。第二连接电极CNE2可以在第二接触部CT2与作为第三导电层的第二电压布线VL2直接接触。
再次参照图4及图6，在第一接触部CT1中，在层间绝缘层IL上布置有第一导电图案CDP1，在第一导电图案CDP1上布置有钝化层PVX和过孔层VIA。在过孔层VIA上布置有第一电极RME1。在第一电极RME1布置有使下部的第一导电图案CDP1暴露的第一开口部RH1。第一开口部RH1是形成于第一电极RME1的孔(hole)，可以通过第一开口部RH1使布置于下部的过孔层VIA、钝化层PVX及第一导电图案CDP1暴露。第一开口部RH1可以与第一连接电极CNE1重叠。
在第一电极RME1上布置有第一绝缘层PAS1，在第一绝缘层PAS1上布置有第一连接电极CNE1。第一绝缘层PAS1完全覆盖第一电极RME1，使得第一电极RME1不暴露。第一连接电极CNE1通过贯通第一电极RME1的第一开口部RH1、钝化层PVX、过孔层VIA及第一绝缘层PAS1的第一接触部CT1连接到第一导电图案CDP1。第一连接电极CNE1沿第一绝缘层PAS1的侧面、过孔层VIA的侧面及钝化层PVX的侧面延伸而与第一导电图案CDP1的上表面直接接触。
在第二接触部CT2中，也可以在第二电极RME2形成第二开口部RH2，从而使第二连接电极CNE2直接连接到第二电压布线VL2。第二连接电极CNE2可以沿第一绝缘层PAS1的侧面、过孔层VIA的侧面及钝化层PVX的侧面延伸而与第二电压布线VL2的上表面直接接触。开口部RH1、RH2的大小可以构成为大于接触部CT1、CT2的大小，从而使连接电极CNE1、CNE2与第三导电层之间的连接变得容易。
在一实施例中，可以在第一电极RME1形成第一开口部RH1，在第二电极RME2形成第二开口部RH2，从而将第一连接电极CNE1直接连接到第一导电图案CDP1，并将第二连接电极CNE2直接连接到第二电压布线VL2。电极RME1、RME2可以使用电阻低且反射率高的金属(例如，铝)。铝与氧反应而形成氧化膜。在连接电极CNE1、CNE2通过电极RME1、RME2分别与作为第三导电层的第一导电图案CDP1或第二电压布线VL2连接的情况下，由于在电极RME1、RME2的表面形成的氧化膜，接触电阻可能会变大。据此，可能发生亮度的降低及暗点。在本发明中，可以在第一电极RME1形成第一开口部RH1，在第二电极RME2形成第二开口部RH2，从而将第一连接电极CNE1直接连接到第一导电图案CDP1，并将第二连接电极CNE2直接连接到第二电压布线VL2。因此，可以通过减小连接电极CNE1、CNE2与第三导电层(即，第一导电图案CDP1或第二电压布线VL2)之间的接触电阻而减少亮度的降低及暗点的发生。
在一实施例中，作为第三导电层的第二电压布线VL2及第一导电图案CDP1可以构成为三层结构。具体而言，第三导电层可以包括第一层MT1、布置于第一层MT1上的第二层MT2及布置于第二层MT2上的第三层MT3。第一层MT1可以利用钛构成，第二层MT2可以利用铜构成，第三层MT3可以包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、钌(Ru)、铬(Cr)、钼(Mo)及钴(Co)中的至少一种。例如，第三导电层可以构成为钛/铜/钛的三层结构。
在第三导电层构成为钛层/铜层的两层的情况下，在最上部布置有铜层。若铜层暴露，则当电极RME的湿式蚀刻时容易被蚀刻液腐蚀。在一实施例中，作为第三导电层的第二电压布线VL2及第一导电图案CDP1可以通过在第二层MT2的铜层上形成第三层MT3来防止第二层MT2的铜层被腐蚀。
在另一实施例中，第三导电层还可以包括布置于第三层MT3上的第四层MT4，从而构成为四层结构。第四层MT4可以是铟锡氧化物(ITO)或铜。例如，第三导电层可以是钛/铜/钛/铟锡氧化物的四层结构，或者是钛/铜/钛/铜的四层结构。在第四层MT4是铟锡氧化物的情况下，当第三导电层形成于垫部时，垫部的设计可以变得容易。在第四层MT4是铜的情况下，在将第三导电层一并腐蚀时可以防止第三层MT3的轮廓(profile)劣化。
图9是示出根据一实施例的发光元件的立体图。
参照图9，发光元件ED可以是发光二极管(Light Emitting diode)，具体而言，发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位的大小且利用无机物构成的无机发光二极管。若彼此对向的两个电极之间沿特定方向形成电场，则发光元件ED可以在形成极性的所述两个电极之间对齐。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等形状。但是，发光元件ED的形态并不限于此，发光元件ED可以具有正六面体、长方体、六角柱形等多角柱的形状，或者可以具有沿一方向延伸且外表面局部地倾斜的形状等的多种形态。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)杂质的半导体层。半导体层可以传递从外部的电源施加的电信号而发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有AlxGayIn(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可以是掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。掺杂到第一半导体层31的n型掺杂剂可以是Si、Ge、Se、Sn等。
第二半导体层32将发光层36夹设在之间而布置于第一半导体层31上。第二半导体层32可以是p型半导体，第二半导体层32可以包括具有AlxGayIn(1-x-y)N(在此，0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可以是掺杂为p型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。掺杂到第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
另外，在附图中图示了第一半导体层31和第二半导体层32利用一个层构成的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，包覆层(Clad layer)或拉伸应变障碍减小(TSBR：Tensile strainbarrier reducing)层。
发光层36布置于第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)与阱层(Well layer)相互交替地层叠多个的结构。发光层36可以根据通过第一半导体层31及第二半导体层32施加的电信号而通过电子-空穴对的结合来发光。发光层36可以包括AlGaN、AlGaInN等物质。尤其，在发光层36为量子层与阱层交替层叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN等物质，阱层可以包括诸如GaN或AlInN等物质。
发光层36也可以是带隙(Band gap)能量较大的种类的半导体物质和带隙能量较小的半导体物质相互交替层叠的结构，并且，根据发光的波长带，也可以包括其他III族至V族半导体物质。发光层36发出的光并不限于蓝色波长带的光，根据情况也可以发出红色及绿色波长带的光。
电极层37可以是欧姆(Ohmic)接触电极。然而，并不限于此，也可以是肖特基(Schottky)接触电极。发光元件ED可以包括一个以上的电极层37，但不限于此，电极层37也可以省略。
当在显示装置10中发光元件ED与电极或连接电极电连接时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO及ITZO中的至少一种。
绝缘膜38布置为包围上述的多个半导体层及电极层的外表面。例如，绝缘膜38可以布置为至少包围发光层36的外表面，并且可以形成为暴露发光元件ED的长度方向上的两端部。并且，在与发光元件ED的至少一端部邻近的区域中，绝缘膜38的截面上的上表面也可以圆滑地形成。
绝缘膜38可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)等。附图中例示了绝缘膜38形成为单层的情形，但不限于此，在若干实施例中，绝缘膜38也可以形成为层叠多个层的多层结构。
绝缘膜38可以执行保护上述的部件的功能。绝缘膜38可以防止在与向发光元件ED传递电信号的电极直接接触的情况下可能在发光层36发生的电短路。并且，绝缘膜38可以防止发光元件ED的发光效率的降低。
并且，绝缘膜38的外表面可以被表面处理。发光元件ED可以以分散在预定的墨内的状态被喷射到电极上并对齐。在此，为了保持发光元件ED与墨内的邻近的其他发光元件ED分散而不聚集的状态，绝缘膜38的表面可以进行疏水性或亲水性处理。
在根据一实施例的显示装置10中，第一接触部CT1及第二接触部CT2的结构可以多样地进行变更。以下，进一步参照其他附图，对显示装置10的其他实施例进行说明。
图10是示出根据另一实施例的显示装置的一子像素的平面图。图11是沿图10的Q4-Q4'线及Q5-Q5'线截取的剖视图。
参照图10及图11，一子像素SPXn可以包括电极RME1、RME2、连接电极CNE1、CNE2及第三导电层，连接电极CNE1、CNE2可以与第三导电层直接接触。与上述的图4至图8的实施例的差异在于，电极RME1、RME2直接接触于第三导电层。以下，针对相同构成省略说明，并针对具有差异的构成进行说明。
在第一接触部CT1中，在层间绝缘层IL上布置有第一导电图案CDP1，并且在第一导电图案CDP1上布置有钝化层PVX和过孔层VIA。在过孔层VIA上布置有第一电极RME1。在第一电极RME1上布置有第一绝缘层PAS1，并且在第一绝缘层PAS1上布置有第一连接电极CNE1。
第一接触部CT1贯通钝化层PVX、过孔层VIA及第一绝缘层PAS1而暴露第一导电图案CDP1。第一电极RME1可以通过第一接触部CT1而接触于第一导电图案CDP1的一区域。第一电极RME1可以沿钝化层PVX及过孔层VIA的侧面延伸到第一导电图案CDP1的上表面，从而直接接触于第一导电图案CDP1的上表面。第一电极RME1与第一接触部CT1的至少一部分重叠，使得第一电极RME1接触于第一导电图案CDP1的上表面中的至少一区域，并且不接触于剩余区域而暴露第一导电图案CDP1的上表面。
第一连接电极CNE1可以通过第一接触部CT1而接触于第一电极RME1及第一导电图案CDP1。在第一导电图案CDP1的一区域上，第一连接电极CNE1和第一电极RME1可以彼此重叠，并且在第一导电图案CDP1的剩余区域上，第一连接电极CNE1和第一电极RME1可以不重叠。第一连接电极CNE1在与第一电极RME1重叠的区域中沿第一绝缘层PAS1的侧面及第一电极RME1的上表面延伸，从而直接接触于第一电极RME1。第一连接电极CNE1可以在不与第一电极RME1重叠的区域中沿第一绝缘层PAS1的侧面、过孔层VIA的侧面及钝化层PVX的侧面延伸，从而直接接触于第一导电图案CDP1。
第一连接电极CNE1可以与整个第一接触部CT1重叠，从而一部分与第一电极RME1直接接触，剩余部分与第一导电图案CDP1直接接触。因此，即使在第一电极RME1的上部形成氧化膜，第一连接电极CNE1也会与第一导电图案CDP1直接接触，从而能够减小第一连接电极CNE1与第一导电图案CDP1之间的接触电阻。
在第二接触部CT2中，在层间绝缘层IL上布置有第二电压布线VL2，并且在第二电压布线VL2上布置有钝化层PVX和过孔层VIA。在过孔层VIA上布置有第二电极RME2。在第二电极RME2上布置有第一绝缘层PAS1，并且在第一绝缘层PAS1上布置有第二连接电极CNE2。
第二接触部CT2贯通钝化层PVX、过孔层VIA及第一绝缘层PAS1而暴露第二电压布线VL2。第二电极RME2可以通过第二接触部CT2接触于第二电压布线VL2的一区域。第二电极RME2可以沿钝化层PVX及过孔层VIA的侧面延伸到第二电压布线VL2的上表面，从而直接接触于第二电压布线VL2的上表面。第二电极RME2与第二接触部CT2的至少一部分重叠，使得第二电极RME2接触于第二电压布线VL2的上表面的至少一区域，并且不接触于剩余区域而暴露第二电压布线VL2的上表面。
第二连接电极CNE2可以通过第二接触部CT2而接触于第二电极RME2及第二电压布线VL2。第二连接电极CNE2在与第二电极RME2重叠的区域沿第一绝缘层PAS1的侧面及第二电极RME2的上表面延伸，从而直接接触于第二电极RME2。第二连接电极CNE2可以在不与第二电极RME2重叠的区域中沿第一绝缘层PAS1的侧面、过孔层VIA的侧面及钝化层PVX的侧面延伸，从而直接接触于第二电压布线VL2。
第二连接电极CNE2可以与整个第二接触部CT2重叠，从而一部分与第二电极RME2直接接触，剩余部分与第二电压布线VL2直接接触。因此，即使在第二电极RME2的上部形成氧化膜，第二连接电极CNE2也会与第二电压布线VL2直接接触，从而能够减小第二连接电极CNE2与第二电压布线VL2之间的接触电阻。
图12是示出根据又一实施例的显示装置的一子像素的平面图。图13是沿图12的Q6-Q6'线及Q7-Q7'线截取的剖视图。
参照图12及图13，一子像素SPXn可以包括电极RME1、RME2、连接电极CNE1、CNE2及第三导电层，连接电极CNE1、CNE2可以与第三导电层直接接触。与上述的图4至图11的实施例的差异在于，电极RME1、RME2与第三导电层以及连接电极CNE1、CNE2与第三导电层在彼此不同的接触部接触。以下，针对相同构成省略说明，并针对具有差异的构成进行说明。
第一连接电极CNE1与第三导电层在第一接触部CT1连接，第一电极RME1与第三导电层在第三接触部CT3连接。第一接触部CT1与第三接触部CT3在第一方向DR1上彼此隔开而布置。第一电极RME1与第一接触部CT1不重叠，并且第一连接电极CNE1与第三接触部CT3不重叠而布置。
在第一接触部CT1中，在层间绝缘层IL上布置有作为第三导电层的第一导电图案CDP1，在第一导电图案CDP1上布置有钝化层PVX和过孔层VIA。在过孔层VIA上布置有第一绝缘层PAS1，在第一绝缘层PAS1上布置有第一连接电极CNE1。第一接触部CT1贯通钝化层PVX、过孔层VIA及第一绝缘层PAS1而暴露第一导电图案CDP1。第一连接电极CNE1可以通过第一接触部CT1而接触于第一导电图案CDP1。第一连接电极CNE1可以沿钝化层PVX、过孔层VIA及第一绝缘层PAS1的侧面而延伸到第一导电图案CDP1的上表面，从而直接接触于第一导电图案CDP1的上表面。
在第三接触部CT3中，在层间绝缘层IL上布置有作为第三导电层的第一导电图案CDP1，并且在第一导电图案CDP1上布置有钝化层PVX和过孔层VIA。在过孔层VIA上布置有第一电极RME1，并且在第一电极RME1上布置有第一绝缘层PAS1。第三接触部CT3贯通钝化层PVX及过孔层VIA而暴露第一导电图案CDP1。第一电极RME1可以通过第三接触部CT3而接触于第一导电图案CDP1。第一电极RME1可以沿钝化层PVX及过孔层VIA的侧面而延伸到第一导电图案CDP1的上表面，从而直接接触于第一导电图案CDP1的上表面。第一绝缘层PAS1完全覆盖第一电极RME1。
在第一接触部CT1及第三接触部CT3中，第一连接电极CNE1与第一电极RME1可以彼此不重叠。第一连接电极CNE1可以通过第一接触部CT1而接触于第三导电层，并且第一电极RME1可以通过第三接触部CT3而接触于第三导电层。因此，由于在第一连接电极CNE1与第三导电层之间不布置第一电极RME1，从而可以减小第一连接电极CNE1与第一导电图案CDP1之间的接触电阻。
在第二接触部CT2中，在层间绝缘层IL上布置有作为第三导电层的第二电压布线VL2，在第二电压布线VL2上布置有钝化层PVX和过孔层VIA。在过孔层VIA上布置有第一绝缘层PAS1，在第一绝缘层PAS1上布置有第二连接电极CNE2。第二接触部CT2贯通钝化层PVX、过孔层VIA及第一绝缘层PAS1而暴露第二电压布线VL2。第二连接电极CNE2可以通过第二接触部CT2而接触于第二电压布线VL2。第二连接电极CNE2可以沿钝化层PVX、过孔层VIA及第一绝缘层PAS1的侧面延伸到第二电压布线VL2的上表面，从而直接接触于第二电压布线VL2的上表面。
在第四接触部CT4中，在层间绝缘层IL上布置有作为第三导电层的第二电压布线VL2，在第二电压布线VL2上布置有钝化层PVX和过孔层VIA。在过孔层VIA上布置有第二电极RME2，在第二电极RME2上布置有第一绝缘层PAS1。第四接触部CT4贯通钝化层PVX及过孔层VIA而暴露第二电压布线VL2。第二电极RME2可以通过第四接触部CT4而接触于第二电压布线VL2。第二电极RME2可以沿钝化层PVX及过孔层VIA的侧面延伸到第二电压布线VL2的上表面，从而直接接触于第二电压布线VL2的上表面。第一绝缘层PAS1完全覆盖第二电极RME2。
在第二接触部CT2及第四接触部CT4中，第二连接电极CNE2与第二电极RME2可以不重叠。第二连接电极CNE2可以通过第二接触部CT2而接触于第三导电层，并且第二电极RME2可以通过第四接触部CT4而接触于第三导电层。因此，由于在第二连接电极CNE2与第三导电层之间不布置第二电极RME2，从而可以减小第二连接电极CNE2与第二电压布线VL2之间的接触电阻。
图14是示出根据又一实施例的显示装置的一子像素的平面图。图15是沿图14的Q8-Q8'线及Q9-Q9'线截取的剖视图。
参照图14及图15，一子像素SPXn可以包括电极RME1、RME2、连接电极CNE1、CNE2及第三导电层。与上述的图4至图13的实施例的差异在于，在电极RME1、RME2与第三导电层之间以及连接电极CNE1、CNE2与第三导电层之间布置有桥接层。以下，针对相同构成省略说明，并针对具有差异的构成进行说明。
第一电极RME1可以在电极接触孔CTD1、CTD2分别与第三导电层连接。在第1-1电极接触孔CTD1，第一电极RME1可以连接到第一电压布线VL1，在第1-2电极接触孔CTD2，第一电极RME1可以连接到第一导电图案CDP1。第二电极RME2(或第三电极)可以在第二接触部CT2连接到第三导电层。虽然在上述的图4中，第二电极RME2在第二电极接触孔CTS与第三导电层连接，但是在本实施例中，第二电极RME2可以在第二接触部CT2与第二连接电极CNE2一同连接到第三导电层，并且第二电极接触孔CTS可以省略。第一连接电极CNE1可以在第一接触部CT1连接到第三导电层，第二连接电极CNE2可以在第二接触部CT2连接到第三导电层。
在一实施例中，在第1-1电极接触孔CTD1、第1-2电极接触孔CTD2、第一接触部CT1及第二接触部CT2可以布置有桥接层BMTL1、BMTL2、BMTL3。桥接层BMTL1、BMTL2、BMTL3可以分别布置成岛形状，从而能够减小电极RME与第三导电层之间及连接电极CNE与第三导电层之间的接触电阻。桥接层BMTL1、BMTL2、BMTL3可以包括第一桥接层BMTL1、第二桥接层BMTL2及第三桥接层BMTL3。第一桥接层BMTL1可以布置在第1-1电极接触孔CTD1，并且布置在第一电极RME1与第三导电层(例如，第一电压布线)之间。第一桥接层BMTL1可以不与第一连接电极CNE1重叠，并且可以不与堤BNL重叠。第二桥接层BMTL2可以布置在第一接触部CT1及第1-2电极接触孔CTD2，并且可以布置在第一电极RME1与第三导电层(例如，第一导电图案CDP1)之间以及第一连接电极CNE1与第三导电层之间。第二桥接层BMTL2可以与第一连接电极CNE1重叠，并且至少一部分可以与堤BNL重叠。第三桥接层BMTL3可以布置在第二接触部CT2，并且可以布置在第二电极RME2与第三导电层(例如，第二电压布线VL2)之间。
由于第一接触部CT1的截面结构和第二接触部CT2的截面结构彼此相似，并且第1-1电极接触孔CTD1的截面结构和第1-2电极接触孔CTD2的截面结构彼此相似，因此图15举例图示了第1-1电极接触孔CTD1和第一接触部CT1的截面。
参照图15，在第1-1电极接触孔CTD1中，在层间绝缘层IL上布置有作为第三导电层的第一电压布线VL1，在第一电压布线VL1上布置有钝化层PVX及过孔层VIA。第1-1电极接触孔CTD1贯通钝化层PVX及过孔层VIA而暴露第一电压布线VL1。在过孔层VIA及第一电压布线VL1上布置有第一桥接层BMTL1。第一桥接层BMTL1可以沿过孔层VIA及钝化层PVX延伸到第一电压布线VL1，从而直接接触于第一电压布线VL1的上表面。
在过孔层VIA及第一桥接层BMTL1上布置有第一电极RME1。第一电极RME1可以覆盖第一桥接层BMTL1并直接接触于第一桥接层BMTL1的上表面。第一电极RME1通过第一桥接层BMTL1而连接到第一电压布线VL1。在过孔层VIA及第一电极RME1上可以布置有第一绝缘层PAS1而覆盖第一电极RME1。第一桥接层BMTL1可以布置在第一电极RME1与第一电压布线VL1之间，从而减小第一电极RME1与第一电压布线VL1之间的接触电阻。
在第一接触部CT1中，在层间绝缘层IL上布置有作为第三导电层的第一导电图案CDP1，在第一导电图案CDP1上布置有钝化层PVX及过孔层VIA。在过孔层VIA及第一导电图案CDP1上布置有第二桥接层BMTL2。第二桥接层BMTL2可以通过第一接触部CT1而沿过孔层VIA及钝化层PVX延伸到第一导电图案CDP1，从而直接接触于第一导电图案CDP1的上表面。
在过孔层VIA及第二桥接层BMTL2上布置有第一电极RME1。第一电极RME1可以覆盖第二桥接层BMTL2并直接接触于第二桥接层BMTL2的上表面。第一电极RME1可以通过第二桥接层BMTL2连接到第一导电图案CDP1，并且与第一连接电极CNE1连接。在第一电极RME1布置有使下部的第二桥接层BMTL2暴露的第一开口部RH1。第一开口部RH1是形成于第一电极RME1的孔，并且可以通过第一开口部RH1使布置在下部的第二桥接层BMTL2暴露。
在过孔层VIA及第一电极RME1上可以布置有第一绝缘层PAS1而覆盖第一电极RME1。第一绝缘层PAS1通过第一接触部CT1使下部的第二桥接层BMTL2暴露。在第一绝缘层PAS1及第二桥接层BMTL2上布置有第一连接电极CNE1。第一连接电极CNE1可以沿第一绝缘层PAS1的侧面延伸，从而直接接触于第二桥接层BMTL2的上表面。第一连接电极CNE1通过第二桥接层BMTL2与第一导电图案CDP1连接。第二桥接层BMTL2可以布置于第一连接电极CNE1与第一导电图案CDP1之间，从而减小第一连接电极CNE1与第一导电图案CDP1之间的接触电阻。
以上参照附图说明了本发明的实施例，但在本发明所属技术领域中具有普通知识的人员可以理解的是，可以在不改变本发明的其技术思想或者必要特征的情况下以其他具体形态实施。因此，以上记载的实施例应当理解为在所有方面均为示例性的，而不是限定性的。

Claims (10)

1.一种显示装置，包括：
导电层，布置于基板上；
过孔层，布置于所述导电层上；
第一电极及第二电极，在所述过孔层上沿一方向延伸并且彼此隔开；
第一绝缘层，布置于所述第一电极及所述第二电极上；
多个发光元件，布置于所述第一绝缘层上，一端部布置于所述第一电极上，另一端部布置于所述第二电极上；以及
第一连接电极及第二连接电极，布置在所述第一绝缘层上，并且所述第一连接电极与所述第一电极重叠，所述第二连接电极与所述第二电极重叠，
其中，所述第一连接电极和所述第二连接电极分别通过接触部接触于所述导电层。
2.根据权利要求1所述的显示装置，其中，
所述导电层包括连接到晶体管的导电图案及电压布线，
所述接触部包括使所述导电图案暴露的第一接触部以及使所述电压布线暴露的第二接触部，
所述第一连接电极通过所述第一接触部接触于所述导电图案，所述第二连接电极通过所述第二接触部接触于所述电压布线。
3.根据权利要求2所述的显示装置，其中，
所述第一电极包括与所述第一连接电极重叠并与所述第一接触部重叠的第一开口部，所述第二电极包括与所述第二连接电极重叠并与所述第二接触部重叠的第二开口部，
所述第一连接电极通过所述第一接触部及所述第一开口部接触于所述导电图案，所述第二连接电极通过所述第二接触部及所述第二开口部接触于所述电压布线。
4.根据权利要求2所述的显示装置，其中，
所述第一电极通过所述第一接触部接触于所述导电图案的一区域，并且所述第一连接电极通过所述第一接触部接触于所述第一电极及所述导电图案的剩余区域，
所述第二电极通过所述第二接触部接触于所述电压布线的一区域，并且所述第二连接电极通过所述第二接触部接触于所述第二电极及所述电压布线的剩余区域。
5.根据权利要求2所述的显示装置，其中，
所述接触部包括暴露所述导电图案并与所述第一接触部隔开的第三接触部以及暴露所述电压布线并与所述第二接触部隔开的第四接触部，
所述第一连接电极通过所述第一接触部接触于所述导电图案，所述第一电极通过所述第三接触部接触于所述导电图案，所述第二连接电极通过所述第二接触部接触于所述电压布线，所述第二电极通过所述第四接触部接触于所述电压布线，
在所述第一接触部或所述第三接触部，所述第一连接电极与所述第一电极不重叠，并且在所述第二接触部或所述第四接触部，所述第二连接电极与所述第二电极不重叠。
6.一种显示装置，包括：
导电层，布置于基板上；
过孔层，布置于所述导电层上；
桥接层，布置于所述过孔层及所述导电层上，并且接触于所述导电层；
第一电极及第二电极，在所述过孔层及所述桥接层上沿一方向延伸并且彼此隔开；
第一绝缘层，布置于所述第一电极及所述第二电极上；
多个发光元件，布置于所述第一绝缘层上，一端部布置于所述第一电极上，另一端部布置于所述第二电极上；以及
第一连接电极及第二连接电极，布置在所述第一绝缘层上，并且所述第一连接电极与所述第一电极重叠，所述第二连接电极与所述第二电极重叠，
其中，所述第一电极通过第一电极接触孔接触于所述桥接层中的一个，所述第一连接电极通过第一接触部接触于所述桥接层中的另一个。
7.根据权利要求6所述的显示装置，其中，
所述导电层包括连接到晶体管的导电图案及电压布线，
所述桥接层包括与所述第一连接电极不重叠的第一桥接层以及与所述第一连接电极重叠的第二桥接层，
所述电压布线与所述第一桥接层接触，所述导电图案与所述第二桥接层接触，
所述第一电极与所述第一桥接层接触而连接于所述电压布线，所述第一连接电极与所述第二桥接层接触而连接于所述导电图案。
8.根据权利要求7所述的显示装置，其中，还包括：
钝化层，布置于所述导电层与所述过孔层之间，
其中，所述第一电极接触孔贯通所述过孔层及所述钝化层而使所述电压布线暴露，所述第一接触部贯通所述过孔层及所述钝化层而使所述导电图案暴露。
9.根据权利要求7所述的显示装置，其中，还包括：
堤，划分布置有所述发光元件的发光区域与在所述一方向上与所述发光区域隔开的子区域，
其中，所述第一桥接层与所述堤不重叠，并且所述第二桥接层的至少一部分与所述堤重叠。
10.根据权利要求7所述的显示装置，其中，
所述第一电极包括与所述第一连接电极重叠且与所述第一接触部重叠的第一开口部，
所述第一连接电极通过所述第一接触部及所述第一开口部与所述第二桥接层接触，
所述第一电极通过所述第二桥接层连接于所述第一连接电极及所述导电图案。
CN202210167140.2A 2021-03-10 2022-02-23 显示装置 Pending CN115084195A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210031121A KR20220127396A (ko) 2021-03-10 2021-03-10 표시 장치
KR10-2021-0031121 2021-03-10

Publications (1)

Publication Number Publication Date
CN115084195A true CN115084195A (zh) 2022-09-20

Family

ID=83194065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210167140.2A Pending CN115084195A (zh) 2021-03-10 2022-02-23 显示装置

Country Status (3)

Country Link
US (1) US20220293671A1 (zh)
KR (1) KR20220127396A (zh)
CN (1) CN115084195A (zh)

Also Published As

Publication number Publication date
KR20220127396A (ko) 2022-09-20
US20220293671A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
EP4276902A1 (en) Display device
EP4047660A1 (en) Display device
US20230187584A1 (en) Display device
CN115084195A (zh) 显示装置
CN219979570U (zh) 显示装置
US20230282774A1 (en) Display device and method of fabricating the same
US20230261142A1 (en) Display device
CN220383494U (zh) 显示装置
EP4340027A1 (en) Display device
EP4109571A1 (en) Display device
US20220199598A1 (en) Display device
US20220302235A1 (en) Display device
EP4181198A1 (en) Display device
CN115701248A (zh) 显示装置
CN116805636A (zh) 显示装置
KR20230112771A (ko) 표시 장치 및 그 제조 방법
CN116666414A (zh) 显示装置
KR20230120152A (ko) 표시 장치
KR20230092055A (ko) 표시 장치
CN116544258A (zh) 显示设备
KR20220113566A (ko) 표시 장치
CN115996597A (zh) 显示装置
KR20240050554A (ko) 표시 장치
CN116314235A (zh) 显示装置
KR20220034267A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination