KR20220009528A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220009528A
KR20220009528A KR1020200087463A KR20200087463A KR20220009528A KR 20220009528 A KR20220009528 A KR 20220009528A KR 1020200087463 A KR1020200087463 A KR 1020200087463A KR 20200087463 A KR20200087463 A KR 20200087463A KR 20220009528 A KR20220009528 A KR 20220009528A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
alignment
disposed
emitting device
Prior art date
Application number
KR1020200087463A
Other languages
English (en)
Inventor
임백현
이정환
이희근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200087463A priority Critical patent/KR20220009528A/ko
Priority to CN202110709173.0A priority patent/CN113948504A/zh
Priority to US17/377,268 priority patent/US12125834B2/en
Publication of KR20220009528A publication Critical patent/KR20220009528A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 제1 기판, 제1 기판 상에 배치된 제1 도전 패턴, 제1 전압 배선 및 제2 전압 배선, 제1 도전 패턴과 제2 전압 배선 상에 배치된 절연막, 절연막 상에 배치되며 길이 방향이 제1 방향을 향하도록 배치된 복수의 제1 발광 소자, 절연막 상에 배치되고 절연막을 관통하는 제1 컨택홀을 통해 제1 도전 패턴과 연결되며, 제1 전압 배선과 중첩하는 제1 전극, 및 절연막 상에 배치되고 절연막을 관통하는 제2 컨택홀을 통해 제2 전압 배선과 연결된 제2 전극을 포함하되, 복수의 제1 발광 소자는 제1 방향과 교차하는 제2 방향을 따라 배열되며, 각 제1 발광 소자의 길이 방향의 제1 단부의 측면은 제1 전극에 접촉하고, 각 제1 발광 소자의 길이 방향의 제2 단부의 측면은 제2 전극에 접촉하고, 제1 전극에서, 제1 도전 패턴과 중첩하는 영역의 상면 및 제1 전압 배선과 중첩하는 영역의 상면은 동일 평면상에 위치한다.

Description

표시 장치 및 표시 장치의 제조 방법 {DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 정렬 전극이 생략되며 발광 소자의 정렬도가 개선된 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 발광 소자를 정렬 전극을 포함하는 정렬 기판을 활용하여 정렬한 후 본 기판에 전사함으로써 발광 소자의 정렬도가 개선된 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판; 상기 제1 기판 상에 배치된 제1 도전 패턴, 제1 전압 배선 및 제2 전압 배선; 상기 제1 도전 패턴과 상기 제2 전압 배선 상에 배치된 절연막; 상기 절연막 상에 배치되며 길이 방향이 제1 방향을 향하도록 배치된 복수의 제1 발광 소자; 상기 절연막 상에 배치되고 상기 절연막을 관통하는 제1 컨택홀을 통해 상기 제1 도전 패턴과 연결되며, 상기 제1 전압 배선과 중첩하는 제1 전극; 및 상기 절연막 상에 배치되고 상기 절연막을 관통하는 제2 컨택홀을 통해 상기 제2 전압 배선과 연결된 제2 전극을 포함하되, 상기 복수의 제1 발광 소자는 상기 제1 방향과 교차하는 제2 방향을 따라 배열되며, 상기 각 제1 발광 소자의 상기 길이 방향의 제1 단부의 측면은 상기 제1 전극에 접촉하고, 상기 각 제1 발광 소자의 상기 길이 방향의 제2 단부의 측면은 상기 제2 전극에 접촉하고, 상기 제1 전극에서, 상기 제1 도전 패턴과 중첩하는 영역의 상면 및 상기 제1 전압 배선과 중첩하는 영역의 상면은 동일 평면상에 위치한다.상기 복수의 제1 발광 소자가 배열된 영역으로부터 상기 제2 방향으로 연장한 연장 영역 내에서 상기 절연막 상에 길이 방향이 상기 제1 방향을 향하도록 배치되되, 상기 제1 전극 및 상기 제2 전극과 접촉하지 않는 복수의 제2 발광 소자를 더 포함할 수 있다.
상기 제1 전극 및 상기 제2 전극은 제2 방향을 따라 화소행 별로 분리되고, 상기 제2 발광 소자는 상기 제1 전극 및 상기 제2 전극이 위치하지 않는 화소행의 경계부에 배치될 수 있다.
상기 제1 전극 및 상기 제2 전극은 평면도상 상기 제2 발광 소자를 상기 길이 방향으로 연장한 도형과 만나지 않을 수 있다.
상기 제2 발광 소자는 상기 제1 전극 및 상기 제2 전극과 비중첩할 수 있다.
상기 제1 전극 및 상기 제2 전극은 서로 이격되어 배치될 수 있다.
상기 제1 발광 소자의 상기 제1 단부는 상기 제1 전극과 중첩하고, 상기 제2 단부는 상기 제2 전극과 중첩할 수 있다.
상기 제1 전극 및 상기 제2 전극 간의 간격은 상기 제1 발광 소자의 제1 방향으로의 길이보다 작을 수 있다.
상기 제1 발광 소자의 상기 제1 단부는 상기 절연막 및 상기 제1 전극 사이에 배치되고, 상기 제1 발광 소자의 상기 제2 단부는 상기 절연막 및 상기 제2 전극 사이에 배치될 수 있다.
상기 절연막 상에 배치되는 접착층을 더 포함할 수 있다.
상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 접착층을 관통할 수 있다.
상기 제1 전극 및 상기 제2 전극의 적어도 일부분은 상기 절연막 상에 직접 배치될 수 있다.
상기 제1 전극의 상기 제1 방향 일측 및 상기 제2 전극의 상기 제1 방향 타측에 각각 배치되며, 상기 제2 방향으로 연장하는 복수의 뱅크; 및 상기 복수의 뱅크 상에 배치되는 제3 전극을 더 포함할 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 정렬 전극을 포함하는 정렬 기판을 준비하는 단계; 상기 정렬 기판 상에 발광 소자를 포함하는 발광 소자 잉크를 분사하는 단계; 상기 정렬 전극에 정렬 신호를 인가하여 상기 발광 소자를 정렬시키는 단계; 정렬된 상기 발광 소자를 대상 기판으로 전사하는 단계를 포함한다.
상기 정렬 전극은 제1 방향으로 연장하며 서로 이격되어 배치되는 제1 정렬 전극과 제2 정렬 전극을 포함할 수 있다.
상기 발광 소자 잉크를 분사하는 단계는 상기 정렬 전극을 따라 상기 발광 소자 잉크를 분사하는 단계를 포함할 수 있다.
상기 정렬 기판은 상기 정렬 전극을 둘러싸며 배치되는 복수의 정렬 뱅크를 더 포함하되, 상기 정렬 전극 상에 분사된 상기 발광 소자 잉크는 상기 복수의 정렬 뱅크에 의해 가두어질 수 있다.
상기 정렬된 상기 발광 소자를 상기 대상 기판으로 전사하는 단계는 상기 정렬 전극에 직류 전압을 인가하며, 상기 정렬 기판을 상기 대상 기판 상에 뒤집어 배치하는 단계를 포함할 수 있다.
상기 정렬된 상기 발광 소자를 상기 대상 기판으로 전사하는 단계는 상기 대상 기판의 일면에 접착층을 형성하고, 상기 대상 기판의 상기 일면을 상기 정렬 기판 상에 접촉하여 상기 발광 소자를 픽업하는 단계를 포함할 수 있다.
상기 대상 기판은 제1 얼라인 키를 포함하고, 상기 정렬 기판은 상기 제1 얼라인 키와 동일한 형상의 제2 얼라인 키를 포함하되, 상기 정렬된 상기 발광 소자를 대상 기판으로 전사하는 단계는 상기 제1 얼라인 키 및 상기 제2 얼라인 키를 상호 정렬시키는 단계를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 정렬 전극을 포함하지 않고, 정렬된 발광 소자를 포함할 수 있다. 발광 소자의 정렬을 위해 인가되는 전압은 다른 배선들에 데미지를 발생시킬 수 있다. 또한, 정렬 전극은 하부 기판(10)에 포함되는 배선 또는 전극과 함께 전계를 형성할 수 있다. 이렇게 형성된 전계는 발광 소자에 유전영동힘을 제공하여 발광 소자를 의도치 않은 위치에 정렬시킬 수 있다. 따라서, 정렬 전극이 생략되어 하부 기판에 포함되는 배선 또는 전극들에 가해지는 데미지를 감소시키며, 발광 소자의 정렬도를 개선할 수 있다.
또한, 표시 장치의 제조 방법은 발광 소자를 별도의 정렬 기판을 활용하여 먼저 정렬한 후, 본 기판에 전사함으로써 하부 기판에 포함된 배선들에 가해지는 데미지를 감소시키며, 발광 소자의 정렬도를 개선할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다.
도 4는 다른 실시예에 따른 표시 장치의 일부 단면도이다.
도 5는 또 다른 실시예에 따른 표시 장치의 일부 단면도이다.
도 6은 또 다른 실시예에 따른 표시 장치의 일부 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 순서도이다.
도 9 내지 도 14은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 개략도이다.
도 15 내지 도 17은 다른 실시예에 따른 표시 장치의 제조 공정의 일부를 나타내는 개략도이다.
도 18 내지 도 20는 또 다른 실시예에 따른 표시 장치의 제조 공정의 일부를 나타내는 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1를 참조하면, 표시 장치(DD)는 동영상이나 정지영상을 표시한다. 표시 장치(DD)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(DD)에 포함될 수 있다.
표시 장치(DD)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(DD)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(DD)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(DD)의 표시 영역(DPA)의 형상 또한 표시 장치(DD)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(DD) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(DD)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(DD)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(도 2의 '30')를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(DD)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(DD)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
화소(PX) 내부에는 제1 얼라인 키(AK1)가 배치될 수 있다. 제1 얼라인 키(AK1)는 후술할 제2 얼라인 키(도 9의 'AK2' 참조)와 정렬되어 표시 장치(DD)와 정렬 기판(도 9의 '100' 참조)의 정렬을 보조할 수 있다. 다만, 이에 제한되지 않고 제1 얼라인 키(AK1)는 표시 영역(DPA) 내의 화소(PX) 외부 영역 또는 비표시 영역(NDA) 내에 배치될 수도 있다. 예를 들어, 제1 얼라인 키(AK1)는 십자가 형상을 가질 수 있으나, 이에 제한되는 것은 아니다.
도 2은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2을 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
각 서브 화소(PXn) 내에는 제2 방향(DR2)으로 배열된 발광 소자(30)들이 배치될 수 있다. 발광 소자(30)들은 각각 길이 방향이 제1 방향(DR1)을 향하며, 서로 평행하여 배열될 수 있다. 또한, 각 서브 화소(PXn) 내에는 제2 방향(DR2)으로 연장되며 제1 방향(DR1)으로 서로 이격되어 배치된 제1 전극(26) 및 제2 전극(27)이 더 배치될 수 있다. 제1 전극(26) 및 제2 전극(27)은 제2 방향(DR2)을 따라 화소행 별로 분리되어 배치될 수 있다.
발광 소자(30)는 제1 전극(26)과 제2 전극(27)에 두께 방향으로 중첩하는 제1 발광 소자(31) 및 제1 전극(26)과 제2 전극(27)에 비중첩하는 제2 발광 소자(32)를 포함할 수 있다.
제2 발광 소자(32)는 복수의 제1 발광 소자(31)가 배열된 영역으로부터 제2 방향(DR2)으로 연장한 연장 영역 내에서 제1 평탄화층(19) 상에 길이 방향이 제1 방향(DR1)을 향하도록 배치될 수 있다. 제2 발광 소자(32)는 제1 전극(26) 및 제2 전극(27)이 위치하지 않는 화소행의 경계부에 배치될 수 있다. 제2 발광 소자(32)는 제1 전극(26) 및 제2 전극(27)과 접촉하지 않을 수 있다. 제2 발광 소자(32)를 제1 방향(DR1)으로 연장한 도형은 제1 전극(26) 및 제2 전극(27)과 만나지 않을 수 있다.
제1 발광 소자(31)는 제1 전극(26) 및 제2 전극(27)과 전기적으로 연결되어 실질적으로 발광할 수 있으나, 제2 발광 소자(32)는 발광하지 않는 더미 발광 소자일 수 있다.
표시 장치(DD)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 제1 발광 소자(31)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 제1 발광 소자(31)가 배치되지 않거나, 제1 전극(26) 및 제2 전극(27)과 전기적으로 연결되지 않는 제2 발광 소자(32)가 배치되어 광이 출사되지 않는 영역일 수 있다. 발광 소자(30)의 활성층(도 7의 '36')은 광을 방향성 없이 방출할 수 있고, 상기 광들은 발광 소자(30)의 양 측면 방향으로도 방출될 수 있다. 발광 영역은 제1 발광 소자(31)가 배치된 영역을 포함하여, 제1 발광 소자(31)와 인접한 영역으로 제1 발광 소자(31)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 제1 발광 소자(31)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 제1 발광 소자(31)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다. 이에 대한 보다 자세한 설명은 후술하기로 한다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다. 도 3은 도 2의 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 3는 제1 서브 화소(PX1)에 배치된 제1 발광 소자(31)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3를 참조하면, 표시 장치(DD)는 베이스 기판(11), 및 베이스 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다.
구체적으로, 베이스 기판(11)은 절연 기판일 수 있다. 베이스 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 베이스 기판(11)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 베이스 기판(11) 상에 배치될 수 있다. 차광층(BML)은 표시 장치(DD)의 제1 트랜지스터(TR1)의 활성물질층(ACT)과 중첩하도록 배치된다. 차광층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 활성물질층(ACT)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(12)은 차광층(BML)을 포함하여 베이스 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 베이스 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(TR1)들을 보호하기 위해 베이스 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(12)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(12) 상에 배치된다. 반도체층은 제1 트랜지스터(TR1)의 활성물질층(ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(GE)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(DD)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(TR1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(DD)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 서브 화소(PXn)마다 제1 트랜지스터(TR1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
예시적인 실시예에서, 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층이 다결정 실리콘을 포함하는 경우, 활성물질층(ACT)은 불순물도 도핑된 복수의 도핑 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 예를 들어, 복수의 도핑 영역(ACTa, ACTb)은 소스/드레인 전극이 될 수 있다.
다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함할 수도 있다. 이 경우, 활성물질층(ACT)의 도핑 영역은 각각 도체화 영역일 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
제1 게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치된다. 제1 게이트 절연층(13)은 반도체층을 포함하여, 버퍼층(12) 상에 배치될 수 있다. 제1 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(13)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(13) 상에 배치된다. 제1 게이트 도전층은 제1 트랜지스터(TR1)의 제1 게이트 전극(GE1)과 스토리지 커패시터의 제1 용량 전극(CSE)을 포함할 수 있다. 제1 게이트 전극(GE)은 활성물질층(ACT)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE)은 후술하는 제1 트랜지스터(TR1)의 제1 소스/드레인 전극(SD1)과 두께 방향으로 중첩하도록 배치될 수 있다. 몇몇 실시예에서, 제1 용량 전극(CSE)은 제1 게이트 전극(GE)과 연결되어 일체화될 수 있으며, 일체화된 층은 부분적으로 제1 게이트 전극(GE)과 제1 용량 전극(CSE)을 포함할 수 있다. 제1 용량 전극(CSE)은 제1 소스/드레인 전극(SD1)과 두께 방향으로 중첩하도록 배치되어 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 보호층(15)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(15)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 보호층(15)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 보호층(15) 상에 배치된다. 제1 데이터 도전층은 제1 트랜지스터(TR1)의 제1 소스/드레인 전극(SD1)과 제2 소스/드레인 전극(SD2), 및 데이터 라인(DTL)을 포함할 수 있다.
제1 트랜지스터(TR1)의 소스/드레인 전극(SD1, SD2)은 제1 보호층(15)과 제1 게이트 절연층(13)을 관통하는 컨택홀을 통해 활성물질층(ACT)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(TR1)의 제1 소스/드레인 전극(SD1)은 또 다른 컨택홀을 통해 차광층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(DD)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결될 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(17)은 제1 데이터 도전층 상에 배치된다. 제1 층간 절연층(17)은 제1 데이터 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(17)은 제1 데이터 도전층을 덮으며 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제1 층간 절연층(17)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제1 층간 절연층(17) 상에 배치된다. 제2 데이터 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(TR1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(27)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제1 도전 패턴(CDP)은 제1 층간 절연층(17)에 형성된 컨택홀을 통해 제1 트랜지스터(TR1)의 제1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 제1 전극(26)과도 접촉하며, 제1 트랜지스터(TR1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(26)으로 전달할 수 있다. 제1 전극(26)의 적어도 일부는 제1 전압 배선(VL1)과 중첩할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(19)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
상술한 베이스 기판(11) 내지 제1 평탄화층(19)은 하부 기판(10)일 수 있다. 제1 평탄화층(19) 상에는 제1 발광 소자(31) 및 복수의 전극(26, 27)들이 배치된다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(51, 52, 53)들이 더 배치될 수 있다.
제1 평탄화층(19) 상에는 제1 발광 소자(31)가 직접 배치될 수 있다. 복수의 제1 발광 소자(31)들은 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 제1 발광 소자(31)들이 이격되는 간격은 특별히 제한되지 않는다. 또한, 각 제1 발광 소자(31)는 일 방향으로 연장된 형상을 가지며, 후술할 전극(26, 27)들이 연장된 방향과 각 제1 발광 소자(31)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 제1 발광 소자(31)는 각 전극(26, 27)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
제1 발광 소자(31)는 서로 다른 물질을 포함하는 활성층(36)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 표시 장치(DD)는 서로 다른 파장대의 광을 방출하는 제1 발광 소자(31)들을 포함할 수 있다. 예를 들어, 제1 서브 화소(PX1)의 제1 발광 소자(31)는 중심 파장대역이 제1 파장인 제1 색의 광을 방출하는 활성층(36)을 포함하고, 제2 서브 화소(PX2)의 제1 발광 소자(31)는 중심 파장대역이 제2 파장인 제2 색의 광을 방출하는 활성층(36)을 포함하고, 제3 서브 화소(PX3)의 제1 발광 소자(31)는 중심 파장대역이 제3 파장인 제3 색의 광을 방출하는 활성층(36)을 포함할 수 있다. 이에 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서는 각각 제1 색, 제2 색 및 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 각 서브 화소(PXn)들은 동일한 종류의 제1 발광 소자(31)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
제1 절연층(51)은 제1 발광 소자(31) 상에 부분적으로 배치될 수 있다. 제1 절연층(51)은 제1 발광 소자(31)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제1 절연층(51)은 제1 발광 소자(31) 상에 배치되되, 제1 발광 소자(31)의 일 단부 및 타 단부는 덮지 않도록 배치되어 전극(26, 27)들은 제1 발광 소자(31)의 양 단부와 접촉할 수 있다. 제1 절연층(51) 중 제1 발광 소자(31) 상에 배치된 부분은 평면상 제1 발광 소자(31) 상에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 일 예로, 제1 절연층(51)은 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제1 절연층(51)은 제1 발광 소자(31)의 외면을 감싸도록 배치되어 제1 발광 소자(31)를 보호함과 동시에 표시 장치(DD)의 제조 공정에서 제1 발광 소자(31)를 고정시킬 수 있다.
제1 절연층(51) 상에는 복수의 전극(26, 27)들과 제2 절연층(52)이 배치될 수 있다.
복수의 전극(26, 27)은 제1 평탄화층(19) 상에 배치된다. 복수의 전극(26, 27)은 제1 전극(26) 및 제2 전극(27)을 포함할 수 있다. 제1 전극(26) 및 제2 전극(27)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다. 복수의 전극(26, 27)들은 제1 발광 소자(31)들과 전기적으로 연결되고, 제1 발광 소자(31)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(26, 27)들은 제1 발광 소자(31)와 전기적으로 연결되어, 전극(26, 27)들로 인가된 전기 신호를 제1 발광 소자(31)에 전달할 수 있다.
제1 전극(26)과 제2 전극(27)은 각 서브 화소(PXn) 내에 배치될 수 있다. 제1 전극(26) 및 제2 전극(27)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 인접하는 서브 화소(PXn)와의 경계부 영역에서 다른 전극(26, 27)과 분리될 수 있다.
제1 전극(26)은 제1 컨택홀(CTD)을 통해 제1 트랜지스터(TR1)와 전기적으로 연결되고, 제2 전극(27)은 제2 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(26)은 제1 평탄화층(19)을 관통하는 제1 컨택홀(CTD)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제1 전극(26)에서, 제1 도전 패턴(CDP)과 중첩하는 영역의 상면 및 제1 전압 배선(VL1)과 중첩하는 영역의 상면은 동일 평면 상에 위치할 수 있으나, 이에 제한되는 것은 아니다. 제2 전극(27)은 제1 평탄화층(19)을 관통하는 제2 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 즉, 제1 발광 소자(31) 및 제1 컨택홀(CTD)은 제1 전극(26)이라는 하나의 도전층으로 물리적으로 연결될 수 있다. 또한, 제1 발광 소자(31) 및 제2 컨택홀(CTS)은 제2 전극(27)이라는 하나의 도전층으로 물리적으로 연결될 수 있다.
도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(26)과 제2 전극(27)이 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 각 서브 화소(PXn)마다 배치되는 제1 전극(26)과 제2 전극(27)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(26)과 제2 전극(27)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(26)과 제2 전극(27)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(26)과 제2 전극(27)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(26)과 제2 전극(27)은 적어도 일부 영역이 서로 이격되어 대향한다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않는다.
제1 전극(26) 및 제2 전극(27)은 제1 방향(DR1)으로 서로 이격 대향할 수 있다. 제1 전극(26) 및 제2 전극(27)의 적어도 일부분은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 제1 전극(26)은 제1 발광 소자(31)의 일 단부의 측면과 접촉하고, 제2 전극(27)은 제1 발광 소자(31)의 타 단부의 측면과 접촉할 수 있다. 제1 발광 소자(31)의 일 단부는 제1 평탄화층(19)과 제1 전극(26) 사이에 배치되고, 제1 발광 소자(31)의 타 단부는 제1 평탄화층(19)과 제2 전극(27) 사이에 배치될 수 있다. 제1 발광 소자(31)의 일 단부는 제1 전극(26)과 중첩하고, 타 단부는 제2 전극(27)과 중첩할 수 있다. 제1 전극(26)과 제2 전극(27)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다. 제1 전극(26) 및 제2 전극(27) 간의 간격은 제1 발광 소자(31)의 제1 방향(DR1)으로의 길이보다 작을 수 있다. 제1 발광 소자(31)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 전극(26)과 제2 전극(27)은 상기 반도체층이 노출된 단부면에서 제1 발광 소자(31)와 접촉할 수 있다.
예시적인 실시예에서, 제1 전극(26)과 제2 전극(27) 중 어느 하나는 제1 발광 소자(31)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 제1 발광 소자(31)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 전극(26)과 제2 전극(27)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다.
제2 절연층(52)은 제1 전극(26) 상에 배치된다. 제2 절연층(52)은 제1 전극(26)과 제2 전극(27)을 전기적으로 상호 절연시킬 수 있다. 제2 절연층(52)은 제1 전극(26)을 덮도록 배치되되, 제1 발광 소자(31)가 제2 전극(27)과 접촉할 수 있도록 제1 발광 소자(31)의 타 단부 상에는 배치되지 않을 수 있다. 제2 절연층(52)은 제1 절연층(51)의 상면에서 제1 전극(26) 및 제1 절연층(51)과 부분적으로 접촉할 수 있다. 제2 절연층(52)의 제2 전극(27)이 배치된 방향의 측면은 제1 절연층(51)의 일 측면과 정렬될 수 있다. 또한, 제2 절연층(52)은 비발광 영역, 예컨대 제1 평탄화층(19) 상에도 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 전극(27)은 제1 절연층(51) 및 제2 절연층(52) 상에 배치된다. 제2 전극(27)은 제1 발광 소자(31)의 타 단부와 접촉할 수 있다. 제2 전극(27)은 부분적으로 제1 절연층(51), 제2 절연층(52) 및 제1 발광 소자(31)와 접촉할 수 있다. 제1 전극(26)과 제2 전극(27)은 제1 절연층(51)과 제2 절연층(52)에 의해 상호 비접촉될 수 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제2 절연층(52)은 생략될 수 있다.
각 전극(26, 27)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(26, 27)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(26, 27)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(26, 27)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다.
이에 제한되지 않고, 각 전극(26, 27)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(26, 27)은 ITO/은(Ag)/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다.
제3 절연층(53)은 베이스 기판(11) 상에 전면적으로 배치될 수 있다. 제3 절연층(53)은 베이스 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(51), 제2 절연층(52) 및 제3 절연층(53) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(51), 제2 절연층(52) 및 제3 절연층(53)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 4는 다른 실시예에 따른 표시 장치의 일부 단면도이다.
도 4를 참조하면, 표시 장치(DD)는 복수의 뱅크(45)들 및 복수의 제3 전극(28)들을 더 포함할 수 있다. 복수의 뱅크(45)들은 제3 절연층(53) 상에 배치될 수 있다. 복수의 뱅크(45)들은 제1 전극(26)의 제1 방향(DR1) 일측 및 제2 전극(27)의 제1 방향(DR1) 타측에 각각 배치될 수 있다. 각 뱅크(45) 상에는 제3 전극(28)이 배치될 수 있다. 복수의 뱅크(45)들은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되도록 배치될 수 있다. 또한, 복수의 뱅크(45)들은 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 복수의 뱅크(45)들은 서로 이격되어 배치되어 이들 사이에 제1 발광 소자(31)가 배치되는 영역을 형성할 수 있다. 복수의 뱅크(45)들은 각 서브 화소(PXn)마다 배치되어 표시 장치(DD)의 표시 영역(DPA)에서 선형의 패턴을 형성할 수 있다. 도면에서는 2개의 뱅크(45)들이 도시되어 있으나, 이에 제한되지 않는다.
각 뱅크(45)는 제3 절연층(53)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 뱅크(45)의 돌출된 부분은 경사진 측면을 가질 수 있고, 제1 발광 소자(31)에서 방출된 광은 뱅크(45)의 경사진 측면을 향해 진행될 수 있다. 뱅크(45) 상에 배치되는 제3 전극(28)은 적어도 뱅크(45)의 경사진 측면 전체를 덮도록 배치될 수 있다. 제3 전극(28)은 반사율이 높은 재료를 포함할 수 있고, 제1 발광 소자(31)에서 방출된 광은 뱅크(45)의 측면에 배치된 제3 전극(28)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 즉, 뱅크(45)는 제1 발광 소자(31)가 배치되는 영역을 제공함과 동시에 제1 발광 소자(31)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 뱅크(45)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 뱅크(45)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 뱅크(45)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다. 도 4의 실시예는 복수의 뱅크(45)들 및 복수의 제3 전극(28)들을 더 포함한다는 점을 제외하고는 도 3의 실시예와 동일하다. 이하, 중복되는 설명은 생략하기로 한다.
도 5는 또 다른 실시예에 따른 표시 장치의 일부 단면도이다.
도 5를 참조하면, 표시 장치(DD)는 제2 절연층(52)이 생략될 수 있다. 제2 전극(27)은 일부분이 제1 절연층(51) 상에 직접 배치될 수 있고, 제1 전극(26)과 제2 전극(27)은 제1 절연층(51) 상에서 서로 이격될 수 있다. 일 실시예에 따르면, 표시 장치(DD)는 제2 절연층(52)이 생략되더라도 제1 절연층(51)이 유기 절연 물질을 포함하여 제1 발광 소자(31)를 고정시키는 기능을 수행할 수 있다. 또한, 제1 전극(26)과 제2 전극(27)은 패터닝 공정을 통해 동시에 형성될 수 있다. 도 5의 실시예는 제3 절연층(53)이 더 생략된 점을 제외하고는 도 3의 실시예와 동일하다. 이하, 중복되는 설명은 생략하기로 한다.
도 6은 또 다른 실시예에 따른 표시 장치의 일부 단면도이다.
도 6을 참조하면, 표시 장치(DD)는 접착층(60)을 더 포함할 수 있다. 접착층(60)은 제1 평탄화층(19) 상에 배치될 수 있다. 접착층(60) 상에는 제1 전극(26), 제2 전극(27), 제2 절연층(52) 및 제3 절연층(53) 등이 배치될 수 있다. 표시 장치(DD)의 제조 공정 상, 제1 컨택홀(CTD) 및 제2 컨택홀(CTS)은 접착층(60)이 형성된 이후에 형성될 수 있다. 따라서, 제1 컨택홀(CTD) 및 제2 컨택홀(CTS)은 접착층(60)을 관통할 수 있다. 접착층(60)은 SU-8, 벤조사이클로부텐(BCB, benzocyclobutene), 폴리이미드(PI, polyimide), 폴리벤즈옥사졸(PBO, polybenzoxazole), 실리콘(Si) 또는 열 방출 코팅과 같은 에폭시 계열 폴리머를 포함하는 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 도 6의 실시예는 접착층(60)을 더 포함한다는 점을 제외하고는 도 3의 실시예와 동일하다. 이하, 중복되는 설명은 생략하기로 한다. 또한, 접착층(60)은 도 4 및 도 5의 실시예에서 제1 평탄화층(19) 상에 배치될 수도 있다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 7을 참조하면, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 일 예로, 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 일 예로, 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(DD)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 발광층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(DD)에 포함되는 복수의 발광 소자(30)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
일 실시예에 따른 표시 장치(DD)는 제1 평탄화층(19) 상에 직접 배치되는 발광 소자(30)를 포함할 수 있다. 즉, 발광 소자(30)의 정렬을 위한 정렬 전극이 생략될 수 있다. 발광 소자(30)의 정렬을 위해 정렬 전극에 인가되는 전압은 하부 기판(10)에 포함되는 배선 또는 전극들에 데미지를 발생시킬 수 있다. 또한, 정렬 전극은 하부 기판(10)에 포함되는 배선 또는 전극과 함께 전계를 형성할 수 있다. 이렇게 형성된 전계는 발광 소자(30)에 유전영동힘을 제공하여 발광 소자(30)를 의도치 않은 위치에 정렬시킬 수 있다.
따라서, 정렬 전극이 생략되어 하부 기판(10)에 포함된 배선들에 가해지는 데미지를 감소시킬 수 있고, 발광 소자(30)의 정렬도를 개선할 수 있다.
도 8은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 순서도이다. 도 9 내지 도 14은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 개략도이다.
도 8 및 도 9 내지 도 14을 참조하면, 일 실시예에 따른 표시 장치의 제조 공정은 정렬 전극을 포함하는 정렬 기판을 준비하는 단계(S10), 정렬 기판 상에 발광 소자를 포함하는 잉크를 잉크젯 프린팅하는 단계(S20), 정렬 전극에 전압을 인가하여 발광 소자를 정렬시키는 단계(S30) 및 발광 소자를 정렬 기판으로부터 대상 기판으로 전사하는 단계(S40)를 포함할 수 있다.
정렬 전극을 포함하는 정렬 기판을 준비하는 단계(S10)에 있어서, 일 실시예에 따른 정렬 기판(100)은 정렬 베이스 기판(110), 정렬 베이스 기판(110) 상에 배치되며 서로 이격되어 배치되는 정렬 전극(121, 122), 정렬 베이스 기판(110) 상에서 정렬 전극(121, 122)을 덮으며 배치되는 캡핑층(130) 및 캡핑층(130) 상에 배치되며 정렬 전극(121, 122)을 둘러싸며 배치되는 복수의 정렬 뱅크(140)를 포함할 수 있다.
정렬 베이스 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어진 절연 기판일 수 있으나, 이에 제한되지 않고, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수도 있다. 또한, 정렬 베이스 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
정렬 뱅크(140)는 표시 장치(DD)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 넘치는 것을 방지하는 기능을 수행할 수 있다. 정렬 전극(121, 122)은 제1 정렬 전극(121) 및 제2 정렬 전극(122)을 포함하며, 정렬 뱅크(140) 사이에 배치될 수 있다. 예시적인 실시예에서, 정렬 뱅크(140) 상에는 제2 얼라인 키(AK2)가 배치될 수 있다. 제2 얼라인 키(AK2)는 상술한 제1 얼라인 키(도 1의 'AK1' 참조)와 정렬되어 표시 장치(DD)와 정렬 기판(100)의 정렬을 보조할 수 있다. 다만, 이에 제한되지 않고 제2 얼라인 키(AK2)는 정렬 기판(100) 내 다른 영역에 배치될 수도 있다. 제2 얼라인 키(AK2)의 형상은 표시 장치(DD)와 정렬 기판(100)의 정렬을 보조하기 위하여 제1 얼라인 키(AK1)의 형상과 실질적으로 동일할 수 있다. 예를 들어, 제2 얼라인 키(AK2)는 제1 얼라인 키(AK1)와 동일하게 십자가 형상을 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 정렬 전극(121) 및 제2 정렬 전극(122)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다. 제1 정렬 전극(121) 및 제2 정렬 전극(122)은 발광 소자(30)를 정렬하기 위해 정렬 기판(100) 내에 전계를 형성하는 데에 활용될 수도 있다. 후술하겠지만, 발광 소자(30)는 제1 정렬 전극(121)과 제2 정렬 전극(122) 상에 형성된 전계에 의해 제1 정렬 전극(121)과 제2 정렬 전극(122) 사이에 배치될 수 있다.
정렬 전극을 포함하는 정렬 기판을 준비하는 단계(S10) 이후에는 정렬 기판 상에 발광 소자를 포함하는 잉크를 잉크젯 프린팅하는 단계(S20)가 수행될 수 있다.
발광 소자(30)를 포함하는 발광 소자 잉크(200)는 정렬 베이스 기판(110) 상의 제1 정렬 전극(121) 및 제2 정렬 전극(122) 상에 분사될 수 있다. 일 실시예에서, 발광 소자 잉크(200)는 잉크젯 프린팅 장치를 이용한 프린팅 공정을 통해 정렬 전극(121, 122) 상에 분사될 수 있다. 발광 소자 잉크(200)는 잉크젯 프린팅 장치에 포함된 잉크젯 헤드의 노즐(nozzle)을 통해 분사될 수 있다. 발광 소자 잉크(200)는 발광 소자 용매(300), 발광 소자 용매(300) 내에 분산된 복수의 발광 소자(30) 및 발광 소자 잉크(200)의 점도를 변화시키는 증점제(400)를 포함할 수 있다. 발광 소자(30)는 발광 소자 잉크(200) 내에서 연장된 방향이 무작위의 배향 방향을 가진 상태로 분산될 수 있다.
발광 소자 잉크(200)는 잉크젯 헤드 내에 구비된 내부 유로를 따라 흐르다가 노즐을 통해 정렬 베이스 기판(110) 상에 분사될 수 있다. 구체적으로, 발광 소자 잉크(200)는 정렬 전극(121, 122)을 따라 분사될 수 있다. 노즐(Nozzle)에서 토출된 발광 소자 잉크(200)는 정렬 베이스 기판(110) 상에 배치된 정렬 전극(121, 122) 상에 분사될 수 있다. 정렬 전극(121, 122) 상에 분사된 발광 소자 잉크(200)는 정렬 뱅크(140)에 의해 가두어질 수 있다.
정렬 기판 상에 발광 소자를 포함하는 잉크를 잉크젯 프린팅하는 단계(S20) 이후에는 정렬 전극에 전압을 인가하여 발광 소자를 정렬시키는 단계(S30)가 수행될 수 있다. 정렬 전극(121, 122) 상에 발광 소자(30)를 포함하는 잉크가 분사되면, 정렬 전극(121, 122)에 정렬 신호를 인가하여 전계를 형성할 수 있다. 여기서, 정렬 전극(121, 122)에 인가하는 정렬 신호는 교류(AC) 전압일 수 있다. 잉크 내에 분산된 발광 소자(30)는 정렬 전극(121, 122) 상에 형성된 전계에 의해 유전영동힘을 받아 정렬 전극(121, 122) 상에 정렬될 수 있다. 발광 소자(30)의 양 단부는 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 발광 소자(30) 및 정렬 전극(121, 122) 사이에는 캡핑층(130)이 배치될 수 있다. 다른 실시예에서, 정렬 기판 상에 발광 소자를 포함하는 잉크를 잉크젯 프린팅하는 단계(S20)와 정렬 전극에 전압을 인가하여 발광 소자를 정렬시키는 단계(S30)는 동시에 진행될 수도 있다.
이어, 발광 소자를 정렬 기판으로부터 대상 기판으로 전사하는 단계(S40)가 수행될 수 있다. 이하에서 전사의 의미는 접촉에 의한 접착력 차이에 따른 이동뿐만 아니라, 중력 등으로 인한 비접촉 방식의 이동을 포함하는 것으로 해석될 수 있다. 일 실시예에 따른 발광 소자(30)의 전사 방법으로서, 발광 소자(30)는 중력에 의해 대상 기판인 상술한 표시 장치(DD)의 하부 기판(10) 상으로 전사될 수 있다. 구체적으로, 발광 소자(30)가 정렬된 정렬 기판(100)을 뒤집어 표시 장치(DD)의 하부 기판(10) 상에 배치하여 중력에 의해 발광 소자(30)가 표시 장치(DD)의 하부 기판(10) 상에 안착되도록 할 수 있다. 이 때, 정렬 전극(121, 122)에는 직류(DC) 전압이 인가될 수 있다. 도시하지는 않았지만, 정렬 기판(100)의 배면에 초음파 발생기(미도시)를 이용하여 초음파를 가하거나, 롤러(미도시)를 이용한 가압을 통해 발광 소자(30)의 전사가 원활하게 이루어지도록 할 수 있다.
정렬 기판(100)을 뒤집어 표시 장치(DD)의 하부 기판(10) 상에 배치할 때, 표시 장치(DD) 상의 제1 얼라인 키(AK1) 및 정렬 기판(100) 상의 제2 얼라인 키(AK2)를 상호 정렬시켜 얼라인을 맞출 수 있다. 발광 소자(30)가 정렬 기판(100)으로부터 표시 장치(DD)의 하부 기판(10)으로 전사될 때, 발광 소자(30)의 배향 방향은 실질적으로 유지될 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에 따른 표시 장치(DD)의 제조 공정에서, 발광 소자(30)가 표시 장치(DD)의 하부 기판(10) 상에 안착되면 제1 절연층(51), 제1 전극(26), 제2 절연층(52), 제2 전극(27) 및 제3 절연층(53) 등이 각각 순서대로 형성되는 후속 공정들이 진행될 수 있다.
도 15 내지 도 17는 다른 실시예에 따른 표시 장치의 제조 공정의 일부를 나타내는 개략도이다.
도 8 및 도 15를 참조하면, 도 15의 실시예의 정렬 기판(100)은 정렬 뱅크(140)가 생략되고, 정렬 접착층(150)을 더 포함한다는 점에서 도 10의 실시예와 차이가 있다. 또한, 정렬 기판(100)은 제1 정렬 전극(121)의 일 단부로부터 인접 배치된 제2 정렬 전극(122)의 타 단부까지의 영역인 정렬 영역(AA) 및 정렬 영역(AA)을 제외한 나머지 영역인 비정렬 영역(NAA)을 포함할 수 있다.
비정렬 영역(NAA) 내의 캡핑층(130) 상에는 정렬 접착층(150)이 배치되고, 정렬 영역(AA) 내의 캡핑층(130) 상에는 정렬 접착층(150)이 배치되지 않을 수 있다. 정렬 접착층(150)은 비정렬 영역(NAA) 내의 발광 소자(30b)를 정렬 기판(100)에 부착되도록 할 수 있다. 정렬 접착층(150)에 의해 정렬 기판(100)에 부착된 발광 소자(30b)는 정렬 기판(100)을 뒤집더라도 중력에 의해 실질적으로 떨어지지 않을 수 있다. 정렬 접착층(150)은 SU-8, 벤조사이클로부텐(BCB, benzocyclobutene), 폴리이미드(PI, polyimide), 폴리벤즈옥사졸(PBO, polybenzoxazole), 실리콘(Si) 또는 열 방출 코팅과 같은 에폭시 계열 폴리머를 포함하는 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
정렬 기판(100) 상에 발광 소자 잉크(200)를 분사하면 정렬 기판(100) 상에는 발광 소자(30a, 30b)가 배치될 수 있다. 이 때, 정렬 전극(121, 122)에 정렬 신호를 인가하면 정렬 영역(AA) 내에 배치된 발광 소자(30a)는 정렬 전극(121, 122)의 연장 "?璲* 수직한 방향으로 정렬될 수 있다. 반면, 비정렬 영역(NAA) 내에 배치된 발광 소자(30b)는 정렬되지 않고 무작위 배향을 가진 상태로 배치될 수 있다.
도 16를 참조하면, 도 15의 실시예에 따른 정렬 기판(100)를 이용하여 정렬시킨 발광 소자(30a)는 대상 기판인 표시 장치(DD)의 하부 기판(10) 상으로 전사될 수 있다. 구체적으로, 발광 소자(30a, 30b)가 정렬된 정렬 기판(100)을 뒤집어 표시 장치(DD)의 하부 기판(10) 상에 배치하여 중력에 의해 발광 소자(30a)가 표시 장치(DD)의 하부 기판(10) 상에 안착되도록 할 수 있다. 이 때, 정렬 영역(AA) 내에 배치된 발광 소자(30a)는 표시 장치(DD)의 하부 기판(10) 상으로 전사되는 반면, 비정렬 영역(NAA) 내에 배치된 발광 소자(30b)는 정렬 접착층(150)의 접착력으로 인해 표시 장치(DD)의 하부 기판(10) 상으로 전사되지 않을 수 있다. 발광 소자(30)가 정렬 기판(100)으로부터 표시 장치(DD)의 하부 기판(10)으로 전사될 때, 발광 소자(30)의 배향 방향은 실질적으로 유지될 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(30a)가 표시 장치(DD)의 하부 기판(10) 상에 안착되면 제1 절연층(51), 제1 전극(26), 제2 절연층(52), 제2 전극(27) 및 제3 절연층(53) 등이 각각 순서대로 형성되는 후속 공정들이 진행될 수 있다. 본 실시예에 따른 표시 장치의 제조 방법은 발광 소자(30a)를 별도의 정렬 기판(100)을 활용하여 먼저 정렬한 후, 표시 장치(DD)의 하부 기판(10)에 전사함으로써 하부 기판(10)에 포함된 배선들에 가해지는 데미지를 감소시키며, 발광 소자(30a)의 정렬도를 개선할 수 있다. 도 16의 실시예는 정렬 기판(100)에서 정렬 뱅크(140)이 생략되고, 정렬 접착층(150)이 더 포함된다는 점을 제외하고는 도 13의 실시예와 동일하다. 이하, 중복되는 설명은 생략하기로 한다.
도 17을 참조하면, 도 15의 실시예에 따른 정렬 기판(100)를 이용하여 정렬시킨 발광 소자(30a)는 대상 기판인 표시 장치(DD)의 하부 기판(10) 상으로 전사될 수 있다. 구체적으로, 표시 장치(DD)의 하부 기판(10) 상에는 접착층(60)이 배치되며, 접착층(60)이 배치된 하부 기판(10)을 도 15의 실시예에 따른 정렬 기판(100)의 상면과 접촉하여 발광 소자(30a)를 픽업할 수 있다. 이 때, 정렬 접착층(150)이 배치되지 않은 정렬 영역(AA) 상의 발광 소자(30a)는 하부 기판(10) 상의 접착층(60)에 의해 부착되어 픽업되고, 정렬 접착층(150)이 배치된 비정렬 영역(NAA) 상의 발광 소자(30b)는 하부 기판(10) 상의 접착층(60)에 의해 부착되어 픽업되지 않을 수 있다.
접착층(60)과 발광 소자(30b) 간의 접착력이 정렬 접착층(150)과 발광 소자(30b) 간의 접착력보다 작을 수 있다. 상술한 바와 같이, 접착층(60)은 SU-8, 벤조사이클로부텐(BCB, benzocyclobutene), 폴리이미드(PI, polyimide), 폴리벤즈옥사졸(PBO, polybenzoxazole), 실리콘(Si) 또는 열 방출 코팅과 같은 에폭시 계열 폴리머를 포함하는 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 접착층(60)은 접착층(60)과 발광 소자(30b) 간의 접착력이 정렬 접착층(150)과 발광 소자(30b) 간의 접착력보다 작은 물질로 이루어질 수 있다.
발광 소자(30a)가 표시 장치(DD)의 하부 기판(10) 상에 안착되면 제1 절연층(51), 제1 전극(26), 제2 절연층(52), 제2 전극(27) 및 제3 절연층(53) 등이 각각 순서대로 형성되는 후속 공정들이 진행될 수 있다. 본 실시예에 따른 표시 장치의 제조 방법은 발광 소자(30a)를 별도의 정렬 기판(100)을 활용하여 먼저 정렬한 후, 표시 장치(DD)의 하부 기판(10)에 전사함으로써 하부 기판(10)에 포함된 배선들에 가해지는 데미지를 감소시키며, 발광 소자(30a)의 정렬도를 개선할 수 있다.
도 18 내지 도 20는 또 다른 실시예에 따른 표시 장치의 제조 공정의 일부를 나타내는 개략도이다.
도 8 및 도 18을 참조하면, 도 15의 실시예의 정렬 기판(100)은 정렬 뱅크(140)가 생략된다는 점에서 도 10의 실시예와 차이가 있다. 또한, 정렬 기판(100)은 제1 정렬 전극(121)의 일 단부로부터 인접 배치된 제2 정렬 전극(122)의 타 단부까지의 영역인 정렬 영역(AA) 및 정렬 영역(AA)을 제외한 나머지 영역인 비정렬 영역(NAA)을 포함할 수 있다.
정렬 기판(100) 상에 발광 소자 잉크(200)를 분사하면 정렬 기판(100) 상에는 발광 소자(30a, 30b)가 배치될 수 있다. 이 때, 정렬 전극(121, 122)에 정렬 신호를 인가하면 정렬 영역(AA) 내에 배치된 발광 소자(30a)는 정렬 전극(121, 122)의 연장 "?璲* 수직한 방향으로 정렬될 수 있다. 반면, 비정렬 영역(NAA) 내에 배치된 발광 소자(30b)는 정렬되지 않고 무작위 배향을 가진 상태로 배치될 수 있다.
도 19을 참조하면, 도 18의 실시예에 따른 정렬 기판(100)를 이용하여 정렬시킨 발광 소자(30a)는 대상 기판인 표시 장치(DD)의 하부 기판(10) 상으로 전사될 수 있다. 구체적으로, 발광 소자(30a, 30b)가 정렬된 정렬 기판(100)을 뒤집어 표시 장치(DD)의 하부 기판(10) 상에 배치하여 중력에 의해 발광 소자(30a, 30b)가 표시 장치(DD)의 하부 기판(10) 상에 안착되도록 할 수 있다. 이 때, 정렬 영역(AA) 내에 배치된 발광 소자(30a)와 비정렬 영역(NAA) 내에 배치된 발광 소자(30b) 모두 표시 장치(DD)의 하부 기판(10) 상으로 전사될 수 있다. 발광 소자(30)가 정렬 기판(100)으로부터 표시 장치(DD)의 하부 기판(10)으로 전사될 때, 발광 소자(30)의 배향 방향은 실질적으로 유지될 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(30a, 30b)가 표시 장치(DD)의 하부 기판(10) 상에 안착되면 제1 절연층(51), 제1 전극(26), 제2 절연층(52), 제2 전극(27) 및 제3 절연층(53) 등이 각각 순서대로 형성되는 후속 공정들이 진행될 수 있다. 본 실시예에 따른 표시 장치의 제조 방법은 발광 소자(30a)를 별도의 정렬 기판(100)을 활용하여 먼저 정렬한 후, 표시 장치(DD)의 하부 기판(10)에 전사함으로써 하부 기판(10)에 포함된 배선들에 가해지는 데미지를 감소시키며, 발광 소자(30a)의 정렬도를 개선할 수 있다. 도 19의 실시예는 정렬 기판(100)에서 정렬 뱅크(140)이 생략된다는 점을 제외하고는 도 13의 실시예와 동일하다. 이하, 중복되는 설명은 생략하기로 한다.
도 20를 참조하면, 도 18의 실시예에 따른 정렬 기판(100)를 이용하여 정렬시킨 발광 소자(30a)는 대상 기판인 표시 장치(DD)의 하부 기판(10) 상으로 전사될 수 있다. 구체적으로, 표시 장치(DD)의 하부 기판(10) 상에는 접착층(60)이 배치되어, 도 15의 실시예에 따른 정렬 기판(100)의 상측으로부터 접근하여 발광 소자(30a, 30b)를 부착하여 픽업할 수 있다. 이 때, 정렬 영역(AA) 내에 배치된 발광 소자(30a)와 비정렬 영역(NAA) 내에 배치된 발광 소자(30b) 모두 하부 기판(10) 상의 접착층(60)에 의해 부착되어 픽업될 수 있다.
발광 소자(30a, 30b)가 표시 장치(DD)의 하부 기판(10) 상에 안착되면 제1 절연층(51), 제1 전극(26), 제2 절연층(52), 제2 전극(27) 및 제3 절연층(53) 등이 각각 순서대로 형성되는 후속 공정들이 진행될 수 있다.
본 실시예에 따른 표시 장치의 제조 방법은 발광 소자(30a)를 별도의 정렬 기판(100)을 활용하여 먼저 정렬한 후, 표시 장치(DD)의 하부 기판(10)에 전사함으로써 하부 기판(10)에 포함된 배선들에 가해지는 데미지를 감소시키며, 발광 소자(30a)의 정렬도를 개선할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
DD: 표시 장치
PX: 화소
10: 하부 기판
11: 베이스 기판
26: 제1 전극
27: 제2 전극
28: 제3 전극
30: 발광 소자
45: 뱅크
51: 제1 절연층 52: 제2 절연층 53: 제3 절연층
100: 정렬 기판
110: 정렬 베이스 기판
121: 제1 정렬 전극
122: 제2 정렬 전극
130: 캡핑층
140: 정렬 뱅크
150: 정렬 접착층

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 배치된 제1 도전 패턴, 제1 전압 배선 및 제2 전압 배선;
    상기 제1 도전 패턴과 상기 제2 전압 배선 상에 배치된 절연막;
    상기 절연막 상에 배치되며 길이 방향이 제1 방향을 향하도록 배치된 복수의 제1 발광 소자;
    상기 절연막 상에 배치되고 상기 절연막을 관통하는 제1 컨택홀을 통해 상기 제1 도전 패턴과 연결되며, 상기 제1 전압 배선과 중첩하는 제1 전극; 및
    상기 절연막 상에 배치되고 상기 절연막을 관통하는 제2 컨택홀을 통해 상기 제2 전압 배선과 연결된 제2 전극을 포함하되,
    상기 복수의 제1 발광 소자는 상기 제1 방향과 교차하는 제2 방향을 따라 배열되며,
    상기 각 제1 발광 소자의 상기 길이 방향의 제1 단부의 측면은 상기 제1 전극에 접촉하고,
    상기 각 제1 발광 소자의 상기 길이 방향의 제2 단부의 측면은 상기 제2 전극에 접촉하고,
    상기 제1 전극에서, 상기 제1 도전 패턴과 중첩하는 영역의 상면 및 상기 제1 전압 배선과 중첩하는 영역의 상면은 동일 평면상에 위치하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 제1 발광 소자가 배열된 영역으로부터 상기 제2 방향으로 연장한 연장 영역 내에서 상기 절연막 상에 길이 방향이 상기 제1 방향을 향하도록 배치되되, 상기 제1 전극 및 상기 제2 전극과 접촉하지 않는 복수의 제2 발광 소자를 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 제2 방향을 따라 화소행 별로 분리되고, 상기 제2 발광 소자는 상기 제1 전극 및 상기 제2 전극이 위치하지 않는 화소행의 경계부에 배치되는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 평면도상 상기 제2 발광 소자를 상기 길이 방향으로 연장한 도형과 만나지 않는 표시 장치.
  5. 제3 항에 있어서,
    상기 제2 발광 소자는 상기 제1 전극 및 상기 제2 전극과 비중첩하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 서로 이격되어 배치되는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 발광 소자의 상기 제1 단부는 상기 제1 전극과 중첩하고, 상기 제2 단부는 상기 제2 전극과 중첩하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 간의 간격은 상기 제1 발광 소자의 제1 방향으로의 길이보다 작은 표시 장치.
  9. 제7 항에 있어서,
    상기 제1 발광 소자의 상기 제1 단부는 상기 절연막 및 상기 제1 전극 사이에 배치되고,
    상기 제1 발광 소자의 상기 제2 단부는 상기 절연막 및 상기 제2 전극 사이에 배치되는 표시 장치.
  10. 제1 항에 있어서,
    상기 절연막 상에 배치되는 접착층을 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 접착층을 관통하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극의 적어도 일부분은 상기 절연막 상에 직접 배치되는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 전극의 상기 제1 방향 일측 및 상기 제2 전극의 상기 제1 방향 타측에 각각 배치되며, 상기 제2 방향으로 연장하는 복수의 뱅크; 및
    상기 복수의 뱅크 상에 배치되는 제3 전극을 더 포함하는 표시 장치.
  14. 정렬 전극을 포함하는 정렬 기판을 준비하는 단계;
    상기 정렬 기판 상에 발광 소자를 포함하는 발광 소자 잉크를 분사하는 단계;
    상기 정렬 전극에 정렬 신호를 인가하여 상기 발광 소자를 정렬시키는 단계;
    정렬된 상기 발광 소자를 대상 기판으로 전사하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 정렬 전극은 제1 방향으로 연장하며 서로 이격되어 배치되는 제1 정렬 전극과 제2 정렬 전극을 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 발광 소자 잉크를 분사하는 단계는 상기 정렬 전극을 따라 상기 발광 소자 잉크를 분사하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 정렬 기판은 상기 정렬 전극을 둘러싸며 배치되는 복수의 정렬 뱅크를 더 포함하되,
    상기 정렬 전극 상에 분사된 상기 발광 소자 잉크는 상기 복수의 정렬 뱅크에 의해 가두어지는 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 정렬된 상기 발광 소자를 상기 대상 기판으로 전사하는 단계는 상기 정렬 전극에 직류 전압을 인가하며, 상기 정렬 기판을 상기 대상 기판 상에 뒤집어 배치하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 정렬된 상기 발광 소자를 상기 대상 기판으로 전사하는 단계는 상기 대상 기판의 일면에 접착층을 형성하고, 상기 대상 기판의 상기 일면을 상기 정렬 기판 상에 접촉하여 상기 발광 소자를 픽업하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제14 항에 있어서,
    상기 대상 기판은 제1 얼라인 키를 포함하고,
    상기 정렬 기판은 상기 제1 얼라인 키와 동일한 형상의 제2 얼라인 키를 포함하되,
    상기 정렬된 상기 발광 소자를 대상 기판으로 전사하는 단계는 상기 제1 얼라인 키 및 상기 제2 얼라인 키를 상호 정렬시키는 단계를 포함하는 표시 장치의 제조 방법.
KR1020200087463A 2020-07-15 2020-07-15 표시 장치 및 표시 장치의 제조 방법 KR20220009528A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200087463A KR20220009528A (ko) 2020-07-15 2020-07-15 표시 장치 및 표시 장치의 제조 방법
CN202110709173.0A CN113948504A (zh) 2020-07-15 2021-06-25 制造显示装置的方法
US17/377,268 US12125834B2 (en) 2020-07-15 2021-07-15 Display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200087463A KR20220009528A (ko) 2020-07-15 2020-07-15 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220009528A true KR20220009528A (ko) 2022-01-25

Family

ID=79292779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200087463A KR20220009528A (ko) 2020-07-15 2020-07-15 표시 장치 및 표시 장치의 제조 방법

Country Status (2)

Country Link
KR (1) KR20220009528A (ko)
CN (1) CN113948504A (ko)

Also Published As

Publication number Publication date
CN113948504A (zh) 2022-01-18
US20220020734A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210124564A (ko) 표시 장치
KR102698236B1 (ko) 표시 장치
KR20210143969A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
KR20210135383A (ko) 표시 장치
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
KR20210143350A (ko) 표시 장치
KR102708648B1 (ko) 표시 장치
KR102689823B1 (ko) 표시 장치 및 이의 제조 방법
KR20210132271A (ko) 표시 장치
KR20210132278A (ko) 표시 장치
US20220254813A1 (en) Display device and method of fabricating the same
US20220045241A1 (en) Display device and method for manufacturing the same
KR20230128171A (ko) 표시 장치 및 그 제조 방법
KR20220009528A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220033537A (ko) 표시 장치 및 이의 제조 방법
US12125834B2 (en) Display device and method of fabricating the same
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20210141801A (ko) 표시 장치
KR20210132279A (ko) 발광 소자 잉크 및 표시 장치의 제조 방법
KR20210055829A (ko) 표시 장치
US20240072229A1 (en) Display device
US20230163247A1 (en) Light emitting element and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination