CN113948504A - 制造显示装置的方法 - Google Patents

制造显示装置的方法 Download PDF

Info

Publication number
CN113948504A
CN113948504A CN202110709173.0A CN202110709173A CN113948504A CN 113948504 A CN113948504 A CN 113948504A CN 202110709173 A CN202110709173 A CN 202110709173A CN 113948504 A CN113948504 A CN 113948504A
Authority
CN
China
Prior art keywords
alignment
light emitting
electrode
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110709173.0A
Other languages
English (en)
Inventor
林白铉
李政桓
李咥瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113948504A publication Critical patent/CN113948504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了制造显示装置的方法。制造显示装置的方法的实施方式包括：准备包括对准电极的对准基板；将包括发光元件的墨水喷射到对准基板上；通过向对准电极施加对准信号来对准发光元件；以及将对准的发光元件转移到目标基板。

Description

制造显示装置的方法
相关申请的交叉引用
本申请要求于2020年7月15日在韩国知识产权局提交的第10-2020-0087463号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开的一个或多个实施方式涉及制造显示装置的方法。
背景技术
随着多媒体技术的发展，显示装置变得越来越重要。因此，当前使用各种类型(或种类)的显示装置，诸如有机发光显示(OLED)装置和/或液晶显示(LCD)装置。
显示装置用于显示图像并且包括显示面板，诸如有机发光显示面板或液晶显示面板。在显示面板之中，发光显示面板可以包括发光元件。例如，发光二极管(LED)可以包括使用有机材料作为荧光材料的有机发光二极管(OLED)以及使用无机材料作为荧光材料的无机发光二极管。
使用无机半导体作为荧光材料的无机发光二极管的优点在于：其在高温环境中具有耐久性，并且具有比有机发光二极管更高的蓝光效率。以前，制造无机发光二极管的工艺具有某些缺点。然而，已经开发了使用介电泳(DEP)的转移方法，并且因此已经基本上克服了这些缺点。因此，正在进行对无机发光二极管的研究，因为它们与有机发光二极管相比具有更好的耐久性和效率。
发明内容
本公开的一个或多个实施方式的方面提供了制造显示装置的方法，该方法通过使用包括对准电极的对准基板来对准发光元件并且然后将发光元件转移到目标基板上而能够更精确地对准发光元件。
应注意，本公开的目的不限于上述目的；并且本公开的其它目的对于本领域技术人员而言将从以下描述中显而易见。
根据本公开的一个或多个实施方式，显示装置不包括对准电极并且可以包括对准的发光元件。施加的用于对准发光元件的电压可能导致对其它线的损伤。另外，对准电极可能与包括在下基板中的线或电极一起形成电场。由此形成的电场可能向发光元件提供介电泳力，并且因此发光元件可能在不希望的位置处对准。因此，通过消除对准电极，可以减少施加至包括在下基板中的线或电极的损伤，并且可以更精确地对准发光元件。
此外，通过使用单独的对准基板来对准发光元件，并且然后将发光元件转移到目标基板上，可以减少施加至包括在下基板中的线的损伤，并且可以更精确地对准发光元件。
应注意，本公开的效果不限于以上描述的效果，并且本公开的其它效果对于本领域的技术人员而言将从以下描述中显而易见。
根据本公开的一个或多个实施方式，提供了用于制造显示装置的方法，该方法包括：准备包括对准电极的对准基板；将包含发光元件的墨水喷射到对准基板上；通过向对准电极施加对准信号来对准发光元件；以及将对准的发光元件转移到目标基板。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的上述和其它方面及特征将变得更加清楚，在附图中：
图1是根据本公开的一个或多个实施方式的显示装置的平面图。
图2是示出根据本公开的一个或多个实施方式的显示装置的像素的平面图。
图3是沿图2的线Q1-Q1’、Q2-Q2’和Q3-Q3’截取的剖视图。
图4是根据本公开的一个或多个实施方式的显示装置的一部分的剖视图。
图5是根据本公开的一个或多个实施方式的显示装置的一部分的剖视图。
图6是根据本公开的一个或多个实施方式的显示装置的一部分的剖视图。
图7是示出根据本公开的一个或多个实施方式的发光元件的视图。
图8是用于说明根据本公开的一个或多个实施方式的用于制造显示装置的方法的处理步骤的流程图。
图9至图14是示出根据本公开的一个或多个实施方式的制造显示装置的方法的处理步骤的示意图。
图15至图17是示出根据一个或多个实施方式的制造显示装置的方法的处理步骤中的一些的示意图。
图18至图20是示出根据一个或多个实施方式的制造显示装置的方法的处理步骤中的一些的示意图。
具体实施方式
现在将参考附图在下文中更全面地描述本公开，在附图中示出了实施方式。然而，本公开可以以不同的形式来体现，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域技术人员完全传达本公开的范围。
还应理解，当层被称为在另一层或基板“上”时，其可以直接在该另一层或基板上，或者也可以存在居间的层。相反，当元件被称为“直接”在另一元件“上”时，不存在居间的元件。
为了易于描述，可以在本文中使用诸如“以下”、“下方”、“下”、“上方”、“上”等空间相对术语来描述如附图中所示的一个元件或特征与另一(些)元件或特征的关系。应理解，除了附图中所描绘的定向之外，空间相对术语旨在包括装置在使用或操作中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“以下”的元件将随之被定向为在其它元件或特征“上方”。因此，术语“下方”例如可以包括上方和下方两种定向。装置可以另外定向(旋转90度或处于其它定向)，并且应相应地解释本文中使用的空间相对描述语。
在整个说明书中，相同的附图标记表示相同的部件。
术语“和/或”包括可以由相关元件限定的一个或多个组合。当诸如“……中的至少一个”、“……中的一个”的表述在一列表的元素之后时以及当诸如“选自……”的表述在一列表的元素之前时，修饰整个列表的元素而不是修饰该列表中的个别元素。此外，当描述本公开的实施方式时，“可以”的使用是指“本公开的一个或多个实施方式”。
如本文中所使用的，术语“使用(use)”、“使用(using)”和“使用(used)”可分别被认为与术语“利用(utilize)”、“利用(utilizing)”和“利用(utilized)”同义。
此外，术语“基本上”、“约”和类似术语用作近似术语而不是用作程度术语，并且旨在解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。
此外，本文中所阐述的任何数值范围旨在包括包含在所阐述的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所阐述的最小值1.0与所阐述的最大值10.0之间(包含本数)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如以2.4至7.6为例。本文中所阐述的任何最大数值限制旨在包括其中所包含的所有更低的数值限制，并且本说明书中所阐述的任何最小数值限制旨在包括其中所包含的所有更高的数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确地阐述包含在本文中所明确阐述的范围内的任何子范围。
在下文中，将参考附图描述本公开的实施方式。
图1是根据本公开的一个或多个实施方式的显示装置的平面图。
参考图1，显示装置DD显示运动图像或静止图像。显示装置DD可以指提供显示屏的任何电子设备。例如，显示装置DD可以包括电视机、膝上型计算机、监视器、电子广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示装置、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏控制台和/或数码相机、摄像机等。
显示装置DD包括用于提供显示屏的显示面板。显示面板的示例可包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在以下描述中，无机发光二极管显示面板被用作显示面板的示例，但是本公开不限于此。可以采用任何其它合适的显示面板，只要可以同等地应用本公开的技术思想即可。
显示装置DD的形状可以以各种合适的方式修改。例如，显示装置DD可以具有诸如正方形、圆形、具有较长横向边(即，水平边)的矩形、具有较长垂直边的矩形、具有圆化拐角(顶点)的四边形、其它多边形等的形状。显示装置DD的显示区域DPA的形状也可以类似于显示装置DD的整体形状。图1以具有较长水平边的矩形的形状示出了显示装置DD和显示区域DPA。
显示装置DD可以包括显示区域DPA和非显示区域NDA。在显示区域DPA中，可以显示图像。在非显示区域NDA中，不显示图像。显示区域DPA可以被称为有效区域，而非显示区域NDA也可以被称为非有效区域。显示区域DPA通常可以占据显示装置DD的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成矩阵。当从顶部观察时，每个像素PX的形状可以是但不限于矩形或正方形。每个像素PX可以具有菱形形状，该菱形形状具有相对于一方向倾斜的边。像素PX可以以条纹和
Figure BDA0003132710880000051
形式或图案交替地布置(
Figure BDA0003132710880000052
是三星显示有限公司(Samsung Display Co.，Ltd.)拥有的注册商标)。像素PX中的每个可以包括发射特定波长带的光以表现颜色的一个或多个发光元件30(参见图2)。
非显示区域NDA可以在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以与显示区域DPA的四个边邻近。非显示区域NDA可以形成显示装置DD的边框。包括在显示装置DD中的线或电路驱动器可以定位在非显示区域NDA中，或者可以在非显示区域NDA中安装外部装置。
第一对准键AK1可以在像素PX内部。第一对准键AK1可与下文将描述的第二对准键AK2(参见图9)对准，以帮助显示装置DD与对准基板100(参见图9)的对准。然而，应理解，本公开不限于此。第一对准键AK1可以在显示区域DPA中在像素PX外部，或者在非显示区域NDA中。例如，第一对准键AK1可以具有但不限于十字形形状。
图2是示出根据本公开的一个或多个实施方式的显示装置的像素的平面图。
参考图2，多个像素PX中的每个可以包括多个子像素PXn，其中n是1与3之间的整数。例如，像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，并且第三子像素PX3可以发射第三颜色的光。第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，应理解，本公开不限于此。所有子像素PXn可以发射相同颜色的光。尽管在图2中所示的示例中像素PX包括三个子像素PXn，但是本公开不限于此。像素PX可以包括多于两个的子像素PXn。布置在第二方向DR2上的发光元件30可以在每个子像素PXn中。发光元件30可以在第一方向DR1上具有纵向方向，并且可以在第二方向DR2上彼此平行地布置。此外，在每个子像素PXn中，还可以设置在第二方向DR2上延伸并且在第一方向DR1上彼此间隔开的第一电极26和第二电极27。像素行中的第一电极26和第二电极27可以与布置在第二方向DR2上的其它像素行中的第一电极26和第二电极27分离。
发光元件30可以包括在厚度方向上与第一电极26和第二电极27重叠的第一发光元件31以及不与第一电极26和第二电极27重叠的第二发光元件32。
第二发光元件32可以于在第二方向DR2上从其中布置有第一发光元件31的区域延伸的区域中定位在第一平坦化层19(参见图3)上，使得第二发光元件32的纵向方向朝向第一方向DR1定向。第二发光元件32可以在像素行之间的边界处，其中第一电极26和第二电极27都不定位在该边界处。第二发光元件32可以既不与第一电极26接触(例如，物理接触)，也不与第二电极27接触(例如，物理接触)。通过在第一方向DR1上延伸第二发光元件32而形成的图形可不与第一电极26和第二电极27中的任何一个相遇。
第一发光元件31可以电连接到第一电极26和第二电极27以实际上(例如，主动地)发射光，而第二发光元件32可以是不发射光的虚设发光元件。
显示装置DD的子像素PXn中的每个可以包括发射区域EMA和非发射区域。在发射区域EMA中，第一发光元件31可以发射特定(或设定)波长的光。在非发射区域中，没有设置第一发光元件31，或者设置有不电连接到第一电极26或第二电极27的第二发光元件32，并且因此没有光从非发射区域射出。发光元件30中的每个的有源层36(参见图7)可以无方向性地发射光。光可以在发光元件30的两个侧方向上发射。发射区域EMA可以包括其中设置有第一发光元件31的区域，并且可以包括与第一发光元件31邻近的、射出从第一发光元件31发射的光的区域。
然而，应理解，本公开不限于此。发射区域EMA还可以包括其中从第一发光元件31发射的光被其它元件反射或折射而离开的区域。多个第一发光元件31可以在子像素PXn中的每个中，并且发射区域EMA可以包括定位有第一发光元件31的区域和邻近的区域。以下将给出其更详细的描述。
图3是沿图2的线Q1-Q1’、Q2-Q2’和Q3-Q3’截取的剖视图。尽管图3仅示出了图2的第一子像素PX1的剖面，但是该描述可以同等地应用于其它像素PX或子像素PXn。图3示出了第一子像素PX1中从第一发光元件31的第一端到第二端的剖面。
结合图2参考图3，显示装置DD可以包括基础基板11、基础基板11上的半导体层、多个导电层和多个绝缘层。
在一个或多个实施方式中，基础基板11可以是绝缘基板。基础基板11可以由诸如玻璃、石英和/或聚合物树脂的绝缘材料制成。基础基板11可以是刚性基板，或者是可以弯曲、折叠和/或卷曲的柔性基板。
光阻挡层BML可以在基础基板11上。光阻挡层BML可以与显示装置DD的第一晶体管TR1的有源材料层ACT重叠。光阻挡层BML可以包括阻挡光的材料，并且因此可以防止或减少光进入第一晶体管TR1的有源材料层ACT中。例如，光阻挡层BML可以由阻挡或减少光透射的不透明金属材料形成。然而，应理解，本公开不限于此。在一些实现方式中，可以消除光阻挡层BML。
缓冲层12可以完全在其上设置有光阻挡层BML的基础基板11上。缓冲层12可以形成在基础基板11上，以保护像素PX的第一薄膜晶体管(例如，第一晶体管)TR1不受渗透通过基础基板11(其易受湿气渗透的影响)的湿气的影响，并提供平坦的表面。缓冲层12可以由彼此交替地堆叠的多个无机层形成。例如，缓冲层12可以由其中包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一个的无机层彼此交替地堆叠的多个层构成。
半导体层在缓冲层12上。半导体层可以包括第一晶体管TR1的有源材料层ACT。这些层可与第一栅极导电层的第一栅电极GE等部分地重叠，这将在下文中描述。
尽管附图中仅描绘了包括在显示装置DD的子像素PXn中的晶体管之中的第一晶体管TR1，但是本公开不限于此。显示装置DD可以包括更多数量的晶体管。例如，在子像素PXn中的每个中，除了第一晶体管TR1之外，显示装置DD可以包括多于一个的晶体管，例如，两个或三个晶体管。
根据本公开的一个或多个实施方式，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。多晶硅可以通过使非晶硅结晶而形成。当半导体层包含多晶硅时，有源材料层ACT可以包括掺杂有杂质的多个掺杂区ACT_a和ACT_b以及在掺杂区ACT_a和ACT_b之间的沟道区ACT_c。例如，多个掺杂区ACT_a和ACT_b可以分别是源极区或漏极区。
在一个或多个实施方式中，半导体层可以包括氧化物半导体。在这种情况下，有源材料层ACT的掺杂区ACT_a和ACT_b中的每个可以是导电区。氧化物半导体可以是包含铟(In)的氧化物半导体。在一个或多个实施方式中，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)等。然而，应理解，本公开不限于此。
第一栅极绝缘层13在半导体层和缓冲层12上。第一栅极绝缘层13可以包括半导体层，并且可以在缓冲层12上。第一栅极绝缘层13可以用作薄膜晶体管中的每个的栅极绝缘体。第一栅极绝缘层13可以由包括无机材料(诸如，硅氧化物(SiOx)、硅氮化物(SiNx)和/或硅氮氧化物(SiON))的无机层形成，或者可以由这些材料的叠层形成。
第一栅极导电层在第一栅极绝缘层13上。第一栅极导电层可以包括第一晶体管TR1的第一栅电极GE和存储电容器的第一电容器电极CSE。第一栅电极GE可以在厚度方向上与有源材料层ACT的沟道区ACT_c重叠。第一电容器电极CSE可以在厚度方向上与第一晶体管TR1的第二源/漏电极SD2重叠。在一个或多个实施方式中，第一电容器电极CSE可以连接到第一栅电极GE并与第一栅电极GE集成，并且集成的层可以部分地包括第一栅电极GE和第一电容器电极CSE。第一电容器电极CSE可以在厚度方向上与第二源/漏电极SD2重叠，并且在第一电容器电极CSE和第二源/漏电极SD2之间可以形成存储电容器。
第一栅极导电层可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单层或多层构成。然而，应理解，本公开不限于此。
第一保护层15在第一栅极导电层上。第一保护层15可覆盖第一栅极导电层并用于保护第一栅极导电层。第一保护层15可以由包括无机材料(诸如，硅氧化物(SiOx)、硅氮化物(SiNx)和/或硅氮氧化物(SiON))的无机层形成，或者可以由这些材料的叠层形成。
第一数据导电层在第一保护层15上。第一数据导电层可以包括数据线DTL以及第一晶体管TR1的第一源/漏电极SD1和第二源/漏电极SD2。
第一晶体管TR1的源/漏电极SD1和SD2可以通过穿过第一保护层15和第一栅极绝缘层13的接触孔分别与有源材料层ACT的掺杂区ACT_a和ACT_b接触(例如，物理接触)。在一个或多个实施方式中，第一晶体管TR1的第二源/漏电极SD2可以通过另一接触孔电连接到光阻挡层BML。
数据线DTL可以将数据信号施加至包括在显示装置DD中的另一晶体管。在一个或多个实施方式中，数据线DTL可连接到另一晶体管的源/漏电极。
第一数据导电层可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单层或多层构成。然而，应理解，本公开不限于此。
第一层间电介质层17在第一数据导电层上。第一层间电介质层17可以用作在第一数据导电层与第一数据导电层上的其它层之间的绝缘层。在一个或多个实施方式中，第一层间电介质层17可以覆盖第一数据导电层以保护第一数据导电层。第一层间电介质层17可以由包括无机材料(诸如，硅氧化物(SiOx)、硅氮化物(SiNx)和/或硅氮氧化物(SiON))的无机层形成，或者可以由这些材料的叠层形成。
第二数据导电层在第一层间电介质层17上。第二数据导电层可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP。可将高电平电压(或第一供应电压)施加至第一电压线VL1以供应给第一晶体管TR1，并且可将低电平电压(或第二供应电压)施加至第二电压线VL2以供应给第二电极27。
第一导电图案CDP可以通过形成在第一层间电介质层17中的接触孔电连接到第一晶体管TR1的第二源/漏电极SD2。第一导电图案CDP也可以与第一电极26接触(例如，物理接触)。第一晶体管TR1可以通过第一导电图案CDP将从第一电压线VL1施加的第一供应电压传送到第一电极26。第一电极26的至少一部分可以与第一电压线VL1重叠。尽管在附图中所示的示例中第二数据导电层包括一个第二电压线VL2和一个第一电压线VL1，但是本公开不限于此。第二数据导电层可以包括多于一个的第一电压线VL1和多于一个的第二电压线VL2。
第二数据导电层可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单层或多层构成。然而，应理解，本公开不限于此。
第一平坦化层19在第二数据导电层上。第一平坦化层19可以包括有机绝缘材料(例如，诸如聚酰亚胺(PI)的有机材料)，以提供平坦(或基本上平坦)的表面。
以上描述的基础基板11至第一平坦化层19可以一起作为下基板10。第一发光元件31以及多个电极26和27在第一平坦化层19上。在一个或多个实施方式中，还可在第一平坦化层19上设置多个绝缘层51、52和53。
第一发光元件31可以直接在第一平坦化层19上。多个第一发光元件31可以在第二方向DR2上彼此间隔开，并且可以基本上彼此平行地对准。在本文中，第一发光元件31之间的间隔不受特别限制。第一发光元件31中的每个具有在一个方向上延伸的形状。电极26和27(将在下文中描述)延伸的方向可以基本上垂直于第一发光元件31延伸的方向。然而，应理解，本公开不限于此。第一发光元件31可以定向为倾斜于电极26和27延伸的方向而不是垂直于电极26和27延伸的方向。
第一发光元件31中的每个可以包括有源层36，有源层36包括向外部发射不同波长带的光的不同材料。显示装置DD可以包括发射不同波长的光的第一发光元件31。例如，第一子像素PX1的第一发光元件31可以包括发射具有第一波长作为中心波长带的第一颜色的光的有源层36，第二子像素PX2的第一发光元件31可以包括发射具有第二波长作为中心波长带的第二颜色的光的有源层36，并且第三子像素PX3的第一发光元件31可以包括发射具有第三波长作为中心波长带的第三颜色的光的有源层36。因此，第一颜色的光、第二颜色的光和第三颜色的光可以分别从第一子像素PX1、第二子像素PX2和第三子像素PX3发射。然而，应理解，本公开不限于此。在一些实现方式中，子像素PXn可以包括相同种类的第一发光元件31，并且可以发射基本上相同颜色的光。
第一绝缘层51可以部分地在第一发光元件31上。第一绝缘层51可以部分地围绕第一发光元件31的外表面。第一绝缘层51设置在第一发光元件31上，但不覆盖第一发光元件31的第一端和第二端，使得电极26和27可以与第一发光元件31的两端接触(例如，物理接触)。当从顶部观察时，第一发光元件31上的第一绝缘层51的部分可以具有在第一发光元件31上在第二方向DR2上延伸的形状。例如，第一绝缘层51可以在每个子像素PXn中形成线形图案或岛形图案。第一绝缘层51可围绕第一发光元件31的外表面以保护第一发光元件31，并且同时，在制造显示装置DD的工艺期间固定(例如，稳定)第一发光元件31。
多个电极26和27以及第二绝缘层52可以在第一绝缘层51上。
电极26和27设置在第一平坦化层19上。电极26和27可以包括第一电极26和第二电极27。第一电极26和第二电极27可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。电极26和27可以电连接到第一发光元件31，并且可以接收预定的(或设定的)电压，使得第一发光元件31可以发射光。例如，多个电极26和27可以电连接到第一发光元件31，并且可以将施加至其的电信号传送到第一发光元件31。
第一电极26和第二电极27可以在每个子像素PXn中。第一电极26和第二电极27可以在每个子像素PXn中在第二方向DR2上延伸，并且可以在子像素PXn和在第二方向DR2上邻近于该子像素PXn的另一子像素PXn之间的边界处与该另一子像素PXn的其它电极26和27分离。
第一电极26可以通过第一接触孔CTD电连接到第一晶体管TR1，并且第二电极27可以通过第二接触孔CTS电连接到第二电压线VL2。例如，第一电极26可以通过穿透第一平坦化层19的第一接触孔CTD与第一导电图案CDP接触(例如，物理接触)。与第一导电图案CDP重叠的第一电极26的上表面的部分和与第一电压线VL1重叠的第一电极26的上表面的部分可以定位在相同的平面上。然而，应理解，本公开不限于此。第二电极27可以通过穿透第一平坦化层19的第二接触孔CTS与第二电压线VL2接触(例如，物理接触)。例如，第一发光元件31和第一接触孔CTD可以通过单个导电层(例如，通过第一电极26)物理连接。此外，第一发光元件31和第二接触孔CTS可以通过单个导电层(例如，通过第二电极27)物理连接。
尽管在附图中在每个子像素PXn中示出了一个第一电极26和一个第二电极27，但是本公开不限于此。在一个或多个实施方式中，在每个子像素PXn中可以设置更多数量的第一电极26和第二电极27。每个子像素PXn中的第一电极26和第二电极27可以不一定具有在一个方向上延伸的形状，而是可以具有各种合适的结构。例如，第一电极26和第二电极27可以具有部分曲形或弯曲的形状，并且一个电极可以围绕另一电极。第一电极26和第二电极27的结构或形状不受特别限制，只要它们至少部分地间隔开并且彼此面对即可。
第一电极26和第二电极27可以在第一方向DR1上彼此间隔开并且彼此面对。第一电极26和第二电极27中的每个的至少一部分可以直接在第一平坦化层19上。第一电极26可以与第一发光元件31的第一端表面接触(例如，物理接触)，并且第二电极27可以与第一发光元件31的第二端表面接触(例如，物理接触)。第一发光元件31的第一端可以在第一平坦化层19和第一电极26之间，并且第一发光元件31的第二端可以在第一平坦化层19和第二电极27之间。第一发光元件31的第一端可以与第一电极26重叠，并且第一发光元件31的第二端可以与第二电极27重叠。第一电极26和第二电极27可以在第一方向DR1上彼此间隔开并且彼此面对，并且它们可以在每个子像素PXn的发射区域EMA内部形成条纹图案。第一电极26和第二电极27之间在第一方向DR1上的距离可以小于第一发光元件31在第一方向DR1上的长度。第一发光元件31的半导体层可以在第一发光元件31的其延伸方向上的两个端表面处暴露，并且第一电极26和第二电极27可以在半导体层被暴露的端表面处与第一发光元件31接触(例如，物理接触)。
根据本公开的一个或多个实施方式，第一电极26和第二电极27中的一个可以电连接到第一发光元件31的阳电极，而另一个可以电连接到第一发光元件31的阴电极。然而，应理解，本公开不限于此。
尽管在附图中在单个子像素PXn中示出了一个第一电极26和一个第二电极27，但是本公开不限于此。
第二绝缘层52可以在第一电极26上。第二绝缘层52可以使第一电极26与第二电极27电绝缘。第二绝缘层52可以覆盖第一电极26并且可以不在第一发光元件31的第二端上，使得第一发光元件31与第二电极27接触(例如，物理接触)。第二绝缘层52可以在第一绝缘层51的上表面上与第一电极26和第一绝缘层51中的每个的一部分接触(例如，物理接触)。第二绝缘层52的定位有第二电极27的侧表面可以与第一绝缘层51的侧表面对准。在一个或多个实施方式中，第二绝缘层52也可以例如在第一平坦化层19上在非发射区域中。然而，应理解，本公开不限于此。
第二电极27在第一绝缘层51和第二绝缘层52上。第二电极27可以与第一发光元件31的第二端接触(例如，物理接触)。第二电极27的一部分可以与第一绝缘层51、第二绝缘层52和第一发光元件31接触(例如，物理接触)。第一电极26和第二电极27可以彼此不接触(例如，物理接触)，并且可以通过第一绝缘层51和第二绝缘层52彼此绝缘。然而，应理解，本公开不限于此。在一些实现方式中，可以消除第二绝缘层52。
电极26和27中的每个可以包括透明导电材料。例如，电极26和27中的每个可以包括但不限于诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)和/或铟锡锌氧化物(ITZO)的材料。在一个或多个实施方式中，电极26和27中的每个可以包括具有高反射率的导电材料。例如，电极26和27中的每个可以包括诸如银(Ag)、铜(Cu)和/或铝(Al)的金属作为具有高反射率的材料。
然而，应理解，本公开不限于此。电极26和27中的每个可以具有其中透明导电材料层和具有高反射率的金属层中的一个或多个堆叠的结构，或者可以由包括透明导电材料和金属的单层构成。在一个或多个实施方式中，电极26和27中的每个可以具有ITO/银(Ag)/ITO、ITO/Ag/IZO或ITO/Ag/IZO/IZO的堆叠结构，或者可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。
第三绝缘层53可以完全在基础基板11上(例如，可以完全覆盖基础基板11)。第三绝缘层53可以保护基础基板11上的元件免受外部环境的影响。
以上描述的第一绝缘层51、第二绝缘层52和第三绝缘层53中的每个可以包括无机绝缘材料或有机绝缘材料。根据本公开的一个或多个实施方式，第一绝缘层51、第二绝缘层52和第三绝缘层53可以各自独立地包括无机绝缘材料，诸如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(Al2O3)和/或铝氮化物(AlN)。在一个或多个实施方式中，它们可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、Cardo树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯、聚甲基丙烯酸甲酯-聚碳酸酯合成树脂等作为有机绝缘材料。然而，应理解，本公开不限于此。
图4是根据本公开的一个或多个实施方式的显示装置的一部分的剖视图。
参考图4，显示装置DD还可以包括多个堤部45和多个第三电极28。多个堤部45可以在第三绝缘层53上。堤部45可以分别在第一电极26的第一方向DR1上的一侧上和第二电极27的第一方向DR1上的另一侧上。第三电极28可以分别设置在堤部45上。多个堤部45可以在每个子像素PXn中在第二方向DR2上延伸。在一个或多个实施方式中，多个堤部45可以在第一方向DR1上彼此间隔开并且彼此面对。堤部45可以彼此间隔开，以形成其中第一发光元件31设置在堤部45之间的空间。堤部45可以在每个子像素PXn中，以在显示装置DD的显示区域DPA中形成线形图案。尽管在附图中示出了两个堤部45，但是本公开不限于此。
堤部45中的每个可以具有至少部分地从第三绝缘层53的上表面突出的结构。堤部45中的每个的突出部分可以具有倾斜侧表面，并且从第一发光元件31发射的光可以朝向堤部45中的每个的倾斜侧表面行进。堤部45上的第三电极28可以覆盖堤部45的至少整个倾斜侧表面。第三电极28可以包括具有高反射率的材料。从第一发光元件31发射的光可以在堤部45的侧表面上被第三电极28反射，并且可以通过第一平坦化层19的上侧射出。例如，堤部45可以提供其中定位第一发光元件31的空间，并且还可以用作向上反射从第一发光元件31发射的光的反射分隔壁。堤部45的侧表面可以以线形形状倾斜(例如，堤部45的侧表面可以是倾斜的直线)，但是本公开不限于此。堤部45可具有具备曲形外表面的半圆形或半椭圆形形状。根据本公开的一个或多个实施方式，堤部45可以包括但不限于有机绝缘材料，诸如聚酰亚胺(PI)。除了包括多个堤部45和多个第三电极28之外，图4的实施方式与图3的实施方式基本上相同。在以上描述中，没有提供相同元件的冗余描述。
图5是根据本公开的一个或多个实施方式的显示装置的一部分的剖视图。
参考图5，可以从显示装置DD消除(或省略)第二绝缘层52。第二电极27的一部分可以直接在第一绝缘层51上，并且第一电极26和第二电极27可以在第一绝缘层51上彼此间隔开。根据一个或多个实施方式，即使消除了第二绝缘层52，由于第一绝缘层51包括有机绝缘材料，使得第一发光元件31也可以固定在显示装置DD中。在一个或多个实施方式中，第一电极26和第二电极27可以经由图案化工艺一起形成。除了还消除了第三绝缘层53，图5的实施方式与图3的实施方式基本上相同。在以上描述中，没有提供相同元件的冗余描述。
图6是根据本公开的一个或多个实施方式的显示装置的一部分的剖视图。
参考图6，显示装置DD还可以包括粘合层60。粘合层60可以在第一平坦化层19上。第一电极26、第二电极27、第二绝缘层52和第三绝缘层53可以在粘合层60上。在制造显示装置DD的工艺中，可以在形成粘合层60之后形成第一接触孔CTD和第二接触孔CTS。因此，第一接触孔CTD和第二接触孔CTS可以穿透粘合层60。粘合层60可以由包括基于环氧的聚合物(诸如，SU-8)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并唑(PBO)、硅酮(Si)和/或热释放涂层的材料制成，但不限于此。除了图6的实施方式还包括粘合层60之外，图6的实施方式与图3的实施方式基本上相同。在以上描述中，没有提供相同元件的冗余描述。在一个或多个实施方式中，粘合层60可以在图4和图5的实施方式中的第一平坦化层19上。
图7是示出根据本公开的一个或多个实施方式的发光元件的视图。
发光元件30可以是发光二极管。例如，发光元件30可以具有微米或纳米的尺寸，并且可以是由无机材料制成的无机发光二极管。由于通过在彼此面对的两个电极之间在特定方向上形成电场而产生极性，因此无机发光二极管可以在该两个电极之间对准。发光元件30可以通过跨过该两个电极形成的电场而在该两个电极之间对准。
发光元件30可以包括掺杂有导电类型(或种类)(例如，p型或n型)的杂质的半导体层。半导体层可以通过传输从外部电源施加的电信号来发射特定(或设定)波长带的光。
如图7中所示，发光元件30可以包括第一半导体层31、第二半导体层32、有源层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。例如，当发光元件30发射蓝色波长带的光时，第一半导体层31可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。
第二半导体层32在以下将要描述的有源层36上。第二半导体层32可以是p型半导体。例如，当发光元件30发射蓝色或绿色波长带的光时，第二半导体层32可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。
有源层36在第一半导体层31和第二半导体层32之间。有源层36可以包括具有单量子阱或多量子阱结构的材料。当有源层36包括具有多量子阱结构的材料时，该结构可以包括彼此交替地堆叠的量子层和阱层。响应于通过第一半导体层31和第二半导体层32施加的电信号，有源层36可以在电子-空穴对在其中结合时发射光。例如，当有源层36发射蓝色波长带的光时，其可以包括诸如AlGaN和AlGaInN的材料。
电极层37可以是欧姆接触电极。然而，应理解，本公开不限于此。电极层37可以是肖特基接触电极。发光元件30可以包括至少一个电极层37。
在根据本公开的一个或多个实施方式的显示装置DD中，当发光元件30电连接到电极或接触电极时，电极层37可以减小发光元件30与电极或接触电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的至少一种。在一个或多个实施方式中，电极层37可以包括掺杂有n型或p型杂质的半导体材料。
绝缘层38可以围绕以上描述的多个半导体层(例如，第一半导体层31、第二半导体层32)和电极层(例如，电极层37)的外表面。根据本公开的一个或多个实施方式，绝缘层38可以至少围绕有源层36的外表面，并且可以在发光元件30延伸的方向上延伸。绝缘层38可用于保护以上描述的元件。例如，绝缘层38可以形成为围绕元件的侧表面，并且发光元件30在纵向方向上的两端可以被暴露。
绝缘层38可以包括具有绝缘性质的材料，诸如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlN)和/或铝氧化物(Al2O3)。因此，可以防止当有源层36与电信号通过其传输到发光元件30的电极接触(例如，物理接触)时可能发生的短路。此外，因为绝缘层38也覆盖有源层36的外表面，所以可以防止或减少发光效率的降低。
发光元件30的长度h可以在约1μm至约10μm或者约2μm至约6μm的范围内，并且在一些实施方式中，在约3μm至约5μm的范围内。发光元件30的直径可以在约30nm至约700nm的范围内，并且发光元件30的纵横比可以在约1.2至约100的范围内。然而，应理解，本公开不限于此。包括在显示装置DD中的多个发光元件30可以根据有源层36的组成差异而具有不同的直径。例如，发光元件30的直径可以是近似500nm。
根据一个或多个实施方式的显示装置DD可以包括直接在第一平坦化层19上的发光元件30。例如，可以消除用于对准发光元件30的对准电极。在包括对准电极的可比较装置中，施加至对准电极以对准发光元件30的电压可能对包括在下基板10中的线或电极造成损害。另外，对准电极可能与包括在下基板10中的线或电极一起形成电场。由此形成的电场可能向发光元件30提供介电泳力，并且因此发光元件30可能在不希望的位置处对准。
出于这些原因，通过消除对准电极，可以减少对包括在下基板10中的线的损伤，并且可以更精确地对准发光元件30。
图8是用于说明根据本公开的一个或多个实施方式的用于制造显示装置的方法的处理步骤的流程图。图9至图14是示出根据本公开的一个或多个实施方式的制造显示装置的方法的处理步骤的示意图，并且其中图10是沿图9中的线IX-IX’截取的剖视图。
参考图8以及图9至图14，根据一个或多个实施方式的制造显示装置的工艺可以包括：准备包括对准电极的对准基板(步骤S10)，将包含发光元件的墨水喷射印刷在对准基板上(步骤S20)，向对准电极施加电压以对准发光元件(步骤S30)，以及将发光元件从对准基板转移到目标基板(步骤S40)。
在准备包括对准电极的对准基板(步骤S10)时，根据本公开的一个或多个实施方式的对准基板100可以包括对准基础基板110、在对准基础基板110上并且彼此间隔开的对准电极121和122、在对准基础基板110上以覆盖对准电极121和122的覆盖层130以及在覆盖层130上并且围绕对准电极121和122的多个对准堤部140。
对准基础基板110可以是由诸如玻璃、石英和/或聚合物树脂的绝缘材料制成的绝缘基板，但不限于此。对准基础基板110可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成。对准基础基板110可以是刚性基板，或者是可以弯曲、折叠和/或卷曲的柔性基板。
在制造显示装置DD的工艺中，对准堤部140可以防止或减少在喷墨印刷工艺期间墨水的溢出。对准电极121和122包括第一对准电极121和第二对准电极122，并且可以在对准堤部140之间。在一个或多个实施方式中，可以将第二对准键AK2定位在对准堤部140上。第二对准键AK2可以与以上描述的第一对准键AK1(参见图1)对准，以帮助将显示装置DD和对准基板100对准。然而，应理解，本公开不限于此。第二对准键AK2可以在对准基板100的另一区域中。第二对准键AK2的形状可以与第一对准键AK1的形状基本上相同，以便帮助将显示装置DD与对准基板100对准。例如，第二对准键AK2可以具有与第一对准键AK1相同的十字形状。然而，应理解，本公开不限于此。
第一对准电极121和第二对准电极122可以在第二方向DR2上延伸，且可以在第一方向DR1上彼此间隔开并且彼此面对。第一对准电极121和第二对准电极122可用于在对准基板100中形成电场，以便将发光元件30对准。如下文中将描述的，发光元件30可以通过跨过第一对准电极121和第二对准电极122形成的电场布置在第一对准电极121和第二对准电极122之间。
在准备了包括对准电极的对准基板(步骤S10)之后，可以执行将包含发光元件的墨水喷射印刷在对准基板上(步骤S20)。
包含发光元件30的墨水200可以喷射到对准基础基板110上的第一对准电极121和第二对准电极122上。根据本公开的一个或多个实施方式，墨水200可以经由使用喷墨印刷装置的印刷工艺喷射到对准电极121和122上。墨水200可以通过包括在喷墨印刷装置中的喷射头的喷嘴喷出。墨水200可以包括溶剂300、分散在溶剂300中的多个发光元件30以及用于改变墨水200的粘度的增稠剂400。发光元件30可以分散在墨水200中，且其延伸方向在随机方向上(例如，在任何方向上)定向。
墨水200可以沿形成在喷射头中的内部路径流动，并且可以通过喷嘴喷射到对准基础基板110上。例如，墨水200可以沿对准电极121和122喷射。从喷嘴排出的墨水200可以喷射到对准基础基板110上的对准电极121和122上。喷射在对准电极121和122上的墨水200可以由对准堤部140限制。
在包含发光元件的墨水喷射印刷在对准基板上的步骤S20之后，可以执行通过向对准电极施加电压来对准发光元件的步骤S30。当将包含发光元件30的墨水喷射到对准电极121和122上时，向对准电极121和122施加对准信号以产生电场。施加至对准电极121和122的对准信号可以是交流(AC)电压。分散在墨水中的发光元件30可以通过接收由跨过对准电极121和122形成的电场引起的介电泳力而在对准电极121和122上对准。发光元件30的两端可以分别在第一对准电极121和第二对准电极122上。覆盖层130可以在发光元件30与对准电极121和122之间。根据一个或多个实施方式，可以同时地(或并行地)执行将包含发光元件的墨水喷射印刷在对准基板上的步骤S20以及通过向对准电极施加电压来对准发光元件的步骤S30。
随后，可以执行将发光元件从对准基板转移到目标基板的步骤S40。在以下描述中，术语“转移”可以不仅包括由于粘合力的差异而通过接触(例如，通过物理接触)移动物体，而且还包括在没有接触的情况下(例如，在没有物理接触的情况下)通过重力等移动物体。作为示例，发光元件30可以通过重力转移到显示装置DD的下基板10(即，目标基板)上。例如，将其上对准有发光元件30的对准基板100翻转并放置在显示装置DD的下基板10上方，使得发光元件30被重力下拉并安置在显示装置DD的下基板10上。为此，可以向对准电极121和122施加直流(DC)电压。在一个或多个实施方式中，可以使用超声波发生器将超声波施加至对准基板100的后表面，或者可以将辊按压对准基板100以促进发光元件30的转移。
当将对准基板100翻转并放置在显示装置DD的下基板10上方时，显示装置DD上的第一对准键AK1与对准基板100上的第二对准键AK2对准。当将发光元件30从对准基板100转移到显示装置DD的下基板10时，可以基本上维持发光元件30的定向。然而，应理解，本公开不限于此。
在根据本公开的一个或多个实施方式的制造显示装置DD的工艺期间，一旦将发光元件30安置在显示装置DD的下基板10上，就可以经由后续工艺顺序地形成第一绝缘层51、第一电极26、第二绝缘层52、第二电极27、第三绝缘层53等。
图15至图17是示出根据本公开的一个或多个实施方式的制造显示装置的方法的处理步骤中的一些的示意图。
图15的实施方式与图10的实施方式的不同之处基本上在于：根据图15的实施方式的对准基板100在消除了对准堤部140的同时还包括对准粘合层150。此外，对准基板100可以包括对准区域AA和非对准区域NAA，每个对准区域AA从第一对准电极121的一端延伸到邻近的第二对准电极122的另一端，非对准区域NAA覆盖除了对准区域AA之外的区。
对准粘合层150可以在非对准区域NAA中的覆盖层130上，但不在对准区域AA中的覆盖层130上。对准粘合层150可将非对准区域NAA中的发光元件30b附接到对准基板100。当发光元件30b通过对准粘合层150附接到对准基板100时，即使当对准基板100翻转时，发光元件30b也可基本上不被重力下拉。对准粘合层150可以由包括基于环氧的聚合物(诸如，SU-8)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并唑(PBO)、硅酮(Si)和/或热释放涂层的材料制成，但不限于此。
当将包含发光元件30a和30b的墨水200喷射到对准基板100上时，发光元件30a和30b可以定位在对准基板100上。这样，当向对准电极121和122施加对准信号时，对准区域AA中的发光元件30a可以在垂直于对准电极121和122的延伸方向的方向上对准。另一方面，非对准区域NAA中的发光元件30b可以不对准，而是可以在随机方向上(例如，在任何方向上)定向。
参考图16，可以将使用根据图15的一个或多个实施方式的对准基板100对准的发光元件30a转移到显示装置DD的下基板10上，下基板10是目标基板。例如，将其上对准有发光元件30a和30b的对准基板100翻转并放置在显示装置DD的下基板10上方，使得发光元件30a被重力下拉并安置在显示装置DD的下基板10上。这样，当对准区域AA中的发光元件30a转移到显示装置DD的下基板10上时，由于对准粘合层150的粘合力，非对准区域NAA中的发光元件30b可以不转移到显示装置DD的下基板10上。当发光元件30a从对准基板100转移到显示装置DD的下基板10时，可以基本上维持发光元件30a的定向。然而，应理解，本公开不限于此。
一旦发光元件30a安置在显示装置DD的下基板10上，就可以经由后续工艺顺序地形成第一绝缘层51、第一电极26、第二绝缘层52、第二电极27和第三绝缘层53。在根据这些实施方式的制造显示装置DD的方法中，首先使用单独的对准基板100对准发光元件30a，并且然后将发光元件30a转移到显示装置DD的下基板10。因此，可以减少施加至包括在下基板10中的线的损伤，并且可以改善发光元件30a的对准。除了从对准基板100消除了对准堤部140并且还包括对准粘合层150之外，图16的实施方式与图13的实施方式基本上相同。在以上描述中，没有提供相同元件的冗余描述。
参考图17，可以将使用根据图15的一个或多个实施方式的对准基板100对准的发光元件30a转移到显示装置DD的下基板10上，下基板10是目标基板。例如，粘合层60在显示装置DD的下基板10上，并且然后使下基板10与根据图15的一个或多个实施方式的对准基板100的上表面接触(例如，物理接触)，使得可以拾取发光元件30a。这样，对准粘合层150未定位在其中的对准区域AA中的发光元件30a可以附接到下基板10上的粘合层60并且被粘合层60拾取，而对准粘合层150定位在其中的非对准区域NAA中的发光元件30b可以不附接到下基板10上的粘合层60并且不被粘合层60拾取。
粘合层60与发光元件30b之间的粘合力可以小于对准粘合层150与发光元件30b之间的粘合力。如上所述，粘合层60可以由包括基于环氧的聚合物(诸如，SU-8)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并唑(PBO)、硅酮(Si)和/或热释放涂层的材料制成，但不限于此。粘合层60可以由使得粘合层60与发光元件30b之间的粘合力小于对准粘合层150与发光元件30b之间的粘合力的材料制成。
一旦发光元件30a安置在显示装置DD的下基板10上，就可以经由后续工艺顺序地形成第一绝缘层51、第一电极26、第二绝缘层52、第二电极27和第三绝缘层53。在根据这些实施方式的制造显示装置DD的方法中，首先使用单独的对准基板100对准发光元件30a，并且然后将发光元件30a转移到显示装置DD的下基板10。因此，可以减少施加至包括在下基板10中的线的损伤，并且可以改善发光元件30a的对准。
图18至图20是示出根据一个或多个实施方式的制造显示装置的方法的处理步骤中的一些的示意图。
参考图8和图18，根据图18的实施方式的对准基板100与图10的实施方式的不同之处在于：消除了对准堤部140。此外，对准基板100可以包括对准区域AA和非对准区域NAA，每个对准区域AA从第一对准电极121的一端延伸到邻近的第二对准电极122的另一端，非对准区域NAA覆盖除了对准区域AA之外的区。
当将包含发光元件30a和30b的墨水200喷射到对准基板100上时，发光元件30a和30b可以定位在对准基板100上。这样，当向对准电极121和122施加对准信号时，对准区域AA中的发光元件30a可以在垂直于对准电极121和122的延伸方向的方向上对准。另一方面，非对准区域NAA中的发光元件30b可以不对准，而是可以在随机方向上(例如，在任何方向上)定向。
参考图19，可以将使用根据图18的一个或多个实施方式的对准基板100对准的发光元件30a转移到显示装置DD的下基板10上，下基板10是目标基板。例如，将其上对准有发光元件30a和30b的对准基板100翻转并放置在显示装置DD的下基板10上方，使得发光元件30a和30b被重力下拉并安置在显示装置DD的下基板10上。应注意，对准区域AA中的发光元件30a以及非对准区域NAA中的发光元件30b可以转移到显示装置DD的下基板10上。当发光元件30a和30b从对准基板100转移到显示装置DD的下基板10时，可以基本上维持发光元件30a和30b的定向。然而，应理解，本公开不限于此。
一旦发光元件30a和30b安置在显示装置DD的下基板10上，就可以经由后续工艺顺序地形成第一绝缘层51、第一电极26、第二绝缘层52、第二电极27、第三绝缘层53等。在根据这些实施方式的制造显示装置DD的方法中，首先使用单独的对准基板100对准发光元件30a，并且然后将发光元件30a转移到显示装置DD的下基板10。这样，可以减少施加至包括在下基板10中的线的损伤，并且可以更精确地对准发光元件30a。除了从对准基板100消除了对准堤部140之外，图19的实施方式与图13的实施方式基本上相同。在以上描述中，没有提供相同元件的冗余描述。
参考图20，可以将使用根据图18的一个或多个实施方式的对准基板100对准的发光元件30a转移到显示装置DD的下基板10上，下基板10是目标基板。例如，粘合层60可以在显示装置DD的下基板10上，并且发光元件30a和30b可以在根据图18的一个或多个实施方式的对准基板100从下方接近下基板10时附接到粘合层60并被粘合层60拾取。这样，对准区域AA中的发光元件30a和非对准区域NAA中的发光元件30b可以附接到下基板10上的粘合层60并被粘合层60拾取。
一旦发光元件30a和30b安置在显示装置DD的下基板10上，就可以经由后续工艺顺序地形成第一绝缘层51、第一电极26、第二绝缘层52、第二电极27、第三绝缘层53等。
在根据本公开的实施方式的制造显示装置DD的方法中，首先使用单独的对准基板100对准发光元件30a，并且然后将发光元件30a转移到显示装置DD的下基板10。这样，可以减少施加至包括在下基板10中的线的损伤，并且可以更精确地对准发光元件30a。
在结束详细描述时，本领域技术人员将理解，在实质上不背离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，本公开所公开的实施方式仅以一般性和描述性意义使用，而不是出于限制的目的。

Claims (7)

1.制造显示装置的方法，所述方法包括：
准备包括对准电极的对准基板；
将包括发光元件的墨水喷射到所述对准基板上；
通过向所述对准电极施加对准信号来对准所述发光元件；以及
将对准的所述发光元件转移到目标基板。
2.根据权利要求1所述的方法，其中，所述对准电极包括第一对准电极和第二对准电极，所述第一对准电极和所述第二对准电极在第一方向上延伸并且彼此间隔开。
3.根据权利要求2所述的方法，其中，将包括所述发光元件的所述墨水喷射包括：沿所述对准电极喷射包括所述发光元件的所述墨水。
4.根据权利要求3所述的方法，其中，所述对准基板还包括在所述对准电极周围的多个对准堤部，以及
其中，喷射到所述对准基板上的所述墨水由所述多个对准堤部限制。
5.根据权利要求1所述的方法，其中，将对准的所述发光元件转移到所述目标基板包括：向所述对准电极施加直流电压，以及翻转所述对准基板并将所述对准基板放置在所述目标基板上方。
6.根据权利要求1所述的方法，其中，将对准的所述发光元件转移到所述目标基板包括：在所述目标基板的表面上形成粘合层，以及使所述目标基板的所述表面上的所述粘合层与所述对准基板接触以将所述发光元件粘附到所述目标基板。
7.根据权利要求1所述的方法，其中，所述目标基板包括第一对准键，
其中，所述对准基板包括具有与所述第一对准键相同形状的第二对准键，以及
其中，将对准的所述发光元件转移到所述目标基板包括：使所述第一对准键和所述第二对准键彼此对准。
CN202110709173.0A 2020-07-15 2021-06-25 制造显示装置的方法 Pending CN113948504A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200087463A KR20220009528A (ko) 2020-07-15 2020-07-15 표시 장치 및 표시 장치의 제조 방법
KR10-2020-0087463 2020-07-15

Publications (1)

Publication Number Publication Date
CN113948504A true CN113948504A (zh) 2022-01-18

Family

ID=79292779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110709173.0A Pending CN113948504A (zh) 2020-07-15 2021-06-25 制造显示装置的方法

Country Status (3)

Country Link
US (1) US20220020734A1 (zh)
KR (1) KR20220009528A (zh)
CN (1) CN113948504A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20220020734A1 (en) 2022-01-20
KR20220009528A (ko) 2022-01-25

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
US20230057723A1 (en) Display apparatus
EP3866195A2 (en) Display device
CN113707686A (zh) 显示装置
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
KR102689823B1 (ko) 표시 장치 및 이의 제조 방법
US20220393071A1 (en) Display device
CN113555386A (zh) 显示装置
US20230275199A1 (en) Display device and method of fabricating the same
KR20210132278A (ko) 표시 장치
US20220045241A1 (en) Display device and method for manufacturing the same
US20220254813A1 (en) Display device and method of fabricating the same
US20220359790A1 (en) Display device
US20220102585A1 (en) Display device
US20230261143A1 (en) Display device
US20230026527A1 (en) Light-emitting element, display apparatus, and manufacturing method therefor
US20220020734A1 (en) Display device and method of fabricating the same
CN114631192A (zh) 显示装置
CN219811518U (zh) 显示装置
US12058898B2 (en) Display device having bank with main opening and sub-openings
KR102708648B1 (ko) 표시 장치
US20230361261A1 (en) Display device and method of fabricating the same
US20230282774A1 (en) Display device and method of fabricating the same
US20220406971A1 (en) Display device
US20230142777A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination