KR20200010701A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200010701A
KR20200010701A KR1020180084255A KR20180084255A KR20200010701A KR 20200010701 A KR20200010701 A KR 20200010701A KR 1020180084255 A KR1020180084255 A KR 1020180084255A KR 20180084255 A KR20180084255 A KR 20180084255A KR 20200010701 A KR20200010701 A KR 20200010701A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
branch
disposed
emitting device
Prior art date
Application number
KR1020180084255A
Other languages
English (en)
Other versions
KR102587133B1 (ko
Inventor
오원식
강신철
김대현
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020180084255A priority Critical patent/KR102587133B1/ko
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN201880095677.4A priority patent/CN112437986A/zh
Priority to PCT/KR2018/015859 priority patent/WO2020017712A1/ko
Priority to JP2021502449A priority patent/JP7274567B2/ja
Priority to US17/260,944 priority patent/US11990566B2/en
Priority to EP18926857.6A priority patent/EP3826064A4/en
Priority to TW112134539A priority patent/TW202404073A/zh
Priority to TW108125670A priority patent/TWI830755B/zh
Publication of KR20200010701A publication Critical patent/KR20200010701A/ko
Priority to KR1020230131980A priority patent/KR20230143602A/ko
Application granted granted Critical
Publication of KR102587133B1 publication Critical patent/KR102587133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는, 제1 방향으로 연장되고, 서로 이격되어 배치되는 제1 전극 줄기부 및 제2 전극 줄기부, 상기 제1 전극 줄기부에서 분지되고, 상기 제1 방향과 다른 제2 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부, 상기 제2 전극 줄기부에서 분지되고, 상기 제2 방향으로 연장되어 배치된 제2 전극 가지부, 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 배치되는 적어도 하나의 제3 전극 및 상기 제1 전극 가지부, 상기 제3 전극 및 상기 제2 전극 가지부 사이에 배치되는 적어도 하나의 발광 소자를 포함하되, 상기 제3 전극은 상기 제2 방향으로 연장되어 배치되되, 상기 제3 전극의 상기 제2 방향으로의 양 단부는 각각 상기 제1 전극 줄기부와 상기 제2 전극 줄기부에서 이격된 상태로 종지할 수 있다.

Description

표시 장치 {Display device}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 무기 발광 다이오드 어레이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약하고, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 표시 장치의 발광 소자 배선을 직렬로 구성함으로써, 구동 트랜지스터의 용량을 감축하고, 전압 분배 효율과 도선 저항에 의한 전력 손실이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 제1 방향으로 연장되고, 서로 이격되어 배치되는 제1 전극 줄기부 및 제2 전극 줄기부, 상기 제1 전극 줄기부에서 분지되고, 상기 제1 방향과 다른 제2 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부, 상기 제2 전극 줄기부에서 분지되고, 상기 제2 방향으로 연장되어 배치된 제2 전극 가지부, 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 배치되는 적어도 하나의 제3 전극 및 상기 제1 전극 가지부, 상기 제3 전극 및 상기 제2 전극 가지부 사이에 배치되는 적어도 하나의 발광 소자를 포함하되, 상기 제3 전극은 상기 제2 방향으로 연장되어 배치되되, 상기 제3 전극의 상기 제2 방향으로의 양 단부는 각각 상기 제1 전극 줄기부와 상기 제2 전극 줄기부에서 이격된 상태로 종지할 수 있다.
상기 제1 전극 가지부는 상기 제2 전극 가지부가 연장되는 방향인 상기 제2 방향의 일 측 방향의 반대방향으로 연장될 수 있다.
상기 발광 소자는 상기 제1 전극 가지부와 상기 제3 전극 사이에 배치되는 제1 발광 소자 및 상기 제3 전극과 상기 제2 전극 가지부 사이에 배치되는 제2 발광 소자를 포함하고, 상기 제1 발광 소자 및 상기 제2 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 직렬로 연결될 수 있다.
상기 제1 발광 소자는 상기 제1 전극 가지부와 일 단이 연결되고 타 단이 상기 제3 전극에 연결되며, 상기 제1 발광 소자의 상기 일 단과 상기 타단 중 어느 하나는 p형 반도체층을 포함하고 다른 하나는 n형 반도체층을 포함하며, 상기 제1 발광 소자의 상기 p형 반도체층 및 상기 n형 반도체층 사이에 배치된 활성층을 포함할 수 있다.
상기 표시 장치는 상기 제1 전극 가지부에서 서로 이격되어 분지되는 복수의 상기 제1 전극 가지부를 포함하고, 복수의 상기 제1 전극 가지부 사이에는 상기 제2 전극 가지부가 배치될 수 있다.
상기 제3 전극은 상기 제2 전극 가지부와 상기 제2 전극 가지부의 일 측에 배치된 상기 제1 전극 가지부의 사이 영역, 및 상기 제2 전극 가지부와 상기 제2 전극 가지부의 타 측에 배치된 상기 제1 전극 가지부의 사이 영역에 적어도 하나 배치될 수 있다.
상기 표시 장치는 둘 이상의 상기 제3 전극을 포함하고, 상기 발광 소자는 서로 인접한 상기 제3 전극들 사이에 배치될 수 있다.
상기 발광 소자는 상기 제2 전극 가지부의 상기 일 측에서 전기적으로 연결된 제3 발광 소자 및 상기 제2 전극 가지부의 상기 타 측에서 전기적으로 연결된 제4 발광 소자를 포함하고, 상기 제3 발광 소자와 상기 제4 발광 소자는 상기 제2 전극 가지부의 상기 일측과 상기 타측 사이에서 병렬로 연결될 수 있다.
상기 복수의 제1 전극 가지부와 상기 복수의 제3 전극은 상기 제2 전극 가지부를 중심으로 대칭적으로 배치될 수 있다.
상기 제3 전극은 상기 제1 전극 줄기부 및 상기 제2 전극 줄기부로부터 상기 제2 방향으로 돌출되어 배치된 제3 전극 단편부 및 상기 제3 전극 단편부로부터 이격되어 배치되되, 상기 제3 전극 단편부의 연장되어 배치되는 제3 전극 가지부를 포함할 수 있다.
상기 제3 전극은 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 서로 이격되어 배치되는 둘 이상의 상기 제3 전극 가지부를 포함하고, 상기 발광 소자는, 일 단이 상기 제1 전극 줄기부와 전기적으로 연결되고 타 단이 상기 제3 전극 가지부와 연결되는 제5 발광 소자, 양 단이 복수의 상기 제3 전극 가지부와 전기적으로 연결되는 제6 발광 소자 및 일 단이 상기 제3 전극 가지부와 전기적으로 연결되고 타 단이 상기 제2 전극 가지부와 연결되는 제7 발광 소자를 포함하며, 상기 제5 발광 소자, 상기 제6 발광 소자 및 상기 제7 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 직렬로 연결될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는, 제1 방향으로 연장되고, 서로 이격되어 배치되는 제1 전극 줄기부 및 제2 전극 배선, 상기 제1 전극 줄기부에서 분지되고, 상기 제1 방향과 다른 제2 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부, 상기 제1 전극 가지부와 이격되고 상기 제2 방향으로 연장되되, 상기 제1 전극 줄기부에서 이격된 상태로 종지된 제2 전극 가지부, 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 배치되어 상기 제2 방향으로 연장되되, 양 단부가 상기 제1 전극 줄기부와 상기 제2 전극 배선에서 이격된 상태로 종지된 제3 전극 및 상기 제1 전극 가지부, 상기 제2 전극 가지부 및 상기 제3 전극 사이에 배치된 적어도 하나의 발광 소자를 포함하고, 상기 제2 전극 가지부는 상기 제2 전극 배선과 전기적으로 연결될 수 있다.
상기 제1 전극 줄기부와 상기 제2 전극 배선은 서로 다른 배선층에 배치되고, 상기 제2 전극 가지부는 상기 제2 전극 배선과 컨택홀을 통해 전기적으로 연결될 수 있다.
상기 제1 전극 줄기부는 상기 제2 방향으로 돌출된 제2 전극 단편부를 더 포함할 수 있다.
상기 제2 전극 단편부는 상기 제2 전극 가지부와 상기 제2 방향으로 연장되어 정렬될 수 있다.
상기 제1 전극 줄기부는 박막 트랜지스터와 전기적으로 연결되고, 상기 제2 전극 배선은 공통 전원 배선에 전기적으로 연결되고, 상기 발광 소자는 상기 제1 전극 가지부와 상기 제3 전극 사이에 배치된 제1 발광 소자 및 상기 제3 전극과 상기 제2 전극 가지부 사이에 배치된 제2 발광 소자를 포함하며, 상기 제1 발광 소자와 상기 제2 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 직렬로 연결될 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는, 박막 트랜지스터에 연결된 제1 전극, 공통 전원 배선에 연결된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 플로팅 전극, 일단이 상기 제1 전극에 전기적으로 연결되고, 타단이 상기 플로팅 전극에 전기적으로 연결된 적어도 하나의 제1 발광 다이오드 및 일단이 상기 플로팅 전극에 전기적으로 연결되고, 타단이 상기 제2 전극에 전기적으로 연결된 적어도 하나의 제2 발광 다이오드를 포함하되, 상기 제1 발광 다이오드와 상기 제2 발광 다이오드는 상기 제1 전극과 상기 제2 전극 사이에서 직렬로 연결될 수 있다.
상기 제1 전극, 상기 제2 전극 및 상기 플로팅 전극은 제1 방향으로 연장되고, 상기 제1 발광 다이오드 및 상기 제2 발광 다이오드는 길이 방향이 상기 제1 방향과 다른 제2 방향을 향하도록 배치될 수 있다.
상기 제1 발광 다이오드 및 상기 제2 발광 다이오드는 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하되, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 중 어느 하나는 p형이고 다른 하나는 n형이고, 상기 제1 발광 다이오드의 상기 제1 도전형 반도체층은 상기 제1 전극과 전기적으로 연결되고, 상기 제1 발광 다이오드의 상기 제2 도전형 반도체층은 상기 플로팅 전극과 전기적으로 연결되고, 상기 제2 발광 다이오드의 상기 제1 도전형 반도체층은 상기 플로팅 전극과 전기적으로 연결되고, 상기 제2 발광 다이오드의 상기 제2 도전형 반도체층은 상기 제2 전극과 전기적으로 연결될 수 있다.
상기 제1 발광 다이오드 및 상기 제2 발광 다이오드는 상기 길이가 3㎛ 내지 6㎛의 범위를 가질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 따르면, 제1 전극과 제2 전극 사이에 플로팅 전극을 포함하여, 각 전극들 사이에 전기적으로 연결되는 발광소자들이 제1 전극과 제2 전극 사이에서 직렬로 연결될 수 있다. 따라서, 표시 장치의 제조시 구동 트랜지스터의 용량 설계가 용이해지고, 전압 분배 효율과 도선 저항에 의한 전력 손실을 개선할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 일 화소의 등가 회로도이다.
도 3은 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 4는 도 1의 I-I' 선을 따라 자른 단면도이다.
도 5는 다른 실시예에 따른 표시 장치의 평면도이다.
도 6은 도 5의 II-II'선과 III-III'선을 따라 자른 단면도이다.
도 7은 일 실시예들에 따른 발광 소자의 개략도이다.
도 8 내지 도 10은 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시하는 평면도이다.
도 11 내지 도 13은 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 15 내지 도 17은 도 14의 표시 장치의 제조방법을 개략적으로 도시하는 평면도이다.
도 18 및 도 19는 다른 실시예에 따른 표시 장치의 평면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 21 내지 도 23은 도 20의 표시 장치의 제조방법을 개략적으로 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(ements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
표시 장치(10)는 화소(PX)로 정의되는 영역을 적어도 하나 포함할 수 있다. 복수의 화소(PX)들은 표시 장치(10)의 표시부에 배치되어 각각 특정 파장대의 광을 표시 장치(10)의 외부로 방출할 수 있다. 도 1에서는 3개의 화소(PX1, PX2, PX3)들을 예시적으로 도시하였으나, 표시 장치(10)는 더 많은 수의 화소를 포함할 수 있음은 자명하다. 도면에서는 단면상 일 방향, 예컨대 제1 방향(D1)으로만 배치되는 복수의 화소(PX)들을 도시하고 있으나, 복수의 화소(PX)들은 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로도 배치될 수도 있다. 또한, 도 1의 화소(PX)들이 복수개로 분할되어 각각이 하나의 화소(PX)를 구성할 수도 있다. 반드시 도 1과 같이 화소들이 평행하게 제1 방향(D1)으로만 배치되지 않고 수직한 방향(또는, 제2 방향)으로 배치되거나 지그재그형으로 배치되는 등 다양한 구조가 가능하다.
도면에서는 도시하지 않았으나, 표시 장치(10)는 발광 소자(350)가 배치되어 특정 색의 광을 표시하는 발광부와 발광부 이외의 영역으로 정의되는 비발광부를 포함할 수 있다. 비발광부는 표시 장치(10)의 외부에서 시인되지 않도록 특정 부재들에 의해 커버될 수 있다. 비발광부에는 발광부에 배치되는 발광 소자(350)를 구동하기 위한 다양한 부재들이 배치될 수 있다. 일 예로, 비발광부에는 발광부로 전기신호를 인가하기 위한 배선, 회로부, 구동부 등이 배치될 수 있으나, 이에 제한되는 것은 아니다.
복수의 화소(PX)들은 특정 파장대의 광을 방출하는 발광 소자(350)를 하나 이상 포함하여 색을 표시할 수 있다. 발광 소자(350)에서 방출되는 광은 표시 장치(10)의 발광부를 통해 외부에서 시인될 수 있다. 일 실시예에서, 서로 다른 색을 표시하는 화소(PX)마다 서로 다른 색을 발광하는 발광 소자(350)를 포함할 수 있다. 예를 들어, 적색을 표시하는 제1 화소(PX1)는 적색의 광을 발광하는 발광 소자(350)를 포함하고, 녹색을 표시하는 제2 화소(PX2)는 녹색의 광을 발광하는 발광 소자(350)를 포함하고, 청색을 표시하는 제3 화소(PX3)는 청색의 광을 방출하는 발광 소자(350)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 서로 다른 색을 나타내는 화소들이 동일한 색(예컨대 청색)을 발광하는 발광 소자(350)를 포함하고, 발광 경로 상에 파장 변환층이나 컬러 필터를 배치하여 각 화소의 색을 구현할 수도 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 인접한 화소(PX)들이 같은 색의 광을 방출할 수도 있다.
도 1을 참조하면, 표시 장치(10)는 복수의 전극(310, 320, 330)들과 복수의 발광 소자(350)를 포함할 수 있다. 각 전극(310, 320, 330)들의 적어도 일부는 각 화소(PX) 내에 배치되어, 발광 소자(350)와 전기적으로 연결되고, 발광 소자(350)가 특정 색을 발광하도록 전기신호를 인가할 수 있다.
또한, 각 전극(310, 320, 330)들의 적어도 일부는 발광 소자(350)를 정렬하기 위해, 화소(PX) 내에 전기장을 형성하는데에 활용될 수 있다. 구체적으로 설명하면, 복수의 화소(PX)들에 서로 다른 색을 발광하는 발광 소자(350)를 정렬시킬 때, 각 화소(PX)별로 서로 다른 발광 소자(350)를 정확하게 정렬시키는 것이 필요하다. 유전영동법을 이용하여 발광 소자(350)를 정렬시킬 때에는, 발광 소자(350)가 포함된 용액을 표시 장치(10)에 도포하고, 이에 교류 전원을 인가하여 전기장을 형성하여 발광 소자(350)에 유전영동힘을 가해 정렬시킬 수 있다.
복수의 전극(310, 320, 330)들은 제1 전극(310), 제2 전극(320) 및 제3 전극(330)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(310)은 각 화소(PX)마다 분리된 화소 전극이고, 제2 전극(320)은 복수의 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(310)은 발광 소자(350)의 애노드 전극이고, 제2 전극(320)은 발광 소자(350)의 캐소드 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(310)과 제2 전극(320)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(310S, 320S))와 전극 줄기부(310S, 320S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(310B, 320B)를 포함할 수 있다.
구체적으로, 제1 전극(310)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(310S)와 제1 전극 줄기부(310S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(310B)를 포함할 수 있다. 제1 전극 줄기부(310S)는 도면에서는 도시하지 않았으나 일 단부는 신호인가패드에 연결되고, 타 단부는 제1 방향(D1)으로 연장되되, 각 화소(PX) 사이에서 전기적으로 연결이 분리될 수 있다. 상기 신호인가패드는 표시 장치(10) 또는 외부의 전력원과 연결되어 제1 전극 줄기부(310S)에 전기신호를 인가하거나, 상술한 발광 소자(350)의 정렬시 교류 전원을 인가할 수 있다.
임의의 일 화소의 제1 전극 줄기부(310S)는 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 화소의 제1 전극 줄기부(310S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다시 말해, 일 화소의 제1 전극 줄기부(310S)는 양 단이 각 화소(PX) 사이에서 이격되어 종지하되, 이웃 화소의 제1 전극 줄기부(310S)는 상기 일 화소의 제1 전극 줄기부(310S)의 연장선에 정렬될 수 있다. 이와 같은 제1 전극 줄기부(310S)의 배치는 제조 과정에서 하나의 연결된 줄기 전극으로 형성되었다가, 발광 소자(350)의 정렬 공정을 수행한 후에 레이저 등을 통해 단선되어 형성된 것일 수 있다. 이에 따라, 각 화소(PX)에 배치되는 제1 전극 줄기부(310S)는 각 제1 전극 가지부(310B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(310B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(310B)는 제1 전극 줄기부(310S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(310S)에 대향되어 배치되는 제2 전극 줄기부(320S)와 이격된 상태에서 종지될 수 있다. 즉, 제1 전극 가지부(310B)는 일 단부가 제1 전극 줄기부(310S)와 연결되고, 타 단부는 제2 전극 줄기부(320S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제1 전극 가지부(310B)는 각 화소(PX) 마다 전기적으로 분리되는 제1 전극 줄기부(310S)에 연결되어 있기 때문에, 각 화소(PX)별로 서로 다른 전기 신호를 인가받을 수 있다.
또한, 제1 전극 가지부(310B)는 후술하는 제2 전극 가지부(320B) 및 제3 전극(330)과 이격되어 대향하도록 배치될 수 있다. 도 1에서는 하나의 제1 전극 가지부(310B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않고 복수개 배치될 수 있다. 이 경우, 제1 전극 가지부(310B) 중 일부는 제1 전극 줄기부(310S)와 전기적으로 분리되어 후술하는 제3 전극(330)을 구성할 수도 있다. 이에 대한 자세한 설명은 후술하기로 한다.
제2 전극(320)은 제2 방향(D1)으로 연장되어 제1 전극 줄기부(310S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(320S)와 제2 전극 줄기부(320S)에서 분지되되, 제2 방향(D2)으로 연장되어 제1 전극 가지부(310B)와 이격되어 대향하도록 배치되는 적어도 하나의 제2 전극 가지부(320B)를 포함할 수 있다. 제2 전극 줄기부(320S)도 제1 전극 줄기부(310S)와 같이 일 단부는 신호인가패드에 연결될 수 있다. 다만, 제2 전극 줄기부(320S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 화소(PX)로 연장될 수 있다. 즉, 제2 전극 줄기부(320S)는 각 화소(PX) 사이에서 전기적으로 연결될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(320S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(320S)의 일 단에 연결되어 각 화소(PX)에 동일한 전기 신호를 인가할 수 있다.
제2 전극 가지부(320B)는 제2 전극 줄기부(320S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(310S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(320B)는 일 단부가 제2 전극 줄기부(320S)와 연결되고, 타 단부는 제1 전극 줄기부(310S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제2 전극 가지부(320B)는 각 화소(PX) 마다 전기적으로 연결되는 제2 전극 줄기부(320S)에 연결되어 있기 때문에, 각 화소(PX)마다 동일한 전기 신호를 인가받을 수 있다.
또한, 제2 전극 가지부(320B)는 제1 전극 가지부(310B) 및 제3 전극(330)과 이격되어 대향하도록 배치될 수 있다. 여기서, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)는 각 화소(PX)의 중앙을 기준으로 서로 반대방향에서 이격되어 대향하므로, 제1 전극 가지부(310B)와 제2 전극 가지부(320B)는 연장되는 방향이 반대일 수 있다. 다시 말해, 제1 전극 가지부(310B)는 제2 방향(D2)의 일 방향으로 연장되고, 제2 전극 가지부(320B)는 제2 방향(D2)의 타 방향으로 연장되어, 각 가지부의 일 단부는 화소(PX)의 중앙을 기준으로 서로 반대방향에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)는 화소(PX)의 중앙을 기준으로 동일한 방향에서 서로 이격되어 배치될 수도 있다. 이 경우, 각 전극 줄기부(310S, 320S)에서 분지되는 제1 전극 가지부(310B)와 제2 전극 가지부(320B)는 동일한 방향으로 연장될 수도 있다.
도 1에서는 하나의 제2 전극 가지부(320B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않고 복수개 배치될 수 있다. 이 경우, 제2 전극 가지부(320B)도 제1 전극 가지부(310B)와 같이 일부는 제2 전극 줄기부(320S)와 전기적으로 분리되어 후술하는 제3 전극(330)을 구성할 수도 있다.
제1 전극 가지부(310B)와 제2 전극 가지부(320B)가 이격된 영역 사이에는 적어도 하나의 제3 전극(330)이 배치될 수 있다. 제3 전극(330)은 실질적으로 제1 전극 줄기부(310S) 또는 제2 전극 줄기부(320B)와 동일한 형상을 가지고 대향하도록 배치될 수 있다. 제3 전극(330)은 제2 방향(D2)으로 연장되되, 제2 방향(D2)의 양 단이 각각 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)와 이격된 상태로 종지될 수 있다. 즉, 제3 전극(330)은 전극 줄기부(310S, 320S)와 전기적으로 분리될 수 있다. 일 실시예예서, 제3 전극(330)은 전극 줄기부(310S, 320S)로부터 직접 전기 신호가 인가되지 않는 플로팅 전극(Floating electrode)일 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 전극(330)은 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에서 동일한 간격으로 이격될 수 있다. 즉, 제3 전극(330)은 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이의 중앙에서 일정한 넓이를 가지도록 형성될 수 있다. 후술하는 발광 소자(350)가 제1 전극 가지부(310B)와 제3 전극(330) 사이, 제3 전극(330)과 제2 전극 가지부(320B) 사이에 정렬된다. 제3 전극(330)은 발광 소자(350)가 제1 전극 가지부(310B) 또는 제2 전극 가지부(320B)와 제3 전극(330)에 연결될 수 있도록 일정한 간격을 두고 이격되어 배치할 수 있다. 다만, 이에 제한되지 않으며, 제3 전극(330)의 제1 방향(D1)으로 측정된 길이가 충분히 긴 경우, 반드시 제3 전극(330)이 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에서 동일한 간격으로 이격되지 않을 수 있다.
도면에서는, 하나의 제3 전극(330)의 양 단부는 각각 제1 전극 가지부(310B)와 제2 전극 가지부(320B)의 일 단부에 정렬된 것을 도시하고 있다. 일 예로, 복수의 제3 전극(330)이 배치되는 경우, 제3 전극(330)은 실질적으로 제1 전극 가지부(310B)와 제2 전극 가지부(320B)와 제1 방향(D1)으로 정렬될 수 있다. 다만, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 전극(330)의 양 단부 중 적어도 일부가 제1 전극 가지부(310B)와 제2 전극 가지부(320B)의 상기 일 단부보다 돌출된 상태로 배치될 수도 있다. 이 경우, 복수의 제3 전극(330)은 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에서 정렬되되, 양 단부는 정렬되지 않고 일부가 돌출되도록 배치될 수도 있다.
이러한 형태의 제3 전극(330)은 제1 전극 가지부(310B) 및 제2 전극 가지부(320B)와 별개의 구성으로 형성될 수 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제3 전극(330)은 제1 전극 가지부(310B) 또는 제2 전극 가지부(320B)와 실질적으로 동일하게 형성되고, 이후의 추가적인 단선 공정에 의해 제1 전극 가지부(310B) 및 제2 전극 가지부(320B)와 구분될 수 있다. 즉, 일부 제3 전극(330)은 제1 전극 줄기부(310S) 또는 제2 전극 줄기부(320S)와 전기적으로 연결되도록 배치된 후에 레이저 등을 통해 단선되면서 형성될 수도 있다. 이에 대한 보다 자세한 설명은 후술하기로 한다.
제1 전극 가지부(310B)와 제3 전극(330) 사이, 제3 전극(330)과 제2 전극 가지부(320B) 사이에는 복수의 발광 소자(350)가 정렬될 수 있다. 구체적으로, 복수의 발광 소자(350) 중 적어도 일부는 일 단부가 제1 전극 가지부(310B)와 전기적으로 연결되고, 타 단부가 제3 전극(330)의 제1 전극 가지부(310B)에 대향하는 일 측부와 전기적으로 연결될 수 있다. 또한, 일부의 발광 소자(350)는 일 단부가 제3 전극(330)의 제2 전극 가지부(310B)에 대향하는 타 측부와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(320B)와 전기적으로 연결될 수 있다.
또한, 발광 소자(350)와 연결된 제1 전극 가지부(310B), 제2 전극 가지부(320B) 및 제3 전극(330) 상에는 각각 접촉 전극(360)이 배치될 수 있다. 접촉 전극(360)은 발광 소자(350)와 각 전극 가지부(310B, 320B) 또는 제3 전극(330)이 전기적으로 연결되도록 발광 소자(350)와 접촉할 수 있다. 접촉 전극(360)은 적어도 발광 소자(350)의 양 단의 측부에서 접촉할 수 있다. 이에 따라, 발광 소자(350)는 전기 신호를 인가받아 특정 색의 광을 방출할 수 있다.
몇몇 실시예에서, 제1 전극 가지부(310B) 또는 제3 전극(330)의 상기 타 측부에 접촉하는 발광 소자(350)의 일 단은 n형 또는 p형으로 도핑된 도전성 물질층이고, 제3 전극(330)의 상기 일 측부 또는 제2 전극 가지부(320_B)와 접촉하는 발광 소자(350)의 타 단은 p형 또는 n형으로 도핑된 도전성 물질층일 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 발광 소자(350)들은 서로 평행하게 배치될 수 있다. 이 경우, 각각의 발광 소자(350)들이 배치된 간격은 균일할 수도 있다. 그러나, 이에 제한되는 것은 아니다. 경우에 따라서는 복수의 발광 소자(350)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(350)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있고, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
상술한 바와 같이, 제1 전극 가지부(310B)와 제3 전극(330) 사이, 제3 전극(330)과 제2 전극 가지부(320B) 사이에는 복수의 발광 소자(350)가 배치되어 전기적으로 연결될 수 있다. 이에 따라, 제1 전극 가지부(310B)와 제2 전극 가지부(320B)가 이격된 간격은 발광 소자(350)의 장축의 길이보다 길지만, 제3 전극(330)과 제1 전극 가지부(310B) 및 제2 전극 가지부(320B) 간의 간격은 발광 소자(350)의 장축 길이보다 짧을 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 전극(330)과 제1 전극 가지부(310B) 사이에 배치되는 발광 소자(350)와 제2 전극 가지부(320B) 사이에 배치된 발광 소자(350)는 전기적으로 직렬로 연결될 수 있다. 하나의 화소(PX) 내에서 발광 소자(350)들이 일부 나뉘어져 배치됨으로써 직렬 연결을 이룰 수 있다. 발광 소자(350)가 병렬 연결을 이루는 경우에 비해 발광 소자(350)에 인가되는 전압이 더 커지기 때문에, 전압 분배 효율이 증가할 수 있다. 또한, 직렬로 연결된 발광 소자(350)를 구동하기 위해 필요한 전류량이 감소하기 때문에, 발광 소자(350)에 전류를 인가하기 위한 구동 트랜지스터의 용량이 감소하고, 전원 배선에 의한 전력 손실을 감소시킬 수 있다. 이에 따라, 표시 장치(10)의 구동에 있어서 전압 효율이나 발광 효율을 향상시킬 수 있다.
한편, 도 1에 도시된 바와 같이, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 후술하는 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결될 수 있다. 도 1에서는 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S) 상의 컨택홀은 각 화소(PX) 별로 배치된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 상술한 바와 같이, 제2 전극 줄기부(320S)의 경우 인접한 화소(PX)로 연장되어 전기적으로 연결될 수 있기 때문에, 몇몇 실시예에서 제2 전극 줄기부(320S)는 하나의 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결될 수 있다.
도 2는 도 1의 표시 장치의 일 화소의 등가 회로도이다. 도면에서는 도시하지 않았으나, 표시 장치(10)는 복수의 화소(PX)를 포함할 수 있다. 도 2에서는 임의의 제i,j 화소(PX(i, j))를 예시하여 설명하기로 한다.
도 2를 참조하면, 표시 장치(10)의 임의의 화소(PX(i,j))는 제i 스캔 라인(SLi), 제j 데이터 라인(DLj), 제1 스위칭 소자(TR1), 제2 스위칭 소자(TR2), 발광 소자(350) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 스위칭 소자(TR1)는 제i 스캔 라인(SLi), 제j 데이터 라인(DLj) 및 제2 스위칭 소자(TR2)와 전기적으로 연결될 수 있다. 예시적인 실시예에서, 제1 스위칭 소자(TR1)와 제2 스위칭 소자(TR2)는 박막 트랜지스터와 같은 삼 단자 소자일 수 있다. 이하에서는, 제1 스위칭 소자(TR1) 및 제2 스위칭 소자(TR2)가 박막 트랜지스터인 것으로 예시하여 설명하기로 한다.
제1 스위칭 소자(TR1)는 제i 스캔 라인(SLi)과 전기적으로 연결되는 제어 전극, 제j 데이터 라인(DLj)과 전기적으로 연결되는 일 전극 및 제2 스위칭 소자(TR2)의 제어 전극과 전기적으로 연결되는 타 전극을 포함할 수 있다.
제2 스위칭 소자(TR2)는 제2 스위칭 소자(TR2)의 타 전극과 전기적으로 연결되는 제어 전극, 제1 구동 전압(VDD)이 제공되는 제1 구동 전압 라인(VDDL)과 전기적으로 연결되는 일 전극 및 발광 소자(350)와 전기적으로 연결되는 타 전극을 포함할 수 있다.
스토리지 커패시터(Cst)는 일 전극이 제1 스위칭 소자(TR1)의 타 전극과 전기적으로 연결될 수 있으며, 타 전극이 제1 구동 전압(VDD)이 제공되는 제1 구동 전압 라인(VDDL)과 전기적으로 연결될 수 있다.
제1 스위칭 소자(TR1)는 제i 스캔 라인(SLi)으로부터 제공받은 스캔 신호(Si) 따라 턴 온 되어, 제j 데이터 라인(DLj)으로부터 제공받은 데이터 신호(Dj)를 스토리지 커패시터(Cst)에 제공할 수 있다. 스토리지 커패시터(Cst)는 제공받은 데이터 신호(Dj)의 전압과 제1 구동 전압(VDD)의 전압 차를 충전할 수 있다. 제2 스위칭 소자(TR2)는 스토리지 커패시터(Cst)에 충전되는 전압에 따라, 발광 소자(350)에 제공되는 구동 전류의 전류량을 제어할 수 있다. 즉, 제1 스위칭 소자(TR1)는 스위칭 트랜지스터일 수 있으며, 제2 스위칭 소자(TR2)는 구동 트랜지스터일 수 있다.
발광 소자(350)는 제1 전극(310)과 연결되는 일 단부는 제2 스위칭 소자(TR2)의 상기 타 전극과 전기적으로 연결될 수 있다. 발광 소자(350)는 제2 스위칭 소자(TR2)의 상기 타 전극을 통해 전류를 인가받을 수 있다. 발광 소자(350)가 제2 전극(320)과 연결되는 타 단부는 제2 구동 전압 라인(VSSL)과 전기적으로 연결되어 제2 구동 전압(VSS)이 인가될 수 있다. 제1 구동 전압(VDD)은 제2 구동 전압(VSS)보다 전압 레벨이 높을 수 있다.
도 2에 도시된 바와 같이, 복수의 발광 소자(350)는 제2 스위칭 소자(TR2)와 제2 구동 전압(VSS)이 제공되는 제2 구동 전압 라인(VSSL) 사이에서 직렬로 연결될 수 있다. 도면에서 도시된 바와 같이 직렬로 연결된 발광 소자(350)의 수는 특별히 제한되지 않으며, 더 많은 수의 발광 소자(350)들이 직렬로 연결될 수 있음은 자명하다. 각 발광 소자(350)를 구동하기 위해 필요한 제1 구동 전압(VDD) 및 제2 구동 전압(VSS)과 발광 소자(350) 간의 전압 분배 효율이 향상될 수 있다. 또한, 발광 소자(350)가 직렬연결됨에 따라 제2 스위칭 소자(TR2)에 흐르는 전류가 감소하기 때문에, 박막 트랜지스터의 용량 설계가 용이해 질 수 있다. 흐르는 전류가 감소하였기 때문에, 전원 배선 또는 제1 구동 전압 라인(VDDL) 및 제2 구동 전압 라인(VSSL)의 전력 손실이 감소할 수 있다.
한편, 도 2에서는 표시 장치(10)가 2개의 스위칭 소자인 제1 스위칭 소자(TR1), 제2 스위칭 소자(TR2)와 하나의 커패시터인 스토리지 커패시터(Cst)를 포함한 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 표시 장치(10)는 더 많은 수의 스위칭 소자를 포함할 수 있다. 이하에서는 도 3을 참조하여 다른 실시예에 따른 표시 장치(10)의 등가 회로도에 대하여 설명하기로 한다.
도 3은 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다. 도 3에서는 임의의 제i,j 화소(PX(i, j))를 예시하여 설명하기로 한다.
도 3을 참조하면 표시 장치(10)의 임의의 제i,j 화소(PX(i, j))는 제i 스캔 라인(SLi), 제i-1 스캔 라인(SLi-1), 제j 데이터 라인(DLj), 제i 발광 제어 라인(Ei), 제1 내지 제7 스위칭 소자(TR1 내지 TR7), 발광 소자(350) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(350)는 제1 전극(310)과 연결되는 일 단부는 제5 스위칭 소자(TR5)의 일 전극과 제7 스위칭 소자(TR7)의 일 전극과 전기적으로 연결될 수 있다. 발광 소자(350)는 제5 스위칭 소자(TR5)와 제7 스위칭 소자(TR7)의 일 전극을 통해 전류를 인가받을 수 있다. 발광 소자(350)가 제2 전극(320)과 연결되는 타 단부는 제2 구동 전압 라인(VSSL)과 전기적으로 연결되어 제2 구동 전압(VSS)이 인가될 수 있다.
제1 스위칭 소자(TR1)의 일 전극은 제1 노드(N1)에 전기적으로 연결되고, 제1 스위칭 소자(TR1)의 타 전극은 제2 노드(N2)에 전기적으로 연결된다. 제1 스위칭 소자(TR1)의 게이트 전극은 제3 노드(N3)를 통해 스토리지 커패시터(Cst)의 일 단과 전기적으로 연결된다. 제1 스위칭 소자(TR1)은 제5 스위칭 소자(TR5)를 경유하여 발광 소자(350)의 일 단부와 전기적으로 연결된다. 제1 스위칭 소자(TR1)은 제2 스위칭 소자(TR2)의 스위칭 동작에 따라 제j 데이터 라인(DLj)의 데이터 신호를 전달받아 발광 소자(350)에 전류를 공급할 수 있다.
제2 스위칭 소자(TR2)의 일 전극은 제j 데이터 라인(DLj)에 전기적으로 연결되고, 제2 스위칭 소자(TR2)의 타 전극은 제1 노드(N1)에 전기적으로 연결된다. 제2 스위칭 소자(TR2) 게이트 전극은 제i 스캔 라인(SLi)에 전기적으로 연결된다. 제2 스위칭 소자(TR2)의 제1 노드(N1)에 전기적으로 연결된 상기 타 전극은 제4 스위칭 소자(TR4)를 통해 제1 구동 전압 라인(VDDL)과 전기적으로 연결된다. 제2 스위칭 소자는 제i 스캔 라인(SLi)의 스캔 신호에 의해 턴 온되어 제j 데이터 라인(DLj)으로 전달된 데이터 신호를 제1 스위칭 소자(TR1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3 스위칭 소자(TR3)의 일 전극은 제2 노드(N2)에 전기적으로 연결되고, 제3 스위칭 소자(TR3)의 타 전극은 제3 노드(N3)에 전기적으로 연결된다. 제3 스위칭 소자(TR3)의 게이트 전극은 제i 스캔 라인(SLi)에 전기적으로 연결된다. 제i 스캔 라인(SLi)에 스캔 신호가 인가되면, 제3 스위칭 소자(TR3)가 턴 온되어 제1 스위칭 소자(TR1)가 다이오드 연결된다.
제4 스위칭 소자(TR4)의 일 전극은 제1 구동 전압 라인(VDDL)에 전기적으로 연결되어 제1 구동 전압(VDD)이 공급된다. 제4 스위칭 소자(TR4)의 타 전극은 제1 노드(N1)에 전기적으로 연결되고, 제4 스위칭 소자(TR4)의 게이트 전극은 제i 발광 제어 라인(Ei)에 전기적으로 연결된다.
제5 스위칭 소자(TR5)의 일 전극은 제2 노드(N2)에 전기적으로 연결되고, 제5 스위칭 소자(TR5)의 타 전극은 발광 소자(350)의 상기 일 단부와 전기적으로 연결된다. 제5 스위칭 소자(TR5)의 게이트 전극은 제i 발광 제어 라인(Ei)에 전기적으로 연결된다. 제4 스위칭 소자(TR4) 및 제5 스위칭 소자(TR5)는 제i 발광 제어 라인(Ei)을 통해 전달 받은 발광 제어 신호에 따라 동시에 턴 온되어 제1 구동 전압(VDD)이 발광 소자(350)에 전달되어 발광 소자(350)에 구동 전류가 흐르게 할 수 있다.
제6 스위칭 소자(TR6)의 일 전극은 제3 노드(N3)에 전기적으로 연결되고 제6 스위칭 소자(TR6)의 타 전극은 초기화 전원(Vinit)이 공급된다. 제6 스위칭 소자(TR6)의 게이트 전극은 제i-1 스캔 라인(SLi-1)에 전기적으로 연결된다. 스캔 신호가 스캔 라인(SL)에 순차적으로 공급되므로, 제i-1 스캔 라인(SLi-1)에 스캔 신호가 공급된 이후에 제i 스캔 라인(SLi)에도 스캔 신호가 공급될 수 있다. 제6 스위칭 소자(TR6)은 제i-1 스캔 라인(SLi-1)을 통해 전달받은 스캔 신호에 따라 턴 온되어, 초기화 전원(Vinit)을 제1 스위칭 소자(TR1)의 게이트 전극에 전달하여, 제1 스위칭 소자(TR1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제7 스위칭 소자(TR7)의 일 전극은 발광 소자(350)의 상기 일 단부와 전기적으로 연결되고, 제7 스위칭 소자(TR7)의 타 전극은 초기화 전원(Vinit)이 공급된다. 제7 스위칭 소자(TR7)의 게이트 전극은 제i-1 스캔 라인(SLi-1)에 전기적으로 연결된다. 제7 스위칭 소자(TR7)는 스캔 신호에 따라 턴 온되어 발광 소자(350)의 일 단부 전극을 초기화 시킬 수 있다.
제1 내지 제7 스위칭 소자(TR1 내지 TR7)은 박막 트랜지스터일 수 있다. 또한, 제1 내지 제7 스위칭 소자(TR1 내지 TR7) 각각에 있어서, 일 전극은 소스 전극이나 드레인 전극 중 어느 하나일 수 있고, 타 전극은 소스 전극 이나 드레인 전극 중 나머지 하나일 수 있다.
스토리지 커패시터(Cst)의 일 단은 제1 구동 전압 라인(VDDL)이 전기적으로 연결되어 제1 구동 전압(VDD)이 공급되고, 타 단은 제3 노드(N3)에 전기적으로 연결될 수 있다.
이하에서는, 도 4를 참조하여, 표시 장치(10)상에 배치되는 복수의 부재들의 보다 구체적인 구조에 대하여 설명한다.
도 4는 도 1의 I-I' 선을 따라 자른 단면도이다. 도 4는 일 화소(PX)만을 도시하고 있으나, 다른 화소의 경우에도 동일하게 적용될 수 있다.
도 1 및 도 4를 참조하면, 표시 장치(10)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(310, 320, 320)들과 발광 소자(350)를 포함할 수 있다. 박막 트랜지스터는 제1 박막 트랜지스터(120)와 제2 박막 트랜지스터(140)를 포함할 수 있으며, 이들은 각각 구동 트랜지스터와 스위칭 트랜지스터일 수 있다. 각 박막 트랜지스터(120, 140)는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 제1 전극(310)은 제1 박막 트랜지스터(120)의 드레인 전극과 전기적으로 연결될 수 있다.
더욱 구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연층(170)이 배치된다. 제1 게이트 절연층(170)은 반도체층을 덮는다. 제1 게이트 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 게이트 절연층(180)이 배치된다. 제2 게이트 절연층(180)은 층간 절연막일 수 있다. 제2 게이트 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 게이트 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 절연층을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다.
제2 도전층은 상술한 제1 도전층과 동일하게 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 층간절연층(190)이 배치된다. 층간절연층(190)은 층간 절연막일 수 있다. 더 나아가, 층간절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 층간절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
층간절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 절연기판층(300)이 배치된다. 절연기판층(300)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 절연기판층(300)의 표면은 평탄할 수 있다.
절연기판층(300) 상에는 복수의 격벽(410, 420, 430)이 배치될 수 있다. 복수의 격벽(410, 420, 430)은 각 화소(PX) 내에서 서로 이격되어 대향하도록 배치되고, 서로 이격된 격벽(410, 420, 430), 예컨대 제1 격벽(410), 제2 격벽(420) 및 제3 격벽(430) 상에는 각각 제1 전극(310), 제2 전극(320) 및 제3 전극(330)이 배치될 수 있다. 도 1과 도 4에서는 하나의 화소(PX) 내에 3개의 격벽(410, 420, 430)이 배치되어, 각각 제1 전극(310), 제2 전극(320) 및 제3 전극(330)이 배치되는 경우를 도시하고 있다.
다만, 이에 제한되지 않으며, 하나의 화소(PX) 내에서 더 많은 수의 격벽(410, 420, 430)이 배치될 수도 있다. 예를 들어, 제1 전극(310)과 제2 전극(320) 사이에 더 많은 수의 제3 전극(330)이 배치되는 경우, 이에 따라 화소(PX)는 더 많은 수의 격벽(410, 420, 430)을 포함할 수도 있다. 격벽(410, 420, 430)은 그 위에 제1 전극(310)이 배치되는 적어도 하나의 제1 격벽(410)과, 그 위에 제2 전극(320)이 배치되는 적어도 하나의 제2 격벽(420) 및 그 위에 제3 전극(330)이 배치되는 적어도 하나의 제3 격벽(430)을 포함할 수도 있다. 이 경우, 제1 격벽(410)과 제2 격벽(420)은 서로 이격되어 대향하도록 배치되되, 그 사이에는 복수의 제3 격벽(430)이 배치될 수 있다. 또한, 다른 경우에서는 제1 격벽(410), 제2 격벽(420) 및 제3 격벽(430)이 일 방향으로 서로 교번적으로 배치될 수 있다. 몇몇 실시예에서, 두개의 제1 격벽(410)이 이격되어 배치되고, 상기 이격된 제1 격벽(410) 사이에 하나의 제2 격벽(420)이 배치되고, 제2 격벽(420)과 제1 격벽(410) 사이에 적어도 하나의 제3 격벽(430)이 배치될 수도 있다.
한편, 복수의 격벽(410, 420, 430)은 실질적으로 동일한 물질로 이루어져 하나의 공정에서 형성될 수 있다. 이 경우, 격벽(410, 420, 430)은 하나의 격자형 패턴을 이룰 수도 있다. 격벽(410, 420, 430)은 폴리이미드(PI)를 포함할 수 있다.
한편, 도면에서는 도시하지 않았으나, 복수의 격벽(410, 420, 430)들 중 적어도 일부는 각 화소(PX)의 경계에 배치되어 이들을 서로 구분할 수도 있다. 이러한 격벽들도 상술한 제1 격벽(410), 제2 격벽(420) 및 제3 격벽(430)과 함께 실질적으로 격자형 패턴으로 배치될 수 있다. 각 화소(PX)의 경계에 배치되는 격벽(410, 420, 430) 중 적어도 일부는 표시 장치(10)의 전극 라인을 커버하도록 형성될 수도 있다.
복수의 격벽(410, 420, 430) 상에는 반사층(311, 321, 331)이 배치될 수 있다.
제1 반사층(311)은 제1 격벽(410)을 덮고, 절연기판층(300)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된다. 제2 반사층(321)은 제2 격벽(420)을 덮고, 절연기판층(300)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결된다. 제3 반사층(331)은 제3 격벽(430)을 덮되, 양 단이 제1 반사층(311) 및 제2 반사층(321)과 이격되도록 배치된다. 제3 반사층(331)은 제1 반사층(311) 및 제2 반사층(321)과 달리 컨택홀을 통해 박막 트랜지스터와 연결되지 않는다.
제1 반사층(311)은 화소(PX) 내에서 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 따라서, 제1 박막 트랜지스터(120)는 화소(PX)와 중첩되는 영역에 배치될 수 있다. 도 1에서는 제1 전극 줄기부(310S)상에 배치된 제1 전극 컨택홀(CNTD)를 통해 제1 박막 트랜지스터(120)와 전기적으로 연결되는 것을 도시하고 있다. 즉, 제1 전극 컨택홀(CNTD)는 제4 컨택홀(319_1)일 수 있다.
제2 반사층(321)도 화소(PX) 내에서 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 4에서는 일 화소(PX) 내에서 제2 반사층(321)이 제5 컨택홀(319_2)을 통해 연결되는 것을 도시하고 있다. 도 1에서는 제2 전극 줄기부(320S) 상의 복수의 제2 전극 컨택홀(CNTS)을 통해 각 화소(PX)의 제2 전극(320)이 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다. 즉, 제2 전극 컨택홀(CNTS)은 제5 컨택홀(319_2)일 수 있다. 다만, 이에 제한되는 것은 아니다. 예를 들어, 도 1에서 제2 전극 컨택홀(CNTS)은 제2 전극 줄기부(320S) 상에서도 다양한 위치에 배치될 수 있고, 경우에 따라서는 제2 전극 가지부(320B) 상에 위치할 수도 있다. 또한, 몇몇 실시예에서는, 제2 반사층(321)은 일 화소(PX) 이외의 영역에서 하나의 제2 전극 컨택홀(CNTS) 또는 제5 컨택홀(319_2)과 연결될 수 있다.
도 5는 다른 실시예에 따른 표시 장치의 평면도이고, 도 6은 도 5의 II-II'선과 III-III'선을 따라 자른 단면도이다.
표시 장치(10)의 화소(PX)가 배치된 발광부 이외의 영역, 예컨대, 화소(PX)의 외측부에는 발광 소자(350)가 배치되지 않는 비발광영역이 존재할 수 있다. 상술한 바와 같이, 각 화소(PX)의 제2 전극(320)들은 서로 제2 전극 줄기부(320S)를 통해 전기적으로 연결되어, 동일한 전기 신호를 인가받을 수 있다.
도 5 및 도 6을 참조하면, 몇몇 실시예에서 제2 전극(320)의 경우, 표시 장치(10)의 외측부에 위치한 상기 비발광영역에서 제2 전극 줄기부(320S)가 하나의 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 1의 표시 장치(10)와 달리, 제2 전극 줄기부(320S)가 하나의 컨택홀을 통해 전원 전극(162)과 연결되더라고, 제2 전극 줄기부(320S)는 인접한 화소(PX)에 연장되어 배치되고, 전기적으로 연결되어 있기 때문에, 각 화소(PX)의 제2 전극 가지부(320B)에 동일한 전기 신호를 인가할 수도 있다. 표시 장치(10)의 제2 전극(320)의 경우, 전원 전극(162)으로부터 전기신호를 인가받기 위한 컨택홀의 위치는 표시 장치(10)의 구조에 따라 다양할 수도 있다. 이에 제한되지 않는다.
한편, 다시 도 1과 도 4를 참조하면, 반사층(311, 321, 331)은 발광 소자(350)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사층(311, 321, 331)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 격벽(410, 420, 430)은 절연기판층(300)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(410, 420, 430)은 발광 소자(350)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 경사를 가지고 돌출된 구조의 격벽(410, 420, 430)은 그 위에 배치되는 반사층(311, 321, 331)이 입사되는 광을 반사시킬 수 있다. 발광 소자(350)에서 반사층(311, 321, 331)으로 향하는 광은 반사되어 표시 장치(10)의 외부 방향, 예를 들어, 격벽(410, 420, 430)의 상부로 전달될 수 있다.
제1 반사층(311), 제2 반사층(321) 및 제3 반사층(331) 상에는 각각 제1 전극층(312), 제2 전극층(322) 및 제3 전극층(332)이 배치될 수 있다.
제1 전극층(312)은 제1 반사층(311)의 바로 위에 배치된다. 제1 전극층(312)은 제1 반사층(311)과 실질적으로 동일한 패턴을 가질 수 있다. 제2 전극층(322)은 제2 반사층(321)의 바로 위에 배치된다. 제2 전극층(322)은 제2 반사층(321)과 실질적으로 동일한 패턴을 가질 수 있다. 제3 전극층(332)은 제3 반사층(331)의 바로 위에 배치되되, 제1 전극층(312) 및 제2 전극층(322)과 이격되어 분리되도록 배치된다. 제3 전극층(332)은 제3 반사층(331)과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시예에서, 전극층(321, 322, 332)은 각각 하부의 반사층(311, 321, 331)을 덮을 수 있다. 즉, 전극층(321, 322, 332)은 반사층(311, 321, 331)보다 크게 형성되어 전극층(321, 322, 332)의 단부 측면을 덮을 수 있다. 그러나, 이에 제한되는 것은 아니다.
제1 전극층(312)과 제2 전극층(322)은 각각 제1 박막 트랜지스터(120) 또는 전원 전극(162)과 연결된 제1 반사층(311)과 제2 반사층(321)으로 전달되는 전기 신호를 후술할 접촉 전극들에 전달할 수 있다. 전극층(312, 322, 332)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 전극층(312, 322, 332)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반사층(311, 321, 331)과 전극층(312, 322, 332)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(311, 321, 331)과 전극층(312, 322, 332)은 ITO/은(Ag)/ITO의 적층구조를 형성할 수도 있다.
제1 격벽(410) 상에 배치되는 제1 반사층(311)과 제1 전극층(312)은 제1 전극(310)을 이룬다. 제1 전극(310)은 제1 격벽(410)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제1 전극(310)은 상기 돌출된 영역에서 절연기판층(300)과 접촉할 수 있다. 제2 격벽(420) 상에 배치되는 제2 반사층(321)과 제2 전극층(322)은 제2 전극(320)을 이룬다. 제2 전극(320)은 제2 격벽(420)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제2 전극(320)은 상기 돌출된 영역에서 절연기판층(300)과 접촉할 수 있다. 그리고, 제3 격벽(430) 상에 배치되는 제3 반사층(331)과 제3 전극층(332)은 제3 전극(330)을 이룬다. 제3 전극(330)은 제3 격벽(430)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제3 전극(330)은 상기 돌출된 영역에서 절연기판층(300)과 접촉할 수 있다.
제1 전극(310), 제2 전극(320)과 제3 전극(330)은 각각 제1 격벽(410)과 제2 격벽(420), 제3 격벽(430)의 전 영역을 커버하도록 배치될 수 있다. 다만, 상술한 바와 같이, 제1 전극(310)과 제3 전극(330), 제3 전극(330)과 제2 전극(320)은 서로 이격되어 대향하도록 배치된다. 각 전극들이 이격된 사이에는 후술할 바와 같이 제1 절연층(381)이 배치되고, 그 상부에 발광 소자(350)가 배치될 수 있다.
또한, 제1 반사층(311)은 제1 박막 트랜지스터(120)로부터 구동 전압을 전달받을 수 있고, 제2 반사층(321)은 전원 배선(161)으로부터 전원 전압을 전달받을 수 있으므로, 제1 전극(310)과 제2 전극(320)은 각각 구동 전압과 전원 전압을 전달받는다. 후술할 바와 같이, 제1 전극(310)은 제1 박막 트랜지스터(120)와 전기적으로 연결되고, 제2 전극(320)은 전원 배선(161)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(310)과 제2 전극(320) 상에 배치되는 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 상기 구동 전압과 전원 전압을 인가받을 수 있다. 제1 전극(310)과 제2 전극(320) 사이에 배치된 제3 전극(330)은 그 위에 배치되는 제3 접촉 전극(363)을 통해 상기 구동 전압과 전원 전압을 발광 소자(350)로 전달하고, 발광 소자(350)에 소정이 전류가 흐르면서, 광을 방출할 수 있다.
제1 전극(310), 제2 전극(320) 및 제3 전극(330)의 일부 영역상에는 제1 절연층(381)이 배치된다. 제1 절연층(381)은 제1 전극(310)과 제3 전극(330), 제3 전극(330)과 제2 전극(320) 사이의 공간 내에 배치될 수 있다. 제1 절연층(381)은 평면상 제1 전극 가지부(310B), 제2 전극 가지부(320B) 및 제3 전극(330) 사이의 공간을 따라 형성된 섬형 또는 선형 형상을 가질 수 있다.
제1 절연층 상에는 발광 소자(350)가 배치된다. 제1 절연층(381)은 발광 소자(350)와 절연기판층(300) 사이에 배치될 수 있다. 제1 절연층(381)의 하면은 절연기판층(300)에 접촉하고, 제1 절연층(381)의 상면에 발광 소자(350)가 배치될 수 있다. 그리고 제1 절연층(381)은 양 측면에서 각 전극(310, 320, 330)과 접촉하여, 이들을 전기적으로 상호 절연시킬 수 있다.
제1 절연층(381)은 각 전극(310, 320, 330) 의 일부 영역, 예컨대, 제1 전극(310)과 제3 전극(330)이 대향하는 방향으로 돌출된 영역, 제3 전극(330)과 제2 전극(320)이 대향하는 방향으로 돌출된 영역 중 일부와 중첩될 수 있다. 또한, 각 전극(310, 320, 330) 상의 영역 중에서, 격벽(410, 420, 430)의 경사진 측면에도 제1 절연층(381)이 배치될 수 있다. 이에 따라, 제1 절연층(381)의 하면은 절연기판층(300)과 각 전극(310, 320, 330)에 접촉할 수 있다. 제1 절연층(381)의 적어도 일 측부도 각 전극(310, 320, 330)과 접촉할 수 있다. 각 전극(310, 320, 330)은 제1 절연층(381)이 배치되지 않는 상부의 일부 면이 노출될 수 있다. 또한, 제1 절연층(381)은 발광 소자(350)의 양 측부는 노출되도록 배치될 수 있다. 이에 따라, 후술한 접촉 전극(361, 362, 363)은 상기 각 전극(310, 320, 330)의 노출된 상부면과 발광 소자(350)의 양 측부와 접촉될 수 있다.
일 예로, 제1 절연층(381)은 제1 전극(310), 제2 전극(320)과 제3 전극(330)이 서로 대향하는 방향으로 돌출된 영역의 상부면을 덮을 수 있다. 제1 절연층(381)은 각 전극(310, 320, 330)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 발광 소자(350)의 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)이 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(350)의 손상을 방지할 수 있다.
발광 소자(350)는 제1 전극(310)과 제3 전극(330) 사이, 제3 전극(330)과 제2 전극(320) 사이에 적어도 하나 배치될 수 있다. 이에 따라, 복수의 발광 소자(350)는 직렬 연결을 이룰 수 있다. 도 1에서는 각 화소(PX) 내에 동일한 색의 광을 방출하는 발광 소자(350)만이 배치된 경우를 예시하고 있다. 다만, 이에 제한되지 않고 상술한 바와 같이 서로 다른 색의 광을 방출하는 발광 소자(350)들이 하나의 화소(PX) 내에 함께 배치될 수도 있다.
상술한 바와 같이, 제1 전극(310)과 제3 전극(330) 사이의 간격, 제3 전극(330)과 제2 전극(320) 사이의 간격은 발광 소자(350)의 길이보다 같거나 작을 수 있다. 그에 따라 제1 전극(310), 제2 전극(320) 및 제3 전극(330)과 발광 소자(350) 사이의 전기적 접촉이 원활하게 이루어질 수 있다.
발광 소자(350)는 발광 다이오드(Light Emitting diode)일 수 있다. 발광 소자(350)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(350)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(350)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
도 4의 확대도를 참조하면, 후술할 바와 같이 몇몇 실시예에서 발광 소자(350)는 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 제2 전극 물질층(357)이 적층된 구조를 가질 수 있다. 발광 소자(350)의 상기 적층순서는 절연기판층(300)에 수평한 방향으로 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 제2 전극 물질층(357)이 배치될 수 있다. 다시 말해, 상기 복수의 층들이 적층된, 발광 소자(350)는 절연기판층(300)과 수평한 가로방향으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(350)의 상기 적층순서는 반대일 수도 있다.
또한, 일 실시예에서, 발광 소자(350)의 제1 도전형 반도체층(351)은 제1 전극(310) 또는 제3 전극(330)의 제2 전극(320)에 대향하는 일 측부와 전기적으로 연결되고, 발광 소자(350)의 제2 도전형 반도체층(352) 또는 제2 전극 물질층(357)은 제3 전극(330)의 타 측부 또는 제2 전극(320)과 전기적으로 연결될 수 있다. 발광 소자(350)의 구조에 대한 보다 상세한 설명은 후술하기로 한다.
제2 절연층(382)은 발광 소자(350) 상에 배치되어, 발광 소자(350)를 보호하고 각 전극(310, 320, 330) 사이에서 발광 소자(350)를 고정시킬 수 있다. 도 4에서는 도시되지 않았으나, 발광 소자(350)의 외면에도 제2 절연층(382)이 배치되어 발광 소자(350)를 고정시킬 수 있다. 제2 절연층(382)은 발광 소자(350)의 외면 중 일부 영역에 배치되되, 발광 소자(350)의 양 측면은 노출되도록 배치될 수 있다. 즉, 제2 절연층(382)의 길이가 발광 소자(350)보다 짧아서, 제2 절연층(382)은 발광 소자(350)의 상기 양 측면보다 내측으로 함몰될 수 있다. 이에 따라, 제1 절연층(381), 발광 소자(350) 및 제2 절연층(382)은 측면이 계단식으로 적층될 수 있다. 이 경우 제1 절연층(381)과 같이, 제2 절연층(382)이 배치됨으로써 접촉 전극(361, 362, 363)은 발광 소자(350)의 측면에서 원활하게 접촉이 이루어질 수 있다. 다만, 이에 제한되지 않으며, 제2 절연층(382)의 길이와 발광 소자(350)의 길이가 일치하여 양 측부들이 정렬될 수 있다.
제2 절연층(382) 상에는 제1 전극(310) 상에 배치되고, 제2 절연층(382)의 적어도 일부와 중첩되는 제1 접촉 전극(361), 제2 전극(320) 상에 배치되고, 제2 절연층(382)의 적어도 일부와 중첩되는 제2 접촉 전극(362), 및 제3 전극(330) 상에 배치되고, 제1 접촉 전극(361) 및 제2 접촉 전극(362)과 이격되어 배치되는 제3 접촉 전극(363)이 배치될 수 있다.
제1 접촉 전극(361)과 제2 접촉 전극(362)은 각각 제1 전극(310)과 제2 전극(320)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 제1 전극(310)과 제2 전극(320)의 상부면에서 각각 제1 전극층(312) 및 제2 전극층(322)과 접촉할 수 있다. 제1 접촉 전극(361)과 제2 접촉 전극(362)은 발광 소자(350)의 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 제1 전극층(312) 및 제2 전극층(322)에 인가된 전기 신호를 발광 소자(350)에 전달할 수 있다.
제1 접촉 전극(361)은 제1 전극(310) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제1 절연층(381) 및 제2 절연층(382)과 접촉할 수 있다. 제1 접촉 전극(361)의 제3 전극(330)이 배치된 방향의 일 단부는 제2 절연층(382) 상에 배치된다. 제2 접촉 전극(362)은 제2 전극(320) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제1 절연층(381) 및 제2 절연층(382)과 접촉할 수 있다. 제2 접촉 전극(362)의 제3 전극(330)이 배치된 방향의 일 단부는 제2 절연층(382) 상에 배치된다.
도 1에 도시된 바와 같이, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S) 상에 배치되는 제1 전극 컨택홀(CNTD)과 제2 전극 컨택홀(CNTS) 상에는 제1 접촉 전극(361) 또는 제2 접촉 전극(362)이 배치되지 않는다. 즉, 도 4에서도 제1 접촉 전극(361)과 제2 접촉 전극(362)은 각각 제1 전극 컨택홀(CNTD)과 제2 전극 컨택홀(CNTS)이 배치된 영역과 중첩되지 않을 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서 제1 접촉 전극(361) 및 제2 접촉 전극(362) 일부는 각각 제1 전극(310)과 제2 전극(320) 상에서 제1 전극 컨택홀(CNTD) 또는 제2 전극 컨택홀(CNTS)과 중첩되는 영역에 배치될 수도 있다.
제3 접촉 전극(363)은 제3 전극(330) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제1 절연층(381) 및 제3 절연층(383)과 접촉할 수 있다. 제3 접촉 전극(363)이 제1 전극(310) 및 제2 전극(320)이 배치된 방향의 양 단부는 제3 절연층(383) 상에 배치된다.
제1 접촉 전극(361) 및 제2 접촉 전극(362)은 제2 절연층(382) 또는 제3 절연층(383) 상에서 제3 접촉 전극(363)과 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(361) 및 제2 접촉 전극(362)과 제3 접촉 전극(363)은 발광 소자(350)와 제2 절연층(382) 또는 제3 절연층(383)에 함께 접촉되나, 제2 절연층(382) 상에서는 적층된 방향으로 이격되어 배치됨으로써 상호 연결되지 않을 수 있다. 이로 인해 제1 접촉 전극(361)과 제2 접촉 전극(362)이 제1 박막 트랜지스터(120)와 전원 배선(161)에서 서로 다른 전원을 인가받을 수 있다. 일 예로, 제1 접촉 전극(361)은 제1 박막 트랜지스터(120)에서 제1 전극(310)으로 인가되는 구동 전압을, 제2 접촉 전극(362)은 전원 배선(161)에서 제2 전극(320)으로 인가되는 공통 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
접촉 전극(361, 362, 363)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 접촉 전극(361, 362, 363)은 전극층(312, 322, 332)과 동일한 물질을 포함할 수 있다. 접촉 전극(361, 362, 363)은 전극층(312, 322, 332)에 컨택될 수 있도록, 전극층(312, 322, 332) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다. 일 예로, 제1 전극층(312)과 제2 전극층(322)에 컨택되는 제1 접촉 전극(361)과 제2 접촉 전극(362)은 제1 전극층(312) 및 제2 전극층(322)으로 인가되는 전기 신호를 전달받아 발광 소자(350)로 전달할 수 있다.
제3 절연층(383)은 제1 접촉 전극(361)과 제2 접촉 전극(362)의 상부에 배치되어, 제1 접촉 전극(361) 및 제2 접촉 전극(362)을 제3 접촉 전극(363)과 전기적으로 상호 절연시킬 수 있다. 제3 절연층(383)은 제1 접촉 전극(361)과 제2 접촉 전극(362)을 덮도록 배치되되, 발광 소자(350)가 제3 접촉 전극(363)과 컨택될 수 있도록 발광 소자(350)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연층(383)은 제2 절연층(382)의 상부면에서 제1 접촉 전극(361), 제2 접촉 전극(362) 및 제2 절연층(382)과 부분적으로 접촉할 수 있다. 제3 절연층(383)은 제2 절연층(382)의 상부면에서 제1 접촉 전극(361)과 제2 접촉 전극(362)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제3 절연층(383)은 제1 접촉 전극(361) 및 제2 접촉 전극(362)을 보호함과 동시에, 제3 접촉 전극(363)과 전기적으로 절연시킬 수 있다.
제3 절연층(383)의 제3 전극(330)이 배치된 방향의 일 단부는 제2 절연층(382)의 일 측면과 정렬될 수 있다.
한편, 몇몇 실시예에서, 표시 장치(10)는 제3 절연층(383)이 생략될 수도 있다. 이에 따라, 제1 접촉 전극(361), 제2 접촉 전극(362)과 제3 접촉 전극(363)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(385)에 의해 제1 접촉 전극(361), 제2 접촉 전극(362) 및 제3 접촉 전극(363)은 전기적으로 상호 절연될 수 있다. 이에 대한 상세한 설명은 다른 실시예들이 참조된다.
패시베이션층(385)은 제3 절연층(383) 및 제3 접촉 전극(363)의 상부에 형성되어, 외부 환경에 대하여 절연기판층(300) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(361), 제2 접촉 전극(362) 및 제3 접촉 전극(363)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(385)으로 이들을 커버할 수 있다. 즉, 패시베이션층(385)은 제1 전극(310), 제2 전극(320), 제3 전극(330), 발광 소자(350) 등을 커버하도록 배치될 수 있다. 또한, 상술한 바와 같이, 제3 절연층(383)이 생략되는 경우, 패시베이션층(385)은 제1 접촉 전극(361), 제2 접촉 전극(362)과 제3 접촉 전극(363)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(385)은 제1 접촉 전극(361), 제2 접촉 전극(362)과 제3 접촉 전극(363)을 전기적으로 상호 절연시킬 수도 있다.
상술한 제1 절연층(381), 제2 절연층(382), 제3 절연층(383) 및 패시베이션층(385) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(381), 제2 절연층(382), 제3 절연층(383) 및 패시베이션층(385)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제1 절연층(381), 제2 절연층(382), 제3 절연층(383) 및 패시베이션층(385)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제1 절연층(381), 제2 절연층(382), 제3 절연층(383) 및 패시베이션층(385)에 절연성을 부여하는 다양한 물질이 적용가능하다.
한편, 발광 소자(350)는 기판상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 이하, 도 7 내지 도 9를 참조하여 다양한 실시예들에 따른 발광 소자(350)의 구조에 대하여 상세히 설명하기로 한다.
도 7은 일 실시예들에 따른 발광 소자의 개략도이다.
도 7을 참조하면, 발광 소자(350)는 복수의 도전성 물질층(351, 352) 및 상기 복수의 도전성 물질층(351, 352) 사이에 배치되는 활성물질층(353), 전극 물질층(357) 및 절연성 물질층(358)을 포함할 수 있다. 제1 전극(310) 및 제2 전극(320)으로부터 인가되는 전기 신호는 복수의 도전성 물질층(351, 352)을 통해 활성물질층(353)으로 전달되어 광을 방출할 수 있다.
구체적으로, 발광 소자(350)는 제1 도전형 반도체층(351), 제2 도전형 반도체층(352), 제1 도전형 반도체층(351)과 제2 도전형 반도체층(352) 사이에 배치되는 활성물질층(353), 제2 도전형 반도체층(352) 상에 배치되는 전극 물질층(357) 및 절연성 물질층(358)을 포함할 수 있다. 도 7의 발광 소자(350)는 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 전극 물질층(357)이 길이방향으로 순차적으로 적층된 구조를 도시하고 있으나, 이에 제한되지 않는다. 전극 물질층(357)은 생략될 수 있고, 몇몇 실시예에서는 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)의 양 측면 중 적어도 어느 하나에 배치될 수도 있다. 이하에서는, 도 7의 발광 소자(350)를 예시하여 설명하기로 한다.
제1 도전형 반도체층(351)은 n형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체층(351)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체층(351)은 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 도전형 반도체층(351)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체층(352)은 p형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체층(352)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체층(352)은 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 도전형 반도체층(352)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)은 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성물질층(353)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성물질층(353)은 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성물질층(353)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 특히, 활성물질층(353)이 다중 양자 우물 구조로, 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성물질층(353)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 활성물질층(353)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성물질층(353)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)에서 방출되는 광은 발광 소자(350)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 활성물질층(353)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
전극 물질층(357)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극 물질층(357)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극 물질층(357)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다. 전극 물질층(357)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
절연성 물질층(358)은 발광 소자(350)의 외부에 형성되어 발광 소자(350)를 보호할 수 있다. 일 예로, 절연성 물질층(358)은 발광 소자(350)의 측면부를 둘러싸도록 형성되어, 발광 소자(350)의 길이방향의 양 단부, 예를 들어 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다. 절연성 물질층(358)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성물질층(353)이 제1 전극(310) 또는 제2 전극(320)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연성 물질층(358)은 활성물질층(353)을 포함하여 발광 소자(350)의 외부면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연성 물질층(358)은 길이방향으로 연장되어 제1 도전형 반도체층(351)부터 전극 물질층(357)까지 커버할 수 있도록 형성될 수 있다. 다만, 이에 제한되지 않고 절연성 물질층(358)은 제1 도전형 반도체층(351), 활성물질층(353) 및 제2 도전형 반도체층(352)만 커버하거나, 전극 물질층(357) 외면의 일부만 커버하여 제2 전극 물질층(357)의 일부 외면이 노출될 수도 있다.
또한, 몇몇 실시예에서, 절연성 물질층(358)은 용액내에서 다른 절연성 물질층(358)과 응집되지 않고 분산되도록 표면처리될 수 있다. 후술하는 발광 소자(350)의 정렬시, 용액 내의 발광 소자(350)가 분산된 상태를 유지하여 제1 전극(310), 제2 전극(320)과 제3 전극(330) 사이에 독립적으로 정렬될 수 있다. 일 예로, 절연성 물질층(358)은 표면이 소수성 또는 친수성 처리되어 상기 용액 내에서 상호 분산된 상태를 유지할 수 있다.
절연성 물질층(358)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(350)는 원통형일 수 있다. 다만, 발광 소자(350)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(350)는 길이가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(350)의 직경은 410, 420, 430nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다.
이하에서는, 도 8 내지 10을 참조하여 일 실시예에 따른 표시 장치(10)의 제조방법에 대하여 설명한다.
도 8 내지 도 10은 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시하는 평면도이다.
먼저, 도 8을 참조하면, 절연기판층(300) 상에 복수의 전극(310, 320, 330)들을 형성한다. 복수의 전극(310, 320, 330)을 형성하는 단계는 통상적인 마스크 공정을 수행하여 금속 또는 유기물 등을 패터닝함으로써 형성할 수 있다.
도 1을 참조하여 상술한 바와 같이, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)는 제1 방향(D1)으로 연장되되 서로 이격되어 대향하도록 배치된다. 도 1에서는 제1 전극 줄기부(310S)가 이웃하는 화소(PX) 사이에서 전기적으로 분리되어 이격된 상태를 도시하였으나, 도 8에서는 제1 전극 줄기부(310S)도 일 단부가 인접한 복수의 화소(PX)로 연장될 수 있다. 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)의 일 단부는 신호인가패드(PAD)와 연결되어 후술하는 발광 소자(350)의 정렬시 교류 전원이 인가될 수 있다.
제1 전극 가지부(310B)와 제2 전극 가지부(320B)는 각각 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)에서 분지되어 제2 방향(D2)으로 연장된다. 상술한 바와 같이, 제1 전극 가지부(310B)와 제2 전극 가지부(320B)는 서로 반대방향으로 연장되되, 각각 제2 전극 줄기부(320S)와 제1 전극 줄기부(310S)에서 이격된 상태로 종지된다.
제3 전극(330)은 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에서 이격되고, 제2 방향(D2)으로 연장되어 배치된다. 도 1과 같이, 제3 전극(330)은 제1 전극 가지부(310B) 및 제2 전극 가지부(320B)와 실질적으로 평행하게 대향하도록 배치된다. 다만, 제1 전극 줄기부(310S) 또는 제2 전극 줄기부(320S)와 전기적으로 연결되지 않기 때문에, 신호인가패드(PAD)로부터 인가되는 교류 전원이 직접 전달되지는 않을 수 있다.
즉, 도 8의 제1 전극(310)과 제2 전극(320)은 도 1의 제1 전극(310) 및 제2 전극(320)에 비해 제1 전극 줄기부(310S)가 이웃하는 화소(PX)로 연장되어 각 화소(PX)의 제1 전극 줄기부(310S)와 전기적으로 연결된 것을 제외하고는 동일하다. 이에 대한 자세한 설명은 생략하기도 한다.
다음으로, 도 9를 참조하면, 상기 전극(310, 320, 330)들 사이에 발광 소자(350)를 정렬한다.
도면에서는 도시하지 않았으나, 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에 발광 소자(350)를 포함하는 용액을 도포한다. 여기서, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)의 일 단부에 연결된 신호인가패드(PAD)에서 교류 전원을 인가하여 발광 소자(350)를 정렬시킨다.
신호인가패드(PAD)에서 인가되는 교류 전원은 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에 전기장에 의한 커패시턴스를 형성할 수 있다. 상기 도포된 용액 내의 발광 소자(350)는 전기장에 의한 커패시턴스에 의해 유전영동힘(Dielectrophoresis Force, DEP Force)을 받을 수 있다. 발광 소자(350)는 유전영동힘에 의해 제1 전극 가지부(310B)와 제3 전극(330) 사이, 제3 전극(330)과 제2 전극 가지부(320B) 사이에 정렬될 수 있다. 유전영동힘(DEP Force)를 받는 발광 소자(350)는 일 단부가 제1 전극 가지부(310B) 또는 제2 전극 가지부(320B)에 연결되고, 발광 소자(350)의 타 단부는 제3 전극(330)의 양 측면에서 각각 연결될 수 있다.
상기 커패시턴스에 의해 발광 소자(350)에 인가되는 유전영동힘은 발광 소자(350)가 각 전극들(310, 320, 330) 사이에서 일정 방향성을 갖도록 할 수 있다. 예를 들어, 발광 소자(350)의 제1 도전형 반도체층(351)은 제1 전극 가지부(310B) 또는 제3 전극(330)의 제2 전극 가지부(320B) 방향의 일 측면에서 연결되고, 제2 도전형 반도체층(352)은 제2 전극 가지부(320B) 또는 제3 전극(330)의 타 측면에서 연결될 수도 있다. 다만, 이에 제한되는 것은 아니며, 발광 소자(350)는 각 전극들(310, 320, 330) 사이에서 임의의 방향으로 정렬될 수도 있다.
발광 소자(350)의 배치에 대한 자세한 설명은 도 1을 참조하여 상술한 바와 같다.
다음으로, 도 10을 참조하면, 각 전극(310, 320, 330) 사이에 발광 소자(350)를 정렬한 뒤, 각 전극들(310, 320, 330) 상에 접촉 전극(360)을 형성하여 발광 소자(350)와 접촉 시킨다. 도면에서는 도시하지 않았으나, 도 4에 도시된 바와 같이, 각 전극들(310, 320, 330) 상에는 복수의 절연층이 배치될 수 있다. 접촉 전극(360)은 상술한 바와 같이 발광 소자(350)의 양 측부와 각 전극들(310, 320, 330)의 격벽(410, 420, 430) 상의 상부면에서 접촉될 수 있다.
마지막으로, 도 10에 도시된 바와 같이, 절단부(CB)를 따라 제1 전극 줄기부(310S)를 전기적으로 분리하여 도 1의 표시 장치(10)를 제조할 수 있다. 제1 전극 줄기부(310S)를 전기적으로 분리하는 방법은 특별히 제한되지 않는다. 일 예로, 레이저를 이용하여 절단부(CB)에 위치한 제1 전극(310)을 단선시킬 수 있다. 이에 따라, 제1 전극 줄기부(310S)는 이웃하는 화소(PX) 간에 전기적으로 분리되어 이격된 상태로 배치될 수 있다.
또한, 제1 전극 줄기부(310S) 상의 제1 전극 컨택홀(CNTD) 및 제2 전극 줄기부(320S) 상의 제2 전극 컨택홀(CNTS)을 통해 제1 전극(310)과 제2 전극(320)은 상술한 제1 박막 트랜지스터(120) 및 전원 전극(162)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(310)과 제2 전극(320) 사이에는 구동 전압과 전원 전압에 의한 전류가 흐를 수 있고, 제1 전극(310)과 제3 전극(330) 사이, 제3 전극(330)과 제2 전극(320) 사이에 배치된 발광 소자(350)는 직렬로 연결될 수 있다.
이상에서 설명한 바와 같이, 일 실시예에 따른 표시 장치(10)는 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에 제3 전극(330)을 배치하여, 각 전극들 사이에 배치된 발광 소자(350)의 정렬이 직렬로 연결될 수 있다. 이에 따라, 표시 장치(10)의 구동에 있어서, 전압 분배 효율이나 박막 트랜지스터의 용량 설계, 도선 저항에 따른 손실 등을 개선할 수 있다.
이하에서는, 표시 장치(10)의 다른 실시예에 대하여 설명한다. 도 11 내지 도 13은 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
먼저, 도 11 및 도 12를 참조하면, 상술한 바와 같이 표시 장치(10)는 복수의 제3 전극(330)을 포함할 수 있다. 도 11의 표시 장치(10_1)는 제1 전극 가지부(310B_1)와 제2 전극 가지부(320B) 사이에 두개의 제3 전극(330_1)을 포함할 수 있다. 이에 따라, 발광 소자(350)는 제1 전극(310_1)과 제3 전극(330_1), 제3 전극(330_1)과 제3 전극(330_1), 제3 전극(330_1)과 제2 전극(320_1) 사이에 정렬될 수 있다. 직렬로 연결된 발광 소자(350)의 정렬은 3개일 수 있다. 도 12의 표시 장치(10_2)는 6개의 제3 전극(330_2)을 포함하여, 직렬로 연결된 발광 소자(350)의 정렬은 7개일 수 있다.
도 1과 비교하면, 제3 전극(330)의 수에 따라 직렬로 연결된 발광 소자(350)의 정렬 수가 달라질 수 있다. 표시 장치(10)의 일 화소(PX) 내에 제3 전극(330)을 홀수개 포함하는 경우, 각 화소(PX)에서 직렬로 연결된 발광 소자(350)의 정렬은 짝수개일 수 있다. 반대로 제3 전극(330)이 짝수개 포함하는 경우, 직렬로 연결된 발광 소자(350)의 정렬은 홀수개일 수 있다.
다시 말해, 표시 장치(10)가 n개의 제3 전극(330)을 포함할 경우, 직렬로 연결된 발광 소자(350)의 정렬은 n+1개일 수 있다. 제3 전극(330)의 수가 증가할수록, 직렬로 연결된 발광 소자(350)의 정렬도 증가하고, 전압 분배 효율이나 도선 저항에 따른 전력 손실을 더 개선할 수 있다.
도 13은 또 다른 실시예예 따른 표시 장치의 평면도이다.
도 13을 참조하면, 표시 장치(10_3)는 하나의 제2 전극(320_3)과 서로 이격된 두개의 제1 전극(310_3)을 포함하고, 제1 전극(310_3) 사이에 제2 전극(320_3)이 배치될 수 있다. 또한, 제1 전극(310_3)과 제2 전극(320_3) 사이에는 복수의 제3 전극(330_3)이 배치될 수 있다. 도 13에서는 제1 전극(310_3)과 제2 전극(320_3) 사이에 두개의 제3 전극(330_3)이 배치된 경우를 도시하고 있으나, 이에 제한되지 않는다.
구체적으로, 표시 장치(10_3)는 제1 전극 줄기부(310S_3)에서 분지되는 복수의 제1 전극 가지부(310B_3)를 포함할 수 있다. 도 13에서는 일 화소(PX) 내에서 2개의 제1 전극 가지부(310B_3)가 서로 이격되어 분지된 것을 도시하고 있으나, 이에 제한되지 않는다. 더 많은 수 제1 전극 가지부(310B_3)가 분지될 수도 있다.
제2 전극 줄기부(310S_3)는 일 화소(PX) 내에서 하나의 제2 전극 가지부(320_B)가 분지될 수 있다. 제2 전극 가지부(320B_3)는 두개의 제1 전극 가지부(310B_3) 사이에서 동일한 간격으로 이격되어 배치될 수 있다. 즉, 제2 전극 가지부(320B_3)는 서로 이격된 제1 전극 가지부(310B_3) 사이의 중앙에 배치될 수 있다. 따라서, 표시 장치(10_3)의 일 화소(PX)는 제2 전극 가지부(320B_3)를 기준으로 좌우 대칭구조를 이룰 수 있다. 다만, 이에 제한되지 않으며, 제2 전극 가지부(320B_3)가 제1 전극 가지부(310B_3) 중 일 측에 더 인접하게 배치되어, 대칭 구조가 아닐 수도 있다.
제3 전극(330_3)은 제2 전극 가지부(320B_3)와 두개의 제1 전극 가지부(310B_3) 사이에 각각 배치될 수 있다. 도 13에서는 제3 전극 가지부(330B_3)가 제2 전극 가지부(320B_3)의 양 측에 각각 2개씩 배치되어, 일 화소(PX) 내에 4개의 제3 전극(330_3)이 배치된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 더 많은 수의 제3 전극(330_3)이 배치될 수 있음은 자명하다.
발광 소자(350)는 제1 전극 가지부(310B_3)와 제3 전극(330_3)사이, 제3 전극(330_3)과 제3 전극(330_3) 사이, 및 제3 전극(330_3)과 제2 전극 가지부(320B_3) 사이에 배치될 수 있다. 설명의 편의상, 도면에서 제2 전극 가지부(320B_3)의 좌측부에 배치된 제1 전극 가지부(310B_3), 제3 전극(330_3) 및 제2 전극 가지부(320B_3)사이에 배치된 발광 소자의 정렬을 제1 발광 소자 정렬(350A_1)이라 하고, 도면에서 제2 전극 가지부(320B_3)의 우측부에 배치된 제1 전극 가지부(310B_3), 제3 전극(330_3) 및 제2 전극 가지부(320B_3) 사이에 배치된 정렬을 제2 발광 소자 정렬(350A_2)이라 한다.
제2 전극 가지부(320B_3)의 좌측에는 하나 이상의 제3 전극(330_3)이 배치되어 있으므로, 제1 발광 소자 정렬(350A_1)은 적어도 하나 이상의 발광 소자 정렬을 포함할 수 있다. 제2 전극 가지부(320B_3)의 우측에도 하나 이상의 제3 전극(330_3)이 배치되어 있으므로, 제2 발광 소자 정렬(350A_2)도 적어도 하나 이상의 발광 소자 정렬을 포함할 수 있다. 제1 발광 소자 정렬(350A_1)과 제2 발광 소자 정렬(350A_2)은 각각 하나 이상의 발광 소자 정렬이 직렬로 연결될 수 있다. 직렬로 연결된 발광 소자 정렬에 제1 전극 가지부(310B_3)으로부터 제3 전극(330_3), 제2 전극 가지부(320B_3)로 전류가 흐를 수 있다.
한편, 제2 전극 가지부(320B_3)를 기준으로, 좌측과 우측에 배치된 제1 발광 소자 정렬(350A_1)과 제2 발광 소자 정렬(350A_2)은 서로 병렬로 연결될 수 있다. 제1 발광 소자 정렬(350A_1)과 제2 발광 소자 정렬(350A_2)은 각각 서로 다른 제1 전극 가지부(310B_3)에서부터 동일한 제2 전극 가지부(320B_3)로 전류가 흐르기 때문에, 이들 각각은 병렬로 연결될 수 있다. 즉, 본 실시예의 표시 장치(10_3)는 발광 소자(350)의 정렬이 직병렬 구조를 가질 수 있다.
한편, 상술한 바와 같이, 제3 전극(330)은 실질적으로 제1 전극 가지부(310B) 또는 제2 전극 가지부(320B)와 동일한 것일 수 있다. 몇몇 실시예에서, 제3 전극(330)은 복수의 제1 전극 가지부(310B)와 제2 전극 가지부(320B)가 각각 제1 전극 줄기부(310S) 및 제2 전극 줄기부(320S)와 전기적으로 분리되어 형성된 것일 수 있다. 이에 대한 보다 자세한 설명은 도 14 내지 도 19가 참조된다.
도 14는 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 14를 참조하면, 표시 장치(10_4)는 제1 전극 줄기부(310S_4), 제2 전극 줄기부(320S_4), 제1 전극 가지부(310B_4), 제2 전극 가지부(420B_4) 및 제3 전극(330_4)을 포함할 수 있다. 제1 전극 줄기부(310S_4)와 제2 전극 줄기부(320S_4), 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4)의 구조나 배치 등은 도 1을 참조하여 상술한 바와 같다. 이하에서는 차이점에 대하여만 상세하게 설명하기로 한다.
제3 전극(330_4)은 제3 전극 가지부(330B_4)와 제3 전극 단편부(330G_4)를 포함할 수 있다.
제3 전극 단편부(330G_4)는 제1 전극 줄기부(310S_4)에서 분지되되, 제3 전극 가지부(330B_4)와 이격된 상태로 종지된 제3-1 전극 단편부(330Ga_4), 제2 전극 줄기부(320S_4)에서 분지되되, 제3 전극 가지부(330B_4)와 이격된 상태로 종지된 제3-2 전극 단편부(330Gb_4)를 포함할 수 있다.
제3 전극 가지부(330B_4)는 제3-1 전극 단편부(330Ga_4)와 이격되되, 제2 방향(D2)으로 연장되어 제3-1 전극 단편부(330Ga_4)와 정렬되는 제3-1 전극 가지부(330Ba_4), 제3-2 전극 단편부(330Gb_4)와 이격되되, 제2 방향(D2)으로 연장되어 제3-2 전극 단편부(330Gb_4)와 정렬되는 제3-2 전극 가지부(330Bb_4)를 포함할 수 있다.
정리하자면, 제3-1 전극 가지부(330Ba_4)는 제2 방향(D2)으로 연장되되, 제3-1 전극 단편부(330Ga_4)와 제2 전극 줄기부(320S_4)와 이격된 상태로 종지할 수 있다. 제3-1 전극 가지부(330Ba_4)와 제3-1 전극 단편부(330Ga_4)는 서로 연장되어 정렬될 수 있다. 제3-2 전극 가지부(330Bb_4)는 제2 방향(D2)으로 연장되되, 제3-2 전극 단편부(330Gb_4)와 제1 전극 줄기부(310S_4)와 이격된 상태로 종지할 수 있다. 제3-2 전극 가지부(330Bb_4)와 제3-2 전극 단편부(330Gb_4)는 서로 연장되어 정렬될 수 있다.
제3 전극(330_4)은 제1 전극 줄기부(310S_4)와 제2 전극 줄기부(320S_4)에서 제2 방향(D2)으로 연장되어 배치된 후, 레이저 등에 의해 각각 제1 전극 줄기부(310S_4)와 제2 전극 줄기부(320S_4)로부터 전기적으로 분리되어 형성될 수 있다. 즉, 제3 전극(330_4)은 실질적으로 제1 전극 가지부(310B_4) 및 제2 전극 가지부(320B_4)와 동일하되, 전극 줄기부(310S_4, 320S_4)와 전기적으로 분리된 것일 수 있다.
도 14의 표시 장치(10_4)는 도 1의 표시 장치(10)에 비해 제3 전극(330_4)이 제1 전극 줄기부(310S_4)와 제2 전극 줄기부(320S_4)에서 분지된 전극 단편부(330Ga_4, 330Gb_4)를 더 포함할 수 있다. 즉, 제3-1 전극 가지부(330Ba_4) 및 제3-1 전극 단편부(330Ga_4)는 제1 전극 가지부(310B_4)가 제1 전극 줄기부(310S_4)와 전기적으로 분리되어 형성된 것이고, 제3-2 전극 가지부(330Bb_4) 및 제3-2 전극 단편부(330Gb_4)는 제2 전극 가지부(320B_4)가 제2 전극 줄기부(320S_4)와 전기적으로 분리되어 형성된 것일 수 있다.
다만, 이에 제한되지 않으며, 제3 전극(330_4) 모두가 제1 전극 가지부(310B_4) 또는 제2 전극 가지부(320B_4)가 각각 전극 줄기부(310S_4, 320S_4)와 전기적으로 분리되어 형성된 것일 수 있다.
각 화소(PX)의 전극 가지부들은 제1 방향(D1)으로 평행하게 배치되되, 각각의 일 단부들이 정렬되지 않을 수 있다. 예컨대, 제3-1 전극 가지부(330Ba_4)의 일 단부는 제2 전극 가지부(320B_4)와 제3-2 전극 가지부(330Bb_4)의 일 단부에 비해 제2 방향(D2)으로 돌출될 수 있다. 반대로, 제3-2 전극 가지부(330Bb_4)의 일 단부는 제1 전극 가지부(310B_4)와 제3-1 전극 가지부(330Ba_4)의 일 단부에 비해 제2 방향(D2)으로 돌출될 수 있다. 즉, 각 화소(PX)에 배치된 복수의 전극 가지부들은 제1 방향(D1)으로 중첩되는 영역과 중첩되지 않고 일부 돌출된 영역을 포함할 수 있다. 다만, 이에 제한되지 않는다. 제3-1 전극 가지부(330Ba_4)와 제3-2 전극 가지부(330Bb_4)가 형성될 때, 제1 전극 줄기부(310S_4)와 제2 전극 줄기부(320S_4)로부터 단선되는 영역을 조절하여, 각 전극 가지부들의 양 단부가 정렬될 수도 있다.
발광 소자(350)는 제1 전극 가지부(310B_4)와 제3-2 전극 가지부(330Bb_4) 사이, 제3-2 전극 가지부(330Bb_4)와 제3-1 전극 가지부(330Ba_4) 사이, 제3-1 전극 가지부(330Ba_4)와 제2 전극 가지부(320B_4) 사이에 배치될 수 있다. 각 전극 가지부들 사이에 정렬된 발광 소자(350)는 직렬로 연결되어 제1 전극 가지부(310B_4), 제3-2 전극 가지부(330Bb_4), 제3-1 전극 가지부(330Ba_4) 및 제2 전극 가지부(320B_4)로 흐르는 전류에 의해 발광 할 수 있다.
도 15 내지 도 17은 도 14의 표시 장치의 제조방법을 개략적으로 도시하는 평면도이다.
먼저, 도 15를 참조하면, 표시 장치(10_4)는 절연기판층(300) 상에 복수의 전극, 예를 들어 제1 전극(310_4) 및 제2 전극(320_4)을 형성한다. 제1 전극(310_4)과 제2 전극(320_4)은 각각 전극 줄기부(310S_4, 320S_4)와 전극 가지부(310B_4, 320B_4)를 포함한다. 도 15에서는 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4)가 각각 두개씩 배치된 것을 도시하고 있으나, 이에 제한되지는 않는다. 제1 전극 줄기부(310S_4), 제2 전극 줄기부(320S_4), 제1 전극 가지부(310B_4) 및 제2 전극 가지부(320B_4)의 배치나 구조 등은 도 14를 참조하여 설명한 바와 동일하다. 복수의 제1 전극 가지부(310B_4) 및 제2 전극 가지부(320B_4) 중 적어도 일부는 후술하는 단계에 의해 제3 전극 가지부(330B_4)와 제3 전극 단편부(330G_4)를 형성할 수 있다.
다음으로, 도 16을 참조하면, 각 전극 가지부(310B_4, 320B_4) 사이에 발광 소자(350)를 정렬한다. 이에 대한 자세한 설명은 도 9를 참조하여 상술한 바와 동일하므로, 생략하기도 한다.
다음으로 도 17을 참조하면, 제1 전극 줄기부(310S_4)와 제2 전극 줄기부(320S_4), 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4) 상의 절단부(CB)를 따라 이들을 전기적으로 분리한다. 여기서, 절단부(CB)에 의해 전기적으로 분리된 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4)는 제3 전극 가지부(330B_4)와 제3 전극 단편부(330G_4)를 형성할 수 있다. 도 10을 참조하여 설명한 것과 달리, 도 17에서는 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4)도 절단부(CB)에 의해 전기적으로 분리된다. 즉, 제3 전극(330_4)은 별도의 전극 또는 배선을 형성하여 제조할 수 있고, 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4)를 각각 전극 줄기부(310S_4, 320S_4)로부터 절단하여 형성할 수도 있다.
일 예로, 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4) 중에서, 화소(PX)의 중심을 기준으로 외측에 위치한 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4)는 각각 제1 전극 줄기부(310S_4)와 제2 전극 줄기부(320S_4)에 전기적으로 연결되어 전기 신호를 직접 인가받을 수 있다. 반면에, 화소(PX)의 중심을 기준으로 비교적 내측에 위치한 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4)는 제1 전극 줄기부(310S_4) 및 제2 전극 줄기부(320S_4)와 전기적으로 분리되어 제3 전극 가지부(330B_4)를 형성할 수 있다. 이 경우, 제1 전극 줄기부(310S_4)와 제2 전극 줄기부(320S_4)에서 분지된 제3 전극 단편부(330G_4)가 함께 형성될 수 있다. 다만, 이에 제한되지 않으며, 제3 전극 단편부(330G_4)는 전극을 단선하는 방법에 따라 생략될 수도 있다.
또한, 제1 전극 줄기부(310S_4) 상의 제1 전극 컨택홀(CNTD) 및 제2 전극 줄기부(320S_4) 상의 제2 전극 컨택홀(CNTS)을 통해 제1 전극(310_4)과 제2 전극(320_4)은 상술한 제1 박막 트랜지스터(120) 및 전원 전극(162)과 전기적으로 연결될 수 있다.
이하에서는, 또 다른 실시예예 따른 표시 장치(10)에 대하여 설명하기로 한다.
도 18 및 도 19는 다른 실시예에 따른 표시 장치의 평면도이다.
먼저, 도 18을 참조하면, 상술한 바와 같이, 제3 전극(330)은 복수개일 수 있다. 도 18의 표시 장치(10_5)는 도 14의 표시 장치(10_4)에 비해 제3 전극 가지부(330B_5) 및 제3 전극 단편부(330G_5)가 더 많이 배치된 것을 제외하고는 동일하다. 도 18에서는 표시 장치(10_5)는 6개의 제3 전극 가지부(330B_5)를 포함하며, 이에 따라 직렬로 연결된 발광 소자(350)의 정렬은 7개일 수 있다. 발광 소자(350)의 정렬 수가 증가할수록, 상술한 바와 같이 표시 장치의 전압 분배 효율이나 도선 저항에 따른 전력 손실 등을 개선할 수 있다. 도 18의 표시 장치(10_5)는 도 14의 표시 장치(10_4)가 도 11의 표시 장치(10_2)와 동일하므로, 보다 자세한 설명은 생략하기로 한다.
다음으로, 도 19를 참조하면, 표시 장치(10_6)는 도 14의 표시 장치(10_4)보다 제1 전극 가지부(310B_6)를 하나 더 포함하고, 표시 장치(10_6)의 각 전극들은 제2 전극 가지부(320B_6)를 기준으로 대칭구조를 이룰 수 있다. 이에 따라, 제2 전극 가지부(320B_6)의 좌측부에 위치한 제1 발광 소자 정렬(350A_1)과 제2 전극 가지부(320B_6)의 우측부에 위치한 제2 발광 소자 정렬(350A_2)은 각각 직렬로 연결된 발광 소자 정렬을 포함하되, 서로 병렬적으로 연결될 수 있다. 보다 자세한 설명은 도 12를 참조하여 상술한 바와 동일하다.
한편, 상술한 바와 같이, 제1 전극(310)과 제2 전극(320)은 발광 소자(350)를 정렬하기 위한 교류 전원이 인가되는 배선으로 활용될 수 있다. 또한, 표시 장치(10)를 구동하기 위한 전원이 인가되어 발광 소자(350)에 전기신호를 인가할 수 있다. 다만, 이에 제한되는 것은 아니다. 제1 전극(310)과 제2 전극(320) 중 적어도 어느 하나는 발광 소자(350)를 정렬하기 위한 교류 전원이 인가되는 배선과 표시 장치(10)를 구동하기 위한 전원이 인가되는 배선이 다를 수도 있다. 이에 대한 보다 상세한 설명은 후술하기로 한다.
도 20은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 20을 참조하면, 표시 장치(10_7)의 제1 전극(310_7)은 제1 전극 줄기부(310S_7)와 제1 전극 줄기부(310S_7)에서 분지되는 제1 전극 가지부(310B_7)을 포함한다. 제1 전극 줄기부(310S_7) 및 제1 전극 가지부(310B_7)는 상술한 도 1의 표시 장치(10) 및 도 14의 표시 장치(10_4)와 동일하다. 이에 대한 자세한 설명은 생략하기로 한다.
제2 전극(320)은 제2 전극 가지부(320B'_7)와 제2 전극 단편부(320G'_7) 및 제2 전극 배선(320S'_7)을 포함할 수 있다. 도 1과 달리, 도 20의 표시 장치(10_7)는 제2 전극 가지부(320B'_7)가 제1 전극 줄기부(310S_7)에서 분지되되, 후술하는 단계에 의해 전기적으로 분리되어 형성될 수 있다. 즉, 표시 장치(10_7)의 제조시, 제1 전극 가지부(310B_7)가 제1 전극 줄기부(310S_7)와 분리됨으로써 제2 전극 가지부(320B'_7)와 제2 전극 단편부(320G'_7)를 형성할 수 있다. 다만, 이에 제한되는 것은 아니며, 제2 전극 가지부(320B'_7)은 별개의 배선이나 전극으로부터 형성된 것일 수도 있다.
제2 전극 가지부(320B'_7)는 제2 방향(D2)으로 연장되고 제1 전극 가지부(320B_7)에 이격되어 배치될 수 있다. 제2 전극 가지부(320B'_7)는 일 단부는 제2 전극 단편부(320G'_7)와 이격된 상태로 종지하고, 타 단부는 제1 방향(D1)으로 연장되는 제2 전극 배선(320S'_7)과 전기적으로 연결될 수 있다.
제2 전극 단편부(320G'_7)는 제1 전극 줄기부(320S'_7)에서 제2 방향(D2)으로 돌출되어 형성될 수 있다. 제2 전극 단편부(320G'_7)은 제2 전극 가지부(320B'_7)이 종지된 일 단부와 마주보도록 배치될 수 있다. 즉, 제2 전극 가지부(320B'_7)와 제2 전극 단편부(320G'_7)은 제2 방향(D2)으로 정렬될 수 있다.
제3 전극(330_7)은 제1 전극 가지부(310B_7)와 제2 구동 전극 가지부(320B'_7)가 이격된 사이에 배치된다. 제3 전극(330_7)의 배치나 구조 등은 도 1 및 도 14를 참조하여 상술한 바와 동일하다. 다만, 제3 전극(330_7)은 후술하는 바와 같이, 표시 장치(10_7)의 제조시에 제2 전극 가지부(320B_7)가 제2 전극 줄기부(320B_7, 도 21에 도시)와 전기적으로 분리되어 형성될 수 있다.
한편, 제2 전극 배선(320S'_7)은 제1 방향(D1)으로 연장되고, 제1 전극 줄기부(320S_7)와 이격되어 배치될 수 있다. 도면에서는 도시하지 않았으나, 제2 전극 배선(320S'_7)은 제1 전극 줄기부(310S_7)과 서로 다른 배선층에 배치될 수 있다. 이에 따라, 제2 전극 배선(320S'_7)은 제2 전극 컨택홀(CNTS)을 통해 제2 전극 가지부(320B'_7)와 전기적으로 연결될 수 있다. 제2 전극 배선(320S'_7)은 상술한 전원 배선(161)과 연결될 수 있으며, 제2 전극 가지부(320B'_7)에 전원 전압을 인가할 수 있다. 반면에, 제2 전극 줄기부(320S_7, 도 21에 도시)는 표시 장치(10_7)의 제조시 발광 소자(350)의 정렬을 위한 교류 전압이 인가될 수 있다. 즉, 표시 장치(10_7)는 서로 다른 두 배선, 예컨대 제2 전극 배선(320S'_7)과 제2 전극 줄기부(320S_7)을 포함하여 각각 다른 전압을 인가할 수 있다.
발광 소자(350)는 제1 전극 가지부(310B_7)과 제3 전극(330_7) 사이, 제3 전극(330_7)과 제2 전극 가지부(320B'_7) 사이에 배치될 수 있다. 일부 발광 소자(350)는 일 단부가 제1 전극 가지부(310B_7)과 전기적으로 연결되고, 타 단부가 제3 전극(330_7)과 연결되며, 나머지 일부 발광 소자(350)는 일 단부가 제3 전극(330_7)과 연결되고 타 단부가 제2 전극 가지부(320B'_7)와 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(350)들은 제1 전극 가지부(310B_7)와 제2 전극 가지부(320B'_7) 사이에서 직렬로 연결될 수 있다. 발광 소자(350)는 제1 전극 컨택홀(CNTD)을 통해 제1 박막 트랜지스터(120)와 연결된 제1 전극 줄기부(310S_7)와, 제2 전극 컨택홀(CNTS)을 통해 제2 전극 배선(320S'_7)의 전원 전극(162)과 연결된 제2 전극 가지부(320B'_7)로부터 전원 전압을 인가받을 수 있다.
도 21 내지 도 23은 도 20의 표시 장치의 제조방법을 개략적으로 나타내는 평면도이다.
먼저, 도 21을 참조하면, 절연기판층(300) 상에 제1 전극 줄기부(310S_7), 제1 전극 가지부(310B_7), 제2 전극 줄기부(320S_7), 제3 전극(330_7), 제2 전극 가지부(320B'_7) 및 제2 전극 배선(320S'_7)을 형성한다.
제1 전극 줄기부(310S_7)와 제1 전극 가지부(310B_7)는 상술한 바와 동일하므로, 자세한 설명은 생략한다.
제3 전극(330_7)의 경우, 제2 전극 줄기부(320S_7)로부터 제2 방향(D2)으로 분지되되, 제1 전극 줄기부(310S_7)와 이격된 상태로 종지한다. 제3 전극(330_7)은 제1 전극 가지부(310B_7)와 이격되어 배치되고, 서로 제2 방향(D2)에서 반대방향으로 연장된다.
제2 전극 가지부(320B'_7)는 제1 전극 줄기부(310S_7)에서 분지되되, 제1 전극 가지부(310B_7)와 이격되어 제2 방향(D2)으로 연장된다. 제2 전극 가지부(320B'_7)는 제1 전극 가지부(310B_7)와 동일한 방향으로 연장되되, 제2 전극 줄기부(320S_7)에 대향하는 일 단부가 제1 전극 가지부(310B_7)의 일 단부보다 돌출되도록 연장될 수 있다. 제2 전극 가지부(320B'_7)는 후술하는 단계에서 제2 전극 배선(320S'_7)과 제2 전극 컨택홀(CNTS)을 통해 전기적으로 연결되기 때문에, 평면상 제2 전극 배선(320S'_7)을 덮도록 배치될 수 있다.
제2 전극 배선(320S'_7)은 제1 방향(D1)으로 연장되되, 제1 전극 줄기부(310S_7)와 제2 전극 줄기부(320S_7)사이에서 배치된다. 제2 전극 배선(320S'_7)은 제1 전극 줄기부(310S_7) 및 제2 전극 줄기부(320S_7)와 다른 배선층에 배치되고, 후술하는 제2 전극 컨택홀(CNTS)을 통해 전기적으로 연결될 수 있다.
다음으로, 도 22를 참조하면, 제1 전극 가지부(310B_7), 제3 전극(330_7) 및 제2 전극 가지부(320B'_7) 사이에 적어도 하나의 발광 소자(350)를 정렬한다. 발광 소자(350)를 정렬할 때에는, 제1 전극 줄기부(310S_7)와 제2 전극 줄기부(320S_7)에 교류 전원을 인가하여 각 전극 사이에 전기장에 의한 커패시턴스를 형성한다. 발광 소자(350)가 정렬되는 방법은 상술한 바와 동일하다.
다음으로, 도 23을 참조하면, 제1 전극 가지부(310B_7), 제3 전극(330_7), 제2 전극 가지부(320B_7) 상에 접촉 전극(360)을 형성하여 발광 소자(350)와 접촉시킨다. 접촉 전극(360) 상에는 상술한 복수의 부재들이 더 형성될 수 있다. 이에 대한 자세한 설명은 생략하기로 한다.
마지막으로 도 23에 도시된 바와 같이, 절단부(CB)를 따라 제1 전극 줄기부(310S_7), 제2 전극 가지부(320B'_7), 제3 전극(330_7), 제2 전극 줄기부(320S_7)를 전기적으로 분리한다. 그리고, 제1 전극 줄기부(310S_7)는 제1 전극 컨택홀(CNTD)을 통해 제1 박막 트랜지스터(120)와 전기적으로 연결되고, 제2 전극 배선(320S'_7)은 제2 전극 컨택홀(CNTS)을 통해 제2 전극 가지부(320B'_7)과 전기적으로 연결될 수 있다. 또한, 제2 전극 가지부(320B'_7)는 제1 전극 줄기부(310S_7)와 전기적으로 분리되고, 제2 전극 단편부(320G'_7)와 이격된 상태로 배치될 수 있다. 제3 전극(330_3)은 제2 전극 줄기부(320S_7)와 전기적으로 분리될 수 있다.
이에 따라, 제1 전극 가지부(310B_7)와 제2 전극 가지부(320B'_7) 사이에는 전류가 흐를 수 있고, 제1 전극 가지부(310B_7)와 제3 전극(330_7) 사이, 제3 전극(330_7)과 제2 전극 가지부(320B'_7) 사이에 배치된 발광 소자(350)는 직렬로 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
310: 제1 전극 320: 제2 전극 330: 제3 전극
310S: 제1 전극 줄기부 310B: 제1 전극 가지부
320S: 제2 전극 줄기부 320B: 제2 전극 가지부
350: 발광 소자
361: 제1 접촉 전극 362: 제2 접촉 전극 363: 제3 접촉 전극
381: 제1 절연층 382: 제2 절연층 383: 제3 절연층
385: 패시베이션층
410: 제1 격벽 420: 제2 격벽 430: 제3 격벽

Claims (20)

  1. 제1 방향으로 연장되고, 서로 이격되어 배치되는 제1 전극 줄기부 및 제2 전극 줄기부;
    상기 제1 전극 줄기부에서 분지되고, 상기 제1 방향과 다른 제2 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부;
    상기 제2 전극 줄기부에서 분지되고, 상기 제2 방향으로 연장되어 배치된 제2 전극 가지부;
    상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 배치되는 적어도 하나의 제3 전극; 및
    상기 제1 전극 가지부, 상기 제3 전극 및 상기 제2 전극 가지부 사이에 배치되는 적어도 하나의 발광 소자를 포함하되,
    상기 제3 전극은 상기 제2 방향으로 연장되어 배치되되, 상기 제3 전극의 상기 제2 방향으로의 양 단부는 각각 상기 제1 전극 줄기부와 상기 제2 전극 줄기부에서 이격된 상태로 종지하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극 가지부는 상기 제2 전극 가지부가 연장되는 방향인 상기 제2 방향의 일 측 방향의 반대방향으로 연장된, 표시 장치.
  3. 제2 항에 있어서,
    상기 발광 소자는 상기 제1 전극 가지부와 상기 제3 전극 사이에 배치되는 제1 발광 소자; 및
    상기 제3 전극과 상기 제2 전극 가지부 사이에 배치되는 제2 발광 소자를 포함하고,
    상기 제1 발광 소자 및 상기 제2 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 직렬로 연결되는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 발광 소자는 상기 제1 전극 가지부와 일 단이 연결되고 타 단이 상기 제3 전극에 연결되며,
    상기 제1 발광 소자의 상기 일 단과 상기 타 단 중 어느 하나는 p형 반도체층을 포함하고 다른 하나는 n형 반도체층을 포함하며,
    상기 제1 발광 소자의 상기 p형 반도체층 및 상기 n형 반도체층 사이에 배치된 활성층을 포함하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 표시 장치는 상기 제1 전극 가지부에서 서로 이격되어 분지되는 복수의 상기 제1 전극 가지부를 포함하고,
    복수의 상기 제1 전극 가지부 사이에는 상기 제2 전극 가지부가 배치된, 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 전극은 상기 제2 전극 가지부와 상기 제2 전극 가지부의 일 측에 배치된 상기 제1 전극 가지부의 사이 영역, 및 상기 제2 전극 가지부와 상기 제2 전극 가지부의 타 측에 배치된 상기 제1 전극 가지부의 사이 영역에 적어도 하나 배치된, 표시 장치.
  7. 제6 항에 있어서,
    상기 표시 장치는 둘 이상의 상기 제3 전극을 포함하고, 상기 발광 소자는 서로 인접한 상기 제3 전극들 사이에 배치되는, 표시 장치.
  8. 제7 항에 있어서,
    상기 발광 소자는 상기 제2 전극 가지부의 상기 일 측에서 전기적으로 연결된 제3 발광 소자; 및
    상기 제2 전극 가지부의 상기 타 측에서 전기적으로 연결된 제4 발광 소자를 포함하고,
    상기 제3 발광 소자와 상기 제4 발광 소자는 상기 제2 전극 가지부의 상기 일 측과 상기 타 측 사이에서 병렬로 연결되는, 표시 장치.
  9. 제8 항에 있어서,
    상기 복수의 제1 전극 가지부와 상기 복수의 제3 전극은 상기 제2 전극 가지부를 중심으로 대칭적으로 배치된, 표시 장치.
  10. 제1 항에 있어서,
    상기 제3 전극은 상기 제1 전극 줄기부 및 상기 제2 전극 줄기부로부터 상기 제2 방향으로 돌출되어 배치된 제3 전극 단편부; 및
    상기 제3 전극 단편부로부터 이격되어 배치되되, 상기 제3 전극 단편부의 연장되어 배치되는 제3 전극 가지부를 포함하는, 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 전극은 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 서로 이격되어 배치되는 둘 이상의 상기 제3 전극 가지부를 포함하고,
    상기 발광 소자는,
    일 단이 상기 제1 전극 줄기부와 전기적으로 연결되고 타 단이 상기 제3 전극 가지부와 연결되는 제5 발광 소자;
    양 단이 복수의 상기 제3 전극 가지부와 전기적으로 연결되는 제6 발광 소자; 및
    일 단이 상기 제3 전극 가지부와 전기적으로 연결되고 타 단이 상기 제2 전극 가지부와 연결되는 제7 발광 소자;를 포함하며,
    상기 제5 발광 소자, 상기 제6 발광 소자 및 상기 제7 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 직렬로 연결되는, 표시 장치.
  12. 제1 방향으로 연장되고, 서로 이격되어 배치되는 제1 전극 줄기부 및 제2 전극 배선;
    상기 제1 전극 줄기부에서 분지되고, 상기 제1 방향과 다른 제2 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부;
    상기 제1 전극 가지부와 이격되고 상기 제2 방향으로 연장되되, 상기 제1 전극 줄기부에서 이격된 상태로 종지된 제2 전극 가지부;
    상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 배치되어 상기 제2 방향으로 연장되되, 양 단부가 상기 제1 전극 줄기부와 상기 제2 전극 배선에서 이격된 상태로 종지된 제3 전극; 및
    상기 제1 전극 가지부, 상기 제2 전극 가지부 및 상기 제3 전극 사이에 배치된 적어도 하나의 발광 소자;를 포함하고,
    상기 제2 전극 가지부는 상기 제2 전극 배선과 전기적으로 연결된, 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 전극 줄기부와 상기 제2 전극 배선은 서로 다른 배선층에 배치되고,
    상기 제2 전극 가지부는 상기 제2 전극 배선과 컨택홀을 통해 전기적으로 연결되는, 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 전극 줄기부는 상기 제2 방향으로 돌출된 제2 전극 단편부를 더 포함하는, 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 전극 단편부는 상기 제2 전극 가지부와 상기 제2 방향으로 연장되어 정렬된, 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 전극 줄기부는 박막 트랜지스터와 전기적으로 연결되고, 상기 제2 전극 배선은 공통 전원 배선에 전기적으로 연결되고,
    상기 발광 소자는 상기 제1 전극 가지부와 상기 제3 전극 사이에 배치된 제1 발광 소자 및 상기 제3 전극과 상기 제2 전극 가지부 사이에 배치된 제2 발광 소자를 포함하며,
    상기 제1 발광 소자와 상기 제2 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 직렬로 연결되는, 표시 장치.
  17. 박막 트랜지스터에 연결된 제1 전극;
    공통 전원 배선에 연결된 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치된 플로팅 전극;
    일 단이 상기 제1 전극에 전기적으로 연결되고, 타 단이 상기 플로팅 전극에 전기적으로 연결된 적어도 하나의 제1 발광 다이오드; 및
    일 단이 상기 플로팅 전극에 전기적으로 연결되고, 타 단이 상기 제2 전극에 전기적으로 연결된 적어도 하나의 제2 발광 다이오드를 포함하되,
    상기 제1 발광 다이오드와 상기 제2 발광 다이오드는 상기 제1 전극과 상기 제2 전극 사이에서 직렬로 연결되는, 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 전극, 상기 제2 전극 및 상기 플로팅 전극은 제1 방향으로 연장되고,
    상기 제1 발광 다이오드 및 상기 제2 발광 다이오드는 길이 방향이 상기 제1 방향과 다른 제2 방향을 향하도록 배치되는, 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 발광 다이오드 및 상기 제2 발광 다이오드는 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하되,
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 중 어느 하나는 p형이고 다른 하나는 n형이고,
    상기 제1 발광 다이오드의 상기 제1 도전형 반도체층은 상기 제1 전극과 전기적으로 연결되고,
    상기 제1 발광 다이오드의 상기 제2 도전형 반도체층은 상기 플로팅 전극과 전기적으로 연결되고,
    상기 제2 발광 다이오드의 상기 제1 도전형 반도체층은 상기 플로팅 전극과 전기적으로 연결되고,
    상기 제2 발광 다이오드의 상기 제2 도전형 반도체층은 상기 제2 전극과 전기적으로 연결되는, 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 발광 다이오드 및 상기 제2 발광 다이오드는 상기 길이가 3㎛ 내지 6㎛의 범위를 가지는, 표시 장치.
KR1020180084255A 2018-07-19 2018-07-19 표시 장치 KR102587133B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020180084255A KR102587133B1 (ko) 2018-07-19 2018-07-19 표시 장치
PCT/KR2018/015859 WO2020017712A1 (ko) 2018-07-19 2018-12-13 표시 장치
JP2021502449A JP7274567B2 (ja) 2018-07-19 2018-12-13 表示装置
US17/260,944 US11990566B2 (en) 2018-07-19 2018-12-13 Display device
CN201880095677.4A CN112437986A (zh) 2018-07-19 2018-12-13 显示装置
EP18926857.6A EP3826064A4 (en) 2018-07-19 2018-12-13 INDICATOR
TW112134539A TW202404073A (zh) 2018-07-19 2019-07-19 顯示裝置
TW108125670A TWI830755B (zh) 2018-07-19 2019-07-19 顯示裝置
KR1020230131980A KR20230143602A (ko) 2018-07-19 2023-10-04 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180084255A KR102587133B1 (ko) 2018-07-19 2018-07-19 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230131980A Division KR20230143602A (ko) 2018-07-19 2023-10-04 표시 장치

Publications (2)

Publication Number Publication Date
KR20200010701A true KR20200010701A (ko) 2020-01-31
KR102587133B1 KR102587133B1 (ko) 2023-10-10

Family

ID=69164740

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180084255A KR102587133B1 (ko) 2018-07-19 2018-07-19 표시 장치
KR1020230131980A KR20230143602A (ko) 2018-07-19 2023-10-04 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230131980A KR20230143602A (ko) 2018-07-19 2023-10-04 표시 장치

Country Status (7)

Country Link
US (1) US11990566B2 (ko)
EP (1) EP3826064A4 (ko)
JP (1) JP7274567B2 (ko)
KR (2) KR102587133B1 (ko)
CN (1) CN112437986A (ko)
TW (2) TWI830755B (ko)
WO (1) WO2020017712A1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021154024A1 (ko) 2020-01-29 2021-08-05 주식회사 엘지화학 이차전지용 양극 활물질 전구체, 양극 활물질, 그 제조방법 및 이를 포함하는 리튬 이차전지
WO2021172652A1 (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법
WO2021230426A1 (ko) * 2020-05-13 2021-11-18 삼성디스플레이 주식회사 표시 장치
US11271032B2 (en) 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
WO2022050685A1 (ko) * 2020-09-03 2022-03-10 삼성디스플레이 주식회사 표시 장치
WO2022092880A1 (ko) * 2020-10-30 2022-05-05 삼성디스플레이 주식회사 표시 장치
WO2022255585A1 (ko) * 2021-06-03 2022-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11670628B2 (en) 2020-08-13 2023-06-06 Samsung Display Co., Ltd. Display device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102607727B1 (ko) * 2018-08-01 2023-11-29 삼성디스플레이 주식회사 표시 장치
WO2020111453A1 (ko) 2018-11-27 2020-06-04 삼성디스플레이 주식회사 표시 장치
KR20210027564A (ko) * 2019-08-28 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210042219A (ko) * 2019-10-08 2021-04-19 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
US11355480B1 (en) * 2020-01-27 2022-06-07 Facebook Technologies, Llc Micropixellation for alignment-free assembly
KR20210102560A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210157794A (ko) * 2020-06-22 2021-12-29 삼성전자주식회사 발광 다이오드 모듈 및 발광 다이오드 모듈 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009622A (ja) * 2010-06-24 2012-01-12 Citizen Electronics Co Ltd 半導体発光装置
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409704B1 (ko) * 2006-12-26 2014-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP4381428B2 (ja) * 2007-04-10 2009-12-09 シャープ株式会社 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
JP5686043B2 (ja) 2011-06-02 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
KR101490758B1 (ko) 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
DE102014011893B4 (de) 2013-08-16 2020-10-01 Seoul Viosys Co., Ltd. Leuchtdiode
KR101713818B1 (ko) 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
JP6966943B2 (ja) * 2015-06-10 2021-11-17 アップル インコーポレイテッドApple Inc. ディスプレイパネルの冗長スキーム
WO2017057009A1 (ja) 2015-09-29 2017-04-06 太陽インキ製造株式会社 保護膜形成用フィルム
TWI565095B (zh) * 2015-11-09 2017-01-01 錼創科技股份有限公司 發光模組
TWI697076B (zh) * 2016-01-13 2020-06-21 晶元光電股份有限公司 發光元件及其製造方法
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102574603B1 (ko) 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102617466B1 (ko) 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
KR101899651B1 (ko) 2016-09-27 2018-09-17 광주과학기술원 마이크로 소자 어레이 및 이의 형성방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102621662B1 (ko) 2017-01-09 2024-01-09 삼성디스플레이 주식회사 발광 소자 및 이의 제조 방법
TWI632675B (zh) * 2017-07-10 2018-08-11 錼創科技股份有限公司 顯示面板
US10693042B2 (en) * 2017-11-23 2020-06-23 Lg Display Co., Ltd. Light-emitting device and display device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009622A (ja) * 2010-06-24 2012-01-12 Citizen Electronics Co Ltd 半導体発光装置
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271032B2 (en) 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
US11894415B2 (en) 2019-06-20 2024-02-06 Samsung Display Co., Ltd. Display device
WO2021154024A1 (ko) 2020-01-29 2021-08-05 주식회사 엘지화학 이차전지용 양극 활물질 전구체, 양극 활물질, 그 제조방법 및 이를 포함하는 리튬 이차전지
WO2021172652A1 (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법
WO2021230426A1 (ko) * 2020-05-13 2021-11-18 삼성디스플레이 주식회사 표시 장치
US11670628B2 (en) 2020-08-13 2023-06-06 Samsung Display Co., Ltd. Display device
WO2022050685A1 (ko) * 2020-09-03 2022-03-10 삼성디스플레이 주식회사 표시 장치
WO2022092880A1 (ko) * 2020-10-30 2022-05-05 삼성디스플레이 주식회사 표시 장치
WO2022255585A1 (ko) * 2021-06-03 2022-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN112437986A (zh) 2021-03-02
KR102587133B1 (ko) 2023-10-10
JP2021532401A (ja) 2021-11-25
US11990566B2 (en) 2024-05-21
KR20230143602A (ko) 2023-10-12
US20210288220A1 (en) 2021-09-16
WO2020017712A1 (ko) 2020-01-23
TW202013713A (zh) 2020-04-01
JP7274567B2 (ja) 2023-05-16
EP3826064A4 (en) 2022-04-20
EP3826064A1 (en) 2021-05-26
TWI830755B (zh) 2024-02-01
TW202404073A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
KR102587133B1 (ko) 표시 장치
JP7242716B2 (ja) 表示装置
KR102607727B1 (ko) 표시 장치
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR102588659B1 (ko) 표시 장치
US11751454B2 (en) Display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant