CN115566122A - 用于减少的非辐射侧壁复合的led结构 - Google Patents
用于减少的非辐射侧壁复合的led结构 Download PDFInfo
- Publication number
- CN115566122A CN115566122A CN202211360590.XA CN202211360590A CN115566122A CN 115566122 A CN115566122 A CN 115566122A CN 202211360590 A CN202211360590 A CN 202211360590A CN 115566122 A CN115566122 A CN 115566122A
- Authority
- CN
- China
- Prior art keywords
- layer
- led
- current spreading
- doped
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Abstract
本公开涉及用于减少的非辐射侧壁复合的LED结构。本发明公开了一种LED结构,其用于减少沿竖直LED的侧壁的非辐射侧壁复合,该竖直LED包括跨顶部电流扩展层、底部电流扩展层和顶部电流扩展层与底部电流扩展层之间的有源层的p‑n二极管侧壁。
Description
相关专利申请
本申请是国际申请号为PCT/US2017/039038、国际申请日为2017年6月23日、进入中国国家阶段日期为2018年11月22日、中国国家申请号为201780031841.0、发明名称为“用于减少的非辐射侧壁复合的LED结构”的发明专利申请的分案申请。
本专利申请是2016年6月30日提交的共同未决的美国专利申请No.15/199,803的部分继续申请,美国专利申请No.15/199,803是2015年9月14日提交的现在被公布为美国专利No.9,484,492的美国专利申请No.14/853,614的部分继续申请,并且要求2015年1月6日提交的美国临时申请No.62/100,348的优先权,这些申请的全部公开内容以引用方式并入本文。
技术领域
本文所述的实施方案涉及LED。更具体地讲,实施方案涉及微型LED。
背景技术
发光二极管(LED)越来越被认为是现有光源的替代技术。例如,LED存在于标牌、交通信号、汽车尾灯、移动电子显示器和电视机中。LED与传统照明源相比的各种有益效果可包括提高的效率、更长的寿命、可变的发射光谱、以及能够与各种形状因数结合。
一种类型的LED是有机发光二极管(OLED),其中二极管的发射层由有机化合物形成。OLED的一个优点是能够将有机发射层印刷在柔性基板上。OLED已被整合到薄的柔性显示器中,并且常常用于制造便携式电子设备诸如移动电话和数字相机的显示器。
另一类型的LED是基于无机半导体的LED,其中二极管的发射层包括夹在较厚的基于半导体的包覆层之间的一个或多个基于半导体的量子阱层。基于半导体的LED与OLED相比的一些优点可包括提高的效率和更长的寿命。以流明/瓦(lm/W)表达的高发光效率是基于半导体的LED照明的主要优点之一,从而与其他光源相比允许较低的能量或功率使用。照度(亮度)是光源的每单位面积在给定方向发射的光的量,并且以堪/平方米(cd/m2)为单位进行测量并且通常也称为尼特(nt)。照度随工作电流增大而增大,但发光效率取决于电流密度(A/cm2),最初随着电流密度增大而增大,达到最大值,然后由于被称为“效率衰减”的现象而减小。许多因素影响LED设备的发光效率,包括内部生成光子的能力,被称为内部量子效率(IQE)。内部量子效率是LED设备的质量和结构的函数。外部量子效率(EQE)被定义为所发射光子的数量除以所注入电子的数量。EQE是LED设备的IQE和光提取效率的函数。在低的工作电流密度(也被称为注入电流密度、或正向电流密度)下,LED设备的IQE和EQE最初随着工作电流密度增大而增大,然后在被称为效率衰减的现象中开始随着工作电流密度增大而减小。在低电流密度下,由于导致电子和空穴在没有光生成的情况下复合(被称为非辐射复合)的缺陷或其他过程的强效应,所以效率低下。随着那些缺陷变得饱和,辐射复合占主导地位,并且效率提高。当注入电流密度超过LED设备的特征值时,开始“效率衰减”或效率逐渐降低。
附图说明
图1A是根据实施方案的体LED基板的横截面侧视图图示。
图1B至图1F是根据实施方案的用于制造LED阵列的单面工艺序列的横截面侧视图图示。
图2是包括沿LED的侧壁的有源层边缘的LED的横截面侧视图图示。
图3是根据实施方案的具有宽度与有源层相比减小的底部电流扩展层柱结构的LED的横截面侧视图图示。
图4A至图4E是根据实施方案的形成具有原位再生长p-n结侧壁钝化层的LED的方法的横截面侧视图图示。
图4F是根据实施方案的具有原位再生长p-n结侧壁钝化层的LED的横截面侧视图图示。
图5A至图5H是根据实施方案的形成具有汽相蚀刻的侧壁和再生长的侧壁钝化层的LED的方法的横截面侧视图图示。
图5I是根据实施方案的具有再生长侧壁钝化层的LED的横截面侧视图图示。
图6A至图6E是根据实施方案的形成具有扩散侧壁钝化层的LED的方法的横截面侧视图图示。
图6F是根据实施方案的具有扩散侧壁钝化层的LED的横截面侧视图图示。
图7A至图7E是根据实施方案的通过选择性扩散而形成LED内的p-n结的方法的横截面侧视图图示。
图7F是根据实施方案的具有选择性扩散的p-n结的LED的横截面侧视图图示。
图8A至图8E是根据实施方案的形成具有扩散的横向结的LED的方法的横截面侧视图图示。
图8F是根据实施方案的具有扩散的横向结的LED的横截面侧视图图示。
图9A至图9E是根据实施方案的以选择性区域生长和侧壁钝化层的原位生长来形成LED的方法的横截面侧视图图示。
图9F是根据实施方案的具有原位生长侧壁钝化层的选择性生长的LED的沿x方向(111)平面的横截面侧视图。
图9G是根据实施方案的具有原位生长侧壁钝化层的选择性生长的LED的沿y方向(111)平面的横截面侧视图。
图10A至图10D是根据实施方案的形成具有再生长侧壁钝化层的LED的方法的横截面侧视图图示。
图10E是根据实施方案的具有再生长侧壁钝化层的LED的沿x方向(111)平面的横截面侧视图。
图10F是根据实施方案的具有再生长侧壁钝化层的LED的沿y方向(111)平面的横截面侧视图。
图10G是根据实施方案的具有再生长侧壁钝化层和宽顶部电流扩展层的LED的沿x方向(111)平面的横截面侧视图。
图10H是根据实施方案的具有再生长侧壁钝化层和宽顶部电流扩展层的LED的沿y方向(111)平面的横截面侧视图。
图11A是根据实施方案的形成在图案化基板上并且包括取决于取向的掺杂的p-n二极管层的特写横截面图。
图11B至图11D是根据实施方案的形成具有取决于取向的掺杂的LED p-n结的方法的横截面侧视图图示。
图11E至图11F是根据实施方案的具有取决于取向的掺杂的LED p-n结的横截面侧视图图示。
图12A至图12F是根据实施方案的以选择性蚀刻和质量输送形成LED的方法的横截面侧视图图示。
图12G至图12H是根据实施方案的包括凹口有源层的LED的横截面侧视图图示。
图13A至图13C是根据实施方案的以表面转化来钝化LED的侧壁的方法的横截面侧视图图示。
图14A是根据实施方案的在有源层中具有量子点的LED的横截面侧视图图示。
图14B是根据实施方案的具有量子点的LED有源层的示意性顶视图图示。
图15A至图15C是根据实施方案的形成在有源层中具有纳米柱的LED的方法的横截面侧视图图示。
图15D是根据实施方案的在有源层中具有纳米柱的LED的横截面侧视图图示。
图15E是根据实施方案的具有有源层中的纳米柱和顶部帽构型的LED的横截面侧视图图示。
图16A至图16D是根据实施方案的形成具有在p-n二极管层侧壁处异质结构混杂的LED的方法的横截面侧视图图示。
图16E是根据实施方案的混杂LED异质结构的横截面侧视图图示。
图16F是根据实施方案的混杂LED异质结构和量子阱掺杂物层的横截面侧视图图示。
图17A至图17F是根据实施方案的形成具有侧壁钝化层的LED的方法的横截面侧视图图示。
图18A至图18D是根据实施方案的形成具有在p-n二极管层侧壁处异质结构混杂的LED的方法的横截面侧视图图示。
图18E是根据实施方案的混杂LED异质结构的横截面侧视图图示。
图18F是根据实施方案的混杂LED异质结构和量子阱掺杂物层的横截面侧视图图示。
图19A至图19D是根据实施方案的形成具有在p-n二极管层侧壁处异质结构混杂的LED的方法的横截面侧视图图示。
图19E是根据实施方案的混杂LED异质结构的横截面侧视图图示。
图19F是根据实施方案的混杂LED异质结构和量子阱掺杂物层的横截面侧视图图示。
图20是根据实施方案的未应变、压缩应变和拉伸应变的量子阱材料的面内带结构。
图21是根据实施方案的具有拉伸应变且调制掺杂的量子阱活性区域的LED异质结构的横截面侧视图图示。
图22是根据实施方案的具有宽度与有源层相比减小的电流扩展层柱结构的LED的横截面侧视图图示。
图23是根据实施方案的具有电流扩展层柱结构和缩进隔层的LED的横截面侧视图图示。
图24A至图24C是根据实施方案的形成具有等离子体处理限制区域的LED的方法的横截面侧视图图示。
图25A是根据实施方案的集成到具有嵌入式电路的显示面板中的LED的侧视图图示。
图25B是根据实施方案的集成到具有微型芯片的显示面板中的LED的侧视图图示。
图26是根据实施方案的显示系统的示意图。
图27是根据实施方案的照明系统的示意图。
具体实施方式
实施方案描述了具有用于减轻LED侧壁处非辐射复合的各种结构构型的LED和LED制造方法。例如,各种结构可包括侧壁钝化技术、电流限制技术、以及它们的组合。然而,某些实施方案可在不存在这些具体细节中的一个或多个具体细节或者不与其他已知的方法和构型相结合的情况下被实施。在以下的描述中,示出许多具体细节诸如特定构型、尺寸工艺等,以提供对实施方案的透彻理解。在其他情况下,未对熟知的半导体工艺和制造技术进行特别详细地描述,以免不必要地模糊实施方案。整个说明书中所提到的“一个实施方案”是指结合实施方案所描述的特定特征、结构、构型或特性被包括在至少一个实施方案中。因此,整个说明书中多处出现短语“在一个实施方案中”不一定是指相同的实施方案。此外,特定特征、结构、构型或特性可以任何适当的方式组合在一个或多个实施方案中。
本文所使用的术语“在...之上”、“在...上方”、“至”、“在...之间”、“跨越”和“在...上”可指一层相对于其他层的相对位置。一层相对于另一层来说为“在...之上”、“在...上方”、“跨越”或“在...上”或者粘结“至”另一层或者与另一层“接触”可为直接与其他层接触或可具有一个或多个居间层。一层在多层“之间”可为直接与该多层接触或可具有一个或多个居间层。
在一个方面,实施方案描述了可以是微型LED的LED,其包括特定结构构型以减轻LED侧壁处的非辐射复合。已观察到,发射型LED的侧壁可代表所注入载流子的非辐射复合宿。这可以是由于侧壁的特征在于不满意的粘结、化学污染和结构损伤(尤其是如果干蚀刻的话)。所注入载流子在与这些缺陷相关联的状态下非辐射地复合。因此,LED的周边可能是光学死区,并且LED的总体效率降低。这个非辐射复合也可以是由于表面处的能带弯曲导致电子和空穴在非辐射地组合之前可被限制的状态的密度。侧壁表面效应发生的特征距离与载流子扩散长度有关,载流子扩散长度根据实施方案在一些应用中通常可以是1-10μm。因此,在LED侧向尺寸接近载流子扩散长度的微型LED中,效率劣化尤其严重。
这样的非辐射复合可能明显影响LED设备效率,特别是当LED在其特征内部量子效率(IQE)曲线的衰减前区域中以低电流密度驱动的时候,在那里,电流不能使缺陷饱和。根据实施方案,描述了侧壁钝化技术、电流限制结构、及其组合,使得可降低有源层的外表面或侧表面附近非辐射复合的量,并且可提高LED设备的效率。
在一些实施方案中,本文所用的术语“微型”LED可以是指LED的描述性尺寸,例如长度或宽度。在一些实施方案中,“微型”LED的尺度可以是1μm至大约300μm,或者在一些应用中是100μm或更小。更具体地,在一些实施方案中,“微型”LED的尺度可以是1μm至20μm,诸如10μm或5μm,其中LED侧向尺寸接近载流子扩散长度。然而,应当理解,实施方案未必受此限制,并且实施方案的某些方面可以适用于更大的、以及可能更小的尺度。
在实施方案中,至少包括有源层的LED的侧壁表面被钝化以便恢复LED的辐射效率。对于包括各种再生长和扩散技术的侧壁钝化公开了多种不同的结构构型。此类侧壁钝化可以具有若干效应,具体取决于具体的钝化技术。一种效应可以是保持晶格结构并最小化LED侧壁和/或有源层边缘处的缺陷,由此减弱LED侧壁和/或有源层边缘处非辐射组合的效应。另一效应可以是将LED侧壁和/或有源层边缘移动到p-n二极管层的内部,使得电流注入路径以p-n二极管层内部地限制远离可能存在缺陷的p-n二极管层侧壁。
在实施方案中,原位蚀刻被执行以形成与有源层相邻的LED侧壁。例如,这是在MOCVD外延生长反应器中执行。这样,纯化学蚀刻与干蚀刻技术诸如ICP/RIE相比引入最小的结构损伤。原位蚀刻然后后面紧跟有在新生成的表面上侧壁钝化层的原位外延再生长。由于没有空气暴露,因此消除了侧壁的氧化。由于钝化层在LED侧壁上外延生长,因此(再生长之前)自由表面处的任何悬空键被满足。因此,晶格结构被保持,并且缺陷在LED侧壁处被最小化。这样,可减弱LED侧壁处的表面复合。
在一些实施方案中,扩散技术导致将LED侧壁和/或有源层的侧向边缘(例如包括一个或更多个量子阱)移动到p-n二极管层的内部。因此,通过在p-n二极管层内并且侧向地围绕内部限制的有源层形成钝化层,对于从有源层的侧向载流子扩散形成屏障。此类屏障可阻止从有源层边缘向可能存在缺陷的相邻p-n二极管层侧壁的侧向载流子扩散。因此,钝化层在一些实施方案可以比上文提到的1-10μm的载流子扩散长度窄。
描述了多种其它结构构型用于钝化LED侧壁以及减少表面复合。在实施方案中,侧壁钝化层的外延生长异位地执行。例如,这可以在汽相蚀刻基于GaN的LED的LED侧壁之后执行。
在实施方案中,侧壁钝化是通过扩散到暴露的p-n二极管层侧壁中以将有源层的边缘移位到p-n二极管层的内部中来实现。
在实施方案中,有源层是通过扩散而形成在LED的内部内。这样,电流注入路径被内部地引导穿过LED并远离侧壁。
在实施方案中,LED台面被选择性地生长,然后原位生长侧壁钝化层,以覆盖有源层边缘。
在实施方案中,LED有源层和包覆层在图案化基板上生长,使得层内的n掺杂和p掺杂取决于表面的取向。例如,在实施方案中,p掺杂物和n掺杂物同时流入到腔室中,在那里它们优先沉积在不同的暴露平面上。
在实施方案中,有源层被选择性地蚀刻以在n掺杂包覆层(或电流扩展层)和p掺杂包覆层(或电流扩展层)之间产生凹口。这个凹口然后通过质量输送而被填充,从而导致有源层的边缘被限制到p-n二极管层的内部。
在实施方案中,p-n二极管层侧壁处的带隙能量通过表面转化而被提高。例如,p-n二极管层侧壁可在高温被暴露于汽相化学作用,其中V族物种蒸发(例如As)并且被V族汽相物种(例如P)替代。这样,侧壁表面处较高的带隙能量有效地将有源层限制到p-n二极管层的内部。
在实施方案中,控制沉积条件和层应变,以便利用有源层中沉积组分的混溶间隙,并且形成非同质组合物,其中某些物种离析并形成团块。这样,实现了量子点效应,其中减小了整个有源层上的侧向扩展,并且减小了所得的在表面处的侧壁复合。
在实施方案中,纳米柱是通过选择性生长或图案化而形成。纳米柱的形成可有助于量子点效应,该量子点效应利用点或柱处的载流子局部化,这可减小整个有源层上的侧向扩展。纳米柱的形成还可增大有源层内的表面面积,由此减小LED侧壁处有源层的相对表面面积。
在实施方案中,利用选择性扩散来产生空位,从而导致p-n二极管层侧壁处的互扩散。这样,在将有源层有效地限制到p-n二极管层的内部的侧壁表面处产生较高的带隙能量。
在实施方案中,利用原子层沉积(ALD)来形成围绕p-n二极管层侧壁的侧壁钝化层(例如Al2O3)。
根据一些实施方案,以上结构构型中任意者可与电流扩展层柱结构组合。例如,p-n构型中的p掺杂或n掺杂层中任一者可被认为是电流扩展层。在实施方案中,电流扩展层中任一者被图案化,使得其比包括p-n二极管的有源层窄。在所示示例性实施方案中的一些中,底部电流扩展层(例如p掺杂层)被图案化以形成宽度减小的柱结构。这样,当电势被施加在LED上时,有源层内的电流注入区域中通过底部电流扩展层柱和顶部电流扩展层的面积关系来进行修改。在操作中,电流注入区域随着底部电流扩展层柱构型减小而减小。这样,电流注入区域可以被内部地限制在有源层内远离有源层的外表面或侧表面。
此外,在采用电流扩展层柱结构时,可能设计LED,其中p-n二极管层的顶表面的顶表面面积大于有源层内电流限制区域的表面面积。这使得能够制造更大的LED设备,这可能有利于利用静电转移头部组件来转移LED设备,这也提供其中受限的电流注入区域导致LED设备的电流密度增大和效率提高的结构,尤其是当在LED设备IQE曲线的衰减前区域以下或附近的注入电流和注入电流密度操作时。
在以下的描述中,对于形成LED阵列描述了示例性处理序列,LED可以是微型LED。现在参见图1A,提供了根据实施方案的包括形成在生长基板上的p-n二极管层115的体LED基板100的横截面侧视图图示。例如,图1A中所示的p-n二极管层115可被设计用于发射初级红光(例如,620-750nm波长)、初级绿光(例如,495-570nm波长)、或初级蓝光(例如,450-495nm波长),但实施方案并不限于这些示例性发射光谱。p-n二极管层115可由多个具有对应于光谱中特定区域的带隙的化合物半导体形成。例如,p-n二极管层115可包括基于II-VI材料(例如ZnSe)或III-V材料(包括III-V氮化物材料(例如,GaN、AlN、InN、InGaN及其合金)、III-V磷化物材料(例如,GaP、AlGaInP及其合金)、和III-V砷化物合金(AlGaAs))的一个或多个层。生长基板100可以包括任何合适基板,诸如但不限于硅、SiC、GaAs、GaN和蓝宝石。
p-n二极管层115可包括多种构型,具体取决于应用。一般来讲,p-n二极管层115包括第一掺杂物类型(例如n掺杂)的电流扩展层104、相反掺杂物类型(例如p掺杂)的电流扩展层112、以及电流扩展层104、112之间的有源层108。例如,有源层108可以是单量子阱(SQW)或多量子阱(SQW)层。在实施方案中,数量减少的量子阱可提供更多对侧向电流扩展的抵抗、更高的载流子密度,并且有助于将电流内部地限制在所完成的LED内。在实施方案中,有源层108包括SQW。在实施方案中,有源层108是具有少于10个量子阱层的MWQ结构。在实施方案中,有源层108是具有1-3个量子阱的MWQ结构。附加层可任选地被包括在p-n二极管层115中。例如,包覆层106、110可形成在有源层108的相对侧上以将电流限制在有源层108内,并且可以具有比有源层108更大的带隙。包覆层106、110可掺杂有以匹配相邻电流扩展层104、112的掺杂。在实施方案中,包覆层106掺杂有n型掺杂物,并且包覆层110掺杂有p型掺杂物,或者反之亦然。根据实施方案,电流扩展层可以在功能上与包覆层类似。
以举例的方式,在实施方案中,p-n二极管层115被设计用于发射红光,并且材料是基于磷的。以下用于红光发射的材料的列表旨在是示例性的而不是限制性的。例如,形成p-n二极管层115的层可包括AlInP、AlInGaP、AlGaAs、GaP、和GaAs。在实施方案中,电流扩展层104包括n-AlInP或n-AlGaInP,包覆层106包括n-AlInGaP,包覆层110包括p-AlGaInP,并且电流扩展层112包括p-GaP或p-AlInP。量子阱108可以由多种材料形成,诸如但不限于AlGaInP、AlGaAs、和InGaP。在此类实施方案中,合适的生长基板102可包括但不限于硅、SiC和GaAs。
以举例的方式,在实施方案中,p-n二极管层115被设计用于发射蓝光或绿光,并且材料是基于氮化物的。以下用于蓝光或绿光发射的材料的列表旨在是示例性的而不是限制性的。例如,形成p-n二极管层115的层可包括GaN、AlGaN、InGaN。在实施方案中,电流扩展层104包括n-GaN,包覆层106任选地不存在,包覆层110包括p-AlGaN,并且电流扩展层112包括p-GaN。量子阱108可由多种材料形成,诸如但不限于InGaN。在此类实施方案中,合适的生长基板102可包括但不限于硅和蓝宝石。在实施方案中,由于内部压电和自发极化场,包覆层106对于基于氮化物的LED可能不是必需的。
图1B至图1F是用于制造LED阵列的单面工艺序列的横截面侧视图图示。如图1B所示,在p-n二极管层115上形成导电触点116的阵列,并且蚀刻p-n二极管层115以在台面结构120之间形成沟槽118。导电触点116可包括多层堆叠。示例性的层可包括电极层、镜面层、粘合/阻挡层、扩散屏障、和用于将已完成的LED粘结到接收基板的粘结层。在实施方案中,导电触点116形成在p掺杂的电流扩展层112上,并且在功能上是p触点。可利用合适的技术诸如干蚀刻或湿蚀刻来执行蚀刻。在图1B所示的实施方案中,沟槽不被形成完全穿过n掺杂的电流扩展层104。另选地,沟槽被形成完全穿过n掺杂的电流扩展层104。在一些实施方案中,柱是部分地穿过p掺杂的电流扩散层112(参见图3)。例如,图3中形成的结构可以利用单面工艺或双面工艺来形成,在双面工艺中,柱是利用单面工艺形成,并且台面结构是利用双面工艺在转移到接收基板之后被蚀刻。
在形成台面结构120之后,牺牲释放层122可形成在图案化p-n二极管层115上,然后被图案化以在导电触点116上方形成开口124。牺牲释放层122可由氧化物(例如SiO2)或氮化物(例如SiNx)形成,但是可以使用相对于其他层能被选择性地移除的其他材料。开口124的高度、宽度和长度将对应于要形成的稳定桩的高度、长度和宽度,并且结果将对应于为了拾取被保持稳定以用于稳定桩阵列上的拾取的LED(例如微型LED)的阵列而必须克服的粘合强度。
现在参见图1D,生长基板102上的图案化结构以粘合剂粘结材料被粘结到承载基板140以形成稳定层130。在实施方案中,粘合剂粘结材料是热固性材料,诸如苯并环丁烯(BCB)或环氧树脂。稳定材料的填充开口124的部分对应于稳定层的稳定桩132,并且稳定材料的填充沟槽118的部分变成稳定层的稳定腔体侧壁134。
在粘结到承载基板140之后,可利用合适的技术诸如激光剥离、蚀刻或磨削来移除生长基板以暴露p-n二极管层115。然后可利用蚀刻或磨削来移除连接分开的台面结构120的n掺杂电流扩展层104的任何剩余部分以形成侧向分开的p-n二极管层115。然后可在每个侧向分开的p-n二极管层上方形成顶部导电触点层142,从而得到LED 150。图1E和图1F表示可获得的另选结构,具体取决于在移除生长基板102、以及蚀刻或磨削回以暴露台面结构120之后移除的材料的量。
在上文所述的单面工艺中,p-n二极管层115被图案化以在被转移到承载基板140之前形成台面结构120。另选地,根据实施方案的LED可利用双面工艺来制造,其中p-n二极管层115从生长基板转移到承载基板140,然后图案化p-n二极管层以形成台面结构120。可使用多种处理技术来获得类似的最终结构,包括侧壁钝化技术、电流限制技术及其组合。因此,虽然以下描述中的LED结构都是利用单面处理序列来进行描述,但这是示例性的并且并非意图是限制性的。
图2至图3是可以利用与参照图1B至图1F所述之一类似的单面工艺形成的LED的示例性横截面侧视图图示。图2是包括沿p-n二极管层的侧壁153的有源层108边缘151的LED的横截面侧视图图示。图3是具有宽度与有源层108相比减小的底部电流扩展层112柱结构的LED的横截面侧视图图示。在图3所示的具体结构中,电流扩展层柱112可以用于内部地限制电流注入路径远离沿p-n二极管层的侧壁153的有源层108边缘151。在图2和图3每一者中,有源层108的边缘151可能由于蚀刻p-n二极管层115台面结构120的侧壁153而被损坏。因此,有源层的边缘可能是非辐射复合的位点。根据本文所述的实施方案,描述了各种结构构型用于减弱有源层的边缘处的非辐射复合。例如,这各种结构可包括侧壁钝化技术、电流限制技术、以及它们的组合。
现在参见图4A至图4E,为根据实施方案的形成具有原位再生长p-n结侧壁钝化层的LED的方法提供横截面侧视图图示。图4A至图4E中所示的具体处理序列可以一般性地用于任何发射颜色光的LED,包括红色、蓝色、和绿色,并且可以包括上文参照图1A所述的p-n二极管层115构型中任意者。此外,图4A至图4E中所示的处理序列可以包括原位蚀刻和再生长。如图所示,掩模117形成在p-n二极管层115上方以将沟槽118至少部分地蚀刻到经掺杂的电流扩展层104中。掩模117可由能经受与蚀刻和再生长工艺相关联的高温和侵蚀性蚀刻化学作用的电介质材料诸如SiO2形成。在实施方案中,蚀刻工艺是在金属有机化学气相沉积(MOCVD)腔室中执行的纯化学蚀刻。在实施方案中,沟槽118是由第一部分干蚀刻形成,然后晶片被转移到MOCVD腔室以完成沟槽118的蚀刻。这样,最终的经蚀刻表面通过在MOCVD腔室中的蚀刻而被调节,并且在干蚀刻操作期间产生的物理损伤通过在MOCVD腔室中的化学蚀刻而被移除。可使用的示例性干蚀刻技术包括反应性离子蚀刻(RIE)、电子回旋共振(ECR)、电感耦合等离子体反应性离子蚀刻(ICP-RIE)、以及化学辅助离子束蚀刻(CAIBE)。干蚀刻化学组成可以是基于卤素的,包含物种诸如Cl2、BCl3、或SiCl4。MOCVD腔室内的蚀刻温度也可在高温,诸如400℃至700℃。具体的蚀刻化学组成可包括腐蚀性蚀刻剂和V族分解抑制剂的组合以稳定V族元件,并且抑制否则可能在蚀刻高温发生的分解。
在实施方案中,LED被设计用于红光发射,并且p-n二极管层115是基于磷的。在此类实施方案中,蚀刻化学组成包括腐蚀性蚀刻剂诸如HCl或Cl2、以及V族分解抑制剂诸如PH3。在实施方案中,LED被设计用于绿光或蓝光发射,并且p-n二极管层115是基于氮化物的。在此类实施方案中,蚀刻化学组成包括腐蚀性蚀刻剂诸如HCl、Cl2、或H2(或其组合)、以及V族分解抑制剂诸如NH3。
在形成沟槽118之后,钝化层402在沟槽118中外延地再生长。钝化层402的再生长是在蚀刻沟槽118之后立即在不暴露于空气或从MOCVD腔室移除的情况下在MOCVD腔室中原位执行。由于钝化层402在原始表面上外延再生长,所以它充当对p-n二极管、具体地讲是对有源层108的表面钝化剂。根据实施方案,钝化层402具有比p-n二极管层115内各个层更高的带隙。钝化层402也可以是p型的。对于基于磷的红光发射LED,钝化层402可p型掺杂有Mg或Zn掺杂物。例如,钝化层可以是AlInGaP:Mg,Zn。对于基于氮化物的绿光或蓝光发射LED,钝化层402可p型掺杂有Mg。例如,钝化层可以是AlGaN:Mg。对于基于氮化物的绿光或蓝光发射LED,可以以C或Fe掺杂物使钝化层402绝缘。例如,钝化层可以是AlGaN:C,Fe。
然后可移除掩模117,然后在p-n二极管层115(例如p掺杂的电流扩展层112)的暴露部分上形成导电触点116,如图4C所示。然后蚀刻沟槽410穿过钝化层402和p-n二极管层115以形成台面结构420,如图4D所示。例如,现在可使用干蚀刻技术。另选地,沟槽410被湿蚀刻以减小对p-n二极管层115的侧壁的表面损伤,这些侧壁变成LED的p-n二极管层侧壁153。在另一实施方案中,使用后面跟有湿蚀刻的干蚀刻的组合。然后可将台面结构420转移至与上文参照图1B至图11F所讨论类似地形成的承载基板140和顶部导电触点142。
图4F是根据实施方案的具有原位再生长p-n结侧壁钝化层的LED的横截面侧视图图示。如图所示,钝化层402侧向围绕LED侧壁151(这也对应于有源层108的边缘)和p-n二极管层侧壁153。在此类实施方案中,由于原位蚀刻是纯化学的,所以没有引入任何结构损伤,且由于没有空气暴露,所以消除了化学污染。钝化层402被外延生长,由此在原始表面处满足所有粘结。这样,表面复合被最小化,并且LED的辐射效率得到恢复。仍然参照图4F,再生长的p-n结钝化层402可由高带隙材料形成,因此具有比发射p-n结Vo1更高的开启电压(Vo2),即Vo2>Vo1。因此,电流将优先流过发射光的预期区域。
图5A至图5H是根据实施方案的形成具有汽相蚀刻的侧壁和再生长的侧壁钝化层的LED的方法的横截面侧视图图示。在实施方案中,图5A至图5H中所示的处理序列涉及绿光或蓝光发射的基于氮化物的LED。如上所述,由于内部压电和自发极化场,AlGaN包覆层106可被略去。此外,包覆层110也可从图5A中所示的p-n二极管层中略去。如上所述,根据实施方案的微型LED可工作于比常规LED更低的电流。因此,在实施方案中,AlGaN包覆层106、110在量子阱108的任一侧上可以不是必需的。在实施方案中,p-n二极管层115包括p-GaN层112、InGaN有源层108和n-GaN层104。
如图5B中所示,在p-n二极管层115上方形成薄半导体掩模层513。在实施方案中,半导体掩模层513由AlGaN形成。现在参见图5C至图5D,沟槽118被蚀刻至少部分地穿过p-n二极管层115以形成台面结构520。初始RIE/ICP蚀刻可被用于蚀刻浅沟槽118穿过AlGaN半导体掩模层513。这后面可以跟着高温的H2+NH3汽相蚀刻以完成沟槽118的蚀刻。例如,H2+NH3汽相蚀刻与RIE/ICP蚀刻相比可导致最小的结构损伤,并且可以大约200nm/小时的平面速率被蚀刻,从而形成竖直m平面侧壁。由于AlGaN包覆层106、110不存在,所以它们不妨碍或阻挡H2+NH3汽相蚀刻。当沟槽被正确取向时,可获得竖直侧壁。
现在参见图5E至图5H,外延再生长的钝化层502可形成在图案化p-n二极管层和半导体掩模层513上方。例如,钝化层502可以是再生长的p-GaN。根据实施方案,钝化层502的外延再生长相对于沟槽118的汽相蚀刻是异位的。在示例性实施方案中,在p-n二极管层115内没有包含铝的层,因此,台面结构520的侧壁在汽相蚀刻之后不被氧化。因此,外延再生长的钝化层502可以将汽相蚀刻的侧壁的晶格结构与最小缺陷匹配。在具体实施方案中,钝化层502原位外延再生长,即,在MOCVD反应器中汽相蚀刻之后立即进行,从而没有空气暴露。沟槽518然后被蚀刻穿过外延再生长的钝化层502,并且结构被转移到承载基板140,如前文所述。图5I是根据实施方案的具有再生长的侧壁钝化层的LED的横截面侧视图图示。如图所示,LED 550包括围绕侧壁153并且在p-n二极管层115下面形成的钝化层502,并且底部导电触点116形成在p掺杂钝化层502上。如图所示,钝化层502不完全覆盖n掺杂电流扩展层104的侧壁,并且不到达p-n二极管层的顶部表面。这样,p-n结在502-104的界面处产生,其具有比在有源层108处更高的开启电压,并且电流优先流过发射光的预期区域。另外,在所示的实施方案中,钝化层502侧向围绕LED 550内的有源层108,使得有源层108的边缘151被钝化层502钝化。
图6A至图6E是根据实施方案的形成具有扩散的侧壁钝化层的LED的方法的横截面侧视图图示。在实施方案中,图6A至图6E涉及被设计用于发射红光的基于磷的LED。在实施方案中,p-n二极管层115包括上文参照图1A所讨论的组合物中的任意者。现在参见图6A,p-n二极管层115被图案化以形成沟槽118至少部分地穿过电流扩展层104。掩模605可被用于在沟槽118的蚀刻期间限定台面结构120。在形成沟槽118之后,执行扩散操作以将物种扩散到台面结构120的侧壁中并形成钝化层602。扩散还可发生在台面结构120之间p-n二极管层115的暴露表面上,并且任选地还可发生在台面结构120的顶部上(如果掩模605已被移除的话)。钝化层602的扩散和形成将先前暴露的p-n结(和有源层108)移位到LED的内部。因此,p-n结不与表面相交,并且由未损伤材料形成。在一个具体实施方案中,形成混杂的异质结构。具体地讲,在该实施方案中,AlInGaP异质结构在条件和基板取向下生长,以自发地生成有序合金晶体结构(CuPt型排序,其包括(111)晶面上的GaAlP-InP单层超晶格)。有序合金包覆层106(例如,n-AlInGaP)、量子阱层108(InGaP)和包覆层110(例如,p-AlGaInP)的特征在于低带隙能量。上述扩散工艺可随机化该合金,由此提高其带隙能量。具有较高带隙能量的随机化侧壁自然形成抑制侧壁复合的势垒。由此,随机化AlInGaP形成钝化层602。可采用多种方法来形成钝化层602,包括植入、汽相扩散、和涂覆源层然后加热(固态源扩散)。
在实施方案中,p掺杂物诸如Zn或Mg被植入和/或扩散,以将n型层(110,112)改变成钝化层602中的p型。另选地,可添加另一物种诸如Fe、Cr、Ni或另一掺杂物,以使钝化层602半绝缘。另选地,可以植入He或H,也称为质子轰击或质子植入。由质子轰击产生的损伤又提高经植入钝化层602的电阻率。植入能量可被控制,以不产生太多损伤而充当非辐射复合的显著来源。
在钝化层602形成之后,可与上文参照图1B至图1F所述类似地处理结构以形成LED650。图6F是根据实施方案的具有扩散的侧壁钝化层的LED的横截面侧视图图示。如图所示,LED 650包括形成在p-n二极管层115的侧壁153内的钝化层602。如图所示,钝化层602不完全覆盖n掺杂电流扩展层104的侧壁,并且不到达p-n二极管层的顶部表面。这样,p-n结在602-104的界面处产生,其中具有比在有源层108处更高的开启电压,并且电流优先流过发射光的预期区域。另外,在所示实施方案中,钝化层602侧向围绕LED 650内的有源层108,使得LED侧壁151(对应于有源层108的边缘)被内部地限制在已被转化成钝化层602的p-n二极管层侧壁153内。
图7A至图7E是根据实施方案的通过选择性扩散而形成LED内的p-n结的方法的横截面侧视图图示。在图7A中所示的具体实施方案中,外延层715与图1A中所示的p-n二极管层115略微不同在于层710、712是被n掺杂而不是被p掺杂(层110、112)。因此,起始外延层715包括n-/n异质结构,并且p-n结还未形成。在实施方案中,外延层715包括(n)-AlInP电流扩展层104、(n)-AlInGaP包覆层106、量子阱层108、(n-)-AlGaInP包覆层710、和(n-)AlInP电流扩展层712。根据图7A至图7E中所示的实施方案,p-n结是通过将p掺杂物诸如Mg或Zn扩散到电流扩展层712和包覆层710中来形成。扩散可以是来自固态源,或者蒸汽,如上文参照图6A至图6E所述。
参考图7B,p掺杂区域702被扩散到包覆层710和电流扩展层712中,如上所述,在p掺杂物侵入到有源层108中之前停止。在扩散之后,绝缘层711被形成在外延层715上方。绝缘层711可以由多种材料形成,包括SiO2和SiNx。现在参见图7C,在绝缘层711中形成开口,并且导电触点116形成在开口上方,然后沟槽118被蚀刻穿过绝缘层711和外延层715以形成台面结构720。图7D至图7E中所示的处理序列然后可类似于上文参照图1B至图1F所述以形成LED 750。
图7F是根据实施方案的具有选择性扩散的p-n结的LED的横截面侧视图图示。如图所示,LED 750包括延伸穿过(n-)掺杂电流扩展层712和(n-)掺杂包覆层710的内部限制p掺杂区域702。绝缘层711任选地可被形成以便覆盖p掺杂区域702和(n-)掺杂电流扩展层712之间的接合部,使得底部导电触点116不与(n-)掺杂电流扩展层712接触。在图7F中所示的实施方案中,进入有源层108的电流注入区域被p掺杂区域702内部地限制在LED内。
图8A至图8E是根据实施方案的形成具有扩散的横向结的LED的方法的横截面侧视图图示。在实施方案中,图8A中所示的外延层815与图7A中所示的外延层715相同,其中层810、812对应于层710、712。图8A至图8E中所示的处理序列基本上类似于图7A至图7E中所示,不同之处在于p掺杂区域812被形成穿过层812、810、108、106,并且部分地进入电流扩展层104。
图8F是根据实施方案的具有扩散的横向结的LED 850的横截面侧视图图示。如图所示,p-n结成为形成在有源层108内的侧向结。在图8F中所示的实施方案中,进入有源层108的电流注入区域被p掺杂区域802内部地限制在LED内。此外,p-n结是横向的,并且被内部地限制在LED 850内。
图9A至图9E是根据实施方案的以选择性区域生长和侧壁钝化层的原位生长来形成LED的方法的横截面侧视图图示。在实施方案中,图9A至图9E中所示的方法涉及被设计用于发射红光并且具有立方晶体结构的基于磷的LED。图9A至图9E中所示的方法可适用于其他类型的晶体结构,并且可得到更复杂的侧壁形状。参考图9A,在生长基板102上方形成图案化掩模层111。在实施方案中,图案化掩膜层111直接形成在最终将被移除的生长基板102上。在所示的具体实施方案中,图案化掩模层111形成在部分形成的电流扩展层104上。台面结构920然后可以选择性地生长在图案化掩模层111内预先限定的开口中。台面结构920可包括与上文参考图1A的p-n二极管层115所述类似的外延层用于红光发射。在实施方案中,选择性区域生长导致在近(100)表面上无生长(111)侧壁。在形成包括p-n二极管层的台面结构920之后,原位侧壁钝化层902生长(与台面结构的生长是原位的)。在实施方案中,钝化层包括AlInP,其可被p掺杂。在实施方案中,钝化层902在形成台面结构920之后立即在不从MOCVD反应器中移除的情况下原位生长。钝化层902通过降低生长温度以避免沉积物种的蒸发或迁移而适形生长。在形成侧壁钝化层902之后,形成导电触点116,并且可以与上文参照图1B至图1F所述类似地执行处理序列以形成LED950。
图9F是根据实施方案的具有原位生长的侧壁钝化层的选择性生长的LED的沿x方向(111)平面的横截面侧视图。图9G是根据实施方案的具有原位生长的侧壁钝化层的选择性生长的LED的沿y方向(111)平面的横截面侧视图。如图9F至图9G中所示,钝化层902可类似于上文参考图5I所述。如图所示,LED 950包括围绕侧壁153并且在p-n二极管层115下面形成的钝化层902,并且底部导电触点116形成在p掺杂钝化层902上。如图所示,钝化层902不完全覆盖n掺杂电流扩展层104的侧壁,并且不到达p-n二极管层的顶部表面。这样,p-n结在902-104的界面处产生,其中具有比在有源层108处更高的开启电压,并且电流优先流过发射光的预期区域。另外,在所示的实施方案中,钝化层902侧向围绕LED 950内的有源层108,使得有源层108的边缘151被钝化层902钝化。
图10A至图10D是根据实施方案的形成具有再生长的侧壁钝化层的LED的方法的横截面侧视图图示。在实施方案中,图10A至图10D中所示的方法涉及被设计用于发射红光并且具有立方晶体结构的基于磷的LED(例如,AlGaInP)。参见图10A,p-n二极管层115形成在生长基板102上,与上文参照图1A所述类似。p-n二极管层115然后被湿化学蚀刻以形成(111)侧壁。参见图10B,在湿化学蚀刻期间使用的掩模层1010可保留或在钝化层1002沿(111)侧壁外延生长之前移除。在实施方案中,钝化层1002包括GaN,其与p-n二极管层115相比可以是绝缘的。另选地,其可以是p型生长。由于侧壁具有(111)晶面取向,因此它们充当六方结构AlGaN的外延生长的适当种子表面。由此,改善再生长外延界面的质量以减少表面复合。在另一实施方案中,这个结构可以完全在原位工艺中形成,其中(111)侧壁台面结构是通过参照图9A至图9G所述的选择性生长来形成,然后立即通过绝缘或p型GaN的外延生长来原位钝化。参照图10C至图10D,移除掩模层1010,并且与上文参照图1B至图1F所述类似地处理结构以形成LED1050。
图10E是根据实施方案的具有再生长的侧壁钝化层的LED的沿x方向(111)平面的横截面侧视图。图10F是根据实施方案的具有再生长的侧壁钝化层的LED的沿y方向(111)平面的横截面侧视图。如图10E至图10F所示,围绕p-n二极管层侧壁153(也对应于LED侧壁151)形成钝化层1002。由于钝化层1002外延生长,因此粘结在LED侧壁151处被满足。这样,最小化表面复合。此外,由于LED 1050在p-n二极管层115中不包括包含Al的层,因此p-n二极管层115可被湿蚀刻,然后被转移到腔室以用于外延生长而没有在湿蚀刻之后所暴露层的氧化。
图10G至图10H类似于图10E至图10F,区别在于LED被图案化以包括宽的顶部电流扩展层104。这样,可以使顶部导电触点104更大,穿过钝化层1002直接接触的风险更小。
现在参照图11A至图11D,为根据实施方案的形成具有取决于取向的掺杂的LED p-n结的方法提供横截面侧视图图示。图11A是根据实施方案的形成在图案化基板上并且包括取决于取向的掺杂的p-n二极管层的特写横截面图。在实施方案中,图11A至图11D中所示的方法涉及被设计用于发射红光的基于磷的LED。如图11A所示,生长基板1002诸如(100)GaAs基板是利用蚀刻步骤1101形成。然后在图案化生长基板1002上外延生长p-n二极管层1115。在实施方案中,p-n二极管层包括n-AlInP电流扩展层104、n-AlInGaP:Se或Si包覆层106、InGaP有源层108、p-AlInGaP:Mg包覆层1110A、共掺杂AlGaInP:Mg+Se包覆层1110B、p-AlInGaP:Mg包覆层1110C、和p-GaP电流扩展层112。
特别地,形成包覆层1110A至1110C、特别是包覆层1110B的具体方法实施包覆层1110B内n、p掺杂的取向依赖性。特别地,n型包覆层1110B形成在(100)平表面上,并且净p型包覆层1110B沿倾斜区域形成。因此,Se在(100)取向结合在AlGaInP包覆层1110B内,而Mg优先沿错向倾斜结合在AlGaInP包覆层1110B内,从而得到p-n二极管层1115,其中p-n结位于倾斜侧壁上,而n-p-n-p结形成在(100)表面上。因此,电流注入路径优先(在图11A中以箭头示出)流过形成在倾斜侧壁上的p-n结。现在参见图11B至图11D,处理序列与上文参照图1B至图1F所述类似以形成LED 1150。
图11E至图11F是根据实施方案的具有取决于取向的掺杂的LED p-n结的横截面侧视图图示。如图11E至图11F所示,p-n结、和电流注入路径(在图11E至图11F中以箭头示出)内部地定位在LED 1150内远离沿p-n二极管层的侧壁153的有源层108边缘。在图11E中所示的实施方案中,生长基板102的一部分在所得的LED 1150内留下。在图11F中所示的实施方案中,p-n二极管层1115的厚度足以填充LED 1150的内部部分。例如,电流扩展层104可填充LED 1150的内部部分。
图12A至图12F是根据实施方案的以选择性蚀刻和质量输送形成LED的方法的横截面侧视图图示。参见图12A,p-n二极管层115形成在生长基板102上,与上文参照图1A所述类似。p-n二极管层115可被设计用于红光、绿光或蓝光发射。但是,具体处理序列可能取决于p-n二极管层115是基于磷还是基于氮化物。
现在参见图12B,沟槽118被形成穿过p-n二极管层115以形成台面结构120,如前文所述。在实施方案中,p-n二极管层115是基于磷的,并且InGaP有源层108的选择性蚀刻被执行以在有源层中生成凹口,如图12C所示。在实施方案中,p-n二极管层115是基于氮化物的,并且光激活(例如,365和450nm之间)光电化学蚀刻选择性地移除InGaN有源层108的一部分以产生凹口。现在参见图12D,高温下的质量输送导致相邻材料的质量输送,以形成包封凹口有源层108的新p-n结。预期质量输送可能可以在不首先形成凹口的情况下包封有源层108的边缘。在p-n二极管层115是基于磷的实施方案中,质量输送是由于在高温下暴露于PH3+H2而引起的。在此类实施方案中,相邻p-AlInGaP包覆层110和n-AlInGaP包覆层106包封InGaP有源层108。在p-n二极管层115是基于氮化物的实施方案中,质量输送是由于在高温下暴露于NH3+H2而引起的。在此类实施方案中,相邻p-GaN电流扩展层112和n-GaN电流扩展层104包封InGaN有源层108。参照图12E至图12F,然后可以与上文参照图1B至图1F所述类似地处理结构以形成LED 1250。
图12G至图12H是根据实施方案的包括凹口有源层的LED的横截面侧视图图示。如图12G所示,相邻p-AlInGaP包覆层110和n-AlInGaP包覆层106包封InGaP有源层108。如图12H所示,相邻p-GaN电流扩展层112和n-GaN电流扩展层104包封InGaN有源层108。在每个实施方案中,有源层108的边缘151被内部地限制在LED 1250内,在p-n二极管层侧壁153的内侧。
图13A至图13C是根据实施方案的以表面转化来钝化LED的侧壁的方法的横截面侧视图图示。图13A至图13B对于基于磷的p-n二极管结构基本上类似于图12A至图12B,在组成方面稍微不同。参见图13C,有源层108、并且任选地还有包覆层106、110在其合金中包括砷。在实施方案中,铝可被附加地包括在层106、108、110中以恢复带隙值。台面结构120在高温下暴露于PH3+H2蒸汽,这导致V族物种在其中蒸发的不协调升华。逸出的As物种被P取代,并且表面带隙能量被提高。因此,有源层108的边缘151变得内部地限制在LED 1250内,在p-n二极管层侧壁153的内侧。
图14A是根据实施方案的在有源层中具有量子点的LED的横截面侧视图图示。在实施方案中,图14A中所示的结构涉及被设计用于发射红光的基于磷的LED。在实施方案中,LED 1450包括量子点活性区1408,其中所注入的载流子被局部化在量子点处并且较不可能扩散到LED侧壁151。图14B是根据实施方案的具有量子点1409的LED有源层的示意性顶视图图示。在实施方案中,包覆层1410由p-AlInP形成,包覆层1406由n-AlInP形成,并且有源层108由(Al)GaInP形成。在这些层形成期间,沉积被控制,使得压缩应变导致In离析到富In区域中。沉积条件也可被控制以利用混溶间隙来形成富In区域。这样,具有较低带隙的富In量子点团块捕集载流子并抑制向LED侧壁151的侧向扩散。非均匀有源层108中量子点团块的检测可通过例如光致发光来检测。示例性的量子点团块1409取决于形成低带隙区域的透镜尺度,并且在实施方案中可以为大约10-20nm。
图15A至图15C是根据实施方案的形成在有源层中具有纳米柱的LED的方法的横截面侧视图图示。在实施方案中,图15A中所示的结构涉及被设计用于发射绿光或蓝光的基于氮化物的LED。在实施方案中,p-n二极管层1515包括n-GaN电流扩展层104、p-AlGaN包覆层110和p-GaN电流扩展层112。多个层可形成有源层。在实施方案中,多个有源层包括InGaN。在实施方案中,第一In1GaN有源层1508A包括多个纳米柱1509。纳米柱1509可以通过In1GaN有源层1508A中的压缩应变而自发形成。在实施方案中,纳米柱1509是通过选择性生长或图案化而形成。在形成第一In1GaN有源层1508A之后,第二In2GaN有源层1508B以比第一In1GaN有源层1508A中更高铟含量形成。因此,更大浓度的铟可位于量子点或纳米柱1509上。铟离析可附加地增大纳米柱1509的大小。在第二In2GaN有源层1508B形成之后,第三In3GaN有源层1508C在量子点或纳米柱1509上方生长并且掩埋量子点或纳米柱1509。在实施方案中,In3GaN有源层1508C中的铟含量小于In2GaN有源层1508B中的铟含量,并且可以与In1GaN有源层1508A相同。参照图15B至图15C,可以与上文参照图1B至图1F所述类似地处理结构以形成LED 1550。图15D是根据实施方案的在有源层中具有纳米柱的LED的横截面侧视图图示。图15E是根据实施方案的具有有源层中的纳米柱和顶部帽构型的LED的横截面侧视图图示。如图所示,底部p掺杂电流扩展层112在柱形成中形成。在所示的实施方案中,LED1550包括活性区1508内的量子点或纳米柱1509,其中所注入的载流子被局部化并且较不可能扩散到LED侧壁151,该LED侧壁也对应于p-n二极管层侧壁153。
图16A至图16D是根据实施方案的形成具有在p-n二极管层侧壁处异质结构混杂的LED的方法的横截面侧视图图示。在实施方案中,图16A中所示的结构涉及被设计用于发射红光的基于磷的LED,并且可包括与上文参照图1A所述类似的p-n二极管层115。仍然参见图16A,掩模1601形成在电流扩展层112上方。然后执行热操作以导致扩散或混杂,具体取决于注入掩模1601的材料。在实施方案中,注入掩模1601由硅形成。在此类实施方案中,硅从表面扩散以形成混杂区域1602。硅的扩散导致III族空位,这使III族原子(Al、Ga、In)能够在III族亚晶格上交换晶格位置以在层106(最初AlInGaP)、108(最初InGaP)、110(最初AlGaInP)上形成均质合金。仍参见图16B,在硅扩散之后,掩盖Zn供体层任选地形成在电流扩展层112上方,并且扩散到表面中以在表面上形成p掺杂层1603,尤其是在硅(n掺杂物)扩散的地方。
现在参见图16C至图16D,沟槽118被蚀刻穿过p-n二极管层115,并且结构与上文参照图1B至图11F所述类似地被图案化以形成LED 1650。图16E是根据实施方案的混杂LED异质结构的横截面侧视图图示。如图所示,混杂区域1602与有源层108相邻地形成,使得有源层108的边缘151被内部地限制在p-n二极管层侧壁153内。
在另一实施方案中,注入掩模1601由SiO2形成,其将III族空位注入到底层材料中。在此类实施方案中,Al、Ga、In扩散到SiO2中以形成混杂区域1602,Al、Ga、和In在那里混杂。在此类实施方案中,由于n掺杂物没有正被扩散到基板中,因此可能不是必需要形成p掺杂层1603。
在图16F中所示的另一实施方案中,注入掩模1601由SiO2形成,并且Si掺杂层1611在所述一个或多个有源层108附近形成。Si掺杂层1611可用于加速有源层108附近的混杂。
根据实施方案,然后可将LED阵列从承载基板转移到接收基板,诸如照明或显示基板。在实施方案中,转移可以通过选择性地移除牺牲释放层来实现,例如通过汽相HF蚀刻、然后利用包括静电转移头阵列的转移工具静电转移LED阵列。
图17A至图17F是根据实施方案的形成具有侧壁钝化层的LED的方法的横截面侧视图图示。参见图17A,示出了体LED基板100,类似于上文参照图1A先前所述。此外,导电氧化物层160诸如ITO可形成在p-n二极管层115上方。例如,导电氧化物层160可以与p-n二极管层115的电流扩展层(例如112)或包覆层(例如110)欧姆接触。然后可以对导电氧化物层160和p-n二极管层115图案化以形成沟槽118,如图17B所示。在形成沟槽118之后,可调节基板。例如,这可以包括酸浸以去除HCl或溴基混合物中的原生氧化物或残留污染。然后可任选地执行原位等离子处理,例如利用氩、氢或氮。
现在参见图17C,在台面结构120上方和之间形成侧壁钝化层170。在实施方案中,侧壁钝化层170是利用原子层沉积(ALD)来形成。例如,侧壁钝化层170可以是Al2O3,但可以使用其它材料。在实施方案中,侧壁钝化层170介于0至1,000nm厚之间,诸如1至100nm厚,并且可以具有适形下面基板形貌的均匀厚度,并且形成围绕台面结构120的轮廓。然后可对侧壁钝化层170图案化以在台面结构120上方形成开口170,该开口暴露图案化的导电氧化物层160。例如,这可以是利用氟基干蚀刻技术来实现。
底部导电触点116然后可形成在开口172内导电氧化物层160的暴露部分上,如17D所示。参见图17E,形成图案化牺牲氧化物层122,并且经图案化结构以粘合剂粘结材料被粘结到承载基板140以形成稳定层130。在粘结到承载基板140之后,可利用合适的技术诸如激光剥离、蚀刻或磨削来移除生长基板102以暴露p-n二极管层115。然后可利用蚀刻或磨削来移除连接分开的台面结构120的p-n二极管层115的任何剩余部分以形成侧向分开的p-n二极管层115。然后可在每个侧向分开的p-n二极管层上方形成顶部导电触点层142,从而得到LED 150,如图17F所示。如图所示,ALD侧壁钝化层170沿p-n二极管层115侧壁153(例如包括顶部电流扩展层104、有源层108、和底部电流扩展层112)、以及在导电氧化物层160下面跨越。
图18A至图18D是根据实施方案的形成具有在p-n二极管层侧壁处异质结构混杂的LED的方法的横截面侧视图图示。具体地,图18A至图18D示出了顶部向下扩散方法。如图18A所示,示出了体LED基板100,与上文参照图1A先前所述类似,其中示例性的量子阱107和量子阻挡层109被图示在有源层108内。虽然示出了单个量子阱层107,但这是示例性的,并且可使用多量子阱层结构。体LED基板100结构可适用于多种组成和所设计的发射光谱。例如,体LED基板100可包括II-VI材料、III-V氮化物材料、或III-磷化物材料,并且可被设计用于发射多个发射光谱。例如,体LED基板100可以以AlInGaP材料系统或ZnMgBeSSe材料系统制造。在特定实施方案中,体LED基板100是基于AlInGaP材料系统并且被设计用于红光发射。例如,体LED基板100可被设计用于600nm-750nm之间的峰值发射波长,诸如620nm。因此,虽然以下结构是参照AlInGaP材料系统进行描述,但示例性结构可用于基于不同材料系统的LED。
在实施方案中,体LED基板的形成开始于在生长基板102诸如GaAs生长基板上形成设备层115,例如具有250–1,000μm的厚度。生长基板102可以任选地被掺杂,例如掺杂有n型掺杂物,诸如硅(Si)或碲(Te)。然后可利用合适的技术诸如金属有机化学气相沉积(MOCVD)在生长基板102上生长设备层115的层104-112。n型电流扩展层104在生长基板102上方生长,例如生长到0.05-0.5μm的厚度。n型电流扩展层104可由材料诸如AlInP、AlGaInP、和AlGaAs形成。在实施方案中,n型电流扩展层104由AlInP形成,Si掺杂物浓度为1×1018cm-3。n侧(顶部)包覆层106然后在n型电流扩展层104上生长,例如生长到0.05-0.5μm的厚度。n侧包覆层106可由材料诸如AlInP、AlGaInP、和AlGaAs形成,并且可以被掺杂或者可以不被掺杂。在实施方案中,n侧包覆层106由AlInGaP形成,并且在生长期间被无意地掺杂。在实施方案中,n侧包覆层106不具有梯度组成(例如,铝含量是均匀的)。活性区域108然后在n侧包覆层106上生长。活性区域108可以包括一个或多个量子阱(QW)层107和量子阻挡层109,其可以由与周围的包覆层106、110相同的合金系统(例如AlInGaP系统)形成。p侧(底部)包覆层110然后任选地在有源层108上生长,例如生长到0.05-0.5μm的厚度,或者更具体地大约100nm。p侧包覆层110可由材料诸如AlInP、AlGaInP、和AlGaAs形成,并且可以被掺杂或者可以不被掺杂。在实施方案中,p侧包覆层110由AlInGaP形成,并且在生长期间被无意地掺杂。然后可在p侧包覆层110上形成p型(底部)电流扩展层112。p型电流扩展层112可由材料诸如AlInP、AlGaInP、和AlGaAs形成。在实施方案中,p型电流扩展层112由AlInP形成,Mg掺杂物浓度为5×1017cm-3–1.5×1018cm-3。在实施方案中,p型电流扩展层112可具有基本上均匀的p掺杂物浓度,由于与周围层的扩散,浓度梯度较小。在实施方案中,p掺杂物浓度不均匀。
根据实施方案,包覆层106、110可以由相对于有源层108中所述一个或多个量子阱层107具有较大导带偏移的材料形成。在这个方面,向量子阱的最大导带偏移将电子限制到量子阱。根据实施方案,经掺杂的电流扩展层104、112可被选择以具有高的带隙,以便限制所注入的载流子。例如,经掺杂的电流扩展层104、112可以具有比相邻包覆层更高的带隙能量。在实施方案中,包覆层106、110是(AlxGa1-x)0.5In0.5P合金,其中0.2≤x≤0.8,诸如0.5≤x≤0.8。在实施方案中,经掺杂的电流扩展层104、112是(AlxGa1-x)0.5In0.5P合金,其中0.6≤x≤1.0。
然后在体LED基板中形成掺杂物阱1801,如图18B所示。在图18B所示的实施方案中,掺杂物阱延伸穿过有源层108内的所述一个或多个量子阱107和量子阻挡层109。掺杂物阱1801可利用诸如植入、固态源扩散、或汽相扩散这类的技术形成。在实施方案中,掺杂物阱1801为p型,并且包括掺杂物诸如Zn或Mg、或者更具体地讲Zn的掺杂物分布。在实施方案中,电流扩展层112、并且任选地还有包覆层110在p-n二极管层115生长期间p型掺杂有p掺杂物诸如Zn或Mg,或者更具体地讲,Mg。原位掺杂有Mg由于相应的低活化能以及生成自由空穴的能力而可以被选择,而Zn由于扩散能力更高而可以被选择用于形成掺杂物阱1801。
根据实施方案,台面沟槽118的阵列然后可形成在设备层中,以形成台面结构1820的阵列。如图所示,台面沟槽118可形成穿过掺杂物阱1801,从而得到沿台面结构1820的侧壁153的掺杂限制区域。在形成台面沟槽118之后,可以与上文所述类似地处理经图案化的体LED基板以形成保持稳定以用于拾取和转移到接收基板的LED 1850的阵列。
图18E至图18F是根据实施方案的混杂LED异质结构的横截面侧视图图示。如图所示,混杂区域1802与有源层108相邻地形成,使得有源层108的边缘151被内部地限制在p-n二极管层侧壁153内。特别地,混杂区域1802形成在形成原始有源层108的原始量子阱层107和量子阻挡层109内,其中掺杂物阱1801的扩散分布重叠有源层108。根据实施方案,混杂区域1802的特征可以在于由于量子阱层107和量子阻挡层109之间的扩散而比原始量子阱层107更大的带隙、以及所得到的合金混杂。参见图18F,混杂可导致多个量子阱层107和量子阻挡层109的转化,以形成具有比原始量子阱层107更大的带隙的单数混杂区域1802。更具体地讲,掺杂物阱1801的掺杂物(例如Zn)可有利于从原始量子阻挡层109扩散到量子阱层107中以形成混杂区域1802、和/或In从量子阱层107扩散到量子阻挡层109中以形成混杂区域1802。因此,掺杂物阱1801的掺杂物可有利于混杂区域1802内的合金混杂,这可相对于限制在混杂区域1802内部的LED内侧的量子阱层107提高混杂区域1802的带隙。如下文进一步详细所述,扩散和合金混杂可以通过控制层厚度、组分差异、以及应变而进一步促进。
在一些实施方案中,LED 1850是微型LED,侧壁153之间的最大宽度为1-300μm、1-100μm、或更具体地讲1-20μm,诸如10μm或5μm,其中微型LED侧向尺寸可接近载流子扩散长度。在一些实施方案中,有源层108的边缘151被内部地限制在p-n二极管层侧壁153内至少200nm。因此,混杂区域1802可以为至少200nm宽。
图19A至图19D是根据实施方案的形成具有在p-n二极管层侧壁处异质结构混杂的LED的方法的横截面侧视图图示。具体地,图19A至图19D示出了与图6A至图6F类似的侧壁扩散方法。如图19A所示,示出了体LED基板100,与上文参照图1A和图18A先前所述类似,其中示例性的量子阱层107和量子阻挡层109被图示在有源层108内。
参见图19B,根据实施方案,台面沟槽118的阵列形成在设备层中,以形成台面结构1920的阵列。在实施方案中,沟槽118可形成穿过限制层106,并且部分地或完全地穿过电流扩展层104。可利用合适的湿蚀刻或干蚀刻技术或它们的组合来执行蚀刻,诸如干蚀刻、然后跟着最终湿蚀刻以移除由干蚀刻导致的物理侧壁损伤。可使用掩模层1910来图案化台面结构1920。
现在参见图19C,掺杂物被植入或扩散到台面结构1950的阵列的暴露表面以及侧向地在相邻台面结构之间的设备层115中。掺杂区域1901可以是n型或p型。在实施方案中,掺杂区域1901是p型,诸如Mg或Zn。在实施方案中,p型掺杂物是产生高掺杂浓度和相对低移动性的元素,诸如Mg。在形成掺杂区域1901之后,可以与上文所述类似地处理经图案化的体LED基板以形成保持稳定以用于拾取和转移到接收基板的LED 1950的阵列。
图19E至图19F是根据实施方案的混杂LED异质结构的横截面侧视图图示。如图所示,混杂区域1902与有源层108相邻地形成,使得有源层108的边缘151被内部地限制在p-n二极管层侧壁153内。特别地,混杂区域1902形成在形成原始有源层108的原始量子阱层107和量子阻挡层109内,其中掺杂区域1901的扩散分布重叠有源层108。根据实施方案,混杂区域1902的特征可以在于由于量子阱层107和量子阻挡层109之间的扩散而比原始量子阱层107更大的带隙、以及所得到的合金混杂。参见图19F,混杂可导致多个量子阱层107和量子阻挡层109的转化,以形成具有比原始量子阱层107更大的带隙的单数混杂区域1902。更具体地讲,掺杂区域1901的掺杂物(例如Mg)可促进从原始量子阻挡层109扩散到量子阱层107中以形成混杂区域1902、和/或In从量子阱层107扩散到量子阻挡层109中以形成混杂区域1902。因此,掺杂区域1901的掺杂物可促进混杂区域1902内的合金混杂,这可相对于混杂区域1902内部限制在LED内侧的量子阱层107提高混杂区域1902的带隙。如下文进一步详细所述,扩散和合金混杂可以通过控制层厚度、组分差异、以及应变而进一步促进。
在一些实施方案中,LED 1950是微型LED,侧壁153之间的最大宽度为1-300μm、1-100μm、或更具体地讲1-20μm,诸如10μm或5μm,其中微型LED侧向尺寸可接近载流子扩散长度。在一些实施方案中,有源层108的边缘151被内部地限制在p-n二极管层侧壁153内至少200nm。因此,混杂区域1902可以为至少200nm宽。
在实施方案中,LED(例如,LED 1850、1950等)可包括p-n二极管层,该p-n二极管层包括掺杂有第一掺杂物类型(例如,n型)的顶部掺杂层(例如104或106)、掺杂有与第一类型相反的第二掺杂物类型(例如p型)的底部掺杂层(例如,1120或110),但是掺杂类型可以调换。有源层108在顶部掺杂层和底部掺杂层之间,并且p-n二极管层侧壁153跨顶部掺杂层、有源层108和底部掺杂层。混杂区域(例如,1802、1902等)可围绕p-n二极管层侧壁内的有源层108。类似的混杂区域可附加地在参考图6A至图6F和图16A至图16F所述和所示的处理序列中产生。
有源层108可包括多个量子阱层107和多个量子阻挡层109。混杂区域(例如,1802、1902等)可具有比所述多个量子阱层107中的每一个高的带隙。例如,这可归因于混杂区域(例如,1802、1902等)具有比所述多个量子阱层107中的每一个高的Al浓度、和/或混杂区域(例如,1802、1902等)具有比所述多个量子阱层107中的每一个低的In浓度。因此,在实施方案中,原始生长的量子阱层107在混杂之后成为内部量子阱层107和周围混杂区域的部分(例如,1802、1902等),并且在系统中的总Al含量被保持时,混杂区域(对应于原始生长的量子阱层的转化部分)包括比其余内部量子阱层107更多的Al。在实施方案中,底部掺杂层原位掺杂有第二掺杂物类型(例如p型)的掺杂物(例如Mg)。LED还可以包括沿顶部掺杂层、有源层108和底部掺杂层跨越p-n二极管层侧壁153的第二掺杂物类型的第二掺杂物(例如Zn或Mg)的分布。在实施方案中,Zn掺杂分布是顶部向下扩散方法的结果,而Mg掺杂分布是侧壁扩散方法的结果,但实施方案并不因此受到限制。
根据实施方案,可通过有源层108设计,例如通过控制形成层的层厚度、组分和应变来促进混杂区域诸如混杂区域1802和1902内的混杂。在下面的描述中,描述了可促进混杂的各种实施方案。在被设计用于大约620nm发射的结构中,相对于包括8nm厚(Al0.1Ga0.9)0.5In0.5P量子阱层107和10nm厚(Al0.7Ga0.3)0.5In0.5P量子阻挡层109的基线有源层结构描述每个实施方案。例如,0.7的Al浓度可以表示为量子阻挡层109实现最大导-价带偏移的值。然而,应当理解,以下实施方案也可适用于被设计用于不同波长发射的改变结构。
在一个实施方案中,减小所述一个或多个量子阱层107的厚度以便促进混杂。越薄的量子阱层107对于给定的混杂距离可经历越大的能量移动。越薄的量子阱层107还可允许掺杂物阱1801、掺杂区1901中越低的掺杂剂浓度。在实施方案中,量子阱层107比量子阻挡层109中的每一个更薄。在实施方案中,量子阱层107各自具有介于2-8nm之间的厚度,或者更具体地讲介于2-5nm之间的厚度,诸如4nm的厚度。
在实施方案中,有源层108的组成层的组分被选择以促进混杂。组成选择还可与量子阱层107厚度减小组合。在实施方案中,量子阻挡层109和有源层107的材料系统是(AlxGa(1-x))yIn(1-y)P。在实施方案中,增大量子阻挡层109和有源层107之间的Al含量差异可以促进Al扩散、和混杂。例如,量子阻挡层109和有源层107之间的Δx可以大于0.6,或大于0.8。
下面的示例是参照基线(Al0.1Ga0.9)0.5In0.5P量子阱层107、和基线(Al0.7Ga0.3)0.5In0.5P量子阻挡层109给出的。更一般性地,量子阻挡层109可以具有(AlxGa1-x)In0.5P的组成,x=0.5-0.8,或更具体地说,在基线量子阻挡层109中x=0.7。在实施方案中,量子阻挡层109中的Al浓度被增大。例如,量子阻挡层109可以是(AlxGa1-x)In0.5P,x=0.6-1,或更具体地,x=0.8-1或者x=1。同样,可以减小量子阱层107中的Al浓度。在实施方式中,量子阱层107具有InGaP或InGaAsP的组成,并且因此不包括Al(例如x=0)。另选地,Sb可以完全地或部分地取代P。在此类实施方式中,减小或移除Al就增大Ga浓度,而添加As就降低P浓度,这两者的效应是减小带隙。
在实施方案中,量子阱层107被压缩应变。例如,可在量子阱层107和相邻的量子阻挡层109之间产生0-2%之间的晶格失配。根据实施方案,应变可至少部分地由组成来控制。例如,增大In浓度可增大量子阱层107的晶格参数。在实施方案中,量子阻挡层109具有厚(Al0.7Ga0.3)0.5In0.5P的基线组成,并且例如可以是8nm厚。在此类实施方案中,基线量子阱层107中的铟浓度可被增大到(Al0.2Ga0.8)0.4In0.6P,这导致增大的晶格尺寸,并且量子阻挡层109将量子阱层107置于压缩下。在此类实施方案中,In扩散可在混杂区域1802和1902中起作用,其中有源层107的In扩散到量子阻挡层109中,这具有提高混杂区域1802和1902中带隙的效应。这还可具有允许量子阱层107和量子阻挡层109之间较低Al浓度差的效应。
在实施方案中,量子阱层107和量子阻挡层109可以应变平衡。例如,量子阱层107可处于压缩应变,而量子阻挡层109处于拉伸应变。在实施方案中,有源层108的净厚度是应变平衡的。在实施方案中,与基线组成相比,应变平衡的有源层108可包括更大的Al浓度差和In浓度差。例如,In浓度差可大于0.1,诸如0.2。在实施方案中,应变平衡的有源层108包括(Al0.2Ga0.8)0.4In0.6P有源层107和(Al0.7Ga0.3)0.6In0.4P量子阻挡层109。因此,有源层107中增大的In浓度可增大晶格尺寸,而量子阻挡层109中减小的In浓度可减小晶格尺寸。较大晶格有源层107可以将量子阻挡层109置于拉伸,较小晶格尺寸量子阻挡层109可将有源层107置于压缩应变。
在实施方案中,活性区域被设计为减小朝向p-n二极管层的侧壁153的载流子移动性。图20是根据实施方案的未应变、压缩应变、和拉伸应变GaInP量子阱层材料的面内带结构。如图所示,对于未应变的Ga0.5In0.5P、压缩应变的富铟Ga0.4In0.6P、和拉伸应变的缺铟Ga0.6In0.4P的电子(e)、轻空穴(lh)和重空穴(hh),针对力矩(k)绘制能量(E)。在双轴压缩(Ga0.4In0.6P)的情形中,重空穴价带是基态,并且在区域中心(k=0)附近变形。在双轴拉伸的情况下,轻空穴(lh)价带为基态,并且相对平坦,这对应于高的有效质量。据信,在拉伸应变量子阱的情况下空穴的高有效质量转化为低空穴移动性,并且相应地转换为朝向LED侧壁的减小的扩散。
图21是根据实施方案的具有拉伸应变且调制掺杂的量子阱活性区域的LED 2150异质结构的横截面侧视图图示。与先前所述结构类似,LED异质结构可包括第一掺杂物类型(例如n掺杂)的电流扩展层104、相反掺杂物类型(例如p掺杂)的电流扩展层112、以及电流扩展层104、112之间的有源层108。包覆层106、110任选地可形成在有源层108的相对侧上以限制电流在有源层108内,并且可以具有比有源层108更大的带隙。包覆层106、110可掺杂有匹配相邻电流扩展层104、112的掺杂。在实施方案中,包覆层106掺杂有n型掺杂物,并且包覆层110掺杂有p型掺杂物,或者反之亦然。根据实施方案,电流扩展层可以在功能上与包覆层类似。
以举例的方式,在实施方案中,LED异质结构被设计用于发射红光,并且材料是基于磷的。以下用于红光发射的材料的列表旨在是示例性的而不是限制性的。例如,形成p-n二极管的层可包括AlInP、AlInGaP、AlGaAs、GaP、和GaAs。在实施方案中,电流扩展层104包括n-AlInP或n-AlGaInP,包覆层106包括AlInGaP,包覆层110包括AlGaInP,并且电流扩展层112包括p-GaP或p-AlInP。量子阱108可以由多种材料形成,诸如但不限于AlGaInP、AlGaAs、和InGaP。
在实施方案中,有源层108包括多个量子阱层107和量子阻挡层109。在实施方案中,量子阻挡层109由与包覆层106、110相同的材料系统形成。例如,量子阻挡层109可以由AlInGaP诸如(Al0.7Ga0.3)0.5In0.5P形成。量子阻挡层109可以调制掺杂例如n型掺杂有合适的n型掺杂物诸如Si。例如,示例性的掺杂浓度可以是1×1017cm-3–1×1018cm-3。量子阱层107可以被应变,诸如拉伸应变,如参考图20所述。在实施方案中,量子阱层107由InGaAlP形成,并且铟浓度减小。例如,量子阱层107可以是Inx(GayAl1-y)1-xP(x<0.5,y>0.9),诸如Ga0.6In0.4P。根据实施方案,x<0.5对应于减小的铟浓度,其中铟浓度减小的下限可以由层的临界厚度来界定。
根据实施方案,据信量子阻挡层109的n型调制掺杂在量子阱层107中产生高浓度的多数电子。这些电子可供用于与所注入的空穴复合,从而相对于未掺杂的量子阱层107增大辐射速率。在多数电子存在的情况下,辐射复合是有利的并且载流子扩散受到空穴传输限制。如果量子阱层107拉伸应变,则拉伸应变使空穴的移动性更小,并且较不可能扩散到侧壁。因此,载流子扩散长度减小,并且相应的非辐射侧壁复合也减少。根据实施方案,据信n型调制和拉伸应变量子层二者均单独地和组合地减少非辐射侧壁组合。因此,这些设计可以一起使用,以及与本文所述的其他侧壁处理一起使用,用于减少的非辐射侧壁组合。
图22是根据实施方案的具有宽度与有源层相比减小的电流扩展层柱结构的LED的横截面侧视图图示。与先前所述结构类似,LED异质结构可包括第一掺杂物类型(例如n掺杂)的电流扩展层104、相反掺杂物类型(例如p掺杂)的电流扩展层112、以及电流扩展层104、112之间的有源层108。包覆层106、110任选地可形成在有源层108的相对侧上以限制电流在有源层108内,并且可以具有比有源层108更大的带隙。包覆层106、110可掺杂有匹配相邻电流扩展层104、112的掺杂。在实施方案中,包覆层106掺杂有n型掺杂物,并且包覆层110掺杂有p型掺杂物,或者反之亦然。
以举例的方式,在实施方案中,LED异质结构被设计用于发射蓝光或绿光,并且材料是基于氮化物的。以下用于蓝光或绿光发射的材料的列表旨在是示例性的而不是限制性的。例如,形成p-n二极管的层可包括GaN、AlGaN、InGaN。在实施方案中,电流扩展层104包括n-GaN,包覆层106包括n-InGaN,包覆层110包括p-AlGaN(例如Mg掺杂物),并且电流扩展层112包括p-GaN。量子阱108可由多种材料形成,诸如但不限于InGaN。在实施方案中,有源层108包括多个量子阱层107和量子阻挡层109。在实施方案中,量子阻挡层109由无掺杂的GaN形成,并且量子阱层由InGaN形成。
在图22中所示的实施方案中,LED可以包括宽度与有源层108相比减小的中心定位的柱结构220。LED可任选地包括双台面结构,双台面结构包括从台面222延伸的柱结构220,其从电流扩展层104延伸。如图22中所示,柱结构220可包括电流扩展层112和包覆层110。例如,柱结构220可以延伸完全穿过包覆层110,如图所示,或者部分穿过包覆层110。柱结构220可以避免沿侧向地与有源层108相邻的LED的侧壁253、例如沿台面结构222的非辐射复合。
根据实施方案,可利用合适的蚀刻技术诸如干蚀刻来形成柱结构220和台面结构222。现在参见图23,提供了根据实施方案的具有电流扩展层柱结构220和缩进隔层232的LED的横截面侧视图图示。已观察到,干蚀刻可伴随有在经蚀刻表面(诸如量子阱层107上方的台面结构222的表面221)下面产生缺陷。此类缺陷蔓延到量子阱层107中就可能不利地影响设备性能。还观察到,包覆层110内的Mg掺杂由于包覆层110在MOCVD期间的生长条件而经历表面骑行效应,其中Mg掺杂浓度在顶部生长表面处最大,这对应于与电流扩展层112相邻的表面。在特定实施方案中,p-AlGaN包覆层110内的Mg掺杂浓度在与p-GaN电流扩展层112界面相邻处最高。包覆层110内的这个Mg掺杂浓度对LED的注入效率也可具有重要的关系。因此,Mg掺杂物浓度和与量子阱层107的邻近性可以是设备性能的严格受控参数。
在图23所示的实施方案中,示出了LED结构,其以隔层232来分开包覆层110,使得第一包覆层110A可以形成到足以吸收由于柱结构220的干蚀刻所导致的缺陷的厚度,而第二包覆层110B可以足够薄以保持Mg掺杂浓度靠近量子阱层107,尽管有所观察的表面骑行效应。另外,第一和第二包覆层110A、110B的厚度可以各自被保持低于临界厚度以避免外延膜的破裂。在实施方案中,第一包覆层110A相对厚,诸如大于10nm厚,或甚至大于50nm厚,诸如50至100nm厚。例如,第一包覆层110A可由AlGaN形成,其中Al成分为大约10%,并且轻掺杂有Mg(例如1×1019cm-3)。除了提供用于缺陷的缩进距离之外,第一包覆层110A可以还在柱结构220的蚀刻期间充当蚀刻停止/结束信号层。
在实施方案中,隔层232是薄的,并且轻掺杂。例如,隔层232可为大约5mm厚,以减轻层内的电流扩展,并且轻掺杂有减轻导电性。例如,隔层232可由p-GaN形成。
在实施方案中,第二包覆层110B(其对应于体LED基板上的第一生长包覆层)可以相对较薄,并且比第一包覆层110A更重地掺杂。例如,第二包覆层110B可以小于50nm厚,诸如5至10nm厚,峰值Mg掺杂浓度为至少1×1019cm-3。第二包覆层110B可由p-AlGaN形成。在此类配置中,隔层232可打破Mg表面骑行效应,并且用于保持峰值Mg掺杂浓度在第二包覆层110B内靠近量子阱层107。第二包覆层110B还可充当电子阻挡层。
在形成柱结构220和台面结构222之后,侧壁钝化层170可任选地沿暴露侧壁形成。例如,侧壁钝化层170可以是Al2O3,但可以使用其他材料。与之前描述的结构类似,图22至图23的LED可包括形成在电流扩展层104上的顶部导电触点142、以及形成在电流扩展层112上的底部导电触点。另外,图22至图23的LED结构可以与本文所述的其他侧壁处理组合,用于减少的非辐射侧壁组合。
在实施方案中,图22至图23的LED的侧壁之间的最大侧向尺寸是1至300μm,或更具体地讲1至100μm、1至30μm、1至10μm、或1至5μm。台面结构222的侧壁之间的最大侧向尺寸可以是1至300μm,或更具体地讲1至100μm、1至30μm、1至10μm、或1至5μm。在实施方案中,柱结构220在碰到台面结构222处的宽度差小于5μm,诸如在侧向相对侧上大约2μm总共4μm。
在实施方案中,LED包括台面结构222,其包括第一底部包覆层110A、第一底部包覆层110A上方的隔层232、隔层232上方的第二底部包覆层110B、第二包覆层110B上方的有源层108、和有源层108上方的顶部包覆层106。柱结构220位于第一底部包覆层110A下面。在实施方案中,柱结构220与第一底部包覆层110A直接接触,被中央定位在第一底部包覆层110A处,并从第一底部包覆层110A突出。在实施方案中,第一底部包覆层110A比第二底部包覆层110B厚,并且第二底部包覆层110B包括比第一底部包覆层110A更高的Mg掺杂浓度。
图24A至图24C是根据实施方案的形成具有等离子体处理限制区域的LED的方法的横截面侧视图图示。图24A是与用于图22或图23的LED的形成的体LED基板类似的体LED基板的横截面侧视图图示。多个图案化掩模层241于是由电流扩展层112形成,以限定要形成的LED的电流注入区域,然后进行等离子体处理诸如N2等离子体。根据实施方案,执行氮等离子体处理以通过在p掺杂层(例如p-GaN电流扩展层112和p-AlGaN包覆层110)中产生氮空位(VN)来产生电流限制。
在等离子体处理之后,台面沟槽可形成穿过LED堆叠,与参照图16C所述类似,然后是任选地形成侧壁钝化层170。图24C是由于等离子体处理而在p掺杂层内包括限制区域242的LED结构的横截面侧视图图示,其中氮空位使得限制区域242绝缘并提供电流的侧向限制。与之前描述的结构类似,图24C的LED可包括形成在电流扩展层104上的顶部导电触点142、以及形成在电流扩展层112上的底部导电触点。另外,图24C的LED结构可以与本文所述的其他侧壁处理组合,用于减少的非辐射侧壁组合。
现在参见图25A,在实施方案中,LED 150的阵列被转移并粘结到显示基板。虽然示出了LED 150,但这是示例性的,并且可使用上述LED中的任一者。例如,显示基板300可以是与在有源矩阵OLED显示面板中所使用的那些类似的薄膜晶体管(TFT)显示基板(即背板)。图25A是根据实施方案的显示面板的侧视图图示。在此类实施方案中,显示基板是包括用于独立地驱动每个子像素的工作电路(例如,晶体管、电容器等)的TFT基板。基板300可包括非像素区域和像素区域(例如,显示区域),像素区域包括被布置成像素的子像素。非像素区域可包括连接到每个子像素的数据线以使得数据信号(Vdata)能够被传输给子像素的数据驱动电路、连接到子像素的扫描线以使得扫描信号(Vscan)能够被传输给子像素的扫描驱动电路、用于传输功率信号(Vdd)给TFT的电源线路、以及用于传输终端信号(例如,接地或某个其他低电压(Vss)或反偏压、电源或某个其它高电压电平(Vdd)、电流源输出或电压源输出)给子像素阵列的终端线或环。数据驱动电路、扫描驱动电路、电源线路、和终端线或环可以都连接到包括用于供应功率给电源线路的功率源和电连接到终端线或环的功率源终端线的柔性电路板(FCB)。应当理解,这是显示面板的一个示例性实施方案,并且另选配置是可能的。例如,驱动电路中任意者可以不位于显示基板300上,或者另选地位于显示基板300的背表面上。同样,形成在基板300内的工作电路(例如,晶体管、电容器等)可以被粘结到基板300的顶部表面的微驱动器芯片350替代,如图25B所示。
在图25A中所示的具体实施方案中,TFT基板包括连接到来自驱动电路的数据线的开关晶体管T1和连接到连接到电源线路的电源线的驱动晶体管T2。开关晶体管T1的栅极也可连接到扫描驱动电路的扫描线。包括堤开口327的图案化堤层326形成在基板300上方。在实施方案中,堤开口327对应于子像素。堤层326可通过多种技术诸如喷墨印刷、丝网印刷、层压、旋涂、CVD、PVD来形成,并且可由不透明的、透明的、或半透明的材料形成。在实施方案中,堤层326由绝缘材料形成。在实施方案中,堤层由黑色基质材料形成以吸收所发射的光或环境光。堤层326的厚度和堤开口327的宽度可取决于被转移到并粘结在开口内的LED150的高度、静电转移头的高度、和显示面板的分辨率。在实施方案中,堤层326的示例性厚度介于1μm-50μm之间。
导电底部电极342、终端连接线344和终端环316可任选地形成在显示基板300上方。在所示实施方案中,终端连接线344的布置在显示面板的像素区域304中的堤开口328之间延伸。终端连接线344可形成在堤层326上,或者另选地,开口332可形成在堤层326中以暴露堤层326下面的终端连接线344。在实施方案中,终端连接线344形成在像素区域中的堤开口327之间并且电连接到非显示区域中的终端环316或终端线。这样,终端信号可以更均一地施加到子像素的矩阵,从而得到在整个显示面板上更均匀的亮度。
堤开口327内围绕LED 150形成的钝化层348可执行功能,诸如防止顶部电极层318和底部电极层342之间的电短接以及提供顶部导电触点142和终端连接线344之间顶部电极层318的足够阶梯覆盖。钝化层348也可覆盖底部电极层342的任何部分以防止与顶部电极层318的可能短接。根据实施方案,钝化层348可由多种材料形成,诸如但不限于环氧树脂、丙烯酸(聚丙烯酸酯)诸如聚(甲基丙烯酸甲酯)(PMMA)、苯并环丁烯(BCB)、聚酰胺和聚酯。在实施方案中,钝化层348是通过围绕LED设备156喷墨印刷或丝网印刷以填充堤开口327所限定的子像素区域而形成的。
顶部电极层318可以是不透明的、反射的、透明的、或半透明的,具体取决于具体应用。在顶部发射显示面板中,顶部电极层318可以是透明导电材料,诸如非晶硅、透明导电聚合物或透明导电氧化物。在形成顶部电极层318之后,封装层346形成在基板300上方。例如,封装层346可以是柔性封装层或刚性层。
在实施方案中,一个或多个LED 150被布置在子像素电路中。LED150的第一端子(例如,底部导电触点)与驱动晶体管耦接。例如,LED 150可粘结到与驱动晶体管耦接的焊盘。在实施方案中,LED 150的冗余对粘结到与驱动晶体管T2耦接的底部电极342。所述一个或多个LED 150可以是本文所述LED中的任意者。终端线与所述一个或多个LED的第二端子(例如,顶部导电触点)电耦接。
电流可被驱动通过所述一个或多个LED,例如从驱动晶体管T2。在高侧驱动构型中,所述一个或多个LED可以在PMOS驱动晶体管的漏极侧或NMOS驱动晶体管的源极侧上,使得子像素电路推动电流通过LED的p端子。另选地,子像素电路可被布置在低侧驱动构型中,在此情况下,终端线变成电源线,并且电流被牵拉通过LED的n端子。
图26示出了根据实施方案的显示系统2600。显示系统容纳处理器2610、数据接收器2620、显示器2630、和一个或多个显示驱动器IC2640,显示驱动器IC可以是扫描驱动器IC和数据驱动器IC。数据接收器2620可被配置为无线地或有线地接收数据。无线可以在多种无线标准或协议中任意者中实施。所述一个或多个显示驱动器IC 2640可以物理地且电气地耦接到显示器2630。
在一些实施方案中,显示器2630包括根据上文所述实施方案形成的一个或多个LED。根据其应用,显示系统2600可以包括其他部件。这些其他部件包括但不限于存储器、触摸屏控制器、和电池。在各种具体实施中,显示系统2600可以是电视机、平板电脑、电话、膝上型计算机、计算机监视器、信息亭、数字相机、手持式游戏机、媒体显示器、电子书显示器、或大面积标牌显示器。
图27示出了根据实施方案的照明系统2700。照明系统容纳电源2710,电源2710可包括用于接收功率的接收接口2720和用于控制要供应给光源2740的功率的功率控制单元2730。功率可从照明系统2700外部或从任选地包括在照明系统2700中的电池供应。在一些实施方案中,光源2740包括根据上文所述实施方案形成的一个或多个LED。在各种具体实施中,照明系统2700可以是内部或外部照明应用,诸如广告牌照明、建筑物照明、街道照明、灯泡和灯。
在利用实施方案的各个方面时,对本领域技术人员将变得显而易见的是,对于形成LED而言,以上实施方案的组合或变型是可能的。尽管以特定于结构特征和/或方法行为的语言对实施方案进行了描述,但应当理解,所附权利要求并不一定限于所描述的特定特征或行为。所公开的特定特征和行为相反应当被理解为用于进行例示的权利要求的实施方案。
Claims (15)
1.一种发光组件,包括:
显示基板;
发光二极管LED,所述LED被粘结到所述显示基板,所述LED包括:
顶部电流扩展层;
半导体台面结构,所述半导体台面结构从n掺杂的所述电流扩展层突出,所述半导体台面结构包括:
侧壁;
在所述侧壁之间跨越的有源层;以及
底部表面;
半导体钝化层,所述半导体钝化层直接形成在所述半导体台面结构上并跨越所述半导体台面结构的所述侧壁和所述底部表面;以及
导电触点,所述导电触点在所述半导体钝化层下面。
2.根据权利要求1所述的发光组件,其中所述导电触点包括多层堆叠。
3.根据权利要求1所述的发光组件,其中所述导电触点被粘结到所述显示基板的底部电极层。
4.根据权利要求3所述的发光组件,其中所述底部电极层与所述显示基板的子像素电路连接。
5.根据权利要求3所述的发光组件,其中所述半导体台面结构具有小于20μm的最大宽度。
6.根据权利要求3所述的发光组件,其中所述顶部电流扩展层掺杂有第一掺杂物类型,并且所述半导体钝化层掺杂有与所述第一掺杂物类型相反的第二掺杂物类型。
7.根据权利要求3所述的发光组件,其中所述顶部电流扩展层是n掺杂的。
8.根据权利要求7所述的发光组件,其中所述顶部电流扩展层包括从n-AlInP和n-AlGaInP组成的组中选择的材料。
9.根据权利要求8所述的发光组件,其中所述半导体钝化层包括p-AlInP。
10.根据权利要求9所述的发光组件,其中所述有源层包括从AlGaInP、AlGaAs和InGaP组成的组中选择的材料。
11.根据权利要求9所述的发光组件,其中所述有源层包括AlGaInP。
12.根据权利要求11所述的发光组件,其中所述LED被嵌入在所述LED周围的钝化层中。
13.根据权利要求12所述的发光组件,其中所述LED还包括在n掺杂的所述电流扩展层上的顶部导电触点层。
14.根据权利要求13所述的发光组件,还包括在所述LED的所述顶部导电触点层之上并跨越所述钝化层的透明顶部电极层。
15.根据权利要求11所述的发光组件,其中所述半导体台面结构具有小于5μm的最大宽度。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/199,803 | 2016-06-30 | ||
US15/199,803 US9601659B2 (en) | 2015-01-06 | 2016-06-30 | LED structures for reduced non-radiative sidewall recombination |
US15/444,218 | 2017-02-27 | ||
US15/444,218 US9865772B2 (en) | 2015-01-06 | 2017-02-27 | LED structures for reduced non-radiative sidewall recombination |
PCT/US2017/039038 WO2018005286A1 (en) | 2016-06-30 | 2017-06-23 | Led structures for reduced non-radiative sidewall recombination |
CN201780031841.0A CN109155345B (zh) | 2016-06-30 | 2017-06-23 | 用于减少的非辐射侧壁复合的led结构 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780031841.0A Division CN109155345B (zh) | 2016-06-30 | 2017-06-23 | 用于减少的非辐射侧壁复合的led结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115566122A true CN115566122A (zh) | 2023-01-03 |
Family
ID=59298531
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211360590.XA Pending CN115566122A (zh) | 2016-06-30 | 2017-06-23 | 用于减少的非辐射侧壁复合的led结构 |
CN201780031841.0A Active CN109155345B (zh) | 2016-06-30 | 2017-06-23 | 用于减少的非辐射侧壁复合的led结构 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780031841.0A Active CN109155345B (zh) | 2016-06-30 | 2017-06-23 | 用于减少的非辐射侧壁复合的led结构 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3417490B1 (zh) |
CN (2) | CN115566122A (zh) |
WO (1) | WO2018005286A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11677042B2 (en) | 2019-03-29 | 2023-06-13 | Meta Platforms Technologies, Llc | Regrowth of epitaxial layer for surface recombination velocity reduction in light emitting diodes |
US11424289B2 (en) | 2019-11-14 | 2022-08-23 | Meta Platforms Technologies, Llc | In situ selective etching and selective regrowth of epitaxial layer for surface recombination velocity reduction in light emitting diodes |
US20230069728A1 (en) * | 2020-02-13 | 2023-03-02 | Lg Electronics Inc. | Display device using semiconductor light emitting element, and method for manufacturing same |
CN111446335B (zh) * | 2020-03-24 | 2021-12-14 | 京东方科技集团股份有限公司 | 一种发光二极管及其制备方法 |
EP4352797A1 (en) * | 2021-06-08 | 2024-04-17 | ams-OSRAM International GmbH | Optoelectronic device and method for processing the same |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101989A (ja) * | 1983-11-08 | 1985-06-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ及びその製造方法 |
JP2001274511A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 導波路型光素子 |
DE10039435A1 (de) * | 2000-08-11 | 2002-02-28 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement mit erhöhter Strahlungsauskopplung und Herstellungsverfahren hierfür |
US6608328B2 (en) * | 2001-02-05 | 2003-08-19 | Uni Light Technology Inc. | Semiconductor light emitting diode on a misoriented substrate |
US6891202B2 (en) * | 2001-12-14 | 2005-05-10 | Infinera Corporation | Oxygen-doped Al-containing current blocking layers in active semiconductor devices |
KR100523484B1 (ko) * | 2002-11-11 | 2005-10-24 | 한국전자통신연구원 | 전류 제한 구조를 갖는 반도체 광소자의 제조방법 |
JP2004281559A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 半導体発光素子 |
JP2008060132A (ja) * | 2006-08-29 | 2008-03-13 | Rohm Co Ltd | 半導体発光素子およびその製造方法 |
US20100123119A1 (en) * | 2008-11-20 | 2010-05-20 | Seoul Opto Device Co., Ltd. | Light emitting diode having indium nitride |
US10431567B2 (en) * | 2010-11-03 | 2019-10-01 | Cree, Inc. | White ceramic LED package |
DE102010026518A1 (de) * | 2010-07-08 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
CN103180973A (zh) * | 2010-11-02 | 2013-06-26 | 皇家飞利浦电子股份有限公司 | Iii族氮化物发光器件 |
CN202093756U (zh) * | 2011-03-02 | 2011-12-28 | 惠州科锐半导体照明有限公司 | Led显示器 |
JP6035736B2 (ja) * | 2011-10-26 | 2016-11-30 | ソニー株式会社 | 発光素子およびその製造方法、並びに発光装置 |
JP5920043B2 (ja) * | 2012-06-15 | 2016-05-18 | 三菱電機株式会社 | 半導体レーザ及びその製造方法 |
US9450147B2 (en) * | 2013-12-27 | 2016-09-20 | Apple Inc. | LED with internally confined current injection area |
TWI522679B (zh) * | 2014-04-24 | 2016-02-21 | 友達光電股份有限公司 | 一種顯示面板及其母板 |
US9484492B2 (en) * | 2015-01-06 | 2016-11-01 | Apple Inc. | LED structures for reduced non-radiative sidewall recombination |
CN104916232A (zh) * | 2015-04-22 | 2015-09-16 | 安徽国晶微电子有限公司 | 高清led显示屏模块封装结构及封装方法 |
-
2017
- 2017-06-23 CN CN202211360590.XA patent/CN115566122A/zh active Pending
- 2017-06-23 EP EP17737419.6A patent/EP3417490B1/en active Active
- 2017-06-23 WO PCT/US2017/039038 patent/WO2018005286A1/en active Application Filing
- 2017-06-23 CN CN201780031841.0A patent/CN109155345B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109155345B (zh) | 2022-10-28 |
EP3417490A1 (en) | 2018-12-26 |
CN109155345A (zh) | 2019-01-04 |
EP3417490B1 (en) | 2022-05-18 |
WO2018005286A1 (en) | 2018-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10714655B2 (en) | LED structures for reduced non-radiative sidewall recombination | |
US9601659B2 (en) | LED structures for reduced non-radiative sidewall recombination | |
CN107408603B (zh) | 用于减少非辐射侧壁复合的led结构 | |
US10923626B2 (en) | LED sidewall processing to mitigate non-radiative recombination | |
US11101405B2 (en) | LED with internally confined current injection area | |
CN109155345B (zh) | 用于减少的非辐射侧壁复合的led结构 | |
US20230051845A1 (en) | Iii-nitride p-n junction device using porous layer | |
Keyes et al. | LIGHT-EMITTING DIODES |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |