TWI330412B - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- TWI330412B TWI330412B TW93116795A TW93116795A TWI330412B TW I330412 B TWI330412 B TW I330412B TW 93116795 A TW93116795 A TW 93116795A TW 93116795 A TW93116795 A TW 93116795A TW I330412 B TWI330412 B TW I330412B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- peeling
- semiconductor
- laminate according
- Prior art date
Links
Landscapes
- Weting (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
Description
九、發明說明: 【發明所屬之技術領域】 =關於半導體裝置的製造方法,_是關於在基 底上形成了半導體薄職進行錄、製造半導置 成為可能的半導财置的製造方I本發明 還關於在上㈣衫法愤帛的層4|| 例如用半導體賴形成發光元件㈣^嫌應用於 【先前技術】 / 形成發光元件的方法,有在藍寶石基底上形 層上形成化合物半導體層,在·合物 半導體層上形成發光部的方法(專利文獻工)。 [專利文獻1] 特開平7-202265號公報 =外’眾所周知,在使用GaAs系的半導體作為化合 物+ ¥體的情況下,製程如圖22至圖23所示那樣進行。 在該方法中,首先,如圖22所示,在GaAs基底51 ^形成厚度約5㈣的从7仏。_層52,在該層上形成厚 度約30//m的GaAs薄膜53。 然後,如圖23所示,藉由浸潰在氫氟酸(HF)中, 有選擇地餘刻除去AlG.7Ga().3As層52,能夠將GaAs薄膜 53從GaAs基底51分離。 據認為,在利用上述方法剝離半導體薄膜的情況下, 例如,如果能夠將剝離半導體薄膜後留下的半導體基底作 為用於得到半導體薄膜h基底而進行再利用,就能夠提高 13927pifl 1330412 材料的利用效率。 但是,例如,如圖24所示’使用上述的剝離方法作為 從大口徑的基底得到多個半導體薄膜的方法,據認為是藉 由形成蝕刻溝槽55、分割成多個薄膜區域56’借助於該溝 槽55,使得用於剝離的選擇蝕刻層(例如上述的 Al〇7Ga〇.3As層)52露出’钱刻除去選擇蝕刻層52,得到 多個半導體薄膜的方法。但是,用於蝕刻GaAs薄膜53的 蝕刻劑也蝕刻AlGaAs層52。例如,一般人們熟知的姓刻 GaAs薄膜53的麟酸雙氧水水溶液(填酸+雙氧水+水)或 硫酸雙氧水水溶液(硫酸+雙氧水+水)不僅蝕刻GaAs薄 膜53,而且也蝕刻AlGaAs層52。因此,在形成用於上述 勿割的溝槽55的情況下,存在姓刻貫通AlGaAs層52而 到達GaAs基底51的問題。當蝕刻達到基底51時,在基 底51的再利用之前,需要進行使表面平坦化的處理,這不 是有效的方法。 【發明内容】 本發明的目的在於:解決上述課題,提供能夠有效地 再利用基底的半導體裝置的製造方法,及這難造方法中 所使用的層疊體。 本發明提供一種層疊體,具備: 基底; ^括在上述基底上形朗糊停止層及第1剝離層的 複σ層,以及 在上述複合層上形成的半導體_,其特徵在於: 13927pifl 7 液難刻停止層與上述半導體薄膜相比’用第1蝕刻 液難導體薄膜與上述第1剝離層相比,用第2_ 造方^外,本發料提供具有下述步驟的半導體裝置的製 準備上述層疊體的步驟; 在上述^導體薄膜上形成半導體it件的步驟; 用上述第1_液’在上述半導體薄膜中形成溝槽的 ,用上述第2㈣液’除去上述第1制離層的步驟。 【實施方式】 土以下:參照附圖說明本發明的實施例。由於各圖是示 意性地表示實關的魏的圖,故不是限定了尺寸關係和 位置關係的細節等的圖。 以下的實施例的半導體薄膜是構成發it二極體陣列 (LED陣列)的薄膜,該薄膜是為了被黏接在其他的半導 體基底上、與找其他的半導縣底上軸的軸電路連 接,形成由在上述其他的基底上形成的驅動電路和在 體薄膜内形成的作為被驅動元件的陣觸成的複人 半導體裝置而使用的半導體薄膜。 口 在以下的實施例中,雖然半導體薄膜由多層構成,隹 是本發明也能夠應用於用單層構成半導體薄膜的情形。— 第1實施例 13927pifl 8 ⑶ 0412 圖1至圖4是用於說明本發明的第1實施例的製造方 ί =略剖面圖及概略平面圖。以下’參照這些附圖說明 第1實施例。 圖1所示,最初,準備具有以下各層的層疊體:半 -土底,例如GaAs基底u ;在基底上形成的例如 緩衝層12 ;在緩衝層上形成的例如(AlxGai_x) νίηκ p 钱刻停止層13 ;在制停止層上形成的例如AlAs剝離^ 14,在剝離層上形成的例如n型GaAs下側接觸層Μ ;在 下侧接觸層上形成的例如n型AlsGa!_sAs下側包層16 ;在 下側包層上形成的例如p型从% A活性層;在活性 ,上形成的例如p型从叫uAs上側包層⑻以及在上側 包層上形成的例如?型GaAs上側接觸層19。在上述各層 中,用钱刻停止層13和在它上面形成的A1As剝離層形^ 複合層,該複合層在GaAs基底11上形成,在上述複合層 上形成了半導體薄膜2〇的層疊體。該層疊體例如是構成^ 導體晶片的層疊體。 這樣的層疊體能夠用下述方法形成。即,在半導體基 底例如GaAs基底11上,順序形成以下各層:例如QaAs 緩衝層12 ;例如(AlxGai-x) ylni-yP钱刻停止層13 ;例如 AlAs剝離層14 ;例如n型GaAs下側接觸層15 ;例如n 型AlsGai-sAs下側包層16;例如p型AltGauAs活性層17; 例如p型AluGai—uAs上侧包層18 ;以及例如p型GaAs上 侧接觸層19。 這些層例如能夠用有機金屬氣相生長法(M〇cvd法) 13927pifl 9 1330412 蠢晶生長形成。 這裏,下側接觸層15、下側包層16、活性層17、 =2、上側接觸層19隨後用剝離法從基^離,構 ^被黏接在其他半導體基底上的半導體薄膜2()。圖示的例 子的半導體薄膜2G是作為LED陣列使用的薄膜 觸層15及上侧接觸層19在剝離了半導體薄膜2〇後擔 為LED中的電極接觸層的作用。 为一方面 …馬了糟由剥離便平導體薄膜20從基底1 分離’剝離層14是能夠被有選擇地蝕刻溶解乃至 膜。另外,如後所述,蝕刻停止層13是當用於形成分割; 導體薄膜20的溝槽的蝕刻時,使蝕刻停止的薄膜。 緩衝層12《為了緩和基底n與半導體薄膜2〇的晶; 常數的失配,同時,緩和因基底u與料體薄膜2〇的】 膨脹率的差異引起的應力的薄膜。 此外,將活性層分為上下2層,可以將下層的活也 定為η型、將上側的活性層定為p型。 進而,可以將下侧接觸層15及下侧包層16定為口型 將上侧包層18及上側接觸層定為n型。在這種情況下,, 將活性層分為上下2層的情況下,將下側定為p型, 側定為η型。 此外’也能夠構成同質接合型的LED以代替上述的異 質接合型的LED。在這種情況τ ’在使各層蟲晶生長後, 用固相擴散法從最上層的表面進行雜質擴散,在活性層内 形成ρη接合。 13927pifl 10 1330412 另外,可以是形成同一組成的磊晶層’在該磊晶層内 形成了 pn接合的LED。例如,作為磊晶半導體層,可以 是形成η型GaAs層’進行仏擴散,也可以是層疊η型 GaAs 層 /ρ 型 GaAs 層。 形成了圖1所示的層疊體或者層疊結構體後,藉由元 件隔離(例如,钱刻除去到除發光區以外的部分的活性層 為止)或者進行上述的擴散區的形成等,形成半導體元件。 如以下將詳細敍述的那樣,藉由形成溝槽21,半導體薄膜 20被分割成多個半導體薄膜片,半導體元件在各半導體薄 膜片形成預定區域内形成。在本實施例中,設想各半導體 薄膜構成LED陣列的情況’在各半導體薄膜片内形成由多 個LED元件構成的LED陣列。 此外,如後所述,在本實施例的說明中,在各半導體 薄膜片形成預定區域内形成半導體元件、例如形成Led陣 列後,對向各半導體薄膜片的分離及從第丨基底進行該 導體薄膜片的剝離的製造步驟進行說明,但也可以採用 述方法說明。換句話說,藉由溝槽21分割半導體薄膜 後,將該半導體薄膜片從第丨基底剝離,在黏接到、 底上後,在半導體賴_成半導體元件(例如 二 去發光區以外部分的至少到活性層為止的部分 二除 的層間絕緣膜形成、加工、電極形成、佈線形成等丁。’、要 如圖2及圖3所示,如上述那樣形成半導體。 進行细祕溝槽21。該綱是為了利職槽Μ 道 體薄膜20分割成多個半導體薄膜片而進行的,用符^導 13927pifl 11 1330412 ^示各自的半導體薄則所佔有的區域。在圖2中,僅僅 t示:多個半導體薄膜片和區域以的⑽,在圖3中僅 、、肴表°此外’在本說明書中,只要認為不發生混 看,將錯由分割得到的半導體薄膜片也稱為半導體薄膜。 圖-ίΐί行蝕刻,首先,在上側接觸層19上,使用沒有 ’使用光阻等感光材料形咸蝕刻罩幕圖形,藉 由該罩幕圖形浸入蝕刻液中。 =為齡m’❹對構成半導體薄義的各層的侧 對位於半導體薄膜2G與基底11之_停止層13 的侧液’例如,使用贿雙氧水水溶液(琉 雙乳水/純水=16/1/1 )、磷酸雙氧水水溶液(碟酸/雙氧 水/水=12/8/80)或者檸檬酸雙氧水水溶液。 =過來說’停止層13是用在半導體薄膜2〇的侧中 4刻液比較難贿_材料,即與半導體薄膜20 比’用因上述㈣液導致_刻速度低的材 料構成。 =圖2所不’自該细進行到似彳停止層υ的上表面 ^束。即’在圖2 *示的狀態中,_溝槽21貫通剝離 =4 使剝離層14在其厚度方向上完全暴露出來, 而在(AlxGai_x) yini yP蝕刻停止層13停止。 速度的不同’即使不嚴格地控制侧 時=_條件,也能㈣_行在停止層13的上表 面可罪地停止。 姓刻溝槽21的寬度Gw例如是約心瓜至聯瓜。 i3927pifl 12 1330412 為了使飯刻液的浸透良好,溝样的當 效地利用基底和半導趙薄膜2;的的材==:! 度以窄為宜。 硯^看,溝槽的覓 分割區域R的尺寸RaxRb約為 域的大小___進行選擇; x5mm到10mmxl5mm的尺寸均可。 攸約5mm 接著,用姓刻法除去剝離層14,t 從基底U_。 叫將半導體薄膜20 該蝕刻藉由將圖2及圖3所示的妹 液盛滿的侧液槽(沒有圖示)内進1凊在祕刻 作為侧液,使用剝離層14的^速度高, =〇及侧停止層13的_速度低的_ 用 卟%的氫氟酸(10%—HF)。 如便用 反過來說,⑽停止層叩在_層14祕 用的則液難以侧的材料’即與剝離層14相比J 述的蝕刻液導致的蝕刻速度低的材料構成。 ⑺口上 藉由蝕刻從基底11剝離了的薄膜2〇被 Γ導他的半導體基底(例如si基底)上, 留 當進行上述的蝕刻,除去薄膜20時,如圖4所 下停止層13、緩衝層12和基底u。 ’、 在圖4中/符號23表示除去了被分割了的半導體薄膜 2〇的痕跡,符號22表示蝕刻溝槽21的區域。 、 接著,對圖4所示的結構體,藉由侧有選擇地除去 l3927pifi 13 1330412 停止層13 ’使緩衝層12的表面露出。 在該蝕刻中,例如使用鹽酸(Ηα)系的蝕刻液。 據此,能夠不侵蝕緩衝層12而有選擇地蝕刻停止層 樣’僅僅留τ 了緩衝層12的基底11 (即基底11與 綾衝層12的組合)能夠被再利用。即,在該緩衝層12上, 3 1:斤示同樣,順序形成層13至19,然後參照圖2至 到半導體^經說鴨㈣獅處理,_再次得 雜/二下’就半導體薄膜2G的各層、關停止層13、剝 塞二〜的'3構及其特性、特別是其飯刻特十生、晶格匹配性 專進仃砰細的說明。
下側11導體薄膜20的GaAS下側接觸層15、AlsGal-SAS ΙΓ, ltGaUAS^ 17'AluGa,uAs^ 18^ 則接?層19例如具有如下的特徵。即,⑽s下 Λ貝1 Γ I Μ疋η型、义你“〜下側包層16是11型、 开/二11s'舌性層17是p型、AluGai-uAs上侧包層18是P ^ GaAs上側接觸層19是p型,a^sAs下側包層16、 t a:。活性層17、AluGai uAs上側包層μ的w的組成 定為◊…,形成所謂的雙異質接合結構, :Ή光效率。發歧率之所以增高是由於在剝 :二二相⑽後’當在以〜下側接觸層”與0^ 19之間流過電流時,藉由叩接合注入的載流 子子用、接合蟲晶界面的能障限制,最終使載流子的複 13927pifl 14 1330412 合機率增高的緣故。 (AUGa^J yini_yp餘刻停止層13是在半導體薄膜2〇 上形成㈣m槽21時’為了防絲麻槽21到達GaAs 基底11的停止層。已知在能触刻GaAs 及AlGaAs的姓 刻劑中,例如’在硫酸雙氧水水溶液、磷酸雙氧水水溶液、 檸檬酸雙氧水水溶液中,構成停止層13的(AlxGa,x)yIni_yP 和構成半導體薄膜20的各層的GaAs及A1GaAs的蝕刻速 度存在很大差I因此’當在半導體薄膜2G中設置钱刻溝 時,該蝕刻溝槽21不會到達QaAs基底n。換句話 說,當在半導體薄膜20上設置蝕刻溝槽21時,為了防止 姓刻溝槽21到達GaAs基底u,*需要肋地控制钱刻條 =由於不茜要嚴雄、地控制姓刻條件,能夠設定長的姓刻 時間’以使AlAs剝離層14可靠地露出。 在形成半導體蟲晶層的情況下,為了防止對磊晶層發 生缺陷’希望進行材料選擇,以使晶體的晶格f數匹配。 =如,在GaAs基底11上,設置(AlxGai x)yIni yP餘刻 如止層13,進而在蝕刻停止層上設置用於形成半導體元件 的半導體薄膜2G的情況下,希望(AlxGai J yIni yP姓刻 停止層13的晶格常數與構成基底u的(^八8的晶格常數 ,等二已知藉 ^設定 G.48^yS°,52 ’(AlxGai_x) yIni.yP 的 a曰格¥數與GaAs的晶格常數相等。(在理想的狀態下, y-0.5的情況下,與GaAs的晶格匹配,但是根據在分子束 磊晶法(MBE法)、有機金屬氣相生長法、液相生長法等 的半導體蠢晶生長層的製作方法和這龄法的蠢晶層 13927pifl 15 1330412 生長條件,晶格匹配的組成比(實際上分析、測量得到的 y的值)產生若干的幅度。 更具體地說’例如’能夠設定χ=〇,〇 , 即能夠設定GayIni_yP (0.48Sy$0.52)。因此,從防止蟲 晶層發生缺陷的觀點出發,如上所述,希望使蝕刻停止^ 13的組成為,在(AlxGai_山Ini-yP中,例如設定χ=〇,〇 4曰8
SyS0.52,設定 Gaylt^P (〇,48SyS〇.52;)。 如上所述,在基底上的全部的蝕刻溝槽21都在 (AlxGai_x) ylni_yp蝕刻停止層13表面停止的情況下,蝕 刻溝槽21的深度是均勻的,由於AlAs剝離層14的露出 程度在基底的全部H域上也是均自的’用於1續進行的半 導體薄膜20的剝離的AlAs剝離層的蝕刻,在基底整個區 域上均勻地進行,即使在面積大的基底上,也能夠進^ 好的半導體薄膜20的剝離。 如圖4所示,例如,能夠用鹽酸系的钮刻液,不姓刻 GaAs緩衝層12 ’而能夠有選擇地蝕刻除去 剝離後留下的(AlxGai.J yIni_yP_停止層13。由於能 夠有選擇地侧除去(AlxGai.x) yIni yP_停止層13, 即使是面積大的基底,也_在基底的整個表面上,使均 勻狀態的GaAs緩衝層12的表面露出。 因此,能夠再次在GaAs、€衝層上,例如用m〇cvd 法形成良好的半導體磊晶層。 如以上詳細說明的那樣,在上述第!實施例中,在用 於使+導體祕20從GaAs基底丨丨_的AW _層與 13927pifl 16 1330412 G a A s基底11之間,形成設置了對餘刻構成半導體薄膜2 〇 的各層的·,具有非磁彳性的(AlxGai χ) Μ·#姓刻停 止層13的層豐體,由於使用該層疊體形成半導體裝置,能 夠得到以下的效果。 首先,在基底11上,即使設置用於將半導體薄膜20 为割成多個區域的⑽】溝槽2卜也能夠防止㈣溝槽21 到達GaAs基底U,能夠有效地再利用基底n。 另外,不依靠嚴密的蝕刻條件的控制,也能夠在基底 ^個面上使因蝕刻溝槽21造成的剝離層14的露出狀態變 得均句。即使是面積大的基底,也能夠在基底整個面:進 行良好的半導體薄膜的剝離。 第2實施例 f上述第i實施例中,使用在㈤伽·山h yp触刻 T止層13上形成了 AlAs剝離層14的層疊體,而如圖5 所不’也可以省略停止I 13上的剝離層,代之以使用在停 止層13的下側設置了剝離層24的層疊體。換句話說可 以將停止層13和剝離層(14、24)的層疊順序調換。 即,如圖5所示,準備具有以下各層的層疊體:半導 ,例如"型—基底11;在基底上形成的例如GaAs :衝θ 2,在緩衝層上形成的例如AlAs剝離層24 ;在剝 離層亡形成的例如(AlxGa“x) ylm.yP钱刻停止層13,;在 d停止層上形成的例如η型GaAs下側接觸層1 $ .在接 形成的例如ΑΚΑδΤ側包層16;在^則包層上 乂 、列如P型AltGai_tAs活性層17 ;在活性層上形成的 13927pifl 17 p型AluGai uAs上側包層18 ;以及在上侧包層上形成 =如P型GaAs上侧接觸層19。在該層疊體中,用AlAs 1 4層24和在它上面形成的勤丨停止層13形成複合層, 基底U上形成,在上述複合層上形成半 如圖ό所示,當如上所述進行停止層13與剝離層㈠斗、 的調換的情況下,當形成_溝槽2ι時,在姓刻進行 :止層13的上表面時’制結束。因此,溝槽21不貫 。J離層24’剝離層24在基底η的週邊部以外不至露出。 與對第1實施例的敍述相同,作為用於形成溝槽21 =刻液’藉由使用對構成半導體薄膜2G的各層的姓刻速 二问Μτ止層13的蝕刻速度低的蝕刻液,即使不嚴密地控 制餘刻時間等姓刻條件,也能夠使侧在停止 停止。 % 如圖7所示,在开)成溝槽21後,藉由姓刻AlAs剝離 層24,剝離半導體薄膜20及停止層13。在該_時,姓 刻液攸基底11的周邊向著中央部,沿剝離層%浸透。如 圖7所不’當進行該剝離時緩衝層12和基底u 留了下來。 在A1fS剝離層24的勉刻步驟中,由於使用AlAs的 银刻速度〶、構成基底u和緩衝層12的GaAs的姓刻速 ,低的(例如钱刻速度比約為1〇7倍)的侧液 (例如氫 氟酉文,GaAs基底u上的QaAs緩衝層12的表面幾乎不 受钱刻_響,再彻料。即,GaAS絲U和它上面 13927pifl 1330412 的GaAs緩衝層12的表面,具有十分平坦的良 達到對立即再度進行磊晶生長無障礙的程度。、& 從基底11分離了的半導體薄膜20和停止層 合,例如,藉由浸漬在鹽酸系的蝕刻液中,使4止屑、f 的全體有麵地溶解,據此,使賴聰槽21 :久 導體薄膜20相互分離,如圖8卿,㈣得 體薄膜。 J干午 此外’在第1實施例及第2實施例令,在GaAs基底 11上設置了 GaAs緩衝層12。緩衝層12是為了使在它的 上面形成㈣晶層性能良好而設置的,但也可以省略緩衝 層12,在基底n上直接形成(AlxGai x) yii^p停止層 或者剝離層14。 /另外,在上述第1及第2實施例中,再利用保留丁緩 衝層12的基底U,也可以例如藉由化學機械拋光等方法 除去緩衝層12,健再基底u。在這種航下,在基 底11上重新形成緩衝層12,在它的上面形成層13至19。 進而,基底11並不限定於GaAs基底,只要能夠與 jAlxGai_x) ylni_yp停止層13進行選擇性的蝕刻,也可以 疋其他材料的基底。 ▲在第1實施例中,對蝕刻停止層13,使用在磊晶生長 中忐夠取得晶格匹配的材料,藉由基底材料的選擇,與半 導體薄膜20進行晶格匹配’也可以使用具有與基底u的 晶格不匹配的組成的(AlxGai_x) yIni_yP停止層13。另外, 也可以在(AlxGai_x) yInKyP停止層13上設置缓衝層,以 13927pifl 19 1330412 緩和與半導體薄膜20的晶格常數的失配。 弟3實施例 在第1實施例中,最初形成圖丨所示的層疊體,在第 3實施例中,最初形成圖9所示的層疊體。 該層疊體具有:半導體基底,例如n型GaAs基底u ; 在基底上形成的例如GaAs緩衝層12 ;在 ,如她_層31;在剝離層上形成的例如κι) y nKyP餘刻停止層13 ;在蝕刻停止層上形成的例如a1As ^離層14 ’在泰j離層上形成的例如n型GaAs下側接觸層 / 在下側接觸層上形成的例如η型AlsGai.sAs下側包層 6 ’在下側包層上形成的例如p型A1伽A活性層17 ; ,活性層上形成的例如p型AluGai uAs上侧包層18 ;以及 上側包層上形朗例如P型GaAs上側接觸層19。 圖^與圖1的不同在於,往往在停止層13與緩衝層 之間汉置第2剝離層3卜此外,為了與第2剝離層31 目區別’將剝離層W稱為第1剝離層。 該第2剝離層31與第2實施例的剝離層31同樣例 如用AlAs層形成。 圖9的層豐體藉由在基底u上,順序蠢晶生長緩衝層 ^第2剝離層31、餘刻停止層13、第1剝離層14、下 :接觸層15、下側包層16、活性層17、上側包層18及上 側接觸層19得到。 在形成了圖9的層疊體後,與對第1實施例已說明過 相同I成餘刻溝槽U (圖)。使該飯刻溝槽 21的深 l3927pifl 20 1330412 這樣,第1剝離層14在其厚度 度到達停止層13的表面 方向上完全露出。 ^用於形成㈣溝槽21的軸m,是賴停止居 刻液,^連度低,★構成薄膜2〇的各層的飯刻速度高的蝕 使用/如,與在第1實施射已經购過的同樣,能夠 ,用&酸雙氧水水溶液、磷酸雙氧水水職、 水水溶液。 又叉礼 如關於第1實施例的說明那樣,作為用於形成钱刻溝 槽21的蝕刻時間,例如即使將蝕刻時間取得十分長,使得 大面積的基底(晶片)的整個面上钱刻溝槽21的深度不致 不充分,蝕刻也能夠在(AlxGai_x) yIni yP蝕刻停止層13 的表面上停止。 接著,如圖11所示,從GaAs基底11剝離半導體薄 膜20。這如對第丨實施例的敍述那樣,藉由用氫氟酸(hf) 姓刻第1剝離層14進行。 如圖11所示’由於利用蝕刻溝槽21被細分化了的半 導體薄膜20下面的第1剝離層14也被細分化,蝕刻液從 钱刻溝槽21高速地浸透第1剝離層14。 另一方面,由於第2剝離層31在基底(晶片)整個面 上被(AlxGak) yIni-yP停止層13與GaAs基底11夾持, 在上下方向上遮蔽餘刻液’钱刻從基底11的周邊向著中央 沿剝離層31進行。因此,如圖η所示,第1剝離層14 的蝕刻除去結束,在半導體薄膜2〇從GaAs基底11分離 的時刻’第2剝離層31僅僅周圍附近的部分被除去,大部 13927pifl 1330412 刀保留了下來。 這裏,使第2剝離層的層厚小於第1剝離層的層厚, ^刻液向第2剝離層的浸透減慢,在第丨嶋層的钮刻 日”能夠使第2剝離廣可靠地保留下來。料,使第2剝 離層的材料與第1剝離層的材料為相同的材料,或者使第 2剝離層的则速度tb第1她層的_速度減慢,這樣, 能夠使第1剝離層在蝕刻時,能夠可靠地使第2剝離層保 留下來。在這種情況下,例如’將帛i剝離層的材料定為 AlpGai-pAs( 1 ^p > 〇 )、將第2剝離層的材料定為叫㈣> (lgq>〇) ’ 能夠使 pgq。 在剝離半導體薄膜20後’例如用鹽酸系的蝕刻液蝕刻 除去(AlxGai_x) yIni_yP#刻停止層13,使第2剝離層31 露出(圖12)。 ^如上所述,在使第2剝離層31露出後,例如,用10% 氫氟酸蝕刻除去第2剝離層31 (圖13)。 在用氫氟酸钱刻第2剝離層31時,由於構成緩衝層 12,GaAs對氫氟酸的蝕刻速度,與構成剝離層3〗的A1As 對氫氟酸的蝕刻速度相比極慢(約1/1〇7),GaAs緩衝層 12幾乎沒有被侵蝕,在蝕刻除去A1As剝離層3丨後的GaAs 緩衝層12的表面是極平滑的表面。 此外,如上所述,對圖n的結構體,在用鹽酸系的鍅刻液 進行蝕刻除去停止層13後,然後用氫氟酸作為蝕刻液蝕刻 除去剝離層31,對圖u的結構體,也可以代之以藉由利 用使用了氫氟酸㈣刻法除去第2獅層3卜同時除去第 13927pifl 22 1330412 14)。在這種情 沿第2剝離層 2剝滩層31和在它的上面的停止層i3(圖 況下,#刻液從基底11的周圍部向著中心、 31浸透。 另外,第i剝離層Μ的除去和帛2剝離層 能夠用相同的侧液(氫氟酸)進行,能夠同時為= 道步驟)進行這些操作。在這種情況下,藉由適當 1剝離層14及第2剝離層31的經成、厚度等,能夠大致 同時地完成第1剝離層14的除去和第2剝離層31的除去t 關於這一點,將在後面詳細敍述。 根據上述第3實施例,由於在蝕刻停止層13與緩衝層 12之間插入第2剝離層31,當第2剝離層31的蝕刻除去 時,緩衝層12幾乎不受蝕刻的影響,在剝離層31 (及停 止層13)除去後,能夠得到具有十分平坦的表面的緩衝層 12。因此,在再利用配備了緩衝層12的基底11時,能夠 在緩衝層12上生長良好的磊晶層。 此外’在第3實施例中,也可以不設置GaAs緩衝層 12,而是直接在基底u上設置第2剝離層31。在這種情 況下,在對剝離層31進行剝離時,由於GaAs基底11的 表面成為極平坦的表面,當再利用基底時,能夠在GaAs 基底11的表面上生長良好的磊晶層。 第4實施例 在第3實施例中,最初形成圖9所示的層疊體,但也 可以代之以形成圖15所示的層疊體。 該層疊體具有:半導體基底例如η型GaAs基底11 ; 13927pifl 23 1330412 在基底上形成的例如GaAs緩衝層12 ;在緩衝層上形成的 例如AlAs剝離層31 ;在剝離層上形成的例如GaAs緩衝 層33 ;在緩衝層上形成的例如(AlxGai x) ylni yp钱刻停 止層13,在敍刻停止層上形成的例如GaAs緩衝層34 ;在 緩衝層上形成的例如A1As剝離層14 ;在剝離層上形成的 例如η型GaAs下側接觸層15 ;在下侧接觸層上形成的例 如η型AlsGa^As下侧包層16 ;在下侧包層上形成的例如 P型AltGaMAs活性層π ;在活性層上形成的例如p型
AluGaKuAs上側包層18 ;以及在上側包層上形成的例如p 型GaAs上側接觸層19。 圖15與圖9的不同之外在於在停止層13與下側剝離 層31之間設置第2緩衝層33,在停止層13與上侧剝離層 14之間設置第3緩衝層34。為了與第2及第3緩衝層33 及34區別’稱緩衝層12為第1緩衝層。 第2緩衝層33及第3緩衝層34都用形成。 圖15的層豐體藉由在基底丨丨上順序磊晶生長緩衝層 12第2剥離層、緩衝層33、停止層13、緩衝層34、 第1剝離層14、接觸層15、包層16、活性層17、包層18、 接觸層19得到。 、在形成圖丨5所示的層疊體後,與對第丨實施例所作的 =明同樣,形成侧溝槽2卜使第i剝離層14露出(圖 16 ) 〇 一蝕刻溝槽21的深度要至少使AlAs層14露出。在這 晨所示的圖中,例如,使深度達到停止層13的表面。 13927pifl 24 1330412 接著,用氫氟酸蝕刻除去第1剝離層14,剝離半導體 薄膜20 (圖17)。 接著,用氫氟酸钱刻除去第2剝離層31,使GaAs緩 衝層12露出(圖18)。當用氫氟酸蝕刻除去剝離層31時, 蝕刻液(氫氟酸)沿第2剝離層31從基底11的周圍向中 央浸透。 在上述第4實施例中也能得到與上述第3實施例同樣 的效果,另外,同樣的變形也是可能的。 此外,在第4實施例中,由於在設置第2緩衝層或者 第3緩衝層之後,設置停止層、第丨剝離層,能夠提高第 1剝離層及半導體薄膜層的品質,能夠使半導體薄膜的剝 離介面的狀態更好。另外,能夠得到更高品質的半導體元 件。 、 另外,在第4實施例中,雖然設置了第2剝離層31, 但是’如第1實施例那樣,也可以不設置第2剝離層M, 而在僅僅設置了第1剝離層14的結構中,在剝離層與 蝕刻停止層13之間設置緩衝層34。 第5實施例 在第i實施例中’最初形成圖卜斤示的層疊體,作也 可以代之以形成圖19所示的層疊體。 該層疊體具有:半導體基底,例如矽(Si)旯 41 . 在基底上形成的例如GaAs緩衝層12 ;在緩 ' 例如AlAs剝離層14 ;在剝離層上形成的例如曰上形成的 下側接觸層I5 ;在下側接觸層上形成例如,n型GaAs 13927pifl 25 1330412 的下側包層16 ;在下側包層上形成的例如p型AitGai tAs 活性層17;在活性層上形成的例如卩型AluGa^As上側包 層18 ;以及在上侧包層上形成的例如p型GaAs上側接觸 層19。 圖19與圖1的不同之處在於,使用矽(si)基底41 代替GaAs基底11和不設置停止層13。 圖19的層疊體藉由在基底41上順序蠢晶生長緩衝層 12、剝離層14、接觸層15、包層16、活性層17、包層18、 接觸層19得到。 如本實施例那樣,當在Si基底41上形成化合物半導 體的半導體薄膜時,為了降低半導體薄膜的缺陷密度,需 要形成比較厚的緩衝層12。 在形成圖19的層疊體後,與對第!實施例已經說明的 樣’形成餘刻溝槽21使剝離層μ露出(圖2〇)。 使钱刻溝槽21到GaAs緩衝層12的中途停止。 作為蝕刻液,使用能夠蝕刻半導體薄膜2 〇、A丨A s層 14、緩衝層Π的蝕刻液,例如使用磷酸雙氧水水溶液曰 酸+雙氧水+水)。 然後,例如用10%的氫氟酸蝕刻除去剝離層14,使 導體薄膜20從基底41分離(圖21)。 然後’用不則Si基底41的_液,例如使用硫酸 雙氧水水溶液,有選擇地蝕刻除去緩衝層12。 其結果是,得到表面平坦的Si基底41 (圖21)。 該Si基底41具有平坦的表面,能夠再利用。
13927piH 26 1330412 此外’在上述的例子中,如圖2〇所示,使蝕刻溝槽 21到緩衝層12的中途為止’在本實施例中,由於緩衝層 12比較厚’即使敍刻時間等的控制不能正確地進行,也能 夠使触刻的進行在緩衝層12的中途停止。 在第5實施例中’由於使用Si基底41,即使在基底 41上的半導體薄膜中設置蝕刻溝槽21,細分化成一個個半 導體薄膜區’蝕刻溝槽21也不會侵蝕Si基底41,在半導 體薄膜20剝離後’能夠得到平坦的Si基;底41。 此外’對第1及第2實施例(圖1至圖8)所述的幾 個變形’也能夠適用於其他的實施例。 例如,如對第1及第2實施例(圖1至圖8)所述的 那樣,即使在第3及第4實施例(圖9至圖18)中,基底 11也不限定於GaAs基底,只要是能夠有選擇地蝕刻 (AlxGa^J yini yp停止層13的基底’也可以是其他材料 的基底。 另外,如對第1、第2及第3實施例(圖i至圖14) 所述的那樣,即使在第4及第5實施例中(圖5至圖21 的實施例),也可以省略緩衝層12。 a此外還有,在上述各實施例中,作為剝離層14,使 的是用AlAs形成的剝離層,但剝離層14的材料,口 與構成半導體薄膜2G的層晶格匹配的材料只要用、= 成半導體薄膜2G的層ϋ刻速度低的似彳液進 的材料,也可以是其他的材料。 進心相刻
13927piH 27 例如 月㈣姻 AlpGal.PAS(1>p>0)代替 A1AS。 ^ Α θ '、严Ρ可取1 ^Ρ>0的範圍的值’也能夠把AlAs 〜為:T1.時 AlpGai-pAs(1&>。)的情況。 半導二ΐ二了選_的蝕亥4 ’需要使A1的組成比比構成 =Γ:Λ?下側包層16、活性層17、上側包層18 的AlGaAs的Α1的組成比高 導體薄膜20的下侧包層16 ^ AlzG〜As表不+ 料(對下側包層16,〜對;;=、上侧包層輯
18 ’内)時,必須滿足條件㈣Π ’㈣;對上側包層 z<P 進而,在圖9至圖i4;sra u 用Al、AS(1>q>0)=X8的實施例中’當 滿足條件: 、第2剝離層的組成時,必須 z< q 當第1剝離層的蝕刻時,為 分的:刻’希望至少滿足以下條件層的大部 進而,希望第2剝離層31的 望P<q。 的層厚。 旳層厚大於第1剝離層14 層31 :二望』,二第2剝離 1剝離層和第2剝離層__束。\的_,能夠使第 現對於上述各點,進行更詳細的說明。 13927pifl 28 1330412 在用AlGaAs構成剝離層14及31的情況下,ai的电 成比越大,使用氫氟酸作為第2_液得_㈣速度越 尚。因此,第1剝離層14的八1組成比P及第2剝離層31 的A1組成比q,只要滿足: p<q 就能夠使第2剝離層31的糊速度比第丨剝 的高。 另外,第1剝離層14位於被钮刻溝槽21分離成孤立 的島狀半導體薄膜20的下方,在多條溝槽21中被露出, 而第2剝離層31被蝕刻停止層13覆蓋,只不過在基底u 的邊緣部中露出。因此’在這種狀態下,在烟^及第 2剝離層14及31的情況下,氫氟酸必須浸透的第丨及第2 剝離層14及31的長度(沿姓刻進行方向的距離)以及 L2存在如下關係: L2>L1 這裏,假設第1及第2剝離層14及31的蝕刻速度為 S卜S2時’第1及第2剝離層14及31的餘刻所需的時間 分別為ΤΙ、T2 : T1=L1/S1 T2=L2/S2 如上所述,在L2>L1的情況下,成為S2>S1的條件, 即,如果選擇第2剝離層31的蝕刻速度比第丨剝離層14 高的條件,則能夠得到T1與T2大體相等的結果。如果能 夠使T1=T2 ’在用第2蝕刻液的半導體薄膜2〇的剝離步 13927pifl 29 1330412
驟中,不僅能夠剝離半導體薄膜2Q 能夠大體同時結束。換句話說,能夠—·=離層的除去也 束因第1剝離層Η的触刻除去導致的半H大體同時結 離和第2剝離層31的除去。 體/專膜20的剝 另外,如果使第2剝離層31比 第1剝離層14與第2剝離層31的材料相:層^厚,在 钱刻速度快。即,成為S2>S卜因此^離層的材料的 AlGaAs的A1組成比,使 以上說明的 p<q 與此情況相同,能夠使第W離層的 I1™ ^ ^^ —S2 λ^9 # 〇 去大體的剝離’也能夠使第2剝離層的除 大體同時、.4。換句話說,能夠―次進行、 結束因第1祕層14祕嫌去 〇 的剝離和第2剝離層31的除去。的牛*體,寻膜20 M 如上所述也可以用使4q互不相等的方式 以代替使第2娜層31的則組姐大於第i剝離層14 的A1的組成比。例如,也可以使ρ>(ϊ。 另外,如上所述’也可以用使第1剝離層14的厚度與 2剝離層31的厚度互不相等的方式以代替使第2剝離層 31的厚度比第1剝離層14的厚度厚。例如,也可以使第^ 到離層14的厚度比第2剝離層3i的厚度厚。在這種情況 13927pifl 30 丄^0412 下(使p>q和第!剝離層14的厚 的情況下),在第!剝離層14的钱刻時第3離層的厚度 的敍刻幾乎不進行,在使侧停 幻剝離層31 (在晶片整個面上對整個面露出 進二整個面:刻 行整個面_刻)後,能夠對第2剝離^ 3t2同時隹進 钱刻(在^ i = 31的整個面進仔 進行整個面的飾刻),個面路出的第2剝離層31同時 用(m上τ述各實施例中,作為_亭止層13,使用 x 1-x) yh-yP形成的姓刻停止芦。 的那:且在=於第1實施例(圖1;圖4)已經敍述了 U 4 Λ ίΐ至第4實施例(圖5至® 18) *,在基底 也τ 5彳MGaAS的晶格匹配的觀點出發, .Sy$0.52。更具體地說,例如希望是X=0、0.48 = y=〇·52 的 GMni-yP (0.48^00.52)。 仁疋/、要疋能夠與構成半導體薄膜2〇的層進行選擇 n蚀刻的材料,钱刻停止層13的材料也可以是其他的材 料。例如’能夠使用 InP、InGaAs、InA1As、InGaAsp 等 材料。 处進而,在第1及第3實施例中,藉由調整蝕刻時間, 也月夠在AlAs剝離層14的中途結束蝕刻,即,也能夠使 AlAs剝離層14僅僅在其厚度方向的一部分露出。 另外,在上述各實施例中,半導體薄膜20是作為LED 陣列使用的半導體薄膜,但是本發明不是限定於此,半導 體溥膜也能夠應用於在形成LED以外的各種元件和電路 13927pifl 31 1330412 中使用的情況。 發明的效果 【圖明Γ本發明’能夠有效地再利用基底。 杰了 = 不在本發明的第1實施例的製造方法中,形 成了丰導體桃的層疊結構狀態的概略局部剖面圖。 杰了 在本發明的第1實施例的製造方法中,形 成了溝槽的狀的概略局部剖面圖。 杰了在本發明的第1實施例的製造方法中,形 成了溝槽的狀態的概略局部斜視圖。 去發明的第1實施例的製造方法中,除 去了+導^膜的狀態的概略局部斜視圖。 成了 在本發明的第2實施例的製造方法中,形 成了 4*導魏·_概略 ^是表示在本發_第2實施躺製造^ 步驟中,,成了溝槽的狀態的概略局部剖面圖方法的道 去了在本發明的第2實施例的製造方法中,除 去了+導體_及_停止層的狀態的概略局 除 圖8是表示在本發明的笛?眘 圖。 導體薄膜,蝕刻停止層分離了的狀態的概略半 圖9是表示在本發明的第3實施例的製造方ς圖。 成了半導體薄膜的層疊結構的狀態的概略局形 圖10疋表示在本發明的第3實施例的製 θ 成了溝槽的狀態的概略局部剖面圖。 /中’形 32 ^927^ 生、s "疋表示在本發明的第3實施例的制士^ +導^膜剝離了的狀態的概略局部剖*圖法中,將 去心2停是的略 -τ Ξ - f 法中圖本ΓΓ的第3實施例的變形例的製造方 圖。、了似i停止層及剝離層的狀態的概略局部剖面 成了 辦物中,形 成了、發明的第4實施例的製造方法中,形 成了溝槽的狀態的概略局部剖面圖。 古甲开7 離了 5 的第4實施例的製造方法中,剝 V體溥膜的狀恕的概略局部剖面圖。 去了 表示在本發㈣第4實施綱製造方法中,除 部剖面圖緩衝層、以及_停止層雜態的概略局 成了 ^ I是表f在本發明的第5實施例的製造方法中,形 的Λ疊f構峨㈣概略局㈣面圖。 成了 Hi ㈣第5實施例的製造方法中,形 成了溝槽的狀態的概略局部剖面圖。 τ形 離了 ㈣縣翻料5實關㈣衫法中, 離了+導體薄膜的狀態的概略局部剖面圖。 $ι 13927pifl 33 1330412 圖22是表示在現有半導體裝置的製造方法的一道步 驟中的半導體裝置的狀態的概略局部剖面圖。 圖23是表示在現有的半導體裝置的製造方法中,蝕刻 了 Alo.7Gao.3As層的狀,¾、的概略局部剖面圖。 圖24是表示在現有的半導體裝置的製造方法中,用溝 槽分割了半導體薄膜的狀態的概略局部平面圖。 【主要元件符號說明】 11、 41、51 :基板 12、 33、34 :緩衝層 13 :钱刻停止層 14、24、31 :剝離層 15 :下側接觸層 16 :下側包層 17 :活性層 18 :上側包層 19 :上側接觸層 20 :半導體薄膜 21 :溝 52 : Alo.7Gao.3As 層 53 : GaAs 薄膜 55 :蝕刻溝區域 56 :剝離薄膜區域 R:半導體薄膜片所佔有的區域 Ra、Rb :長度 13927pifl 34 1330412
Gw ·見度 13927ρίΠ 35
Claims (1)
- 十、申請專利範圍: 1.一種層疊體,具備: 基底; 複合ί括述基底上形成的蝕刻停止層及第 1剝離層的 在於在上述複合層上形成的半導體薄膜,該層疊體的特徵 心:3 =與上述半導體薄膜相比難以用第! 心=联是與上述第1剝離層相比難以用苐2 2=i請專利範圍第1項所述的層疊體,其特徵在於: 上述蝕刻停止層在上述基底上形成; 上述第1剝離層在上述餘刻停止廣上形成;以及 上述半導體薄膜在上述第i剝離層上形成。 3·如申請專利範圍第1項所述的層疊體,其特徵在於: 上述第1剝離層在上述基底上形成; 上述蝕刻停止層在上述第1剝離層上形成;以及 上述半導體薄膜在上述蝕刻停止層上形成。 疊 4. 如申請專利範圍第1項至第3項中任一項所述的層 ’其特徵在於: 上述基底與上述蝕刻停止層相比是難以用第3蝕刻液 蝕刻的材料。 5. 如申请專利範圍第1項至第3項中任一項所述的層 13927pifl 36 1330412 疊體’其特徵在於: 上述基底是GaAs ; 上述第1剝離層是AlpGai-pAs (lgp^O);以及 停止層是(AlxGadyli^P 層(1^X20、lgy^O) 0 6. 如申請專利範圍第5項所述的層疊體,其特徵在於: 上述半導體薄膜的各層是AlzGai_zAs (Gz^O)。 7. 如申请專利範圍第6項所述的層疊體,其特徵在於: 對於上述半導體薄膜的各層的A1組成比z與上述第J 剝離層的A1的組成比p,z<p。 8. 如申晴專利範圍第6項所述的層疊體,其特徵在於: 上述第1剝離層是AlAs。 9. 如申請專利範圍第5項所述的層疊體,其特徵在於: 在上述停止層的組成(AUGak) yIni-yP中,χ=〇、〇 48 SyS0.52。 _ 10. 如申請專利範圍第2項所述的層疊體,其特徵在 於: 進一步具有在上述基底上形成的第2剝離層; 上述停止層在上述第2剝離層上形成;以及 上述第2剝離層是與上述基底相比容易用上述第 刻液蝕刻、而且也容易用上述第2蝕刻液蝕刻的層。 11. 如申請專利範圍第10項所述的層疊體,其特徵在 於· 上述基底是GaAs基底; 上述弟1剝離層是AlpGat.pAs ( 1 ; 13927pifl 37 丄现412 上述停止層是(AlxGai x) yIni_yI^ (1^χ^、i ^0);以及 > y 上述第2剝離層是AlqGai qAs (lgqg〇)。 於: 12.如申請專利範圍第11項所述的層疊體,其特徵在 於 上述半導體薄膜的各層是AlzGaAs ( 1 -z^。 π.如申請專利範圍第12項所述的層疊體其特徵在 半導體薄膜的各層的Α1Μ成比Z、第1剝離 S的A1組成比P、第2剝離層A1組成比q,z<p、z<q。 Μ·如申請專利範圍第11項所述的層疊體,其特徵在 於· 上述f 1剝離層的A1組成比ρ與上述第2剝離層Μ ,、且成比q互不相等。 於: 15.如申請專利範圍第u項所述的層疊體其特徵在 於: 相等f述第1剥離層的厚度與上述第2剝離層的厚度互不 I6.如申請糊範®第11賴賴層疊體,其特徵在 對於上it第1剝離層和上述第2剥離層,對於上述第 餘刻液上述第2剝離層的钱刻速度比上述第1剝離層 的餘刻速度大。 17.如申明專利範圍第16項所述的層疊體,其特徵在 38 1^30412 於: 對於上述第1剝離層的A1組成比p和上述第2剝離層 的A1組成比q,p < q。 18’如申凊專利範圍第11項所述的層疊體,其特徵在 於: 上述第1剝離層和上述第2剝離層是AlAs。 19·如申請專利範圍第16項或是第18項所述的層疊 體’其特徵在於: 上述第2剝離層的層厚比上述第1剝離層的層厚大。 20.如申請專利範圍第^項所述的層疊體,其特徵在 於: 在上述停止層的組成(AlxGai x) yIni yP中,是χ=〇、 0.48^y^〇,52 〇 21·如申請專利範圍第11項所述的層疊體,其特徵在 於: 進一步包括在上述基底上形成的第1緩衝層; 上述第2剝離層在上述第1緩衝層上形成; 進一步包括在上述第2剝離層上形成的第2緩衝層; 上述停止層在上述第2緩衝層上形成; 進一步包括在上述停止層上形成的第3緩衝層;以及 上述第1剝離層在上述第3緩衝層上形成。 22·如申請專利範圍第1項或是第2項所述的層疊體, 其特徵在於: 進一步具有在上述第1剝離層與上述蝕刻停止層之間 13927pifl 39 1330412 設置的緩衝層。 23,一種層疊體,它具有·· 基底; 在上述基底上形成的剝離層;以及 在上述剝離層上形成的半導體薄膜, 在於: 嘈疊體的特徵 上述基底與上述半導體薄膜及上 以用第1餘刻祕刻的材料;以及 ⑽層相比,是難 2蝕刻液蝕 上述基底與上述剝離層相比,是難 刻的材料。 用弟 .24·如申請專利範圍第23項所述的層疊體, 於 其特徵在 導體ίΪ基底是Sl基底,上述半導體薄膜是“ :25·如申請專利範圍第24項所述的層疊體,其特徵在 表二導體薄膜的各層的材料是用⑽一(泣。) .26·如巾請翻範㈣Μ摘制層㈣,其特徵在 系的半 於 於: 上述剝離層的材料是用AlpGai_pAs (lgp>0)表 材料。 -,…p — i-p…〜仏示的 27·如申請專利範圍第26項所述的層疊體,其特徵在 於 13927pifl 對於上述半導體薄膜的各層的A1組成比z和第2磊晶 層的A1組成比p,z < p。 28. 如申印專利範圍第%項所述的層疊體,其特徵在 於: 上述剝離層的材料是用AlAs表示的材料。 29. 如申請專利範圍第24項所述的層疊體,其特徵在 於: 上述第1基底與上述剥離層相接。 如申請專利範圍第1項、第2項、第3項、第10 項至第18項、第20項及第21項的任一項所述的層疊體, 其特徵在於: 上述半導體薄膜包括:下側接觸層、位於該下側接觸 層上的下側包層、位於該下側包層上的活性層、位於該活 性層上的上侧包層、位於該上侧包層上的上側接觸層。 .31.如申請專利範圍第3〇項所述的層疊體,其特徵在 於: 上述半導體薄膜藉由順序遙晶生長上述下側接觸層、 上述下側包層、上述活性層、上述上側包層及上述上側接 觸層而形成。 32.如申請專利範圍第丨項或是第2項所述的層疊體, 其特徵在於: 上述基底與上述蝕刻停止層相比難以用第3蝕刻液蝕 刻。 33.如申請專利範圍第1項或是第3項所述的層疊體, 13927pifl 1330412 其特徵在於: 上述基底與上述敍刻停止層相比難以用第3钱刻液餘 刻0 34.如申請專利範圍第丨項、第2項 項至第18項、第20項、第21焐芬钕…β ^ 10 一項所述的層疊體,其二:及423項至第29項的任 上述層疊體是構成半導體晶片的廣疊體。 35·-種半導财置㈣造方法純 具有下述步驟: 準備申請專利範圍第2項所述 :上述半導體薄膜上形成半導體元;二驟, 驟 =述第1_液在上述半導㈣财形成溝槽的步 用上述第2蝕刻液除去上述第】剝離層的步驟。 =種+導體裝置的製造方法’其特徵在於: 具有下述步驟: 利範圍第3項所述的侧的步驟; 導體薄膜上形成半導體元件的步驟; 驟 以及述第!_液在上述半導體薄膜中形成溝槽的步 上述第2侧液除去上述第1_層的步驟。 種半導财㈣料方法轉徵在於·· 具有下述步驟·· 準備申請專利範圍第32項所述的層疊體的步驟; 13927ρΐΠ 42 在上述ΐ導體薄膜上形成半導體元件的步驟; 用上述第液在上料導體薄财職溝槽的步 用上述第2餘刻液除去上述第1剝離層的步驟,以及 用第3⑽m除去上述停止層的步驟。^以及 38.-種半導體裝置的製造方法,其特徵在於: 具有下述步驟: 準備申請專利範圍第33項所述的層疊體的步驟; 在上述半導料膜上形辭導體元件的步驟; 用上述第1糊液在上述半導體薄膜中形成溝槽的步 用述第2勤丨液除去上述第1剝離層的步驟,以及 用第3勉刻液除去上述停止層的步驟。 39·一種半導體裝置的製造方法,其特徵在於: 具有下述步驟: -項:利範圍第1〇項至第18項及第20項中的任 項所述的層疊體的步驟; 在上述半導體薄膜上形成半導體元件的步驟; 用上.1#職在上述半導體薄财形成溝槽的步 用上述第2钱刻液除去上述第1剝離層的步驟,以及 a在除去上述第1剝離層的步驟後,除去上述第2剝離 層的步驟。 40.如申請專利範圍第39項所述的半導體裝置的製造 13927pifl 43 方法’其特徵在於: 第2 二離層:/:,而且,在除去上述 礼-種半導^ =具有除去上述停止層的步驟。 種4·賴$置的製造方法,其特徵在於·· 具有下述步驟: :備申請專利範圍第21項所述的層疊體的步驟; 在上述半導體_上形辭導體元件的步驟; 驟;上述第1射彳液在上料導體薄财形成溝槽的步 刻液除去上述第1剝離層的步驟;以及 剝離層,將上述第;的藉由除去上述第2 層從上述基底分層、上物止層及上述第2緩衝 4具2有一下種二體裝置的製造方法,其特徵在於: 層疊專利祀圍第23項至第29項的任-項所述的 在上述半導體_场成半導體树 驟;2述第1綱液在上述半導體薄膜中形成溝槽的步 體薄去上述剝離層,使上述半導 13927pifl 44
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003180676A JP4315744B2 (ja) | 2003-06-25 | 2003-06-25 | 積層体及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200503297A TW200503297A (en) | 2005-01-16 |
TWI330412B true TWI330412B (en) | 2010-09-11 |
Family
ID=34181600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW93116795A TWI330412B (en) | 2003-06-25 | 2004-06-11 | Method for manufacturing semiconductor device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4315744B2 (zh) |
CN (1) | CN1577905B (zh) |
TW (1) | TWI330412B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4518886B2 (ja) * | 2004-09-09 | 2010-08-04 | シャープ株式会社 | 半導体素子の製造方法 |
JP2008053250A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 半導体装置の製造方法 |
JP5171016B2 (ja) | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ |
JP2009260325A (ja) * | 2008-03-26 | 2009-11-05 | Univ Of Tokyo | 半導体基板、半導体基板の製造方法および半導体装置 |
IN2012DN03051A (zh) * | 2009-09-10 | 2015-07-31 | Univ Michigan | |
EP2521189A3 (en) * | 2011-04-29 | 2013-05-01 | Institute of Nuclear Energy Research Atomic Energy Council | Lift-off structure for substrate of a photoelectric device and the method thereof |
KR102009935B1 (ko) * | 2011-06-29 | 2019-08-12 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | 에피텍셜 리프트 오프 후의 웨이퍼의 재사용을 위한 희생 에칭 보호 층 |
TWI585990B (zh) * | 2011-08-26 | 2017-06-01 | 行政院原子能委員會核能研究所 | 用於光電元件之基板的剝離結構 |
WO2016017762A1 (ja) * | 2014-07-30 | 2016-02-04 | 日産化学工業株式会社 | フッ酸エッチング用樹脂薄膜形成用組成物およびフッ酸エッチング用樹脂薄膜 |
US10340187B2 (en) | 2015-03-18 | 2019-07-02 | The Regents Of The University Of Michigan | Strain relief epitaxial lift-off via pre-patterned mesas |
JP6836022B2 (ja) * | 2018-12-10 | 2021-02-24 | 株式会社フィルネックス | 半導体基板、半導体基板の製造方法及び半導体素子の製造方法 |
CN110600435A (zh) * | 2019-09-05 | 2019-12-20 | 方天琦 | 多层复合基板结构及其制备方法 |
CN118737811A (zh) | 2023-03-28 | 2024-10-01 | 冲电气工业株式会社 | 基板单元的制造方法和基板单元 |
CN117913017B (zh) * | 2024-01-19 | 2024-10-22 | 江苏宜兴德融科技有限公司 | 一种薄膜半导体芯片制备方法和薄膜半导体芯片制备结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4883561A (en) * | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
DE19632627A1 (de) * | 1996-08-13 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen eines Licht aussendenden und/oder empfangenden Halbleiterkörpers |
CN1142599C (zh) * | 2000-11-27 | 2004-03-17 | 国联光电科技股份有限公司 | 发光二极管及其制造方法 |
-
2003
- 2003-06-25 JP JP2003180676A patent/JP4315744B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-11 TW TW93116795A patent/TWI330412B/zh not_active IP Right Cessation
- 2004-06-25 CN CN 200410061801 patent/CN1577905B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1577905B (zh) | 2010-08-25 |
JP2005019590A (ja) | 2005-01-20 |
JP4315744B2 (ja) | 2009-08-19 |
CN1577905A (zh) | 2005-02-09 |
TW200503297A (en) | 2005-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI330412B (en) | Method for manufacturing semiconductor device | |
TWI304599B (en) | Semiconductor film manufacturing method and substrate manufacturing method | |
US8703521B2 (en) | Multijunction photovoltaic cell fabrication | |
US8367521B2 (en) | Manufacture of thin silicon-on-insulator (SOI) structures | |
TWI244774B (en) | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor | |
US20130000707A1 (en) | Multijunction Photovoltaic Cell Fabrication | |
EP0493503A1 (en) | Method of producing a thin silicon-on-insulator layer | |
AU2006276661A1 (en) | Method for manufacturing photoelectric conversion element and the photoelectric conversion element | |
EP2171758A1 (en) | Method for manufacturing light emitting device | |
JP5774712B2 (ja) | 半導体素子およびその製造方法 | |
JP5394091B2 (ja) | 半導体装置の製造方法 | |
US8330036B1 (en) | Method of fabrication and structure for multi-junction solar cell formed upon separable substrate | |
CN102956552A (zh) | 半导体器件的制备方法 | |
TW200302548A (en) | Method of bonding and transferring a material to form a semiconductor device | |
CN105874571B (zh) | 局部层转移的系统和方法 | |
JP2516316B2 (ja) | 3次元シリコン・ケイ化物構造 | |
JP2002015965A (ja) | 半導体基板の製造方法および半導体基板 | |
JPH06224404A (ja) | 集積回路装置の製造方法 | |
US5376229A (en) | Method of fabrication of adjacent coplanar semiconductor devices | |
JP4911883B2 (ja) | 光電変換素子の製造方法 | |
JP3755658B2 (ja) | Hbtの製造方法 | |
TW201349293A (zh) | 半導體元件的製造方法及該製造方法中所使用的磊晶基板與其半導體元件半成品 | |
JP2009105451A (ja) | 積層体及び半導体装置の製造方法 | |
JP3189055B2 (ja) | 化合物半導体装置用ウエハ及びその製造方法 | |
JP3554621B2 (ja) | 磁電変換素子とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |