CN116490984A - 用于制造半导体本体的方法和半导体装置 - Google Patents

用于制造半导体本体的方法和半导体装置 Download PDF

Info

Publication number
CN116490984A
CN116490984A CN202180074339.4A CN202180074339A CN116490984A CN 116490984 A CN116490984 A CN 116490984A CN 202180074339 A CN202180074339 A CN 202180074339A CN 116490984 A CN116490984 A CN 116490984A
Authority
CN
China
Prior art keywords
layer
porous
region
sequence
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180074339.4A
Other languages
English (en)
Inventor
亚德里恩·阿夫拉梅斯库
诺温·文马尔姆
彼得·施陶斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of CN116490984A publication Critical patent/CN116490984A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种用于制造半导体本体的方法，其中提供辅助载体。在所述辅助载体上产生层序列，其包括具有掺杂的半导体材料的第一层和在其上施加的第二层，所述第二层具有未掺杂的半导体材料。将层序列的第一层电化学地多孔化，其中孔隙度为至少20体积％。然后在经多孔化的第一层和第二层中构成台地结构并且产生具有至少一个平坦的第三层的功能性的层序列，所述第三层施加在设有台地结构的第二层上。至少一个平坦的第三层具有与第二层不同的晶格常数。

Description

用于制造半导体本体的方法和半导体装置
技术领域
本申请要求2020年10月30日的德国专利申请DE10 2020 128 680.5的优先权，其内容通过参引全部并入本文。
本发明涉及一种用于制造半导体本体、尤其光电子器件的方法。本发明还涉及一种半导体装置，尤其光电子器件。
背景技术
在制造半导体器件时，通常使用不同的或至少经变型的材料体系以产生所需的功能性。这些材料体系在此可以具有不同的晶格常数，即其晶格结构中的原子在相应的材料体系中具有不同的间距。除了晶格间距以外，电学特性也会发生变化。可以在以下地址https://de.wikipedia.org/wiki/III-V-Verbindungshalbleiter#/media/Datei:III-V-Halbleiter.png找到示出带隙和晶格常数之间的关系的已知的描述。示出了关于在纤锌矿以及闪锌矿结构中的晶格常数绘制的带隙。元素之间的线表示三元化合物。纤锌矿结晶具有2个晶格常数a和c，闪锌矿只有唯一的晶格常数。
在光电子器件中，在大于600nm的波长下发射的InGaN量子阱的生长，例如由于铟含量增加(超过30％)造成困难。其原因是晶格间距增大，所述晶格间距随着In份额增加而增加。这种富含InGaN的合金具有大的晶格。
当在GaN缓冲层上沉积这种材料时，不同的晶格常数通常会引起与位于其下方的GaN层的持续失配，这引起更高的缺陷密度和/或具有不同In浓度的相分离。
在具有更好温度稳定性和/或更高效率的InGaAIP器件的情况下，也出现类似的问题。在所述材料体系中，将对载体限界的势垒生长到多量子阱的两侧上以产生光，具有较大带隙的直接带隙的材料，会变得有利。然而，这种材料与GaAs衬底会有明显的晶格失配，并且不能以良好的结晶质量培养。
因此，一般而言，当需要高结晶质量时，难以生长与位于其下方的层具有高晶格常数失配的特定的化合物半导体。
为了避免或至少减少这些问题，例如使用非常厚的、逐渐适配的缓冲层、通过缺陷诱发引起的晶格松弛、小图案化和用电介质掩模的掩蔽。然而，例如，厚层或逐渐适配的缓冲层在一些应用中在其电学特性方面是不利的。此外，提高了生产耗费和制造条件的监控。
因此需要提出一种用于制造半导体器件的方法，其中可以减少上述问题。
发明内容
下面提出一种方法，其中蓝宝石衬底和作为器件的一部分的层之间的保持力减小。由此，由于材料体系不同导致的不同晶格常数影响不那么强。尤其，这样可以减小应变，由此即使在晶格常数低适配的情况下外延生长也是可能的。这通过借助于电化学剥离工艺改变各个层来实现。
为此，发明人提出了一种用于制造半导体本体的方法，该方法在第一步骤中设有：提供辅助载体。接着，在载体上沉积层序列，所述层序列包括具有掺杂的半导体材料、尤其III-V族半导体材料的第一层和在第一层上的具有未掺杂的半导体材料的第二层。在随后的步骤中，将第一层电化学多孔化，其中孔隙度为至少20体积％。
此外，发明人现在提出在第一经多孔化的第一层和第二层中可选地构成台地结构。然后在第二层上产生功能性的层序列。为此，功能性的层序列具有至少一个平坦的第三层，所述第三层施加在设有台地结构的第二层上，其中至少一个平坦的第三层包括不同于第二层的特定晶格常数。孔隙度也可以在50体积％和90体积％之间。
通过多孔化将间隙或空腔插入第一层的结构中。这些空腔可以实现补偿应变，而在这种情况下不会增加施加在经多孔化的层上的层中出现的缺陷的数量。换言之，通过多孔化可以补偿由于不同晶格常数引起的应变，使得不产生晶格效应。借助于可选的附加的台地结构还附加地增强了这种效应。在一些材料体系中，连带第一层的多孔化的台地结构化特别适用于补偿在晶格常数方面的较大差异。
在此背景下，晶格常数被理解为限定的材料体系中的晶胞的长度。在此，材料体系是统一的和不包含缺陷或晶格缺陷。也就是说，所述材料体系是无应变的。晶格常数是每个材料体系的特征变量，并且在无应变的材料体系方面也称作为特定晶格常数。因此，不同的材料体系可以具有不同的特定晶格常数，如上面的链接所示。因此，如果将具有不同晶格常数的材料体系放置在一起，则在这些体系的边界区域中形成应变，即晶格常数发生变化。这种变化随着距边界区域的间距增加而变得更小。此外，在晶格常数方面的差异太大的情况下可能出现空缺或缺陷。通过所提出的方法以及根据本发明的实施方案，可以有针对性地利用该效应。
在下文中，功能性的半导体层序列或功能性的半导体本体表示以下层序列，所述层序列结构化为使得其能够作为制成的器件承担电学功能。在这种情况下，功能性的半导体层序列可以被分割，其中每个单独元件于是具有期望的功能性。功能性的半导体层序列的示例是层序列，所述层序列例如具有适合于光发射的区域。另一示例是npn结，其具有晶体管功能。层序列还可以将多个功能相互组合。
辅助载体是由惰性材料制成的载体，其用作之后的方法尤其半导体材料的外延沉积的基础。辅助载体的材料例如是蓝宝石(Al2O3)，然而也是氮化硅或其他材料。适宜的可以是，所述材料针对在生产半导体器件时使用的各种蚀刻工艺是惰性的。在一些情况下，辅助载体保留在器件上并且成为所述器件的一部分；在这种情况下，辅助载体也简称为载体基板。在其他情况下，剥离在辅助载体上制造的器件(如下文进一步叙述)。
半导体材料通常被理解为未掺杂的化合物半导体材料，除非另有明确提及。在这种情况下，术语“未掺杂”表示：没有进行用另一种元素或材料的专门的、有意识的和有意的掺杂。在实践中总是存在的缺陷或杂质不属于本申请意义上的掺杂。化合物半导体材料是在晶体结构中产生的两种、三种或更多种元素的组合，使得形成能带结构并且使得得出的元素具有半导体电学特性。典型的化合物半导体是所谓的III-V族化合物半导体，其由第五主族的一种或多种元素和第三主族的一种或多种元素组成。化合物半导体材料的示例是GaAs、AlGaAs、GaN、AlGaN、InGaN、GaP、InGaP、AlGaP、AlInGaN、AlInGaP和此处提到的其他材料。
掺杂的半导体是引入有掺杂质的半导体材料。掺杂质根据期望掺杂在III-V族化合物半导体的情况下可以是用于n型掺杂的Si、Te、Se、Ge或Ge，和例如用于p型掺杂的Mg、Be或C。本申请中列举了其他掺杂质。在III-V族化合物半导体材料的外延沉积期间引入掺杂质，但也可以在事后通过各种方法进行掺杂。掺杂浓度比起始材料或基础材料的原子浓度低几个量级。例如，浓度处于1*1017掺杂原子/cm3至5*1021掺杂原子/cm3的范围中。
电化学分解或电化学蚀刻是借助电压和电流溶解半导体材料的工艺。由此可以溶解或蚀刻一层半导体材料。然而，这种工艺并非均匀地进行，而是不均匀地进行，例如由于位错或材料缺陷。这可以在合适的参数选择例如施加的电压和掺杂质的浓度以及要蚀刻的半导体材料的情况下来利用。因此，例如，可以实现要蚀刻的材料的不同速度和孔隙度。因此，术语“电化学多孔化”被理解为电化学工艺，该电化学工艺选择性地将材料从本体内析出，使得留下多孔或海绵状的结构。经多孔化的半导体本体或半导体层因此产生类似于雪旺氏体或骨骼的网状框架结构，其具有足够的稳定性同时具有低的质量或材料体积。
层可以经受选择性多孔化工艺，其中在该工艺之前施加结构化的掩模。通过所述掩模，减少或防止由于所谓的遮挡在该层的区域中产生的电流流动，使得在其上设置有掩模的区域中不发生多孔化或仅发生非常少的多孔化。相应地，未多孔化的半导体本体不显示网状或海绵状结构，尽管它仍然可能具有各种缺陷或晶格缺陷。此外，在一些实施方案中，在边界区域中会产生如下效应，其中本身未多孔化的区域的一个部段显示出低程度的多孔化，尤其在这样的区域的边缘处，其中所谓的孔隙度(进一步参见下文)随着与边缘的间距增加而减小。
在未多孔化的区域的情况下，在电化学蚀刻工艺期间将电解质引入到被遮挡的区域之下变得困难或同样被阻止，使得那里不会形成另外的蚀刻通道，或者现有通道不会被电解质扩宽。因此，在被遮挡的区域之下去除率变得明显更低，使得材料在那里明显更少地多孔化直至根本不多孔化。
术语“孔隙度”描述了材料体积与层的总体积的比值。因此，在30％的范围中的孔隙度表示：与原始体积相比，30％的材料已被去除。在孔隙度为90％的情况下，90％的材料通过电化学沉积工艺析出并且仅剩下10％的材料。
在制造功能性的半导体层序列之后，在一些方面提出，将功能性的层序列从第一层剥离，其中第二层可选地保留在功能性的层序列上。替选地，功能性的层序列也可以这样从辅助载体剥离，使得经多孔化的第一层保留在功能性的半导体层序列上并且可以可选地用作为用于电磁辐射的耦合输出结构。在这样的实施方案中，经多孔化的第一层也可以被进一步处理。例如，接触区域可以施加在所述第一层上。
在一些方面，构成台地结构，其方式为在第一步骤中将结构化的掩模施加在第二层上。接着，蚀刻第二层和经多孔化的第一层以构成凹陷部。在一些示例中，这些凹陷部构成为经多孔化的第一层中的沟槽。
在一些方面，在多孔化第一层之后形成台地结构。然而，根据所使用的材料体系，也可能在电化学多孔化的步骤之前构成台地结构。
另一方面涉及第一层的设计方案。在一些实施方案中，以子步骤施加第一层，其中在第一子步骤之后中断施加并且沉积薄的分离层，尤其未掺杂的分离层。接着，继续第一层的外延沉积。由此，第一层被划分成朝向载体的区域和背离载体的区域。在一些方面，掺杂度在第一层的区域之间在此也是不同的，或者用于分离层的其他材料体系也是可能的。不同的孔隙度可以通过产生具有分区域不同程度的掺杂的第一层和/或薄的分离层实现。由此，孔隙度既可以针对整个晶片进行适配，也可以局部适配于用于生长其他层的需求。
另一方面涉及在第一层中制造另外的结构。一方面，产生层序列的步骤包括产生未多孔化的区域。这通过以下方式进行，其中，将结构化的掩模施加到层序列的第二层上以在结构化的掩模下方产生不要多孔化的区域并且接着在第一层的电化学多孔化之后去除结构化的掩模。由此，第一层的区域保留在“被遮挡的”区域下方，即所述第一层的区域没有被多孔化或仅在很小程度上被多孔化。这些区域现在显示出不同的机械和电气特性。因此，未多孔化或仅轻微多孔化的区域会在涂覆第三层时在所述第三层中产生应变。在一些方面，这被利用来形成例如发射具有不同波长的光的有源区域。
因此，功能性的层序列可以构成为具有用于在多孔化的区域之上构成为发射第一波长的光的有源区域和用于在未多孔化的区域之上发射第二波长的光的有源区域。不同的波长尤其通过由在多孔化的或未多孔化的区域之上的不同晶格常数造成的应变引起。
在一些方面可能适宜的是，将结构化的掩模中的尺寸选择得略大于结构化的掩模下方的第一层的未被多孔化的一个区域或多个区域。在电化学工艺中，掩模的遮挡防止或减少电流沿着第一层中的该区域和在该区域下方的流动。由此，第一层的材料保持基本上完好。掩模的略大的尺寸也补偿了可能存在的轻微的欠蚀刻
在一些方面，台地结构可以在上述选择性多孔化之前或之后执行。由此也可以至少部分地控制多孔化。因此，可以提出结构化的掩模和台地结构化构成的组合，使得在各个方法步骤之后产生如下结构，在所述结构中第一层的多孔化的区域和未多孔化的区域通过沟槽分离地交替。
在一些实施方案中，凹陷部，尤其呈沟槽形式的凹陷部，具有在5nm至500nm的范围中的宽度，尤其20nm至300nm的范围中并且更尤其小于200nm的宽度。在这种情况下，沟槽可以延伸直至辅助载体，但也可以在所述辅助载体之前终止，或者如果在第一层中存在分离层，则所述沟槽可以在那里终止。
为了能够吸收由于晶格常数方面的差异而引起的可能的应变，一方面构成为沟槽和凹陷部的台地结构不应太大。上述值在实验中证实为合适的。然而，台地结构之间的间距也不应太大，以便可以补偿由沟槽或凹陷部引起的应变。作为2个相邻的台地结构之间的间距提出400nm至4μm的范围，尤其800nm至2.5μm的范围和尤其小于2μm的范围。在一些方面，可以限定台地结构的宽度与2个台地结构之间的间距之间的比值。该比值可以在4至15的范围中，尤其在8至12的范围中，并且尤其处于9.5至10.5的范围中。
另一方面涉及晶格常数的偏差，尤其在形成功能性的层序列的一部分的第二层和第三层之间的晶格常数的偏差。平坦的第三层的晶格常数可以与第二层的晶格常数偏差最多20％，尤其在大约0.4％至3％的范围中，尤其在0.5％至2.7％的范围中。基于GaN或GaAs的材料可以用作为不同层的材料，这些材料又可以用Si、C、Ge或还有Mg掺杂。功能性的层序列的第三层尤其可以包括含铟层。该层也可以构成为超晶格或者就其而言可以包括层序列。在这种情况下，铟份额可以在0.0001％至25％的范围中，例如在2％至20％的范围中。该层也可以构成为超晶格或者就其而言可以包括层序列。第二半导体层序列的后续层，尤其这些对光学功能有贡献的层，可以具有至少20％、尤其至少40％并且尤其在30％至60％的范围中的铟含量。在一些实施方案中，铟含量还可为高达100％。上面列出了替选的基础材料。掺杂可以在外延沉积期间进行。这也允许连续适配掺杂浓度。
在一个实施例中，第二层具有未掺杂的GaN并且平坦的第三层具有含铟材料，例如InGaN。铟份额，第一层由掺杂的GaN形成，其中掺杂浓度在1*1017原子/cm3至5*1021原子/cm3的范围中。
发明人已经认识到晶体结构的取向，尤其在台地结构化的情况下，是进一步降低缺陷密度和在沉积和生长过程期间获得光滑表面的相关因素。因此，在一些方面提出，在具有纤锌矿结构的材料中将聚结面定向为使得所述聚结面垂直于a轴[1120]。
另一方面涉及功能性的层序列的不同设计方案。在一些实施方案中，外延产生功能性的层序列包括产生多量子阱结构。多量子阱结构构成用于发射一种波长的光。在这种情况下，多量子阱结构可以在至少一个台地结构上延伸。在一些方面，多量子阱结构既在第一层的经多孔化的区域之上也在未多孔化的区域之上延伸。由此，由于存在的应变，在第一层中的相应的区域之上的多量子阱结构中产生不同的能带分布。这被实现，因为晶格常数因应变而局部改变，使得生长材料的化学计量组成在生长过程期间发生变化，由此带隙又发生改变。这种效应例如在含铟的材料体系的情况下可以被利用，因为Ga/In的比值随着晶格常数升高朝铟的方向从而朝较长波长的方向移动。由此可以产生不同波长的光。
发明人已经认识到，与明显的推测相反，在第三层沉积在台地结构化的第二层上时，第三层的材料刚好没有或仅非常少量地进入沟槽。尤其，第三层的材料不会填充这些沟槽，而是形成跨越沟槽的桥，使得留下空腔。同时，台地结构与经多孔化的第一层组合，补偿由于晶格常数变化引起的应变。
另一方面涉及半导体装置或半导体本体。在一些方面，所述半导体装置或半导体本体包括辅助载体和具有第一层和施加在其上的第二层的层序列，第一层具有掺杂的半导体材料。所述半导体装置或半导体本体具有未掺杂的半导体材料，其中第一层包括至少一个经多孔化的区域，所述经多孔化的区域的孔隙度为至少20体积％。此外，在第一层和第二层中引入由多个凹陷部组成的台地结构。具有至少一个平坦的第三层的功能性的层序列被施加到设有台地结构的第二层上，其中至少一个平坦的第三层具有与第二层不同的晶格常数。
通过将引入的台地结构与经多孔化的第一层组合，减少或甚至防止平坦的第三层中的应变。由此，也可以使用具有不同晶格常数的材料体系，其中多孔化可实现第三层以及功能性的层序列的松弛。
在一些方面，凹陷部或沟槽的宽度小于200nm，两个凹陷部之间的间距小于2000nm。沟槽的其他尺寸和沟槽之间的间距在上文给出。在一些实例中，凹陷部的宽度是两个相邻的凹陷部之间的间距的大约1/5至1/20。
在一些其他方面，第一层并不连续地多孔化。相反，可以设有至少一个未多孔化的区域，所述区域至少部分地被经多孔化的区域包围。由此，不同的应用是可能的。例如，至少一个未多孔化的区域可以构成用于之后安置在其上的功能性的半导体本体的保持结构。同样，未多孔化的区域可以用于在其他层中局部针对性地引入应变，从而实现带隙变化或电特性变化。
在此可以提出，至少一个未多孔化的区域由形成台地结构的沟槽与经多孔化的区域分离。
另一方面涉及功能性的层序列的设计方案。因此，在一些实施方案中，功能性的层序列构成具有施加在第三层上的多量子阱结构。在一些方面，多量子阱结构的位于第一层的经多孔化的区域之上的第一区域构成用于发射第一波长的光，并且多量子阱结构的位于第一层的未多孔化的区域之上的第二区域构成用于发射较短的第二波长的光。
在一些其他方面，第一层可以包括具有第一孔隙度的第一子区域和由分离层分离的、具有第二孔隙度的第二子区域。由此可以实现各种应用，所述应用例如需要局部分离的不同晶格常数。第三层中的缺陷密度也可以通过附加的分离层进一步降低。
在一个实施方案中，第一层包括n型掺杂而第二层是未掺杂的，其中第一层和第二层具有相同的基础材料。例如，第二层可以包括未掺杂的GaN层并且第三层可以用InGaN形成，其中铟份额在从0.0001％至25％、尤其小于15％的范围中。第三层也可以构成为超晶格或者就其而言可以包括层序列。第二半导体层序列的后续层，尤其对光学功能有贡献的这些层，可以具有至少20％、尤其至少40％和尤其在30％至60％的范围中的铟含量。在某些实施方案中，也可以使用100％的铟份额，尤其在铟层非常薄地构成的情况下如此。在外延生长过程期间由于应变出现晶格常数的局部变化，使得在生长过程期间生长的材料的化学计量组成发生变化。由此，生长的材料体系中的铟份额例如可以局部变化，从而改变带隙。由此可以产生在运行中产生不同波长的光的区域。
附图说明
参照结合附图详细描述的不同实施方式和示例，根据所提出原理的其他方面和实施方式变得清楚。在附图中示出：
图1和2示出实现所提出的原理的一些方面的用于制造功能性的半导体本体的方法的多个步骤；
图3A和3B示出根据提出的原理的另一实施例的一些方面；
图4和5示出具有用于制造功能性的半导体本体的多个方法步骤的另一个实施例，所述方法步骤实现所提出的原理的一些方面；
图6示出用于具有纤锌矿结构的材料体系的可能的台地结构的设计方案；
图7示出用于具有纤锌矿结构的材料体系的可能的台地结构的另一个设计方案；
图8示出具有用于制造功能性的半导体本体的一些方法步骤的另一个实施例，其实现所提出的原理的一些方面；
图9示出可借助根据图8的方法制造的光电子器件的发射面的两个俯视图。
具体实施方式
以下实施方式和示例示出根据所提出的原理的各个方面及其组合。实施方式和示例并不总是合乎比例的。同样，可以放大或缩小地示出各个元件，以强调个别方面。不言而喻，图中所示的实施方式和示例的各个方面和特征可以容易地相互组合，而不会由此损害根据本发明的原理。一些方面具有规则的结构或形状。要注意的是，在实践中可能会出现与理想形状的轻微偏差，但并不违背创造性的构思。
此外，个别的附图、特征和方面不一定以正确的大小示出，并且各个元件之间的比例原则上也不必是正确的。一些方面和特征通过将其放大示出的方式来突出。然而，诸如“上方”、“之上”、“下方”、“之下”、“更大”、“更小”等术语相对于图中的元素被正确地示出。因此可以根据图示推导出元件之间的这种关系。
发明人已经认识到，准确限定的含GaN的层的部分电化学分解(此处称为多孔化)引起GaN外延堆叠对于外延衬底(蓝宝石或还有Si、GaN)或也对于其他尚未生长的层的保持力的大幅降低。在这种情况下，非常均匀的孔(在20nm到100nm的范围中)——均匀分布地——被蚀刻到特定的GaN层中。“多孔化”的选择性可以通过GaN层的高n型掺杂(Si)来实现。这意味着，只有足够高掺杂的层才被多孔化。除了粘附力降低之外，还实现了改善的松弛。这意味着，通过多孔化也降低了经多孔化的层与还有要生长的其他层之间的力。因此，在晶格常数不同的情况下，要生长的层中的应变通过多孔化大幅降低，使得所述要生长的层可以基本上无晶格缺陷地生长。这种效应可以通过如下方式被利用，一方面交替地制造经多孔化的区域和未多孔化的区域，从而产生局部应变。另一方面，所述效应也可以增强应变补偿，其方式为：引入具有沟槽的附加的台地结构，所述沟槽在过度生长时会松弛，从而有助于减少由于不同晶格常数引起的应变。
由于在这样生长的层中有不同的晶格常数，在外延沉积含铟的材料时，根据存在的应变和从而不同的晶格常数，铟份额以不同的化学计量组成放入。通过现在局部改变材料体系中的铟份额来改变带隙。除了铟之外，这种效应也可以借助Al或另一种材料来实现，这种材料根据晶格常数以化学计量改变的方式来放入，从而引起带隙的变化。
由于经由在GaN外延层堆叠中的竖直的穿透材料位错(Durchstoffversetzung)在整个表面之上进行化学蚀刻侵蚀，因此可以在整个晶片之上进行“多孔化”。在这种情况下，要多孔化的层可以被掩埋在另外的GaN层或其他材料层下方。
对此替代地，可以通过在“多孔化”中部分钝化表面来进行横向选择性蚀刻侵蚀。由于施加的掩模，在施加掩模的表面区域之下的要多孔化的第一层中的被掩埋的区域横向上在平面中不被多孔化或仅轻微地被多孔化，或蚀刻，使得所述被掩埋的区域在接下来的工艺步骤中具有不同的化学和机械特性。可选地，附加的第二层可以插入到要多孔化的第一层和形成半导体器件的其他层之间，使得所述附加的层可以在另外的工艺步骤中用作为机械断裂部位。以这种方式，视应用和设计而定，不同区域可以在横向上或在竖直上具有不同的孔隙度。
图1和2示出根据所提出的原理的用于制造半导体本体的方法的示例性的第一设计方案，其中晶格应变降低并且可以借助于多孔的分离层特别简单地从载体去除半导体本体。
为此，在第一步骤S1中提供载体衬底1作为辅助载体。在本实施例中，载体衬底是蓝宝石载体衬底，但是也可以使用具有不同材料体系的载体衬底。例如，基于硅、亚硝酸硅或如所示的基于蓝宝石的载体衬底是可能的。在这种情况下，辅助载体尤其也根据之后使用的材料体系选择。
在下一步骤S2中，在辅助载体1上施加层序列4的第一层2。所述第一层2在辅助载体1的衬底上的外延沉积期间还设有掺杂质。该层的厚度在500nm和3μm之间的范围中，例如为1.5μm。GaN或AlInGaP或作为另外的材料体系的AlGaAs可以用作材料，后者用于制造红色LED。在本实施例中，作为第一层的材料使用GaN，其以硅Si为掺杂质外延沉积在辅助载体1上。在这种情况下，硅原子的掺杂浓度在10×1019原子/cm3的范围中。附加地，在外延生长GaN层2之前，也可以在辅助载体1的材料上施加一个或多个在小于10nm直至100nm的范围中的薄的缓冲层。缓冲层在步骤S2中没有额外示出，但是可以用于辅助载体1的进一步平坦化。此外，根据所使用的材料体系，附加的缓冲层还用作蚀刻停止或晶格适配结构，或也用作为后续电化学剥离工艺的电流扩散层。
在随后的步骤S3中，将未掺杂的GaN层3施加到掺杂的、外延沉积的GaN层2上。替选地，如果层2由掺杂的AlGaAs或AlInGaP组成，则也可以使用AlInGaP。例如，层3的厚度为100nm(20nm至150nm的范围)并且在其尺寸方面明显薄于掺杂的GaN层2地构成。由此，层3与所述掺杂的GaN层相比，也具有不同的机械、化学和电气特性。未掺杂的GaN层3以及掺杂的GaN层2一起形成层序列4。
在步骤S4中，这样制造的晶片现在经受电化学剥离工艺。这也称为多孔化工艺或孔隙化工艺。为此，对形成的晶片结构和层序列4施加电压，使得电流流过未掺杂的GaN层3以及掺杂的GaN层2。电流引起掺杂的GaN层部分化学分解。该工艺称为多孔化。在这种情况下，通过电化学工艺在掺杂的GaN层2中均匀地蚀刻出尺寸在几十nm到100nm范围中的孔隙。已经发现，孔隙的分布基本上是均匀的并且主要垂直于蓝宝石表面。蚀刻速率以及孔隙尺寸和与之相关的材料去除取决于在电化学工艺期间施加的电压、电流，所使用的电解质以及在GaN层2中的掺杂原子的浓度。在这种情况下应注意，未掺杂的GaN层3原则上也受电化学工艺侵蚀。在这两层中进行材料去除，因为这两层不是电绝缘的。然而，未掺杂的GaN层的电导率明显较低，使得通过在层2中掺杂硅实现在多孔化工艺期间的选择性。
换言之，与在未掺杂的GaN层3中的情况相比，掺杂的GaN层2在电化学工艺期间被明显更强地侵蚀、蚀刻和从而材料被析出。由于在本示例中在多孔化期间在晶片的整个面上引入电流，所以层堆叠4中的电化学工艺遍及整个表面地进行。因此，在步骤S4中这样多孔化的层2a被掩埋在未掺杂的GaN层3之下。
在这种情况下通过多孔化去除的材料量可以通过持续时间和上述参数设定。为了确保以后通过激光剥离或其他机械方法的良好的剥离，发明人提出至少20体积％的孔隙度。在这种情况下已发现，直至约90体积％到95体积％的孔隙度，剩余材料的机械稳定性仍足以实现另外的制造步骤。然而，由于大幅材料去除，载体1与经多孔化的GaN层2a之间或所述载体与未掺杂的GaN层3之间的粘附力大幅降低。因此，就此而言，40体积％和90体积％之间的孔隙度被视为合适的。
在层序列4的第一层2的多孔化之后，可以进一步处理这样制造的晶片，以便将所述晶片预备好施加具有不同晶格常数的其他层。为此目的，在步骤S5中将结构化的掩模施加到未掺杂的GaN层3上。在实施例中，结构化的掩模在俯视图中构成为多个条带。条带宽度与两个相邻条带的间距之比在此为大约10。在本实施方案中，两个条带的间距在1μm至2μm的范围中。这样的间距和大约100nm至200nm的宽度仍然可以用当前技术以光刻方式制造。
接着，在步骤S6中进行选择性蚀刻工艺，其中穿过未掺杂的GaN层和经多孔化的层蚀刻直至刚好在辅助载体之前。以这种方式，产生具有窄而深的沟槽的台地结构。沟槽的深宽比在5至14的范围中，并且尤其在10的范围中。这样制造的结构通过与台地结构化的经多孔化的层组合，提供了特别的特性，即所述结构可以吸收因不适配的晶格常数引起的应变。换言之，该层也适合于与晶格常数不同的材料体系一起过度生长(überwachsen)，而不会在所述层中产生应变，并且由此在晶体结构中不产生缺陷。相反，台地结构化的经多孔化的层2a发生应变，使得由此就其而言可以在没有较大应变的情况下生长另一层。由此，可以在没有较大缺陷的情况下并且基本上平坦地制造在台地结构化的经多孔化的层上生长的层，并且因此该层可以用作为用于功能性的半导体本体或功能性的半导体层序列的基础层。
图2中的步骤S7的示图示出了生长n型掺杂的含铟的层10，例如InGaN层，其晶格常数大于层序列4的晶格常数。通过n型掺杂的InGaN层10的生长过程在层序列4中产生应变，所述应变由层序列4中的经多孔化的区域2a以及台地结构补偿。由此，InGaN层10基本上没有错误和缺陷地生长。附加地，在生长过程期间形成跨越沟槽20的材料桥。因此换言之，层10的材料InGaN仅略微生长到基本上在未掺杂的GaN层3的表面区域中的沟槽20中，但不填满这些沟槽。
由此如在步骤S7中所示的那样产生空腔，所述空腔可以吸收在层序列4中的晶体应变。通过改变遍及层2c的孔隙度或其他光刻或外延措施，可以实现层序列4中的较大的松弛度(Relaxationsgrad)，使得层10中的缺陷密度保持得低。在生长工艺之后，生长的层10因此具有基本上平坦的和无缺陷的表面，使得功能性的半导体的其他层或功能性的层序列6可以高质量地沉积在该表面上。步骤S8示出了这种层序列6的制造，其中该层在生长工艺期间被n型掺杂。
在该n型掺杂的层10上沉积另外的层11和12。层11形成多量子阱，用于发射限定的波长的光。层12由p型掺杂的GaN或p型掺杂的AlInGaP层形成。在这种情况下，GaN层的使用可特别简单地实施。然而，替选地，也可以形成层组合，例如由p型掺杂的InGaN/AlGaN/GaN层构成的层组合。层序列6由此形成器件，所述器件在运行中被电流穿流，产生限定的波长的光。所述波长由多量子阱的能带结构给定，这又取决于位于下方的层10中的可能的应变。由于低缺陷密度和基本上平坦的表面，在本示例中多量子阱的缺陷密度也是低的，使得可以实现高辐射复合率。
在步骤S9中，现在将这样制造的一个或多个器件从辅助载体1施加到最终载体衬底5上。为此目的，最终载体衬底5覆盖有金属化层70，所述金属化层形成用于与功能性的层序列6接触的p触点。p型掺杂的层12借助于焊料固定在金属化层70上。然后借助于激光剥离或其他方法去除辅助载体1。通过对区域2a多孔化，在此情况下极大地降低辅助载体1与经多孔化的区域2a之间的粘附力。由此，对激光剥离法所需的能量输入变得更低，使得在表面中仅形成轻微损伤。
在另外的方法步骤S10中，可以去除层序列4的在激光剥离之后留下的结构，使得平坦的层10露出。将另一经金属化的接触区域7施加到所述平坦的层上，使得产生的器件现在构成为垂直的发光二极管。该结构对于在步骤S10中的单个二极管作为结果示出。
替选地，台地结构化的和经多孔化的层2a也可以保留在器件上并且既用于电接触又用作为耦合输出结构。这样的实施例在图2的步骤S10’中示出。在此情况下，金属触点7a沉积在经多孔化的区域2a上。由于经多孔化的区域以及位于其下方的层3是导电的，所以在本示例中也实现穿过不同层2a、3、10和12的电流，使得发生载流子在多量子阱11中的复合。此外，经多孔化的区域2a用作耦合输出结构，由于所述经多孔化的区域在层3和空气介质之间形成折射率过渡。因此在本实施例中可以省去层10的附加的粗糙化或另外的耦合输出结构和措施。
视应用情况而定，所提出的原理的不同变型形式，即层序列的第一层的多孔化是可能的。
图3A示出这样的示例，其中提出不同掺杂的区域以产生不同的孔隙度。图3A在此示出半导体器件的制造过程的第一步骤的结果。在这种情况下，第一层2沉积在辅助载体1上，所述第一层包括与辅助载体1相邻的区域2’以及区域2”。区域2’和2”通过薄的分离层3b彼此分离。分离层3b一方面用作期望断裂部位并且包括AlGaInN或氮化硅、SiN，后者例如作为单层。此外，层3b将不同的掺杂浓度彼此分离。因此，区域2’和2”的掺杂程度不同，使得在随后的电化学工艺期间也实现不同的孔隙度。在本实施例中，区域2’中的掺杂被选择为明显高于区域2”中的掺杂。由此，在电化学工艺期间，在区域2’中与在区域2”中相比，将材料去除和分解得明显更多，所述区域2”靠近未掺杂的GaN层3。
这样制造的结构例如特别适合作为耦合输出结构。在构成配置用于发光的功能性的半导体本体之后，将辅助载体与材料2’和分离层3b分离。为此，还可以在另外的步骤中去除期望断裂部位3b，使得仅第一层的经多孔化的区域2”保留在器件上。所述经多孔化的层的孔隙度选择为，使得层2”用作为耦合输出结构，因为其孔隙结构形成合适的折射率突变。因此无需借助于KOH或其他措施事后进行粗糙化。
在图3B中示出台地结构化之后的图3A的结构，如其例如在图1的先前的示例中在步骤S5和S6中已执行的那样。蚀刻工艺已经穿透这两个部分区域2’和2”以及穿过薄的分离层3b并且延伸直至刚好在辅助载体1之前。这样制造的结构可以如同在先前的示例中用不同晶格常数的另一种材料体系过度生长，而在所述结构中不产生应变和缺陷。
图4和5示出所提出的原理的另一设计方案的不同步骤，其中在构成台地结构之前执行层序列4的附加措施和结构化。由此可以实现更多的应用。
步骤S1和S2与图1或2的实施例中的步骤相同。因此，在提供辅助载体1之后，再次外延生长掺杂的GaN层2。此外现在在掺杂的GaN层2上沉积薄的期望断裂或分离层3a。所述期望断裂或分离层例如可以由AlGaInN或者也可以由本征氮化硅、例如单层SiN形成，并且在本实施例中同样在整个晶片之上延伸。未掺杂的GaN层3又外延地施加在薄的期望断裂层3a之上。载体衬底1上的所产生的层序列4在图4中在步骤S3中示出。
在步骤S3中，现在在未掺杂的GaN层3上还将结构化的掩模8示例性地施加到2个部位上。掩模8对于随后的电化学多孔化步骤是化学惰性的并且例如被列为硬掩模。如在步骤S4中所示，在施加结构化的掩模8之后，执行电化学多孔化。然而，在这种情况下，掩模8的结构作用为遮蔽部，使得在第一层2a中的掩模8之下的区域刚好不被多孔化或蚀刻，而是保留为未多孔化的区域2b。在图4的步骤S3和S4的示例中，这些是几μm宽的2个区域，并且在俯视图中基本上形成正方形。然而，也可以设为其他尺寸和或不同数量的这种区域。形状同样可以设计得不同，例如设计成多边形或者也设计成圆形或矩形。
这种选择性多孔化的背景是以下实际情况，即由于掩模8的隔离特性在很大程度上阻止通过层3、层3a和第一层2的电流流动。换言之，电流总是寻找电阻最小的路径(从而如果比电阻率恒定，则通常路径最短)并且因此不会在电化学工艺期间在被掩模8覆盖或遮挡的区域之下流动。由此，由于电流流动主要在第一层的未被遮挡的区域中进行多孔化，使得在那里形成经多孔化的区域2c。同样，在电化学蚀刻工艺期间电解质侵入到被遮挡的区域之下变得困难或同样被阻止，使得那里不会形成另外的蚀刻通道，或者现有通道不会被电解质扩宽。
掩模8的尺寸适配于之后的未多孔化的区域2b的尺寸。尽管掩模下方的表面电阻更大并且那里的电流明显更小，但在边缘区域中在小范围内发生轻微的欠蚀刻。由于在电化学多孔化期间的欠蚀刻适宜的是，抗蚀剂掩模8的尺寸应当设计得比随后的未多孔化的区域的尺寸略大。由此，补偿在掩模下方和从而在被遮挡的区域中的轻微的欠蚀刻。对于氮化物，这种欠蚀刻可以在200nm至大约800nm的范围中，对于基于GaAs或GaP的材料，欠蚀刻也可以大于1000nm。必须相应地选择尺寸和横向延伸。
在随后的工艺步骤S5中，掩模8再次被去除，替代于此将掩模8a施加到层3的表面上以产生台地结构。掩模构成为，使得未多孔化的区域2b的部分被掩模结构覆盖。仅在层2的经多孔化的区域和未多孔化的区域之间的边缘处在掩模中设有留空部。另外，在剩余的经修改的区域2c之上还设置掩模结构，所述掩模结构以周期间距具有凹口。由此实现掩模结构8a，借助于该掩模结构可以蚀刻在先前的示例中描述的台地结构。
图5的工艺步骤S6示出在这种选择性蚀刻工艺之后的结果，其中沟槽20以规则的间距被蚀刻到层序列4中。特别地，在这种情况下，两个沟槽20分别与未多孔化的区域相邻地设置，使得每个沟槽20将经多孔化的区域2c与未多孔化的区域2b分离。
随后，将AlInGaN层10施加到这样制造的结构上。如在先前的示例中，所述AlInGaN层根据器件的应用情况和期望的设计也是p型掺杂或n型掺杂或未掺杂的。通过附加的台地结构减少层10中的应变，使得所述台地结构尽可能无缺陷地且平坦地生长。在生长的层10上沉积多量子阱11，与其接着的是进一步掺杂的层12。层10、11和12形成功能性的半导体层序列的层序列6。接着，在沉积的层12上设置结构化的掩模8b。在这种情况下，掩模组成部分覆盖未多孔化的区域2b和相邻的沟槽20以及接着的经多孔化的区域2c的一部分。此外在各个掩模8b之间露出层12的表面的部分。
在随后的选择性蚀刻工艺中，如图5的步骤S7所示，蚀刻层12的露出的区域和层10以及层序列4的多量子阱结构11的位于其下方的区域。由此，半导体层序列被细分为单独的功能性的器件。蚀刻沟槽20’从半导体层序列6的表面大致延伸直至载体1。在这种蚀刻步骤之后，接触区域7A和7也设置在相应的器件中。在这种情况下，接触区域7a与层12以及多量子阱11电绝缘，并且接触掺杂的被掩埋的层10。接触区域7直接电连接所述层12。
通过借助于选择性蚀刻工艺产生的沟槽20’，可以用湿化学和选择性蚀刻工艺到达和去除经多孔化的区域2c。由此，在工艺步骤S8中所示的由未多孔化的材料制成的柱状结构20b保留下来，并由此构成用于位于其上的器件的保持结构。此外，层3a以及层3通过选择性工艺被略微粗糙化，使得所述层3a以及层3可以用作为用于在多量子阱中产生的光的耦合输出结构。这些柱可以根据设计而采用不同的形式。在一些方面，保持结构可以形成截锥体、截棱锥体或梯形，其中所述本体的较小底面与器件连接。换言之，直径朝向器件减小。直径的这种减小，或一般化而言直径的变化，通过在第一层的外延沉积期间进行不同的掺杂来实现。通过掺杂另外也控制多孔化率，使得被遮挡的区域之下的欠蚀刻也受到影响。
在一个或多个另外的方法步骤中，如图5中所示，在步骤S9中，将支撑台30选择性地施加到功能性的半导体本体60上，然后借助于机械方法或激光剥离法将功能性的半导体本体与保持结构20b的柱分离。半导体本体60现在附着在支撑台30上并且可以被转移用于进一步的工艺控制或处理。由结构化引起的仍然存在的在层3a或3中的凹陷可以用作另外的耦合输出结构或者也可以用合适的材料填充。
为了制造台地结构以减少在其上生长的层的可能的应变，根据材料体系，需要或要注意可能不同的先决条件。
一方面，之后要多孔化的层的高度和从而还有沟槽的高度不应超过几微米，以便确保仍足够的应变补偿。此外，在深度和沟槽宽度之间的比例过大时，会无法均匀地蚀刻沟槽，使得不是如在横截面图中所示的基本上矩形的变化曲线，而是构成在横截面上为三角形的凹陷部。因此，根据前面的示例，要多孔化的层2的高度应为大约1μm至2μm，可能仅为500nm。
在宽度与层2的高度处于相同量级的情况下，例如在图1的步骤S6中所示，沟槽的宽度可以选择为层2的相应的要多孔化的部段的宽度的大约十分之一。由此得出在图1的步骤S6中所示的正方形横截面。通常，沟槽应尽可能窄，但要足够大以确保松弛，即确保施加在层序列4上的发生应变的层的应变补偿。
不同的蚀刻和掩模步骤通过不同的光刻法实现。在这种情况下，可以对层2a实现湿化学蚀刻工艺，然而也可以实现干化学蚀刻工艺，以构成台地结构。
图6和7在俯视图中示出这种台地结构的不同几何形状。根据材料体系需要，将台地结构沿着预设的轴线或预设的取向构成。这在图6和7中借助用于基于亚硝酸盐的材料体系的纤锌矿结构示出。在纤锌矿结构中适宜的是，将聚结面21定向为，使得所述聚结面基本上垂直于a轴[1120]。由此，台地结构的沟槽也平行于聚结面被蚀刻，并且例如产生图6中所示的结构。
图7示出台地结构构成为周期性六边形的另一实施方式。在此，沟槽和聚结面21构成为，使得其形成多边形并且尤其是六边形结构。在这种情况下，所述六边形结构的棱边长度如所示小于2μm，沟槽的宽度基本上是其十分之一，即在200nm或更小的范围中。
图8示出另一实施例以及应用情况，其中经多孔化的区域和未多孔化的区域用于产生发射光的半导体本体，其中所述半导体本体发射不同波长的光。在所示的第一工艺步骤中，如在前面的实例中已经阐述的那样，提供辅助载体1，掺杂的GaN层2被施加到所述辅助载体上。在所述掺杂的GaN层上再沉积相同材料体系的未掺杂的层，使得得出工艺步骤S1中所示的层序列4。
在随后的工艺步骤中，现在首先将掩模结构8沉积在未掺杂的GaN层3的表面上。接着，使这样获得的结构经受电化学剥离和分解工艺，使得将掺杂的层2的尤其未被遮挡的区域多孔化。在掩模8覆盖层2的部位处，由于减少的或不存在的电流，如上文所阐述那样没有专用的多孔化，使得这些区域基本上连同由掺杂的GaN制成的连续材料保留下来。由此，在区域2b中也不会预期由于多孔化而引起的应变的随后减小。
在图8的S3所示的另一工艺步骤中，现在将掩模8去除并且将掩模8b再次施加到层3上。然而，在这种情况下，进行掩模结构化，使得掩模8b的一部分设置在未多孔化的区域2b之上。同样，掩模部段沉积在经多孔化的区域2c上。在这种情况下提出，在各个掩模部分之间一小部分保持敞开，使得其下方的层3露出。所述露出的部分的位置选择为，使得所述露出的部分基本上沿着经多孔化的区域2c和未多孔化的区域2b之间的界面进行。接着，可以再执行选择性蚀刻工艺，所述选择性蚀刻工艺在区域2b和2c之间的界面向下直到辅助载体1产生沟槽。由此进行结构化，所述结构化通过沟槽将经多孔化的区域2c与未多孔化的区域2b分离。
接着，这样包含的台地结构以含铟的层，在本实施方案中以GaN层10过度生长，参见图8中的步骤S4。也如在先前的示例中，InGaN层构成在各个沟槽20之间的桥，使得沟槽基本上作为空腔被保留并且不长满。然而，InGaN材料可以至少部分地进入未掺杂的层3之间的沟槽的上部区域中。
由于未多孔化的区域2b，层10的沉积的材料在这些区域之上发生应变，所述层在晶格结构的变化和应变中变得明显。所述应变是否导致附加的晶格缺陷取决于尺寸的设计以及掺杂的InGaN层10和未掺杂的层3之间的两个晶格常数的差异。
在另外的沉积工艺中，现在将具有另一包含的多量子阱的层12沉积在层10上。在这种情况下，层12包括AlInGaN，其根据设计方案掺杂或还设有掺杂梯度。由于通过未多孔化的区域2b引入的应变，能带结构发生变化，从而多量子阱11的带隙也发生变化。这通过如下方式引起：应变通过层10继续并且延伸进入层12和多量子阱11中。为此，需要将InGaN层10设计得尽可能薄但平坦，以便应变通过层10引导到层11中。结果是，应变造成发射不同波长的光。在这种情况下已实现，可以通过适当地选择应变和材料体系来实现可能的波长的另外的区域。
以这种方式制造的电子器件在图9中以各种替选设计方案以俯视图示出。可以看到发射面，其中在所述发射面下方存在多量子阱以及不同孔隙度的可能的经多孔化的区域。通过适当地多孔化和引入台地结构，可以在其上设置的材料中产生不同的应变。由于改变的铟份额而引起的由应变得出的不同带隙现在引起具有不同波长的光的发射。以这种方式，在合适的材料体系中，例如上述的AlInGaN，可以通过应变实现在蓝色、绿色和红色范围中的光发射。
在图9的左侧部分图中，区域b在左上方示出最大应变，例如在那设置有未多孔化的层2b。区域r又明显更小地应变，使得结果是多量子阱在那里基本上发射红光。这两个下部区域g设有以下孔隙度，所述孔隙度位于蓝色区域b和红色区域r之间，使得多量子阱在此略微应变，从而发射在绿色区域中的光。对此替选地，具有蓝色、红色和绿色的发射面的这种像素也可以彼此并排地设置。这样的实施方案在图9的右侧部分中示出，其中不同程度多孔化的区域被设计成产生蓝色、红色和绿色光谱中的光。
为了产生不同的孔隙度例如提出，如上面在图8的步骤S2中所示，选择性地去除单独的掩模8，然后继续电化学沉积工艺。例如，为了产生不同孔隙度以形成蓝色、红色和绿色的发射面，可以将遮盖掩模8涂覆到之后的蓝色和绿色发射面上。在这种情况下，红色面保持露出。
接着，执行第一电化学剥离过程并且为红色发射面产生第一多孔化。然后停止所述电化学剥离工艺，去除绿色区域之上的掩模，然后继续电化学剥离工艺。相应地，现在将红色和绿色的面(或之后位于多量子阱之下的层2)进一步多孔化。由此可以在相应的面中实现不同的孔隙度。替选地，例如在图3A和3B中也可以设有附加的层，所述附加的层产生多孔化方面的差别，和由此可以用于构成不同颜色的区域。
附图标记列表
1 辅助载体
2 掺杂的第一层
2’、2” 掺杂的第一层的区域
2a 多孔化的第一层
2b 未多孔化的区域
2c 多孔化的区域
3 未掺杂的第二层
3a、3b 分离层
4 层序列
5 载体
6 功能性的半导体本体
7、7a 接触区域
8、8a、8b 抗蚀剂掩模
10 层
11 多量子阱
12 层
20’ 沟槽
20 台地结构
20b 保持结构
21 聚结面
30 支撑台
60 功能性的半导体本体
70 接触区域

Claims (28)

1.一种用于制造半导体本体的方法，包括：
-提供辅助载体；
-产生层序列，所述层序列包括具有掺杂的半导体材料的第一层和在其上施加的第二层，所述第二层具有未掺杂的半导体材料；
-将所述层序列的所述第一层电化学地多孔化，其中孔隙度为至少20体积％；
-在所述第二层中和至少部分地在经多孔化的所述第一层中构成台地结构；
-外延产生具有至少一个平坦的第三层的功能性的层序列，所述第三层施加在设有台地结构的所述第二层上，其中至少一个平坦的所述第三层具有与所述第二层不同的特定的晶格常数。
2.根据权利要求1所述的方法，还包括以下步骤中的一个步骤：
-将所述功能性的层序列从所述第一层剥离，其中可选地所述第二层留在所述功能性的层序列上；或
-将所述功能性的层序列从所述辅助载体剥离，其中经多孔化的所述第一层留在所述功能性的半导体层序列上并且可选地构成为用于电磁辐射的耦合输出结构。
3.根据上述权利要求中任一项所述的方法，其中所述功能性的层序列包括至少一个构成用于光发射的有源区域。
4.根据上述权利要求中任一项所述的方法，其中，构成台地结构包括：
-在所述第二层上产生结构化的掩模；
-蚀刻所述第二层和经多孔化的所述第一层，以构成凹陷部，所述凹陷部尤其呈在经多孔化的所述第一层中的沟槽的形式。
5.根据上述权利要求中任一项所述的方法，其中在外延沉积所述第一层期间产生层序列的步骤中，沉积薄的分离层，尤其未掺杂的分离层，使得所述第一层划分为朝向所述载体的区域和背离所述载体的区域。
6.根据上述权利要求中任一项所述的方法，其中在外延沉积所述第一层期间产生层序列的步骤中，将具有至少2种不同的掺杂浓度的掺杂质引入所述第一层中。
7.根据上述权利要求中任一项所述的方法，其中，产生层序列的步骤包括：产生未多孔化的区域，其方式是：
-将结构化的掩模施加到所述层序列的所述第二层上，用于在所述结构化的掩模之下产生不要多孔化的区域；和
-在将所述第一层电化学地多孔化之后去除所述结构化的掩模。
8.根据权利要求7所述的方法，其中，在所述结构化的掩模中的尺寸选择为略微大于所述第一层的在所述结构化的掩模之下的一个或多个不要多孔化的区域。
9.根据权利要求7或8所述的方法，其中所述功能性的层序列构成具有在经多孔化的区域之上的构成用于发射第一波长的光的有源区域和在未多孔化的区域之上的用于发射第二波长的光的有源区域。
10.根据权利要求3至9中任一项所述的方法，其中所述凹陷部，尤其呈沟槽的形式的凹陷部具有在5nm至500nm的范围中的宽度，尤其在20nm至300nm的范围中和更尤其小于200nm的宽度，其中所述沟槽可选地延伸直至所述辅助载体。
11.根据权利要求3至10中任一项所述的方法，其中，两个彼此相邻的沟槽具有在400nm至4μm的范围中，尤其在800nm至2.5μm的范围中和尤其小于2μm的间距。
12.根据权利要求3至11中任一项所述的方法，其中，台地结构的宽度和沟槽的宽度之间的比值处于4至15的范围中，尤其处于8至12的范围中，并且尤其处于9.5至10.5的范围中。
13.根据上述权利要求中任一项所述的方法，其中，平坦的所述第三层的晶格常数与所述第二层的晶格常数偏离在0.2％和3％之间的范围中，尤其在0.5％至2.7％的范围中。
14.根据上述权利要求中任一项所述的方法，其中所述第一层和所述第二层具有以下材料中的至少一种材料：
-GaN；
-GaP；
-AlGaN；
-InGaN；
-AlInGaN；
-AlInGaP；和
-AlGaAs；
并且所述第一层在外延沉积期间设有掺杂质。
15.根据上述权利要求中任一项所述的方法，其中所述第二层具有未掺杂的GaN并且平坦的所述第三层包括含铟的材料，其中铟份额在0.0001％至25％之间的范围中。
16.根据上述权利要求中任一项所述的方法，其中在具有纤锌矿结构的材料中将聚结面定向为，使得所述聚结面垂直于a轴[1120]。
17.根据上述权利要求中任一项所述的方法，其中，外延产生功能性的层序列包括：
-产生多量子阱结构，所述多量子阱结构构成用于发射一个波长的光，其中所述多量子阱结构在至少一个台地结构之上延伸。
18.根据上述权利要求中任一项所述的方法，其中，外延产生功能性的层序列包括：
-将平坦的第三层沉积在台地结构化的所述第二层上，其中所述台地结构保持基本上未被填充。
19.根据权利要求18所述的方法，其中所述第三层的材料形成跨越所述台地结构的背离所述载体的端部区域的桥。
20.一种半导体装置，包括：
-辅助载体；
-层序列，所述层序列包括具有掺杂的半导体材料的第一层和在其上施加的第二层，所述第二层具有未掺杂的半导体材料；其中
-所述第一层包括至少一个经多孔化的区域，所述经多孔化的区域的孔隙度为至少20体积％；和
-在所述第一层和第二层中引入由多个凹陷部构成的台地结构；
-功能性的层序列，所述功能性的层序列具有至少一个平坦的第三层，所述第三层施加在设有所述台地结构的所述第二层上，其中至少一个平坦的所述第三层具有与所述第二层不同的晶格常数。
21.根据权利要求20所述的半导体装置，其中所述凹陷部的宽度为两个相邻的凹陷部之间的间距的大约1/5至1/20。
22.根据权利要求20或21所述的半导体装置，其中所述第一层包括至少一个未多孔化的区域，所述未多孔化的区域由经多孔化的区域至少部分地包围。
23.根据权利要求22所述的半导体装置，其中所述至少一个未多孔化的区域与所述经多孔化的区域通过形成所述台地结构的沟槽而分离。
24.根据权利要求20至23中任一项所述的半导体装置，其中所述功能性的层序列包括多量子阱结构，所述多量子阱结构施加在所述第三层上。
25.根据权利要求20至24中任一项所述的半导体装置，其中所述多量子阱结构的位于所述第一层的经多孔化的区域之上的第一区域构成用于发射第一波长的光，并且所述多量子阱结构的位于所述第一层的未多孔化的区域之上的第二区域构成用于发射较短的第二波长的光。
26.根据权利要求20至25中任一项所述的半导体装置，其中所述第一层包括具有第一孔隙度的第一子区域并且包括具有第二孔隙度的第二子区域，其中所述第一子区域与所述第二子区域通过可选的分离层分离。
27.根据权利要求20至26中任一项所述的半导体装置，其中所述第一层包括n型掺杂并且所述第二层是未掺杂的，其中所述第一层和所述第二层具有相同的基础材料。
28.根据权利要求20至27中任一项所述的半导体装置，其中所述第二层包括未掺杂的GaN层并且所述第三层包括InGaN，其中铟份额在0.0001％至25％的范围中，尤其在5％至20％的范围中。
CN202180074339.4A 2020-10-30 2021-10-29 用于制造半导体本体的方法和半导体装置 Pending CN116490984A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020128680.5 2020-10-30
DE102020128680.5A DE102020128680A1 (de) 2020-10-30 2020-10-30 Verfahren zum herstellen eines halbleiterkörpers und halbleiteranordnung
PCT/EP2021/080087 WO2022090446A1 (de) 2020-10-30 2021-10-29 Verfahren zum herstellen eines halbleiterkörpers und halbleiteranordnung

Publications (1)

Publication Number Publication Date
CN116490984A true CN116490984A (zh) 2023-07-25

Family

ID=78528922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180074339.4A Pending CN116490984A (zh) 2020-10-30 2021-10-29 用于制造半导体本体的方法和半导体装置

Country Status (5)

Country Link
US (1) US20230411556A1 (zh)
JP (1) JP2023547246A (zh)
CN (1) CN116490984A (zh)
DE (1) DE102020128680A1 (zh)
WO (1) WO2022090446A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
WO2010112980A1 (en) 2009-04-02 2010-10-07 Philips Lumileds Lighting Company, Llc Iii-nitride light emitting device including porous semiconductor layer
WO2012065536A1 (en) 2010-11-15 2012-05-24 Chuwen Wang Semiconductor structure and method for forming the same
KR101987056B1 (ko) * 2012-11-07 2019-06-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US11043792B2 (en) * 2014-09-30 2021-06-22 Yale University Method for GaN vertical microcavity surface emitting laser (VCSEL)
KR102467783B1 (ko) 2017-09-27 2022-11-16 캠브리지 엔터프라이즈 리미티드 재료를 다공화하기 위한 방법 및 반도체 구조체

Also Published As

Publication number Publication date
WO2022090446A1 (de) 2022-05-05
US20230411556A1 (en) 2023-12-21
DE102020128680A1 (de) 2022-05-05
JP2023547246A (ja) 2023-11-09

Similar Documents

Publication Publication Date Title
EP2743966B1 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US20230053213A1 (en) Semiconductor structure and method of manufacture
KR102108196B1 (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
US9450141B2 (en) Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods
KR101622308B1 (ko) 발광소자 및 그 제조방법
KR101354491B1 (ko) 고효율 발광다이오드 제조방법
US20230238479A1 (en) Strain relaxation layer
US20230378237A1 (en) Led device and method of manufacture
US8501597B2 (en) Method for fabricating group III-nitride semiconductor
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
WO2023073211A1 (en) Method for processing an optoelectronic component and optoelectronic component
CN116490984A (zh) 用于制造半导体本体的方法和半导体装置
KR101923671B1 (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
KR101471621B1 (ko) 습식식각을 통한 GaN 기판 분리방법
JP4500963B2 (ja) 量子半導体装置およびその製造方法
US20240030381A1 (en) Method for Producing a Semiconductor Body and Semicondcutor Arrangement
KR101295468B1 (ko) 발광소자 및 그 제조방법
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
KR100956202B1 (ko) 수직형 발광소자의 제조 방법
KR20110021561A (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR20230022482A (ko) 비발광 3족 질화물 반도체 적층체
KR101319218B1 (ko) 기판의 분리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination