JP5732685B2 - 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法 - Google Patents

結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法 Download PDF

Info

Publication number
JP5732685B2
JP5732685B2 JP2012503290A JP2012503290A JP5732685B2 JP 5732685 B2 JP5732685 B2 JP 5732685B2 JP 2012503290 A JP2012503290 A JP 2012503290A JP 2012503290 A JP2012503290 A JP 2012503290A JP 5732685 B2 JP5732685 B2 JP 5732685B2
Authority
JP
Japan
Prior art keywords
crystalline film
shape
modified region
region pattern
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012503290A
Other languages
English (en)
Other versions
JPWO2011108710A1 (ja
Inventor
英雄 会田
英雄 会田
奈津子 青田
奈津子 青田
仁志 星野
仁志 星野
健次 古田
健次 古田
友三郎 浜元
友三郎 浜元
慶司 本庄
慶司 本庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namiki Precision Jewel Co Ltd
Disco Corp
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Namiki Precision Jewel Co Ltd
Disco Corp
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namiki Precision Jewel Co Ltd, Disco Corp, Adamant Namiki Precision Jewel Co Ltd filed Critical Namiki Precision Jewel Co Ltd
Priority to JP2012503290A priority Critical patent/JP5732685B2/ja
Publication of JPWO2011108710A1 publication Critical patent/JPWO2011108710A1/ja
Application granted granted Critical
Publication of JP5732685B2 publication Critical patent/JP5732685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

本発明は、エピタキシャル成長用基板を用いて作製される結晶性膜、デバイス、及び結晶性膜又はデバイスの製造方法に関する。
窒化ガリウム（GaN）に代表される窒化物半導体は、バンドギャップが広く、青色系の発光が可能であることから、発光ダイオード（LED）や半導体レーザ（LD）等に広く用いられている。例えば、GaNを含む青色系LEDと黄色の発光体とを組み合わせた白色LEDは、携帯電話等の液晶ディスプレイ（LCD）のバックライトとして普及している。又、前記白色LEDは、低消費電及び長寿命などの利点を有しているので、蛍光灯や白熱灯に代わる環境性に優れた光源として期待されており、研究および開発が盛んに行われている。
前記窒化物半導体の結晶性膜は、サファイヤ単結晶基板に代表されるエピタキシャル成長用基板（以下、「成長用基板」）の面上にエピタキシャル成長により成膜形成される。しかしながら、前記成長用基板と前記結晶性膜は格子定数や熱膨張係数が異なるため、前記結晶性膜を自立可能な厚さ（例えば、300μm以上）まで成長させることは非常に困難であった。
そこで、成長用基板面上にハイドライド気相成長法（HVPE法）により前記結晶性膜を気相成長させる方法が考案されている。HVPE法は、その他の結晶成長法である有機金属気相成長法（MOVPE法）や分子線エピタキシー法（MBE法）に比べて成長速度が大きいため、厚い結晶性膜を形成することが可能となる。
しかし前記結晶性膜を自立可能な厚みまで成長させることが出来たとしても、結晶性膜から成長用基板を分離する過程で、成長用基板と窒化物半導体の結晶性膜との熱膨張係数差並びに格子定数差に起因する内部歪みが開放され、図５に示すように結晶性膜100に反りが発生してしまうという課題があった。図６に示すように、反った状態の結晶性膜100を研磨盤101にプレス接着で貼り付けて研磨を行おうとしても、反り量が大き過ぎるとプレス接着時の押圧力Ｆを大きくしなければならず、その結果、大きな押圧力Ｆでのプレスによる結晶性膜の破壊を招いてしまう虞があった。
そこで図７(a)に示すように、反った状態のままで結晶性膜100を研磨盤101に貼り付け、その状態で結晶性膜100表面を研磨し、更に同図(b)に示すように結晶性膜100のもう一方の面である凹面にも研磨を施す。両面に研磨加工が施された結晶性膜100’を同図(c)に示す。
図７(c)に示された結晶性膜100’は、外観上は両面が平行に研磨加工された平行平板型に成形されているが、元々反った状態の結晶性膜100を研磨している。図５に示すように、反った状態の結晶性膜100内部の結晶軸102は、結晶性膜100の中心部から端部に行くに従い、結晶軸102の角度のずれが大きくなっていく。従ってこの結晶軸102の角度ずれが保持されたまま結晶性膜100は両面研磨されるため、図８に示すように研磨後の結晶性膜100’の結晶軸102もそれぞれの角度はばらばらに不均一になってしまう。
結晶性膜100’が窒化物半導体の場合、結晶軸102の角度のばらつきがあると、この窒化物半導体面上にエピタキシャル成長させた成長層の組成がばらつくことになる。具体的にはこのような結晶性膜100’を用いて、例えば発光デバイスを作製した場合、エピタキシャル層の組成のばらつきが原因で結晶性膜100’面内で発光波長がばらついてしまう。このため作製された発光デバイスは、同一の発光波長を持たずばらつきを有するという虞がある。
そこで特許文献１に、凹状に反りが生じている結晶性膜において、凹型に反った側の表面を研削して加工変質層を形成することにより、結晶性膜の反りを低減する方法が開示されている。
特開２００５−１３６１６７号公報
しかしながら、特許文献１記載の結晶性膜の製造方法では、加工変質層が形成されている状態では結晶性膜の反りは低減されるが、デバイス作製時に結晶性膜から加工変質層を除去されると、結晶性膜は再び反り、結晶軸の角度にばらつきが発生するという課題があった。
また結晶性膜のばらつきにより、結晶性膜形成後にフォトリソグラフィやチップ分割などと云った後工程を行おうとしてもその実行が困難になってしまう。
更に、デバイス作製の経済的な観点から２インチ（直径50mm）以上と云う大型の窒化物単結晶基板が望まれているが、基板の大型化を行うと反りにより基板特性の面内不均一が顕著になり、大面積化が無意味になってしまうという課題もあった。更に結晶軸の角度のばらつきは、発光デバイスの活性層のInGaN組成を不均一にするため、発光デバイスを形成する場合、発光波長のばらつきを発生させてしまう。
又、特許文献１記載の結晶性膜の製造方法では、加工変質層の形成を機械研削により行っているため、結晶性膜の反りを解消するためには、機械研削の度に反り量の減少度合いを確認しなければならず、確認のたびに研削工程を止めなければならないため手間が掛かっていた。
本発明は上記各課題に基づいてなされたものであり、その目的は成長用基板から分離後に結晶軸の角度のばらつきが解消された結晶性膜とその結晶性膜を備えることにより特性が改善されたデバイスの提供、及び結晶性膜とデバイスの製造方法を提供することである。
上記課題は以下の本発明により達成される。即ち、
本発明の結晶性膜は、厚みが300μm以上10mm以下であり、内部にパルスレーザにより形成された改質領域パターンが形成されており、結晶性膜の厚み方向の相対位置を、改質領域パターンが無い場合には凹状に反る側の面を0%と仮定し、改質領域パターンが無い場合には凸状に反る側の面を100%と仮定した際に、改質領域パターンが、結晶性膜の厚み方向の3%以上50%未満の範囲内に設けられていることを特徴とする。
更に本発明の結晶性膜の他の実施形態は、前記改質領域パターンが前記結晶性膜の片側の面と平行に設けられていることが好ましい。
更に本発明の結晶性膜の他の実施形態は、前記改質領域パターンが前記結晶性膜の平面方向に対して、ストライプ形状、格子形状、複数の多角形を配置した形状、複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、同心円状、らせん形状、前記結晶性膜の中心点を通る直線に対して略線対称又は略点対称な形状の何れかであることが好ましい。
更に本発明の結晶性膜の他の実施形態は、前記改質領域パターンが前記結晶性膜の平面方向に対して、ストライプ形状、格子形状、複数の多角形を配置した形状、同心円状の何れかであり、
前記改質領域パターンを構成するラインのピッチが、50μm以上2000μm以下の範囲内であることが好ましい。
更に本発明の結晶性膜の他の実施形態は、前記ピッチが100μm以上1000μm以下の範囲内であることが好ましい。
更に本発明の結晶性膜の他の実施形態は、直径が50mm以上300mm以下であることが好ましい。
更に本発明の結晶性膜の他の実施形態は、窒化物半導体結晶であることが好ましい。
又、本発明のデバイスは、本発明に係る結晶性膜を備えることを特徴とする。
又、本発明の結晶性膜の製造方法は、
単結晶基板の面上にエピタキシャル成長により厚み300μm以上10mm以下の結晶性膜を形成し、
次に、単結晶基板から結晶性膜を分離させ、
次に、単結晶基板からの分離後に反りが発生した結晶性膜の厚み方向の相対位置を、凹状に反っている側の面を0%と仮定し、凸状に反っている側の面を100%と仮定した際に、厚み方向の3%以上50%未満の範囲内の結晶性膜内部にパルスレーザを集光して走査し、パルスレーザによる多光子吸収を利用して改質領域パターンを形成することを特徴とする。
更に本発明に係る結晶性膜の製造方法の一実施形態は、前記改質領域パターンを前記結晶性膜の片側の面と平行に設けることが好ましい。
更に本発明に係る結晶性膜の製造方法の他の実施形態は、前記改質領域パターンを前記結晶性膜の平面方向に対して、
ストライプ形状、格子形状、複数の多角形を配置した形状、複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、同心円状、らせん形状、前記結晶性膜の中心点を通る直線に対して略線対称又は略点対称な形状の、何れかに形成することが好ましい。
更に本発明に係る結晶性膜の製造方法の他の実施形態は、前記改質領域パターンを前記結晶性膜の平面方向に対して、
ストライプ形状、格子形状、複数の多角形を配置した形状、同心円状の何れかに形成し、
前記改質領域パターンを構成するラインのピッチを、50μm以上2000μm以下の範囲内とすることが好ましい。
更に本発明に係る結晶性膜の製造方法の他の実施形態は、前記ピッチを100μm以上1000μm以下の範囲内とすることが好ましい。
更に本発明に係る結晶性膜の製造方法の他の実施形態は、前記結晶性膜の直径が50mm以上300mm以下であることが好ましい。
更に本発明に係る結晶性膜の製造方法の他の実施形態は、前記結晶性膜が窒化物半導体結晶であることが好ましい。
又、本発明のデバイスの製造方法は、
単結晶基板の面上にエピタキシャル成長により厚み300μm以上10mm以下の結晶性膜を形成し、
次に、単結晶基板から結晶性膜を分離させ、
次に、単結晶基板からの分離後に反りが発生した結晶性膜の厚み方向の相対位置を、凹状に反っている側の面を0%と仮定し、凸状に反っている側の面を100%と仮定した際に、厚み方向の3%以上50%未満の範囲内の結晶性膜内部にパルスレーザを集光して走査し、パルスレーザによる多光子吸収を利用して改質領域パターンを形成することにより結晶性膜を製造し、
更に、結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
素子部分と前記素子部分に略対応するサイズを有する結晶性膜とを含むデバイスを製造することを特徴とする
以上に説明した本発明に依れば、自立可能な厚さを有する、両面研磨後の結晶性膜の反り形状を制御出来ると共に、反り量を精密に減少又は解消した結晶性膜を得ることが可能となる。従って、結晶性膜の平坦化を図ることで、後工程を容易化し、結晶性膜内部の結晶軸角度のばらつきを減少又は解消することが可能となる。
更にパルスレーザを用いることにより、短い時間幅の中にエネルギーを集中させ、高いピーク出力を得ることが出来るため、改質領域パターンの形成により好ましく、パルスレーザの照射条件と照射位置により、反り量を一義的に制御することが出来るので、従来よりも反り量の減少又は解消工程を短縮させることが可能となる。
更に、結晶性膜の厚み方向の相対位置を、結晶性膜の片側の面を基準の0%と仮定し、他方側の面を100%と仮定した際に、改質領域パターンを結晶性膜の厚み方向の3%以上95%以下、更に3%以上50%未満に形成することにより、結晶性膜の表面に影響を与えることなく改質領域パターンを形成することが出来ると共に、両面研磨後の結晶性膜に生じる反り量を減少又は解消することが可能となる。又、結晶性膜の厚み方向に於いて、少なくとも3%以上50%未満の位置に改質領域パターンを形成すれば、後工程で結晶性膜の両面に研磨加工を施しても結晶性膜内部に改質領域パターンを残存させることが可能となる。従って、両面研磨後の結晶性膜の再度の反りの発生が防止され、結晶軸角度のばらつきの発生又は増加を防止することが出来る。
更に、改質領域パターンを結晶性膜の片側の面と平行に設けることにより、反り量の減少又は解消の容易化と、結晶性膜形状の歪み発生の防止を図ることが出来る。
更に、改質領域パターンを、格子形状，複数の多角形を配置した形状，同心円状，らせん形状，複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状，又は、結晶性膜の中心点を通る直線に対して略線対称又は略点対称とすることにより、両面研磨後の結晶性膜の、均一な反り量の減少、又は均一な反り量の解消が得られる。
又、改質領域パターンをストライプ形状とすれば、両面研磨後の結晶性膜の反り量の減少又は解消に偏りを持たせることも可能となり、パルスレーザの照射工程をより容易化することが出来る。
更に、改質領域パターンのピッチ間隔を50μm以上2000μm以下、更には100μm以上1000μm以下と設定することにより、両面研磨後の結晶性膜の反り量変化の確保と量産性の確保を両立することが可能となる。
更に、成長用基板に直径50mm以上300mm以下という大口径の基板を用い、同サイズの大口径の結晶性膜を作製しても、反り量の減少又は解消により、両面研磨後の結晶性膜の結晶軸角度のばらつきが減少又は解消されるため、面内不均一化を防止することも可能となる。
更に、本発明に係る結晶性膜を用いて各種デバイスを構成することにより、結晶軸角度のばらつきが減少又は解消された結晶性膜を用いるので、品質及びデバイス特性の向上した各種デバイスを提供することが出来る。更に、結晶性膜に窒化物半導体結晶を用いることで、窒化物半導体結晶により構成される各種デバイスの品質と特性を向上させることが可能となる。
本実施形態に係る結晶性膜のエピタキシャル成長工程を示す模式図。 エピタキシャル成長後に成長用基板から分離された結晶性膜を示す模式図。 本実施形態に係る結晶性膜内部への改質領域パターン形成工程を示す模式図。 本実施形態に係る改質領域パターンのパターン形状、ピッチを示す模式図。 成長用基板から分離された結晶性膜と、結晶軸の状態を示す模式図。 図５に示す結晶性膜の研磨盤への貼付工程を示す模式図。 従来の結晶性膜の研磨工程を示す模式図。 両面に研磨加工が施された、従来の結晶性膜と結晶軸の状態を示す模式図。
１ エピタキシャル成長用基板
２ 低温バッファ層
３ 結晶性膜
４ 改質領域パターン
５ パルスレーザ
６ ピッチ
以下に、本発明に係る結晶性膜とデバイス、及びそれらの製造方法を図１〜図４を参照して説明する。図１は、本実施形態に係る結晶性膜のエピタキシャル成長工程を示す模式図である。
本発明の結晶性膜は、エピタキシャル成長用基板（以下、「成長用基板」と記す）にエピタキシャル成長により厚み300μm以上10mm以下で形成されて成長用基板から分離され、更に内部に改質領域パターンが形成されることを特徴とする。
図１(a)に示す成長用基板１の結晶成長面の面上に、同図(b)に示すように低温バッファ層２をエピタキシャル成長させる。更に同図(c)に示すように結晶性膜３をエピタキシャル成長により成膜形成する。結晶性膜３の一例としては窒化物半導体結晶の膜が挙げられ、より詳しい例としてはGaNに代表されるIII族窒化物系化合物半導体が挙げられる。
成長用基板１の材料としては、サファイヤ（Al2O3），Si，GaAs，水晶，Ga2O3の何れかの単結晶が前記窒化物半導体膜を形成可能な材料として好ましい。その中でもサファイヤは、結晶性膜３がGaNの場合、その格子定数がGaNの膜厚が増加するにつれて徐々に変化して緩和されていくので最も好ましい。
成長用基板１の結晶成長面には、結晶性膜３をエピタキシャル成長させる前に予め研磨が施されており、この研磨は前記結晶成長面がエピタキシャル成長可能な程度まで平滑となるように行われれば良い。エピタキシャル成長可能な程度の目安としては、表面粗さRa=0.1nm以下に形成することが好ましい。
更に、結晶性膜３を成膜形成するサファイヤの成長用基板１の結晶成長面として、好ましくはC面であるが、これに限定されずR面、M面、A面など、C面以外の面も使用可能である。
更に、結晶成長面に研磨が施された成長用基板１のサーマルクリーニングを行い、続いて低温バッファ層２をエピタキシャル成長された後、その低温バッファ層２を介して結晶性膜３をエピタキシャル成長させる。結晶性膜３のエピタキシャル成長法としては、HVPE法が好ましい。その理由は、複雑な工程を行うことなく成膜可能であり、結晶性膜３がGaNの場合はMOCVD法やMBE法に比べて高い成長速度を達成できて厚いGaNを成長させることが出来ると共に、GaNの欠陥密度の減少と量産性に優れるからである。HVPE法により自立可能な厚さ300μm以上10mm以下の結晶性膜３が成長形成される（図１(c)参照）。
次に、図２に示すように、結晶性膜３を成長用基板１から剥離して分離する。結晶性膜３を自立可能な厚みまで成長，成膜させることが出来たとしても、成長用基板１から結晶性膜３を分離，除去する過程で、成長用基板１と窒化物半導体結晶の結晶性膜３との熱膨張係数差並びに格子定数差に起因する内部歪みが開放されてしまう。その結果、図２のように結晶性膜３に反りが発生してしまう。
そこで次に結晶性膜３を試料ステージに載置し、図３に示すように結晶性膜３の凸状に沿った面側を通して結晶性膜３の内部にパルスレーザ５を集光し、図示しない前記試料ステージを連続的に高速で走査する。この集光，走査の工程により、スポット状の改質領域が連続的に繋がったライン状の改質領域パターン４を、結晶性膜３内部に形成する。なおパルスレーザの入射は、凸形状に沿った面側とは逆側の、凹形状に沿った面側を通して行うことも可能である。
改質領域パターン４の形成方法は特に限定されないが、本実施形態ではパルスレーザ５を照射する方法が用いられる。この場合、パルスレーザ照射された領域に存在する原子の多光子吸収により当該領域が局所的に加熱され、周囲の領域に対して結晶構造や結晶性の変化などの何がしかの変性が生じることで、前記改質領域が形成される。
局所的に見ると、スポット状の改質領域は、パルスレーザが瞬間的に照射された部分にのみ形成され、その大きさは、パルスレーザ５のスポットサイズ，照射エネルギー，及びパルス幅に依存する。また、ライン状に形成されるスポット状の改質領域パターン４の距離は、パルスレーザの繰り返し周波数と試料ステージの走査速度に依存して形成される。
パルスレーザ５の波長は、結晶性膜３の吸収端波長より長い、透明な波長域の波長が適している。パルス幅、照射エネルギーは結晶性膜３の材料の物性に合わせて、適宜選択する。
レーザの照射は前記改質領域が形成できるのであれば、如何様な照射条件で実施してもよいが、一般には、短い時間幅の中にエネルギーを集中させることが出来るため、高いピーク出力が得ることができるという点で、断続的にレーザ光を出すパルスレーザ５を用いることが好ましい。
結晶性膜３がGaNの場合、パルスレーザ５の波長は200nm以上5000nm以下、パルス幅はナノ秒〜フェムト秒、好ましくは10ns〜19ns又は200fs〜800fs、繰り返し周波数は50kHz〜500kHzが好ましい。レーザパワーは0.05〜0.8W、照射エネルギーは3〜20μJ、レーザのスポットサイズは0.5〜4μmが好ましい。試料ステージの走査速度は、量産性を考えると100〜1000mm/sが好ましい。
更に図４に示すように、改質領域パターン４のパターン形状、各ライン間のピッチ６、形成位置を最適化することによって、結晶性膜３全体の内部応力をコントロールし、結晶性膜３の反り形状及び／又は反り量を精密に制御することが出来る。なお本発明における反り量とは、結晶性膜３の厚み方向に於いて、結晶性膜３の周辺部と中心部との距離を指すものとする。
改質領域パターン４のパターン形状としては例えば図４に示すように、その平面形状が結晶性膜３の平面方向に対して、複数本のラインを結晶性膜３のオリフラ面に対して垂直又は平行に形成したストライプ形状（図４(a)，(b)）、それら両方を組み合わせた格子形状（図４(c)）などが形成可能である。その他にも、複数の多角形を配置した形状（図４(d)の例では六角形）、同心円状（図４(e)）、らせん形状、複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状などが形成出来る。なお、前記多角形とは四角形を除く形状とする。
パターン形状は、主に結晶性膜３の反り形状の対称性に影響するため、改質領域パターン４形成後に両面研磨加工を施した後の結晶性膜３の面内において、均一な反り量の減少又は均一な反り量の解消を得ようとすれば、その平面形状は、格子形状，複数の多角形を配置した形状，同心円状，らせん形状，複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状，又は、結晶性膜３の中心点を通る直線に対して略線対称又は略点対称であるような形状が好ましい。逆に、平面形状がストライプ形状であれば、改質領域パターン４形成後に両面研磨加工を施した後の結晶性膜３の反り量の減少又は解消に偏りを持たせることも可能である。更に、パルスレーザ走査が縦方向又は横方向の一方向のみで良く、パルスレーザ５の照射工程がより容易となる。
更に、結晶性膜３に設ける改質領域パターン４の平面形状を格子形状とし、最終的にデバイスを形成した時のデバイスチップの分割線として格子形状の改質領域パターン４を用いることも可能である。その場合、結晶性膜３の両面研磨加工後に残る厚み分の中に、格子形状の改質領域パターン４が残るような厚み位置に形成することが望ましい。
ストライプ形状，格子形状，複数の多角形を配置した形状，同心円状の何れかのパターンにおける各ライン間のピッチ６は、主に改質領域パターン４形成後の結晶性膜３の反り量の変化量に影響し、ピッチ６が小さくなるほど反り量の変化量は大きくなる。一方、ピッチ６を狭く設定するほど加工時間もかかるため、量産性を考慮するとピッチ６は50μm以上2000μm以下の範囲内が好ましく、100μm以上1000μm以下が更に好ましい。
結晶性膜３の厚み方向に於ける改質領域パターン４の形成位置は、主に改質領域パターン４形成後の結晶性膜３の反り量の変化量に影響し、形成位置が表面に近いほど反り量の変化量は大きくなる。結晶性膜３の厚み方向の相対位置を、結晶性膜３の片側の面（凹状に反っている側の面。図３の上側の面。）を基準の0%と仮定し、他方側の面（凸状に反っている側の面。図３の下側の面）を100%と仮定した際に、改質領域パターン４は結晶性膜３の厚み方向の3%以上95%以下、更に好ましくは3%以上50%未満に形成する。このような厚み方向の於ける位置に改質領域パターン４を形成することにより、改質領域パターン４の形成が結晶性膜３の表面に影響を与えないようにすることが可能となる。なお、複数の改質領域パターンを結晶性膜３の厚み方向の異なる位置に形成しても良い。
厚み方向の於ける前記の形成位置に改質領域パターン４を形成することにより、結晶性膜３に生じる反り量が減少又は解消される。この場合、反り量を解消することで結晶性膜３をできるだけ平坦な状態に近づくことが基本的に望ましいが、反りの向きは同じままで、反り量が減少するだけでも良い。
更に改質領域パターン４が、結晶性膜３の厚み方向に於いて、偏った位置に設けられたり、不規則に配置されたり、非対称的に配置されたりすると、反り量を減少又は解消することが困難となったり、結晶性膜３の形状が歪んでしまう虞がある。このような問題を回避するために、結晶性膜３の厚み方向に於いて、改質領域パターン４を結晶性膜３の少なくとも片側の面と平行に設けることが好ましい。
以上、本発明に依れば、上述したように結晶性膜３内部に改質領域パターン４を形成して、反り形状を制御すると共に、反り量を精密に減少又は解消した結晶性膜３を得ることが出来る。これにより、結晶性膜３の平坦化を図ることで、後工程を容易化し、改質領域パターン４形成後に両面研磨を施した後の結晶性膜３内部の結晶軸角度のばらつきを減少又は解消することが可能となる。更に、パルスレーザ５を用いれば、パルスレーザ５を結晶性膜３に照射しながら反り量の減少度合いも確認できるので、反り量の減少又は解消工程を従来よりも短縮させることが可能となる。
更に、結晶性膜３の厚み方向に於いて、少なくとも3%以上50%未満の位置に改質領域パターン４を形成すれば、後工程で結晶性膜３の両面に研磨加工を施しても結晶性膜３内部に改質領域パターン４を残存させることが可能となる。従って、結晶性膜３の再度の反りの発生が防止され、結晶軸角度のばらつきの発生又は増加を防止することが出来る。
更に、成長用基板１に直径50mm以上300mm以下という大口径の基板を用い、同サイズの大口径の結晶性膜３を作製しても、改質領域パターン４形成後に両面研磨を施した後の結晶性膜３における反り量の減少又は解消により、結晶軸角度のばらつきが減少又は解消されるため、面内不均一化を防止することも可能となる。
更に上記のような結晶性膜３を用いて、例えばGaN系化合物半導体を用いた発光素子（例えば、LED）デバイスを製造する場合には、結晶性膜３，n-GaN系層，In-GaN系活性層、p-GaN系層を順次積層し、表面を適宜エッチングした後、表面にn型電極とp型電極とを形成する。その後、１チップの発光素子毎に切断する。
その他にも面発光レーザなどに用いる発光デバイス、光センサや太陽電池などに用いる受光デバイス、電子回路などに用いる半導体デバイスなどの各種の窒化物半導体を利用したデバイスが考えられる。
以上に説明した製造方法及び両面研磨を経て作製された本実施形態の結晶性膜３に対し、更に各種の後工程を実施することにより各種デバイスを作製することが出来る。この場合後工程において、結晶性膜３に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、素子部分と当該素子部分に略対応するサイズを有する結晶性膜とを含むデバイスを製造することが出来る。又、デバイスの製造に際して、後工程として素子部分形成工程以外に、研磨工程、分割予定ライン形成工程および分割工程をこの順に実施しても良い。
この場合、本実施形態の結晶性膜３を用いたデバイス製造方法は、具体的には以下の（１）〜（４）に示す工程を少なくとも順次実施することで、素子部分と当該素子部分に略対応するサイズを有する結晶性膜とを含むデバイスを作製することが出来る。
（１）本実施形態の結晶性膜３をパターニングして個々の素子部分を形成する素子部分形成工程
（２）素子部分が片面に形成された素子部分付き結晶性膜３の、素子部分が形成されていない面を、改質領域パターン４が完全に除去されないように研磨する研磨工程
（３）研磨工程において研磨された面側から、個々の素子部分の境界ラインに沿って、レーザを照射することで分割予定ラインを形成する分割予定ライン形成工程
（４）分割予定ライン形成工程において形成された分割予定ラインに沿って外力を加えることで、素子部分付きの結晶性膜３を素子部分単位で分割する分割工程
以上により、本発明の結晶性膜３の少なくとも一部を備えた各種デバイスを得ることが可能となるため、結晶軸角度のばらつきが減少又は解消された結晶性膜３を用いてLED等の発光デバイスや、電子デバイス、受光素子の何れかのデバイスを得ることが出来る。結晶軸角度のばらつきが減少又は解消された結晶性膜３を用いることで、品質及びデバイス特性の向上した各種デバイスを提供することが出来る。

Claims (16)

  1. 厚みが300μm以上10mm以下の結晶性膜であり、内部にパルスレーザにより形成された改質領域パターンが形成されており、
    前記結晶性膜の厚み方向の相対位置を、前記改質領域パターンが無い場合には凹状に反る側の面を0%と仮定し、前記改質領域パターンが無い場合には凸状に反る側の面を100%と仮定した際に、
    前記改質領域パターンが、前記結晶性膜の厚み方向の3%以上50%未満の範囲内に設けられることを特徴とする結晶性膜。
  2. 前記改質領域パターンが、前記結晶性膜の片側の面と平行に設けられていることを特徴とする請求項１に記載の結晶性膜。
  3. 前記改質領域パターンが前記結晶性膜の平面方向に対して、
    ストライプ形状、格子形状、複数の多角形を配置した形状、複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、同心円状、らせん形状、前記結晶性膜の中心点を通る直線に対して略線対称又は略点対称な形状の何れかであることを特徴とする請求項１または２に記載の結晶性膜。
  4. 前記改質領域パターンが前記結晶性膜の平面方向に対して、
    ストライプ形状、格子形状、複数の多角形を配置した形状、同心円状の何れかであり、
    前記改質領域パターンを構成するラインのピッチが、50μm以上2000μm以下の範囲内であることを特徴とする請求項１〜３の何れかに記載の結晶性膜。
  5. 前記ピッチが、100μm以上1000μm以下の範囲内であることを特徴とする請求項４に記載の結晶性膜。
  6. 前記結晶性膜は、直径が50mm以上300mm以下であることを特徴とする請求項１〜５の何れかに記載の結晶性膜。
  7. 前記結晶性膜は、窒化物半導体結晶であることを特徴とする請求項１〜６のいずれかに記載の結晶性膜。
  8. 請求項１〜７のいずれかに記載の結晶性膜の少なくとも一部を備えることを特徴とするデバイス。
  9. 単結晶基板の面上にエピタキシャル成長により厚み300μm以上10mm以下の結晶性膜を形成し、
    次に、単結晶基板から結晶性膜を分離させ、
    次に、単結晶基板からの分離後に反りが発生した結晶性膜の厚み方向の相対位置を、凹状に反っている側の面を0%と仮定し、凸状に反っている側の面を100%と仮定した際に、厚み方向の3%以上50%未満の範囲内の結晶性膜内部にパルスレーザを集光して走査し、パルスレーザによる多光子吸収を利用して改質領域パターンを形成することを特徴とする結晶性膜の製造方法。
  10. 前記改質領域パターンを、前記結晶性膜の片側の面と平行に設けることを特徴とする請求項９に記載の結晶性膜の製造方法。
  11. 前記改質領域パターンを前記結晶性膜の平面方向に対して、
    ストライプ形状、格子形状、複数の多角形を配置した形状、複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、同心円状、らせん形状、前記結晶性膜の中心点を通る直線に対して略線対称又は略点対称な形状の、何れかに形成することを特徴とする請求項９又は１０に記載の結晶性膜の製造方法。
  12. 前記改質領域パターンを前記結晶性膜の平面方向に対して、
    ストライプ形状、格子形状、複数の多角形を配置した形状、同心円状の何れかに形成し、 前記改質領域パターンを構成するラインのピッチを、50μm以上2000μm以下の範囲内とすることを特徴とする請求項９又は１０に記載の結晶性膜の製造方法。
  13. 前記ピッチを、100μm以上1000μm以下の範囲内とすることを特徴とする請求項１２に記載の結晶性膜の製造方法。
  14. 前記結晶性膜は、直径が50mm以上300mm以下であることを特徴とする請求項９〜１３の何れかに記載の結晶性膜の製造方法。
  15. 前記結晶性膜が、窒化物半導体結晶であることを特徴とする請求項９〜１４のいずれかに記載の結晶性膜の製造方法。
  16. 単結晶基板の面上にエピタキシャル成長により厚み300μm以上10mm以下の結晶性膜を形成し、
    次に、単結晶基板から結晶性膜を分離させ、
    次に、単結晶基板からの分離後に反りが発生した結晶性膜の厚み方向の相対位置を、凹状に反っている側の面を0%と仮定し、凸状に反っている側の面を100%と仮定した際に、厚み方向の3%以上50%未満の範囲内の結晶性膜内部にパルスレーザを集光して走査し、パルスレーザによる多光子吸収を利用して改質領域パターンを形成することにより結晶性膜を製造し、
    更に、結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
    素子部分と前記素子部分に略対応するサイズを有する結晶性膜とを含むデバイスを製造することを特徴とするデバイス製造方法。
JP2012503290A 2010-03-05 2011-03-04 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法 Active JP5732685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012503290A JP5732685B2 (ja) 2010-03-05 2011-03-04 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010049860 2010-03-05
JP2010049860 2010-03-05
PCT/JP2011/055085 WO2011108710A1 (ja) 2010-03-05 2011-03-04 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法
JP2012503290A JP5732685B2 (ja) 2010-03-05 2011-03-04 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2011108710A1 JPWO2011108710A1 (ja) 2013-06-27
JP5732685B2 true JP5732685B2 (ja) 2015-06-10

Family

ID=44542354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012503290A Active JP5732685B2 (ja) 2010-03-05 2011-03-04 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法

Country Status (7)

Country Link
US (1) US20130062734A1 (ja)
EP (1) EP2544221A4 (ja)
JP (1) JP5732685B2 (ja)
KR (1) KR101454821B1 (ja)
CN (1) CN102763192B (ja)
TW (1) TWI525664B (ja)
WO (1) WO2011108710A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5732684B2 (ja) * 2010-03-05 2015-06-10 並木精密宝石株式会社 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
US9105472B2 (en) * 2010-04-13 2015-08-11 Namiki Seimitsu Houseki Kabushiki Kaisha Single-crystal substrate,single-crystal substrate having crystalline film,crystalline film,method for producing single-crystal substrate having crystalline film,method for producing crystalline substrate,and method for producing element
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
FR3024279B1 (fr) * 2014-07-28 2017-11-10 Saint-Gobain Lumilog Procede de fabrication d'une plaquette de materiau semi-conducteur a base de nitrure d'elements 13
JP6119712B2 (ja) * 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法
CN107002284B (zh) * 2014-12-03 2019-07-09 日本碍子株式会社 13族元素氮化物层的分离方法及复合基板
CN113937193A (zh) * 2020-06-29 2022-01-14 福建晶安光电有限公司 外延用衬底及其制造方法以及半导体器件及其制造方法
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166728A (ja) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd 窒化物系半導体素子の製造方法
JP2008016486A (ja) * 2006-07-03 2008-01-24 Hamamatsu Photonics Kk レーザ加工方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6498113B1 (en) * 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
JP5552627B2 (ja) * 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP5732684B2 (ja) * 2010-03-05 2015-06-10 並木精密宝石株式会社 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166728A (ja) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd 窒化物系半導体素子の製造方法
JP2008016486A (ja) * 2006-07-03 2008-01-24 Hamamatsu Photonics Kk レーザ加工方法

Also Published As

Publication number Publication date
JPWO2011108710A1 (ja) 2013-06-27
TW201201251A (en) 2012-01-01
KR101454821B1 (ko) 2014-10-28
US20130062734A1 (en) 2013-03-14
EP2544221A1 (en) 2013-01-09
KR20120109618A (ko) 2012-10-08
TWI525664B (zh) 2016-03-11
CN102763192B (zh) 2016-01-20
WO2011108710A1 (ja) 2011-09-09
EP2544221A4 (en) 2015-06-03
CN102763192A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5732685B2 (ja) 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP5802943B2 (ja) エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法
TWI550690B (zh) A single crystal substrate having a multilayer film, a manufacturing method of a single crystal substrate having a multilayer film, and an element manufacturing method
TWI489016B (zh) Single crystal substrate, single crystal substrate manufacturing method, multi-layer single-crystal substrate manufacturing method and component manufacturing method
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
KR20100065312A (ko) 반도체 발광 소자 및 그 제조 방법
TW201236071A (en) Semiconductor light emitting chip and substrate processing method
JP2010103424A (ja) 半導体発光素子の製造方法
JP2005166728A (ja) 窒化物系半導体素子の製造方法
JP4386142B2 (ja) 窒化物系半導体素子の製造方法
US9396942B2 (en) Substrate and manufacturing method thereof, and semiconductor device
JP5258671B2 (ja) 窒化物系半導体素子の製造方法
US20160265140A1 (en) Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
JP2015162565A (ja) Ｌｅｄパターン付き基板とその製造方法およびｌｅｄ素子の製造方法
JP2015144177A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150325

R150 Certificate of patent or registration of utility model

Ref document number: 5732685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250