KR20120109618A - 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법 - Google Patents

결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법 Download PDF

Info

Publication number
KR20120109618A
KR20120109618A KR20127021118A KR20127021118A KR20120109618A KR 20120109618 A KR20120109618 A KR 20120109618A KR 20127021118 A KR20127021118 A KR 20127021118A KR 20127021118 A KR20127021118 A KR 20127021118A KR 20120109618 A KR20120109618 A KR 20120109618A
Authority
KR
South Korea
Prior art keywords
crystalline film
shape
modified region
region pattern
less
Prior art date
Application number
KR20127021118A
Other languages
English (en)
Other versions
KR101454821B1 (ko
Inventor
히데오 아이다
나쓰코 아오타
히토시 호시노
겐지 후루타
도모사부로 하마모토
게이지 혼조
Original Assignee
가부시기가이샤 디스코
나미키 세이미쓰 하우세키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코, 나미키 세이미쓰 하우세키 가부시키가이샤 filed Critical 가부시기가이샤 디스코
Publication of KR20120109618A publication Critical patent/KR20120109618A/ko
Application granted granted Critical
Publication of KR101454821B1 publication Critical patent/KR101454821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

에피택셜성장용 기판으로부터 분리 후에 결정축의 격차가 해소된 결정성막과 그 결정성막을 갖추는 것으로 특성이 개선된 각종 디바이스의 제공, 및 결정성막과 디바이스의 제조 방법을 제공하는 것이다.
에피택셜성장용 기판인 단결정 기판의 면위에 에피택셜 성장에 의해 두께 가300μm 이상 10mm 이하의 결정성막을 형성하고, 다음에, 단결정 기판으로부터 결정성막을 분리시키고, 분리 후에 휘어진 상태가 발생한 결정성막의 두께 방향의 상대 위치에 대해, 우묵한 모양에 휘어지고 있는 측의 면을 0%로 가정하고, 볼록한 모양에 휘어지고 있는 면을 100%로 가정했을 때에, 두께 방향의 3% 이상 50% 미만의 범위내의 결정성막내부에 펄스 레이저를 집광하여 주사하고, 펄스 레이저에 의한 다광자 흡수를 이용해 개질영역패턴을 형성하는 것으로, 결정성막의 휘어진 상태량을 감소 또는 해소해, 결정축각도의 격차를 감소 또는 해소한다.

Description

결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법{CRYSTALLINE FILM, DEVICE, AND PRODUCTION METHODS FOR CRYSTALLINE FILM AND DEVICE}
본 발명은, 에피택셜성장(epitaxial growth)용 기판을 이용해 제작되는 결정성막, 디바이스, 및 결정성막 또는 디바이스의 제조 방법에 관한 것이다.
질화갈륨(GaN)으로 대표되는 질화물 반도체는, 밴드갭(band gap)이 넓고, 청색계의 발광이 가능한 것으로부터, 발광 다이오드(LED)나 반도체 레이저(LD) 등에 넓게 이용되고 있다.
예를 들면, GaN를 포함한 청색계 LED와 황색 발광체를 조합한 백색 LED는, 휴대 전화등의 액정 디스플레이(LCD)의 백라이트(back light)로서 보급하고 있다.
또, 상기 백색 LED는, 저소비전력 및 장수명등의 이점을 가지고 있으므로, 형광등이나 백열등에 대신하는 환경성이 뛰어난 광원으로서 기대되고 있어, 연구 및 개발이 활발히 진행되고 있다.
상기 질화물 반도체의 결정성막은, 사파이어(sapphire) 단결정 기판으로 대표되는 에피택셜성장용 기판(이하, 「성장용 기판」)의 면위에 에피택셜 성장에 의해 성막 형성된다.
그렇지만, 상기 성장용 기판과 상기 결정성막은 격자정수나 열팽창계수가 다르기 때문에, 상기 결정성막을 자립 가능한 두께(예를 들면, 300μm 이상)까지 성장시키는 것은 매우 곤란했다.
거기서, 수소화물기상성장법(hydride vapor phase epitaxy,HVPE법)에 의해 성장용기판 면위에 상기 결정성막을 기상 성장시키는 방법이 고안 되고 있다.
HVPE법은, 그 외의 결정 성장법인 유기금속 기상성장법(metal organic vapor phase epitaxy,MOVPE법)이나 분자빔에피택시법(molecular beam epitaxy, MBE법)에 비해 성장 속도가 크기 때문에, 두꺼운 결정성막을 형성하는 것이 가능해진다.
그러나, 상기 결정성막을 자립 가능한 두께까지 성장시킬수 있었다고 해도, 결정성막으로부터 성장용 기판을 분리하는 과정에서, 성장용 기판과 질화물 반도체의 결정성막의 열팽창계수 차이 및 격자정수 차이에 기인하는 내부왜곡이 개방되어, 도 5에 나타내듯이 결정성막(100)에 휘어진 상태가 발생해 버린다고 하는 과제가 있었다.
도 6에 나타내듯이, 휘어진 상태의 결정성막(100)을 프레스 접착에 의해 연마반(硏磨盤)(101)에 붙여 연마를 실시하려고 해도, 휘어진 상태량이 너무 크면 프레스 접착시의 압압력(押壓力) F를 크게 하지 않으면 안되어, 그 결과, 큰 압압력 F을 이용한 프레스에 의해 결정성막의 파괴를 초래하는 우려가 있었다.
거기서, 도 7(a)에 나타내듯이, 휘어진 상태인 채로 결정성막(100)을 연마반 (101)에 붙여 그 상태로 결정성막(100)표면을 연마하고, 또한,그 도(b)에 나타내듯이, 결정성막(100)의 다른 한쪽 면인 요면(凹面)에도 연마를 실시한다.
양면에 연마가공이 실시된 결정성막(100')를 그 도(c)에 나타낸다.
도 7(c)에 나타난 결정성막(100')는, 외관상은 양면이 평행에 연마 가공된 평행 평판형에 성형되고 있지만, 원래 휘어진 상태의 결정성막(100)을 연마하고 있다.
도 5에 나타내듯이, 휘어진 상태의 결정성막(100) 내부의 결정축(102)는, 결정성막(100)의 중심부로부터 단부에 가는 것에 따라, 결정축(102)의 각도의 차이(어긋남)가 커져 간다.
따라서, 결정성막(100)은 이 결정축(102)의 각도 차이가 유지된 채로 양면 연마되기 때문에, 도 8에 나타내듯이,연마 후의 결정성막(100')의 결정축(102)도 각각의 각도는 제각기 불균일이 되어 버린다.
결정성막(100')가 질화물 반도체인 경우 결정축(102)의 격차가 있으면, 이 질화물 반도체 면위에 에피택셜 성장 시킨 성장층의 조성이 불규칙 하게 된다.
구체적으로는, 이러한 결정성막(100')를 이용하여, 예를 들면 발광 디바이스를 제작했을 경우, 에피텍셜층의 조성의 격차가 원인으로 결정성막(100')면내에서 발광파장(發光波長)이 불규칙해 버린다.
이 때문에, 제작된 발광 디바이스는, 동일한 발광 파장을 가지지 않고 격차를 가진다고 하는 우려가 있다.
거기서, 특허 문헌 1에, 우묵한 모양에 휘어진 상태가 생기고 있는 결정성막에 대해, 우묵한 모양에 휜 측의 표면을 연삭 해 가공 변질층을 형성하는 것으로써, 결정성막의 휘어진 상태를 저감하는 방법이 개시되고 있다.
일본공개특허 2005－136167호 공보
그렇지만, 특허 문헌 1에 기재한 결정성막의 제조 방법에서는, 가공 변질층이 형성되어 있는 상태에서는 결정성막의 휘어진 상태는 저감 되지만, 디바이스 제작시에 결정성막으로부터 가공 변질층을 제거하면, 결정성막은 다시 휘어져, 결정축 각도에 격차가 발생한다고 하는 과제가 있었다.
또, 결정성막의 격차에 의해, 결정성막 형성 후에 포토리소그래피(photolithography)나 칩(chip) 분할등의 후공정을 실시하려고 해도, 그 실행이 곤란하게 되어 버린다.
또한, 디바이스 제작의 경제적인 관점으로부터 2 인치(직경 50 mm) 이상의 대형의 질화물 단결정 기판이 바람직하고 있지만, 기판의 대형화를 실시하면 휘어진 상태에 의해 기판 특성의 면내불균일(面內不均一))이 현저하게 되어, 대면적화가 무의미하게 되어 버린다고 하는 과제도 있었다.
또한, 결정축 각도의 격차는, 발광 디바이스의 활성층의 lnGaN 조성을 불균일하게 하기 때문에, 발광 디바이스를 형성하는 경우, 발광 파장의 격차를 발생시켜 버린다.
또, 특허 문헌 1에 기재한 결정성막의 제조 방법에서는, 가공 변질층의 형성을 기계 연삭(機械硏削)에 의해 실시하고 있기 때문에, 결정성막의 휘어진 상태를 해소하기 위해서는, 기계연삭할 때마다 휘어진 상태량의 감소 정도를 확인하지 않으면 안되고, 확인할 때마다 연삭공정을 멈추지 않으면 안 되기 때문에 품이 들고 있었다.
본 발명은 상기 각 과제에 근거해서 된 것이며, 그 목적은, 성장용 기판으로부터 분리 후에 결정축 각도의 격차가 해소된 결정성막과 그 결정성막을 갖추는 것으로 특성이 개선된 디바이스의 제공, 및 결정성막과 디바이스의 제조 방법을 제공하는 것이다.
상기 과제는, 이하의 본 발명에 의해 달성된다.
즉, 본 발명의 결정성막은, 두께가 300μm 이상 10 mm 이하이며, 내부에 개질 영역패턴이 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 결정성막의 일 실시 형태는, 상기 개질영역패턴이 펄스 레이저에 의해 형성되는 것이 바람직하다.
또한, 본 발명의 결정성막의 다른 실시 형태는, 상기 결정성막의 두께 방향의 상대 위치에 대해, 상기 결정성막의 한쪽 면을 0%로 가정하고, 다른 한쪽측의 면을 100%로 가정했을 때에,
상기 개질영역패턴이, 상기 결정성막의 두께 방향의 3% 이상 95% 이하의 범위내에 설치되는 것이 바람직하다.
또한, 본 발명의 결정성막의 다른 실시 형태는, 상기 개질영역패턴이 상기 결정성막의 두께 방향의 3% 이상 50% 미만의 범위내에 설치되는 것이 바람직하다.
또한, 본 발명의 결정성막의 다른 실시 형태는, 상기 개질영역패턴이 상기 결정성막의 한쪽 면과 평행에 설치되어 있는 것이 바람직하다.
또한, 본 발명의 결정성막의 다른 실시 형태는, 상기 개질영역패턴이 상기 결정성막의 평면 방향에 대해서,
스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 복수개의 동일형상 및 동일 사이즈의 원 또는 타원을 규칙적으로 배치한 형상, 동심원상, 나선 형상, 상기 결정성막의 중심점을 통과하는 직선에 대해서 대략 선대칭 또는 대략 점대칭인 형상의 어느 하나인 것이 바람직하다.
또한, 본 발명의 결정성막의 다른 실시 형태는, 상기 개질영역패턴이 상기 결정성막의 평면 방향에 대해서,
스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원상의 어느 하나이며,
상기 개질영역패턴을 구성하는 라인의 피치가, 50μm 이상 2000μm 이하의 범위내인 것이 바람직하다.
또한, 본 발명의 결정성막의 다른 실시 형태는, 상기 피치가 100μm 이상 1000μm 이하의 범위내인 것이 바람직하다.
또한, 본 발명의 결정성막의 다른 실시 형태는, 직경이 50 mm 이상 300 mm 이하인 것이 바람직하다.
또한, 본 발명의 결정성막의 다른 실시 형태는, 질화물 반도체 결정인 것이 바람직하다.
또, 본 발명의 디바이스는, 본 발명과 관련되는 결정성막을 갖추는 것을 특징으로 한다.
또, 본 발명의 결정성막의 제조 방법은,
단결정 기판의 면위에 에피택셜 성장에 의해 두께가 300μm 이상 10 mm 이하의 결정성막을 형성하고,
다음에, 단결정 기판으로부터 결정성막을 분리시키고,
다음에, 단결정 기판으로부터 분리 후에 휘어진 상태가 발생한 결정성막의 두께 방향의 상대 위치에 대해, 우묵한 모양에 휘어지고 있는 측의 면을 0%로 가정하고, 볼록한 모양에 휘어지고 있는 측의 면을 100%로 가정했을 때에,
두께 방향의 3% 이상 50% 미만의 범위내의 결정성막내부에 펄스 레이저를 집광하여 주사하고, 펄스 레이저에 의한 다광자 흡수를 이용해 개질영역패턴을 형성하는 것을 특징으로 한다.
또한, 본 발명과 관련되는 결정성막의 제조 방법의 일 실시 형태는, 상기 개질 영역패턴을 상기 결정성막의 한쪽 면과 평행에 설치하는 것이 바람직하다.
또한, 본 발명과 관련되는 결정성막의 제조 방법의 다른 실시 형태는, 상기 개질영역패턴을 상기 결정성막의 평면 방향에 대해서,
스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 복수개의 동일 형상 및 동일 사이즈의 원 또는 타원을 규칙적으로 배치한 형상, 동심원상, 나선 형상, 상기 결정성막의 중심점을 통과하는 직선에 대해서 대략 선대칭 또는 대략 점대칭인 형상의 어느 하나로 형성하는 것이 바람직하다.
또한, 본 발명과 관련되는 결정성막의 제조 방법의 다른 실시 형태는, 상기 개질영역패턴을 상기 결정성막의 평면 방향에 대해서,
스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원상의 어느 하나로 형성하고,
상기 개질영역 패턴을 구성하는 라인의 피치를, 50μm 이상 2000μm 이하의 범위내로 하는 것이 바람직하다.
또한, 본 발명과 관련되는 결정성막의 제조 방법의 다른 실시 형태는, 상기 피치를 100μm 이상 1000μm 이하의 범위내로 하는 것이 바람직하다.
또한, 본 발명과 관련되는 결정성막의 제조 방법의 다른 실시 형태는, 상기 결정성막의 직경이 50 mm 이상 300mm 이하인 것이 바람직하다.
또한, 본 발명과 관련되는 결정성막의 제조 방법의 다른 실시 형태는, 상기 결정성막이 질화물 반도체 결정인 것이 바람직하다.
또, 본 발명의 디바이스의 제조 방법은,
단결정 기판의 면위에 에피택셜 성장에 의해 두께가 300μm 이상 10 mm 이하의 결정성막을 형성하고,
다음에, 단결정 기판으로부터 결정성막을 분리시키고,
다음에, 단결정 기판으로부터 분리 후에 휘어진 상태가 발생한 결정성막의 두께 방향의 상대 위치에 대해, 우묵한 모양에 휘어지고 있는 측의 면을 0%로 가정하고, 볼록한 모양에 휘어지고 있는 측의 면을 100%로 가정했을 때에,
두께 방향의 3% 이상 50% 미만의 범위내의 결정성막내부에 펄스 레이저를 집광하여 주사하고, 펄스 레이저에 의한 다광자 흡수를 이용해 개질영역패턴을 형성하는 것으로써 결정성막을 제조하고,
또한, 결정성막에 대해서 적어도 패터닝(patterning) 처리를 가하는 것으로, 발광소자, 광발전소자, 반도체소자로부터 선택되는 어느 1개의 소자로서 기능하는 소자 부분을 제작하는 소자부분형성공정을 적어도 경과하여,
소자 부분과 상기 소자 부분에 대략 대응하는 사이즈를 가지는 결정성막을 포함한 디바이스를 제조하는 것을 특징으로 한다.
이상으로 설명한 본 발명에 의하면, 자립 가능한 두께를 가지는 양면연마 후의 결정성막의 휘어진 형상을 제어 할 수 있음과 동시에, 휘어진 상태량을 정밀하게 감소 또는 해소한 결정성막을 얻는 것이 가능해진다.
따라서, 결정성막의 평탄화를 도모하는 것으로, 후공정을 용이화하여, 결정성막내부의 결정축각도의 격차를 감소 또는 해소하는 것이 가능해진다.
또한, 펄스 레이저를 이용하는 것으로, 짧은 시간폭(時間幅)내에 에너지를 집중시켜, 높은 피크 출력을 얻을수 있기 때문에, 개질영역패턴의 형성에 보다 바람직하고, 펄스 레이저의 조사 조건과 조사 위치에 의해, 휘어진 상태량을 일의적(一義的)으로 제어할 수 있으므로, 종래보다 휘어진 상태량의 감소 또는 해소 공정을 단축시키는 것이 가능해진다.
또한, 결정성막의 두께 방향의 상대 위치에 대해, 결정성막의 한쪽 면을 기준의 0%로 가정하고, 다른 한쪽측의 면을 100%로 가정했을 때에, 개질영역패턴을 결정성막의 두께 방향의 3% 이상 95% 이하, 더욱 3% 이상 50% 미만에 형성하는 것으로써, 결정성막의 표면에 영향을 주는 일 없이 개질영역패턴을 형성할 수 있음과 동시에, 양면연마 후의 결정성막에 생기는 휘어진 상태량을 감소 또는 해소하는 것이 가능해진다.
또, 결정성막의 두께 방향에 있어서 적어도 3% 이상 50% 미만의 위치에 개질 영역패턴을 형성하면, 후공정에서 결정성막의 양면에 연마가공을 실시해도, 결정성막내부에 개질영역패턴을 잔존(殘存)시키는 것이 가능해진다.
따라서, 양면연마 후의 결정성막에 재차 휘어진 상태가 발생되는 것이 방지되어, 결정축각도의 격차의 발생 또는 증가를 방지할 수 있다.
또한, 개질영역패턴을 결정성막의 한쪽 면과 평행에 설치하는 것으로, 휘어진 상태량의 감소 또는 해소의 용이화와 결정성막 형상의 왜곡발생의 방지를 도모할 수 있다.
또한,격자 형상, 복수의 다각형을 배치한 형상, 동심원상, 나선 형상, 복수개의 동일형상 및 동일사이즈의 원 또는 타원을 규칙적으로 배치한 형상, 또는, 결정성막의 중심점을 통과하는 직선에 대해서 대략 선대칭 또는 대략 점대칭으로　개질영역패턴을　형성 하는 것으로써, 양면 연마후의 결정성막의 균일한 휘어진 상태량의 감소, 또는 균일한 휘어진 상태량의 해소를 얻을수 있다.
또, 개질영역패턴을 스트라이프 형상으로 하면, 양면연마 후의 결정성막의 휘어진 상태량의 감소 또는 해소에 편향을 갖게하는 것도 가능해져, 펄스 레이저의 조사 공정을 보다 용이화할 수 있다.
또한, 개질영역패턴의 피치 간격을 50μm 이상 2000μm 이하, 더욱은 100μm 이상 1000μm 이하로 설정하는 것으로써, 양면연마후의 결정성막의 휘어진 상태량 변화의 확보와 양산성의 확보를 양립하는 것이 가능해진다.
또한, 성장용 기판에 직경이 50 mm 이상 300 mm 이하라고 하는 대구경의 기판을 이용해 동사이즈의 대구경의 결정성막을 제작해도, 휘어진 상태량의 감소 또는 해소에 의해, 양면연마 후의 결정성막의 결정축각도의 격차가 감소 또는 해소되기 때문에, 면내불균일화를 방지하는 것도 가능해진다.
또한, 본 발명과 관련되는 결정성막을 이용해 각종 디바이스를 구성하는 것으로써, 결정축각도의 격차가 감소 또는 해소된 결정성막을 이용하므로, 품질 및 디바이스 특성이 향상한 각종 디바이스를 제공할 수 있다.
또한, 결정성막에 질화물 반도체 결정을 이용하는 것으로, 질화물 반도체 결정에 의해 구성되는 각종 디바이스의 품질과 특성을 향상시키는 것이 가능해진다.
도 1은 본 실시 형태와 관련되는 결정성막의 에피택셜 성장 공정을 나타내는 모식도이다.
도 2는 에피택셜 성장 후에 성장용 기판으로부터 분리된 결정성막을 나타내는 모식도이다.
도 3은 본 실시 형태와 관련되는 결정성막내부에 개질영역패턴을 형성하는 개질영역패턴형성공정을 나타내는 모식도이다.
도 4는 본 실시 형태와 관련되는 개질영역패턴의 패턴 형상, 피치를 나타내는 모식도이다.
도 5는 성장용 기판으로부터 분리된 결정성막과 결정축의 상태를 나타내는 모식도이다.
도 6은 도 5에 나타내는 결정성막을 연마반에 붙이는 첨부(貼付)공정을 나타내는 모식도이다.
도 7은 종래의 결정성막의 연마공정을 나타내는 모식도이다.
도 8은 양면에 연마가공이 실시된 종래의 결정성막과 결정축의 상태를 나타내는 모식도이다.
이하에, 본 발명과 관련되는 결정성막(結晶性膜)과 디바이스(device) 및 이들의 제조방법을 도 1~도 4를 참조해 설명한다.
도 1은, 본 실시 형태와 관련되는 결정성막의 에피택셜성장(epitaxial growth)공정을 나타내는 모식도이다.
본 발명의 결정성막은, 에피택셜성장용기판(이하, 「성장용기판」이라고 함)에 에피택셜성장에 의해 두께가 300μm 이상 10 mm 이하로 형성되어 성장용 기판으로부터 분리되고, 그리고 내부에 개질영역패턴(reforming region pattern)이 형성되는 것을 특징으로 한다.
도 1(a)에 나타내는 성장용기판(1)의 결정성장면의 면위에, 그 도(b)에 나타내듯이 저온 버퍼층(2)를 에피택셜 성장 시킨다.
또한, 그 도(c)에 나타내듯이, 결정성막(3)을 에피택셜성장에 의해 성막 (成膜)형성한다.
결정성막(3)의 일례로서는, 질화물반도체결정의 막을 들수 있고,보다 자세한 예로서는, GaN로 대표되는 III족질화물계화합물반도체를 들수 있다.
성장용기판(1)의 재료로서는, 사파이어(sapphire)(Al2O3),Si,GaAs,수정, Ga2O3중의 어느 하나의 단결정(單結晶)이 상기 질화물반도체막을 형성 가능한 재료로서 바람직하다.
그 중에서도 사파이어는, 결정성막(3)이 GaN인 경우 그 격자정수(格子定)가 GaN의 막후(膜厚)가 증가하는 것에 따라 서서히 변화해 완화되어 가므로 가장 바람직하다.
성장용기판(1)의 결정성장면에는, 결정성막(3)을 에피택셜성장 시키기 전에 미리 연마가 실시되어 있고, 이 연마는, 상기 결정성장면이 에피택셜성장 가능한 정도까지 평활하게 되도록 실시되면 좋다.
에피택셜성장이 가능한 정도의 기준으로서는, 표면 거침도 Ra=0.1 nm 이하로 형성하는 것이 바람직하다.
또한, 결정성막(3)을 성막 형성하는 사파이어의 성장용기판(1)의 결정 성장면으로서 바람직하게는 C면이지만, 이것으로 한정되지 않고, R면, M면, A면 등, C면 이외의 면도 사용 가능하다.
또한, 결정 성장면에 연마가 실시된 성장용기판(1)의 서멀클리닝(thermal cleaning)을 실시하고, 계속 하여 저온 버퍼층(2)를 에피택셜성장 시킨 후, 그 저온 버퍼층(2)를 개입시켜 결정성막(3)을 에피택셜성장 시킨다.
결정성막(3)의 에피택셜 성장법으로서는, HVPE법이 바람직하다.
그 이유는, 복잡한 공정을 실시하는 일 없이 성막 가능하고, 결정성막(3)이 GaN인 경우는 MOCVD법이나 MBE법에 비해 높은 성장 속도를 달성할 수 있어 두꺼운 GaN를 성장시킬수 있음과 동시에, GaN의 결함밀도(缺陷密度)의 감소와 양산성(量産性)이 뛰어나기 때문에 있다.
HVPE법에 의해　자립 가능한　두께 300μm 이상 10 mm 이하의　결정성막(3)　이 성장 형성된다(도 1(c) 참조).
다음에, 도 2에 나타내듯이, 결정성막(3)을 성장용기판(1)으로부터 박리 해 분리한다.
결정성막(3)을 자립 가능한 두께까지 성장, 성막 시킬수 있었다고 해도, 성장용 기판(1)으로부터 결정성막(3)을 분리, 제거하는 과정에서, 성장용 기판(1)과 질화물 반도체결정의 결정성막(3)의 열팽창계수차이 및 격자정수 차이에 기인하는 내부 왜곡이 개방되어 버린다.
그 결과, 도 2와 같이 결정성막(3)에 휘어진 상태가 발생해 버린다.
거기서, 다음에, 결정성막(3)을 시료스테이지에 재치(載置)하여, 도 3에 나타내듯이 결정성막(3)의 볼록한 모양에 따른 면측을 통해 결정성막(3)의 내부에 펄스 레이저(pulse laser)(5)를 집광(集光) 하고, 도시하지 않는 상기 시료 스테이지를 연속적으로 고속으로 주사(走査) 한다.
이 집광, 주사의 공정에 의해, 스폿(spot)모양의 개질영역이 연속적으로 연결된 라인(line)상의 개질영역패턴(4)를 결정성막(3) 내부에 형성한다.
또한, 펄스 레이저의 입사는, 볼록한 모양에 따른 면측과는 역측의 우묵한 모양에 따른 면측을 통해 실시하는 것도 가능하다.
개질영역패턴(4)의 형성 방법은 특히 한정되지 않지만, 본 실시 형태에서는 펄스 레이저(5)를 조사하는 방법이 이용된다.
이 경우, 펄스 레이저 조사된 영역에 존재하는 원자의 다광자흡수(多光子吸) 에 의해 그 영역이 국소적으로 가열되어, 주위의 영역에 대해서 결정구조나 결정성의 변화등의 뭔가의 변성이 생기는 것으로, 상기 개질영역이 형성된다.
국소적으로 보면, 스폿모양의 개질영역은, 펄스 레이저가 순간적으로 조사된 부분에만 형성되고, 그 크기는, 펄스 레이저(5)의 스폿 사이즈, 조사 에너지, 및 펄스폭에 의존한다.
또, 라인상에 형성되는 스폿모양의 개질영역패턴(4)의 거리는, 펄스 레이저의 반복 주파수와 시료 스테이지의 주사 속도에 의존해 형성된다.
펄스 레이저(5)의 파장(波長)은, 결정성막(3)의 흡수단 파장보다 긴 투명한 파장역(波長域)의 파장이 적합하다.
펄스폭, 조사 에너지는, 결정성막(3)의 재료의 물성(物性)에 맞추어 적당히 선택한다.
레이저의 조사는 상기 개질영역을 형성할 수 있다면, 어떠한 조사 조건으로 실시해도 좋지만, 일반적으로는, 짧은 시간폭내에 에너지를 집중시킬수 있으므로 높은 피크 출력을 얻을수 있다고 하는 점에서, 단속적으로 레이저빛을 내는 펄스 레이저(5)를 이용하는 것이 바람직하다.
결정성막(3)이 GaN인 경우, 펄스 레이저(5)의 파장은 200 nm이상 5000 nm 이하, 펄스폭은 나노초~펨토초, 바람직하게는 10 ns~19 ns 또는 200 fs~800 fs, 반복 주파수는 50 kHz~500 kHz가 바람직하다.
레이저 파워는 0.05~0.8 W, 조사 에너지는 3~20μJ, 레이저의 스폿 사이즈는 0.5~4μm가 바람직하다.
시료 스테이지의 주사속도(走査速度)는, 양산성을 생각하면 100~1000mm/s가 바람직하다.
또한, 도 4에 나타내듯이, 개질영역패턴(4)의 패턴 형상, 각 라인간의 피치(pitch)(6), 형성 위치를 최적화하는 것에 의해서, 결정성막(3) 전체의 내부 응력을 컨트롤 해, 결정성막(3)의 휘어진 형상 및/또는 휘어진 상태량을 정밀하게 제어할 수 있다.
또한, 본 발명에 있어서의 휘어진 상태량이란, 결정성막(3)의 두께 방향에 있어서, 결정성막(3)의 주변부와 중심부의 거리를 가리키는 것으로 한다.
개질영역패턴(4)의 패턴 형상으로서는 예를 들면 도 4에 나타내듯이, 그 평면 형상이 결정성막(3)의 평면 방향에 대해서, 복수개의 라인을 결정성막(3)의 오리엔테이션 플랫(orientation flat)면에 대해 수직 또는 평행에 형성한 스트라이프(stripe)형상(도 4(a), (b)), 그것들 양쪽을 조합한 격자 형상(도4(c))등이 형성 가능하다.
그 외에도, 복수의 다각형을 배치한 형상(도4(d)의 예에서는 육각형), 동심원상(도4(e)), 나선 형상, 복수개의 동일 형상 및 동일 사이즈의 원 또는 타원을 규칙적으로 배치한 형상등을 형성 할 수 있다.
또한, 상기 다각형이란, 사각형을 제외한 형상으로 한다.
패턴 형상은, 주로 결정성막(3)의 휘어진 형상의 대칭성에 영향을 주기 때문에, 개질영역패턴(4) 형성 후에 양면 연마가공(硏磨加工)을 한 후의 결정성막(3)의 면내에 있어서 균일한 휘어진 상태량의 감소 또는 균일한 휘어진 상태량의 해소(解消)를 얻으려고 하면, 그 평면 형상은, 격자 형상, 다각형을 배치한 형상, 동심원상, 나선 형상, 복수개의 동일 형상 및 동일 사이즈의 원 또는 타원을 규칙적으로 배치한 형상, 또는, 결정성막(3)의 중심점을 통과하는 직선에 대해서 대략 선대칭 또는 대략 점대칭인 것과 같은 형상이 바람직하다.
반대로, 평면 형상이 스트라이프 형상이면, 개질영역패턴(4) 형성 후에 양면 연마가공을 한 후의 결정성막(3)의 휘어진 상태량의 감소 또는 해소에 편향을 갖게하는 것도 가능하다.
또한, 펄스 레이저 주사가 세로 방향 또는 가로 방향의 일방향만으로 좋고, 펄스 레이저(5)의 조사 공정이 보다 용이해진다.
또한, 결정성막(3)에 설치하는 개질영역패턴(4)의 평면 형상을 격자 형상으로 하고, 최종적으로 디바이스를 형성했을 때의 디바이스칩(device chip)의 분할선으로서 격자 형상의 개질영역패턴(4)를 이용하는 것도 가능하다.
그 경우, 결정성막(3)의 양면 연마가공 후에 남는 두께분 중에 격자 형상의 개질영역패턴(4)가 남는 두께 위치에 형성하는 것이 바람직하다.
스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원상의 어느 하나의 패턴에 있어서의 각 라인간의 피치(6)은, 주로 개질영역패턴(4) 형성 후의 결정성막(3)의 휘어진 상태량의 변화량에 영향을 주며, 피치(6)이 작아질수록 휘어진 상태량의 변화량은 커진다.
한편, 피치(6)을 좁게 설정할 수록 가공 시간도 걸리기 때문에, 양산성을 고려하면, 피치(6)은 50μm 이상 2000μm 이하의 범위내가 바람직하고, 100μm 이상 1000μm 이하가 더욱 바람직하다.
결정성막(3)의 두께 방향에 있어서의 개질영역패턴(4)의 형성 위치는, 주로 개질영역패턴(4) 형성 후의 결정성막(3)의 휘어진 상태량의 변화량에 영향을 주며, 형성 위치가 표면에 가까울수록 휘어진 상태량의 변화량은 커진다.
결정성막(3)의 두께 방향의 상대 위치에 대해,결정성막(3)의 한쪽 면(우묵한 모양에 휘어지고 있는 측의 면.도 3의 위쪽의 면.)을 기준의 0%로 가정하고, 다른 한쪽측의 면(볼록한 모양에 휘어지고 있는 측의 면.도 3의 아래 쪽의 면)을 100%로 가정 했을 때에, 개질영역패턴(4)를 결정성막(3)의 두께 방향의 3% 이상 95% 이하, 더욱 바람직하게는 3% 이상 50% 미만에 형성한다.
이러한 두께 방향의 위치에 개질영역패턴(4)를 형성하는 것으로써, 개질영역 패턴(4)의 형성이 결정성막(3)의 표면에 영향을 주지 않게 하는 것이 가능해진다.
또한, 복수의 개질영역패턴을 결정성막(3)의 두께 방향의 다른 위치에 형성해도 좋다.
두께 방향에 있어서의 상기 형성 위치에 개질영역패턴(4)를 형성하는 것으로써, 결정성막(3)에 생기는 휘어진 상태량이 감소 또는 해소된다.
이 경우, 휘어진 상태량을 해소하는 것으로 결정성막(3)을 가능한 한 평탄한 상태에 가까이 하는 것이 기본적으로 바람직하지만, 휘어진 방향은 같은 대로 휘어진 상태량이 감소하는 것만으로도 좋다.
또한, 개질영역패턴(4)가 결정성막(3)의 두께 방향에 있어서 치우친 위치에 설치되거나 불규칙하게 배치되거나 비대칭적으로 배치되거나 하면, 휘어진 상태량을 감소 또는 해소하는 것이 곤란해지거나 결정성막(3)의 형상이 왜곡해 버리는 우려가 있다.
이러한 문제를 회피하기 위해서, 결정성막(3)의 두께 방향에 있어서 결정성막(3)의 적어도 한쪽 면과 평행에 개질영역패턴(4)를 설치하는 것이 바람직하다.
이상, 본 발명에 의하면, 상술한 것처럼 결정성막(3) 내부에 개질영역패턴(4)를 형성하여 휘어진 형상을 제어 함과 동시에, 휘어진 상태량을 정밀하게 감소 또는 해소한 결정성막(3)을 얻을수 있다.
이것에 의해, 결정성막(3)의 평탄화를 도모하는 것으로, 후공정(後工程)을 용이화하여, 개질영역패턴(4) 형성 후에 양면 연마를 실시한 후의 결정성막(3) 내부의 결정축각도(結晶軸角度)의 격차를 감소 또는 해소하는 것이 가능해진다.
또한, 펄스 레이저(5)를 이용하면, 펄스 레이저(5)를 결정성막(3)에 조사하면서 휘어진 상태량의 감소 정도도 확인할 수 있으므로, 휘어진 상태량의 감소 또는 해소 공정을 종래보다 단축시키는 것이 가능해진다.
또한, 결정성막(3)의 두께 방향에 있어서 적어도 3% 이상 50% 미만의 위치에 개질영역패턴(4)를 형성하면, 후공정에서 결정성막(3)의 양면에 연마가공을 실시해도, 결정성막(3) 내부에 개질영역패턴(4)를 잔존시키는 것이 가능해진다.
따라서, 결정성막(3)에 재차 휘어진 상태가 발생하는 것이 방지되어, 결정축각도의 격차의 발생 또는 증가를 방지할 수 있다.
또한, 성장용 기판(1)에 직경이 50 mm 이상 300 mm 이하라고 하는 대구경(大口徑)의 기판을 이용해 동사이즈의 대구경의 결정성막(3)을 제작해도, 개질영역패턴(4) 형성 후에 양면 연마를 실시한 후의 결정성막(3)의 휘어진 상태량의 감소 또는 해소에 의해, 결정축각도의 격차가 감소 또는 해소되기 때문에, 면내불균일화(面不均一化)를 방지하는 것도 가능해진다.
또한, 상기와 같은 결정성막(3)을 이용해 예를 들면 GaN계화합물반도체를 이용한 발광소자(예를 들면, LED) 디바이스를 제조하는 경우에는, 결정성막(3), n-GaN계층, ln-GaN계 활성층, p-GaN계층을 차례차례 적층(積層)하고, 표면을 적당히 에칭(etching) 한 후, 표면에 n형 전극과 p형 전극을 형성한다.
그 후, 1 칩(chip)의 발광소자 마다 절단 한다.
그 외에도, 면발광 레이저 등에 이용하는 발광 디바이스, 광 센서나 태양전지 등에 이용하는 수광(受光) 디바이스, 전자 회로 등에 이용하는 반도체 디바이스등의 각종의 질화물 반도체를 이용한 디바이스를 생각할 수 있다.
이상으로 설명한 제조 방법 및 양면 연마를 거쳐 제작된 본 실시 형태의 결정성막(3)에 대해, 더욱 각종의 후공정을 실시하는 것으로써 각종 디바이스를 제작할 수 있다.
이 경우, 후공정에 있어서, 결정성막(3)에 대해서 적어도 패터닝(patterning) 처리를 가하는 것으로, 발광소자, 광발전소자, 반도체소자로부터 선택되는 어느 하나의 소자로서 기능하는 소자 부분을 제작하는 소자부분형성공정(素子部分 形成工程)을 적어도 경과하여, 소자 부분과 그 소자 부분에 대략 대응하는 사이즈를 가지는 결정성막을 포함한 디바이스를 제조할 수 있다.
또, 디바이스의 제조에 임하여, 후공정으로서 소자부분형성공정 이외에, 연마 공정, 분할예정라인형성공정 및 분할공정을 이 순서로 실시해도 좋다.
이 경우, 본 실시 형태의 결정성막(3)을 이용한 디바이스 제조 방법은, 구체적으로는, 이하의 (1)~(4)에 나타내는 공정을 적어도 차례차례 실시하는 것으로, 소자 부분과 그 소자 부분에 대략 대응하는 사이즈를 가지는 결정성막을 포함한 디바이스를 제작할 수 있다.
(1) 본 실시 형태의 결정성막(3)을 패터닝 해 개개의 소자 부분을 형성하는 소자부분형성공정(素子部分形成工程)
(2) 소자부분이 한쪽 면에 형성된 소자부분형성결정성막(3)의 소자 부분이 형성되어 있지 않은 면을, 개질영역패턴(4)가 완전하게 제거되지 않도록 연마하는 연마공정(硏磨工程)
(3) 연마공정에서 연마된 면측으로부터 개개의 소자 부분의 경계 라인에 따라서 레이저를 조사하는 것으로, 분할예정라인을 형성하는 분할예정라인형성 공정
(4) 분할예정라인형성공정에서 형성된 분할예정라인에 따라서 외력을 가하는 것으로, 소자부분형성결정성막(3)을 소자부분 단위로 분할하는 분할공정(分割工程)
이상에 의해, 본 발명의 결정성막(3)의 적어도 일부를 갖춘 각종 디바이스를 얻는 것이 가능해지기 때문에, 결정축각도의 격차가 감소 또는 해소된 결정성막(3)을 이용해 LED등의 발광 디바이스나, 전자 디바이스, 수광 소자의 어느 하나의 디바이스를 얻을수 있다.
결정축각도의 격차가 감소 또는 해소된 결정성막(3)을 이용하는 것으로, 품질 및 디바이스 특성이 향상한 각종 디바이스를 제공할 수 있다.
3: 결정성막
4: 개질영역패턴
5: 펄스 레이저
6: 피치

Claims (19)

  1. 두께가 300μm 이상 10 mm 이하이며, 내부에 개질영역패턴이 형성되어 있는 것을 특징으로 하는, 결정성막.
  2. 제1항에 있어서,
    상기 개질영역패턴이 펄스 레이저에 의해 형성된 것을 특징으로 하는, 결정성막.
  3. 제1항 또는 제2항에 있어서,
    상기 결정성막의 두께 방향의 상대 위치에 대해, 상기 결정성막의 한쪽측의 면을 0%로 가정하고, 다른 한쪽의 면을 100%로 가정했을 때에,
    상기 개질영역패턴이, 상기 결정성막의 두께 방향의 3% 이상 95% 이하의 범위내에 설치되는 것을 특징으로 하는, 결정성막.
  4. 제3항에 있어서,
    상기 개질영역패턴이, 상기 결정성막의 두께 방향의 3% 이상 50% 미만의 범위내에 설치되는 것을 특징으로 하는, 결정성막.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 개질영역패턴이, 상기 결정성막의 한쪽 면과 평행에 설치되어 있는 것을 특징으로 하는, 결정성막.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 개질영역패턴이 상기 결정성막의 평면 방향에 대해서,
    스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 복수개의 동일형상 및 동일 사이즈의 원 또는 타원을 규칙적으로 배치한 형상, 동심원상, 나선 형상, 상기 결정성막의 중심점을 통과하는 직선에 대해서 대략 선대칭 또는 대략 점대칭인 형상의 어느 하나인 것을 특징으로 하는, 결정성막.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 개질영역패턴이 상기 결정성막의 평면 방향에 대해서,
    스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원상의 어느 하나이고,
    상기 개질영역패턴을 구성하는 라인의 피치가, 50μm 이상 2000μm 이하의 범위내인 것을 특징으로 하는 청구항 1 내지 5의 어느 1항에 기재한 결정성막.
  8. 제7항에 있어서,
    상기 피치가, 100μm 이상 1000μm 이하의 범위내인 것을 특징으로 하는, 결정성막.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 결정성막은, 직경이 50 mm 이상 300 mm 이하인 것을 특징으로 하는, 결정성막.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 결정성막은, 질화물 반도체 결정인 것을 특징으로 하는, 결정성막.
  11. 제1항 내지 제10항 중 어느 한 항에 기재한 결정성막의 적어도 일부를 갖추는 것을 특징으로 하는, 디바이스.
  12. 단결정 기판의 면위에 에피택셜 성장에 의해 두께가 300μm 이상 10mm 이하의 결정성막을 형성하고,
    다음에, 단결정 기판으로부터 결정성막을 분리시키고,
    다음에, 단결정 기판으로부터 분리 후에 휘어진 상태가 발생한 결정성막의 두께 방향의 상대 위치에 대해, 우묵한 모양에 휘어지고 있는 측의 면을 0%로 가정하고, 볼록한 모양에 휘어지고 있는 측의 면을 100%로 가정했을 때에,
    두께 방향의 3% 이상 50% 미만의 범위내의 결정성막내부에 펄스 레이저를 집광하여 주사하고, 펄스 레이저에 의한 다광자 흡수를 이용해 개질영역패턴을 형성하는 것을 특징으로 하는 결정성막의 제조방법.
  13. 제12항에 있어서,
    상기 개질영역패턴을, 상기 결정성막의 한쪽 면과 평행에 설치하는 것을 특징으로 하는 청구항 12에 기재한 결정성막의 제조방법.
  14. 제12항 또는 제13항에 있어서,
    상기 개질영역패턴을 상기 결정성막의 평면 방향에 대해서,
    스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 복수개의 동일형상 및 동일 사이즈의 원 또는 타원을 규칙적으로 배치한 형상, 동심원상, 나선 형상, 상기 결정성막의 중심점을 통과하는 직선에 대해서 대략 선대칭 또는 대략 점대칭인 형상의 어느 하나에 형성하는 것을 특징으로 하는, 결정성막의 제조방법.
  15. 제12항 또는 제13항에 있어서,
    상기 개질영역패턴을 상기 결정성막의 평면 방향에 대해서,
    스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원상의 어느 하나에 형성하고,
    상기 개질영역패턴을 구성하는 라인의 피치를, 50μm 이상 2000μm 이하의 범위내로 하는 것을 특징으로 하는, 결정성막의 제조 방법.
  16. 제15항에 있어서,
    상기 피치를, 100μm 이상 1000μm 이하의 범위내로 하는 것을 특징으로 하는, 결정성막의 제조방법.
  17. 제12항 내지 제16항 중 어느 한 항에 있어서,
    상기 결정성막은, 직경이 50mm 이상 300mm 이하인 것을 특징으로 하는, 결정성막의 제조방법.
  18. 제12항 내지 제17항 중 어느 한 항에 있어서,
    상기 결정성막이, 질화물 반도체 결정인 것을 특징으로 하는, 결정성막의 제조방법.
  19. 단결정 기판의 면위에 에피택셜 성장에 의해 두께가 300μm 이상 10 mm 이하의 결정성막을 형성하고,
    다음에, 단결정 기판으로부터 결정성막을 분리시키고,
    다음에, 단결정 기판으로부터 분리 후에 휘어진 상태가 발생한 결정성막의 두께 방향의 상대 위치에 대해, 우묵한 모양에 휘어지고 있는 측의 면을 0%로 가정하고, 볼록한 모양에 휘어지고 있는 측의 면을 100%로 가정했을 때에,
    두께 방향의 3% 이상 50% 미만의 범위내의 결정성막내부에 펄스 레이저를 집광하여 주사하고, 펄스 레이저에 의한 다광자 흡수를 이용해 개질영역패턴을 형성하는 것으로써 결정성막을 제조하고,
    또한, 결정성막에 대해서 적어도 패터닝 처리를 실시하는 것으로, 발광소자, 광발전소자, 반도체소자로부터 선택되는 어느 1개의 소자로서 기능하는 소자 부분을 제작하는 소자부분형성공정을 적어도 경과하여,
    소자 부분과 상기 소자 부분에 대략 대응하는 사이즈를 가지는 결정성막을 포함한 디바이스를 제조하는 것을 특징으로 하는, 디바이스 제조방법.
KR1020127021118A 2010-03-05 2011-03-04 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법 KR101454821B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010049860 2010-03-05
JPJP-P-2010-049860 2010-03-05
PCT/JP2011/055085 WO2011108710A1 (ja) 2010-03-05 2011-03-04 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20120109618A true KR20120109618A (ko) 2012-10-08
KR101454821B1 KR101454821B1 (ko) 2014-10-28

Family

ID=44542354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127021118A KR101454821B1 (ko) 2010-03-05 2011-03-04 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법

Country Status (7)

Country Link
US (1) US20130062734A1 (ko)
EP (1) EP2544221A4 (ko)
JP (1) JP5732685B2 (ko)
KR (1) KR101454821B1 (ko)
CN (1) CN102763192B (ko)
TW (1) TWI525664B (ko)
WO (1) WO2011108710A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
KR101491528B1 (ko) * 2010-03-05 2015-02-09 나미키 세이미쓰 하우세키 가부시키가이샤 단결정 기판, 단결정 기판의 제조 방법, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법
WO2011129246A1 (ja) * 2010-04-13 2011-10-20 並木精密宝石株式会社 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法
EP2908330B1 (en) * 2012-10-12 2021-05-19 Sumitomo Electric Industries, Ltd. Group iii nitride composite substrate, manufacturing method therefor, and group iii nitride semiconductor device manufacturing method
FR3024279B1 (fr) * 2014-07-28 2017-11-10 Saint-Gobain Lumilog Procede de fabrication d'une plaquette de materiau semi-conducteur a base de nitrure d'elements 13
JP6119712B2 (ja) * 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法
CN107002284B (zh) * 2014-12-03 2019-07-09 日本碍子株式会社 13族元素氮化物层的分离方法及复合基板
CN113937193A (zh) * 2020-06-29 2022-01-14 福建晶安光电有限公司 外延用衬底及其制造方法以及半导体器件及其制造方法
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法
WO2024162377A1 (ja) * 2023-01-31 2024-08-08 京セラ株式会社 半導体基板、半導体基板の製造方法および製造装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6498113B1 (en) * 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4385746B2 (ja) * 2003-11-28 2009-12-16 三菱化学株式会社 窒化物系半導体素子の製造方法
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
JP5552627B2 (ja) * 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
KR101491528B1 (ko) * 2010-03-05 2015-02-09 나미키 세이미쓰 하우세키 가부시키가이샤 단결정 기판, 단결정 기판의 제조 방법, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법

Also Published As

Publication number Publication date
WO2011108710A1 (ja) 2011-09-09
CN102763192B (zh) 2016-01-20
TW201201251A (en) 2012-01-01
CN102763192A (zh) 2012-10-31
JPWO2011108710A1 (ja) 2013-06-27
EP2544221A1 (en) 2013-01-09
JP5732685B2 (ja) 2015-06-10
TWI525664B (zh) 2016-03-11
US20130062734A1 (en) 2013-03-14
KR101454821B1 (ko) 2014-10-28
EP2544221A4 (en) 2015-06-03

Similar Documents

Publication Publication Date Title
KR101454821B1 (ko) 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
TWI508327B (zh) An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
TWI489016B (zh) Single crystal substrate, single crystal substrate manufacturing method, multi-layer single-crystal substrate manufacturing method and component manufacturing method
TWI550690B (zh) A single crystal substrate having a multilayer film, a manufacturing method of a single crystal substrate having a multilayer film, and an element manufacturing method
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
JP4385746B2 (ja) 窒化物系半導体素子の製造方法
KR20100065312A (ko) 반도체 발광 소자 및 그 제조 방법
JP2007214500A (ja) 半導体部材及びその製造方法
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP4386142B2 (ja) 窒化物系半導体素子の製造方法
JP2016062956A (ja) 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置
JP5258671B2 (ja) 窒化物系半導体素子の製造方法
US20160265140A1 (en) Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
JP2015144177A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee