CN113937193A - 外延用衬底及其制造方法以及半导体器件及其制造方法 - Google Patents

外延用衬底及其制造方法以及半导体器件及其制造方法 Download PDF

Info

Publication number
CN113937193A
CN113937193A CN202010601306.8A CN202010601306A CN113937193A CN 113937193 A CN113937193 A CN 113937193A CN 202010601306 A CN202010601306 A CN 202010601306A CN 113937193 A CN113937193 A CN 113937193A
Authority
CN
China
Prior art keywords
substrate
modified
region
modified region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010601306.8A
Other languages
English (en)
Inventor
李瑞评
曾柏翔
张佳浩
陈铭欣
李彬彬
霍曜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jingan Optoelectronics Co Ltd
Original Assignee
Fujian Jingan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jingan Optoelectronics Co Ltd filed Critical Fujian Jingan Optoelectronics Co Ltd
Priority to CN202010601306.8A priority Critical patent/CN113937193A/zh
Priority to KR1020210084304A priority patent/KR20220001495A/ko
Priority to US17/359,759 priority patent/US11978627B2/en
Publication of CN113937193A publication Critical patent/CN113937193A/zh
Priority to US18/451,511 priority patent/US20230411152A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种外延用衬底及其制造方法以及半导体器件及其制造方法。本发明的方法中，沿多条扫描线对研磨抛光之后的衬底的改质区域进行激光扫描，在衬底内部形成多个改质点，该改质点可以是多晶和/或空洞。衬底的改质区域为距离衬底中心一定距离的外围区域，并且上述各条扫描线均是间断的，从而在衬底内部形成连续或者间断分布的改质点。上述改质点形成在衬底厚度的2％～98％的厚度范围内。通过形成上述改质点，调整衬底内部的应力状况，从而均匀整个衬底的应力分布，使得衬底面型收敛为同心圆型，该衬底有利于降低外延层波长的离散性，即使得外延层的波长更加收敛。外延层波长的收敛性提高直接影响后续器件的良率，使得器件良率大大提升。

Description

外延用衬底及其制造方法以及半导体器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种外延用衬底及其制造方法以及半导体器件及其制造方法。
背景技术
在半导体器件的制造过程中，通常需要借助生长衬底进行外延层的生长，对于生长衬底而言，衬底翘曲是影响外延均匀性的最重要的因素。例如通常作为GaN外延层的生长衬底的蓝宝石衬底，在蓝宝石衬底的机械加工过程中，会使衬底产生不均匀的应力，从而使衬底发生扭曲；例如：在多线切割过程中，由于蓝宝石较硬，钻石线受到较大的切割阻力，将出现抖动以及变形，衬底两侧线的位置不对称，导致衬底受力不均匀，发生扭曲；在研磨过程中，随着时间的推移，研磨颗粒会逐渐的减小，而不同大小的颗粒对衬底的压力是不同的，从而导致衬底的残留应力不同；在单面抛光后，最终衬底两面的粗糙度不同，会导致衬底两侧表面的应力状况不同，扭曲会进一步恶化。另外，由于蓝宝石与GaN存在较大的晶格和热失配，这就导致外延过程中衬底的翘曲达到100μm以上，从而使得翘曲的分散性较大，导致外延波长的收敛性降低。外延层波长的均匀性直接影响这后期器件的良率。
现有技术中，衬底的翘曲很大程度上决定其受热均匀性，从而控制外延层在生长过程中温度的均匀性，进而影响生长质量的均匀性；衬底的平片加工制程一般为长晶、切割、研磨、退火、铜抛和抛光，这些制程无法有效控制衬底的翘曲形状或者翘曲量。所以，存在单个片源内不同区域或者多个片源之间外延波长STD高的问题。因此，需要一种能够降低单个片源内不同区域的或者多个片源之间的外延波长STD的衬底处理或者加工方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种外延用衬底及其制造方法以及半导体器件及其制造方法。通过对衬底，尤其是衬底的改质区域，进行不连续激光扫描，在衬底内部形成多个改质点，以此改善衬底内部的应力，有效均匀衬底的应力分布，进而降低单个衬底内的不同区域或者多个衬底之间的外延波长STD。
为实现上述目的及其它相关目的，本发明的一实施例提供了一种外延用衬底的制造方法：该方法包括以下步骤：
提供外延用的衬底，所述外延用的衬底包括相对的第一表面和第二表面，其中第一表面或者第二表面用于生长外延层，将所述衬底划分为改质区域及非改质区域，在沿所述第一表面的俯视方向上，所述非改质区域为衬底的中间区域，所述改质区域为距离所述衬底中心一定距离且围绕所述非改质区域的外围区域；
自所述第一表面对所述衬底的所述改质区域进行激光扫描，利用多光子吸收在所述改质区域对应的所述衬底内部形成多个改质点。
可选地，将衬底的第一表面的厚度定义为占衬底总厚度的比例为0％的位置，在所述衬底厚度的2％～98％的厚度范围内形成所述改质点。
可选地，在沿所述第一表面的俯视方向上，所述改质区域为距离所述衬底中心至少10mm的所述衬底的外围区域。
可选地，自所述第一表面对所述衬底的所述改质区域进行激光扫描，利用多光子吸收在所述改质区域对应的衬底内部形成多个改质点包括：
自所述第一表面沿扫描线对所述衬底的所述改质区域进行间断式扫描，利用多光子吸收在所述改质区域对应的所述衬底的内部形成连续或者间断分布的多个改质点。
可选地，在沿所述衬底第一表面的俯视方向上，自所述第一表面对所述衬底的所述改质区域进行激光扫描的扫描线包括多条圆周线、多条线段以及多条圆周线与线段的组合中的任意一种。
可选地，所述扫描线中的所述线段包括沿所述衬底的径向延伸的多条线段、在相互正交的两个方向上延伸形成的网格线，所述多条圆周线与线段的组合包括所述圆周线与沿所述衬底的径向的线段的组合。
可选地，当每条扫描线为圆周线时，在改质区域内每条扫描线距离衬底中心的距离大于相邻所述扫描线之间的距离，当每条扫描线为线段时，在改质区域内激光扫描线中每条线段与衬底的中心的距离大于所述线段上的相邻激光打点位置之间的距离。
可选地，自所述第一表面沿扫描线对所述衬底的所述改质区域进行间断式扫描，利用多光子吸收在所述改质区域对应的所述衬底的内部形成连续或者间断分布的多个改质点包括：
在所述改质区域内形成多个多晶；和/或
在所述改质区域内形成多个空洞。
可选地，所述改质点的大小介于1μm～5mm。
可选地，自所述衬底的所述第一表面的俯视方向上，所述改质区域内的改质点距离所述衬底中心至少10mm。
可选地，自所述衬底的所述第一表面俯视所述衬底，多个所述改质点在所述改质区域内组合的图形包括多个圆周线、多条线段或者多个圆周线与多条线段的组合。
可选地，多个所述圆形形成为同心圆周线，多条所述线段包括沿衬底径向延伸的多条线段或者沿相互正交的方向延伸形成的网格线，多个圆周线与多条线段的组合包括多个所述同心圆周线与沿衬底径向延伸的多条线段的组合。
可选地，所述改质区域内的改质点构成的每个圆周线与所述的衬底的中心距离大于相邻所述圆周线之间的距离。
可选地，改质区域内的改质点构成的每条线段与衬底的中心的距离大于所述线段上的相邻改质点之间的距离。
本发明同时提供了一种半导体器件的制备方法，该方法包括以下步骤：
提供外延用衬底，所述外延用的衬底包括相对的第一表面和第二表面，将所述衬底划分为改质区域及非改质区域，在沿所述第一表面的俯视方向上，所述非改质区域为衬底的中间区域，所述改质区域为距离所述衬底中心一定距离且围绕所述非改质区域的外围区域；
自所述第一表面对所述衬底的所述改质区域进行激光扫描，利用多光子吸收在所述改质区域对应的所述衬底的内部形成多个改质点；
在所述外延用衬底的所述第一表面上方形成至少一层半导体外延层。
可选地，在所述外延用衬底第一表面形成至少一层半导体外延层包括以下步骤：
在所述衬底上方形成第一半导体层；
在所述第一半导体层上方形成量子阱；
在所述量子阱上形成与所述第一半导体层导电性相反的第二半导体层。
本发明还提供了一种外延用衬底，所述衬底具有第一表面和第二表面，所述衬底内部具有改质区域和非改质区域，从沿所述衬底的所述第一表面的俯视方向上，所述非改质区域为衬底的中间区域，所述改质区域为距离所述衬底中心一定距离的外围区域，并且所述外围区域围绕所述中间区域分布，所述改质区域具有利用多光子吸收形成的多个改质点。
可选地，多个所述改质点连续或者间断分布在所述改质区域中。
可选地，在沿所述衬底的所述第一表面的俯视方向上，所述中间区域包括衬底的中心位置，所述改质区域为距离所述衬底中心至少10mm的外围区域。
本发明的再一实施例提供了一种半导体器件，该半导体器件包括外延用衬底以及形成在所述外延用衬底上方的至少一层半导体外延层，所述外延用衬底为本发明上述外延用衬底。
如上所述，本发明提供的外延用衬底及其制造方法以及半导体器件及其制造方法，至少具备如下有益技术效果：
根据本发明的方法，对用于外延生长半导体层的不同弯曲面型的衬底的内部进行激光扫描，在衬底内部的外围区域形成改质区域，改质区域包括多个因吸收激光而形成的改质点，该改质点可以是多晶和/或空洞，并且从衬底的一表面侧俯视，衬底的改质区域为距离衬底中心至少10mm的衬底外围区域。通过形成上述改质点，使得衬底的改质区域内的应力发生改变，使得衬底的外围区域得以释放多余的应力，均匀整个衬底的应力分布，使得衬底在每个径向方向上弯曲变化的幅度和弯曲方向趋于一致，最终使得衬底面型收敛为同心圆型。在经过本发明的方法处理的衬底上生长半导体外延层，有利于降低外延层波长的离散性，使得外延层的波长更加收敛，例如本发明的上述方法能够使得外延层波长的标准差STD减小近11％～25％。外延层波长的收敛性提高直接影响后续器件的良率，使得器件良率大大提升。
本发明的外延用衬底以及半导体器件均可采用上述方法对衬底进行处理，因此同样具有上述有益效果。
附图说明
图1a～图1c显示为通过平坦度测量仪器测试的因应力分布不均匀发生扭曲的不同面型的衬底的弯曲分布示意图。
图1d显示为通过平坦度测量仪器测试的应力分布均匀的面型的衬底的弯曲分布示意图。图2显示为本发明不同实施例提供的外延用衬底的制造方法的流程图。
图3a显示为外延用衬底的示意图。
图3b显示为在图3a所示的衬底的第一表面侧沿衬底厚度方向的俯视示意图。
图4～图7显示为对外延用衬底进行扫描的不同扫描线的示意图。
图8显示为在外延用衬底内部形成的改质点的分布示意图。
图9显示为未经激光扫描的外延用衬底与经本发明方法中激光扫描后的外延用衬底的翘曲度与弯曲度的比值箱线图。
图10显示为经本发明方法制造的外延用衬底与现有技术中未经激光扫描的外延用衬底在外延层生长的不同阶段的弯曲均值和标准差对比图。
图11显示为本发明另一实施例提供的半导体器件的制备方法的流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
衬底的制备是半导体器件制造过程中非常重要的一个环节，例如，蓝宝石衬底用于氮化物半导体层，以提供紫外到可见光的发光半导体层的生长支撑，衬底的良率直接影响着器件的性能。由于衬底通常为非常薄的片材，在衬底的机械加工过程中，由于应力分布不均匀，衬底不可避免地存在弯曲、扭曲、翘曲等缺陷，衬底的弯曲、翘曲或者扭曲直接影响这后续的外延成膜质量。
衬底应力分布不均引起的弯曲、翘曲或者扭曲，通常使衬底表现为不同的面型，并且应力分布不均引起的弯曲、翘曲或者扭曲通常主要集中在衬底外围区域，中间区域至少半径为10mm范围内为平坦，无翘曲的。如图1a～图1d所示，以蓝宝石衬底为例，衬底具有第一表面及与其相对的第二表面，定义横向和纵向为衬底的径向延伸的两个垂直方向，从衬底的一表面采用平坦度测量仪器测试衬底的弯曲度分布情况，蓝宝石衬底通常具有四种不同的面型。如图1a所示，如果在横向方向上，衬底的外围区域向第一表面弯曲分布，在纵向方向上，衬底的外围区域向第二表面弯曲分布，则衬底呈现类似马鞍的形状，因此这样的衬底面型通常被称为马鞍型；如图1b所示，如果在横向方向上衬底的部分外围区域均向同一个表面(即第一表面或第二表面)弯曲，在纵向方向上，衬底的部分外围区域是平坦、无翘曲的，则呈现这种弯曲类型的衬底面型通常被称为穿透型；如图1c所示，如果在纵向方向和横向方向上，衬底的外围区域均朝向同一个表面(即第一表面或者第二表面)弯曲，并且在距离衬底中心相同距离的位置上，横向方向上的弯曲程度相较于纵向方向上的弯曲程度更大，则衬底面型呈现同心椭圆型。图1d所示的衬底，应力分布相对均匀，衬底在外围区域的距离衬底中心相同距离的各个径向的位置上，弯曲程度几乎相同，且都朝向同一个表面(即第一表面或第二表面)弯曲，这样的衬底弯曲呈现的面型为同心圆型。同心圆型的衬底由于其应力分布相对均匀，外围区域在各径向方向上的弯曲方向相同且弯曲程度趋于相同，即衬底弯曲的收敛性较好，此类衬底用于外延成膜时，有利于外延成膜层的波长收敛。
针对这一特性，本实施例旨在提供一种能够提高衬底面型收敛性的外延用衬底的制造方法。
如图2所示，在本发明的一实施例中，本发明的外延用衬底的制造方法包括如下步骤：
S01：提供外延用的衬底，所述衬底包括相对设置的第一表面和第二表面，其中第一表面或第二表面用于生长外延层，将所述衬底划分为改质区域及非改质区域，在沿所述第一表面的俯视方向上，所述非改质区域为衬底的中间区域，所述改质区域为距离所述衬底中心一定距离且围绕所述非改质区域的外围区域；
本实施例中，上述外延用的衬底可以是任意适用于外延层生长的衬底。较佳的是能够吸收激光并在内部形成改质点以改善应力分布的衬底，例如蓝宝石衬底。在本实施例中，以蓝宝石衬底为例，该蓝宝石衬底的厚度大约在50μm～20mm，其直径可以是4英寸～18英寸。
S02：自所述第一表面对所述衬底的所述改质区域进行激光扫描，利用多光子吸收在所述改质区域对应的所述衬底内部形成多个改质点。
激光光源自衬底的第一表面侧对衬底的改质区域进行激光扫描。激光扫描的扫描线可为多条圆周线或者多条线段或者多条圆周线与多条线段的组合中的任意一种；进一步的，所述多条圆周线可组合成同心圆，所述多条线段可以组合形成网格线，或者所述多条线段不平行，或者所述多条线段相互平行。
较佳的，所述的激光光源采用的是脉冲激光器，沿扫描线对衬底进行间断式激光扫描线，激光作业时，激光光束位于衬底的第一表面侧，并且相对衬底的表面以一定的速度和指定的方向移动，使不连续的不同位置的激光打点构成激光扫描线，以在衬底的内部形成连续或间隔分布的改质点。
由于现有技术中包括如图1a～1c所示的三种面型衬底，三种面型衬底均存在如下特点：应力分布不均引起弯曲、翘曲或者扭曲，并且弯曲、翘曲或者扭曲通常主要集中在距离衬底中心至少10mm的衬底外围区域，衬底的中间区域趋于平整。如果在衬底的内部形成改质点，改质点无论是多晶还是空洞相对于原来的衬底结构来说，其体积发生了变化，在衬底内部产生应力。由于改质点在衬底内部产生的应力较大，如果在每个面型的衬底的中间以及外围区域的内部形成均匀分布的改质点，那么衬底内部应力的变化是均匀的，衬底在所有区域的弯曲变化幅度相同，衬底在所有区域的弯曲度仍然分布不均，衬底面型不会收敛为同心圆型。因此，本发明衬底外围区域，即应力分布不均引起的弯曲、翘曲或者扭曲的集中区域，更佳的为仅对距离衬底中心至少10mm的外围区域，进行激光扫描，以在改质区域对应的衬底的内部形成多个改质点，由此释放衬底外围区域多余的应力，使得衬底的外围区域在每个径向方向上弯曲变化的幅度和弯曲方向将会趋于一致，使衬底面型趋于收敛为同心圆型。如果衬底本身为同心圆型，则该衬底经过处理后，各个区域的弯曲程度将会趋于更加一致，衬底面型同样为同心圆型。
据此，如图3a所示，本实施例提供的衬底100包括相对的第一表面100-1和第二表面100-2，将衬底100划分成改质区域101及非改质区域102。图3b示出了自图3a所示的衬底的第一表面100-1一侧沿衬底厚度方向的俯视示意图，由图3b可以看出，该改质区域101定义为需要将要进行通过激光扫描以被改质区域的形成改质点的分布区域，并且该改质区域为距离所述衬底中心一定距离的所述衬底的外围区域。非改质区域则为改质区域围绕的内侧衬底的中间区域，中间区域包括衬底的中心位置，该非改质区域可以是方形或者圆形或者多边形。例如在本实施例的可选实施例中，该改质区域距离衬底中心至少10mm；空白区域中间区域102定义为不进行激光扫描改质处理的区域，对应上述的改质区域，在可选实施例中，该空白区域中间区域的半径R至少为10mm(如图1a～图1c所示，三种面型的衬底位于中心区域相对平整的区域的无翘曲区域的半径至少为10mm，不需要激光扫描去调整应力分布，据此将衬底的空白区域中间区域的半径定义为至少为10mm)。
在本实施例的一可选实施例中，如图4所示，激光扫描的扫描线包括多条的圆周线，形成的改质区域内的多个改质点沿多条圆周线200分布。改质点在每一个圆周线200上可以是连续分布的，也可以是间断分布的。在可选实施例中，沿图4所示的同心圆周线对衬底的改质区域101进行间歇式扫描，便可在改质区域101中形成沿圆周线200连续分布或者间断分布的多个改质点。其中圆周线的最小半径为中间区域102的半径R，即至少为10mm。每一个圆周线上相邻的改质点之间的间距D1小于圆周线的最小半径，更佳的，不大于1mm。相邻圆周线200之间的间距D2小于中间区域102的半径R，在优选实施例中，相邻圆周线200之间的间距D2介于20μm～10mm。
在本实施例的另一可选实施例中，采用激光扫描线为多条线段对衬底的改质区域进行间歇式扫描，便可在改质区域对应的衬底内部形成沿多条线段连续分布或者间断分布的多个改质点。自沿衬底的第一表面的俯视方向上观察，形成的改质区域图形的多个改质点的分布可以看成是线段分布，即多条线的组合，每条线沿衬底的特定方向延伸，例如相互平行或者相互不平行，或者沿着径向方向延伸。在一可选实施例中，如图5所示改质点在沿衬底的径向延伸的多条线段300上线性分布，该多条线段300均自改质区域101的外侧边缘(衬底边缘)指向中心的方向上延伸，可直至改质区域101的内侧边缘(衬底非改质区域101的边缘)。多个改质点在每一条线段300上可以是连续分布的，也可以是间断分布的。改质区域内的改质点构成的每个线段与衬底的中心距离大于10mm。在改质区域内，每一条线段300上相邻的改质点之间的间距D1可以是均匀一致的，也可以是非均匀一致的，较佳的，D1小于线段上的改质点距离衬底中心位置的最小距离(也即是中间区域的半径R)，优选地，D1不大于1mm，在优选实施例中，相邻线段300之间的最小间距D3介于20μm～10mm。
在另一可选实施例中，采用多条激光扫描线为多条线段对衬底的改质区域进行间歇式扫描，形成改质区域图形的多个改质点的分布同样可以看成是线性分布，即多条线的组合，每条线沿指定方向延伸。在该实施例中，多条线在相互垂直的两个方向上延伸，形成网格线。改质区域的改质点距离衬底中心至少10mm。如图6所示，改质点在沿着两个垂直方向延伸的网格线400上线性分布，优选地，每一条网格线上的改质点之间的间距D1小于改质点距离衬底中心位置的最小距离(也即是中间区域的半径R)，优选地，D1不大于1mm，同一方向上，相邻两条平行的网格线之间的间距D4小于中间区域的半径，在更优选的实施例中，同一方向上，相邻两条平行的网格线之间的间距D4介于20μm～10mm。改质点在每一条网格线400上同样可以是连续分布的，也可以是间断分布的。在可选实施例中，沿图6所示的网格线对衬底的改质区域101进行间歇式扫描，便可在改质区域101中形成沿网格线400连续分布或者间断分布的多个改质点。
在本实施例的又一可选实施例中，采用多条激光扫描线为多条线段与多个同心圆周线组合对衬底的改质区域进行间歇式扫描，改质区域图形的多个改质点的分布可以看成沿多个同心圆周线和多条线段的组合分布，其中每条线沿着一个指定方向延伸。如图7所示，在一可选实施例中，改质区域101内的多个改质点沿图4中的圆周线200及图5中的多条线段300的组合分布。该多条线段300均自改质区域101的外侧边缘(衬底边缘)指向中心的方向上延伸，直至改质区域101的内侧边缘(衬底中间区域101的边缘)。改质点在每一个圆周线200及每一条线段300上可以是连续分布的，也可以是间断分布的。在可选实施例中，沿图7所示的圆周线200和多条线段300对衬底的改质区域101进行间歇式扫描，便可在改质区域101中形成沿圆周线200及多条线段300连续分布或者间断分布的多个改质点。改质区域内的每个圆周线的半径至少为10mm，线段上的改质点在径向方向上与衬底中心之间的间距至少为10mm。每一条圆周线200及线段300上相邻的改质点之间的间距D1小于改质点距离衬底中心位置的最小距离(也即是中间区域的半径R)，优选地，D1不大于1mm，相邻线段300之间的间距D3小于中间区域102的半径R，在优选实施例中，相邻线段300之间的最小间距D3介于20μm～10mm。
衬底的制造过程还可包括在对衬底进行扫描之前，对衬底100的第一表面和或第二表面进行抛光，在优选实施例中，对衬底100的第一表面100-1抛光，然后对抛光后的该第一表面100-1进行激光扫描。
如图8所示，利用多光子吸收在衬底100内部形成间断分布的改质点500。上述改质点可以形成为圆形、椭圆形或者多边形，或者他们的任意组合。改质点的形成形状以及类型可以通过控制激光的波长、脉冲时间、脉冲形状等来改变和/控制。如图8所示的间断分布在衬底内部的改质点500可以是形成在衬底内部的多晶(也可称为热改质区域)或者空洞。
在本实施例中，对衬底进行激光扫描的相参数可如下表1所示，经表1所示的激光扫描后，形成的改质点500分布在衬底100的厚度的2％～98％的厚度范围内，形成的改质点500的大小介于1μm～5mm，并且沿衬底的厚度方向，改质点500可以具有同一个深度范围的分布或者不同深度范围的分布。在本实施例的优选实施例中，上述改质点形成在用于生长衬底厚度的10％～40％的厚度范围内或者60％～96％厚度范围位置(定义10％～40％的厚度范围的位置相对于60％～96％的厚度范围的位置更接近用于外延生长的衬底的第一表面)。
表1对衬底进行激光扫描的激光脉冲的相关参数
Figure BDA0002559102700000101
本实施例中，激光扫描处理后获得的衬底具有如下特征：从所述衬底的第一表面俯视衬底，所述的衬底包括具有所述改质点的分布区域为改质区域和不具有所述改质点的非改质区域，非改质区域内包括衬底的中心位置，改质区域围绕所述非改质区域。
为了验证收敛后的蓝宝石衬底的面型，如图9示出了未经激光扫描的外延用衬底与经本发明方法中激光扫描后的外延用衬底在外延生长前的翘曲度与弯曲度的比值的箱线图，由图9可知，未经处理的蓝宝石衬底的翘曲度/弯曲度的均值为3.18，标准差为3.47；而经本实施例所述的激光扫描处理后的蓝宝石衬底的翘曲度/弯曲度的均值为1.01，标准差为0.04(翘曲度和弯曲度是分别平坦度测量仪，例如，政美GSS机，测量得到)。
根据不同的面型衬底具有翘曲度与弯曲度的比值范围如下表2所示：
表2衬底面型与翘曲度/弯曲度的范围
面型 同心圆型 马鞍型 穿透型 椭圆型
翘曲度/弯曲度 1～1.5 >2.5 <1 1.5～2.5
由此可知，经本实施例所述的激光扫描后，蓝宝石衬底的翘曲度/弯曲度的均值介于1～1.5，即，衬底面型为同心圆。并且衬底的翘曲度/弯曲度的标准差低至0.04，及衬底面型的收敛性提高。衬底收敛为同心圆型并且收敛性高，有利于提高后续外延层的波长收敛性。
本发明又一实施例提供了一种半导体器件的制备方法，该方法包括以下步骤：
步骤S100：提供外延用的衬底，所述衬底包括相对设置的第一表面和第二表面，将所述衬底划分为改质区域及非改质区域，在沿所述第一表面的俯视方向上，所述非改质区域为衬底的中间区域，所述改质区域为距离所述衬底中心一定距离且围绕所述非改质区域的外围区域；
步骤S200：自所述第一表面对所述衬底的所述改质区域进行激光扫描，利用多光子吸收在所述改质区域对应的所述衬底的内部形成多个改质点；
步骤S300：在所述衬底的所述第一表面形成至少一层半导体外延层。
其中，上述步骤S100和S200与本发明上一实施例中，本发明提供的的外延用衬底的制造方法相同，在此不再赘述。其中，步骤S300，在所述衬底第一表面上方形成至少一层半导体外延层包括以下步骤：
在所述衬底的第一表面上方形成第一半导体层；
在所述第一半导体层上方形成量子阱；
在所述量子阱上形成与所述第一半导体层导电性相反的第二半导体层。
在一可选实施例中，采用N数量(N＝1000)的蓝宝石衬底进行外延生长，N/2数量的衬底经图5所示的扫描线进行激光扫描处理，其余N/2数量的衬底不经过激光扫描处理，该N/2数量以及其余N/2数量的衬底同时包括图1a～1d的四种面型，并且对经过本发明所述的激光扫描后的N/2数量蓝宝石衬底以及未经激光处理的其余N/2数量蓝宝石衬底在不同的外延生长阶段的弯曲度均值以及弯曲度标准差STD进行测量，得到的结果对比图如图10所示。
由图10可知，经本发明所述方法处理的蓝宝石衬底和未经处理的蓝宝石衬底在外延生长的不同阶段的弯曲度的均值基本一致，无较大差异。然而二者的弯曲度标准差却差异明显，例如在n型GaN层的生长后，经本实施例所述方法处理的蓝宝石衬底的弯曲度的标准差STD约为0.6，而未经处理的蓝宝石衬底的弯曲度的标准差约为9.85；多重量子阱生长过程中，经本实施例所述方法处理的蓝宝石衬底的弯曲度的标准差STD大约为1.21，而未经处理的蓝宝石衬底的弯曲度的标准差约为2.54；由以上不同外延过程的对比可知，相对于未经处理的蓝宝石衬底的弯曲度的标准差，经本实施例所述方法处理后的蓝宝石衬底在外延生长过程中弯曲度的标准差显著减小，即，经本实施例所述激光处理后的蓝宝石衬底在外延生长过程中的弯曲明显收敛。
为了进一步验证本实施例所述方法对后续在衬底上形成的外延层的波长标准差(STD)的优化，分别测量了在经本发明所述方法处理后的蓝宝石衬底上形成的不同应用产品的外延的波长的波长标准差。如下表3所示，示出了不同产品的外延波长的收敛提升率，即波长标准差的降低幅度(假设本实施例所述方法处理后的蓝宝石衬底上形成的每一应用产品的外延波长的波长标准差STD1，经本方法处理的蓝宝石衬底上形成的每一产品的外延波长的波长标准差的STD2，则表3中的降低幅度为((STD2-STD1)*100％)/(STD1))。
表3不同产品的波长标准差的降低幅度
Figure BDA0002559102700000121
由图10及上表3可知，在衬底内部产生的上述改质点500产生的应力可以有效地均匀衬底的应力分布，提高衬底的收敛性，使得衬底收敛为图1d所示的同心圆面型。该同心圆面型的衬底有利于外延层的波长收敛性，使得波长的标准差STD减小近11％～25％。
如上所述，本发明提供的外延用衬底及其制造方法以及半导体器件及其制造方法，至少具备如下有益技术效果：
本发明的方法中，沿多条扫描线对研磨抛光之后的衬底的改质区域进行激光扫描，在衬底内部形成多个改质点，该改质点可以是多晶和/或空洞。衬底的改质区域为距离衬底中心至少10mm的衬底外围区域，并且上述各条扫描线的轨迹均是间断的，从而在衬底内部形成连续的或者间断分布的改质点。上述改质点形成在衬底厚度的2％～98％的厚度范围内。通过形成上述改质点，使得衬底内部的应力发生改变，尤其使得衬底的改质区域内的应力发生改变，使得衬底得以释放多余的应力，均匀整个衬底的应力分布，使得衬底在每个径向方向上弯曲变化的幅度和完全方向将趋于一致，最终使得衬底面型收敛为同心圆型。在收敛为同心圆面型的衬底上生长外延层，有利于降低外延层波长的离散性，即使得外延层的波长更加收敛，例如本发明的上述方法能够使得外延层波长的标准差STD减小近11％～25％。外延层波长的收敛性提高直接影响后续器件的良率，使得器件良率大大提升。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种外延用衬底的制造方法，其特征在于，包括如下步骤：
提供外延用的衬底，所述衬底包括相对设置的第一表面和第二表面，其中第一表面或者第二表面用于生长外延层，将所述衬底划分为改质区域及非改质区域，在沿所述第一表面的俯视方向上，所述非改质区域为衬底的中间区域，所述改质区域为距离所述衬底中心一定距离且围绕所述非改质区域的外围区域；
自所述第一表面对所述衬底的所述改质区域进行激光扫描，利用多光子吸收在所述改质区域对应的所述衬底内部形成多个改质点。
2.根据权利要求1所述的外延用衬底的制造方法，其特征在于，将衬底的第一表面的厚度定义为占衬底总厚度的比例为0％的位置，在所述衬底厚度的2％～98％的厚度范围内形成所述改质点。
3.根据权利要求1所述的外延用衬底的制造方法，其特征在于，在沿所述第一表面的俯视方向上，所述改质区域为距离所述衬底中心至少10mm的所述衬底的外围区域。
4.根据权利要求1所述的外延用衬底的制造方法，其特征在于，自所述第一表面对所述衬底的所述改质区域进行激光扫描，利用多光子吸收在所述改质区域对应的衬底内部形成多个改质点包括：
自所述第一表面沿扫描线对所述衬底的所述改质区域进行间断式扫描，利用多光子吸收在所述改质区域对应的所述衬底的内部形成连续或者间断分布的多个改质点。
5.根据权利要求1或4所述的外延用衬底的制造方法，其特征在于，在沿所述衬底第一表面的俯视方向上，自所述第一表面对所述衬底的所述改质区域进行激光扫描的扫描线包括多条圆周线、多条线段以及多条圆周线与线段的组合中的任意一种。
6.根据权利要求5所述的外延用衬底的制造方法，其特征在于，所述扫描线中的所述线段包括沿所述衬底的径向延伸的多条线段、在相交的两个方向上延伸形成的网格线，所述多条圆周线与线段的组合包括所述圆周线与沿所述衬底的径向的线段的组合。
7.根据权利要求5所述的外延用衬底的制造方法，其特征在于，当每条扫描线为圆周线时，在改质区域内每条扫描线距离衬底中心的距离大于相邻所述扫描线之间的距离；当每条扫描线为线段时，在改质区域内激光扫描线中每条线段与衬底的中心的距离大于该线段上的相邻激光打点位置之间的距离。
8.根据权利要求4所述的外延用衬底的制造方法，其特征在于，自所述第一表面沿扫描线对所述衬底的所述改质区域进行间断式扫描，利用多光子吸收在所述改质区域对应的所述衬底的内部形成连续或者间断分布的多个改质点包括：
在所述改质区域内形成多个多晶；和/或
在所述改质区域内形成多个空洞。
9.根据权利要求1所述的外延用衬底的制造方法，其特征在于，所述改质点的大小介于1μm～5mm。
10.根据权利要求1所述的外延用衬底的制造方法，其特征在于，自所述衬底的所述第一表面的俯视方向上，所述改质区域内的改质点距离所述衬底中心至少10mm。
11.根据权利要求1所述的外延用衬底的制造方法，其特征在于，自所述衬底的所述第一表面俯视所述衬底，多个所述改质点在所述改质区域内组合的图形包括多个圆周线、多条线段或者多个圆周线与多条线段的组合。
12.根据权利要求11所述的外延用衬底的制造方法，其特征在于，多个所述圆形形成为同心圆周线，多条所述线段包括沿衬底径向延伸的多条线段或者沿相互正交的方向延伸形成的网格线，多个圆周线与多条线段的组合包括多个所述同心圆周线与沿衬底径向延伸的多条线段的组合。
13.根据权利要求11所述的外延用衬底的制造方法，其特征在于，所述改质区域内的改质点构成的每个圆周线与所述的衬底的中心距离大于相邻所述圆周线之间的距离。
14.根据权利要求11所述的外延用衬底的制造方法，其特征在于，改质区域内的改质点构成的每条线段与衬底的中心的距离大于所述线段上的相邻改质点之间的距离。
15.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供外延用衬底，所述衬底包括相对设置的第一表面和第二表面，将所述衬底划分为改质区域及非改质区域，在沿所述第一表面的俯视方向上，所述非改质区域为衬底的中间区域，所述改质区域为距离所述衬底中心一定距离且围绕所述非改质区域的外围区域；
自所述第一表面对所述衬底的所述改质区域进行激光扫描，利用多光子吸收在所述改质区域对应的所述衬底的内部形成多个改质点；
在所述衬底的所述第一表面上方形成至少一层半导体外延层。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，在所述外延用衬底的所述第一表面上方形成至少一层半导体外延层包括以下步骤：
在所述衬底上方形成第一半导体层；
在所述第一半导体层上方形成量子阱；
在所述量子阱上形成与所述第一半导体层导电性相反的第二半导体层。
17.一种外延用衬底，所述衬底具有第一表面和第二表面，其特征在于，所述衬底内部具有改质区域和非改质区域，从沿所述衬底的所述第一表面的俯视方向上，所述非改质区域为衬底的中间区域，所述改质区域为距离所述衬底中心一定距离的外围区域，并且所述外围区域围绕所述中间区域分布，所述改质区域具有利用多光子吸收形成的多个改质点。
18.根据权利要求17所述的外延用衬底，其特征在于，多个所述改质点连续或者间断分布在所述改质区域中。
19.根据权利要求17所述的外延用衬底，其特征在于，在沿所述衬底的所述第一表面的俯视方向上，所述中间区域包括衬底的中心位置，所述改质区域为距离所述衬底中心至少10mm的外围区域。
20.一种半导体器件，其特征在于，包括外延用衬底以及形成在所述外延用衬底上方的至少一层半导体外延层，所述外延用衬底为权利要求17～19中任意一项所述的外延用衬底。
CN202010601306.8A 2020-06-29 2020-06-29 外延用衬底及其制造方法以及半导体器件及其制造方法 Pending CN113937193A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010601306.8A CN113937193A (zh) 2020-06-29 2020-06-29 外延用衬底及其制造方法以及半导体器件及其制造方法
KR1020210084304A KR20220001495A (ko) 2020-06-29 2021-06-28 에피택셜 성장을 위한 기판 및 그 기판의 제조방법, 그 기판을 포함하는 반도체 장치 및 그 반도체 장치의 제조방법
US17/359,759 US11978627B2 (en) 2020-06-29 2021-06-28 Substrate for epitaxial growth, method for manufacturing the same, semiconductor device including the same and method for manufacturing semiconductor device
US18/451,511 US20230411152A1 (en) 2020-06-29 2023-08-17 Substrate For Epitaxial Growth, Manufacturing Method of the Same, Semiconductor Device Including the Same and Manufacturing Method Using the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010601306.8A CN113937193A (zh) 2020-06-29 2020-06-29 外延用衬底及其制造方法以及半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN113937193A true CN113937193A (zh) 2022-01-14

Family

ID=79031340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010601306.8A Pending CN113937193A (zh) 2020-06-29 2020-06-29 外延用衬底及其制造方法以及半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11978627B2 (zh)
KR (1) KR20220001495A (zh)
CN (1) CN113937193A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115323485B (zh) * 2022-08-18 2023-08-01 江西兆驰半导体有限公司 外延波长均匀性提升方法、系统、可读存储介质及计算机

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461039A (zh) * 2006-07-03 2009-06-17 浜松光子学株式会社 激光加工方法
CN102272891A (zh) * 2009-01-15 2011-12-07 并木精密宝石株式会社 外延生长用内部改性衬底和使用其制造的晶体成膜体、器件、块状衬底以及它们的制造方法
CN102763192A (zh) * 2010-03-05 2012-10-31 并木精密宝石株式会社 结晶性膜、器件、以及结晶性膜或器件的制造方法
CN104520973A (zh) * 2012-08-22 2015-04-15 浜松光子学株式会社 加工对象物切断方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612336B2 (ja) * 2010-03-08 2014-10-22 スタンレー電気株式会社 半導体発光素子の製造方法
SG11202005839VA (en) * 2017-12-22 2020-07-29 Nissan Chemical Corp Composition for polishing for use in eliminating protrusion in periphery of laser mark

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461039A (zh) * 2006-07-03 2009-06-17 浜松光子学株式会社 激光加工方法
CN102272891A (zh) * 2009-01-15 2011-12-07 并木精密宝石株式会社 外延生长用内部改性衬底和使用其制造的晶体成膜体、器件、块状衬底以及它们的制造方法
CN102763192A (zh) * 2010-03-05 2012-10-31 并木精密宝石株式会社 结晶性膜、器件、以及结晶性膜或器件的制造方法
CN104520973A (zh) * 2012-08-22 2015-04-15 浜松光子学株式会社 加工对象物切断方法
US20150217399A1 (en) * 2012-08-22 2015-08-06 Hamamatsu Photonics K.K. Workpiece cutting method

Also Published As

Publication number Publication date
US11978627B2 (en) 2024-05-07
KR20220001495A (ko) 2022-01-05
US20210407798A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR101491528B1 (ko) 단결정 기판, 단결정 기판의 제조 방법, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법
KR101527457B1 (ko) 에피택셜성장용 내부개질기판, 다층막형성 내부개질기판, 반도체 디바이스, 반도체 벌크 기판 및 그들의 제조 방법
KR101206646B1 (ko) 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
KR101101480B1 (ko) 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
WO2010082267A1 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
WO2014024404A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN101800170A (zh) 制造第ⅲ族氮化物半导体的方法和模板衬底
US20200357664A1 (en) Thermal Reflector Device for Semiconductor Fabrication Tool
CN113937193A (zh) 外延用衬底及其制造方法以及半导体器件及其制造方法
CN111785814B (zh) 一种衬底及其加工方法、发光二极管及其制造方法
JPWO2016136548A1 (ja) 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
CN105280534A (zh) 承载盘
CN111295737B (zh) 基座、外延生长装置、外延硅晶片的制造方法及外延硅晶片
TWI474966B (zh) 外延構造體的製備方法
JP7217608B2 (ja) ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法
WO2016013259A1 (ja) 窒化ガリウム基板
JP7133910B2 (ja) ＳｉＣエピタキシャルウェハ
US20230317780A1 (en) Monocrystalline SIC Substrates Having an Asymmetrical Geometry and Method of Producing Same
TWI728681B (zh) 用於mocvd的基片以及在基片上生長緩衝層的方法
JP6595678B1 (ja) 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
CN116169220A (zh) 一种衬底及其加工方法、发光二极管及其制造方法
CN113078051B (zh) 制造半导体器件的方法
JP7302716B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
US20230411152A1 (en) Substrate For Epitaxial Growth, Manufacturing Method of the Same, Semiconductor Device Including the Same and Manufacturing Method Using the Same
JP7409556B1 (ja) 窒化ガリウム単結晶基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination