WO2013157842A1 - 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법 - Google Patents

나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법 Download PDF

Info

Publication number
WO2013157842A1
WO2013157842A1 PCT/KR2013/003233 KR2013003233W WO2013157842A1 WO 2013157842 A1 WO2013157842 A1 WO 2013157842A1 KR 2013003233 W KR2013003233 W KR 2013003233W WO 2013157842 A1 WO2013157842 A1 WO 2013157842A1
Authority
WO
WIPO (PCT)
Prior art keywords
nano
substrate
light emitting
emitting diode
convex portion
Prior art date
Application number
PCT/KR2013/003233
Other languages
English (en)
French (fr)
Inventor
차혁진
이헌
최은서
Original Assignee
(주)휴넷플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)휴넷플러스 filed Critical (주)휴넷플러스
Priority to CN201380020378.1A priority Critical patent/CN104221168B/zh
Priority to US14/394,739 priority patent/US9246050B2/en
Priority to EP13778786.7A priority patent/EP2840619A4/en
Priority to JP2015506894A priority patent/JP5897764B2/ja
Publication of WO2013157842A1 publication Critical patent/WO2013157842A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Definitions

  • the present invention economically produces a nano-class pattern on a substrate of a light emitting diode comprising a convex portion including any one selected from the group consisting of SiO 2, Si 3 N 4, and combinations thereof using nano printing or nano imprint process, and using the same
  • a nanoscale pattern is efficiently formed on a substrate of a light emitting diode such as sapphire single crystal, gallium nitride and the like having few crystal defects are formed thereon to significantly increase the performance of the light emitting diode.
  • Light emitting diodes have long life, low power consumption and eco-friendly advantages over conventional lighting devices such as fluorescent lamps and incandescent lamps and are attracting attention as future light sources for lighting.
  • Current light emitting diodes are compared to conventional lighting devices such as fluorescent lamps and incandescent lamps. It has long life, low power consumption and eco-friendly advantages, so it is attracting attention as a future light source for lighting and is currently used as a light source in various fields.
  • nitride-based light emitting diodes having a wide bandgap can emit light in the green, blue, and near-ultraviolet region, so that their application fields, such as LCD and mobile phone backlights, automotive lighting, traffic signals, and general lighting, are greatly expanded. There is a trend. However, nitride-based light emitting diodes are not sufficiently improved to meet these demands.
  • the performance of the light emitting diode is largely determined by the internal quantum efficiency depending on how many photons are injected and the light extraction efficiency depending on how much photons can be emitted to the outside of the light emitting diode device.
  • nitride-based light emitting diodes have greatly improved internal quantum efficiency due to the development of epitaxial growth technology, but light extraction efficiency is very low.
  • MQW region multi quantum well region
  • an active layer light emitting layer
  • sapphire substrate sapphire substrate
  • the light extraction efficiency can be effectively improved due to the same light reflection effect.
  • PSS the technology or light extraction efficiency, which was originally developed to increase internal quantum efficiency by reducing treading dislocation density due to lattice mismatch between sapphire substrate and GaN epilayer, was also improved.
  • PSS is manufactured mainly through photolithography process and dry and wet etching process, and the specification of pattern is mostly in the order of several micro level.
  • the improvement of the light extraction efficiency of the light emitting diode by the diffuse reflection of light varies greatly depending on the size, shape, period, and the like of the pattern.
  • the light extraction enhancement is known to be greatly increased. Therefore, in order to improve the efficiency of the light emitting device, it is necessary to reduce the diameter and period of the micron-class pattern of the conventionally commercially available PSS to nano-class, and also optimize the shape of the pattern.
  • Photolithography which is the patterning technology used for PSS fabrication, is very expensive and the manufacturing cost is too low and economic efficiency is very low to apply nano pattern. Improvement is hard to expect. Therefore, in order to further improve the efficiency of the light emitting diode, a patterning technique for economically manufacturing nanoscale patterns to replace expensive photolithography is needed.
  • a process for coating a gallium nitride film with fewer lattice defects on a sapphire substrate or the like is required. This is because the total reflection in the substrate can be reduced and the luminous efficiency can be improved.
  • a method of manufacturing a substrate for a light emitting diode comprising a according to an embodiment of the present invention is a convex comprising any one selected from the group consisting of SiO2, Si3N4 and combinations thereof on one surface of the substrate Convex portion forming step of forming the portion by nano printing or nano imprinting method, and crystallization step of crystallizing the convex portion of the nano-pattern by heat-treating the substrate including the convex portion.
  • the convex forming step is a first step of forming a pattern material coating layer with any one solution selected from the group consisting of a precursor of SiO 2, a precursor of Si 3 N 4, and a combination thereof, and placing a nano mold on the pattern material coating layer. It may include a nano-imprinting method comprising a second step of forming the convex portion by pressing and pressing.
  • the convex forming step is a third step of forming a pattern material coating layer on one surface of the nano-mold, using any one solution selected from the group consisting of a precursor of SiO 2, a precursor of Si 3 N 4, and a combination thereof, and the pattern material
  • the nanoprinting method may include a fourth step of forming the convex portion by placing and pressing the nano mold having the coating layer formed on the substrate.
  • a curing step may be further included between the third step and the fourth step.
  • the substrate may be one of improving the adhesion to the convex portion by UV ozone treatment, piranha solution (piranha) solution treatment, O 2 treatment, or plasma treatment on one surface thereof.
  • the nanoprinting or nanoimprinting may be a pressurization to 1 to 30 bar (100) at 100 to 250 °C.
  • the nanopattern may include a bottom part and a convex part, and the bottom diameter of the convex part may be 0.1 to 3 times the emission wavelength of the light emitting diode.
  • the nano-pattern may be formed by alternately forming a bottom portion and a convex portion alternately, and a period in which the first convex portion and the second convex portion adjacent to the first convex portion are formed is 0.2 to 6 times the emission wavelength of the light emitting diode. .
  • the nano-pattern may be one containing a hemisphere, a triangular pyramid, a square pyramid, a hexagonal pyramid, a cone and a truncated sphere.
  • the substrate may be any one selected from the group consisting of a sapphire substrate, a silicon substrate, and a quartz substrate, and may be a sapphire substrate.
  • a convex portion including any one selected from the group consisting of SiO 2, Si 3 N 4, and combinations thereof is formed on the substrate, and a gallium nitride film is formed thereon, whereby the seed is exposed to the sapphire substrate. It is formed at the bottom, and gallium nitride crystals can be established and lattice defects can be significantly reduced.
  • the substrate may include any one selected from the group consisting of Al 2 O 3, SiC, Si, SiO 2, quartz, AlN, GaN, Si 3 N 4, and MgO.
  • the light emitting diode according to another embodiment of the present invention includes a substrate and a convex portion formed on one surface of the substrate, and the convex portion is repeatedly formed in a nano pattern, and the lower diameter of the convex portion is the light emission wavelength of the light emitting diode.
  • a light emitting diode substrate having a formation period of 0.1 to 3 times that of the first convex portion and a second convex portion adjacent to the first convex portion of 0.2 to 6 times the light emission wavelength of the light emitting diode. It includes a light emitting diode substrate capable of forming a.
  • Nanoprint (or imprint) technology has the advantage of high production yield because it eliminates the need for expensive exposure equipment and can transfer patterns to large areas in an economical and simple process.
  • patterning for light emitting diodes does not require precise alignment, it is suitable to apply a nanoprint (or imprint) process, which is a direct pattern transfer method, and can easily form a sub-micron pattern.
  • a substrate for a light emitting diode comprising convex portions such as SiO 2 and Si 3 N 4 on a substrate such as sapphire can cause gallium nitride and the like formed therein to have a significantly smaller crystal defect, so that light emitted from the light emitting element The probability of scattering and total internal reflection can be significantly reduced, and the light emitting performance of the device can be significantly improved.
  • the present invention can be applied to a light emitting diode having a top emitting structure, a flip-chip light emitting diode, and a vertical light emitting diode.
  • FIG. 1 is a schematic view showing a method of manufacturing a light emitting diode substrate according to an embodiment of the present invention.
  • FIG. 2 is a schematic view showing a method of manufacturing a light emitting diode substrate according to another embodiment of the present invention.
  • FIG. 3 is a conceptual diagram illustrating an example of various nanopatterns applicable to an embodiment of the present invention.
  • FIG. 4 is a conceptual diagram of a light emitting diode including a light emitting diode substrate manufactured according to an embodiment of the present invention.
  • FIG. 1 is a schematic view showing a method of manufacturing a light emitting diode substrate according to an embodiment of the present invention
  • Figure 2 is a schematic view showing a method of manufacturing a light emitting diode substrate according to another embodiment of the present invention
  • Figure 3 It is a conceptual diagram showing an example of various nano-patterns applicable to one embodiment of the present invention
  • 4 is a conceptual diagram of a light emitting diode including a light emitting diode substrate manufactured according to an embodiment of the present invention.
  • Method of manufacturing a substrate for a light emitting diode is a convex portion forming step of forming a convex portion including any one selected from the group consisting of SiO2, Si3N4 and combinations thereof on one surface of the substrate, and And a crystallization step of crystallizing the convex portion of the nanopattern by heat-treating the substrate including the convex portion.
  • the convex forming step is a first step of forming a pattern material coating layer with any one solution selected from the group consisting of a precursor of SiO 2, a precursor of Si 3 N 4, and a combination thereof, and placing a nano mold on the pattern material coating layer. It may include a nano-imprinting process comprising a second step of pressing and pressing to form the convex portion.
  • the substrate Before forming the pattern material coating layer, the substrate may be subjected to UV ozone treatment, piranha solution treatment, O2 treatment, or plasma treatment to improve adhesion between the pattern material coating layer and the substrate for forming the convex portion. have.
  • the precursor of SiO 2 or the precursor of Si 3 N 4 a mixture of silicon oxide and a polymer, or a mixture of silicon nitride and a polymer may be used, and may be applied as long as the pattern material coating layer may be formed on the substrate.
  • Specific examples of the precursor of SiO 2 include, but are not limited to, HSQ (Hydrogen silsesquioxane).
  • the solvent applied to the solution may be an organic solvent such as ethanol, methanol, DMF (dimethylformamide), etc., but is not limited thereto.
  • the convex forming step is a third step of forming a pattern material coating layer on one surface of the nano-mold, using any one solution selected from the group consisting of a precursor of SiO 2, a precursor of Si 3 N 4, and a combination thereof, and the pattern material
  • the method may include a fourth step of forming the convex portion by placing and pressing the nano mold having the coating layer formed on the substrate.
  • the third step may further include curing the pattern material coating layer.
  • the substrate Before forming the convex portion, the substrate may be subjected to UV ozone treatment, piranha solution treatment, O 2 treatment, or plasma treatment to improve adhesion between the pattern material coating layer formed on the nano mold and the substrate.
  • the nanoprinting or nanoimprinting may be one to 30 bar pressure at 100 to 250 °C. Nano printing or nano imprinting can be effectively performed in the temperature and pressure range.
  • the nano mold may transfer a nano pattern to the substrate, may be a flexible polymer replication mold, and may be made of a polymer material such as PDMS, h-PDMS, PVC, or the like.
  • the nano mold may be made of a material that can effectively absorb the solvent of the solution forming the pattern material coating layer.
  • the convex portion may be easily formed using the pattern material coating layer.
  • the material may include any one polymer selected from the group consisting of PDMS, PVA, PDMS, and combinations thereof.
  • the nano mold is made of a flexible polymer mold, a nano printing or nano imprinting process can be easily performed.
  • the material of the mold is PDMS, the solvent absorption ability of the solution forming the pattern material coating layer may be improved due to high moisture permeability.
  • the nano mold may be a nano-pattern in which the bottom diameter A of the convex portion formed on the substrate is 0.1 to 3 times the emission wavelength of the light emitting diode.
  • the lower diameter A means the diameter of the convex cross section at the surface where the convex portion is in contact with the bottom as shown in FIG.
  • the substrate may be a sapphire substrate, a silicon substrate, a quartz substrate which is utilized as an LED substrate, and preferably may be a sapphire substrate.
  • the substrate may include any one selected from the group consisting of Al 2 O 3, SiC, Si, SiO 2, quartz, AlN, GaN, Si 3 N 4, and MgO.
  • the substrate may be applied as long as gallium nitride or the like is formed from the bottom of the substrate to grow and form a gallium nitride film having a small lattice defect.
  • An etching step may be further included between the convex forming step and the crystallization step, and the etching step may be dry etching or wet etching.
  • the etching may be plasma etching.
  • the etching step may remove the residue of the pattern material coating layer remaining in the convex portion forming step.
  • the heat treatment may be performed at 100 to 900 ° C. in the crystallization step of crystallizing the convex portion of the nanopattern by heat treating the substrate including the convex portion.
  • the nano-pattern printed or imprinted on the substrate includes a bottom portion and a convex portion, and the bottom diameter of the convex portion is 0.1 to 3 times the emission wavelength of the light emitting diode. That is, the bottom diameter of the convex portion may be 0.1 ⁇ to 3 ⁇ when the light emitting wavelength of the light emitting diode is ⁇ , and the light emitting wavelength of the light emitting diode may be applied according to the wavelength of light to be provided to the light emitting diode.
  • the bottom diameter of the convex portion is within the above range, lattice bonds of gallium nitride and the like formed and formed starting from the bottom portion on the substrate may be reduced by a nano pattern, thereby reducing total internal reflection in the light emitting diode device.
  • the luminous efficiency of the light emitting diode can be significantly increased.
  • the nano pattern may have a bottom portion and a convex portion alternately formed, and a distance between the first convex portion and the second convex portion adjacent to the first convex portion may be 0.2 to 6 times the emission wavelength of the light emitting diode.
  • the formation period B of the first convex portion and the second convex portion adjacent to the first convex portion is ⁇
  • the light emission wavelength of the light emitting diode may be 0.2 ⁇ to 6 ⁇
  • the pattern may be regular and repetitive. It may be formed as.
  • the period of the nano-pattern is in the above range, the light emitting efficiency of the light emitting diode may be significantly increased.
  • the nano-pattern may be any one selected from the group consisting of hemispherical, triangular pyramid, square pyramidal, hexagonal pyramidal, conical and truncated, and such a pattern Since the nanoprinting or imprinting is used, a pattern having a desired shape may be manufactured and applied according to a master template.
  • the nanopattern is composed of a three-dimensional shape having regularity
  • a GaN layer or the like formed on the substrate is formed and grown from the bottom portion, and a film having a lattice mismatch reduced by the nanopattern is formed.
  • the light extraction efficiency improvement value may appear somewhat depending on the shape of the pattern, thereby improving the low light extraction efficiency due to the diffuse reflection inside the diode.
  • the method of manufacturing the substrate for light emitting diodes may further include a buffer layer forming step of further forming a buffer layer including a GaN layer on the substrate on which the crystallized convex portion is formed after the crystallization step.
  • the buffer layer can reduce the lattice mismatch that occurs when GaN is formed on the substrate in the general case while GaN is formed on the nano-patterned substrate, and can reduce the lattice mismatch more precisely with the nano-pattern.
  • the pattern is nano-sized, can be patterned in a predetermined size and period according to the wavelength of the light emitting diode, thereby minimizing diffuse reflection to reduce the light extraction efficiency by the printing it can be improved the light extraction efficiency of the light emitting diode.
  • nano-sized patterns can be precisely patterned on a substrate by applying nanoprinting or nanoimprinting, and at the same time, conventional photolithography Unlike this, the process of manufacturing a substrate for a light emitting diode and a light emitting diode including the same can be simplified by simplifying the process.
  • the light emitting diode according to another embodiment of the present invention includes a light emitting diode substrate manufactured by the method of manufacturing the light emitting diode substrate.
  • the light emitting diode may be formed on a substrate and one surface of the substrate, and may include a convex portion including any one selected from the group consisting of SiO 2, Si 3 N 4, and a combination thereof, wherein the convex portion is repeatedly formed in a nano pattern.
  • the lower diameter of the convex portion may be 0.1 to 3 times the light emission wavelength of the light emitting diode, and the period of formation of the first convex portion and the second convex portion adjacent to the first convex portion is 0.2 to the light emission wavelength of the light emitting diode. It may be six times.
  • GaN may be formed sequentially.
  • the convex portion is repeatedly formed, and the lower diameter of the convex portion may be 0.1 to 3 times the emission wavelength of the light emitting diode.
  • the formation period of the first convex portion and the second convex portion adjacent to the first convex portion may be 0.2 to 6 times the emission wavelength of the light emitting diode.
  • the n-GaN layer further includes a buffer layer made of GaN at the bottom thereof, and the buffer layer may improve light extraction efficiency by reducing lattice mismatch.
  • the light emitting diode including the light emitting diode substrate may be warped by lowering the residual stress after forming the GaN film including the buffer layer even if the size of the substrate is widened by the regular nanopattern structure and the GaN buffer layer formed thereon. Can be prevented.
  • the light emitting diode may be a light emitting diode having a top emitting structure, may be included in a light emitting diode having a flip-chip structure, and may be applied to a light emitting diode having a vertical structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 발광다이오드용 기판의 제조방법은 볼록부 형성단계, 그리고 결정화단계를 포함하는 방법을 제공한다. 본 발명의 발광다이오드용 기판을 이용하면 광추출 향상치가 크게 증대될 수 있고, 나노 급 패턴을 경제적으로 형성할 수 있다.

Description

나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
본 발명은 나노 프린팅 또는 나노 임프린트 공정을 이용하여 SiO2, Si3N4 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 볼록부를 포함하는 발광 다이오드의 기판에 나노 급 패턴을 경제적으로 제조하고, 이를 이용하여 사파이어 단결정 등 발광 다이오드의 기판에 나노급 패턴을 효율적으로 형성하고, 여기에 결정결함이 적은 갈륨질화물 등을 형성시켜, 발광 다이오드의 성능을 획기적으로 증대시키기 위한 것이다.
발광 다이오드는 기존의 형광등, 백열등 등의 조명 장치에 비해서 수명이 길고 전력소모가 적으며 친환경적인 장점이 있어 미래의 조명용 광원으로 주목받고 있으며 현재발광 다이오드는 기존의 형광등, 백열등 등의 조명 장치에 비해서 수명이 길고 전력소모가 적으며 친환경적인 장점이 있어 미래의 조명용 광원으로 주목받고 있으며 현재는 다양한 분야에서 광원으로 쓰이고 있다. 특히, 넓은 밴드갭을 가지는 질화물계 발광 다이오드는 녹색에서 청색, 근자외선 영역대의 빛을 발광할 수 있는 장점이 있어 LCD 및 휴대폰 백라이트, 자동차용 조명, 교통신호등, 일반 조명 등 그 응용 분야가 크게 확대되고 있는 추세에 있다. 하지만 이러한 수요를 충족시킬 만큼 질화물계 발광 다이오드는 충분한 성능의 개선이 이루어지지 못하고 있다.
발광다이오드의 성능은 크게 주입된 전자가 얼마나 많은 광자를 생성하는 지에 따른 내부 양자효율과 생성된 광자가 얼마나 많이 발광다이오드 소자 외부로 방출될 수 있는 지에 따른 광추출효율에 따라 결정된다.
최근 질화물 계 발광다이오드는 에피성장기술의 발전으로 인하여 내부양자효율이 크게 향상되었으나 광추출효율은 이에 비해서 매우 낮은 상황이다. 발광 다이오드의 활성층(발광층)인 MQW 영역 (multi quantum well region)에서 생성된 광이 방출될 경우, 발광 다이오드 소자와 외부 공기, 외부 봉지재인 에폭시, 사파이어 기판 등과의 경계에서 전반사가 발생한다. 공기(nair=1), epoxy(nepoxy=1.5), sapphire(nsap.=1.77)에 비해서 GaN의 경우 굴절률이 약 2.5정도로 큰 값을 가지기 때문에 MQW에서 생성된 광이 소자외부로 빠져 나갈 수 있는 임계각은 각각 θGAN/air=23° θGAN/epoxy=37° θGAN/sap.=45° 으로 매우 한정된 영역이다. 따라서, 임계각 범위를 벗어나 소자 외부 방향으로 입사하는 광은 외부로 진행하지 못하고 소자 내부에서 흡수될 때까지 계속 전반사 되어 광추출효율은 불과 수 %로 매우 낮다. 또한 이는 소자의 발열로 연결되는 문제를 야기시킨다.
이러한 질화물 계 발광다이오드의 한계를 극복하기 위해서 소자 표면의 p-GAN 층 또는 투명전극 층에 패턴을 삽입하여 광의 난반사를 통하여 전반사를 효과적으로 줄이려는 연구가 진행되어 왔다. 특히, 일정한 크기의 패턴이 규칙적으로 조밀하게 배열되어 있는 서브 마이크론 (sub-micron) 급의 광결정 패턴을 발광다이오드 제조공정에 도입할 경우 광추출효율이 크게 증가하는 것으로 알려져 있다. 하지만 패터닝 후 p-type 전극 형성, 패키징 공정 등의 발광 다이오드의 제작 공정과 생산수율, 경제성 등을 고려했을 때 p-GaN 층 및 투명전극 층의 패터닝 공정은 실제로 상용화하기에는 무리가 있다. 이에 대한 대안으로 PSS (patterned sapphire substrate)에 에피층을 성장시킬 경우, 마찬가지의 광의 난반사효과로 인하여 광추출효율을 효과적으로 개선시킬 수 있다. PSS의 경우 본래, 사파이어 (sapphire) 기판과 GaN 에피층과의 격자 불일치 (lattice mismatch)로 인한 treading dislocation density를 감소시켜 내부양자효율을 증가시키는 것을 목적으로 개발된 기술이나 광추출효율 역시 탁월하게 향상시킬 수 있으며 발광 다이오드의 제작 공정에 바로 적용가능한 장점이 있다. 현재 국내외 발광 다이오드의 제조 업체에서는 이미 PSS를 적용한 제품의 양산 단계에 이르고 있다.
현재 PSS의 경우, 주로 포토 리소그래피 공정과 건식 및 습식 식각 공정을 통하여 제작되고 패턴의 스펙은 대부분 수 마이크로 급 정도에 머물고 있다. 광의 난반사에 의한 발광다이오드의 광추출효율 향상은 패턴의 크기 및 형상, 주기 등에 따라서 그 향상치가 크게 달라진다. 발광 다이오드의 발광 영역 대에서는 나노 급의 광결정 패턴을 적용할 경우 광추출 향상치가 크게 증대되는 것으로 알려져 있다. 따라서 발광소자의 효율 향상을 위해서 기존에 상용화된 PSS의 마이크론 급 패턴의 직경 및 주기를 나노 급으로 축소할 필요가 있고, 패턴의 형상도 최적화할 필요가 있다.
현재 PSS 제작을 위해 사용되는 패터닝 기술인 포토리소그래피는 공정비용이 고가인데다가 나노 급 패턴을 적용하기에는 제품의 제조 단가가 비싸지고 경제성이 현저히 떨어지므로, 현재의 방법으로는 PSS를 통해서 더 이상의 광추출효율 향상은 기대하기 어렵다. 따라서 발광다이오드의 추가적인 효율 향상을 위해 고가의 포토리소그래피를 대신할 나노 급 패턴을 경제적으로 제작할 수 있는 패터닝 기술이 필요하다.
또한 나노 급의 패턴을 사파이어 기판 등에 격자결함이 적은 갈륨질화막을 입힐 수 있는 공정이 요청된다. 이를 통해서 기판 내의 전반사를 줄이고, 발광 효율을 향상시킬 수 있기 때문이다.
본 발명에서 제 1 또는 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들이 상기 용어들에 의하여 한정되지 않으며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별시키는 목적으로만 사용된다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 포함하는 발광다이오드용 기판의 제조방법은 기판의 일면(一面)에 SiO2, Si3N4 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 볼록부를 나노 프린팅 또는 나노 임프린팅 방법으로 형성하는 볼록부 형성단계, 그리고 상기 볼록부를 포함하는 기판을 열처리하여 나노 패턴의 볼록부를 결정화하는 결정화단계를 포함한다.
상기 볼록부 형성단계는 상기 기판에 SiO2의 전구체, Si3N4의 전구체 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나의 용액으로 패턴물질코팅층을 형성하는 제1단계, 그리고 상기 패턴물질코팅층에 나노 몰드를 위치시키고 가압하여 상기 볼록부를 형성하는 제2단계를 포함하는 나노 임프린팅 방법을 포함할 수 있다.
상기 볼록부 형성단계는 나노 몰드의 일면(一面)에, SiO2의 전구체, Si3N4의 전구체 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나의 용액으로 패턴물질코팅층을 형성하는 제3단계, 그리고 상기 패턴물질코팅층이 형성된 나노 몰드를 상기 기판에 위치시키고 가압하여 상기 볼록부를 형성하는 제4단계를 포함하는 나노 프린팅 방법을 포함할 수 있다. 상기 제3단계와 제4단계 사이에는 큐어링 단계를 더 포함할 수 있다.
상기 볼록부 형성단계에서, 상기 기판은 그 일면에 UV 오존처리, 피라나 용액 (piranha) 용액처리, O2 처리, 또는 플라즈마 처리를 하여 상기 볼록부와의 접착력을 향상시킨 것일 수 있다.
상기 나노 프린팅 또는 나노 임프린팅은 100 내지 250 ℃에서 1 내지 30 바(bar)로 가압이 이루어지는 것일 수 있다.
상기 나노 패턴은 바닥부와 볼록부를 포함하고, 상기 볼록부의 하단직경은 발광다이오드의 발광 파장의 0.1 내지 3배인 것일 수 있다.
상기 나노 패턴은 바닥부와 볼록부가 교대로 반복적으로 형성되어 있고, 제1볼록부와 상기 제1볼록부에 이웃하는 제2볼록부의 형성 주기가 발광다이오드의 발광 파장의 0.2 내지 6배인 것일 수 있다.
상기 나노 패턴은 반구형, 삼각뿔형, 사각뿔형, 육각뿔형, 원뿔형 및 잘린구형으로 이루어진 군에서 선택된 어느 하나를 반복적으로 포함하는 것일 수 있다.
상기 기판은 사파이어 기판, 실리콘 기판 및 쿼츠 기판으로 이루어진 군에서 선택된 어느 하나인 것일 수 있고, 사파이어 기판일 수 있다. 상기 기판이 사파이어 기판인 경우에는 상기 SiO2, Si3N4, 및 이들이 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 볼록부가 상기 기판상에 형성되고, 여기에 갈륨질화막이 형성되면서, 시드가 사파이어 기판이 노출되어 있는 바닥부에 형성되어 갈륨질화물 결정이 성정하게 되고, 격자결함을 현저히 줄일 수 있다.
상기 기판은 Al2O3, SiC, Si, SiO2, 쿼츠 (Quartz), AlN, GaN, Si3N4 및 MgO로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다.
본 발명의 다른 일 실시예에 따른 발광 다이오드는 기판, 그리고 상기 기판의 일면에 형성된 볼록부를 포함하며, 상기 볼록부는 나노 패턴으로 반복적으로 형성되어 있는 것으로, 상기 볼록부의 하단직경은 발광다이오드의 발광 파장의 0.1 내지 3배인 것이고, 제1볼록부와 상기 제1볼록부에 이웃하는 제2볼록부의 형성 주기가 발광다이오드의 발광 파장의 0.2 내지 6배인 발광다이오드용 기판으로, 결정결함이 적은 갈륨질화막 등을 형성시킬 수 있는 발광 다이오드용 기판을 포함한다.
본 발명에서는 발광다이오드 용 기판의 패턴의 직경 및 주기를 나노 급으로 축소함을 통해 발광다이오드의 내부양자효율 및 광추출효율을 극대화시키고자 한다. 또한, 경제적인 비광학적 패터닝 기술인 나노 프린트 (또는 임프린트) 리소그래피 기술을 이용하여 기판에 나노 급 패턴을 제작하는 방법을 제시한다. 나노 프린트 (또는 임프린트) 기술은 고가의 노광 장비과 필요없어 경제적이며 간단한 공정으로 대면적에 패턴을 전사할 수 있기 때문에 생산 수율이 높은 이점이 있다. 특히 발광 다이오드를 위한 패터닝은 정확한 alignment가 필요없기 때문에 직접 패턴 전사 방식인 나노 프린트 (또는 임프린트) 공정이 적용되기에 적절하며, sub-micron 급 패턴을 쉽게 형성 가능하다. 따라서 PSS를 제작하기 위한 기존의 포토리소그래피 공정에 비하여 나노 프린트 (또는 임프린트) 기술을 PSS 공정에 적용할 경우 제품의 성능을 더욱 향상시키는 동시에 경제성을 갖추게 되며 고효율 PSS 발광 다이오드의 양산화가 가능하다. 나아가, 사파이어 등의 기판 상에 SiO2, Si3N4 등의 볼록부를 포함하는 발광 다이오드용 기판은 여기에 형성되는 갈륨질화물 등을 결정 결함이 현저히 적도록 형성되게 할 수 있어서, 발광 소자 내에서 발광되는 빛이 산란되어 내부 전반사되는 확률을 현저히 줄여줄 수 있고, 소자의 발광 성능을 현저하게 개선시킬 수 있다. 또한, 기존의 top emitting 구조의 발광 다이오드, flip-chip 발광 다이오드, 그리고 수직형 발광다이오드에도 적용이 가능하다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드용 기판의 제조방법을 나타낸 개략도이다.
도 2은 본 발명의 다른 일 실시예에 따른 발광 다이오드용 기판의 제조방법을 나타낸 개략도이다.
도 3는 본 발명의 일 실시예에 적용할 수 있는 다양한 나노 패턴의 예를 나타내는 개념도이다.
도 4은 본 발명의 일 실시예에 따라 제조한 발광 다이오드용 기판을 포함하는 발광 다이오드의 개념도이다.
부호의 설명
A: 볼록부의 하단직경
B: 제1볼록부와 제2볼록부의 형성주기
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드용 기판의 제조방법을 나타낸 개략도이고, 도 2은 본 발명의 다른 일 실시예에 따른 발광 다이오드용 기판의 제조방법을 나타낸 개략도이며, 도 3는 본 발명의 일 실시예에 적용할 수 있는 다양한 나노 패턴의 예를 나타내는 개념도이다. 또한, 도 4은 본 발명의 일 실시예에 따라 제조한 발광 다이오드용 기판을 포함하는 발광 다이오드의 개념도이다.
본 발명의 일 실시예에 따른 발광다이오드용 기판의 제조방법은 기판의 일면(一面)에 SiO2, Si3N4 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 볼록부를 형성하는 볼록부 형성단계, 그리고 상기 볼록부를 포함하는 기판을 열처리하여 나노 패턴의 볼록부를 결정화하는 결정화단계를 포함한다.
상기 볼록부 형성단계는 상기 기판에 SiO2의 전구체, Si3N4의 전구체 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나의 용액으로 패턴물질코팅층을 형성하는 제1단계, 그리고 상기 패턴물질코팅층에 나노 몰드를 위치시키고 가압하여 상기 볼록부를 형성하는 제2단계를 포함하는 나노 임프린팅 공정을 포함할 수 있다. 상기 패턴물질코팅층을 형성하기 전에, 상기 기판은 UV 오존처리, 피라나(piranha) 용액처리, O2 처리, 또는 플라즈마 처리를 하여 상기 볼록부를 형성하기 위한 패턴물질코팅층과 기판과의 접착력을 향상시킬 수 있다.
상기 SiO2의 전구체 또는 Si3N4의 전구체로는 실리콘 산화물과 폴리머의 혼합체, 또는 실리콘 질화물과 폴리머의 혼합체를 적용할 수 있고, 상기 기판에 상기 패턴물질코팅층을 형성할 수 있는 것이라면 적용될 수 있다. 상기 SiO2의 전구체의 구체적인 예로는 HSQ(Hydrogen silsesquioxane) 등이 있으나 이에 한정되는 것은 아니다. 상기 용액에 적용되는 용매는 에탄올, 메탄올, DMF(dimethylformamide) 등과 같은 유기 용매가 적용될 수 있으나, 이에 한정되지 않는다.
상기 볼록부 형성단계는 나노 몰드의 일면(一面)에, SiO2의 전구체, Si3N4의 전구체 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나의 용액으로 패턴물질코팅층을 형성하는 제3단계, 그리고 상기 패턴물질코팅층이 형성된 나노 몰드를 상기 기판에 위치시키고 가압하여 상기 볼록부를 형성하는 제4단계를 포함하는 것일 수 있다. 상기 제3단계는 패턴물질코팅층을 큐어링하는 단계를 더 포함할 수 있다. 상기 볼록부를 형성하기 전에, 상기 기판은 UV 오존처리, 피라나(piranha) 용액처리, O2 처리, 또는 플라즈마 처리를 하여 상기 나노 몰드에 형성된 패턴물질코팅층과 기판과의 접착력을 향상시킬 수 있다.
상기 나노 프린팅 또는 나노 임프린팅은 100 내지 250 ℃에서 1 내지 30 바로 가압이 이루어지는 것일 수 있다. 상기 온도와 압력의 범위에서 나노 프린팅 또는 나노 임프린팅이 효과적으로 이루어질 수 있다.
상기 나노 몰드는 상기 기판에 나노 패턴을 전사할 수 있는 것으로, 유연 고분자 복제 몰드일 수 있고, PDMS, h-PDMS, PVC 등과 같은 고분자 소재로 이루어진 것일 수 있다.
상기 나노 몰드는 상기 패턴물질코팅층을 형성하는 용액의 용매를 효과적으로 흡수할 수 있는 소재로 이루어질 수 있다. 이러한 경우에는 패턴물질코팅층을 이용한 볼록부 형성이 용이할 수 있다. 상기 소재는 PDMS, PVA, PDMS 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나의 고분자를 포함할 수 있다. 이러한 경우에는 상기 나노 몰드가 유연성 고분자 몰드로 이루어져서, 나노 프린팅 또는 나노 임프린팅 공정이 용이하게 이루어질 수 있다. 또한 상기 몰드의 소재가 PDMS인 경우에는 고투습성으로 인하여 상기 패턴물질코팅층을 형성하는 용액의 용매 흡수 능력이 향상될 수 있다.
상기 나노 몰드는 기판에 형성된 볼록부의 하단직경(A)이 발광다이오드의 발광 파장의 0.1 내지 3배인 나노 패턴을 형성하는 것일 수 있다. 여기서, 하단직경(A)은 상기 도4에서 나타낸 것과 같이 볼록부가 바닥부와 접하는 면에서의 볼록부 단면의 직경을 의미한다.
상기 기판은 LED 기판으로 활용되고 있는 사파이어 기판, 실리콘 기판, 쿼츠 기판일 수 있고, 바람직하게 사파이어 기판일 수 있다. 상기 기판은 Al2O3, SiC, Si, SiO2, 쿼츠 (Quartz), AlN, GaN, Si3N4 및 MgO로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다. 상기 기판은 상기 기판의 바닥부로부터 갈륨질화물 등이 형성되어 자라면서 격자결함이 적은 갈륨질화막 등을 형성시킬 수 있는 것이라면 적용할 수 있다.
상기 볼록부 형성단계와 상기 결정화 단계 사이에는 식각 단계이 더 포함될 수 있고, 상기 식각 단계는 건식 식각 또는 습식 식각일 수 있다. 상기 식각은 플라즈마 식각일 수 있다. 상기 식각 단계는 상기 볼록부 형성단계에서 남아있는 패턴물질코팅층의 잔여물을 제거할 수 있다.
상기 볼록부를 포함하는 기판을 열처리하여 나노 패턴의 볼록부를 결정화하는 결정화단계에서 상기 열처리는 100 내지 900 ℃에서 이루어질 수 있다.
상기 기판에 프린팅되거나 임프린팅된 나노 패턴은 바닥부와 볼록부를 포함하고, 상기 볼록부의 하단직경은 발광다이오드의 발광 파장의 0.1 내지 3배인 것이다. 즉, 상기 볼록부의 하단직경은 발광 다이오드의 발광 파장을 λ라고 하였을 때, 0.1λ 내지 3λ일 수 있고, 상기 발광 다이오드의 발광 파장은 발광 다이오드로 제공하고자 하는 빛의 파장에 따라서 적용될 수 있다. 상기 볼록부의 하단직경이 상기 범위인 경우에는 나노 패턴에 의하여 기판 상의 바닥부에서부터 시작해서 형성되어 자라는 갈륨질화물 등의 격자결합이 줄어들도록 형성될 수 있고, 이로 인하여 발광 다이오드 소자에 내부 전반사를 줄일 수 있으며, 발광 다이오드의 발광 효율이 상당히 높아질 수 있다.
상기 나노 패턴은 바닥부와 볼록부가 교대로 형성되어 있고, 제1볼록부와 상기 제1볼록부에 이웃하는 제2볼록부와의 거리가 발광다이오드의 발광 파장의 0.2 내지 6배인 것일 수 있고, 제1볼록부와 상기 제1볼록부에 이웃하는 제2볼록부의 형성 주기(B)가 발광다이오드의 발광 파장을 λ라고 하였을 때, 0.2 λ 내지 6 λ인 것일 수 있고, 이러한 패턴은 규칙적이고 반복적으로 형성되는 것일 수 있다. 상기 나노 패턴의 주기가 상기의 범위인 경우에는 발광 다이오드의 발광 효율이 상당히 높아질 수 있다.
상기 나노 패턴은 상기 도 3에 예시된 것처럼, 상기 나노 패턴은 반구형, 삼각뿔형, 사각뿔형, 육각뿔형, 원뿔형 및 잘린구형으로 이루어진 군에서 선택된 어느 하나를 반복적으로 포함하는 것일 수 있고, 이러한 패턴은 상기 나노 프린팅 또는 임프린팅을 이용하여 제조하기 때문에, 마스터 템플레이트에 따라서 원하는 형상의 패턴을 제작하여 적용할 수 있다.
이렇게 나노 패턴이 규칙성을 가진 입체 형상으로 구성되는 경우에는 상기 기판에 형성되는 GaN층 등이 바닥부로부터 형성되어 자라나게 되고, 상기한 나노 패턴에 의하여 격자 불일치 (lattice mismatch)가 감소된 막이 형성될 수 있으며, 이로 인한 treading dislocation density를 감소시켜 내부양자효율을 증가시킬 수 있다. 또한, 상기 패턴의 형상에 따라서 광추출 효율 향상치가 각각 다소 나타날 수 있으나, 이로 인하여 다이오드 내부의 난반사에 의하여 낮은 광추출 효율을 향상시킬 수 있다.
상기 발광다이오드용 기판의 제조방법은 결정화 단계 이후에, 상기 결정화된 볼록부가 형성된 기판에 GaN층 등으로 이루어진 버퍼층을 더 형성하는 버퍼층 형성단계를 더 포함할 수 있다. 상기 버퍼층은 GaN가 나노 패턴화된 기판 상에 형성되면서 일반적인 경우에 기판 상에 GaN가 형성될 때에 발생하는 격자 불일치 (lattice mismatch)를 감소시킬 수 있으며, 나노 패턴으로 더욱 정교하게 격자 불일치를 감소시킬 수 있다. 아울러, 상기 패턴은 나노 크기로, 발광 다이오드의 파장에 따라서 일정한 크기와 주기로 패턴화시킬 수 있어서, 이로 인화여 광추출 효율을 낮추는 난반사를 최소화시키고 발광 다이오드의 광추출 효율을 향상시킬 수 있다.
나아가, 기존에 적용하던 포토리소그래피 방식의 경우에는. 패턴화할 수 있는 크기가 마이크로 단위로 한계가 있었으나, 본 발명의 경우에는 나노 프린팅 또는 나노 임프린팅 방식을 적용하여서 나노 크기의 패턴을 정교하게 기판에 패턴화시킬 수 있으며, 이와 동시에 기존의 포토리소그래피 방식과 달리 공정을 간소화시켜 발광 다이오드용 기판과 이를 포함하는 발광 다이오드의 제조과정을 간소화시킬 수 있다.
본 발명의 다른 일 실시예에 따른 발광 다이오드는 상기 발광 다이오드용 기판의 제조방법에 의하여 제조된 발광 다이오드용 기판을 포함한다. 상기 발광 다이오드는 기판, 그리고 상기 기판의 일면에 형성되고, SiO2, Si3N4 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 볼록부를 포함할 수 있고, 상기 볼록부는 나노 패턴으로 반복적으로 형성되어 있는 것으로, 상기 볼록부의 하단직경은 발광다이오드의 발광 파장의 0.1 내지 3배인 것일 수 있으며, 제1볼록부와 상기 제1볼록부에 이웃하는 제2볼록부의 형성 주기가 발광다이오드의 발광 파장의 0.2 내지 6배인 것일 수 있다.
상기 도4는 본 발명의 발광 다이오드의 개념도로, 상기 도4을 참조하면, 상기한 방법으로 나노 패턴의 볼록부가 형성된 발광다이오드용 기판과 그 상부에 형성된 n-GaN층, MQW층, 그리고 p-GaN이 순차로 형성된 것일 수 있다. 상기 볼록부는 반복적으로 형성되어 있는 것으로, 상기 볼록부의 하단직경은 발광다이오드의 발광 파장의 0.1 내지 3배인 것일 수 있다. 또한, 제1볼록부와 상기 제1볼록부에 이웃하는 제2볼록부의 형성 주기가 발광다이오드의 발광 파장의 0.2 내지 6배인 것일 수 있다. 상기 n-GaN층은 하단에 GaN로 이루어진 버퍼층을 더 포함하고, 상기 버퍼층은 격자 불일치 (lattice mismatch)를 감소시켜 광추출 효율을 향상시킬 수 있다.
또한, 상기 발광 다이오드용 기판을 포함하는 발광 다이오드는 규칙적인 나노 패턴 구조와 여기에 형성된 GaN로 이루어진 버퍼층에 의하여 기판의 구경이 넓어지더라도 버퍼층을 포함하는 GaN 막을 형성한 후의 residual stress를 낮추어서 휨 현상을 방지할 수 있다.
상기 발광 다이오드는 Top emitting 구조의 발광다이오드일 수 있고, Flip-chip 구조의 발광 다이오드에 포함될 수 있으며, 수직형 구조의 발광다이오드에 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (4)

  1. 기판의 일면(一面)에 SiO2, Si3N4 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 볼록부를 형성하는 볼록부 형성단계, 그리고
    상기 볼록부를 포함하는 기판을 열처리하여 나노 패턴의 볼록부를 결정화하는 결정화단계
    를 포함하되,
    상기 볼록부 형성단계에서, 상기 기판은 UV 오존처리, 피라나 용액 (piranha) 용액처리, O2 처리, 또는 플라즈마 처리를 하여 상기 볼록부와의 접착력을 향상시킨 것이고,
    상기 나노 패턴은 바닥부와 볼록부를 포함하고, 상기 볼록부의 하단직경은 발광다이오드의 발광 파장의 0.1 내지 3배인 것이며,
    상기 나노 패턴은 바닥부와 볼록부가 교대로 반복적으로 형성되어 있고, 제1볼록부와 상기 제1볼록부에 이웃하는 제2볼록부의 형성 주기가 발광다이오드의 발광 파장의 0.2 내지 6배인 것이고,
    상기 나노 패턴은 반구형, 삼각뿔형, 사각뿔형, 육각뿔형, 원뿔형 및 잘린구형으로 이루어진 군에서 선택된 어느 하나를 반복적으로 포함하는 것인 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
  2. 제1항에 있어서,
    상기 볼록부 형성단계는 상기 기판에 SiO2의 전구체, Si3N4의 전구체 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나의 용액으로 패턴물질코팅층을 형성하는 제1단계, 그리고
    상기 패턴물질코팅층에 나노 몰드를 위치시키고 가압하여 상기 볼록부를 형성하는 제2단계
    를 포함하는 나노 임프린팅 방법을 포함하는 것인 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
  3. 제1항에 있어서,
    상기 볼록부 형성단계는 나노 몰드의 일면(一面)에, SiO2의 전구체, Si3N4의 전구체 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나의 용액으로 패턴물질코팅층을 형성하는 제3단계, 그리고
    상기 패턴물질코팅층이 형성된 나노 몰드를 상기 기판에 위치시키고 가압하여 상기 볼록부를 형성하는 제4단계
    를 포함하는 나노 프린팅 방법을 포함하는 것인 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
  4. 제2항 또는 제3항에서,
    상기 나노 프린팅 또는 나노 임프린팅은 100 내지 250 ℃에서 1 내지 30 바(bar)로 가압이 이루어지는 것인 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법.
PCT/KR2013/003233 2012-04-19 2013-04-17 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법 WO2013157842A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380020378.1A CN104221168B (zh) 2012-04-19 2013-04-17 制造供高效率氮化物发光二极体用的纳米图案化基材的方法
US14/394,739 US9246050B2 (en) 2012-04-19 2013-04-17 Method for fabricating nano-patterned substrate for high-efficiency nitride-based light-emitting diode
EP13778786.7A EP2840619A4 (en) 2012-04-19 2013-04-17 METHOD FOR MANUFACTURING NANOMOTIVE SUBSTRATE FOR HIGH-PERFORMANCE, NITRIDE-BASED LIGHT EMITTING DIODE
JP2015506894A JP5897764B2 (ja) 2012-04-19 2013-04-17 ナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法（ＭｅｔｈｏｄＦｏｒＦａｂｒｉｃａｔｉｎｇＮａｎｏＰａｔｔｅｒｎｅｄＳｕｂｓｔｒａｔｅＦｏｒＨｉｇｈＥｆｆｉｃｉｅｎｃｙＮｉｔｒｉｄｅｂａｓｅｄＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0040785 2012-04-19
KR1020120040785A KR101233063B1 (ko) 2012-04-19 2012-04-19 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법

Publications (1)

Publication Number Publication Date
WO2013157842A1 true WO2013157842A1 (ko) 2013-10-24

Family

ID=47899504

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/003233 WO2013157842A1 (ko) 2012-04-19 2013-04-17 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법

Country Status (7)

Country Link
US (1) US9246050B2 (ko)
EP (1) EP2840619A4 (ko)
JP (1) JP5897764B2 (ko)
KR (1) KR101233063B1 (ko)
CN (1) CN104221168B (ko)
TW (1) TWI528584B (ko)
WO (1) WO2013157842A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108368640A (zh) * 2015-05-21 2018-08-03 Ev 集团 E·索尔纳有限责任公司 用于将过生长层施加至晶种层上的方法
KR101720895B1 (ko) 2016-01-20 2017-03-29 경희대학교 산학협력단 나노임프린팅 방법
KR101913903B1 (ko) * 2016-04-29 2018-10-31 (주)휴넷플러스 광학용 기판의 제조방법
CN108511572A (zh) * 2017-02-23 2018-09-07 海迪科（南通）光电科技有限公司 一种具有光子晶体结构的发光二极管
DE102017107432B4 (de) * 2017-04-06 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Auskoppelelements für ein optoelektronisches Bauelement und optoelektronisches Bauelement
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
CN109166952B (zh) * 2018-09-04 2021-06-29 孙逊运 一种图形化蓝宝石衬底及其制备方法
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
CN112993098B (zh) * 2021-02-05 2022-07-19 福建晶安光电有限公司 一种图形化衬底、发光二极管及其制作方法
CN113097357B (zh) * 2021-03-25 2022-08-30 福建晶安光电有限公司 发光二极管的图形化衬底、发光二极管及其制备方法
CN113280840A (zh) * 2021-05-13 2021-08-20 桂林电子科技大学 基于金纳米四棱锥结构偏振相关的等离子光学传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2007273659A (ja) * 2006-03-31 2007-10-18 Showa Denko Kk ＧａＮ系半導体発光素子およびランプ
KR20090116212A (ko) * 2008-05-06 2009-11-11 이헌 고효율 발광 다이오드용 사파이어 기판의 제조방법
KR20100011835A (ko) * 2008-07-25 2010-02-03 이헌 고효율 발광 다이오드용 기판의 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4790452B2 (ja) 2006-03-09 2011-10-12 パイオニア株式会社 ボイスコイルボビン、およびスピーカ装置
JP2009070544A (ja) * 2007-08-21 2009-04-02 Fujifilm Corp 磁気記録媒体の製造方法、及び磁気記録媒体
JP2009054882A (ja) * 2007-08-28 2009-03-12 Univ Of Tokushima 発光装置の製造方法
TWI370558B (en) * 2007-11-07 2012-08-11 Ind Tech Res Inst Light emitting diode and process for fabricating the same
JP2009224536A (ja) * 2008-03-17 2009-10-01 Citizen Holdings Co Ltd Ｌｅｄデバイスおよびその製造方法
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
JP2011066273A (ja) * 2009-09-18 2011-03-31 Konica Minolta Holdings Inc 微細マスクパターンの形成方法、ナノインプリントリソグラフィ方法および微細構造体の製造方法
JP5774814B2 (ja) * 2009-11-24 2015-09-09 日油株式会社 ウェットエッチング用基板及び金属パターンを有する基板の製造方法
TWI458126B (zh) * 2009-12-10 2014-10-21 Nat Inst Chung Shan Science & Technology 以奈米壓印形成發光元件之薄膜結構的製造方法
JP5284300B2 (ja) * 2010-03-10 2013-09-11 株式会社東芝 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
JP2012018741A (ja) * 2010-07-09 2012-01-26 Tdk Corp 描画方法、原盤の製造方法、スタンパの製造方法及び情報記録ディスクの製造方法
JP5222916B2 (ja) * 2010-09-17 2013-06-26 シャープ株式会社 半導体基材の製造方法、半導体装置、および電気機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2007273659A (ja) * 2006-03-31 2007-10-18 Showa Denko Kk ＧａＮ系半導体発光素子およびランプ
KR20090116212A (ko) * 2008-05-06 2009-11-11 이헌 고효율 발광 다이오드용 사파이어 기판의 제조방법
KR20100011835A (ko) * 2008-07-25 2010-02-03 이헌 고효율 발광 다이오드용 기판의 제조방법

Also Published As

Publication number Publication date
TWI528584B (zh) 2016-04-01
CN104221168B (zh) 2017-11-21
JP2015515146A (ja) 2015-05-21
KR101233063B1 (ko) 2013-02-19
US9246050B2 (en) 2016-01-26
EP2840619A1 (en) 2015-02-25
CN104221168A (zh) 2014-12-17
TW201405865A (zh) 2014-02-01
US20150093847A1 (en) 2015-04-02
EP2840619A4 (en) 2015-05-06
JP5897764B2 (ja) 2016-03-30

Similar Documents

Publication Publication Date Title
WO2013157842A1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
WO2013157816A1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
JP2007168066A (ja) ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
KR101913903B1 (ko) 광학용 기판의 제조방법
WO2014101798A1 (zh) 一种倒装光子晶体led芯片及其制造方法
US8957449B2 (en) Method for manufacturing nano-imprint mould, method for manufacturing light-emitting diode using the nano imprint mould manufactured thereby, and light-emitting diode manufactured thereby
WO2012091271A2 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오
TW201442279A (zh) 發光裝置及製造發光裝置之方法
WO2012091329A2 (ko) 발광소자의 제조방법과 이 방법에 의해 제조된 발광소자
WO2015122652A1 (ko) 나노구조체 전사를 이용한 발광다이오드 제조방법과 그 발광다이오드
KR20100011835A (ko) 고효율 발광 다이오드용 기판의 제조방법
Sung et al. InGaN/GaN light emitting diodes grown on nanoimprint-based hollow-patterned sapphire substrates
WO2014077523A1 (ko) 발광 다이오드 소자의 제조방법 및 발광 다이오드 소자
CN112993098B (zh) 一种图形化衬底、发光二极管及其制作方法
KR101221075B1 (ko) 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
KR20130120110A (ko) 발광다이오드 및 그 제조방법
WO2012046991A2 (ko) 반도체의 패터닝 방법 및 이 방법에 형성된 패턴을 포함하는 반도체 소자
KR20140039414A (ko) 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13778786

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14394739

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015506894

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013778786

Country of ref document: EP