KR20130120110A - 발광다이오드 및 그 제조방법 - Google Patents

발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20130120110A
KR20130120110A KR1020120043123A KR20120043123A KR20130120110A KR 20130120110 A KR20130120110 A KR 20130120110A KR 1020120043123 A KR1020120043123 A KR 1020120043123A KR 20120043123 A KR20120043123 A KR 20120043123A KR 20130120110 A KR20130120110 A KR 20130120110A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
transparent electrode
light emitting
resin
shape
Prior art date
Application number
KR1020120043123A
Other languages
English (en)
Inventor
김대원
박성원
김정화
Original Assignee
주식회사 포스코엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코엘이디 filed Critical 주식회사 포스코엘이디
Priority to KR1020120043123A priority Critical patent/KR20130120110A/ko
Publication of KR20130120110A publication Critical patent/KR20130120110A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광다이오드 제조방법이 개시된다. 이 제조방법은 기판 상에 하부 반도체층, 활성층 및 상부 반도체층을 포함하는 적층체를 형성하는 단계와; 상기 상부 반도체층 상에 투명전극층을 형성하는 단계와; 상기 투명전극층의 상부를 덮도록 임프린트 레진을 도포하는 단계와; 마스터 몰드로부터 요철패턴을 복제한 스탬프 몰드를 이용하여, 상기 임프린트 레진의 상부 표면에 요철패턴을 형성하는 스탬핑 단계와; 상기 임프린트 레진의 요철패턴을 따라 상기 투명전극층을 식각하여, 상기 투명전극층에 요철패턴을 형성하는 식각 단계를 포함한다.

Description

발광다이오드 및 그 제조방법{LIGHT EMITTING DIODED AND ITS METHOD}
본 발명은 투명전극층을 포함하는 발광다이오드 및 그 제조방법에 관한 것으로서, 특히, 외부양자효율(EQE; External Quantum Efficiency) 향상을 위한 요철 패턴을 투명전극층 표면에 재현성 높게 형성할 수 있는 발광다이오드 제조방법에 관한 것이다.
발광다이오드(Light Emitting Diode, LED)는 수명이 길고 전력소모가 적은 친환경적인 광원으로, 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다. 또한, 발광다이오드는 형광등, 백열전구 등과 같은 기존 광원을 대신할 미래의 일반조명용 광원으로 주목받고 있다. 특히, 질화갈륨(GaN) 계열의 발광다이오드가 파장 변환재료와 함께 조명용 백색 광원으로 많이 이용되고 있다.
통상 발광다이오드는 예컨대 사파이어 기판과 같은 성장기판과, 그 위에 형성되는 n형 화합물 반도체층, 활성층 및 p형 화합물 반도체층을 포함한다. 통상 p형 화합물 반도체층 상에는 예컨대 ITO(Indium Tin Oxide)층과 같은 투명전극층이 형성된다. 그리고, 활성층에서 생성되는 광은 투명전극층을 통해 외부로 가장 많이 방출된다. 통상, 발광다이오드는 에폭시 또는 실리콘 등의 투광성 수지 또는 공기 등과 같이 투명전극층보다 굴절율이 낮은 외부 매질과 접하도록 설치되어 이용된다. 따라서, 투명전극층과 외부 매질 사이의 계면에서 광이 전반사되는 것에 의해 외부양자효율이 많이 저하된다.
발광다이오드의 외부양자효율 향상을 위한 다양한 접근 및 연구가 있어 왔다. 예컨대, 화합물 반도체층들의 성장기판으로 패턴을 갖는 사파이어 기판(patterned sapphire substrate)을 이용하거나 또는 발광다이오드의 광 추출 표면에 주름(texturing), 러프닝(roughenings) 또는 광 결정(photonic crystals)과 같은 요철 패턴을 형성하여 전반사에 의해 내부로 돌아오는 광을 줄이는 방식으로 외부양자효율을 향상시키는 연구가 있어 왔다.
하지만, 발광다이오드의 광 추출 표면에 패턴을 형성하는 기술은 그 패턴의 재현성이 떨어지는 문제점이 있다. 특히, 투명전극층은, 전류 분산을 위해 상부 반도체층, 특히, p형 반도체층 상에 형성되며, ITO 투명전극층이 대표적이다. ITO 투명전극층은, 인듐 산화물(In2O3)과 주석 산화물(SnO2)의 혼합물이 소정의 비율로 혼합되어 반도체층 상에 형성되는 것으로, 이 ITO 투명전극층을 상기 반도체층 상에 일정한 패턴을 갖도록 형성하는 것이 어렵다. 이렇게 반도체층 상의 투명전극층에 패턴을 형성하더라도, 동일한 외부양자효율을 도출하기 위해서는, 동일한 패턴이 투명전극층 상에 형성되어야 하는데. 이러한 동일한 패턴의 제어가 어렵고, 재현성에 문제점이 있다.
본 발명의 목적은 종래기술의 문제점을 해결하는 발광다이오드 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 투명전극층을 포함하는 발광다이오드 제조에 있어서, 외부양자효율(EQE; External Quantum Efficiency) 향상을 위한 요철 패턴을 투명전극층 표면에 재현성 높게 형성할 수 있는 발광다이오드 제조방법에 관한 것이다.
본 발명의 일 측면에 따른 발광다이오드는, 기판 상에 형성되고, 하부 반도체층, 상부 반도체층 및 상기 하부 반도체층과 상기 하부 반도체층 사이에 개재된 활성층을 포함하는 반도체층과; 상기 상부 반도체층 상에 형성된 투명전극층을 포함한다. 상기 반도체층은 상기 기판 상에 적어도 하나의 오픈된 영역과, 상기 오픈된 영역에 의해 분리된 복수의 발광셀을 포함하며, 상기 투명전극층은 요철패턴을 포함하되, 상기 투명전극층의 요철패턴은 상기 투명전극층 상에 도포된 임프린트 레진의 요철패턴을 따라 식각되어 형성된다. 이때, 상기 임프린트 레진의 요철패턴은 마스터 몰드의 요철패턴을 복제한 스탬프 몰드에 의해 스탬핑되어 형성될 수 있다.
일 실시예에 따라, 상기 투명전극층의 요철패턴은 돔형, 콘형, 실린더형, 사다리꼴 단면 형상, 사각형 단면 형상, 직사각형 단면 형상, 삼각뿔형, 원뿔형, 다각뿔형 중 적어도 하나의 형상을 포함하는 볼록부 또는 오목부를 포함할 수 있다.
본 발명의 다른 측면에 따라 발광다이오드 제조방법이 제공된다. 이 제조방법은, 기판 상에 하부 반도체층, 활성층 및 상부 반도체층을 포함하는 반도체층을 형성하는 단계와; 상기 상부 반도체층 상에 투명전극층을 형성하는 단계와; 상기 투명전극층의 상부를 덮도록 임프린트 레진을 도포하는 단계와; 마스터 몰드로부터 요철패턴을 복제한 스탬프 몰드를 이용하여, 상기 임프린트 레진의 상부 표면에 요철패턴을 형성하는 스탬핑 단계와; 상기 임프린트 레진의 요철패턴을 따라 상기 투명전극층을 식각하여, 상기 투명전극층에 요철패턴을 형성하는 식각 단계를 포함한다.
일 실시예에 따라, 상기 임프린트 레진은 폴리머 계열 레진일 수 있다. 상기 폴리머 계열의 임프린트 레진은 실제로 소자에 적용하였을 경우에 신뢰성보다는 형상제작이 용이한 장점이 있고, 대면적 공정이 용이하다는 장점이 있다. 따라서 이러한 대면적 공정이 용이하기 때문에 기판이 대면적화되어 가고 있는 최근에 기술에 비추어 응용력의 범주는 다양하다.
일 실시예에 따라, 상기 스탬프 몰드는 돔형, 콘형, 실린더형, 사다리꼴 단면 형상, 사각형 단면 형상, 직사각형 단면 형상, 삼각뿔형, 원뿔형, 다각뿔형 중 적어도 하나의 형상을 포함하는 요철패턴을 포함할 수 있다.
일 실시예에 따라, 상기 발광다이오드 제조방법은, 상기 투명전극층을 형성하는 단계 전 또는 후에, 상기 기판 상에서 상기 반도체층을 복수개로 분할하여 복수의 발광셀들을 형성하는 단계와, 상기 상부 반도체층 및 상기 활성층의 일부를 식각하여 상기 하부 반도체층을 노출시키는 단계를 포함한다. 상기 임프린트 레진을 도포하는 단계는 상기 복수의 발광셀들 전체의 투명전극층들을 덮도록 상기 임프린트 레진을 상기 기판에 도포한다.
일 실시예에 따라, 상기 스탬핑 단계는 상기 스탬프 몰드로 상기 임프린트 레진을 가압한 후 UV 경화시키는 것을 포함한다.
일 실시예에 따라, 상기 스탬핑 단계는 상기 스탬프 몰드로 상기 임프린트 레진을 가압한 상태에서 온도를 변화시켜 상기 임프린트 레진의 요철패턴 형상을 제어할 수 있다.
일 실시예에 따라, 상기 식각 단계는 산소 플라즈마 반응성 이온 식각을 이용할 수 있다.
일 실시예에 따라, 상기 발광다이오드 제조방법은, 상기 스탬핑 단계 후에 상기 스탬프 몰드가 상기 임프린트 레진으로부터 잘 분리될 수 있도록, 상기 스탬핑 단계 전에 상기 스탬프 몰드의 표면에 반 점착(anti-adhesion)처리를 하는 단계를 더 포함할 수 있다.
일 실시예에 따라, 상기 발광다이오드 제조방법은, 상기 스탬프 몰드를 준비하기 위해, 요철패턴이 형성된 상기 마스터 몰드를 제작하는 단계와, 상기 마스터 몰드로 레진을 가압하여, 상기 마스터 몰드의 요철패턴이 역상으로 복제된 스탬프 몰드를 제작하는 단계를 포함할 수 있다.
이때, 상기 마스터 몰드를 제작하는 단계는, 지지기판 상에 Al을 증착하는 단계와, 상기 Al을 양극산화하여 상기 Al 표면에 산화물을 형성하는 단계와, 상기 산화물을 제거하여 상기 Al 표면에 다수의 오목부를 포함하는 요철패턴을 형성하는 단계를 포함할 수 있다.
대안적으로, 상기 마스터 몰드를 제작하는 단계는, GaN 템플릿을 준비하는 단계와, 상기 GaN 템플릿을 KOH 계열 수용액 내에 넣고 UV 광의 도움으로 광화학적 식각하여 요철패턴을 형성하는 단계를 포함할 수 있다.
대안적으로, 상기 마스터 몰드를 제작하는 단계는, 수지 필름 또는 수지 판 상에 나노 크기를 갖는 다수의 수지 필라(pillar)들을 규칙적으로 형성하여 상기 수지 필라들에 의해 요철패턴을 형성할 수 있다.
일 실시예에 따라, 상기 임프린트 레진은 PUA(Poly Urethane Acrylate)을 포함하고, 상기 스탬프 몰드는 적어도 하부 표면에 PMMA(polymethyl methacrylate)를 포함할 수 있다.
본 발명은 투명전극층을 포함하는 발광다이오드를 제조함에 있어서 요철 패턴을 투명전극층 표면에 형성하여 외부양자효율(EQE; External Quantum Efficiency)을 크게 향상시킬 수 있다. 이에 더하여, 본 발명은 식각에 의해 투명전극층에 형성되는 요철 패턴이 마스터 몰드로부터 복제된 스탬프 몰드의 요철 패턴 및 그에 의해 형성된 임프린트 레진의 요철 패턴을 따르므로, 상기 투명전극층의 요철 패턴을 더욱 재현성 높게 형성할 수 있다. 즉, 다수의 발광다이오드에 요철 패턴을 포함하는 투명전극층을 형성함에 있어서, 하나의 마스터 몰드로부터 얻어지는 요철 패턴을 전체 발광다이오드들의 투명전극층에 이용할 수 있게 됨으로써, 재현성을 크게 높일 수 있고, 이에 의해, 다량의 발광다이오드 생산시 외부양자효율의 편차를 크게 줄일 수 있고, 수율 향상에도 기여할 수 있다.
도 1은 적층 또는 에피 성장에 의해 하부 반도체층, 활성층 및 상부 반도체층을 포함하는 반도체층을 기판에 형성하는 단계를 설명하기 위한 단면도.
도 2는 도 1에 도시된 반도체층을 도 1의 포토 레지스트 패턴들을 이용하여 복수의 셀로 분리하는 단계를 설명하기 위한 단면도.
도 3은 도 2에 도시된 셀의 상부 반도체층 및 활성층 일부를 식각하여 하부 반도체층의 상면을 노출시킨 단계를 설명하기 위한 단면도.
도 4는 상부 반도체층의 상부에 투명전극층을 형성하는 단계를 설명하기 위한 단면도.
도 5는 투명전극층 상부를 덮도록 임프린트 레진을 도포하는 단계를 설명하기 위한 단면도.
도 6 및 도 7은 스탬프 몰드를 이용하여 임프린트 레진에 요철패턴을 형성하고 임프린트 레진을 UV 경화시키는 단계를 설명하기 위한 단면도.
도 8 및 도 9는 임프린트 레진의 요철패턴에 따라 투명전극층을 식각하여 투명전극층에 요철패턴을 형성하는 단계를 설명하기 위한 단면도.
도 10a는 스탬프 몰드 제작을 위한 마스터 몰드를 제작하는 단계의 한 예를 보여주는 도면.
도 10b는 스탬프 몰드 제작을 위한 마스터 몰드를 제작하는 단계의 다른 예를 보여주는 도면.
도 11은 마스터 몰드를 이용하여 스탬프 몰드를 제작하는 단계를 설명하기 위한 도면.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들을 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1을 참조하면, 기판(51) 상에 하부 반도체층(55), 활성층(57) 및 상부 반도체층(59)이 차례로 형성된다. 또한, 하부 반도체층(55)을 형성하기 전, 기판(51) 상에 버퍼층(53)이 형성될 수 있다.
상기 기판(51)은 사파이어(Al2O3) 기판인 것이 바람직하다. 그러나, 상기 기판(51)은 다른 재료, 예컨대, 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN)로 이루어진 기판일 수 있다.
기판(51)은 그 기판(51) 상에 성장되는 반도체층의 재료에 따라 다양하게 선택될 수 있다. 특히, 사파이어 기판은 질화갈륨계 반도체층들을 성장시키는데 적합하다. 도시하지는 않았지만, 기판(51)은 반도체층들이 성장되는 표면에 외부양자효율 향상을 위한 패턴을 포함할 있다. 상기 패턴은 돔형, 콘형, 실린더형, 사다리꼴 단면 형상, 사각형 단면 형상, 직사각형 단면 형상, 삼각뿔형, 원뿔형, 다각뿔형 중 적어도 하나의 형상을 포함하는 다수의 볼록부들 또는 다수의 오목부들을 포함할 수 있다. 통상, 위와 같은 패턴이 형성된 사파이어 기판을 "PSS(Patterned Sapphire Substrate)"라 한다.
버퍼층(53)은 상기 기판(51)과 그 위에 형성될 반도체층(55)의 격자부정합을 완화하기 위해 형성되며, 예컨대 질화갈륨(GaN) 또는 질화알루미늄(AlN)으로 형성될 수 있다. 상기 기판(51)이 도전성 기판일 수 있는데, 이 경우에, 상기 버퍼층(53)을 예컨대, AlN층 또는 반절연 GaN층과 같은 절연층 또는 반절연층으로 형성할 수 있다.
하부 반도체층(55), 활성층(57) 및 상부 반도체층(59)은 각각 질화갈륨 계열의 반도체 물질 즉, (Al, In, Ga)N로 형성될 수 있다. 상기 하부 및 상부 반도체층(55, 59) 및 활성층(57)은 금속유기화학기상증착(MOCVD), 분자선 성장(molecular beam epitaxy) 또는 수소화물 기상 성장(hydride vapor phase epitaxy; HVPE) 기술 등을 사용하여 단속적으로 또는 연속적으로 성장될 수 있다.
상기 하부 반도체층이 n형 반도체층이고 상기 상부 반도체층이 p형 반도체층인 것이 바람직하지만, 그 반대일 수도 있다. 질화갈륨 계열의 화합물 반도체층에서, n형 반도체층은 불순물로 예컨대 실리콘(Si)을 도핑하여 형성될 수 있으며, p형 반도체층은 불순물로 예컨대 마그네슘(Mg)을 도핑하여 형성될 수 있다.
하부 반도체층(55), 활성층(57) 및 상부 반도체층(59)은 각각 질화갈륨 계열의 반도체 물질 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(57)은 요구되는 파장의 광 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정되며, 하부 반도체층(55) 및 상부 반도체층(59)은 상기 활성층(57)에 비해 밴드갭이 큰 물질로 형성된다.
상기 하부 반도체층(55) 및/또는 상부 반도체층(59)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(57)은 단일 양자웰 또는 다중 양자웰 구조를 가질 수 있다. 위의 반도체층들(55, 57, 59)의 적층 구조가 완성되면, 그 적층 구조를 기판 상에서 분리하여 복수의 발광셀을 형성하는 공정이 이루어진다. 이 공정을 위해, 상기 상부 반도체층(59) 상에는 이후 형성될 발광셀 영역들을 한정하는 포토 레지스트 패턴들(63)이 형성된다.
상기 포토레지스트 패턴들은 발광셀 영역들을 덮도록 형성된다. 한편, 상기 포토레지스트 패턴들(63)은 측벽들이 기판(51) 상부면에 대해 경사지도록 형성될 수 있다.
도 2를 참조하면, 상기 포토레지스트 패턴들(63)을 식각마스크로 사용하여 상부 반도체층(59), 활성층(57) 및 하부 반도체층(55)을 차례로 식각한다. 이에 따라, 포토레지스트 패턴들(63)의 형상이 상기 반도체층들(59, 57, 55)에 전사되어 측벽들이 경사진 발광셀 영역들이 분리된다. 상기 식각 공정에 의해 버퍼층(53)이 노출될 수 있으며, 노출된 버퍼층(53)은 과식각에 의해 제거될 수 있다.
그 후, 상기 포토레지스트 패턴들(63)을 제거하고, 도 3에 도시된 바와 같이, 상기 상부 반도체층 및 활성층을 다시 패터닝하여 상기 식각된 하부 반도체층들(55)의 상부 표면을 노출시킨다. 이때, 노출된 하부 반도체층들은 과식각에 의해 부분적으로 식각될 수 있다. 그 결과, 기판(51) 상에 서로 이격된 발광셀들(56)이 형성된다.
상기 발광셀들(56) 각각은 식각되어 서로 이격된 하부 반도체층(55), 상기 하부 반도체층(55)의 일 영역 상부에 위치하는 상부 반도체층(59) 및 상기 하부 반도체층(55)과 상기 상부 반도체층(59) 사이에 개재된 활성층(57)을 포함하고, 상기 하부 반도체층(55)의 다른 영역은 노출된다. 또한, 발광셀들(56)의 측벽들 대부분은 기판(51) 상부면에 대해 경사지게 형성된다.
한편, 하부 반도체층들(55)의 다른 영역들과 인접한 상부 반도체층들(59)의 측벽들은, 도시한 바와 같이 경사지게 형성될 수 있으나, 수직하게 형성될 수도 있다.
도 4를 참조하면, 상기 발광셀(56)의 상부 반도체층(59) 상에는 투명전극층(65)이 형성된다. 본 실시예에 있어서, 상기 투명전극층(65)은 ITO층(Indium Tin Oxide)층이다. 그러나, 투명성과 도전성을 갖는 다른 도전성 물질이 상기 ITO층을 대신하여 투명전극층으로 이용될 수도 있을 것이다. 상기 투명전극층(65)은 기본적으로 전류 분산층으로 역할을 수행하며, 활성층(20)에서 발생한 광이 외부로 방출되는 광 방출 경로로서의 역할도 한다.
투명전극층(65)에는 이하에서 설명되는 단계들에 따라 요철 패턴이 형성된다.
먼저 도 5를 참조하면, 기판(51) 상에서 이격되어 있는 모든 발광셀(56)들의 투명전극층(65)들을 덮도록, 상기 기판(51) 상에는 나노 임프린트 레진(70)이 예컨대 스핀코팅 방식으로 도포된다. 이때 상기 레진(70)은 투명전극층(65)의 상면보다 높게 형성된다. 이웃하는 발광셀(56)들의 사이도 레진(70)으로 채워진다. 나노 임프린트용 레진(70)으로는 UV 경화성의 PUA(Poly Urethane Acrylate)가 이용될 수 있다.
다음 도 6 및 도 7을 참조하면, 미리 제작된 스탬프 몰드(80)를 이용하여 레진(70)의 표면에 나노 크기의 오목부들 또는 볼록부들을 포함하는 요철패턴(72)을 형성한다. 상기 오복부들 또는 상기 볼록부들 각각은 돔형, 콘형, 실린더형, 사다리꼴 단면 형상, 사각형 단면 형상, 직사각형 단면 형상, 삼각뿔형, 원뿔형, 다각뿔형 중 적어도 하나의 형상을 포함할 수 있다.
상기 스탬프 몰드(80)는 상기 레진(70)에 요철패턴(72)을 형성할 수 있도록 그에 상응하는 패턴을 하부 표면에 구비한다. 또한 상기 스탬프 몰드(80)는 UV 투과성을 갖는, 예를 들면, PMMA(polymethyl methacrylate) 수지 재질로 이루어질 수 있다. 나노 임프린트 레진(70)에 대해 가압된 후 그 레진(70)으로부터 쉽게 분리될 수 있도록, 상기 스탬프 몰드(80)는 적어도 하부 표면에 대하여 미리 반 점착(Anti-adhesion) 처리를 거칠 수 있다.
상기 스탬프 몰드(80)를 레진(70) 위에 놓고 대략 1bar의 압력을 가한다. 그 후, 도 7에 잘 도시된 바와 같이, 280nm ~ 320nm 파장, 20w/cm2 세기의 UV 광을 이용해 약 20분간의 노광 공정을 통해 레진(70)을 경화시킨다. 이 과정에서, 스탬프 몰드(80)의 나노 요철패턴이 레진(70)에 전사되어, 상기 레진(70)의 표면에는 나노 크기의 오목부들 또는 볼록부들을 포함하는 나노 요철패턴(72)이 형성된다. 전사 과정에서, 온도 조건을 다르게 함으로써, 패턴(72)들의 형태를 돔형, 콘형, 실린더형, 사다리꼴 단면 형상, 사각형 단면 형상, 직사각형 단면 형상, 삼각뿔형, 원뿔형, 다각뿔형 중 적어도 하나의 형상으로 조절할 수 있다.
다음 도 8을 참조하면, 스탬프 몰드(80)를 임프린트 레진(70) 표면으로부터 분리하고, 나노 패턴들이 형성된 임프린트 레진(70) 위에서 식각 공정을 수행한다. 식각은 산소 플라즈마 반응성 이온 식각(RIE)가 이용될 수 있다. 레진(70) 표면의 패턴들에 대응되게 레진(70) 및 그 아래 투명전극층(65)이 식각된다. 상기 식각에 의해, 상기 레진(70) 패턴의 오목부에 해당하는 영역이 먼저 식각되어 볼록부가 되며, 따라서, 상기 투명전극층(65)은 레진(70)의 패턴에 대하여 역상의 패턴으로 식각된다. 상기 투명전극층(65)에 형성된 요철패턴(652)은 돔형, 콘형, 실린더형, 사다리꼴 단면 형상, 사각형 단면 형상, 직사각형 단면 형상, 삼각뿔형, 원뿔형, 다각뿔형 중 적어도 하나의 형상을 포함할 수 있다.
다음, 도 9에 도시된 바와 같이, 임프린트 레진(70)이 제거하면, 기판(51) 상에 복수의 발광셀(56)을 포함하고, 각 발광셀(56)의 상부에 나노 요철패턴(72)이 형성된 투명전극층(70)을 포함하는 발광다이오드 구조물을 얻을 수 있다. 발광셀(56)들에 대해 전극패드들을 형성하고, 단위 발광셀(56) 단위로 기판을 절단하여 단일 셀 구조의 발광다이오드 칩을 만들 수 있다. 또한, 발광셀(56)들에 전극패드들을 형성하고 기판(51) 상에서 여러 발광셀(26)들을 배선으로 연결하여, 멀티 셀 구조의 발광다이오드 칩을 만들 수 있다. 멀티 셀 구조의 발광다이오드 칩은 교류 구동 발광다이오드로 이용될 수 있다.
또한, 정류기능이 포함된 IC소자를 통하여 교류구동이 가능하도록 다수의 발광셀이 직렬 연결된 발광다이오드도 이용될 수 있다.
이제 전술한 스탬프 몰드를 제작하는 기술에 대해 설명하기로 한다.
먼저 일 표면에 나노 패턴을 갖는 마스터 몰드(또는, 마스터 템플릿)를 제작하고, 그 나노 패턴으로부터 복제된 패턴을 포함하는 스탬프 몰드 또는 복제 몰드를 제작한다.
마스터 몰드는 예를 들면 도 10a 및 도 10b에 도시된 방법들에 의해 제작될 수 있다.
도 10a는 AAO(Anodic Aluminium Oxide) 방법 또는 양극 알루미늄 산화 방법을 이용하여 마스터 몰드(M)를 제작하는 방법을 보여준다. 도 10a를 참조하면, 유리와 같은 지지 기판 상에 Al을 증착한 후, 양극 산화 공정에 의해 Al 표면에 Al 산화물을 형성하고, 다음, 산화물을 제거함으로써 Al 표면에는 나노 크기의 돔형 패턴들이 형성된다. 이 방법은 양극 산화시 인가 전압을 변화시킴으로써 패턴들의 크기를 조절할 있다는 장점을 갖는다. 인가 전압이 커질수록 패턴들의 크기는 커진다.
도 10b는 GaN 템플릿 표면을 광화학적 식각하여 마스터 몰드(M)를 제작하는 방법을 보여준다. 미리 준비된 GaN 템플릿을 KOH 계열 수용액 내에 넣고 UV 광의 도움으로 식각한다. 도 9b에 나타낸 화학식에서와 같이 GaN 템플릿 표면의 Ga 원자로부터 N 원자가 떨어져나가, GaN 템플릿 표면에 나노 크기의 패턴들이 형성된다.
도 10a 및 도 10b에 도시된 방법들 외에도 다양한 방법으로 마스터 몰드를 제작할 수 있다. 예컨대, 수지 필름 또는 수지 판 상에 나노 크기를 갖는 다수의 수지 필라(pillar)들을 규칙적으로 형성하여 마스터 몰드를 만들 수 있다. 이때, 수지 필라들은 임프린트에 레진에 의해 형성될 수 있다.
마스터 몰드(M)가 제작되면, 그 마스터 몰드(M)를 이용하여 스탬프 몰드(80)를 도 11에 도시된 것과 같이 제작한다.
스탬프 몰드(80)는 도 11에 도시된 바와 같이 임프린트 방식으로 제작될 수 있다. 예컨대, 스탬프 기판(81)에 열경화성 레진(R)을 도포한 후. 마스터 몰드(M)로 레진(R)을 가압하면 마스터 몰드(M)의 패턴의 역상으로 스탬프 몰드(80)에 패턴(82)이 형성된다. 이때, 레진(R)은 열경화성의 PMMA 임프린트 레진이 유리하다. 또한, 상기 가압시 마스터 몰드(M)로 레진(R) 전 면적에 걸쳐 균일한 온도와 압력을 가한다.
51: 기판 53: 버퍼층
55: 하부 반도체층 57: 활성층
59: 상부 반도체층 56: 발광셀
65: 투명전극층 652: 투명전극층의 요철패턴
70: 임프린트 레진 72: 임프린트 레진의 요철패턴

Claims (16)

  1. 기판 상에 형성되고, 하부 반도체층, 상부 반도체층 및 상기 하부 반도체층과 상기 하부 반도체층 사이에 개재된 활성층을 포함하는 반도체층; 및
    상기 상부 반도체층 상에 형성된 투명전극층을 포함하며,
    상기 반도체층은 상기 기판 상에 적어도 하나의 오픈된 영역과, 상기 오픈된 영역에 의해 분리된 복수의 발광셀을 포함하며,
    상기 투명전극층은 요철패턴을 포함하되, 상기 투명전극층의 요철패턴은 상기 투명전극층 상에 도포된 임프린트 레진의 요철패턴을 따라 식각되어 형성되고,
    상기 임프린트 레진의 요철패턴은 마스터 몰드의 요철패턴을 복제한 스탬프 몰드에 의해 스탬핑되어 형성된 것을 특징으로 하는 발광다이오드.
  2. 청구항 1에 있어서, 상기 투명전극층의 요철패턴은 돔형, 콘형, 실린더형, 사다리꼴 단면 형상, 사각형 단면 형상, 직사각형 단면 형상, 삼각뿔형, 원뿔형, 다각뿔형 중 적어도 하나의 형상을 포함하는 볼록부 또는 오목부를 포함하는 것을 특징으로 하는 발광다이오드.
  3. 기판 상에 하부 반도체층, 활성층 및 상부 반도체층을 포함하는 반도체층을 형성하는 단계;
    상기 상부 반도체층 상에 투명전극층을 형성하는 단계;
    상기 투명전극층의 상부를 덮도록 임프린트 레진을 도포하는 단계;
    마스터 몰드로부터 요철패턴을 복제한 스탬프 몰드를 이용하여, 상기 임프린트 레진의 상부 표면에 요철패턴을 형성하는 스탬핑 단계; 및
    상기 임프린트 레진의 요철패턴을 따라 상기 투명전극층을 식각하여, 상기 투명전극층에 요철패턴을 형성하는 식각 단계를 포함하는 발광다이오드 제조방법.
  4. 청구항 3에 있어서, 상기 임프린트 레진은 폴리머 계열 레진인 것을 특징으로 하는 발광다이오드 제조방법.
  5. 청구항 3에 있어서, 상기 스탬프 몰드는 돔형, 콘형, 실린더형, 사다리꼴 단면 형상, 사각형 단면 형상, 직사각형 단면 형상, 삼각뿔형, 원뿔형, 다각뿔형 중 적어도 하나의 형상을 포함하는 요철패턴을 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  6. 청구항 3에 있어서, 상기 투명전극층을 형성하는 단계 전 또는 후에, 상기 기판 상에서 상기 반도체층을 복수개로 분할하여 복수의 발광셀들을 형성하는 단계와, 상기 상부 반도체층 및 상기 활성층의 일부를 식각하여 상기 하부 반도체층을 노출시키는 단계를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  7. 청구항 6에 있어서, 상기 임프린트 레진을 도포하는 단계는 상기 복수의 발광셀들 전체의 투명전극층들을 덮도록 상기 임프린트 레진을 상기 기판에 도포하는 것을 특징으로 하는 발광다이오드 제조방법.
  8. 청구항 3에 있어서, 상기 스탬핑 단계는 상기 스탬프 몰드로 상기 임프린트 레진을 가압한 후 UV 경화시키는 것을 특징으로 하는 발광다이오드 제조방법.
  9. 청구항 3에 있어서, 상기 스탬핑 단계는 상기 스탬프 몰드로 상기 임프린트 레진을 가압한 상태에서 온도를 변화시켜 상기 임프린트 레진의 요철패턴 형상을 제어하는 것을 특징으로 하는 발광다이오드 제조방법.
  10. 청구항 3에 있어서, 상기 식각 단계는 산소 플라즈마 반응성 이온 식각을 이용하는 것을 특징으로 하는 발광다이오드 제조방법.
  11. 청구항 3에 있어서, 상기 스탬핑 단계 후에 상기 스탬프 몰드가 상기 임프린트 레진으로부터 잘 분리될 수 있도록, 상기 스탬핑 단계 전에 상기 스탬프 몰드의 표면에 반 점착(anti-adhesion)처리를 하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  12. 청구항 3에 있어서, 상기 스탬프 몰드를 준비하기 위해,
    요철패턴이 형성된 상기 마스터 몰드를 제작하는 단계; 및
    상기 마스터 몰드로 레진을 가압하여, 상기 마스터 몰드의 요철패턴이 역상으로 복제된 스탬프 몰드를 제작하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  13. 청구항 12에 있어서, 상기 마스터 몰드를 제작하는 단계는,
    지지기판 상에 Al을 증착하는 단계와,
    상기 Al을 양극산화하여 상기 Al 표면에 산화물을 형성하는 단계와,
    상기 산화물을 제거하여 상기 Al 표면에 다수의 오목부를 포함하는 요철패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  14. 청구항 12에 있어서, 상기 마스터 몰드를 제작하는 단계는,
    GaN 템플릿을 준비하는 단계와,
    상기 GaN 템플릿을 KOH 계열 수용액 내에 넣고 UV 광의 도움으로 광화학적 식각하여 요철패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  15. 청구항 12에 있어서, 상기 마스터 몰드를 제작하는 단계는,
    수지 필름 또는 수지 판 상에 나노 크기를 갖는 다수의 수지 필라(pillar)들을 규칙적으로 형성하여 상기 수지 필라들에 의해 요철패턴을 형성하는 것을 특징으로 하는 발광다이오드 제조방법.
  16. 청구항 12에 있어서, 상기 임프린트 레진은 PUA(Poly Urethane Acrylate)을 포함하고, 상기 스탬프 몰드는 적어도 하부 표면에 PMMA(polymethyl methacrylate)를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.

KR1020120043123A 2012-04-25 2012-04-25 발광다이오드 및 그 제조방법 KR20130120110A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120043123A KR20130120110A (ko) 2012-04-25 2012-04-25 발광다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120043123A KR20130120110A (ko) 2012-04-25 2012-04-25 발광다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130120110A true KR20130120110A (ko) 2013-11-04

Family

ID=49850867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120043123A KR20130120110A (ko) 2012-04-25 2012-04-25 발광다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130120110A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111967B1 (ko) * 2018-11-15 2020-05-18 (주)아이테드 투명전극 제조 장치 및 투명전극 제조 방법
WO2020101210A1 (ko) * 2018-11-15 2020-05-22 (주)아이테드 투명전극 제조 장치 및 투명전극 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111967B1 (ko) * 2018-11-15 2020-05-18 (주)아이테드 투명전극 제조 장치 및 투명전극 제조 방법
WO2020101210A1 (ko) * 2018-11-15 2020-05-22 (주)아이테드 투명전극 제조 장치 및 투명전극 제조 방법

Similar Documents

Publication Publication Date Title
TWI419367B (zh) 光電元件及其製造方法
KR100921466B1 (ko) 질화물계 발광 소자 및 그 제조방법
TWI451597B (zh) 光電元件及其製造方法
KR101233063B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
EP2940741B1 (en) Reversely-installed photonic crystal led chip and method for manufacturing same
KR20080110340A (ko) 반도체 발광소자 및 그의 제조방법
KR20180018659A (ko) 전달이 없는 마이크로엘이디 디스플레이
KR101233062B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
CN102349155A (zh) 在发光半导体元件上提供一图案化光学透明或半透明导电层的方法及装置
An et al. Increased light extraction from vertical GaN light-emitting diodes with ordered, cone-shaped deep-pillar nanostructures
TW201442279A (zh) 發光裝置及製造發光裝置之方法
US20130161685A1 (en) Method for manufacturing nano-imprint mould, method for manufacturing light-emitting diode using the nano imprint mould manufactured thereby, and light-emitting diode manufactured thereby
WO2014123193A1 (ja) 凹凸基板及び発光ダイオードの製造方法、並びに凹凸基板、発光ダイオード及び有機薄膜太陽電池
Bao et al. Design and fabrication of AlGaInP-based micro-light-emitting-diode array devices
KR20120077612A (ko) 발광소자의 제조방법과 이 방법에 의해 제조된 발광소자
Wu et al. Large-scale SiO2 photonic crystal for high efficiency GaN LEDs by nanospherical-lens lithography
Xu et al. ZnO nanorods/graphene/Ni/Au hybrid structures as transparent conductive layer in GaN LED for low work voltage and high light extraction
KR20130120110A (ko) 발광다이오드 및 그 제조방법
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
KR101221075B1 (ko) 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
Huang et al. Improved light output power of GaN-based light-emitting diodes using double photonic quasi-crystal patterns
Byeon et al. Enhancement of the photon extraction of green and blue LEDs by patterning the indium tin oxide top layer
KR101102998B1 (ko) 발광다이오드 칩
TWI431810B (zh) 光電元件及其製造方法
Byeon et al. Two inch large area patterning on a vertical light-emitting diode by nano-imprinting technology

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination