KR100616632B1

KR100616632B1 - 질화물계 반도체 소자

Info

Publication number: KR100616632B1
Application number: KR1020040094700A
Authority: KR
Inventors: 최석범; 류영호; 최인석
Original assignee: 삼성전기주식회사
Priority date: 2004-11-18
Filing date: 2004-11-18
Publication date: 2006-08-28
Anticipated expiration: 2024-11-18
Also published as: KR20060055697A

Abstract

본 발명은 질화물 반도체 소자에 관한 것으로서, 전기적 절연성 기판 상에 형성된 제1 도전형 하부 질화물 반도체층과, 상기 제1 도전형 하부 질화물 반도체층 상에 형성되며, 이온주입공정에 의해 제1 도전형 불순물이 도핑된 질화물 반도체로 이루어진 전류주입효율개선층과, 상기 전류주입효율개선층 상면의 제1 영역에 형성된 제1 도전형 상부 질화물 반도체층과, 상기 제1 도전형 상부 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과, 상기 전류주입효율개선층 상면의 제2 영역과 상기 제1 도전형 반도체층에 각각 형성된 제1 전극 및 제2 전극을 포함하며, 상기 전류주입효율개선층의 불순물농도는 제1 도전형 상부 질화물 반도체층의 불순물 농도보다 높은 것을 특징으로 하는 질화물계 반도체 소자을 제공한다.

질화물 반도체 소자(nitride based semiconductor device), 전류분산(current spreading), 이온주입(ion-implantation), 폴리실리콘(poly-crystal silicon)

Description

질화물계 반도체 소자{NITRIDE BASED SEMICONDUCTOR DEVICE}

도1a 및 도1b는 각각 종래의 질화물 반도체 발광소자의 상부평면도 및 측단면도이다.

도2는 본 발명의 일실시형태에 따른 질화물 반도체 발광소자의 단면도이다.

도3a 및 도3b는 각각 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자의 측단면도 및 내부평면도이다.

<도면의 주요부분에 대한 부호설명>

11,21,31: 사파이어 기판 13: 제1 도전형 질화물 반도체층

23a,33a: 제1 도전형 하부 질화물 반도체층

23b,33b: 제1 도전형 상부 질화물 반도체층

24,34: 전류주입효율개선층 15,25,35: 활성층

16,26,36: 제2 도전형 질화물 반도체층

17,27,37: 투명전극층 18,28,38: n측 전극

19,29,39: p측 전극

본 발명은 질화물계 반도체 소자에 관한 것으로서, 특히 전류분산효과를 개선하여 발광효율을 향상시킨 질화물계 반도체 발광소자에 관한 것이다.

일반적으로, 질화물계 반도체 소자는 Al_xIn_yGa_(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)와 같은 Ⅲ-Ⅴ족 반도체로 제조되며, 단파장광(자외선 내지 녹색광), 특히 청색광을 낼 수 있는 발광 다이오드(light emitting diode:LED) 또는 레이저 다이오드(laser diode: LD)에 널리 사용되고 있다.

이러한 질화물 반도체 에피택셜층은 주로 격자정합조건을 만족하는 사파이어 기판이나 SiC 기판 등의 절연성 기판 상에 제조되므로, 일반적으로 p 및 n 질화물 반도체 에피택셜층에 연결된 2개의 전극이 모두 그 에피택셜층의 상면을 향하도록 배열되는 플래너(planar)구조를 갖는다.

상기 플래너구조의 질화물 반도체 소자는, 2개의 전극이 에피택셜층 상하면에 각각 배치된 버티컬(vertical)구조 소자에 비해 전류흐름가 전체 발광영역에 균일하게 분포하지 못하므로, 발광에 참여하는 발광면적이 충분하지 않다는 문제가 있다. 이러한 플래너구조 질화물 반도체 소자와 그로 인한 발광효율의 제한성을 도1a 및 도1b를 참조하여 보다 구체적으로 설명될 수 있다.

도1a 및 도1b는 종래의 질화물 반도체 발광소자(10)의 일형태를 예시한다.

도1a에 도시된 질화물 반도체 발광소자(10)는 p측 전극(19)과 n측 전극(18)이 모두 상부를 향하며 거의 수평방향으로 배열된 플래너형태가 예시되어 있다.

보다 상세하게, 도1a의 A-A'선 단면을 나타내는 도1b을 참조하면, 상기 질화물 반도체 발광소자(10)는 사파이어 기판(11)과, 상기 기판(11) 상에 순차적으로 형성된 n형 질화물 반도체층(13), 활성층(15) 및 p형 질화물 반도체층(16)을 포함한다. 여기서, 상기 p형 질화물 반도체층(16) 상에는 접촉저항을 개선하기 위해 ITO 등과 같은 투명전극층(17)을 추가적으로 구비할 수도 있다.

앞서 설명한 바와 같이, 질화물 반도체 에피택셜층을 형성하는데 사용되는 사파이어 기판(11)은 전기적으로 절연성을 가지므로, n형 질화물 반도체층(13)에 접속될 n측 전극(18)을 형성하기 위해서 p형 질화물 반도체층(16)과 활성층(15)의 일부영역을 제거하고, 두 전극(18,19)이 각각 노출된 n형 질화물 반도체층(13)의 상면영역과 p형 질화물 반도체층(16)의 상면(투명전극층 상면)에 형성된다.

따라서, 두 전극(18,19) 사이의 전류는 최단거리인 경로에서 집중되므로, Ⅰ로 표시된 영역에 전류밀도가 높아지는 반면에, 다른 활성영역에는 상대적으로 낮은 전류밀도가 제공된다. 이와 같이, 상기 질화물 반도체 발광소자는 구조적인 제한성으로 인해 버티컬 구조(vertical structure) 발광소자에 비해 균일한 전류분산효과를 보장하는데 어려움이 있다.

상술한 바와 같이, 상기 플래너구조의 질화물 반도체 발광소자(10)에서는, 전류밀도가 집중된 영역에 발광영역이 제한되므로, 실질적인 발광면적도 작아지고, 발광효율이 저감될 수 밖에 없다. 또한, 수직방향의 전류흐름에 비해 수평방향으로의 전류흐름에서 직렬저항성분이 커지므로, 그 결과 구동전압이 높아진다는 문제도 있다.

본 발명은 상술된 종래 기술의 문제점을 해결하기 위한 것으로서, 그 목적은 제1 도전형 질화물 반도체층의 제1 전극이 위치할 영역에 수평방향으로 낮은 저항성을 갖는 전류주입효율개선층을 채용함으로써 발광효율을 향상시키는 동시에 구동전압을 낮출 수 있는 질화물계 반도체 소자를 제공하는데 있다.

상기 기술적 과제를 달성하기 위해서, 본 발명의 일형태는

전기적 절연성 기판 상에 형성된 제1 도전형 하부 질화물 반도체층과, 상기 제1 도전형 하부 질화물 반도체층 상에 형성되며, 이온주입공정에 의해 제1 도전형 불순물이 도핑된 질화물 반도체로 이루어진 전류주입효율개선층과, 상기 전류주입효율개선층 상면의 제1 영역에 형성된 제1 도전형 상부 질화물 반도체층과, 상기 제1 도전형 상부 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과, 상기 전류주입효율개선층 상면의 제2 영역과 상기 제1 도전형 반도체층에 각각 형성된 제1 전극 및 제2 전극을 포함하며, 상기 전류주입효율 개선층의 불순물농도는 제1 도전형 상부 질화물 반도체층의 불순물 농도 보다 높은 것을 특징으로 하는 질화물계 반도체 소자를 제공한다.

바람직하게, 상기 전류주입효율개선층은 충분한 전기적 전도성을 보장하기 위해서, 7 ×10¹⁸∼ 5 ×10¹⁹/㎤의 불순물농도를 갖는다.

또한, 상기 전류주입효율개선층은 0.1 ∼ 0.5㎛의 두께로 형성하는 것이 바람직하다. 0.1㎛미만인 경우에, 충분한 효과를 달성하기 어려우며, 0.5㎛를 초과하는 경우에는, 후속 성장되는 에피택셜층의 결정성이 저하될 우려가 있다.

상기 제1 및 제2 도전형 질화물 반도체층은 각각 n형 및 p형 질화물 반도체층일 수 있으며, 이 경우에, 상기 전류주입효율개선층은 Si불순물로 도핑될 수 있다.

본 발명의 다른 실시형태는, 전기적 절연성 기판 상에 형성된 제1 도전형 하부 질화물 반도체층과, 상기 제1 도전형 하부 질화물 반도체층 상에 부분적으로 형성되며, 도전성 폴리실리콘으로 이루어진 전류주입효율개선층과, 상기 전류주입효율개선층 상면의 제1 영역에 형성된 제1 도전형 상부 질화물 반도체층과, 상기 제1 도전형 상부 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과, 상기 전류주입효율개선층 상면의 제2 영역과 상기 제1 도전형 반도체층에 각각 형성된 제1 전극 및 제2 전극을 포함하는 것을 특징으로 한다.

상기 전류주입효율개선층은 스트라이프형상을 갖는 패턴으로서 형성될 수 있다. 이와 달리, 상기 전류주입효율개선층은 메쉬형상을 가질 수 있다. 상기 메쉬형 전류주입효율개선층의 오픈영역은 전체 면적의 35∼70%인 것이 바람직하다. 35% 미만인 경우에, 후속 결정성장공정을 적용하기가 어려우며, 70%를 초과하는 경우에는 충분한 전류분산효과를 보장하기 어렵다.

바람직하게, 상기 제1 도전형 상부 질화물 반도체층은 상기 전류주입효율개선층을 마스크로 이용하여 측방향 성장(Epitaxial Lateral OverGrowth)공정에 의해 형성될 수 있다.

또한, 상기 전류주입효율개선층은 0.2 ∼ 0.5㎛인 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 보다 구체적으로 설명한다.

도2를 참조하면, 상기 질화물 반도체 발광소자(20)는 사파이어 기판(21)과, 상기 기판(21) 상에 순차적으로 형성된 n형 질화물 반도체층(23), 활성층(25) 및 p형 질화물 반도체층(26)을 포함한다. 본 실시형태에서는, 상기 p형 질화물 반도체층(26) 상에는 접촉저항을 개선하기 위해 ITO 또는 Ni/Au 등과 같은 투명전극층(27)이 추가적으로 형성된다.

또한, n형 질화물 반도체층(23)은 n형 하부 반도체층(23a)과 n형 상부 반도체층(23b)으로 이루어지며, 그 사이에는 제1 도전형 불순물이 도핑된 질화물 반도 체로 이루어진 전류주입효율개선층(24)이 형성된다. 상기 전류주입효율개선층(24)은 다른 n형 질화물 반도체층영역(23a,23b)에 비해 높은 불순물농도를 가지므로, 비교적 높은 전도도를 갖는 경로를 확보할 수 있다.

p측 전극(29)은 p형 질화물 반도체층(26)의 상면(엄밀히 말하면, 투명전극층(27) 상면)에 형성된다. n형 질화물 반도체층(23)에 접속될 n측 전극(28)을 형성하기 위해서 p형 질화물 반도체층(26)과 활성층(25) 및 n형 상부 질화물 반도체층(23b)의 일부영역을 제거하고, 노출된 전류주입효율개선층(24)의 상면영역에 형성된다.

따라서, n측 전극(28)과 p측 전극(29) 사이의 전류는 높은 전도도를 갖는 전류주입효율개선층(24)을 통해 상기 활성층(25)의 전체 면적에 걸쳐 비교적 균일한 전류흐름을 보장할 수 있다.

이러한 전류주입효율개선층(24)은 n형 하부반도체층(23a)의 상부영역에 Si와 같은 n형 불순물을 이온주입공정을 통해 추가적으로 도핑하고, 이어 고온의 어닐링공정을 적용함으로써 형성될 수 있다. 통상적인 질화물성장온도는 900∼1300℃의 고온에서 구현되므로, 본 발명에 따른 후속 어닐링공정은 별도로 추가되는 공정없이 반응챔버 내에서 자체적으로 구현될 수 있다.

바람직하게, 상기 전류주입효율개선층(24)은 7 ×10¹⁸∼ 5 ×10¹⁹/㎤의 불순물농도를 갖는다. 통상의 n형 질화물 반도체층은 높은 불순물농도를 갖는 경우에도 5 ×10¹⁸/㎤에 불과하다. 이러한 불순물 농도를 고려하여, 충분한 전류분산효과를 얻기 위해서는 7 ×10¹⁸/㎤이상이어야 하나, 5 ×10¹⁹/㎤를 초과하는 경우에는, 어닐링공정을 적용하더라도 손상된 결정성을 회복시키는데 어려움이 있으므로 바람직하지 않다.

또한, 상기 전류주입효율개선층(24)은 0.1 ∼ 0.5㎛의 두께로 형성하는 것이 바람직하다. 0.1㎛미만인 경우에, 충분한 효과를 달성하기 어려우며, 0.5㎛를 초과하는 경우에는, 후속 성장되는 에피택셜층(23b,25,26)의 결정성이 저하될 우려가 있다.

본 실시형태에 채용된 전류주입효율개선층(24)은 n형 질화물 반도체층(23)에서 n측 전극(29)과 접촉되는 부분에 이온주입공정에 의해 형성된, 높은 불순물농도를 갖는 영역으로 이루어진다. 이와 같이, 도2에 예시된 전류주입효율개선층은 전기적 전도도가 높은 질화물 반도체층으로서 제공되나, 이와 달리, 특정 패턴을 갖는 폴리실리콘을 이용하여도 유사한 효과를 얻을 수 있다. 이러한 실시형태에서 폴리실리콘패턴인 전류주입효율개선층은 후속 에피택시성장공정을 측면성장공정으로 구현할 수 있도록 마스크층과 유사한 기능을 할 수 있다.

도3a 및 도3b는 상기한 폴리실리콘패턴으로 이루어진 전류주입효율개선층을 갖는 실시형태를 예시한다.

우선, 도3a를 참조하면, 상기 질화물 반도체 발광소자(30)는 사파이어 기판(31)과, 상기 기판(31) 상에 순차적으로 형성된 n형 질화물 반도체층(33), 활성층(35) 및 p형 질화물 반도체층(36)을 포함한다. 본 실시형태에서도, 상기 p형 질화물 반도체층(36) 상에는 접촉저항을 개선하기 위해 ITO 또는 Ni/Au 등과 같은 투명전극층(37)이 추가적으로 형성될 수 있다.

도2에 도시된 실시형태와 유사하게 n형 질화물 반도체층(33)은 n형 하부 반도체층(33a)과 n형 상부 반도체층(33b)으로 이루어지며, 그 사이에는 폴리실리콘이 부분적으로 형성된 전류주입효율개선층(34)이 제공된다. 상기 전류주입효율개선층(34)은 전기적 전도성이 높은 폴리실리콘으로 형성되므로, 다른 n형 질화물 반도체층영역(33a,33b)보다 높은 전도도를 갖는 경로를 제공한다.

또한, p측 전극(29)은 p형 질화물 반도체층(36)의 상면(엄밀히 말하면, 투명전극층(37) 상면)에 형성된다. n형 질화물 반도체층(33)에 접속될 n측 전극(38)을 형성하기 위해서 p형 질화물 반도체층(36)과 활성층(35) 및 n형 상부 질화물 반도체층(33b)의 일부영역을 제거하고, 노출된 전류주입효율개선층(34)의 상면영역에 형성된다.

본 실시형태의 전류주입효율개선층(34)은 상기 n측 전극(39)과 접속되어 상기 활성층(35)의 전체면적에 통해 연장되는 다양한 패턴으로 설계될 수 있다. 예를 들어, 상기 전류주입효율개선층(34)의 패턴은 스트라이프형상으로 형성될 수 있으며, 도3b에 도시된 바와 같이 메쉬형상으로 제공될 수 있다.

따라서, 상기 n측 전극(38)과 상기 p측 전극(39) 사이의 전류는 높은 전도도를 갖는 전류주입효율개선층(34)을 통해 상기 활성층(35)의 전체 면적에 걸쳐 비교적 균일한 전류흐름을 보장할 수 있다.

도3b와 같이, 메쉬형 전류주입효율개선층을 채용한 경우에는 오픈영역(O)의 총면적이 전체 외곽면적의 35∼70%로 하는 것이 바람직하다. 35%미만인 경우에는 전류분산효과를 제공하는 전류경로로 작용하는데 어려움이 있으며, 70%이상인 경우에는 노출된 결정면적이 적어 후속 에피택시성장을 수행하는데 어려움이 있다.

또한, 본 실시형태에서 채용되는 전류주입효율개선층(34)은 후속 에피택시성장공정이 측면성장방식으로 구현될 수 있도록 마스크로서 작용할 수 있다. 즉, 상기 n형 상부 질화물반도체층(33b)의 성장공정은, 상기 전류주입효율개선층(34) 상에 결정성장이 억제되므로, 오픈영역(O)을 통해 성장되는 결정이 측방향으로 성장되어 전류주입효율개선층(34)을 덮는 과정으로 진행되는 측면성장공정으로 실시된다. 결과적으로, 측면성장공정의 고유한 효과에 따라 후속 성장되는 에피택셜층(33b)은 보다 향상된 결정성을 가질 수 있다.

이러한 측면성장공정을 위한 마스크로서 적절하게 작용하는 동시에, 균일한 전류흐름을 보장하기 위한 경로로 제공될 수 있도록, 상기 전류주입효율개선층(34)은 0.2 ∼ 0.5㎛인 것이 바람직하다.

상기한 실시예에서는 질화물계 발광소자를 중심으로 예시하여 설명하였으나, 본 발명이 반도체 레이저소자와 같이 유사한 구조를 갖는 다른 질화물계 광소자에도 유익하게 채용될 수 있다는 것은 당업자에게 자명한 사실이다.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 명백할 것이다.

상술한 바와 같이, 본 발명에 따르면, 기판 상에 형성된 제1 도전형 질화물 반도체층에 제1 전극과 접속되도록 수평방향으로 비교적 높은 전도도를 갖는 전류주입효율개선층을 채용함으로써 전체면적에 걸쳐 균일한 전류흐름을 보장할 수 있다. 따라서, 본 발명에 따른 질화물 반도체소자는 낮은 구동전압과 함께 높은 발광효율을 가질 수 있다는 장점이 있다.

Claims

전기적 절연성 기판 상에 형성된 제1 도전형 하부 질화물 반도체층;

상기 제1 도전형 하부 질화물 반도체층 상에 형성되며, 이온주입공정에 의해 제1 도전형 불순물이 도핑된 질화물 반도체로 이루어진 전류주입효율개선층;

상기 전류주입효율개선층 상면의 제1 영역에 형성된 제1 도전형 상부 질화물 반도체층;

상기 제1 도전형 상부 질화물 반도체층 상에 형성된 활성층;

상기 활성층 상에 형성된 제2 도전형 질화물 반도체층; 및,

상기 전류주입효율개선층 상면의 제2 영역과 상기 제1 도전형 반도체층에 각각 형성된 제1 전극 및 제2 전극을 포함하며,

상기 전류주입효율 개선층의 불순물농도는 제1 도전형 상부 질화물 반도체층의 불순물 농도보다 높으며, 7 ×10¹⁸∼ 5 ×10¹⁹/㎤범위인 것을 특징으로 하는 질화물계 반도체 소자．
삭제
제1항에 있어서,

상기 전류주입효율개선층은 0.1 ∼ 0.5㎛의 두께를 갖는 것을 특징으로 하는 특징으로 하는 질화물계 반도체 소자.
제1항에 있어서,

상기 제1 및 제2 도전형 질화물 반도체층은 각각 n형 및 p형 질화물 반도체층이며, 상기 전류주입효율개선층은 Si불순물로 도핑된 것을 특징으로 하는 질화물계 반도체 소자.
전기적 절연성 기판 상에 형성된 제1 도전형 하부 질화물 반도체층;

상기 제1 도전형 하부 질화물 반도체층 상에 부분적으로 형성되며, 도전성 폴리실리콘으로 이루어진 전류주입효율개선층;

상기 전류주입효율개선층 상면의 제1 영역에 형성된 제1 도전형 상부 질화물 반도체층;

상기 제1 도전형 상부 질화물 반도체층 상에 형성된 활성층;

상기 활성층 상에 형성된 제2 도전형 질화물 반도체층; 및,

상기 전류주입효율개선층 상면의 제2 영역과 상기 제1 도전형 반도체층에 각각 형성된 제1 전극 및 제2 전극을 포함하는 것을 특징으로 하는 질화물계 반도체 소자．
제5항에 있어서,

상기 전류주입효율개선층은 스트라이프형상을 갖는 것을 특징으로 하는 질화물계 반도체 소자.
제5항에 있어서,

상기 전류주입효율개선층은 메쉬형상을 갖는 것을 특징으로 하는 질화물계 반도체 소자.
제7항에 있어서,

상기 메쉬형 전류주입효율개선층의 오픈영역은 전체 면적의 35∼70%인 것을 특징으로 하는 질화물계 반도체 소자.
제5항에 있어서,

상기 전류주입효율개선층은 0.2 ∼ 0.5㎛인 것을 특징으로 하는 질화물계 반도체 소자.
제5항에 있어서,

상기 제1 도전형 상부 질화물 반도체층은 상기 전류주입효율개선층을 마스크로 이용하여 측방향 성장(Epitaxial Lateral OverGrowth)공정에 의해 형성된 것을 특징으로 하는 질화물계 반도체 소자.