KR100619420B1 - 플립칩 본딩용 발광 다이오드 - Google Patents

Abstract

본 발명은 플립칩 본딩용 발광 다이오드에 관한 것으로, P타입 반도체층 상부에 CTEL(Current Transport Enhanced Layer)를 형성하여 전류 흐름을 원활하게 할 수 있고, 열처리 공정에도 접합상태를 유지할 수 있는 효과가 있다.

또한, 상기 CTEL 상부에 투명 전도 산화막과 반사막을 순차적으로 적층하여, 소자 제조 공정의 열처리 및 소자 동작 중에 발생되는 열에 의해 금속막들 사이에서 야기되는 확산 현상을 제거하여, 높은 광출력을 유지할 수 있는 효과가 있다.

발광다이오드, 광출력, 반사, 투명, 산화막, 열처리

Description

플립칩 본딩용 발광 다이오드 { Light emitting diode for flip chip bonding }

도 1은 종래 기술에 따른 플립칩(Flip chip) 본딩용 발광 다이오드의 단면도

도 2는 종래 기술에 따른 발광 다이오드가 서브 마운트 기판에 플립칩 본딩되어 있는 상태를 도시한 단면도

도 3은 본 발명에 따른 플립칩 본딩용 발광 다이오드의 단면도

도 4는 본 발명에 따라 CTEL(Current Transport Enhanced Layer)이 적층막으로 구성된 것을 설명하기 위한 개략적인 단면도

도 5는 본 발명에 따른 발광 다이오드가 서브 마운트 기판에 플립칩 본딩되어 있는 상태를 도시한 단면도

도 6a와 6b는 본 발명에 따라 ITO/Ag의 전극 구조에서 열처리 전후의 Auger E. 분석 그래프

도 7a와 7b는 본 발명에 따라, 열처리 전과 후의 투명전도산화막, CTEL과 P-GaN의 에너지 밴드 다이어그램

<도면의 주요부분에 대한 부호의 설명>

100 : 기판 110 : N-GaN층

120 : 활성층 130 : P-GaN층

140 : CTEL(Current Transport Enhanced Layer)

140a,140c,140e : InGaN층 140b,140d : GaN층

150 : 투명 전도 산화막 160 : 반사막

170 : N전극패드 201,202,301,302,303 : UBM층

300 : 서브 마운트 기판 401,402 : 솔더

본 발명은 플립칩 본딩용 발광 다이오드에 관한 것으로, 보다 상세하게는 P타입 반도체층 상부에 CTEL(Current Transport Enhanced Layer), 투명 전도 산화막과 반사막을 순차적으로 적층하여, 전류 흐름을 원활하게 할 수 있고, 열처리 공정에도 접합상태를 유지할 수 있고, 높은 광출력을 얻을 수 있는 플립칩 본딩용 발광 다이오드에 관한 것이다.

일반적으로 질화갈륨(GaN)계 발광 다이오드(Light Emitting Diode)는 에피(Epi)층 성장과정과 후공정으로 나뉜다.

여기서, 에피 성장과정은 발광 다이오드를 제조하는 공정이고, 후공정은 발광 다이오드를 패키징하는 공정 등을 지칭한다.

도 1은 종래 기술에 따른 플립칩 본딩용 발광 다이오드의 단면도로서, 기판(10) 상부에 N타입 반도체층(11), 활성층(12)과 P타입 반도체층(13)이 순차적으로 적층되어 있고; 상기 P타입 반도체층(13)에서 N타입 반도체층(11)의 일부까지 메사(Mesa) 식각되어 있고; 상기 P타입 반도체층(13) 상부에 투명전극(14)이 형성되어 있고; 상기 투명전극(14) 상부에 P전극(15)이 형성되어 있고; 상기 메사 식각된 N타입 반도체층(11) 상부에 N전극(16)이 형성되어 구성된다.

이렇게, 구성된 발광 다이오드는 N타입 반도체층(11)에서 P타입 반도체층(13)으로 전류가 흐르면, 활성층(12)에서 광이 방출된다.

도 2는 종래 기술에 따른 발광 다이오드가 서브 마운트 기판에 플립칩 본딩되어 있는 상태를 도시한 단면도로서, 상기의 도 1과 같은 발광 다이오드가 서브 마운트 기판에 본딩되려면, P타입 반도체층(13)에는 P타입 투명 금속전극층(20)과 반사막(21)이 순차적으로 적층되고, 상기 반사막(21)과 N전극(16)에는 UBM(Under Bump Metallurgy)층(31,32)이 증착되며, 서브 마운트 기판(50)의 상부에는 전기적으로 독립적인 UBM층(51a,51b)이 형성되어 상기 발광 다이오드의 UBM층(31,32)은 서브 마운트 기판(50)의 UBM층(51a,51b)에 솔더(41,42)로 플립칩(Flip chop) 본딩된다.

그리고, 상기 서브 마운트 기판(50)의 하부에도 UBM층(52)이 형성되어 있어, 히트싱크(미도시)와 같은 열전달 매체에 본딩된다.

이렇게, 서브 마운트 기판(50)에 본딩된 발광 다이오드는 활성층(12)에서 생성된 광이 투명한 사파이어 기판과 같은 기판(10)을 통하여 외부로 방출된다.

여기서, 상기 서브 마운트 기판(50)으로 진행하는 광은 투명한 P타입 금속 전극층(20)을 투과하여 반사막(21)에서 반사하여 기판(10)을 통하여 외부로 방출된다.

여기서, 상기 반사막(21)은 Ag, AgPdCu, Al, Au, Cu, Ni와 Rh 중 어느 하나를 사용한다.

한편, 상기 P형 투명 금속층(20)은 오믹 금속인 Ni를 대부분 사용하는데, 이 Ni는 증착한 다음, 산소 분위기에서 열처리하여 얼로이(Alloy)하는데, 이 얼로이 중에 NiO로 변화되어 P타입 반도체층과 오믹 컨택(Ohmic contact)을 이루게 된다.

이 때, 어떤 영역에서는 NiO가 많이 생성되고, 어떤 영역에서는 NiO가 적게 생성될뿐더러, NiO가 없는 영역도 존재하게 된다.

그러므로, NiO는 각 영역마다 부피비는 다르게 되고, 평탄한 미러(Mirror)면을 형성하지 못해, 입사되는 광을 난반사시켜 반사율을 저하시킨다.

또한, 반응이 과도하게 이루어질 경우는 반사형 금속이 P타입 투명 전극 및 P타입 반도체층과 반응하여 오믹 컨택에서 저항이 높은 쇼키(Shottky) 컨택으로 바뀔 수도 있다.

이로 인해, 접촉저항이 증가되고, 동작전압이 커져서 소자 특성을 저해할 수 있는 문제점이 발생한다.

그리고, 전술된 바와 같이, 상기 발광 다이오드를 서브 마운트 기판에 플립칩 본딩하는 경우 본딩 열에 의해서, 반사막(21)의 금속이 P타입 반도체층(13)과 반응하여 광의 반사율이 대략 60% 정도로 저하된다.

한편, 투과율을 높이기 위하여, 90% 이상 높은 광투과율을 갖는 TCO(Transparent Conduction Oxide) 계열의 투명전극 사용이 시도되었으나, TCO 계열의 투명전극 일함수가 대부분 5eV 이하이므로, P타입 반도체층에 직접 오믹 컨택(Ohmic contact)을 이루기가 어려워 캐리어 이동이 원활하지 않아, 적용되지 못하 였다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 투명 전도 산화막과 반사막을 사용하여 높은 광출력을 얻을 수 있는 플립칩 본딩용 발광 다이오드를 제공하는 데 목적이 있다.

본 발명의 다른 목적은 소자 제조 공정의 열처리 및 소자 동작 중에 발생되는 열에 의해 금속막들 사이에서 일어나는 확산 현상을 제거하여, 소자의 광출력을 유지할 수 있는 플립칩 본딩용 발광 다이오드를 제공하는 데 있다

본 발명의 또 다른 목적은 P-GaN층 상부에 CTEL(Current Transport Enhanced Layer)을 형성하여, 열처리 공정에서 접합상태를 유지하고, 전류 흐름을 원활히 할 수 있는 플립칩 본딩용 발광 다이오드를 제공하는 데 있다.

상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 기판 상부에 N-GaN층, 활성층과 P-GaN층이 순차적으로 적층되어 있고;

상기 P-GaN층에서 N-GaN층의 일부까지 메사(Mesa) 식각되어 있고;

상기 P-GaN층 상부에 GaN을 포함하며, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)와;

상기 CTEL 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)과;

상기 투명 전도 산화막 상부에 형성된 반사막을 포함하여 이루어진 플립칩 본딩용 발광 다이오드가 제공된다.

상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, 기판 상부에 N타입 반도체층, 활성층과 P타입 반도체층이 순차적으로 적층되어 있는 구조물을 포함하여 구비하여서 상기 활성층에서 광이 기판을 통과하여 방출되는 플립칩 본딩용 발광 다이오드에 있어서,

상기 P타입 반도체층 상부에 상기 P타입 반도체층의 물질을 포함하고 있으며, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)와;

상기 CTEL 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)과;

상기 투명 전도 산화막 상부에 형성된 반사막이 형성되어 있는 것을 특징으로 하는 플립칩 본딩용 발광 다이오드가 제공된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.

도 3은 본 발명에 따른 플립칩 본딩용 발광 다이오드의 단면도로서, 기판(100) 상부에 N-GaN층(110), 활성층(120)과 P-GaN층(130)이 순차적으로 적층되어 있고; 상기 P-GaN층(130)에서 N-GaN층(110)의 일부까지 메사(Mesa) 식각되어 있고; 상기 P-GaN층(130) 상부에 GaN을 포함하며, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)(140)과; 상기 CTEL(140) 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)(150)와; 상기 투명 전도 산화막(150) 상부에 형성된 반사막(160)을 포함하여 이루어진다.

여기서, 상기 메사 식각된 N-GaN층(110) 상부에 N전극패드(170)가 형성되어 있다.

그리고, 상기 CTEL(140)의 일함수는 P-GaN층(130)의 일함수보다 작고, 투명 전도 산화막(150)의 일함수보다 커야 한다.

이 경우, 도 7a와 7b를 참조하여 설명하면, P-GaN층(130) 상부에 CTEL(140)과 투명 전도 산화막(150)이 순차적으로 적층될 때 에너지 밴드 다이어그램은 도 7a 상태가 된다.

그러므로, 도 7a에 도시된 바와 같이, 증착된 상태의 투명 전도 산화막(150)은 CTEL과 오믹컨택이 이루어지지 않는다.

그러므로, 본 발명은 CTEL 상부에 투명 전도 산화막을 증착한 후, 열처리 공정을 수행하여 투명 전도 산화막의 일함수를 4.7 ~ 5.3eV로 커지도록 만들면, 도 7b와 같이, 쇼키 배리어 높이가 낮아져 홀은 원활히 이동할 수 있게 되고, 오믹컨택이 이루어지게 된다.

한편, 상기 CTEL(140)은 InGaN층 또는 InGaN층과 GaN층이 교대로 적층된 막으로 형성할 수 있다.

이 때, 상기 InGaN층 또는 InGaN층과 GaN층이 교대로 적층된 막은 캐리어 도핑이나 도핑하지 않은 것으로, 일함수를 조절하여, 본 발명에 적합한 CTEL을 형성할 수 있다.

그리고, 상기 CTEL(140)의 두께는 1 ~ 50㎚인 것이 바람직하고, 이 정도의 두께 범위로 CTEL(140)이 형성되어야 캐리어가 전위장벽을 잘 넘어가거나 또는 터널링이 잘되어서 전류의 흐름이 원활해진다.

또한, 상기 투명 전도 산화막(150)은 ITO, IZO, ZnO와 AZO 중 어느 하나인 것이 바람직하다.

더불어, 상기 반사막(160)은 Ag, AgPdCu, Al, Au, Cu, Ni와 Rh 중 어느 하나 또는 이들 중 적어도 둘 이상의 합금이 포함된 것을 사용한다.

따라서, 본 발명은 발광 다이오드의 P-GaN층 상부에 CTEL을 형성하여 P-GaN층으로 전류 흐름을 원활히 할 수 있고, 상기 CTEL 상부에 투명 전도 산화막을 형성하여 광 투과율을 높이고, 상기 투명 전도 산화막 상부에 반사막을 형성하여 반사율을 높일 수 있는 장점이 있다.

도 4는 본 발명에 따라 CTEL(Current Transport Enhanced Layer)이 적층막으로 구성된 것을 설명하기 위한 개략적인 단면도로서, P-GaN층(130) 상부에 CTEL(140)로, InGaN층(140a,140c,140e)과 GaN층(140b,140d)가 교대로 적층되어 있다.

도 5는 본 발명에 따른 발광 다이오드가 서브 마운트 기판에 플립칩 본딩되어 있는 상태를 도시한 단면도로서, 발광 다이오드의 반사막(160)에 형성된 UBM(Under Bump Metallurgy)층(201)은 서브 마운트 기판(300)의 UBM층(301)에 솔더(401)에 의해 본딩되고, 발광 다이오드의 N전극패드(170)에 형성된 UBM층(202)은 서브 마운트 기판(300)의 또 다른 UBM층(302)에 솔더(402)에 의해 본딩된다.

상기 서브 마운트 기판(300)의 하부에 형성된 UBM층(303)은 히트싱크와 같은 열전달 매체에 본딩된다.

표 1은 본 발명에 따른 발광 다이오드에서 투명 전도 산화막으로 인듐산화막을 주성분으로 하는 ITO를 사용하고, 반사막으로 Al 또는 Ag를 사용한 경우, 460㎚ 파장의 광에서 반사율을 측정한 것으로, IT0/Al 또는 ITO/Ag 형태는 어닐링(Annealing) 전(前)이나 후(後)에도 반사율의 변화가 극소하였다.

또한, 하기 표 1의 데이터에서 반사막을 Ag로 사용한 경우가 어닐링 후에도 반사율이 증가하는 것으로 나타나, 반사막은 Ag를 사용한 것이 가장 우수한 반사율을 갖는 것을 알 수 있다.

전극 형태	증착 후	300℃ 어닐링	400℃ 어닐링
ITO/Al	82.1%	77.2%	77.0%
ITO/Ag	90.8%	91.4%	91.7%

전술된 표 1에서와 같이, 본 발명에서는 CTEL을 사용하여, P-GaN층 상부에 TCO를 형성할 수 있었고, 이 TCO 상부에 반사막을 형성함으로써, 플립칩 본딩시의 열 및 소자 작동시에 발생되는 열에 의해 종래와 같이 금속막들 사이의 확산이 본 발명에서는 발생되지 않아, 반사율의 변화나 동작전압 등의 전기적인 특성에 영향을 주지 않게 된다.

도 6a와 6b는 본 발명에 따라 ITO/Ag의 전극 구조에서 열처리 전후의 Auger E. 분석 그래프로서, 열처리 전(도 6a)과 후(도 6b)의 분석 그래프에서는 Ag가 변화가 거의 없어, 공정 중 또는 소자 작동시에 발생되는 열에 의해서도 ITO와 Ag가 상호 확산이 거의 이루어지지 않고, 잘 유지되어 안정된 구조를 이루고 있는 것을 알 수 있다.

그러므로, 본 발명의 전극형태는 종래 Ni/Ag의 반사형 전극에 비하여, 광 반사율을 높일 수 있고, 신뢰성을 우수히 할 수 있다.

전술된 바에 의거하여, 본 발명은 기판 상부에 N타입 반도체층, 활성층과 P타입 반도체층이 순차적으로 적층되어 있는 구조물을 포함하여 구비하여서 상기 활성층에서 광이 기판을 통과하여 방출되는 플립칩 본딩용 발광 다이오드에 있어서, 상기 P타입 반도체층 상부에 상기 P타입 반도체층의 물질을 포함하고, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)와; 상기 CTEL 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)과; 상기 투명 전도 산화막 상부에 형성된 반사막이 형성되어 있는 플립칩 본딩용 발광 다이오드도 발명 사상에 포함된다.

한편, 본 발명은 다음과 같은 장점이 있다.

첫째, 본 발명은 CTEL을 사용하여, P타입 오믹 접합을 목적으로 사용되던 투 명 금속 전극을 제외할 수 있게 되고, 높은 광투과율을 갖는 ITO를 비롯한 여러가지 투명 전도 산화막을 사용할 수 있어, 광 반사율을 향상시킬 수 있는 장점이 있다.

둘째, 소자 제조 공정의 열처리 및 소자 동작 중에, 기존에 일어나던 금속끼리의 반응이 일어나지 않아 광효율의 감소 원인을 제거할 수 있다.

또한, 열처리 온도가 약간 올라가도 오믹 컨택(Ohmic contact)이 파손되는 종래의 문제점을 해결할 수 있다.

셋째, 반사막과 오믹금속사이에서 확산 방지막으로 사용되던 금속의 증착이 불필요하게 되므로써, 공정을 단순화시킬 수 있다.

이상 상술한 바와 같이, 본 발명은 P타입 반도체층 상부에 CTEL(Current Transport Enhanced Layer)를 형성하여 전류 흐름을 원활하게 할 수 있고, 열처리 공정에도 접합상태를 유지할 수 있는 효과가 있다.

또한, 상기 CTEL 상부에 투명 전도 산화막과 반사막을 순차적으로 적층하여, 소자 제조 공정의 열처리 및 소자 동작 중에 발생되는 열에 의해 금속막들 사이에서 일어나는 확산 현상을 제거하여, 높은 광출력을 유지할 수 있는 효과가 있다.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (11)

1. 기판 상부에 N-GaN층, 활성층과 P-GaN층이 순차적으로 적층되어 있고;

   상기 P-GaN층에서 N-GaN층의 일부까지 메사(Mesa) 식각되어 있고;

   상기 P-GaN층 상부에 GaN을 포함하며, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하기 위해 상기 P-GaN층의 일함수보다 작고, 투명 전도 산화막의 일함수보다 큰 일함수를 갖는 CTEL(Current Transport Enhanced Layer)와;

   상기 CTEL 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)과;

   상기 투명 전도 산화막 상부에 형성된 반사막을 포함하여 이루어진 플립칩 본딩용 발광 다이오드.
2. 삭제
3. 제 1 항에 있어서,

   상기 투명 전도 산화막의 일함수는 4.7 ~ 5.3eV인 것을 특징으로 하는 플립칩 본딩용 발광 다이오드.
4. 제 1 항 또는 제 3 항에 있어서,

   상기 CTEL은,

   InGaN층 또는 InGaN층과 GaN층이 교대로 적층된 막인 것을 특징으로 하는 플립칩 본딩용 발광 다이오드.
5. 제 1 항 또는 제 3 항에 있어서,

   상기 CTEL의 두께는 1 ~ 50㎚인 것을 특징으로 하는 플립칩 본딩용 발광 다이오드.
6. 제 1 항 또는 제 3 항에 있어서,

   상기 투명 전도 산화막은,

   ITO, IZO, ZnO와 AZO 중 어느 하나인 것을 특징으로 하는 플립칩 본딩용 발광 다이오드.
7. 제 1 항 또는 제 3 항에 있어서,

   상기 반사막은,

   Ag, AgPdCu, Al, Au, Cu, Ni와 Rh 중 어느 하나 또는 이들 중 적어도 둘 이상의 합금이 포함된 것을 특징으로 하는 플립칩 본딩용 발광 다이오드.
8. 기판 상부에 N타입 반도체층, 활성층과 P타입 반도체층이 순차적으로 적층되어 있는 구조물을 포함하여 구비하여서 상기 활성층에서 광이 기판을 통과하여 방출되는 플립칩 본딩용 발광 다이오드에 있어서,

   상기 P타입 반도체층 상부에 상기 P타입 반도체층의 물질을 포함하고 있으며, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하기 위해 상기 P타입 반도체층의 일함수보다 작고, 투명 전도 산화막의 일함수보다 큰 일함수를 갖는 CTEL(Current Transport Enhanced Layer)와;

   상기 CTEL 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)과;

   상기 투명 전도 산화막 상부에 형성된 반사막이 형성되어 있는 것을 특징으로 하는 플립칩 본딩용 발광 다이오드.
9. 삭제
10. 제 8 항에 있어서,

    상기 투명 전도 산화막은,

    ITO, IZO, ZnO와 AZO 중 어느 하나인 것을 특징으로 하는 플립칩 본딩용 발광 다이오드.
11. 제 8 항에 있어서,

    상기 반사막은,

    Ag, AgPdCu, Al, Au, Cu, Ni와 Rh 중 어느 하나 또는 이들 중 적어도 둘 이상의 합금이 포함된 것을 특징으로 하는 플립칩 본딩용 발광 다이오드.

Images