JPWO2020013242A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2020013242A1
JPWO2020013242A1 JP2020530235A JP2020530235A JPWO2020013242A1 JP WO2020013242 A1 JPWO2020013242 A1 JP WO2020013242A1 JP 2020530235 A JP2020530235 A JP 2020530235A JP 2020530235 A JP2020530235 A JP 2020530235A JP WO2020013242 A1 JPWO2020013242 A1 JP WO2020013242A1
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
electrode
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020530235A
Other languages
English (en)
Inventor
雅裕 杉本
雅裕 杉本
勲 ▲高▼橋
勲 ▲高▼橋
四戸　孝
孝 四戸
耕史 雨堤
耕史 雨堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of JPWO2020013242A1 publication Critical patent/JPWO2020013242A1/ja
Priority to JP2024047808A priority Critical patent/JP2024079769A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Dc-Dc Converters (AREA)

Abstract

特にパワーデバイスに有用な半導体特性に優れた半導体装置を提供する。ｎ型半導体層（例えば、酸化物半導体を主成分として含むｎ型半導体層等）と電極との間に１または２以上のｐ型半導体（例えば、ｐ型ドーピングされている結晶性酸化物半導体等）が設けられている半導体装置であって、前記ｐ型半導体は前記ｎ型半導体層に埋め込まれており、かつ、前記ｎ型半導体層から前記電極内に突出していることを特徴とする半導体装置。

Description

本発明は、パワーデバイス等として有用な半導体装置およびそれを備える半導体システムに関する。
従来、半導体基板上にショットキーバリア電極が設けられている半導体装置が知られており、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすること等を目的に、ショットキーバリア電極について種々検討されている。
特許文献１には、半導体上の中央部に、バリアハイトが小さくなる金属を配置し、半導体上の周辺部に、バリアハイトが大きくなる金属と半導体とのショットキーコンタクトを形成して、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすることが記載されている。
また、ショットキー電極とオーミック電極との組合せについても検討がなされており、例えば特許文献２には、同種金属で構成されるショットキー電極とオーミック電極とが基板上に形成されたワイドバンドギャップ半導体装置が記載されており、このような構成とすることにより、サージ電流などの高い電流が順方向に流れる場合における熱破壊耐性を向上させることができる旨記載されている。しかしながら、ショットキー接合とオーミック接合との各界面の密着性や各接合同士の密着性に課題があったり、また、電極材料も制限する必要があったり、またさらに、温度によって、バリアハイトが変化する問題等があったりして、必ずしも満足のいくものではなかった。そのため、コンタクト抵抗が低く、立ち上がり電圧が低く、温度安定性にも優れた半導体装置が待ち望まれていた。
なお、特許文献３には、短絡部を介して、導電型のガードリングと、ショットキー電極と接合されている主接合部とを接続した半導体装置が記載されており、このような半導体装置が電界集中を緩和し、耐圧向上に寄与する旨記載されている。しかしながら、ガードリングを多数設置しても、主接合部と短絡させてしまっているため、耐圧が逆に悪化するなどの問題があった。
特開昭５２−１０１９７０号公報 特開２０１４−７８６６０号公報 特開２０１４−１０７４０８号公報
本発明は、半導体特性に優れた半導体装置を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、ｎ型半導体層と電極との間に１または２以上のｐ型半導体が設けられている半導体装置において、前記ｐ型半導体の一部または全部を、前記電極内に突出させるような構成とすることにより、コンタクト抵抗を下げることができ、電界集中を抑制し、耐圧をより優れたものにできることを知見し、このような半導体装置が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
［１］ ｎ型半導体層と電極との間に１または２以上のｐ型半導体が設けられている半導体装置であって、前記ｐ型半導体の一部または全部が、前記電極内に突出していることを特徴とする半導体装置。
［２］ 前記ｐ型半導体が、前記電極内に埋め込まれている前記［１］記載の半導体装置。
［３］ ３以上の前記ｐ型半導体が設けられている前記［１］または［２］に記載の半導体装置。
［４］ 前記ｎ型半導体層が、酸化物半導体を主成分として含む前記［１］〜［３］のいずれかに記載の半導体装置。
［５］ 前記ｎ型半導体層が、ガリウム化合物を主成分として含む前記［１］〜［４］のいずれかに記載の半導体装置。
［６］ 前記ｎ型半導体層が、コランダム構造または六方晶構造を有する結晶性酸化物半導体を主成分として含む前記［１］〜［５］のいずれかに記載の半導体装置。
［７］ 前記ｐ型半導体が、周期律表第１３族および第９族から選ばれる１種または２種以上の金属を含む酸化物半導体である前記［１］〜［６］のいずれかに記載の半導体装置。
［８］ 前記ｐ型半導体が、ガリウムを含む酸化物半導体である前記［１］〜［７］のいずれかに記載の半導体装置。
［９］ 前記ｐ型半導体が、コランダム構造または六方晶構造を有する結晶性酸化物半導体である前記［１］〜［８］のいずれかに記載の半導体装置。
［１０］ １０以上の前記ｐ型半導体が設けられている前記［１］〜［９］のいずれかに記載の半導体装置。
［１１］ 前記ｐ型半導体が、前記ｎ型半導体層上にエピタキシャル成長している前記［１］〜［１０］のいずれかに記載の半導体装置。
［１２］ 前記ｐ型半導体が、横方向成長領域を含む前記［１］〜［１１］のいずれかに記載の半導体装置。
［１３］ ダイオードである前記［１］〜［１２］のいずれかに記載の半導体装置。
［１４］ ジャンクションバリアショットキーダイオードである前記［１］〜［１３］のいずれかに記載の半導体装置。
［１５］ パワーデバイスである前記［１］〜［１４］のいずれかに記載の半導体装置。
［１６］ 半導体装置を備える半導体システムであって、前記半導体装置が、前記［１］〜［１５］のいずれかに記載の半導体装置である半導体システム。
本発明の半導体装置は、半導体特性に優れている。
本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 図１のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 図３のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 参考例において用いられた成膜装置（ミストＣＶＤ装置）の概略構成図である。 図７のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 図７のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 参考例におけるＩＶ測定の結果を示す図である。 実施例において用いられた成膜装置（ミストＣＶＤ装置）の概略構成図である。 実施例および比較例におけるＩＶ測定の結果を示す図である。 実施例におけるＴＥＭ観察の結果を示す図である。 ｐ型半導体の形成に用いられる成膜装置の一例を示す概略構成図である。 本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。
本発明の半導体装置は、ｎ型半導体層と電極との間に１または２以上のｐ型半導体が設けられている半導体装置であって、前記ｐ型半導体の一部または全部が、前記電極内に突出していることを特長とする。本発明においては、前記ｐ型半導体の一部が、前記ｎ型半導体層に埋め込まれているのが好ましい。前記ｐ型半導体の前記ｎ型半導体層への埋込みは、常法に従い、前記ｐ型半導体の一部を前記ｎ型半導体層に埋め込むことにより行うことができる。このような好ましい態様によれば、より電界集中を抑制し、また、よりコンタクト抵抗を下げることができる。
前記電極は、特に限定されず、公知の電極であってよい。前記電極の構成材料は、電極として用いることができるものであれば特に限定されず、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記電極材料が金属であるのが好ましい。前記金属としては、特に限定されないが、好適には例えば、周期律表第４族〜第１１族から選ばれる少なくとも１種の金属などが挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられるが、中でもＴｉが好ましい。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）等から選ばれる１種または２種以上の金属などが挙げられるが、本発明においては、よりスイッチング特性等の半導体特性がより良好なものとなるのでＣｒが好ましい。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられるが、中でもＰｔが好ましい。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。前記電極の形成手段としては、例えば公知の手段などが挙げられ、より具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等の公知の手段が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。本発明においては、前記電極が、前記ｎ型半導体層との界面に所定のバリアハイトを有するショットキーバリアを形成するバリア電極（ショットキー電極）であるのが好ましい。
前記ｎ型半導体層は、半導体を主成分とするものであれば特に限定されないが、本発明においては、前記ｎ型半導体層が、酸化物半導体を主成分として含むのが好ましく、結晶性酸化物半導体を主成分として含むのがより好ましい。前記結晶性酸化物半導体は、βガリア構造、コランダム構造、または六方構造を有するのが好ましく、コランダム構造または六方晶構造を有するがより好ましく、コランダム構造を有するのが最も好ましい。また、前記ｎ半導体層は、ガリウム化合物を主成分として含むのも好ましく、ＩｎＡｌＧａＯ系半導体を主成分とするのがより好ましく、α―Ｇａ２Ｏ３またはその混晶を主成分として含むのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα−Ｇａ２Ｏ３である場合、前記ｎ型半導体層中の金属元素中のガリウムの原子比が０．５以上の割合でα−Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記ｎ型半導体層中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。前記半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明においては、１μｍ〜４０μｍであるのが好ましく、１μｍ〜２５μｍであるのがより好ましい。前記ｎ型半導体層の表面積は特に限定されないが、１ｍｍ２以上であってもよいし、１ｍｍ２以下であってもよい。なお、前記結晶性酸化物半導体は、通常、単結晶であるが、多結晶であってもよい。また、前記ｎ型半導体層は、単層膜であってもよいし、多層膜であってもよい。前記ｎ型半導体層が多層膜である場合には、前記多層膜が、膜厚４０μｍ以下であるのが好ましく、また、少なくとも第１の半導体層と第２の半導体層とを含む多層膜であって、第１の半導体層上にショットキー電極が設けられる場合には、第１の半導体層のキャリア濃度が、第２の半導体層のキャリア濃度よりも小さい多層膜であるのも好ましい。なお、この場合、第２の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア濃度は、ドーピング量を調節することにより、適宜設定することができる。また、前記ｎ型半導体層の主面の面方位も、特に限定されない。前記ｎ型半導体層の主面の面方位としては、例えば、ｃ面、ｍ面、ａ面、ｒ面等が挙げられるが、本発明においては、ｍ面であるのが好ましい。
前記ｎ型半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体膜の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％〜２０原子％であるのがより好ましく、０．００００１原子％〜１０原子％であるのが最も好ましい。なお、本発明においては、前記ｎ型半導体層が、第１の半導体層と第２の半導体層とを含む多層膜である場合、第１の半導体層に用いられるドーパントがゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであり、第２の半導体層に用いられるドーパントがスズであるのが、密着性を損なうことなく、半導体特性がさらに一段と良好となるので好ましい。
前記ｎ型半導体層は、例えば、ミストＣＶＤ法等の手段を用いて形成され、より具体的に例えば、原料溶液を霧化または液滴化し（霧化・液滴化工程）、得られたミストまたは液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する（成膜工程）ことにより好適に形成される。
（霧化・液滴化工程）
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ〜１０μｍである。
（原料溶液）
前記原料溶液は、霧化または液滴化が可能であり、ｎ型半導体層を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよいが、本発明においては、前記原料が、金属または金属化合物であるのが好ましく、ガリウム、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、ニッケル、コバルト、亜鉛、マグネシウム、カルシウム、シリコン、イットリウム、ストロンチウムおよびバリウムから選ばれる１種または２種以上の金属を含むのがより好ましい。
本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、より良質な膜が得られるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０１６／ｃｍ３〜１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。本発明においては、１×１０１７／ｃｍ３以上のキャリア濃度で含有させるのが好ましい。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
（搬送工程）
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１〜２０Ｌ／分であるのが好ましく、１〜１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１〜２Ｌ／分であるのが好ましく、０．１〜１Ｌ／分であるのがより好ましい。
（成膜工程）
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃〜６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、非酸素雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
（基体）
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ−ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。
基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α−Ａｌ２Ｏ３（サファイア基板）またはα−Ｇａ２Ｏ３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β−ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ−Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。本発明においては、前記サファイア基板が、ｍ面サファイア基板であるのが好ましい。
本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃〜６５０℃であり、好ましくは３５０℃〜５５０℃である。また、アニールの処理時間は、通常、１分間〜４８時間であり、好ましくは１０分間〜２４時間であり、より好ましくは３０分間〜１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよいが、好ましくは非酸素雰囲気下であり、より好ましくは窒素雰囲気下である。
また、本発明においては、前記基体上に、直接、前記半導体膜を設けてもよいし、バッファ層（緩衝層）や応力緩和層等の他の層を介して前記半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明においては、ミストＣＶＤ法が好ましい。
本発明においては、前記半導体膜を、前記基体等から剥離する等の公知の手段を用いた後に、前記ｎ型半導体層として半導体装置に用いてもよいし、そのまま前記ｎ型半導体層として半導体装置に用いてもよい。
前記ｐ型半導体は、本発明の目的を阻害しない限り、特に限定されない。前記ｐ型半導体としては、例えば、ｐ型ドーパント（好ましくは、Ｍｇ、Ｚｎ、Ｃａ）を用いてｐ型ドーピングされている結晶性酸化物半導体等が挙げられる。なお、前記ｐ型ドーパントとしては、Ｍｇ、Ｚｎ、Ｃａの他に、例えば、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等及びこれらの２種以上の元素なども挙げられる。また、前記ｐ型半導体は、コランダム構造または六方晶構造を有する結晶性酸化物半導体であるのが好ましく、コランダム構造を有する結晶性酸化物半導体であるのがより好ましい。本発明においては、前記ｐ型半導体が、周期律表第９族および第１３族から選ばれる１種または２種以上の金属を含む酸化物半導体であるのが好ましい。周期律表第９族金属としては、例えば、コバルト、ロジウムまたはイリジウム等が挙げられるが、本発明においては、イリジウムが好ましい。周期律表第１３族金属としては、例えば、アルミニウム、ガリウムまたはインジウム等が挙げられる。また、本発明においては、前記ｐ型半導体が、ガリウムを含む酸化物半導体であるのが好ましく、ＩｎＡｌＧａＯ系半導体を主成分とするのがより好ましく、α―Ｇａ２Ｏ３またはその混晶を主成分として含むのが最も好ましい。前記α―Ｇａ２Ｏ３の混晶としては、前記α―Ｇａ２Ｏ３と、１種または２種以上の金属酸化物との混晶が挙げられ、前記金属酸化物の好適な例としては、例えば、酸化アルミニウム、酸化インジウム、酸化イリジウム、酸化ロジウム、酸化鉄などが挙げられる。本発明においては、前記α―Ｇａ２Ｏ３の混晶が、前記α―Ｇａ２Ｏ３とα―Ｉｒ２Ｏ３との混晶であるのが好ましい。前記ｐ型半導体は、例えば、金属を含む原料溶液にｐ型ドーパントと臭化水素酸とを加え、ミストＣＶＤ法により得ることができる。なお、前記ミストＣＶＤ法の各工程ならびに各手段および各条件については、上記した霧化・液滴化工程、搬送工程および成膜工程ならびに各手段および各条件等と同様であってよい。また、前記ｐ型半導体の数は、本発明の目的を阻害しない限り、特に限定されないが、本発明においては、３以上であるのが、より効果的に電界集中を抑制し、前記半導体装置の電気特性をより優れたものとすることができるので、好ましく、４以上であるのがより好ましく、１０以上であるのがさらにより好ましく、４０以上であるのが最も好ましい。このような好ましい態様によれば、前記半導体装置の立ち上がり電圧をより低くし、温度安定性をより優れたものにでき、さらに耐圧をより優れたものにできるので、好ましい。
なお、前記電極内に突出しているｐ型半導体は複数であるのが好ましく、３以上のｐ型半導体であるのがより好ましく、このような場合、ｐ型半導体からｐ型半導体への距離は、本発明の目的を阻害しない限り特に限定されないが、本発明においては、０．１２５μｍ〜４μｍであるのが好ましい。また、前記ｐ型半導体層は、さらに、前記ｎ型半導体層に埋め込まれているのも好ましく、このような場合の前記ｎ型半導体層に埋め込まれているｐ型半導体の深さは、本発明の目的を阻害しない限り特に限定されないが、本発明においては、０．１２５μｍ〜４μｍであるのが好ましい。また、本発明においては、前記ｐ型半導体が、前記ｎ型半導体層上にエピタキシャル成長しているのが好ましく、前記ｐ型半導体が横方向成長領域を含むのも好ましい。このような好ましいｐ型半導体を用いることにより、例えば、前記結晶性酸化物半導体がコランダム構造を有する場合等であっても、ＪＢＳダイオードとしての性能をより良好に発現することができる。
また、前記ｐ型半導体がイリジウムを含む酸化物半導体である場合、前記ｐ型半導体の形成を、例えば、図１９に示す成膜装置を用いて、金属酸化物ガスの固体状物（例えば粉末等）を昇華させ（昇華工程）、ついで得られた金属酸化物ガスを用いて、前記基体上で結晶成長させる（結晶成長工程）ことにより好適に行うことができる。
（昇華工程）
昇華工程は、金属酸化物ガスの固体状物（例えば粉末等）を昇華させ、ガス状とすることにより、金属酸化物ガスを得る。前記金属酸化物ガスとしては、ガス状のｐ型酸化物半導体に含まれる金属の金属酸化物などが挙げられるが、前記金属酸化物の価数などは、本発明の目的を阻害しない限り、特に限定されず、１価であってもよいし、２価であってもよい。３価であってもよいし、４価であってもよい。本発明においては、前記金属酸化物が、周期律表の第９族金属を含有するのが好ましく、イリジウムを含有するのがより好ましい。なお、前記ｐ型酸化物半導体が混晶を含む場合には、前記金属酸化物が、イリジウムと、イリジウム以外の第９族金属又は第１３族金属とを含有するのも好ましい。上記したような好ましい金属酸化物を用いることにより、バンドギャップが２．４ｅＶ以上のものが得られたりするので、より広いバンドギャップやより優れた電気特性をｐ型半導体において発揮することができる。
本発明においては、前記ｐ型半導体がイリジウムを含む酸化物半導体である場合には、前記金属酸化物ガスとして、ＩｒＯ２ガスを用いるのが好ましい。昇華手段としては、加熱手段が挙げられる。加熱温度は特に限定されないが、好ましくは、６００℃〜１２００℃であり、より好ましくは８００℃〜１０００℃である。本発明においては、昇華により得られた金属酸化物ガスがキャリアガスで前記基体まで搬送されるのが好ましい。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして酸素を用いるのが好ましい。酸素が用いられているキャリアガスとしては、例えば空気、酸素ガス、オゾンガス等が挙げられるが、とりわけ酸素ガス及び／又はオゾンガスが好ましい。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。また、キャリアガスの流量は、特に限定されないが、０．０１〜２０Ｌ／分であるのが好ましく、０．１〜１０Ｌ／分であるのがより好ましい。
（結晶成長工程）
結晶成長工程では、前記金属酸化物ガスを前記基体表面近傍で結晶成長させて、前記基体表面の一部または全部に成膜する。結晶成長温度は、昇華工程の加熱温度よりも低い温度であるのが好ましく、９００℃以下がより好ましく、５００℃〜９００℃が最も好ましい。また、結晶成長は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸化雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸化雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸化雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、「酸化雰囲気」は、金属酸化物の結晶又は混晶が形成できる雰囲気であれば特に限定されず、酸素または酸素含有化合物の存在下であればそれでよく、例えば、酸素を含むキャリアガスを用いたり、酸化剤を用いたりして酸化雰囲気とすること等が挙げられる。また、膜厚は、成膜時間を調整することにより、設定することができる。また、本発明においては、金属酸化物ガスにｐ型ドーパントを含めて本工程に付し、ｐ型ドーピングを行ってもよい。前記ｐ型ドーパントとしては、例えば、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等及びこれらの２種以上の元素などが挙げられる。本発明においては、前記ｐ型ドーパントが、周期律表の第１族金属又は第２族金属であるのが好ましく、第２族金属であるのがより好ましく、マグネシウム（Ｍｇ）であるのが最も好ましい。また、本発明においては、本工程で得られたｐ型半導体をアニール処理してもよい。
また、本発明の半導体装置は、通常、オーミック電極を備える。前記オーミック電極は、公知の電極材料が用いられてよく、本発明の目的を阻害しない限り特に限定されないが、周期律表第４族または第１１族の金属を含むのが好ましい。オーミック電極に用いられる好適な周期律表第４族または第１１族の金属は、前記ショットキー電極に含まれる金属と同様であってよい。また、オーミック電極は単層の金属層であってもよいし、２以上の金属層を含んでいてもよい。オーミック電極の形成手段としては、特に限定されず、例えば、真空蒸着法、スパッタリング法などの公知の手段などが挙げられる。また、オーミック電極を構成する金属は、合金であってもよい。本発明においては、オーミック電極が、Ｔｉまたは／およびＡｕを含むのが好ましい。
以下、図面を用いて本発明の好適な実施の態様をより詳細に説明するが、本発明はこれら実施の態様に限定されるものではない。
図１は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図１の半導体装置は、ｎ型半導体層３と、前記ｎ型半導体層上に設けられておりかつ前記ｎ型半導体層との間にショットキーバリアを形成可能な電極（バリア電極）２と、電極（バリア電極）２とｎ型半導体層３との間に設けられておりかつ前記ｎ型半導体層３との間に電極（バリア電極）２のショットキーバリアのバリアハイトよりも大きなバリアハイトのショットキーバリアを形成可能なｐ型半導体とを含んでいる。なお、ｐ型半導体１は、ｎ型半導体層３上に積層されており、かつ電極（バリア電極）２内に突出している。本発明においては、ｐ型半導体が一定間隔ごとに設けられているのが好ましく、前記電極（バリア電極）の両端と前記ｎ型半導体層との間に、前記ｐ型半導体がそれぞれ設けられているのがより好ましい。このような好ましい態様により、ＪＢＳが、熱安定性および密着性により優れ、リーク電流がより軽減され、電界集中をより抑制し、さらに、コンタクト抵抗を下げる等の半導体特性により優れたものとなる。なお、図１の半導体装置は、電極（バリア電極）２側と反対側のｎ型半導体層３上にオーミック電極４を備えている。
図１の半導体装置のｐ型半導体を除く各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
以下、図２を用いて、図１の半導体装置の好ましい製造工程等を説明する。図２（ａ）は、ｎ型半導体層３としての半導体基板を示している。そして、図１（ａ）の半導体基板上に、ｐ型半導体１として、ガリウムを含むｐ型酸化物半導体をミストＣＶＤにより成膜し、図２（ｂ）に示される積層体を得る。得られた積層体に対し、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図２（ｃ）に示される積層体を得る。図２（ｃ）の積層体を得た後、ｐ型半導体１およびｎ型半導体層３上に、電極（バリア電極）２を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図２（ｄ）の積層体を得る。図２（ｄ）の積層体は、ｐ型半導体１が、前記ｎ型半導体層３に埋め込められており、かつ電極（バリア電極）２内に突出した構造をしているので、電界集中を抑制し、コンタクト抵抗を下げることができ、とりわけ耐圧に優れている半導体装置に有用となる。
図３は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図３の半導体装置は、ｎ型半導体層３と、前記ｎ型半導体層上に設けられておりかつ前記ｎ型半導体層との間にショットキーバリアを形成可能な電極（バリア電極）２と、電極（バリア電極）２とｎ型半導体層３との間に設けられておりかつ前記ｎ型半導体層３との間に電極（バリア電極）２のショットキーバリアのバリアハイトよりも大きなバリアハイトのショットキーバリアを形成可能なｐ型半導体とを含んでいる。なお、ｐ型半導体１は、ｎ型半導体層３に埋め込まれており、かつ前記ｎ型半導体層３から電極（バリア電極）２内に突出している。本発明においては、ｐ型半導体が一定間隔ごとに設けられているのが好ましく、前記電極（バリア電極）の両端と前記ｎ型半導体層との間に、前記ｐ型半導体がそれぞれ設けられているのがより好ましい。このような好ましい態様により、ＪＢＳが、熱安定性および密着性により優れ、リーク電流がより軽減され、電界集中をより抑制し、さらに、コンタクト抵抗を下げる等の半導体特性により優れたものとなる。なお、図３の半導体装置は、電極（バリア電極）２側と反対側のｎ型半導体層３上にオーミック電極４を備えている。
図３の半導体装置の各層の形成手段としては、上記した各層の形成手段等が挙げられる。
以下、図４を用いて、図３の半導体装置の好ましい製造工程等を説明する。図４（ａ）は、表面に複数のトレンチが形成されているｎ型半導体層３としての半導体基板を示している。そして、図４（ａ）の半導体基板上に、ｐ型半導体１として、ガリウムを含むｐ型酸化物半導体をミストＣＶＤにより成膜し、図４（ｂ）に示される積層体を得る。得られた積層体に対し、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図４（ｃ）に示される積層体を得る。図４（ｃ）の積層体を得た後、ｐ型半導体１およびｎ型半導体層３上に、電極（バリア電極）２を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図４（ｄ）の積層体を得る。図４（ｄ）の積層体は、ｐ型半導体１が、前記ｎ型半導体層３に埋め込められており、かつ電極（バリア電極）２内に突出した構造をしているので、さらにより電界集中を抑制し、コンタクト抵抗を下げることができ、とりわけ耐圧に優れている半導体装置に有用となる。
図２０は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図２０の半導体装置は、図３の半導体装置とは、ｐ型半導体１が１０以上設けられている点において異なる。本発明においては、前記ｐ型半導体が４０以上設けられているのが好ましい。このように構成することによって、半導体装置の耐圧性をより優れたものとすることができる。
図５は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図５の半導体装置は、図３の半導体装置とは、電極（バリア電極）の外周辺部にガードリング５が設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。なお、本発明においては、図７に示すように、ガードリング５の一部をｎ型半導体層３表面にそれぞれ埋め込むことにより、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、電極（バリア電極）の形成とあわせてガードリングを工業的有利に設けることができ、ｎ型半導体層にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。
前記ガードリングには、通常、バリアハイトの高い材料が用いられる。前記ガードリングに用いられる材料としては、例えば、バリアハイトが１ｅＶ以上の導電性材料などが挙げられ、前記電極材料と同じものであってもよい。本発明においては、前記ガードリングに用いられる材料が、耐圧構造の設計自由度が高く、ガードリングを多く設けることもでき、柔軟に耐圧をより良好なものとすることができるので、前記金属であるのが好ましい。また、ガードリングの形状としては、特に限定されず、例えば、ロの字形状、円状、コ字形状、Ｌ字形状または帯状などが挙げられる。本発明においては、ロの字形状または円状が好ましい。ガードリングの本数も特に限定されないが、好ましくは３本以上、より好ましくは６本以上である。なお、図５の半導体装置では、ガードリングがバリア電極の外側である外周辺部に設けられているが、本発明においては、ガードリングがショットキー電極の両端と前記ｎ型半導体層との間に設けられていてもよい。
以下、図１３および図１４を用いて、図７の半導体装置の好ましい製造工程等を説明する。図１３（ａ）は、ｎ型半導体層３としての半導体基板上にオーミック電極４が積層されており、その反対側表面に複数のトレンチが形成されている積層体を示している。そして、図１３（ａ）の積層体に対して、フォトリソグラフィー法により、図１３（ｂ）のとおり、ｐ型半導体１をｎ型半導体層３上に形成した後、図４（ｃ）のとおり、ｎ型半導体層３表面を露出させる。図１３（ｂ）および（ｃ）の積層体は、ｐ型半導体１と、ｎ型半導体層３と、オーミック電極４とが積層されている。図１３（ｃ）の積層体を得た後、ｐ型半導体１およびｎ型半導体層３上に、電極（バリア電極）２を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図１３（ｄ）の積層体を得る。
そして、図１３（ｄ）の積層体に対して、フォトリソグラフィー法を用いたエッチングを行い、図１４（ｅ）のとおり、電極（バリア電極）２の一部およびｎ型半導体層３の一部を除去する。図１４（ｅ）の積層体を得た後、表面に露出しているｎ型半導体層３上に、ガードリング５を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図１４（ｆ）の積層体を得る。図１４（ｆ）の積層体は、ガードリング５、電極（バリア電極）２、ｐ型半導体１、ｎ型半導体層３およびオーミック電極４がそれぞれ積層されている。図１４（ｆ）の積層体を得た後、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図１４（ｇ）の積層体を得る。図１４（ｇ）の積層体は、ｐ型半導体１が、ｎ型半導体層３に埋め込められており、さらにｎ型半導体層３の周辺部に埋め込み構造のガードリング５を備えているので、耐圧等においてより優れている。
上記説明においては、ガードリング５を最後に形成したが、本発明においては、電極（バリア電極）２を形成する前にガードリング５を形成するのも好ましく、このように形成することにより、電極形成時の金属による影響を抑えることができる。
図６は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図６の半導体装置は、図１の半導体装置とは、電極（バリア電極）の外周辺部にガードリング５が設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。なお、本発明においては、図８に示すように、ガードリング５の一部をｎ型半導体層３表面にそれぞれ埋め込むことにより、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、電極（バリア電極）の形成とあわせてガードリングを工業的有利に設けることができ、ｎ型半導体層にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。
前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、ダイオードまたはトランジスタ（例えば、ＭＥＳＦＥＴ等）などが挙げられるが、中でもダイオードが好ましく、ジャンクションバリアショットキーダイオード（ＪＢＳ）がより好ましい。
本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の手段を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図９に電源システムの例を示す。図９は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０を構成している。前記電源システムは、図１０に示すように、電子回路１８１と電源システム１８２とを組み合わせてシステム装置１８０に用いることができる。なお、電源装置の電源回路図の一例を図１１に示す。図１１は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴＡ〜Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ１９４（Ａ〜Ｂ’）で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
（参考例１：ｐ型半導体の形成およびｐ型半導体によるバリアハイトの調整）
参考例１では、ｎ型半導体層上へのｐ型半導体の形成およびｐ型半導体によるバリアハイトの調整について評価を行った。
１−１．ｐ型半導体層の形成
１−１−１．成膜装置
図９を用いて、参考例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
１−１−２．原料溶液の作製
臭化ガリウムと臭化マグネシウムを超純水に混合し、ガリウムに対するマグネシウムの原子比が１：０．０１および臭化ガリウム０．１モル／Ｌとなるように水溶液を調整し、この際、ハロゲン化水素酸を体積比で２０％含有させ、これを原料溶液とした。
１−１−３．成膜準備
上記１−１−２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、基板２０として、ミストＣＶＤを用いて形成されたｎ＋型半導体層（α−Ｇａ２０３）を表面に有するサファイア基板をサセプタ２１上に設置し、ヒーター２８を作動させて成膜室２７内の温度を５２０℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１Ｌ／分に、キャリアガス（希釈）の流量を１Ｌ／分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
１−１−４．半導体膜形成
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成した。このミストが、キャリアガスによって成膜室２７内に導入され、大気圧下、５２０℃にて、成膜室２７内でミストが反応して、基板２０上に半導体膜が形成された。なお、成膜時間は６０分間であった。
１−１−５．評価
ＸＲＤ回折装置を用いて、上記１−１−４．にて得られた膜の相の同定を行ったところ、ハロゲン化水素酸として臭化水素酸を用いて得られた膜はα−Ｇａ２０３であった。
１−２．評価
ｐ型半導体層においてマグネシウムがｐ型ドーパントとして正常に機能しているかどうかを確かめるために、上記１−１．にて得られたα−Ｇａ２０３膜につき、ＩＶ測定を実施した。ＩＶ測定の結果を図１５に示す。図１５から明らかなように、優れた整流性を示し、ｎ＋型半導体層とｐ型半導体層とが良好なＰＮ接合を形成していた。また、マグネシウムがｐ型ドーパントとして正常に機能していることから、ｐ型半導体の形成によってバリアハイトを調整できることがわかる。
（参考例２：ｐ型半導体（α―Ｉｒ２Ｏ３）の形成およびｐ型半導体によるバリアハイトの調整）
参考例２では、ｎ型半導体層上へのｐ型半導体としてのα―Ｉｒ２Ｏ３の形成およびｐ型半導体によるバリアハイトの調整について評価を行った。
２−１．ｐ型半導体層の形成
２−１−１．成膜装置
図１９を用いて、参考例で用いた成膜装置を説明する。図１９の成膜装置５１は、キャリアガス供給源と連結されている石英筒５２と、石英筒５２内に石英製の原料用設置台５４とが設けられており、原料用設置台５４上に原料５５が載置されている。原料用設置台周辺の石英筒５２の筒外にはヒーター３が円筒状に設けられており、原料５５を加熱できるように構成されている。また、石英筒５２の奥には石英基板台がサセプタ５７として設置されており、サセプタ５７が結晶成長温度内になるように設置位置が調整されている。
２−１−２．成膜準備
原料用設置台５４上に、原料５５としてＩｒＯ２粉末を載置し、基板５６として、サファイア基板をサセプタ５７上に設置した。次に、ヒーター５３の温度を８５０℃にまで昇温し、原料用設置台５４上に載置されたＩｒＯ２粉末を加熱することにより、ＩｒＯ２粉末を昇華させて、ガス状の酸化イリジウムを生成した。
２−１−３．膜形成
次に、ヒーター５３の温度を８５０℃に保持したまま、キャリアガス供給源からキャリアガスを石英筒５２内に供給し、上記２−１−２．にて生成した金属酸化物ガス（ガス状の酸化イリジウム）を、石英筒５２を通して基板５６に供給した。なお、キャリアガスの流量は１．０Ｌ／分であり、キャリアガスとして酸素を用いた。この金属酸化物ガスが、大気圧下で、基板５６の表面近傍にて反応することにより、基板上に膜が形成された。なお、成膜時間は１２０分間であった。
２−２．評価
上記２−１．にて得られた膜について、Ｘ線回析装置を用いて膜の同定をしたところ、得られた膜は、α−Ｉｒ２Ｏ３膜であった。また、上記２−１．で得られたｐ型半導体層上に、ミストＣＶＤ法を用いてα−Ｇａ２Ｏ３膜からなるｎ−型半導体層およびｎ＋型半導体層を形成した後、ＩＶ測定を実施した。その結果、優れた整流性を示し、ｎ−型半導体層とｐ型半導体層とが良好なＰＮ接合を形成していた。また、ｐ型半導体の形成によってバリアハイトを調整できることがわかった。
（実施例１）ＪＢＳダイオードの作製
１．ｎ＋型半導体層の形成
１−１．成膜装置
図１６を用いて、本実施例で用いたミストＣＶＤ装置１０９を説明する。ミストＣＶＤ装置１０９は、キャリアガスを供給するキャリアガス源２２ａと、キャリアガス源２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するためのキャリアガス（希釈）源２２ｂと、キャリアガス（希釈）源２２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、成膜室３０と、ミスト発生源２４から成膜室３０までをつなぐ石英製供給管２７と、成膜室３０内に設置されたホットプレート（ヒーター）２８とを備えている。ホットプレート２８上には、基板２０が設置されている。
１−２．原料溶液の作製
０．１モル／Ｌ臭化ガリウム水溶液に臭化スズを、ガリウムとスズの物質量比が１：０．１２となるように溶解し、この際、臭化水素酸を体積比で１５％加え、これを原料溶液とした。
１−３．成膜準備
上記１−２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、基板２０として、表面にバッファ層としてアンドープα−Ｇａ２Ｏ３層が形成されたｍ面サファイア基板を用いて、ホットプレート２８上に設置し、ホットプレート２８を作動させて基板温度を６００℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給装置２２ａ、２２ｂからキャリアガスを成膜室３０内に供給し、成膜室３０の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１．０Ｌ／分に、キャリアガス（希釈）の流量を１．０Ｌ／分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
１−４．成膜
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミスト（霧化液滴）２４ｂを生成させた。このミスト２４ｂが、キャリアガスによって、供給管２７内を通って、成膜室３０内に導入され、大気圧下、６００℃にて、基板２０上にてミストが熱反応して、基板２０上に成膜した。成膜時間は１時間であった。得られた膜は、Ｘ線回折装置を用いて同定したところ、α−Ｇａ２Ｏ３単結晶膜であった。
２．ｎ−型半導体層の形成
原料溶液として、臭化ガリウムを超純水に混合して、臭化ガリウム０．１ｍｏｌ／Ｌとなるように水溶液を調整し、この際、臭化水素酸を体積比で１０％加えたものを用いたこと、成膜時間を５０分間としたこと、以外は、上記１．と同様にして、上記１．で得られたｎ＋型半導体層上に、ｎ−型半導体層を成膜した。得られた膜は、Ｘ線回折装置を用いて同定したところ、α−Ｇａ２Ｏ３単結晶膜であった。なお、ｎ−型半導体層は、ｎ＋型半導体層の一部が露出するように、マスクを用いてパターン形成した。
３．ＳｉＯ２マスクパターンの形成
上記２．で得られたｎ−型半導体層上に、ＳｉＯ２膜を成膜し、ついで、フォトリソグラフィーおよびウェットエッチングを行うことにより、ｐ型埋込層形成用のマスクパターンを形成した。
４．ｐ型半導体の埋め込み形成
原料溶液として、０．１モル／Ｌ臭化ガリウム水溶液に臭化マグネシウムを、ガリウムとマグネシウムの物質量比が１：０．１となるように溶解し、この際、ハロゲン化水素酸を体積比で２０％加えたものを用いたこと、成膜温度を５４０℃としたこと、および成膜時間を３０分間としたこと以外は、上記１．と同様にして、上記３．にて得られたマスクパタ上にｐ型半導体を形成した。なお、ショットキー電極の両端とｎ−型半導体層との間に位置するｐ型半導体は、ガードリングとして形成した。得られたｐ型半導体は、Ｘ線回折装置を用いて同定したところ、α−Ｇａ２Ｏ３単結晶であった。
５．ｎ−型半導体層の再成長
上記３．で形成したＳｉＯ２マスクパターンをエッチングにより除去した後、上記４．にて得られたｐ型半導体の一部がｎ−型半導体層内に埋め込まれるように、ｎ−型半導体層を再成長させた。なお、ｎ−型半導体層の成長は、成膜時間を２５分間としたこと以外は、上記２．と同様にして行った。また、埋め込まれたｐ型半導体の数は、４０本であった。
６．ショットキー電極の形成
上記５．にて得られた、ｐ型半導体が埋め込まれたｎ−型半導体層上に、ショットキー電極として、Ｃｏを形成した。なお、Ｃｏの形成は、ＥＢ蒸着を用いて行った。また、膜厚は２００ｎｍであった。
７．オーミック電極の形成
上記２．において露出させたｎ＋型半導体層上に、オーミック電極としてＴｉを形成した。なお、Ｔｉの形成は、ＥＢ蒸着を用いて行った。また、膜厚は２００ｎｍであった。
８．断面観察
得られたＪＢＳダイオードの断面の一部をＴＥＭを用いて観察したところ、図１８から明らかなとおり、ｐ型半導体がｎ型半導体層内に埋め込まれており、かつ、ショットキー電極内に突出していることがわかった。さらに、ｐ型半導体は良好な横方向成長領域を含むことがわかった。
（実施例２）ＪＢＳダイオードの作製
１．ｎ＋型半導体層の形成
原料溶液として、０．１モル／Ｌ臭化ガリウム水溶液に臭化スズを、ガリウムとスズの物質量比が１：１：０．０４となるように溶解し、この際、臭化水素酸を体積比で１５％加えたものを用いたこと、成膜時間を１０分間としたこと以外は、実施例１の１．ｎ＋型半導体層の形成と同様にして、成膜を行った。得られた膜は、Ｘ線回折装置を用いて同定したところ、α−Ｇａ２Ｏ３単結晶膜であった。
２．ｎ−型半導体層の形成
成膜時間を２０分間としたこと以外は、実施例１の２．ｎ−型半導体層の形成と同様にして、成膜を行った。得られた膜は、Ｘ線回折装置を用いて同定したところ、α−Ｇａ２Ｏ３単結晶膜であった。
３．ｐ型半導体埋込用の溝の形成
フォトリソグラフィーおよびドライエッチングを用いて、上記２．で得られたｎ−型半導体層に、ｐ型半導体埋め込み用の溝を形成した。
４．ｐ型半導体の埋め込み形成
成膜時間を１４分間としたこと以外は、実施例１の４．ｐ型半導体の埋め込み形成と同様にして、上記３．で形成したｐ型半導体を成膜した。なお、埋め込まれたｐ型半導体の数は、７５本であった。
５．ショットキー電極の形成
上記４．にて得られた、ｐ型半導体が埋め込まれたｎ−型半導体層上に、実施例１の６．ショットキー電極の形成と同様にして、ショットキー電極を形成した。
６．オーミック電極の形成
エッチングによって露出さ表面の一部を露出させたｎ＋型半導体層上に、実施例１の７．オーミック電極の形成と同様にして、オーミック電極を形成した。
７．断面観察
得られたＪＢＳダイオードの断面の一部を実施例１と同様にして観察したところ、ｐ型半導体がｎ型半導体層内に埋め込まれており、かつ、ショットキー電極内に突出していることがわかった。さらに、ｐ型半導体は良好な横方向成長領域を含むことがわかった。
（比較例１）ショットキーバリアダイオード（ＳＢＤ）の作製
ｐ型半導体の形成を行わなかったこと以外は、実施例１と同様にして、ＳＢＤを作製した。
（比較例２）ＪＢＳダイオードの作製
ｐ型半導体の形成を、前記ｐ型半導体が電極内に突出しないように行ったこと、およびｐ型半導体を２つ設けたこと以外は、実施例１と同様にして、ＪＢＳダイオードを作製した。
（評価）
実施例２および比較例１にて得られたＪＢＳダイオードにつき、Ｉ−Ｖ測定を行った。結果を図１７に示す。図１７から明らかように、実施例２のＪＢＳダイオードによれば、比較例１のＳＢＤと比較して、電界集中がより抑制され、耐圧性により優れていることが分かる。また、順方向のＩ−Ｖ測定の結果から、比較例１のＳＢＤと比較して、実施例２のＪＢＳダイオードのコンタクト抵抗がより低減していることがわかった。実施例１のＪＢＳダイオードにつき、同様にしてＩ−Ｖ測定を行ったところ、実施例２のＪＢＳダイオードと同等の電気特性を有することがわかった。また、比較例２のＪＢＳダイオードは、比較例１のＳＢＤと同等の電気特性を有することがわかった。
本発明の半導体装置は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
１ ｐ型半導体
２ 電極（バリア電極）
３ ｎ型半導体層
４ オーミック電極
５ ガードリング
１９ ミストＣＶＤ装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給手段
２２ｂ キャリアガス（希釈）供給手段
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ヒーター
２９ 排気口
５１ 成膜装置
５２ 石英筒
５３ ヒーター
５４ 原料設置台
５５ 原料
５６ 基板
５７ サセプタ
１０９ ミストＣＶＤ装置
１７０ 電源システム
１７１ 電源装置
１７２ 電源装置
１７３ 制御回路
１８０ システム装置
１８１ 電子回路
１８２ 電源システム
１９２ インバータ
１９３ トランス
１９４ 整流ＭＯＳＦＥＴ
１９５ ＤＣＬ
１９６ ＰＷＭ制御回路
１９７ 電圧比較器

Claims (16)

  1. ｎ型半導体層と電極との間に１または２以上のｐ型半導体が設けられている半導体装置であって、前記ｐ型半導体の一部または全部が、前記電極内に突出していることを特徴とする半導体装置。
  2. 前記ｐ型半導体が、前記電極内に埋め込まれている請求項１記載の半導体装置。
  3. ３以上の前記ｐ型半導体が設けられている請求項１または２に記載の半導体装置。
  4. 前記ｎ型半導体層が、酸化物半導体を主成分として含む請求項１〜３のいずれかに記載の半導体装置。
  5. 前記ｎ型半導体層が、ガリウム化合物を主成分として含む請求項１〜４のいずれかに記載の半導体装置。
  6. 前記ｎ型半導体層が、コランダム構造または六方晶構造を有する結晶性酸化物半導体を主成分として含む請求項１〜５のいずれかに記載の半導体装置。
  7. 前記ｐ型半導体が、周期律表第１３族および第９族から選ばれる１種または２種以上の金属を含む酸化物半導体である請求項１〜６のいずれかに記載の半導体装置。
  8. 前記ｐ型半導体が、ガリウムを含む酸化物半導体である請求項１〜７のいずれかに記載の半導体装置。
  9. 前記ｐ型半導体が、コランダム構造または六方晶構造を有する結晶性酸化物半導体である請求項１〜８のいずれかに記載の半導体装置。
  10. １０以上の前記ｐ型半導体が設けられている請求項１〜９のいずれかに記載の半導体装置。
  11. 前記ｐ型半導体が、前記ｎ型半導体層上にエピタキシャル成長している請求項１〜１０のいずれかに記載の半導体装置。
  12. 前記ｐ型半導体が、横方向成長領域を含む請求項１〜１１のいずれかに記載の半導体装置。
  13. ダイオードである請求項１〜１２のいずれかに記載の半導体装置。
  14. ジャンクションバリアショットキーダイオードである請求項１〜１３のいずれかに記載の半導体装置。
  15. パワーデバイスである請求項１〜１４のいずれかに記載の半導体装置。
  16. 半導体装置を備える半導体システムであって、前記半導体装置が、請求項１〜１５のいずれかに記載の半導体装置である半導体システム。
JP2020530235A 2018-07-12 2019-07-10 半導体装置 Pending JPWO2020013242A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024047808A JP2024079769A (ja) 2018-07-12 2024-03-25 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018132761 2018-07-12
JP2018132761 2018-07-12
PCT/JP2019/027376 WO2020013242A1 (ja) 2018-07-12 2019-07-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024047808A Division JP2024079769A (ja) 2018-07-12 2024-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2020013242A1 true JPWO2020013242A1 (ja) 2021-08-05

Family

ID=69142055

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020530235A Pending JPWO2020013242A1 (ja) 2018-07-12 2019-07-10 半導体装置
JP2024047808A Pending JP2024079769A (ja) 2018-07-12 2024-03-25 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024047808A Pending JP2024079769A (ja) 2018-07-12 2024-03-25 半導体装置

Country Status (5)

Country Link
US (1) US20210320179A1 (ja)
EP (1) EP3823044A4 (ja)
JP (2) JPWO2020013242A1 (ja)
CN (1) CN112424950A (ja)
WO (1) WO2020013242A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804519B2 (en) * 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
JP7468432B2 (ja) 2021-03-30 2024-04-16 トヨタ自動車株式会社 半導体装置
JP2023141101A (ja) * 2022-03-23 2023-10-05 Tdk株式会社 ジャンクションバリアショットキーダイオード
JP2023141100A (ja) * 2022-03-23 2023-10-05 Tdk株式会社 ジャンクションバリアショットキーダイオード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224603A (ja) * 2008-03-17 2009-10-01 Toyota Central R&D Labs Inc ダイオードの製造方法
JP2013522876A (ja) * 2010-03-08 2013-06-13 クリー インコーポレイテッド ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
WO2016013554A1 (ja) * 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101970A (en) 1976-02-20 1977-08-26 Sumitomo Electric Ind Ltd Semiconductor element having schottoky barriercontact
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
EP2754182B1 (en) * 2011-09-09 2020-08-19 Cree, Inc. Method of fabricating a heterojunction jbs diode with non-implanted barrier regions
US8969994B2 (en) * 2012-08-14 2015-03-03 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode by regrowth and etch back
JP2014078660A (ja) 2012-10-12 2014-05-01 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP6064547B2 (ja) 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6683972B2 (ja) * 2016-08-26 2020-04-22 学校法人法政大学 半導体装置とその製造方法および半導体積層物
EP3509090A4 (en) * 2016-08-31 2020-04-29 Flosfia Inc. P-TYPE OXIDE SEMICONDUCTOR AND MANUFACTURING METHOD THEREOF
US10777644B2 (en) * 2017-04-27 2020-09-15 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same
JP7313609B2 (ja) * 2017-07-08 2023-07-25 株式会社Flosfia 半導体装置
JP7037142B2 (ja) * 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
JP7179276B2 (ja) * 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
JP7012306B2 (ja) * 2018-03-01 2022-01-28 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224603A (ja) * 2008-03-17 2009-10-01 Toyota Central R&D Labs Inc ダイオードの製造方法
JP2013522876A (ja) * 2010-03-08 2013-06-13 クリー インコーポレイテッド ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
WO2016013554A1 (ja) * 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置

Also Published As

Publication number Publication date
WO2020013242A1 (ja) 2020-01-16
JP2024079769A (ja) 2024-06-11
EP3823044A1 (en) 2021-05-19
CN112424950A (zh) 2021-02-26
US20210320179A1 (en) 2021-10-14
EP3823044A4 (en) 2022-04-20

Similar Documents

Publication Publication Date Title
JP7313609B2 (ja) 半導体装置
JPWO2020013244A1 (ja) 半導体装置
JPWO2020013242A1 (ja) 半導体装置
TW201735360A (zh) 半導體裝置
JP2019041107A (ja) 半導体装置
US20180097073A1 (en) Semiconductor device and semiconductor system including semiconductor device
JP7248961B2 (ja) 半導体装置
JP2018060992A (ja) 半導体装置
WO2020204006A1 (ja) 結晶、結晶性酸化物半導体、結晶性酸化物半導体を含む半導体膜、結晶および／または半導体膜を含む半導体装置および半導体装置を含むシステム
JPWO2020013262A1 (ja) 半導体装置および半導体装置を含む半導体システム
JP7462143B2 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
JP6999106B2 (ja) 半導体装置
JP6999103B2 (ja) 半導体装置
JP6999105B2 (ja) 半導体装置の製造方法
JPWO2020013243A1 (ja) 半導体装置
JP6999104B2 (ja) 半導体装置
WO2020235690A1 (ja) 半導体装置
JP2018032699A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240325

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240402