JPS60124845A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60124845A JPS60124845A JP23231183A JP23231183A JPS60124845A JP S60124845 A JPS60124845 A JP S60124845A JP 23231183 A JP23231183 A JP 23231183A JP 23231183 A JP23231183 A JP 23231183A JP S60124845 A JPS60124845 A JP S60124845A
- Authority
- JP
- Japan
- Prior art keywords
- film
- films
- polycrystalline silicon
- polycrystalline
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製法に関し、特に多結晶シリコ
ン膜を配商１、電極及び抵抗に用いる半導体装置の製造
方法の改良に関するものである。
ン膜を配商１、電極及び抵抗に用いる半導体装置の製造
方法の改良に関するものである。
従来、多結晶シリコン膜を配線、電極及び抵抗に用いる
半導体装置においては、例えばシリコン窒化膜をマスク
にして、多結晶シリコン膜を選択酸化し配線及び抵抗を
絶縁分離する方法が考えられている。しかしながら」１
記製造方法では、ｉｆ！択酸化の際に横方向への敗北が
進み、例えば抵抗を形成する場合、パターン精度が悪く
なり、前記抵抗の値のバラツキが大きくなる。更に、例
えばバイポーラ型半導体装置では、前記選択酸化の場合
には、高温で長時間の熱処理が加わる為に、選択酸化を
行なう前に素子領域内に形成されたベース接合の深さが
前記熱処理の為に深くなり、トランジスタの特性を劣下
させるという問題が発生していた。
半導体装置においては、例えばシリコン窒化膜をマスク
にして、多結晶シリコン膜を選択酸化し配線及び抵抗を
絶縁分離する方法が考えられている。しかしながら」１
記製造方法では、ｉｆ！択酸化の際に横方向への敗北が
進み、例えば抵抗を形成する場合、パターン精度が悪く
なり、前記抵抗の値のバラツキが大きくなる。更に、例
えばバイポーラ型半導体装置では、前記選択酸化の場合
には、高温で長時間の熱処理が加わる為に、選択酸化を
行なう前に素子領域内に形成されたベース接合の深さが
前記熱処理の為に深くなり、トランジスタの特性を劣下
させるという問題が発生していた。
上記問題点を除く為に近年第１図乃至第７図に示す多結
晶シリコン膜を配線及び抵抗に用いる半導体装置の製法
が考案されている。
晶シリコン膜を配線及び抵抗に用いる半導体装置の製法
が考案されている。
まず第１図において、半導体基板１１上に絶縁膜１２を
形成する。更に該絶縁膜１２上に、多結晶シリコン膜１
３及びシリコン窒化膜１４を順次被着する。次に第２図
において、前記多結晶シリコン膜１３からなる配線及び
抵抗を形成する領域に７オトレジスト膜１５，１６をパ
ターニングして形成する。次に第３図において、該ファ
トレジスト膜１５．１６をマスクにして、例えば異方性
エツチングにより、前記シリコン窒化膜１４及び多結晶
シリコン族１３を除去する。次に第４図において、残存
するシリコン窒化膜１８．１９をマスクにして、多結晶
シリコンｊ反１８，２０の側面を銅へ酸化によりシリコ
ン酸化膜２１ 、２２に変換する。次に第５図において
、前記残存するシリコン窒化膜１７．１９を除去する。
形成する。更に該絶縁膜１２上に、多結晶シリコン膜１
３及びシリコン窒化膜１４を順次被着する。次に第２図
において、前記多結晶シリコン膜１３からなる配線及び
抵抗を形成する領域に７オトレジスト膜１５，１６をパ
ターニングして形成する。次に第３図において、該ファ
トレジスト膜１５．１６をマスクにして、例えば異方性
エツチングにより、前記シリコン窒化膜１４及び多結晶
シリコン族１３を除去する。次に第４図において、残存
するシリコン窒化膜１８．１９をマスクにして、多結晶
シリコンｊ反１８，２０の側面を銅へ酸化によりシリコ
ン酸化膜２１ 、２２に変換する。次に第５図において
、前記残存するシリコン窒化膜１７．１９を除去する。
更に前記多結晶シリコン膜１８．２０に不純物を添加し
、配線あるいは抵抗の形成を完了する。
、配線あるいは抵抗の形成を完了する。
上記製造方法では異方性エツチングにより配線となる多
結晶シリコン膜を加工（−１更に側面の与に熱酸化によ
り酸化膜を形成する為、１県択酸化を行なう場合に比べ
′Ｃ横方回の酸化を小さくすることが可能であり、更に
酸化時間も選択酸化よりも短かくすることが可能で素子
領域に形成された接合も深くなることはないが、第４図
において多結晶シリコン膜１８．２０の側面を酸化する
際に、該多結晶シリコン膜１８．２０がシリコン酸化膜
１２に対してほぼ垂直に形成されている為、多結晶シリ
コン膜１８．２０の側面に形成されたシリコン酸化膜２
１．２２が前記シリコン酸化膜１２と交わる点２８．２
９で膜厚が非常に薄くなる。したがって、前記多結晶シ
リコン膜１８．２０に異なる導電型の不純物を添加して
配線あるいは抵抗を形成する場合すなわち、第６図にお
いて、多結晶シリコン膜内に熱拡散により不純物を添加
し、配線３４を形成する際に、該配線３４に添加する不
純物の反対の導電型の不純物を添加する領域はシリコン
窒化膜１７及びシリコン酸化膜２１に榎われている為、
不純物の添加はされないはずであるが、前記シリコン酸
化膜２１がシリコン酸化膜１２と交わる点２８で該膜厚
が非常に薄くなる為、ここから不純物が拡散されるとい
う問題があった。更に、第７図において、配線３０ 、
３１の表面にシリコン酸化膜２５．２６を形成し該酸化
膜２５．２６を層間膜として、配線２７を形成し、２層
の配線構造にした場合、該配線２７と、前記配線３０．
３１が前記酸化膜厚が薄い個所３２．３３で短絡すると
いう問題があった。
結晶シリコン膜を加工（−１更に側面の与に熱酸化によ
り酸化膜を形成する為、１県択酸化を行なう場合に比べ
′Ｃ横方回の酸化を小さくすることが可能であり、更に
酸化時間も選択酸化よりも短かくすることが可能で素子
領域に形成された接合も深くなることはないが、第４図
において多結晶シリコン膜１８．２０の側面を酸化する
際に、該多結晶シリコン膜１８．２０がシリコン酸化膜
１２に対してほぼ垂直に形成されている為、多結晶シリ
コン膜１８．２０の側面に形成されたシリコン酸化膜２
１．２２が前記シリコン酸化膜１２と交わる点２８．２
９で膜厚が非常に薄くなる。したがって、前記多結晶シ
リコン膜１８．２０に異なる導電型の不純物を添加して
配線あるいは抵抗を形成する場合すなわち、第６図にお
いて、多結晶シリコン膜内に熱拡散により不純物を添加
し、配線３４を形成する際に、該配線３４に添加する不
純物の反対の導電型の不純物を添加する領域はシリコン
窒化膜１７及びシリコン酸化膜２１に榎われている為、
不純物の添加はされないはずであるが、前記シリコン酸
化膜２１がシリコン酸化膜１２と交わる点２８で該膜厚
が非常に薄くなる為、ここから不純物が拡散されるとい
う問題があった。更に、第７図において、配線３０ 、
３１の表面にシリコン酸化膜２５．２６を形成し該酸化
膜２５．２６を層間膜として、配線２７を形成し、２層
の配線構造にした場合、該配線２７と、前記配線３０．
３１が前記酸化膜厚が薄い個所３２．３３で短絡すると
いう問題があった。
本発明の目的は、上記従来の欠点を除き、半導体基板上
に多結晶シリコン膜よりなる配線、抵抗及び電極を用い
た半導体装置の製造方法を提供することにある。
に多結晶シリコン膜よりなる配線、抵抗及び電極を用い
た半導体装置の製造方法を提供することにある。
本発明は、選択的に絶縁膜で機われた半導体基板の一主
面上に多結晶シリコン膜を被着する工程と、該多結晶シ
リコン膜を選択的に異方性エツチングにより除去し、残
存する多結晶シリコン膜の少なくとも側面をシリコン酸
化膜に変換する工程と、前記、多結晶シリコン膜表面を
含む前記半導体基板表面に絶縁膜を被着する工程と、該
絶縁膜を異方性エツチングにより除去し、少なくとも前
記残存する多結晶シリコン膜の側面に残す工程を含むこ
とを特徴としている。
面上に多結晶シリコン膜を被着する工程と、該多結晶シ
リコン膜を選択的に異方性エツチングにより除去し、残
存する多結晶シリコン膜の少なくとも側面をシリコン酸
化膜に変換する工程と、前記、多結晶シリコン膜表面を
含む前記半導体基板表面に絶縁膜を被着する工程と、該
絶縁膜を異方性エツチングにより除去し、少なくとも前
記残存する多結晶シリコン膜の側面に残す工程を含むこ
とを特徴としている。
即ち前記第５図において、シリコン［（ｔ［２１゜５−
２２の膜厚が薄くなる部分２８ 、２９に前記絶縁膜を
形成し、該薄い部分２８．２９を檀うものである。
形成し、該薄い部分２８．２９を檀うものである。
次に本発明を実施例により説明する。第８図及び第９図
は本発明の主な製造工程の断面図である。
は本発明の主な製造工程の断面図である。
第８図の工程に至るまでは第１図乃至第５図に示した従
来の製造方法と同一である。第８図において、多結晶シ
リコン膜１８．２０を含む半導体基板表面にシリコン窒
化膜４１を形成する。該シリコン窒化膜は約１０００Ｘ
が適当である。
来の製造方法と同一である。第８図において、多結晶シ
リコン膜１８．２０を含む半導体基板表面にシリコン窒
化膜４１を形成する。該シリコン窒化膜は約１０００Ｘ
が適当である。
次に第９図において、異方性エツチングにより前記シリ
コン窒化膜４１を除去し、前記多結晶シリコン膜１８．
２０の側面にのみ、シリコン窒化膜４２．４３を残す。
コン窒化膜４１を除去し、前記多結晶シリコン膜１８．
２０の側面にのみ、シリコン窒化膜４２．４３を残す。
更に前記多結晶シリコン膜１８゜２０に不純物を添加し
て、配線及び抵抗を形成する。
て、配線及び抵抗を形成する。
上記実施例では、シリコン酸化膜２１．２２の薄くなっ
た部分２８．２９を前記シリコン窒化膜４２゜４３で榎
っでいる。これにより例えば２層の配線構造にした場合
、前記膜厚の薄い部分２８．２９での短絡を防止するこ
とが可能となる。更に前記多６一 結晶シリコン膜１８．２０にそれぞれ異なる導電型の不
純物を熱拡散により添加して、配線あるいは抵抗を形成
する場合でも、前記膜厚の薄い部分２８．２９より不純
物が拡散するのを防止することが可能となる。
た部分２８．２９を前記シリコン窒化膜４２゜４３で榎
っでいる。これにより例えば２層の配線構造にした場合
、前記膜厚の薄い部分２８．２９での短絡を防止するこ
とが可能となる。更に前記多６一 結晶シリコン膜１８．２０にそれぞれ異なる導電型の不
純物を熱拡散により添加して、配線あるいは抵抗を形成
する場合でも、前記膜厚の薄い部分２８．２９より不純
物が拡散するのを防止することが可能となる。
上記実施例ではシリコン窒化膜４１を多結晶シリコン膜
１８．２０の側面に残存させたが、気相成長によるシリ
コン酸化膜でも可能である。
１８．２０の側面に残存させたが、気相成長によるシリ
コン酸化膜でも可能である。
第１図乃至第７図は、従来の多結晶シリコン膜を配線及
び抵抗に用いた半導体装置の主な製造工程の断面図であ
る。父、第８図及び第９図は、本発明の実施例の主な製
造工程における断面図である。 １１・・・・・・半導体基板、１２，２１，２２，２６
゜２５・・・・・・シリコン酸化膜、１３．１８．２０
・・・・・・多結晶シリコンＨ１１４，４１，４２，４
３・・・・・・シリコン窒化膜、１５．１６・・・・・
・フォトレジスト膜、２７゜第１図 第２ 図 第３ 図 １０す
び抵抗に用いた半導体装置の主な製造工程の断面図であ
る。父、第８図及び第９図は、本発明の実施例の主な製
造工程における断面図である。 １１・・・・・・半導体基板、１２，２１，２２，２６
゜２５・・・・・・シリコン酸化膜、１３．１８．２０
・・・・・・多結晶シリコンＨ１１４，４１，４２，４
３・・・・・・シリコン窒化膜、１５．１６・・・・・
・フォトレジスト膜、２７゜第１図 第２ 図 第３ 図 １０す
Claims (1)
- 選択的に絶縁膜で精われた半導体基板の一生面上に多結
晶シリコン膜を被着する工程と、該多結晶シリコン膜を
選択的に異方性エツチングにより除去し、残存する多結
晶シリコン膜の少なくとも側面をシリコン酸化膜に変換
する工程と、前記残存する多結晶シリコン膜表面を含む
前記半導体基板表面に絶縁膜を被着する工程と、該絶縁
膜を異方性エツチングにより除去し、少なくとも前記残
存する多結晶シリコン膜の側面に残す工程とを含むこと
を％敵とする半導体装置のｆＡ造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23231183A JPS60124845A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23231183A JPS60124845A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124845A true JPS60124845A (ja) | 1985-07-03 |
Family
ID=16937209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23231183A Pending JPS60124845A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303995B1 (en) | 1996-01-11 | 2001-10-16 | Lsi Logic Corporation | Sidewall structure for metal interconnect and method of making same |
-
1983
- 1983-12-09 JP JP23231183A patent/JPS60124845A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303995B1 (en) | 1996-01-11 | 2001-10-16 | Lsi Logic Corporation | Sidewall structure for metal interconnect and method of making same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548617B2 (ja) | ||
| JPS5950113B2 (ja) | 半導体装置 | |
| JPS60124845A (ja) | 半導体装置の製造方法 | |
| JPH0511668B2 (ja) | ||
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH035656B2 (ja) | ||
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH0117256B2 (ja) | ||
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| JPS633434A (ja) | 半導体装置の製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62293646A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05114614A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS6161546B2 (ja) |