JPH0294456A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0294456A JPH0294456A JP24601488A JP24601488A JPH0294456A JP H0294456 A JPH0294456 A JP H0294456A JP 24601488 A JP24601488 A JP 24601488A JP 24601488 A JP24601488 A JP 24601488A JP H0294456 A JPH0294456 A JP H0294456A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- forming
- polycrystalline silicon
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000001459 lithography Methods 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に、ショット
キーバリアダイオードを含む集積回路装置の製造方法に
関す・る。
キーバリアダイオードを含む集積回路装置の製造方法に
関す・る。
従来、この種の半導体装置は、ＴＴＬ（）−ランジスタ
、トランジスタ、ロジック）を高速化にした所謂５ＴＴ
Ｌ （ショットキー、ＴＴＬ）に代表されるように、ト
ランジスタ素子とショットキーダイオードとで形成され
る半導体装置である。
、トランジスタ、ロジック）を高速化にした所謂５ＴＴ
Ｌ （ショットキー、ＴＴＬ）に代表されるように、ト
ランジスタ素子とショットキーダイオードとで形成され
る半導体装置である。
第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。まず、第２図（ａ）に示すように、低濃度のＮ型
シリコン基板１の表面にＩ。
説明するための工程順に示した半導体チップの断面図で
ある。まず、第２図（ａ）に示すように、低濃度のＮ型
シリコン基板１の表面にＩ。
ｏｃｏｓ法によりＬＯＣＯ３絶縁膜２を形成する。
次に、イオン注入法により高濃度のＮ＋型導電層／ｌと
、Ｐ＋型導電層５を形成する。このＰ＋型導電層５はシ
ョットキーバリアダイオードの開口端のリーク電流を防
止する拡散層である。次に、ＣＶＤ法によりボロンをド
ープしたＰＳＧ膜を形成してフィールド絶縁膜３とする
。次に、このフィールド絶縁膜３の表面を酸素雰囲気中
で高温熱処理して滑らかにする。次に、リソグラフィ法
によりＮ＋型導電層４の上のフィールド絶縁膜３の一部
を除去してコンタクト穴７ａを開ける。再び、高温熱処
理してコンタクト穴７ａの１■面を滑らかにする。次に
、第２図（ｂ）に示すように、ＣＶＤ法により多結晶シ
リコン層６を形成し、リソグラフィ法によショッ）・キ
ーダイオードとなるべき領域の多結晶シリコン層を除去
して、多結晶シリコン層６を残す。次に、第２図（ｃ）
に示すように、ショットキーバリアダイオード領域上の
フィールド絶縁膜３を除去し、コンタクト穴７ｂを形成
する。次に、第２図（ｄ）に示すように、金属蒸着法に
よりアルミニウム層を形成し、リソグラフィ法により選
択的に除去して配線層９を形成する。次に、配線層９を
マスクにして不要な多結晶シリコン層６を除去して作ら
れていた。
、Ｐ＋型導電層５を形成する。このＰ＋型導電層５はシ
ョットキーバリアダイオードの開口端のリーク電流を防
止する拡散層である。次に、ＣＶＤ法によりボロンをド
ープしたＰＳＧ膜を形成してフィールド絶縁膜３とする
。次に、このフィールド絶縁膜３の表面を酸素雰囲気中
で高温熱処理して滑らかにする。次に、リソグラフィ法
によりＮ＋型導電層４の上のフィールド絶縁膜３の一部
を除去してコンタクト穴７ａを開ける。再び、高温熱処
理してコンタクト穴７ａの１■面を滑らかにする。次に
、第２図（ｂ）に示すように、ＣＶＤ法により多結晶シ
リコン層６を形成し、リソグラフィ法によショッ）・キ
ーダイオードとなるべき領域の多結晶シリコン層を除去
して、多結晶シリコン層６を残す。次に、第２図（ｃ）
に示すように、ショットキーバリアダイオード領域上の
フィールド絶縁膜３を除去し、コンタクト穴７ｂを形成
する。次に、第２図（ｄ）に示すように、金属蒸着法に
よりアルミニウム層を形成し、リソグラフィ法により選
択的に除去して配線層９を形成する。次に、配線層９を
マスクにして不要な多結晶シリコン層６を除去して作ら
れていた。
し発明が解決しようとする課題〕
上述した従来の半導体装置の製造方法は、フィールド絶
縁膜３を形成し、金属蒸着法によるアルミニウム層によ
る配線層９を形成するまでに、３回のりソゲラフイエ程
が必要になるために、製造工程が長くなることと、リソ
グラフィ工程が多いことからパターンの欠陥発生確率が
高いという欠点がある。更に、フィールド絶縁膜３上に
多結晶シリコン層６を形成してからショッｌ−キーバリ
アダイオードとなる領域にコンタクト穴７ｂを開けるこ
とになっているので、多結晶シリコン層６があるため、
フィールド絶縁膜３をなだらかにするための熱処理が出
来ない。このため、アルミニウム層で形成される配線層
９に凹み１０が発生し、この凹み１０から配線層９が断
線するという問題がある。
縁膜３を形成し、金属蒸着法によるアルミニウム層によ
る配線層９を形成するまでに、３回のりソゲラフイエ程
が必要になるために、製造工程が長くなることと、リソ
グラフィ工程が多いことからパターンの欠陥発生確率が
高いという欠点がある。更に、フィールド絶縁膜３上に
多結晶シリコン層６を形成してからショッｌ−キーバリ
アダイオードとなる領域にコンタクト穴７ｂを開けるこ
とになっているので、多結晶シリコン層６があるため、
フィールド絶縁膜３をなだらかにするための熱処理が出
来ない。このため、アルミニウム層で形成される配線層
９に凹み１０が発生し、この凹み１０から配線層９が断
線するという問題がある。
本発明の目的は、より少いリソグラフィ工程で、ショッ
トキーバリアダイオードの配線層が滑らかな表面に形成
して断線が起しにくい配線層が得られる半導体装置の製
造方法を提供することである。
トキーバリアダイオードの配線層が滑らかな表面に形成
して断線が起しにくい配線層が得られる半導体装置の製
造方法を提供することである。
１課題を解決するための手段〕
本発明の半導体装置の製造方法は、−導電型半導体基板
の一生面上に形成された絶縁分離層を挟んで高濃度の一
導電型導電層及び逆導電型導電層を形成する工程と、前
記高濃度の導電層及び前記絶縁分離層を含めた表面上に
絶縁層を形成する工程と、前記絶縁層を選択的に除去し
て複数個のコンタクト穴を同時に形成する工程と、前記
コンタクＩ・穴側面を形成する前記絶縁層の表面を熱処
理する工程と、前記熱処理されたコンタクト穴を含めた
基板の全表面上に多結晶シリコン層を形成する工程と、
前記多結晶シリコン層上に窒化膜を選択的に形成する工
程と、前記窒化膜をマスクにして前記多結晶シリコン層
を酸化して酸化膜を形成する工程と、前記窒化膜及び前
記酸化膜を除去した後に金属配線層を形成する工程とを
含んで構成される。
の一生面上に形成された絶縁分離層を挟んで高濃度の一
導電型導電層及び逆導電型導電層を形成する工程と、前
記高濃度の導電層及び前記絶縁分離層を含めた表面上に
絶縁層を形成する工程と、前記絶縁層を選択的に除去し
て複数個のコンタクト穴を同時に形成する工程と、前記
コンタクＩ・穴側面を形成する前記絶縁層の表面を熱処
理する工程と、前記熱処理されたコンタクト穴を含めた
基板の全表面上に多結晶シリコン層を形成する工程と、
前記多結晶シリコン層上に窒化膜を選択的に形成する工
程と、前記窒化膜をマスクにして前記多結晶シリコン層
を酸化して酸化膜を形成する工程と、前記窒化膜及び前
記酸化膜を除去した後に金属配線層を形成する工程とを
含んで構成される。
〔実施例Ｊ
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ＞は本発明の一実施例について説明
するための工程順に示した半導体チッソ。
するための工程順に示した半導体チッソ。
の断面図である。まず、第１図（ａ＞に示すように、従
来例と同様に、低濃度のＮ型シリコン基板１に、ＬＯＣ
Ｏ３絶縁膜２、高濃度のＮ°型導電層１１、Ｐ＋型導電
層５及びボロンをドープしたＰＳＧ膜によるフィールド
絶縁膜３を形成する。次に、リソグラフィ法によりＮ＋
型導電層４及びＰ１型導電層５の間のＮ型シリコン基板
１上のフィールド絶縁膜３の一部を除去して、コンタク
１〜穴７ａ及び７ｂを同時に開ける。次に、高温熱処理
により、これらのコンタクト穴７ａ及び７ｂの側面のフ
ィールド絶縁膜３の表面を滑らかにする。
来例と同様に、低濃度のＮ型シリコン基板１に、ＬＯＣ
Ｏ３絶縁膜２、高濃度のＮ°型導電層１１、Ｐ＋型導電
層５及びボロンをドープしたＰＳＧ膜によるフィールド
絶縁膜３を形成する。次に、リソグラフィ法によりＮ＋
型導電層４及びＰ１型導電層５の間のＮ型シリコン基板
１上のフィールド絶縁膜３の一部を除去して、コンタク
１〜穴７ａ及び７ｂを同時に開ける。次に、高温熱処理
により、これらのコンタクト穴７ａ及び７ｂの側面のフ
ィールド絶縁膜３の表面を滑らかにする。
次に、第１図（ｂ）に示すように、フィールド絶縁膜３
を含めたシリコン基板ｌ上に多結晶シリコン層６を形成
する。次に、第１図（ｃ）に示すように、ＣＶ Ｄ法に
より多結晶シリコン層６の上に窒化膜を形成し、リソグ
ラフィ法により、シヨ・／トキーバリアダイオード領域
上の窒化膜を除去して窒化１摸８を残す。次に、第１図
（ｄ）に示すように、熱酸化法により、例えば、９５０
℃の水蒸気中で７分間処理して、ショットキーバリアダ
イオード領域の多結晶シリコン層６を酸化して酸化膜１
１を形成する。次に、第１図（ｅ）に示すように、ぶつ
酸でエツチングしてショッ）−キーバリアダイオード領
域の酸化膜１１を除去してＮ型シリコン基板ｌを露出さ
せる。次に、窒化膜８を除去する。次に、第１図（ｆ）
に示すように、金属蒸着法によりアルミニウム層を形成
し、アルミニウム層を選択的に除去し配線層９を形成す
る。
を含めたシリコン基板ｌ上に多結晶シリコン層６を形成
する。次に、第１図（ｃ）に示すように、ＣＶ Ｄ法に
より多結晶シリコン層６の上に窒化膜を形成し、リソグ
ラフィ法により、シヨ・／トキーバリアダイオード領域
上の窒化膜を除去して窒化１摸８を残す。次に、第１図
（ｄ）に示すように、熱酸化法により、例えば、９５０
℃の水蒸気中で７分間処理して、ショットキーバリアダ
イオード領域の多結晶シリコン層６を酸化して酸化膜１
１を形成する。次に、第１図（ｅ）に示すように、ぶつ
酸でエツチングしてショッ）−キーバリアダイオード領
域の酸化膜１１を除去してＮ型シリコン基板ｌを露出さ
せる。次に、窒化膜８を除去する。次に、第１図（ｆ）
に示すように、金属蒸着法によりアルミニウム層を形成
し、アルミニウム層を選択的に除去し配線層９を形成す
る。
し発明の効果〕
以上説明したように本発明は、従来の方法が、フィール
ド絶縁ＴＩ！Ａ３を形成し、アルミニウム層による配線
層９を形成するまでに、３回のりソゲラフイエ程を必要
としていたが、２回のリングラフィ工程で済むので、製
造工程の短縮が図れるし、また、パターン欠陥発生確率
を減少させることが出来る。更に、高濃度拡散領域への
コンタクト穴とショッ１〜キーダイオード領域へのコン
タクト穴を、多結晶シリコン層を形成する前に、同時に
開けることによって、高温熱酸化処理によるコンタクＩ
・穴の側壁を滑らかにする工程を実施出来るので、後工
程で形成される配線層の表面が滑らかで断線の起きにく
い配線層が得られるという効果がある。
ド絶縁ＴＩ！Ａ３を形成し、アルミニウム層による配線
層９を形成するまでに、３回のりソゲラフイエ程を必要
としていたが、２回のリングラフィ工程で済むので、製
造工程の短縮が図れるし、また、パターン欠陥発生確率
を減少させることが出来る。更に、高濃度拡散領域への
コンタクト穴とショッ１〜キーダイオード領域へのコン
タクト穴を、多結晶シリコン層を形成する前に、同時に
開けることによって、高温熱酸化処理によるコンタクＩ
・穴の側壁を滑らかにする工程を実施出来るので、後工
程で形成される配線層の表面が滑らかで断線の起きにく
い配線層が得られるという効果がある。
第１図（ａ）〜（ｆ）は本発明の一実施例について説明
するための工程順に示した半導体チップの断面図、第２
図（ａ）〜（ｄ）は従来の半導体装置の製造方法を説明
するための工程順に示した半導体チップの断面図である
。 １・・・Ｎ型シリコン基板、２・・・ＬＯＣＯ３絶縁膜
、３・・・フィールド絶縁膜、４・・・Ｎ＋型導電層、
５・・・Ｐ１型導電層、６・・・多結晶シリコン層、７
ａ、７ｂ−・・コンタクト穴、８・・・窒化膜、９・・
・配線層、１＼−一／ ２ｆ５ ノ ズ 第１ 図
するための工程順に示した半導体チップの断面図、第２
図（ａ）〜（ｄ）は従来の半導体装置の製造方法を説明
するための工程順に示した半導体チップの断面図である
。 １・・・Ｎ型シリコン基板、２・・・ＬＯＣＯ３絶縁膜
、３・・・フィールド絶縁膜、４・・・Ｎ＋型導電層、
５・・・Ｐ１型導電層、６・・・多結晶シリコン層、７
ａ、７ｂ−・・コンタクト穴、８・・・窒化膜、９・・
・配線層、１＼−一／ ２ｆ５ ノ ズ 第１ 図
Claims (1)
- 一導電型半導体基板の一主面上に形成された絶縁分離層
を挟んで高濃度の一導電型導電層及び逆導電型導電層を
形成する工程と、前記高濃度の導電層及び前記絶縁分離
層を含めた表面上に絶縁層を形成する工程と、前記絶縁
層を選択的に除去して複数個のコンタクト穴を同時に形
成する工程と前記コンタクト穴側面を形成する前記絶縁
層の表面を熱処理する工程と、前記熱処理されたコンタ
クト穴を含めた基板の全表面上に多結晶シリコン層を形
成する工程と、前記多結晶シリコン層上に窒化膜を選択
的に形成する工程と、前記窒化膜をマスクにして前記多
結晶シリコン層を酸化して酸化膜を形成する工程と、前
記窒化膜及び前記酸化膜を除去した後に金属配線層を形
成する工程とを含むことを特徴とするショットキーバリ
アダイオードを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24601488A JP2705139B2 (ja) | 1988-09-29 | 1988-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24601488A JP2705139B2 (ja) | 1988-09-29 | 1988-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294456A true JPH0294456A (ja) | 1990-04-05 |
| JP2705139B2 JP2705139B2 (ja) | 1998-01-26 |
Family
ID=17142177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24601488A Expired - Lifetime JP2705139B2 (ja) | 1988-09-29 | 1988-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705139B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03294760A (ja) * | 1990-04-10 | 1991-12-25 | Tokyo Gas Co Ltd | 冷水発生装置 |
-
1988
- 1988-09-29 JP JP24601488A patent/JP2705139B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03294760A (ja) * | 1990-04-10 | 1991-12-25 | Tokyo Gas Co Ltd | 冷水発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2705139B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607389B2 (ja) | 半導体装置の製造方法 | |
| JPH0728040B2 (ja) | 半導体装置およびその製造方法 | |
| KR100330468B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JPH0294456A (ja) | 半導体装置の製造方法 | |
| KR19980060628A (ko) | 반도체소자의 게이트 절연막 제조방법 | |
| JPH03120828A (ja) | 半導体装置及びその製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JP2675292B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS58142573A (ja) | 半導体集積回路およびその製造方法 | |
| JP2675291B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS6150385B2 (ja) | ||
| JPH08316475A (ja) | 半導体装置およびその製造方法 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPH10200101A (ja) | 半導体装置の製造方法 |