KR19980060628A - 반도체소자의 게이트 절연막 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 게이트 절연막 제조방법에 관한 것으로서, 반도체기판상에 열산화막이나 화학 산화막을 형성하고, 그 상부에 증착 속도가 늦어 두께 조절이 열산화막이나 CVD 산화막보다 용이한 CVD 질화막을 형성하고, 상기 막들을 산소 부위기에서 열처리하여 산화질화막으로 변환시켰으므로, 고집적 소자에 필요한 20~50Å 정도의 얇은 게이트 절연막을 양호한 계면 및 결함이 제거된 상태로 재현성 있게 형성할 수 있어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 게이트 절연막 제조방법

본 발명은 반도체소자의 게이트 절연막 제조방법에 관한 것으로서, 특히 모스 전계효과트랜지스터(Metal Oxide Semiconductro Field Effect Transistor; 이하 MOS FET라 칭함)의 게이트 절연막을 열산화막이나 화학 산화막과 질화막의 적층 구조로 형성한 후, 산소 분위기에서 열처리하여 상기 질화막을 산화시켜 질화산화막으로 변화시켜 두께가 극히 적은 고집적 소자의 게이트 절연막을 향호한 막질을 갖도록 재현성 있게 형성하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 게이트 절연막 제조방법에 관한 것이다.

일반적으로 MOS FET의 게이트 절연막은 반도체기판과 게이트전극을 중계하는 역할로서 반도체기판 및 상기 게이트전극의 사이에 위치하며, 상기 게이트 절연막은 게이트전극으로 주로 사용되는 다결정 실리콘층과의 계면 상태가 가장 양호한 산화막(SiO₂)을 주로 사용한다.

종래 기술에 따른 반도체소자의 게이트 절연막으로는 실리콘 웨이퍼인 반도체기판의 열산화에 의해 형성되는 단층 열산화막을 사용한다.

그러나 상기와 같은 종래 기술에 따른 반도체소자의 게이트 절연막 제조방법은 열산화막 제조 공정이 간단하고 전기적 특성이 우수하나, 소자의 고집적화에 따른 디지안 롤(Design rule) 감소에 따라 게이트 절연막의 두께도 따라 감소되어 1G DRAM에서 사용되어지는 게이트산화막의 두께가 50~60Å 정도로 얇아짐에 따라 산화막내에 핀홀(pin hole)이나 미세 결함(microdefects)등에 의해 특성이 열화되고, 단층 열산화막의 특성상 반도체기판에 존재하는 응력이나 표면 거칠기 및 곡면(curvature) 등의 영향을 더욱 민감하게 받아 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.

또한 종래의 반도체소자는 반도체기판상에 소자분리 산화막을 형성하고, 상기 반도체기판을 순수로 희석된 암모니아 용액으로 처리하여 세척한다. 이때 상기 암모니아에 의해 반도체기판의 표면에 화학적 산화막이 형성되는데, 상기 반도체기판을 열산화시켜 상기 화학적 산화막 상에 열산화막을 형성하여 화학적 산화막과 열산화막을 함께 게이트절연막으로 사용하는데, 상기의 화학적 산화막은 완전히 산화되지 않아 SiO 또는 SiOH 등과 같은 불완전 산화물이 일부 생성되며, 상기 불완전 산화물은 중금속 또는 알카리 금속(Alkali Metal)들과 쉽게 결합하여 전하 포획영역이 되는 불순물 싱크(Sink)를 형성하여 게이트산화막의 전기적 특성(즉, 절연 특성)을 열화시킴과 아울러 상기 게이트 산화막의 두께를 증가시켜 소자의 고집적화의 장애요인이 되는 다른 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 열산화막과 질화막을 적층하고 상기 질화막을 산소 분위기에서 열처리하여 산화막으로 변화시켜 게이트 절연막으로 사용하여 증착 속도가 늦어 두께 조절이 용이한 질화막을 사용하므로서, 얇은 게이트 절연막을 요구하는 고집적 소자의 재현성을 증가시키고, 산화막 질화막의 계면 스트레스에 의한 소자의 동작 불량도 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 게이트 절연막 제조방법을 제공함에 있다.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체소자의 게이트 절연막 제조공정도.

*도면의 주요 부분에 대한 부호의 설명*

10:반도체기판12:열산화막

14:질화막16:질화산화막

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 게이트 절연막 제조방법의 특징은, 반도체기판상에 열산화막을 형성하는 공정과, 상기 열산화막 상에 질화막을 형성하는 공정과, 상기 질화막을 산소 분위기에서 열처리하여 질화산화막으로 변화시키는 공정을 구비함에 있다.

본 발명의 다른 특징은, 반도체기판상에 화학 산화막을 형성하는 공정과, 상기 화학산화막상에 질화막을 형성하는 공정과, 상기 질화막을 산소 분위기에서 열처리하는 질화산화막으로 변화시키고 화학 산화막내의 결함도 제거하는 공정을 구비함에 있다.

이하, 본 발명에 따른 반도체소자의 게이트 절연막 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.

도 1a 및 b는 본 발명의 일실시예에 따른 반도체소자의 게이트 절연막 제조 공정도이다.

먼저, 시리콘 웨이퍼로 된 반도체기판상(10)상에 열산화막(12)과 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함) 질화막(14)을 순차적으로 소정 두께, 예를 들어 각각 10~50Å 정도 두께로 형성한다. 이때 상기 질화막(14)은 CVD산화막에 비해 증착 속도가 2배 이상 느려 미세한 두께의 조절이 가능하다.(도 1a 참조).

그 다음 상기 질화막(14)을 소정의 조건, 예를들어 산소 분위기에서 800~1100℃ 정도의 온도에서 열처리하여 상기 질화막(14)을 질환산화막(16)을 변환시켜, 열산화막(12)과 질산화막(16)으로 구성되는 게이트 절연막을 형성한다.(도 1b 참조).

또한 도시되어 있지는 않으나, 본 발명의 다른 실시예에 따른 반도체소자의 게이트 절연막 제조방법은, 반도체소자의 소자분리 산화막 제조시 암모니아 용액 세정에 의해 반도체기판상에 형성되는 화학 산화막을 게이트 절연막의 일부로 사용하는 것으로서, 화학 산화막이 형성되어 있는 반도체기판상에 증착 속도 조절이 용이한 CVD 질화막을 형성하되, 상기 화학 산화막의 두께가 통상 10~50Å 정도인 점을 감안하여 필요한 게이트 절연막의 나머지 두께를 질화막으로 형성하고, 이를 산소분위기에서 열처리하면, 상기 화학 산화막 내부의 불완전 결함들은 완전 결함으로 변화되고, 질화막도 질화산화막으로 변환되어 게이트 절연막의 막질이 향상된다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 게이트 절연막 제조방법은 반도체기판상에 열산화막이나 화학 산화막을 형성하고, 그 상부에 증착 속도가 늦어 두께 조절이 열산화막이나 CVD 산화막보다 용이한 CVD 질화막을 형성하고, 상기 막들을 산소 분위기에서 열처리하여 질화산화막으로 변환시켰으므로, 고집적 소자에 필요한 20~50Å 정도의 얇은 게이트 절연막을 양호한 계면 및 결함이 제거된 상태로 재현성이 있게 형성할 수 있어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (5)

1. 반도체기판상에 열산화막을 형성하는 공정과,

   상기 열산화막 상에 질화막을 형성하는 공정과,

   상기 질화막을 산소 분위기에서 열처리하여 질화산화막으로 변화시키는 공정을 구비하는 반도체소자의 게이트 절연막 제조방법.
2. 제1항에 있어서, 상기 열산화막과 질화막은 각각 10~50Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 게이트 절연막 제조방법.
3. 제1항에 있어서, 상기 열처리 온도를 800~1100℃에서 열처리하는 것을 특징으로 하는 반도체소자의 게이트 절연막 제조방법.
4. 반도체기판상에 화학 산화막을 형성하는 공정과,

   상기 화학산화막상에 질화막을 형성하는 공정과,

   상기 질화막을 산소 분위기에서 열처리하여 질화산화막으로 변화시키고 화학 산화막내의 결함도 제거하는 공정을 구비하는 반도체소자의 게이트 절연막 제조방법.
5. 제4항에 있어서, 상기 화학산화막이 소자분리 산화막 형성후의 암모니아 세척에 의해 형성되는 것을 특징으로 하는 반도체소자의 게이트 절연막 제조방법.