JP2675291B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2675291B2 JP2675291B2 JP8189108A JP18910896A JP2675291B2 JP 2675291 B2 JP2675291 B2 JP 2675291B2 JP 8189108 A JP8189108 A JP 8189108A JP 18910896 A JP18910896 A JP 18910896A JP 2675291 B2 JP2675291 B2 JP 2675291B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor thin
- thin film
- wiring metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は絶縁性基板や絶縁膜
上に形成する半導体薄膜に半導体素子を形成するＳＯＳ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）やＳＯＩ
（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）に用いる
ＭＯＳトランジスタの配線金属の製造方法に関する。 【０００２】 【従来の技術】絶縁性基板または絶縁膜上の半導体薄膜
に半導体素子を形成することにより、ソースドレインと
基板間および配線と基板間の接合容量が小さくなり、半
導体集積回路装置の動作速度の高速化と低消費電力化
と、さらにｐｎ接合分離が不要で半導体素子の高密度配
置を達成することができる利点をもつことから、このよ
うな半導体集積回路装置の研究開発が活発に行われてい
る。この従来技術を、サファイア基板を用いるＳＯＳに
て説明する。 【０００３】ＳＯＳにてＭＯＳトランジスタを形成する
手段として、たとえば特開昭５９−１１２６５０号公報
に記載のものがある。従来技術のＭＯＳトランジスタ構
造を得るための製造工程を、図７の断面図を用いて説明
する。 【０００４】まず図７（ａ）に示すように、サファイア
からなる絶縁性基板１０上に形成する単結晶シリコン膜
からなる半導体薄膜１２をエッチングすることにより島
状に分離して、素子間分離を行う。 【０００５】つぎに酸素雰囲気中で酸化処理を行うこと
により、半導体薄膜１２上にゲート酸化膜１４を形成す
る。その後、全面に多結晶シリコンを形成し、さらにフ
ォトエッチング処理によりゲート電極１６を形成する。
さらに半導体薄膜１２のゲート電極１６に整合する領域
に、イオン注入法により不純物を導入してソースドレイ
ン１８、２０を形成する。 【０００６】つぎに図７（ｂ）に示すように、中間絶縁
膜２２を全面に形成し、さらにフォトエッチング処理に
よって、ソースドレイン１８、２０領域にまで貫通する
コンタクト窓２４を形成する。その後、このコンタクト
窓２４を介してソースドレイン１８、２０と接続する配
線金属２６を形成して電気的接続を行う。 【０００７】 【発明が解決しようとする課題】従来のＭＯＳトランジ
スタ構造は、図７（ｂ）に示すように、ソースドレイン
１８、２０と配線金属２６との接続は、半導体薄膜１２
の上面で行っている。 【０００８】このためコンタクト窓２４形成時のフォト
マスク合わせずれを考慮して、このコンタクト窓２４端
とゲート電極１６との距離を、ある程度大きくし寸法的
に余裕を取る必要がある。そのうえコンタクト窓２４の
開口の大きさも極端な微細化はできない。したがって、
半導体薄膜１２端からゲート電極１６までの距離、すな
わちソースドレイン１８、２０領域の長さが長くなり、
島状の半導体薄膜１２の面積が大きくなる。この結果、
絶縁性基板上の半導体素子の特徴である高密度化への対
応が充分でないという問題点がある。 【０００９】本発明の目的は、上記問題点を解決して、
半導体集積回路装置の高密度化が可能な配線金属の製造
方法を提供することである。 【００１０】 【課題を解決するための手段】上記目的を達成するため
本発明の半導体集積回路装置の製造方法は、下記記載の
手段を採用する。 【００１１】本発明の半導体集積回路装置の製造方法に
おいては、絶縁性基板または絶縁性被膜上に半導体薄膜
を形成し、半導体薄膜上に耐酸化膜を形成し、フォトエ
ッチング処理により耐酸化膜をパターニングする工程
と、耐酸化膜から露出している半導体薄膜の膜厚のおよ
そ半分をエッチングし、耐酸化膜を酸化防止膜として用
いて酸化処理を行い、耐酸化膜の非形成領域に絶縁膜形
成し、耐酸化膜を除去する工程と、酸化処理を行い半導
体薄膜にゲート酸化膜を形成し、ゲート電極を形成する
工程と、ゲート電極に整合する領域の半導体薄膜にソー
スドレインを形成し、レジスト膜を用いて半導体薄膜の
側面部のソースドレインとこのソースドレイン近傍の絶
縁性基板または絶縁性被膜とが露出するように絶縁膜に
フォトエッチング処理により開口領域を設ける工程と、
全面に配線金属材料を形成し、レジスト膜を除去するこ
とにより絶縁膜の開口領域に埋め込むように第１の配線
金属を形成する工程と、全面に中間絶縁膜を形成し、フ
ォトエッチング処理により第１の配線金属が露出するよ
うに中間絶縁膜に開口領域を形成し、中間絶縁膜の開口
領域を介して第１の配線金属と接続する第２の配線金属
を形成する工程とを有することを特徴とする。 【００１２】 【発明の実施の形態】以下図面を用いて本発明の最適な
実施形態における半導体集積回路装置の製造方法を説明
する。なお以下の説明は、ＳＯＳのＭＯＳトランジスタ
を例にして説明する。図１は本発明の実施形態における
ＭＯＳトランジスタの配線金属構造を示す断面図であ
る。この図１を用いて本発明のＭＯＳトランジスタ構造
を、まずはじめに説明する。 【００１３】絶縁性基板１０上に設ける半導体薄膜１２
は、素子間分離を行うため島状に分離する。さらに半導
体薄膜１２には、ゲート酸化膜を介してゲート電極１６
を設ける。そしてゲート電極１６に整合する領域の半導
体薄膜１２にソースドレイン１８、２０を設ける。さら
に、半導体薄膜１２の側面部のソースドレイン１８、２
０が露出するように、中間絶縁膜を設け、そしてこの半
導体薄膜１２の側面部のソースドレイン１８、２０と接
続するように、配線金属２６を設ける。すなわち本発明
の配線金属構造は、半導体薄膜１２の側面部で、ソース
ドレイン１８、２０と配線金属２６との電気的接続を行
っている。 【００１４】本発明の配線金属構造は、図７（ｂ）に示
す従来技術のように半導体薄膜１２の上面で電気的接続
を行ってなく、半導体薄膜１２の側面部にてソースドレ
イン１８、２０と配線金属２６との電気的接続を行って
いる。このため本発明においては、コンタクト窓の形成
領域が不要となり、従来技術と比較して島状の半導体薄
膜１２の占有面積が小さくなる。 【００１５】すなわち、図１に示す島状の半導体薄膜１
２端からゲート電極１６端までのソースドレイン１８、
２０領域の長さ寸法Ｌは、ゲート電極１６のフォトマス
ク合わせずれを考慮した寸法に、１μｍ程度を加えた長
さで充分である。このため島状の半導体薄膜１２の面積
が小さくなり、高密度化を達成することができ、絶縁性
基板あるいは絶縁膜上の半導体集積回路装置の利点をさ
らに大きくすることが可能となる。 【００１６】つぎに本発明のＭＯＳトランジスタの配線
金属構造を形成するための製造方法における実施形態
を、図面を用いて説明する。図２（ａ）、（ｂ）は、本
発明のＭＯＳトランジスタの配線金属構造を形成するた
めの製造方法を示す断面図である。 【００１７】まずはじめに図２（ａ）に示すように、結
晶方位１０１２を有するサファイアからなる絶縁性基板
１０上に、１００の面方位を有する単結晶シリコン膜か
らなり、第１導電型の半導体薄膜１２を形成する。この
半導体薄膜１２は、エピタキシャル成長法により、０．
６μｍ程度の厚さで形成する。 【００１８】その後、化学気相成長法（ＣＶＤ法）によ
り、膜厚１００ｎｍ程度の酸化シリコン膜（図示せず）
を全面に形成する。この酸化シリコン膜は、半導体薄膜
１２のエッチングマスクとして使用する。その後、全面
に回転塗布法により感光性樹脂を形成し、所定のフォト
マスクを用いて露光処理と現像処理を行い、感光性樹脂
をパターニングし、さらにこのパターニングした感光性
樹脂をエッチングマスクに用いてエッチングするフォト
エッチング処理により、酸化シリコン膜を素子形成領域
上にパターン形成する。 【００１９】その後、このパターニングした酸化シリコ
ン膜をエッチングマスクに用いて、半導体薄膜１２をエ
ッチングし、素子形成領域である島状の半導体薄膜１２
を形成する。この半導体薄膜１２のエッチングは、水酸
化カリウム（ＫＯＨ）水溶液に、イソプロピルアルコー
ル（Ｃ3 Ｈ7 ＯＨ）を加えた、異方性エッチング液を用
いて行い、エッチングマスクの酸化シリコン膜を形成し
ていない領域、すなわち素子分離領域の半導体薄膜１２
を完全に除去する。この異方性エッチングにおいては、
半導体薄膜１２のエッチング速度に単結晶シリコン膜の
面指数依存性があり、１００面に比較して１１１面は極
めて遅くなる。この結果、島状の半導体薄膜１２の側面
部は、斜めの面となる。 【００２０】つぎにエッチングマスクとして用いた酸化
シリコン膜を、フッ酸系のエッチング液を用いて除去す
る。その後、乾いた酸素雰囲気中で温度１０００℃時間
２５分の酸化処理を行い、膜厚３０ｎｍのゲート酸化膜
１４を半導体薄膜１２上に形成する。 【００２１】その後、ＭＯＳトランジスタのゲート電極
材料として、多結晶シリコン膜を全面に形成する。この
多結晶シリコン膜は、ＣＶＤ法により、４５０ｎｍ程度
の膜厚で形成する。その後、この多結晶シリコン膜をフ
ォトエッチング処理により、パターン形成してゲート電
極１６を形成する。 【００２２】つぎにゲート電極１６の整合した領域の半
導体薄膜１２に、第２導電型の不純物をイオン注入法に
より導入して、ソースドレイン１８、２０を形成する。
このソースドレイン１８、２０を形成するためのイオン
注入量は、４×１０15ｃｍ-2程度とする。この結果、ソ
ースドレイン１８、２０は、半導体薄膜１２の表面と側
面部とに形成される。 【００２３】つぎに酸化シリコン膜を主体とする厚さ５
００ｎｍ程度の中間絶縁膜２２を、ＣＶＤ法により全面
に形成する。その後、フォトエッチング処理により半導
体薄膜１２上にのみ中間絶縁膜２２を残し、半導体薄膜
１２側面部のソースドレイン１８、２０を露出させる。
このとき中間絶縁膜２２は、半導体薄膜１２の側面部に
わずかに残ったり、あるいはこの側面部と半導体薄膜１
２表面との境界の半導体薄膜１２表面がわずかに露出し
ていてもよい。 【００２４】つぎに図２（ｂ）に示すように、配線金属
２６材料としてアルミニウムを真空蒸着法やスパッタリ
ング法などを用いて全面に形成する。その後、フォトエ
ッチング処理を行い、半導体薄膜１２の側面部と接続す
る配線金属２６を形成して、ソースドレイン１８、２０
と配線金属２６との電気的接続を行う。 【００２５】図３は、本発明のＭＯＳトランジスタの配
線金属の形成方法における実施形態を示し、図２とは異
なる製造方法を示す断面図である。 【００２６】図２（ａ）を用いて説明した方法と同様な
製造工程で、半導体薄膜１２にソースドレイン１８、２
０を形成し、その後、ＣＶＤ法により中間絶縁膜２２を
全面に形成する。その後、感光性樹脂であるレジスト膜
２８を回転塗布法により全面に形成し、所定のフォトマ
スクを用いて露光処理と、現像処理とを行うフォトリソ
グラフィー処理により配線金属の形成領域のレジスト膜
２８を除去する。すなわち、半導体薄膜１２上と配線金
属を形成しない領域上とは、レジスト膜２８を形成す
る。 【００２７】つぎに配線金属２６としてアルミニウムを
全面に形成する。その後、レジスト膜２８を除去するこ
とによりこのレジスト膜２８上の被膜を除去する、いわ
ゆるリフトオフ法により配線金属２６を形成する。この
結果、半導体薄膜１２側面部のソースドレイン１８、２
０と電気的に接続する配線金属２６を形成することがで
きる。 【００２８】図４は、以上説明した実施形態と異なるＭ
ＯＳトランジスタの配線金属の構造とその製造方法とを
示す断面図である。まずはじめにＭＯＳトランジスタの
構造を説明する。 【００２９】図２と図３とに示すＭＯＳトランジスタと
構造上の相違点は、半導体薄膜１２側面部と絶縁性基板
１０とが露出するように、中間絶縁膜２２に開口領域を
設ける。さらにこの開口領域内にソースドレイン１８、
２０と接続する第１の配線金属３０を設け、そしてこの
第１の配線金属３０と接続する第２の配線金属３２を第
１の配線金属３０上と中間絶縁膜２２上とに設ける。図
４に示すＭＯＳトランジスタにおいては、表面段差を小
さくでき、表面平坦化が可能となる。つぎにこの構造を
形成するための製造方法を説明する。 【００３０】図２（ａ）を用いて説明した処理工程と同
様な方法により、半導体薄膜１２にソースドレイン１
８、２０を形成し、さらにＣＶＤ法により中間絶縁膜２
２を全面に形成する。 【００３１】そして図４（ａ）に示すように、中間絶縁
膜２２上に感光性樹脂であるレジスト膜２８を形成し、
フォトエッチング処理により、半導体薄膜１２と絶縁性
基板１０とが露出するような開口領域を形成する。この
開口領域形成後、エッチングマスクとして用いたレジス
ト膜２８は除去せず残しておく。 【００３２】その後、第１の配線金属３０材料として、
真空蒸着法やスパッタリング法によって、シリコンと銅
とを含むアルミニウムを全面に形成する。その後、レジ
スト膜２８を除去するリフトオフ法によって、半導体薄
膜１２の側面部と絶縁性基板１０との開口領域内に第１
の配線金属３０を形成する。この結果、ソースドレイン
１８、２０と接続する第１の配線金属３０を開口領域内
に、埋め込むように形成することができる。 【００３３】つぎに図４（ｂ）に示すように、全面に第
２の配線金属３２材料としてアルミニウムを真空蒸着法
やスパッタリング法により形成する。その後、フォトエ
ッチング処理により、第１の配線金属３０上と中間絶縁
膜２２上とに第２の配線金属３２を形成する。この結
果、第１の金属配線３０と接続する第２の配線金属３２
を形成することができる。 【００３４】図５は、以上説明した実施形態と異なるＭ
ＯＳトランジスタの配線金属の構造とその製造方法とを
示す断面図である。まずはじめにＭＯＳトランジスタの
構造を説明する。 【００３５】図２と図３と図４とに示すＭＯＳトランジ
スタと構造上の相違点は、半導体薄膜１２側面部のソー
スドレイン１８、２０表面に、シリコンと高融点金属と
の合金膜である金属シリサイド層３４を設けている点で
ある。このように金属シリサイド層３４を介して、ソー
スドレイン１８、２０と配線金属２６とを接続すること
により、配線金属２６とソースドレイン１８、２０と
は、なお一層確実なオーミックコンタクトが得られると
いう効果をもつ。 【００３６】なお図４に示す構造に金属シリサイド層を
設けてもよい。すなわち、半導体薄膜１２の側面部に金
属シリサイド層を形成したソースドレイン１８、２０と
絶縁性基板１０とが露出するように中間絶縁膜に開口領
域を設け、この開口領域内に第１の配線金属を設け、さ
らにこの第１の配線金属に接続する第２の配線金属を設
ける構造でもよい。つぎにこの図５に示す構造を形成す
るための製造方法における実施形態を説明する。 【００３７】図２（ａ）を用いて説明した処理工程と同
様な方法により、半導体薄膜１２にソースドレイン１
８、２０を形成し、さらにＣＶＤ法により中間絶縁膜２
２を全面に形成する。 【００３８】そして図５（ａ）に示すように、中間絶縁
膜２２上に感光性樹脂であるレジスト膜（図示せず）を
形成し、フォトエッチング処理により、半導体薄膜１２
上にのみ中間絶縁膜２２を形成し、ソースドレイン１
８、２０を露出させる。 【００３９】つぎに図５（ｂ）に示すように、高融点金
属としてチタニウム（Ｔｉ）を厚さ１００ｎｍ程度スパ
ッタリング法により全面に形成する。その後、８００℃
程度の温度で熱処理を行なうと、チタニウムは半導体薄
膜１２の側面部のシリコンと反応して、金属シリサイド
層３４であるチタンシリサイド（ＴｉＳｉ2 ）を形成す
る。 【００４０】その後、シリサイド化していないチタニウ
ムをアンモニアと過酸化水素の水溶液からなるエッチン
グ液にてエッチング除去する。この結果、半導体薄膜１
２側面部のソースドレイン１８、２０表面に金属シリサ
イド層３４を形成することができる。 【００４１】つぎに図５（ｃ）に示すように、配線金属
２６材料として、全面にアルミニウムをスパッタリング
法または真空蒸着法により形成する。その後、フォトエ
ッチング処理により、配線金属２６を半導体薄膜１２側
面部のソースドレイン１８、２０と接続するように形成
する。 【００４２】以上の説明において、高融点金属としては
チタニウムを使用する例で説明したが、高融点金属とし
てはタンタルやモリブデンやタングステンを用いても、
同様な効果が得られる。 【００４３】図６は、以上説明した実施形態と異なるＭ
ＯＳトランジスタの配線金属の構造とその製造方法とを
示す断面図である。まずはじめにＭＯＳトランジスタの
構造を説明する。 【００４４】図２と図３と図４と図５とに示すＭＯＳト
ランジスタと構造上の相違点は、絶縁性基板１０上に絶
縁膜３８と中間絶縁膜２２とを設ける。さらに、半導体
薄膜１２側面部と絶縁性基板１０とが露出するように絶
縁膜３８と中間絶縁膜２２とに開口領域を設ける。 【００４５】さらにこの開口領域内にソースドレイン１
８、２０と接続する第１の配線金属３０を設け、そして
この第１の配線金属３０と接続する第２の配線金属３２
を、中間絶縁膜２２と絶縁膜３８の開口領域内の第１の
配線金属３０上と中間絶縁膜２２上とに設ける。 【００４６】なお図６に示す構造に金属シリサイド層を
設けてもよい。すなわち、半導体薄膜１２の側面部に金
属シリサイド層３４を形成したソースドレイン１８、２
０と絶縁性基板１０とが露出するように絶縁膜３８と中
間絶縁膜２２に開口領域を設け、この開口領域内に第１
の配線金属を設け、さらにこの第１の配線金属に接続す
る第２の配線金属を設ける構造でもよい。つぎにこの図
６に示す構造を形成するための製造方法における実施形
態を説明する。 【００４７】まずはじめに図６（ａ）に示すように、絶
縁性基板１０の半導体薄膜１２上に窒化シリコンからな
る耐酸化膜３６を形成する。この窒化シリコンは膜厚１
５０ｎｍ程度でＣＶＤ法によって全面に形成する。この
とき半導体薄膜１２と耐酸化膜３６との間に酸化シリコ
ン膜を形成してもよい。 【００４８】その後、フォトエッチング処理により、耐
酸化膜３６をエッチングして素子領域上にのみ耐酸化膜
３６が残存するようにパターニングする。つぎに異方性
エッチング液を用いるウエットエッチングあるいはドラ
イエッチングにより、半導体薄膜１２の膜厚のおよそ半
分をエッチング除去する。 【００４９】その後、耐酸化膜３６を酸化防止膜と用
い、酸素雰囲気中で酸化するいわゆる選択酸化処理によ
り、耐酸化膜３６に覆われていない領域の半導体薄膜１
２を酸化して素子分離領域に絶縁膜３８を形成する。つ
ぎに半導体薄膜１２上の耐酸化膜３６を除去する。 【００５０】つぎに図６（ｂ）に示すように、ゲート酸
化膜とゲート電極１６を形成する。その後、このゲート
電極１６に整合する領域の半導体薄膜１２にソースドレ
イン１８、２０を形成し、さらに中間絶縁膜２２をＣＶ
Ｄ法により全面に形成する。その後、中間絶縁膜２２上
に回転塗布法によって、感光性樹脂であるレジスト膜２
８を形成し、フォトエッチング処理により、半導体薄膜
１２の側面部と絶縁性基板１０とが露出するように開口
領域を形成する。この開口領域形成後、エッチングマス
クとして用いたレジスト膜２８は、除去せず残してお
く。 【００５１】その後、シリコンと銅とを含むアルミニウ
ムからなる第１の配線金属３０材料を、スパッタリング
法により全面に形成する。そしてリフトオフ法により、
半導体薄膜１２の側面部と絶縁性基板１０との開口領域
内に第１の配線金属３０を埋め込むように形成する。 【００５２】つぎに図６（ｃ）に示すように、第２の配
線金属３２材料として、アルミニウムを全面に形成し、
フォトエッチング処理によって、第２の配線金属３２を
形成する。 【００５３】 【発明の効果】以上の説明から明らかなように、半導体
薄膜の側面部にて電気的接続を行う本発明を採用するこ
とにより、島状の半導体薄膜の占有面積を小さくするこ
とができ、高密度化を達成することが可能となる。した
がって、絶縁性基板や絶縁膜上の半導体集積回路装置の
利点をさらに大きくすることができる。 【００５４】以上、ＳＯＳにて説明したが、絶縁性基板
や絶縁性被膜上に形成した非単結晶シリコン膜をレーザ
ービームなどの単結晶化手段で単結晶化して、この単結
晶シリコンに半導体素子を形成するＳＯＩや、絶縁性基
板上の非単結晶シリコン膜に形成する薄膜トランジスタ
（ＴＦＴ）などに本発明の構造と製造方法とを用いて
も、同様な効果を有する。
上に形成する半導体薄膜に半導体素子を形成するＳＯＳ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）やＳＯＩ
（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）に用いる
ＭＯＳトランジスタの配線金属の製造方法に関する。 【０００２】 【従来の技術】絶縁性基板または絶縁膜上の半導体薄膜
に半導体素子を形成することにより、ソースドレインと
基板間および配線と基板間の接合容量が小さくなり、半
導体集積回路装置の動作速度の高速化と低消費電力化
と、さらにｐｎ接合分離が不要で半導体素子の高密度配
置を達成することができる利点をもつことから、このよ
うな半導体集積回路装置の研究開発が活発に行われてい
る。この従来技術を、サファイア基板を用いるＳＯＳに
て説明する。 【０００３】ＳＯＳにてＭＯＳトランジスタを形成する
手段として、たとえば特開昭５９−１１２６５０号公報
に記載のものがある。従来技術のＭＯＳトランジスタ構
造を得るための製造工程を、図７の断面図を用いて説明
する。 【０００４】まず図７（ａ）に示すように、サファイア
からなる絶縁性基板１０上に形成する単結晶シリコン膜
からなる半導体薄膜１２をエッチングすることにより島
状に分離して、素子間分離を行う。 【０００５】つぎに酸素雰囲気中で酸化処理を行うこと
により、半導体薄膜１２上にゲート酸化膜１４を形成す
る。その後、全面に多結晶シリコンを形成し、さらにフ
ォトエッチング処理によりゲート電極１６を形成する。
さらに半導体薄膜１２のゲート電極１６に整合する領域
に、イオン注入法により不純物を導入してソースドレイ
ン１８、２０を形成する。 【０００６】つぎに図７（ｂ）に示すように、中間絶縁
膜２２を全面に形成し、さらにフォトエッチング処理に
よって、ソースドレイン１８、２０領域にまで貫通する
コンタクト窓２４を形成する。その後、このコンタクト
窓２４を介してソースドレイン１８、２０と接続する配
線金属２６を形成して電気的接続を行う。 【０００７】 【発明が解決しようとする課題】従来のＭＯＳトランジ
スタ構造は、図７（ｂ）に示すように、ソースドレイン
１８、２０と配線金属２６との接続は、半導体薄膜１２
の上面で行っている。 【０００８】このためコンタクト窓２４形成時のフォト
マスク合わせずれを考慮して、このコンタクト窓２４端
とゲート電極１６との距離を、ある程度大きくし寸法的
に余裕を取る必要がある。そのうえコンタクト窓２４の
開口の大きさも極端な微細化はできない。したがって、
半導体薄膜１２端からゲート電極１６までの距離、すな
わちソースドレイン１８、２０領域の長さが長くなり、
島状の半導体薄膜１２の面積が大きくなる。この結果、
絶縁性基板上の半導体素子の特徴である高密度化への対
応が充分でないという問題点がある。 【０００９】本発明の目的は、上記問題点を解決して、
半導体集積回路装置の高密度化が可能な配線金属の製造
方法を提供することである。 【００１０】 【課題を解決するための手段】上記目的を達成するため
本発明の半導体集積回路装置の製造方法は、下記記載の
手段を採用する。 【００１１】本発明の半導体集積回路装置の製造方法に
おいては、絶縁性基板または絶縁性被膜上に半導体薄膜
を形成し、半導体薄膜上に耐酸化膜を形成し、フォトエ
ッチング処理により耐酸化膜をパターニングする工程
と、耐酸化膜から露出している半導体薄膜の膜厚のおよ
そ半分をエッチングし、耐酸化膜を酸化防止膜として用
いて酸化処理を行い、耐酸化膜の非形成領域に絶縁膜形
成し、耐酸化膜を除去する工程と、酸化処理を行い半導
体薄膜にゲート酸化膜を形成し、ゲート電極を形成する
工程と、ゲート電極に整合する領域の半導体薄膜にソー
スドレインを形成し、レジスト膜を用いて半導体薄膜の
側面部のソースドレインとこのソースドレイン近傍の絶
縁性基板または絶縁性被膜とが露出するように絶縁膜に
フォトエッチング処理により開口領域を設ける工程と、
全面に配線金属材料を形成し、レジスト膜を除去するこ
とにより絶縁膜の開口領域に埋め込むように第１の配線
金属を形成する工程と、全面に中間絶縁膜を形成し、フ
ォトエッチング処理により第１の配線金属が露出するよ
うに中間絶縁膜に開口領域を形成し、中間絶縁膜の開口
領域を介して第１の配線金属と接続する第２の配線金属
を形成する工程とを有することを特徴とする。 【００１２】 【発明の実施の形態】以下図面を用いて本発明の最適な
実施形態における半導体集積回路装置の製造方法を説明
する。なお以下の説明は、ＳＯＳのＭＯＳトランジスタ
を例にして説明する。図１は本発明の実施形態における
ＭＯＳトランジスタの配線金属構造を示す断面図であ
る。この図１を用いて本発明のＭＯＳトランジスタ構造
を、まずはじめに説明する。 【００１３】絶縁性基板１０上に設ける半導体薄膜１２
は、素子間分離を行うため島状に分離する。さらに半導
体薄膜１２には、ゲート酸化膜を介してゲート電極１６
を設ける。そしてゲート電極１６に整合する領域の半導
体薄膜１２にソースドレイン１８、２０を設ける。さら
に、半導体薄膜１２の側面部のソースドレイン１８、２
０が露出するように、中間絶縁膜を設け、そしてこの半
導体薄膜１２の側面部のソースドレイン１８、２０と接
続するように、配線金属２６を設ける。すなわち本発明
の配線金属構造は、半導体薄膜１２の側面部で、ソース
ドレイン１８、２０と配線金属２６との電気的接続を行
っている。 【００１４】本発明の配線金属構造は、図７（ｂ）に示
す従来技術のように半導体薄膜１２の上面で電気的接続
を行ってなく、半導体薄膜１２の側面部にてソースドレ
イン１８、２０と配線金属２６との電気的接続を行って
いる。このため本発明においては、コンタクト窓の形成
領域が不要となり、従来技術と比較して島状の半導体薄
膜１２の占有面積が小さくなる。 【００１５】すなわち、図１に示す島状の半導体薄膜１
２端からゲート電極１６端までのソースドレイン１８、
２０領域の長さ寸法Ｌは、ゲート電極１６のフォトマス
ク合わせずれを考慮した寸法に、１μｍ程度を加えた長
さで充分である。このため島状の半導体薄膜１２の面積
が小さくなり、高密度化を達成することができ、絶縁性
基板あるいは絶縁膜上の半導体集積回路装置の利点をさ
らに大きくすることが可能となる。 【００１６】つぎに本発明のＭＯＳトランジスタの配線
金属構造を形成するための製造方法における実施形態
を、図面を用いて説明する。図２（ａ）、（ｂ）は、本
発明のＭＯＳトランジスタの配線金属構造を形成するた
めの製造方法を示す断面図である。 【００１７】まずはじめに図２（ａ）に示すように、結
晶方位１０１２を有するサファイアからなる絶縁性基板
１０上に、１００の面方位を有する単結晶シリコン膜か
らなり、第１導電型の半導体薄膜１２を形成する。この
半導体薄膜１２は、エピタキシャル成長法により、０．
６μｍ程度の厚さで形成する。 【００１８】その後、化学気相成長法（ＣＶＤ法）によ
り、膜厚１００ｎｍ程度の酸化シリコン膜（図示せず）
を全面に形成する。この酸化シリコン膜は、半導体薄膜
１２のエッチングマスクとして使用する。その後、全面
に回転塗布法により感光性樹脂を形成し、所定のフォト
マスクを用いて露光処理と現像処理を行い、感光性樹脂
をパターニングし、さらにこのパターニングした感光性
樹脂をエッチングマスクに用いてエッチングするフォト
エッチング処理により、酸化シリコン膜を素子形成領域
上にパターン形成する。 【００１９】その後、このパターニングした酸化シリコ
ン膜をエッチングマスクに用いて、半導体薄膜１２をエ
ッチングし、素子形成領域である島状の半導体薄膜１２
を形成する。この半導体薄膜１２のエッチングは、水酸
化カリウム（ＫＯＨ）水溶液に、イソプロピルアルコー
ル（Ｃ3 Ｈ7 ＯＨ）を加えた、異方性エッチング液を用
いて行い、エッチングマスクの酸化シリコン膜を形成し
ていない領域、すなわち素子分離領域の半導体薄膜１２
を完全に除去する。この異方性エッチングにおいては、
半導体薄膜１２のエッチング速度に単結晶シリコン膜の
面指数依存性があり、１００面に比較して１１１面は極
めて遅くなる。この結果、島状の半導体薄膜１２の側面
部は、斜めの面となる。 【００２０】つぎにエッチングマスクとして用いた酸化
シリコン膜を、フッ酸系のエッチング液を用いて除去す
る。その後、乾いた酸素雰囲気中で温度１０００℃時間
２５分の酸化処理を行い、膜厚３０ｎｍのゲート酸化膜
１４を半導体薄膜１２上に形成する。 【００２１】その後、ＭＯＳトランジスタのゲート電極
材料として、多結晶シリコン膜を全面に形成する。この
多結晶シリコン膜は、ＣＶＤ法により、４５０ｎｍ程度
の膜厚で形成する。その後、この多結晶シリコン膜をフ
ォトエッチング処理により、パターン形成してゲート電
極１６を形成する。 【００２２】つぎにゲート電極１６の整合した領域の半
導体薄膜１２に、第２導電型の不純物をイオン注入法に
より導入して、ソースドレイン１８、２０を形成する。
このソースドレイン１８、２０を形成するためのイオン
注入量は、４×１０15ｃｍ-2程度とする。この結果、ソ
ースドレイン１８、２０は、半導体薄膜１２の表面と側
面部とに形成される。 【００２３】つぎに酸化シリコン膜を主体とする厚さ５
００ｎｍ程度の中間絶縁膜２２を、ＣＶＤ法により全面
に形成する。その後、フォトエッチング処理により半導
体薄膜１２上にのみ中間絶縁膜２２を残し、半導体薄膜
１２側面部のソースドレイン１８、２０を露出させる。
このとき中間絶縁膜２２は、半導体薄膜１２の側面部に
わずかに残ったり、あるいはこの側面部と半導体薄膜１
２表面との境界の半導体薄膜１２表面がわずかに露出し
ていてもよい。 【００２４】つぎに図２（ｂ）に示すように、配線金属
２６材料としてアルミニウムを真空蒸着法やスパッタリ
ング法などを用いて全面に形成する。その後、フォトエ
ッチング処理を行い、半導体薄膜１２の側面部と接続す
る配線金属２６を形成して、ソースドレイン１８、２０
と配線金属２６との電気的接続を行う。 【００２５】図３は、本発明のＭＯＳトランジスタの配
線金属の形成方法における実施形態を示し、図２とは異
なる製造方法を示す断面図である。 【００２６】図２（ａ）を用いて説明した方法と同様な
製造工程で、半導体薄膜１２にソースドレイン１８、２
０を形成し、その後、ＣＶＤ法により中間絶縁膜２２を
全面に形成する。その後、感光性樹脂であるレジスト膜
２８を回転塗布法により全面に形成し、所定のフォトマ
スクを用いて露光処理と、現像処理とを行うフォトリソ
グラフィー処理により配線金属の形成領域のレジスト膜
２８を除去する。すなわち、半導体薄膜１２上と配線金
属を形成しない領域上とは、レジスト膜２８を形成す
る。 【００２７】つぎに配線金属２６としてアルミニウムを
全面に形成する。その後、レジスト膜２８を除去するこ
とによりこのレジスト膜２８上の被膜を除去する、いわ
ゆるリフトオフ法により配線金属２６を形成する。この
結果、半導体薄膜１２側面部のソースドレイン１８、２
０と電気的に接続する配線金属２６を形成することがで
きる。 【００２８】図４は、以上説明した実施形態と異なるＭ
ＯＳトランジスタの配線金属の構造とその製造方法とを
示す断面図である。まずはじめにＭＯＳトランジスタの
構造を説明する。 【００２９】図２と図３とに示すＭＯＳトランジスタと
構造上の相違点は、半導体薄膜１２側面部と絶縁性基板
１０とが露出するように、中間絶縁膜２２に開口領域を
設ける。さらにこの開口領域内にソースドレイン１８、
２０と接続する第１の配線金属３０を設け、そしてこの
第１の配線金属３０と接続する第２の配線金属３２を第
１の配線金属３０上と中間絶縁膜２２上とに設ける。図
４に示すＭＯＳトランジスタにおいては、表面段差を小
さくでき、表面平坦化が可能となる。つぎにこの構造を
形成するための製造方法を説明する。 【００３０】図２（ａ）を用いて説明した処理工程と同
様な方法により、半導体薄膜１２にソースドレイン１
８、２０を形成し、さらにＣＶＤ法により中間絶縁膜２
２を全面に形成する。 【００３１】そして図４（ａ）に示すように、中間絶縁
膜２２上に感光性樹脂であるレジスト膜２８を形成し、
フォトエッチング処理により、半導体薄膜１２と絶縁性
基板１０とが露出するような開口領域を形成する。この
開口領域形成後、エッチングマスクとして用いたレジス
ト膜２８は除去せず残しておく。 【００３２】その後、第１の配線金属３０材料として、
真空蒸着法やスパッタリング法によって、シリコンと銅
とを含むアルミニウムを全面に形成する。その後、レジ
スト膜２８を除去するリフトオフ法によって、半導体薄
膜１２の側面部と絶縁性基板１０との開口領域内に第１
の配線金属３０を形成する。この結果、ソースドレイン
１８、２０と接続する第１の配線金属３０を開口領域内
に、埋め込むように形成することができる。 【００３３】つぎに図４（ｂ）に示すように、全面に第
２の配線金属３２材料としてアルミニウムを真空蒸着法
やスパッタリング法により形成する。その後、フォトエ
ッチング処理により、第１の配線金属３０上と中間絶縁
膜２２上とに第２の配線金属３２を形成する。この結
果、第１の金属配線３０と接続する第２の配線金属３２
を形成することができる。 【００３４】図５は、以上説明した実施形態と異なるＭ
ＯＳトランジスタの配線金属の構造とその製造方法とを
示す断面図である。まずはじめにＭＯＳトランジスタの
構造を説明する。 【００３５】図２と図３と図４とに示すＭＯＳトランジ
スタと構造上の相違点は、半導体薄膜１２側面部のソー
スドレイン１８、２０表面に、シリコンと高融点金属と
の合金膜である金属シリサイド層３４を設けている点で
ある。このように金属シリサイド層３４を介して、ソー
スドレイン１８、２０と配線金属２６とを接続すること
により、配線金属２６とソースドレイン１８、２０と
は、なお一層確実なオーミックコンタクトが得られると
いう効果をもつ。 【００３６】なお図４に示す構造に金属シリサイド層を
設けてもよい。すなわち、半導体薄膜１２の側面部に金
属シリサイド層を形成したソースドレイン１８、２０と
絶縁性基板１０とが露出するように中間絶縁膜に開口領
域を設け、この開口領域内に第１の配線金属を設け、さ
らにこの第１の配線金属に接続する第２の配線金属を設
ける構造でもよい。つぎにこの図５に示す構造を形成す
るための製造方法における実施形態を説明する。 【００３７】図２（ａ）を用いて説明した処理工程と同
様な方法により、半導体薄膜１２にソースドレイン１
８、２０を形成し、さらにＣＶＤ法により中間絶縁膜２
２を全面に形成する。 【００３８】そして図５（ａ）に示すように、中間絶縁
膜２２上に感光性樹脂であるレジスト膜（図示せず）を
形成し、フォトエッチング処理により、半導体薄膜１２
上にのみ中間絶縁膜２２を形成し、ソースドレイン１
８、２０を露出させる。 【００３９】つぎに図５（ｂ）に示すように、高融点金
属としてチタニウム（Ｔｉ）を厚さ１００ｎｍ程度スパ
ッタリング法により全面に形成する。その後、８００℃
程度の温度で熱処理を行なうと、チタニウムは半導体薄
膜１２の側面部のシリコンと反応して、金属シリサイド
層３４であるチタンシリサイド（ＴｉＳｉ2 ）を形成す
る。 【００４０】その後、シリサイド化していないチタニウ
ムをアンモニアと過酸化水素の水溶液からなるエッチン
グ液にてエッチング除去する。この結果、半導体薄膜１
２側面部のソースドレイン１８、２０表面に金属シリサ
イド層３４を形成することができる。 【００４１】つぎに図５（ｃ）に示すように、配線金属
２６材料として、全面にアルミニウムをスパッタリング
法または真空蒸着法により形成する。その後、フォトエ
ッチング処理により、配線金属２６を半導体薄膜１２側
面部のソースドレイン１８、２０と接続するように形成
する。 【００４２】以上の説明において、高融点金属としては
チタニウムを使用する例で説明したが、高融点金属とし
てはタンタルやモリブデンやタングステンを用いても、
同様な効果が得られる。 【００４３】図６は、以上説明した実施形態と異なるＭ
ＯＳトランジスタの配線金属の構造とその製造方法とを
示す断面図である。まずはじめにＭＯＳトランジスタの
構造を説明する。 【００４４】図２と図３と図４と図５とに示すＭＯＳト
ランジスタと構造上の相違点は、絶縁性基板１０上に絶
縁膜３８と中間絶縁膜２２とを設ける。さらに、半導体
薄膜１２側面部と絶縁性基板１０とが露出するように絶
縁膜３８と中間絶縁膜２２とに開口領域を設ける。 【００４５】さらにこの開口領域内にソースドレイン１
８、２０と接続する第１の配線金属３０を設け、そして
この第１の配線金属３０と接続する第２の配線金属３２
を、中間絶縁膜２２と絶縁膜３８の開口領域内の第１の
配線金属３０上と中間絶縁膜２２上とに設ける。 【００４６】なお図６に示す構造に金属シリサイド層を
設けてもよい。すなわち、半導体薄膜１２の側面部に金
属シリサイド層３４を形成したソースドレイン１８、２
０と絶縁性基板１０とが露出するように絶縁膜３８と中
間絶縁膜２２に開口領域を設け、この開口領域内に第１
の配線金属を設け、さらにこの第１の配線金属に接続す
る第２の配線金属を設ける構造でもよい。つぎにこの図
６に示す構造を形成するための製造方法における実施形
態を説明する。 【００４７】まずはじめに図６（ａ）に示すように、絶
縁性基板１０の半導体薄膜１２上に窒化シリコンからな
る耐酸化膜３６を形成する。この窒化シリコンは膜厚１
５０ｎｍ程度でＣＶＤ法によって全面に形成する。この
とき半導体薄膜１２と耐酸化膜３６との間に酸化シリコ
ン膜を形成してもよい。 【００４８】その後、フォトエッチング処理により、耐
酸化膜３６をエッチングして素子領域上にのみ耐酸化膜
３６が残存するようにパターニングする。つぎに異方性
エッチング液を用いるウエットエッチングあるいはドラ
イエッチングにより、半導体薄膜１２の膜厚のおよそ半
分をエッチング除去する。 【００４９】その後、耐酸化膜３６を酸化防止膜と用
い、酸素雰囲気中で酸化するいわゆる選択酸化処理によ
り、耐酸化膜３６に覆われていない領域の半導体薄膜１
２を酸化して素子分離領域に絶縁膜３８を形成する。つ
ぎに半導体薄膜１２上の耐酸化膜３６を除去する。 【００５０】つぎに図６（ｂ）に示すように、ゲート酸
化膜とゲート電極１６を形成する。その後、このゲート
電極１６に整合する領域の半導体薄膜１２にソースドレ
イン１８、２０を形成し、さらに中間絶縁膜２２をＣＶ
Ｄ法により全面に形成する。その後、中間絶縁膜２２上
に回転塗布法によって、感光性樹脂であるレジスト膜２
８を形成し、フォトエッチング処理により、半導体薄膜
１２の側面部と絶縁性基板１０とが露出するように開口
領域を形成する。この開口領域形成後、エッチングマス
クとして用いたレジスト膜２８は、除去せず残してお
く。 【００５１】その後、シリコンと銅とを含むアルミニウ
ムからなる第１の配線金属３０材料を、スパッタリング
法により全面に形成する。そしてリフトオフ法により、
半導体薄膜１２の側面部と絶縁性基板１０との開口領域
内に第１の配線金属３０を埋め込むように形成する。 【００５２】つぎに図６（ｃ）に示すように、第２の配
線金属３２材料として、アルミニウムを全面に形成し、
フォトエッチング処理によって、第２の配線金属３２を
形成する。 【００５３】 【発明の効果】以上の説明から明らかなように、半導体
薄膜の側面部にて電気的接続を行う本発明を採用するこ
とにより、島状の半導体薄膜の占有面積を小さくするこ
とができ、高密度化を達成することが可能となる。した
がって、絶縁性基板や絶縁膜上の半導体集積回路装置の
利点をさらに大きくすることができる。 【００５４】以上、ＳＯＳにて説明したが、絶縁性基板
や絶縁性被膜上に形成した非単結晶シリコン膜をレーザ
ービームなどの単結晶化手段で単結晶化して、この単結
晶シリコンに半導体素子を形成するＳＯＩや、絶縁性基
板上の非単結晶シリコン膜に形成する薄膜トランジスタ
（ＴＦＴ）などに本発明の構造と製造方法とを用いて
も、同様な効果を有する。
【図面の簡単な説明】
【図１】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図２】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図３】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図４】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図５】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図６】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図７】従来技術における半導体集積回路装置の配線金
属の製造方法を示す断面図である。 【符号の説明】 １２ 半導体薄膜 １８、２０ ソースドレイン ２２ 中間絶縁膜 ２６ 配線金属 ２８ レジスト膜 ３０ 第１の配線金属 ３２ 第２の配線金属 ３８ 絶縁膜
の配線金属の製造方法を示す断面図である。 【図２】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図３】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図４】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図５】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図６】本発明の実施形態における半導体集積回路装置
の配線金属の製造方法を示す断面図である。 【図７】従来技術における半導体集積回路装置の配線金
属の製造方法を示す断面図である。 【符号の説明】 １２ 半導体薄膜 １８、２０ ソースドレイン ２２ 中間絶縁膜 ２６ 配線金属 ２８ レジスト膜 ３０ 第１の配線金属 ３２ 第２の配線金属 ３８ 絶縁膜
Claims (1)
- (57)【特許請求の範囲】 １．絶縁性基板または絶縁性被膜上に半導体薄膜を形成
し、半導体薄膜上に耐酸化膜を形成し、フォトエッチン
グ処理により耐酸化膜をパターニングする工程と、 耐酸化膜から露出している半導体薄膜の膜厚のおよそ半
分をエッチングし、耐酸化膜を酸化防止膜として用いて
酸化処理を行い、耐酸化膜の非形成領域に絶縁膜形成
し、耐酸化膜を除去する工程と、 酸化処理を行い半導体薄膜にゲート酸化膜を形成し、ゲ
ート電極を形成する工程と、 ゲート電極に整合する領域の半導体薄膜にソースドレイ
ンを形成し、レジスト膜を用いて半導体薄膜の側面部の
ソースドレインとこのソースドレイン近傍の絶縁性基板
または絶縁性被膜とが露出するように絶縁膜にフォトエ
ッチング処理により開口領域を設ける工程と、 全面に配線金属材料を形成し、レジスト膜を除去するこ
とにより絶縁膜の開口領域に埋め込むように第１の配線
金属を形成する工程と、 全面に中間絶縁膜を形成し、フォトエッチング処理によ
り第１の配線金属が露出するように中間絶縁膜に開口領
域を形成し、中間絶縁膜の開口領域を介して第１の配線
金属と接続する第２の配線金属を形成する工程とを有す
ることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8189108A JP2675291B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8189108A JP2675291B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体集積回路装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62216529A Division JP2705933B2 (ja) | 1987-09-01 | 1987-09-01 | 半導体集積回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918012A JPH0918012A (ja) | 1997-01-17 |
| JP2675291B2 true JP2675291B2 (ja) | 1997-11-12 |
Family
ID=16235510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8189108A Expired - Lifetime JP2675291B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675291B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131573A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | 半導体装置 |
-
1996
- 1996-07-18 JP JP8189108A patent/JP2675291B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0918012A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662325B2 (ja) | 電界効果型半導体素子の構造およびその製造方法 | |
| US4966864A (en) | Contact structure and method | |
| JPH0878519A (ja) | 半導体装置およびその製造方法 | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| JPS58220445A (ja) | 半導体集積回路の製造方法 | |
| JPS60194570A (ja) | 半導体装置の製造方法 | |
| JP2675292B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2675291B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2705933B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03154383A (ja) | 半導体装置 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JP2001250950A (ja) | 半導体装置 | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JPH056345B2 (ja) | ||
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| JP2551028B2 (ja) | 半導体装置の製造方法 | |
| JP2001102570A (ja) | 半導体トランジスタ及びその製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JP2000040817A (ja) | 半導体装置及びその製造方法 | |
| JPH07201967A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH0294456A (ja) | 半導体装置の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JP2000332130A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59188172A (ja) | 半導体装置の製造法 |