JPS59188172A - 半導体装置の製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造法、特にバイポーラトランジ
スタの製造法、さらには選択酸化絶縁膜を用いて自己整
合的に不純物導入及び電極形成を行なう高速・高集積化
半導体素子形成技術に関する。

〔背景技術〕

高速デジタルバイポーラＩＣは年々に高速化。

高集積化が進んでおり、選択拡散領域と電極との合わせ
精度が年々に重要となっている。

半導体基体表面に選択拡散領域の寸法をできるだけ小さ
くする手段として半導体の選択酸化により形成・した厚
い絶縁膜をエミｌりのマスクの一部として直接に利用し
て自己整合的に拡散層を形成する［エミッタウォールド
］技術が知られている。

しかしこのようにし又形成された例えば数μｍ以下の小
寸法のエミッタ領域やベース領域にＡ、ｅ３等の金属を
コンタクトさせて電極を形成するためには−ホトレジス
トマスクを用いる在来の電極形成方法′によれば、エミ
ッタコンタクト、ベースコンタクト、コレクタコンタク
トと配線パターンとの間でマスク合せずれの可能性が太
き（、マスク合せずれができると、コンタクト部の一部
のシリコンが露出するいわゆる「目あき」ができて配線
のＡＡをドライエッチする際にシリコン基体がエッチさ
れ、浅いエミッタ接合を突き抜ける現象を生じる。この
ようなマスク合せずれをな（すためにはマスク合せ余裕
を大きくとらなければならず。

このことは集積化と逆行する。又ホトレジストマスクを
使用する場合、Ａ看蒸着の際にホードレジストが熱によ
り軟化して「ダレ」を生じ精密なパターンが得られない
という問題があった。

〔発明の目的〕 本発明はこれらの問題を解消するためのものであっ又そ
の目的はエミッタベース等のコンタクトと配線のパター
ンを自己整合させ高精密の電極を形成する方法の提供に
ある。

本願において開示される発明のうち代表的フエものの概
要を説明すれば、下記のとおりである。

すなわち、半導体基体表面に選択的に形成した厚い半導
体酸化膜により他領域から電気的に隔離された島領域内
に上記厚い絶縁膜をイオン打込みあるいは拡散による不
純物導入のためのマス′りの一部として用いることによ
り第一導電型の第１領域を形成し、この島領域を含む半
導体領域表面に半導体酸化膜とは異なる耐熱性材料を用
いて電極部が窓開するマスクを形成し、このマスクを不
純物導入マスクの７部として用いて第２導電型の第２領
域を形成した後全面に電極金属層を堆積させ、上記耐熱
材料をエッチ除去することによりその上の電極金属層を
選択的に取り除くことにより第１領域及び第２領域表面
に低抵抗接続する電極を自己整合的に形成し前記目的を
達成するものである。

〔実施例〕

第１図〜第１１図は本発明アイソプレーナ方式による島
領域中に形成したｎｐｎ）ランジスタに電極を形成する
場合に本発明を適用した実施例のプロセスを示すもので
ある。

（１１ｐ−型Ｓｉ基板１の上に第１図に示すように一部
でｎ＋型埋込層２を介在させて全面ＫＳｉをエピタキシ
ャル成長させてｎ型Ｓｉ層３を形成する。

（２）ｎ型Ｓｉ層３０表面に耐酸化物としてＳ　ｉ　ｓ
　Ｎ４（シリコンナイトライド）膜４を形成し、このＳ
　ｉ　３　Ｎ４膜をマスクとしてｎ型Ｓｉ層の一部をエ
ッチ除去し、ひきつづいて選択酸化を行なって第２図に
示すようにアイソレーション酸化膜５を形成する。この
アイソレーション酸化膜５はｎ＋型埋′込層２の形成さ
れない部分でｐ−型基板１に到達するものである。選択
酸化後は上記マスクとして用いたＳ　ｉｓ　Ｎ４膜４を
除去する。

（３）アイソレーション酸化膜により取り囲まれたｎ型
島領域の表面の一部にホトレジスト８を形成し、リン等
をイオン打ち込みし、第３図に示すようにコレクタ取出
し部となる高濃度ｎ型層７を形成する。そして、ホトレ
ジスト８を除去する。

（４）次いで、所望のマスク（図示せず）を用いてＢ（
ボロン）をイオン打込みにより選択的にｎ型島領域内に
打込み、そして熱処理（引き伸し拡散。

アニール）することにより第４図に示すようにｐ型ベー
ス層９を形成する。

（５）酸化膜６の上にプラズマ放電を利用し充分な厚さ
のＳｉ、Ｎ、膜１１を形成しその上に形成したホトレジ
ストをマスクとしてＳ　ｉ　Ｂ　Ｎ４を選択的援ドライ
エッチし、第５図及びこれに対応する平面図第６図に示
すように電極（ベース・エミッタ及びコレクタ）との逆
のパターンを形成する。

（６）次いで窓開部の酸化膜６をエッチ除去し、第７図
及びこれに対応する平面図第８図に示すようにベースコ
ンタクト部となる部分にホトレジストマスク１２を形成
しＡｓ　（ヒ素）等をイオン打込みし、ホトレジストマ
スク１２を取り除き１０００ｔ：’でアニール処理する
ことによりｎ＋型エミッタ１３を形成する。

（７）　　第９図に示すように全面にＡ、ｌアルミニウ
ム）１４をスバンタ（又は蒸着）する。

（ンリ　ＣＦ４をエッチャントとしてＳ　ｉ　３　Ｎ４
をドライエッチしＳｉ、Ｎ、−ヒのＡ−ｇを選択的に取
り除く［リフトオフ、１を行なうことにより、エミッタ
、ベース・コレクタ各領域にそれぞれコンタクトするこ
とにより第１０図及びこれに対応する第１１図に示すよ
うにＡｐ電極１４が得られる。

〔効　果〕

以上実施例で述べた構成によれば、本発明は絶縁膜を用
いたリフトオフによりＡＡ電極を形成するものであって
、Ａ１配線パターン形成後にエミッタアニールできるの
で、ペース・エミッタ及びコレクタコンタクトとＡ、８
配線パターンを自己整合的に形成できることと、ベース
・エミッタ及びコレクタコンタクトとＡ−ｇ配線パター
ンを同一マスクで形成することのために通常のプロセス
の場合に比してマスク工程が１回少なくて済む。なおリ
フトオフに用いる絶縁膜は酸化膜（ＳｉＯ７）とは異な
る材質のＳｉ、Ｎ、であり、５ｉ０２と異なるエッチャ
ントによって処理ができるがらりフトオフを可能ブよも
しめる。

したがって本発明によれば、エミッタ・ベースコンタク
ト及びコレクタコンタクトと配線パターンの合わせ精度
が向−ヒし、トランジスタの信頼性。

特性が向上するという効果が得られ、しかもプロセスに
おいてホトマスクを一枚節減できる等の効果が奏せられ
る。

以上本発明によってなされた発明を実施例にもとすき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しフヨい範囲で種々に変更
可能であることはいうまでもない。例えばリフトオフの
際に用いる絶縁膜としてＳ　ｉ　３　Ｎ４以外に適轟な
物質（ポリＳｉ等を含む）を使用することができる。

〔利用分野〕

本発明はバイポーラ高速ＬＳＩ、あるいは高微細化され
た単体トランジスタに適用して有効である。

【図面の簡単な説明】

第１図〜第１１図は本発明によるアイソプレーナ分離ｎ
ｐｎ　トランジスタの一実施例のプロセスを示すもので
あり、このうち、第１図〜第５図。 第７図、第９図及び第１Ｏ図は縦断面図、第６図。 第８図及び第１１図は第５図、第７図及び第１０図にそ
れぞれ対応する平面図である。 ｌ・・ｐ型Ｓｉ基板、２・・・ｎ＋＋埋込層、３　・ｎ
型エピタキシャルＳｔ層、４・・・５ｉｓＮ４膜、５・
・・アイソレーション酸化膜、６・・・酸化膜、７・・
・ｎ＋型層、８・・ホトレジスト、９・・・ｐ型ベース
、１１・・５ｔｓＮ＋Ｉｉ、１２・・ホトレジスト、１
３・・・ｎ＋型型窩ミッタ１４・・・Ａｐ電極。 ３４１ 第　　１　　図 、ア 第　　２　　図 ど 第　　３　　図 第　　４　　図 第　　６　　図 第　　７　図 第１０図 第１１図

Claims (1)

1. 【特許請求の範囲】 １、半導体基体表面に選択的に形成した厚い半導・・　
   　・体酸化膜により他領域から電気的に隔離された島領
   域内に上記厚い酸化膜を不純物導入用マスクの一部とし
   て用いて第１導電型の第１領域を形成し、上記島領域を
   含む半導体領域表面に半導体酸化膜とは異なる耐熱性材
   料を用いて各電極接続部となるべき部分が窓開するマス
   クを形成し、このマスクを不純物導入用マスクの一部と
   して利用して第２導電型の第２の領域を形成した後、全
   面に電極金属層を堆積させ、上記耐熱材料をエッチ除去
   することによりその上の電極金属層を選択的に取り除き
   、第１領域及び第２領域に低抵抗接続する電極を形成す
   ることを特徴とする半導体装置の製造法。 ２、上記耐熱性材料に半導体窒化物を用いる特許請求の
   範囲第１項に記載の半導体装置の製造法。 ３　半導体装置は第１領域をベース、第２領域なエミッ
   タとするトランジスタである特許請求の範囲第１項又は
   第２項に記載の半導体装置、