JP2705139B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2705139B2 JP2705139B2 JP24601488A JP24601488A JP2705139B2 JP 2705139 B2 JP2705139 B2 JP 2705139B2 JP 24601488 A JP24601488 A JP 24601488A JP 24601488 A JP24601488 A JP 24601488A JP 2705139 B2 JP2705139 B2 JP 2705139B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- polycrystalline silicon
- semiconductor device
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に、ショッ
トキーバリアダイオードを含む集積回路装置の製造方法
に関する。
トキーバリアダイオードを含む集積回路装置の製造方法
に関する。
従来、この種の半導体装置は、TTL（トランジスタ．
トランジスタ．ロジック）を高速化にした所謂STTL（シ
ョットキー.TTL）に代表されるように、トランジスタ素
子とショットキーダイオードとで形成される半導体装置
である。
トランジスタ．ロジック）を高速化にした所謂STTL（シ
ョットキー.TTL）に代表されるように、トランジスタ素
子とショットキーダイオードとで形成される半導体装置
である。
第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法
を説明するための工程順に示した半導体チップの断面図
である。まず、第２図（ａ）に示すように、低濃度のＮ
型シリコン基板１の表面にLOCOS法によりLOCOS絶縁膜２
を形成する。次に、イオン注入法により高濃度のN+型導
電層４と、P+型導電層５を形成する。このP+型導電層５
はショットキーバリアダイオードの開口端のリーク電流
を防止する拡散層である。次に、CVD法によりボロンを
ドープしたPSG膜を形成してフィールド絶縁膜３とす
る。次に、このフィールド絶縁膜３の表面を酸素雰囲気
中で高温熱処理して滑らかにする。次に、リソグラフィ
法によりN+型導電層４の上のフィールド絶縁膜３の一部
を除去してコンタクト穴7aを開ける。再び、高温熱処理
してコンタクト穴7aの側面を滑らかにする。次に、第２
図（ｂ）に示すように、CVD法により多結晶シリコン層
６を形成し、リソグラフィ法によりショットキーダイオ
ードとなるべき領域の多結晶シリコン層を除去して、多
結晶シリコン層６を残す。次に、第２図（ｃ）に示すよ
うな、ショットキーバリアダイオード領域上のフィール
ド絶縁膜３を除去し、コンタクト穴7bを形成する。次
に、第２図（ｄ）に示すように、金属蒸着法によりアル
ミニウム層を形成し、リソグラフィ法により選択的に除
去して配線層９を形成する。次に、配線層９をマスクに
して不要な多結晶シリコン層６を除去して作られてい
た。
を説明するための工程順に示した半導体チップの断面図
である。まず、第２図（ａ）に示すように、低濃度のＮ
型シリコン基板１の表面にLOCOS法によりLOCOS絶縁膜２
を形成する。次に、イオン注入法により高濃度のN+型導
電層４と、P+型導電層５を形成する。このP+型導電層５
はショットキーバリアダイオードの開口端のリーク電流
を防止する拡散層である。次に、CVD法によりボロンを
ドープしたPSG膜を形成してフィールド絶縁膜３とす
る。次に、このフィールド絶縁膜３の表面を酸素雰囲気
中で高温熱処理して滑らかにする。次に、リソグラフィ
法によりN+型導電層４の上のフィールド絶縁膜３の一部
を除去してコンタクト穴7aを開ける。再び、高温熱処理
してコンタクト穴7aの側面を滑らかにする。次に、第２
図（ｂ）に示すように、CVD法により多結晶シリコン層
６を形成し、リソグラフィ法によりショットキーダイオ
ードとなるべき領域の多結晶シリコン層を除去して、多
結晶シリコン層６を残す。次に、第２図（ｃ）に示すよ
うな、ショットキーバリアダイオード領域上のフィール
ド絶縁膜３を除去し、コンタクト穴7bを形成する。次
に、第２図（ｄ）に示すように、金属蒸着法によりアル
ミニウム層を形成し、リソグラフィ法により選択的に除
去して配線層９を形成する。次に、配線層９をマスクに
して不要な多結晶シリコン層６を除去して作られてい
た。
上述した従来の半導体装置の製造方法は、フィールド
絶縁膜３を形成し、金属蒸着法によるアルミニウム層に
よる配線層９を形成するまでに、３回のリソグラフィ工
程が必要になるために、製造工程が長くなることと、リ
ソグラフィ工程が多いことからパターンの欠陥発生確率
が高いという欠点がある。更に、フイールド絶縁膜３上
に多結晶シリコン層６を形成してからショットキーバリ
アダイオードとなる領域にコンタクト穴7bを開けること
になっているので、多結晶シリコン層６があるため、フ
ィールド絶縁膜３をなだらかにするための熱処理が出来
ない。このため、アルミニウム層で形成される配線層９
に凹み10が発生し、この凹み10から配線層９が断線する
という問題がある。
絶縁膜３を形成し、金属蒸着法によるアルミニウム層に
よる配線層９を形成するまでに、３回のリソグラフィ工
程が必要になるために、製造工程が長くなることと、リ
ソグラフィ工程が多いことからパターンの欠陥発生確率
が高いという欠点がある。更に、フイールド絶縁膜３上
に多結晶シリコン層６を形成してからショットキーバリ
アダイオードとなる領域にコンタクト穴7bを開けること
になっているので、多結晶シリコン層６があるため、フ
ィールド絶縁膜３をなだらかにするための熱処理が出来
ない。このため、アルミニウム層で形成される配線層９
に凹み10が発生し、この凹み10から配線層９が断線する
という問題がある。
本発明の目的は、より少いリソグラフィ工程で、ショ
ットキーバリアダイオードの配線層が滑らかな表面に形
成して断線が起しにくい配線層が得られる半導体装置の
製造方法を提供することである。
ットキーバリアダイオードの配線層が滑らかな表面に形
成して断線が起しにくい配線層が得られる半導体装置の
製造方法を提供することである。
本発明の半導体装置の製造方法は、一導電型半導体基
板の一主面上に形成された絶縁分離層を挟んで高濃度の
一導電型導電層及び逆導電型導電層を形成する工程と、
前記高濃度の導電層及び前記絶縁分離層を含めた表面上
に絶縁層を形成する工程と、前記絶縁層を選択的に除去
して複数個のコンタクト穴を同時に形成する工程と、前
記コンタクト穴側面を形成する前記絶縁層の表面を熱処
理する工程と、前記熱処理されたコンタクト穴を含めた
基板の全表面上に多結晶シリコン層を形成する工程と、
前記多結晶シリコン層上に窒化膜を選択的に形成する工
程と、前記窒化膜をマスクにして前記多結晶シリコン層
を酸化して酸化膜を形成する工程と、前記窒化膜及び前
記酸化膜を除去した後に金属配線層を形成する工程とを
含んで構成される。
板の一主面上に形成された絶縁分離層を挟んで高濃度の
一導電型導電層及び逆導電型導電層を形成する工程と、
前記高濃度の導電層及び前記絶縁分離層を含めた表面上
に絶縁層を形成する工程と、前記絶縁層を選択的に除去
して複数個のコンタクト穴を同時に形成する工程と、前
記コンタクト穴側面を形成する前記絶縁層の表面を熱処
理する工程と、前記熱処理されたコンタクト穴を含めた
基板の全表面上に多結晶シリコン層を形成する工程と、
前記多結晶シリコン層上に窒化膜を選択的に形成する工
程と、前記窒化膜をマスクにして前記多結晶シリコン層
を酸化して酸化膜を形成する工程と、前記窒化膜及び前
記酸化膜を除去した後に金属配線層を形成する工程とを
含んで構成される。
次に、本発明について図面を参照して説明する。第１
図（ａ）〜（ｆ）は本発明の一実施例について説明する
ための工程順に示した半導体チップの断面図である。ま
ず、第１図（ａ）に示すように、従来例と同様に、低濃
度のＮ型シリコン基板１に、LOCOS絶縁膜２、高濃度のN
+型導電層４、P+型導電層５及びボロンをドープしたPSG
膜によるフィールド絶縁膜３を形成する。次に、リソグ
ラフィ法によりN+型導電層４及びP+型導電層５の間のＮ
型シリコン基板１上のフィールド絶縁膜３の一部を除去
して、コンタクト穴7a及び7bを同時に開ける。次に、高
温熱処理により、これらのコンタクト穴7a及び7bの側面
のフィールド絶縁膜３の表面を滑らかにする。次に、第
１図（ｂ）に示すように、フィールド絶縁膜３を含めた
シリコン基板１上に多結晶シリコン層６を形成する。次
に、第１図（ｃ）に示すように、CVD法により多結晶シ
リコン層６の上に窒化膜を形成し、リソグラフィ法によ
り、ショットキーバリアダイオード領域上の窒化膜を除
去して窒化膜８を残す。次に、第１図（ｄ）に示すよう
に、熱酸化法により、例えば、950℃の水蒸気中で７分
間処理して、ショットキーバリアダイオード領域の多結
晶シリコン層６を酸化して酸化膜11を形成する。次に、
第１図（ｅ）に示すように、ふっ酸でエッチングしてシ
ョットキーバリアダイオード領域の酸化膜11を除去して
Ｎ型シリコン基板１を露出させる。次に、窒化膜８を除
去する。次に、第１図（ｆ）に示すように、金属蒸着法
によりアルミニウム層を形成し、アルミニウム層を選択
的に除去し配線層９を形成する。
図（ａ）〜（ｆ）は本発明の一実施例について説明する
ための工程順に示した半導体チップの断面図である。ま
ず、第１図（ａ）に示すように、従来例と同様に、低濃
度のＮ型シリコン基板１に、LOCOS絶縁膜２、高濃度のN
+型導電層４、P+型導電層５及びボロンをドープしたPSG
膜によるフィールド絶縁膜３を形成する。次に、リソグ
ラフィ法によりN+型導電層４及びP+型導電層５の間のＮ
型シリコン基板１上のフィールド絶縁膜３の一部を除去
して、コンタクト穴7a及び7bを同時に開ける。次に、高
温熱処理により、これらのコンタクト穴7a及び7bの側面
のフィールド絶縁膜３の表面を滑らかにする。次に、第
１図（ｂ）に示すように、フィールド絶縁膜３を含めた
シリコン基板１上に多結晶シリコン層６を形成する。次
に、第１図（ｃ）に示すように、CVD法により多結晶シ
リコン層６の上に窒化膜を形成し、リソグラフィ法によ
り、ショットキーバリアダイオード領域上の窒化膜を除
去して窒化膜８を残す。次に、第１図（ｄ）に示すよう
に、熱酸化法により、例えば、950℃の水蒸気中で７分
間処理して、ショットキーバリアダイオード領域の多結
晶シリコン層６を酸化して酸化膜11を形成する。次に、
第１図（ｅ）に示すように、ふっ酸でエッチングしてシ
ョットキーバリアダイオード領域の酸化膜11を除去して
Ｎ型シリコン基板１を露出させる。次に、窒化膜８を除
去する。次に、第１図（ｆ）に示すように、金属蒸着法
によりアルミニウム層を形成し、アルミニウム層を選択
的に除去し配線層９を形成する。
以上説明したように本発明は、従来の方法が、フィー
ルド絶縁膜３を形成し、アルミニウム層による配線層９
を形成するまでに、３回のリソグラフィ工程を必要とし
ていたが、２回のリソグラフィ工程で済むので、製造工
程の短縮が図れるし、また、パターン欠陥発生確率を減
少させることが出来る。更に、高濃度拡散領域へのコン
タクト穴とショットキーダイオード領域へのコンタクト
穴を、多結晶シリコン層を形成する前に、同時に開ける
ことによって、高温熱酸化処理によるコンタクト穴の側
壁を滑らかにする工程を実施出来るので、後工程で形成
される配線層の表面が滑らかで断線の起きにくい配線層
が得られるという効果がある。
ルド絶縁膜３を形成し、アルミニウム層による配線層９
を形成するまでに、３回のリソグラフィ工程を必要とし
ていたが、２回のリソグラフィ工程で済むので、製造工
程の短縮が図れるし、また、パターン欠陥発生確率を減
少させることが出来る。更に、高濃度拡散領域へのコン
タクト穴とショットキーダイオード領域へのコンタクト
穴を、多結晶シリコン層を形成する前に、同時に開ける
ことによって、高温熱酸化処理によるコンタクト穴の側
壁を滑らかにする工程を実施出来るので、後工程で形成
される配線層の表面が滑らかで断線の起きにくい配線層
が得られるという効果がある。
第１図（ａ）〜（ｆ）は本発明の一実施例について説明
するための工程順に示した半導体チップの断面図、第２
図（ａ）〜（ｄ）は従来の半導体装置の製造方法を説明
するための工程順に示した半導体チップの断面図であ
る。 １……Ｎ型シリコン基板、２……LOCOS絶縁膜、３……
フィールド絶縁膜、４……N+型導電層、５……P+型導電
層、６……多結晶シリコン層、7a、7b……コンタクト
穴、８……窒化膜、９……配線層、10……凹み、11……
酸化膜。
するための工程順に示した半導体チップの断面図、第２
図（ａ）〜（ｄ）は従来の半導体装置の製造方法を説明
するための工程順に示した半導体チップの断面図であ
る。 １……Ｎ型シリコン基板、２……LOCOS絶縁膜、３……
フィールド絶縁膜、４……N+型導電層、５……P+型導電
層、６……多結晶シリコン層、7a、7b……コンタクト
穴、８……窒化膜、９……配線層、10……凹み、11……
酸化膜。
Claims (1)
- 【請求項１】一導電型半導体基板の一主面上に形成され
た絶縁分離層を挟んで高濃度の一導電型導電層及び逆導
電型導電層を形成する工程と、前記高濃度の導電層及び
前記絶縁分離層を含めた表面上に絶縁層を形成する工程
と、前記絶縁層を選択的に除去して複数個のコンタクト
穴を同時に形成する工程と、前記コンタクト穴側面を形
成する前記絶縁層の表面を熱処理する工程と、前記熱処
理されたコンタクト穴を含めた基板の全表面上に多結晶
シリコン層を形成する工程と、前記多結晶シリコン層上
に窒化膜を選択的に形成する工程と、前記窒化膜をマス
クにして前記多結晶シリコン層を酸化して酸化膜を形成
する工程と、前記窒化膜及び前記酸化膜を除去した後に
金属配線層を形成する工程とを含むことを特徴とするシ
ョットキーバリアダイオードを含む半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24601488A JP2705139B2 (ja) | 1988-09-29 | 1988-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24601488A JP2705139B2 (ja) | 1988-09-29 | 1988-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294456A JPH0294456A (ja) | 1990-04-05 |
| JP2705139B2 true JP2705139B2 (ja) | 1998-01-26 |
Family
ID=17142177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24601488A Expired - Lifetime JP2705139B2 (ja) | 1988-09-29 | 1988-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705139B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743183B2 (ja) * | 1990-04-10 | 1995-05-15 | 東京瓦斯株式会社 | 冷水発生装置 |
-
1988
- 1988-09-29 JP JP24601488A patent/JP2705139B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0294456A (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545114A (en) | Method of producing semiconductor device | |
| JPH05102427A (ja) | 半導体記憶素子の製造方法 | |
| JP2705139B2 (ja) | 半導体装置の製造方法 | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| EP0076147A2 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JPH05243264A (ja) | トランジスタの製造方法 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH0671075B2 (ja) | 半導体装置の製造方法 | |
| JPS59182568A (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS6115579B2 (ja) | ||
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JPS5976444A (ja) | 半導体装置の製造方法 | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS6148778B2 (ja) | ||
| JPH01140667A (ja) | 半導体装置 | |
| JPS6257228A (ja) | 半導体装置の製造方法 | |
| JPS6095934A (ja) | 半導体装置の製造方法 | |
| JPH05259106A (ja) | 半導体装置の製造方法 | |
| JPH04352454A (ja) | 半導体装置の製造方法 | |
| JPH0414497B2 (ja) |