JPH04352454A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04352454A
JPH04352454A JP12635791A JP12635791A JPH04352454A JP H04352454 A JPH04352454 A JP H04352454A JP 12635791 A JP12635791 A JP 12635791A JP 12635791 A JP12635791 A JP 12635791A JP H04352454 A JPH04352454 A JP H04352454A
Authority
JP
Japan
Prior art keywords
film
thermal oxide
oxide film
metal wiring
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12635791A
Other languages
English (en)
Inventor
Hiroki Fukui
福井 広己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12635791A priority Critical patent/JPH04352454A/ja
Publication of JPH04352454A publication Critical patent/JPH04352454A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置製造方法に関
する。
【0002】
【従来の技術】図2(a)〜(c)は従来のバイポーラ
半導体装置の製造方法の説明に使用する半導体チップの
工程順断面図である。
【0003】図2(a)に示すように、P型シリコン基
板201上にN型エピタキシャル層202を形成し、高
濃度P型不純物領域203を選択的に形成して素子分離
を行ない、素子形成領域内にP型ベース領域205、N
型エミッタ領域206、コレクタコンタクト領域207
を形成する。
【0004】次に、図2(b)に示すように、半導体基
体上の熱酸化膜204の所定箇所にコンタクト開孔20
8を形成する。
【0005】次に、図2(c)に示すように、金属配線
209を形成する。
【0006】このように、熱酸化膜204は、活性領域
(205,206)等を形成するときの不純物拡散用マ
スクとして利用され、更に素子間を電気的に接続する金
属配線209と半導体基体とを電気的に絶縁分離を行う
目的にも利用していた。
【0007】
【発明が解決しようとする課題】しかし従来の半導体装
置の製造方法においては半導体素子と電気的な接続を行
う為のコンタクト開孔を形成する場合、既存のフォトレ
ジスト技術を用いてコンタクト開孔領域以外にフォトレ
ジスト膜を残しバッファード弗酸等を用いて熱酸化膜2
04を選択的に除去していた。
【0008】しかし、フォトレジスト膜にピンホールな
どの欠陥があると、バッファド弗酸等による熱酸化膜2
04の選択的除去工程(コンタクト開孔形成工程)にお
いて、所定の領域以外にもコンタクト開孔が形成され金
属配線209と半導体基体とが電気的に短絡したり、濡
れ電流が増大するという問題があった。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基体上に設けられた絶縁膜の所定箇所
にコンタクト開孔を形成する工程と、前記コンタクト開
孔とその近傍に選択的に耐酸化性膜を形成する工程と、
熱処理により前記絶縁膜を修復する工程と、前記耐酸化
性膜を除去したのち金属配線を形成する工程とを有する
というものである。
【0010】
【実施例】次に本発明について図面を参照して説明する
【0011】図1(a)〜(d)は本発明の一実施例の
説明に使用する工程順断面図である。
【0012】図1(a)に示す様に半導体基体のN型エ
ピタキシャル層102上に熱酸化膜104を厚さ500
nm形成し素子分離用の高濃度P型不純物領域103を
選択的拡散技術を用いて形成する。
【0013】次に、図1(b)に示す様に素子形成領域
上の所定の領域の熱酸化膜104にコンタクト開孔10
8を形成する。
【0014】次に、図1(c)に示す様に、コンタクト
開孔108及び熱酸化膜104の全面に耐酸化性膜とし
ての窒化シリコン膜109を厚さ100nm形成した後
、コンタクト開孔108とその近傍に窒化シリコン膜1
09を残して他の部分は除去する。
【0015】次に熱酸化工程を行う事により、熱酸化膜
104に形成されたコンタクト開孔108以外の不要な
ピンホールなどの欠陥部分を酸化し修復を行なう。
【0016】熱酸化としては、950℃のスチーム酸化
が適当である。
【0017】次に、図(d)に示す様に窒化シリコン膜
109を熱リン酸等で除去しバイポーラトランジスタ及
び拡散層抵抗等の素子の電極取り出しとしてのコンタク
ト開孔108を形成する。
【0018】以後は通常のメタライズ技術により半導体
装置を形成する事ができる。
【0019】なお、熱酸化膜104の修復酸化は、90
0℃,5気圧の加圧酸化によってもよい。酸化温度の低
温化により前工程迄で形成された拡散のプロファイルを
変化させずにすむ為、安定な特性を得る事が可能となる
【0020】
【発明の効果】以上説明したように、本発明は、絶縁膜
にコンタクト開孔を形成した後、絶縁膜のピンホールな
どの欠陥を熱酸化膜で埋設することができるので、金属
配線と素子領域以外の半導体基体との絶縁性が良好とな
り、短絡や濡れ電流の増大を防ぐ事ができる。
【図面の簡単な説明】
【図1】本発明の一実施例を説明するため(a)〜(d
)に分図して示す工程順断面図である。
【図2】従来技術を説明するため(a)〜(c)に分図
して示す工程順断面図である。
【符号の説明】
101,201    P型シリコン基板102,20
2    N型エピタキシャル層103,203   
 高濃度P型不純物領域104,204    熱酸化
膜 105,205    P型ベース領域106,206
    N型エミッタ領域107,207    コレ
クタコンタクト領域108,208    コンタクト
開孔109    窒化シリコン膜 209    金属配線

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体基体上に設けられた絶縁膜の所
    定箇所にコンタクト開孔を形成する工程と、前記コンタ
    クト開孔とその近傍に選択的に耐酸化性膜を形成する工
    程と、熱処理により前記絶縁膜を修復する工程と、前記
    耐酸化性膜を除去したのち金属配線を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
JP12635791A 1991-05-30 1991-05-30 半導体装置の製造方法 Pending JPH04352454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12635791A JPH04352454A (ja) 1991-05-30 1991-05-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12635791A JPH04352454A (ja) 1991-05-30 1991-05-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04352454A true JPH04352454A (ja) 1992-12-07

Family

ID=14933183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12635791A Pending JPH04352454A (ja) 1991-05-30 1991-05-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04352454A (ja)

Similar Documents

Publication Publication Date Title
JPH04352454A (ja) 半導体装置の製造方法
JP2705139B2 (ja) 半導体装置の製造方法
JP3711697B2 (ja) 半導体装置の製造方法
JPS6120141B2 (ja)
JP2633411B2 (ja) 半導体装置の製造方法
JPS58107645A (ja) 半導体装置の製法
JPS5942979B2 (ja) 半導体装置の製造方法
JPS6011463B2 (ja) 半導体装置の製造方法
JPH0128508B2 (ja)
JP2674964B2 (ja) 半導体装置の製造方法
JPS61251165A (ja) Bi−MIS集積回路の製造方法
JPS581542B2 (ja) 半導体集積回路の製造方法
JPS61150274A (ja) 半導体装置の製造方法
JPS63114261A (ja) トランジスタ用の自己整合型ベース分路
JPH07321190A (ja) 半導体装置の製造方法
JPS6292369A (ja) 半導体装置
JPS5897858A (ja) 半導体装置の製造方法
JPS6272164A (ja) 半導体装置の製造方法
JPS5987858A (ja) 半導体装置の製造方法
JPS60235466A (ja) 半導体装置の製造方法
JPH0466101B2 (ja)
JPS59165456A (ja) 半導体装置の製造方法
JPS6365664A (ja) 半導体集積回路の製造方法
JPH07193082A (ja) 半導体装置およびその製造方法
JPH02338A (ja) 半導体集積回路装置の製造法